KR100657143B1 - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100657143B1 KR100657143B1 KR1020050062301A KR20050062301A KR100657143B1 KR 100657143 B1 KR100657143 B1 KR 100657143B1 KR 1020050062301 A KR1020050062301 A KR 1020050062301A KR 20050062301 A KR20050062301 A KR 20050062301A KR 100657143 B1 KR100657143 B1 KR 100657143B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- image sensor
- conductivity type
- layer
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000011065 in-situ storage Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 19
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 고집적, 고농도 및 얕은 피닝층을 갖는 포토다이오드 및 그 제조 방법, 포토다이오드 영역의 실리콘 기판 표면에 결함을 최소화 또는 제거하여 노이즈가 적은 포토다이오드 및 그 제조 방법 및 단위면적당 광흡수율이 높고, 흡수된 광량을 광전류로 변환할 수 있는 양자 효과(Quantum Efficiency)도 높은 포토다이오드 및 그 제조 방법을 제공하는 것이다. 이를 위해 본 발명은, 소정 영역에 트렌치가 형성된 제1 도전형의 반도체 기판, 트렌치 바닥면 하부의 상기 기판 내에 형성된 포토다이오드용 제2 도전형의 불순물 영역, 상기 트렌치에 매립된 포토다이오드용 제2 도전형의 제1 에피층 및 상기 제1 에피층 상에 형성되고, 제1 도전형의 불순물이 인시츄로 도핑된 제2 에피층을 구비하는 이미지 센서를 제공한다.
이미지 센서, 포토다이오드, 트렌치, 인시츄(In-Situ), 광감도, 면적
Description
도 1은 종래 기술에 따른 이미지 센서의 제조 공정을 나타낸 단면도.
도 2는 본 발명에 따른 이미지 센서를 나타낸 단면도.
도 3a 내지 도 3c는 본 발명에 따른 이미지 센서의 제조 공정을 나타낸 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
301 : p+형 기판 302 : p에피층
303 : 반도체 기판 304 : 소자분리막
305 : 게이트 절연막 306 : 게이트 전도막
307 : 게이트 전극 308 : 불순물 영역
309 : 스페이서 310 : 플로팅 확산영역
311 : 제1 에피층 312 : 제2 에피층
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 이미지 센서(Image Sensor)의 제조 공정에 관한 것이다.
이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이미지 센서의 종류는 크게 나누어 촬상관과 고체 촬상 소자로 분류된다. 촬상관은 텔레비전을 중심으로 하여 화상처리기술을 구사한 계측, 제어, 인식 등에서 널리 상용되며 응용 기술이 발전되었다. 고체 이미지 센서는 크게 MOS(metal-oxide-semiconductor)형과 CCD(charge coupled device)형으로 분류된다.
한편, 이미지센서는 광감지소자로서 핀드(Pinned) 포토다이오드를 사용하고 있는 바, 핀드 포토디아오드는 포토다이오드 영역의 실리콘-실리콘산화막 인터페이스에 가까이 배치되는 얕은 p형 도핑 영역(즉, pinning layer)을 사용하여 인터페이스 상태를 소멸함으로써 낮은 암전류를 유지하기 위한 것이다.
도 1은 종래 기술에 따른 이미지 센서의 제조 공정을 나타낸 단면도이다.
도 1을 참조하면, p+형 기판(101)에 p에피층(102)이 형성된 반도체 기판(103)에 활성영역과 소자분리영역을 분리하는 소자분리막(104)을 형성한다.
이어서, 상기 소자분리막(104)이 형성된 반도체 기판(103) 상에 게이트 절연막(105)과 게이트 전도막(106)을 순차적으로 증착한후, 선택적으로 식각하여 게이트 전극(107)을 형성한다.
이어서, 게이트 전극(107)의 에지와 자기 정렬(Self Alignment)되도록 n형 불순물을 주입하여 포토다이오드가 형성될 소정 영역에 제1 불순물영역(108)을 형성한다.
이어서, 상기 게이트 전극(107)의 양측벽에 스페이서(109)를 형성한다.
이어서, 상기 제1 불순물영역(108)과 상기 게이트 전극(107) 상부의 일부를 포함하는 이온주입 방지막을 형성시키고, 고농도의 p형 불순물을 주입시켜 상기 반도체 기판(103)에 플로팅 확산영역(110)을 형성한다.
이어서, 상기 게이트 전극(107)의 양측벽에 형성된 상기 스페이서(109)의 일측 에지와 자기 정렬(Self Alignment)되도록 p형 불순물을 주입하여 제1 불순물영역(108)이 형성된 상기 반도체 기판(103) 내에 피닝층으로써의 제2 불순물영역(111)을 형성한다.
이때, 상기 제2 불순물영역(111)은 핀드 포토다이오드의 피닝층으로써, 종래에는 이온주입 및 어닐 공정을 통해 형성되게 된다. 즉, 매우 낮은 에너지로 기판 표면에 이온주입을 실시한 다음, 기판에 주입된 도펀트의 활성화를 위한 어닐 공정이 수행 된다.
한편, p형 도핑영역(피닝층)은 n형 도핑영역 보다 상대적으로 도핑 농도가 높으며 실리콘기판 표면에서 매우 앝게 형성되어야 한다. 피닝층의 도핑 농도가 높아야 하는 이유는 n형 도핑영역을 완전히 공핍(fully depletion)시켜 광생성효율을 극대화하여야 하기 때문이다. 그리고, 피닝층이 앝게 형성되어야 하는 이유는 단파장의 실리콘층 투과율이 매우 낮기 때문에 단파장(특히 청색 계열의 파장)에 대 한 광감도(sensitivity)를 높이기 위해서이다.
그러나, 이온주입 및 어닐 공정에 의해 피닝층을 형성하는 종래기술은 이미지센서가 고집적화에 되어감에 따라서 고농도 및 앝게 피닝층을 형성하는 것이 어려워 지고 있다.
즉, 낮은 에너지로 이온주입을 수행한다 하더라도 피닝층은 상대적으로 고농도 이기 때문에 어닐시에 도펀트들의 확산에 의해 피닝층의 깊이(두께)가 커지게 된다. 또한, 더욱 고집적화된 소자에서는 최소한의 이온주입 에너지를 사용하더라도 원하는 디자인 룰에 따른 피닝층의 깊이를 얻을 수 없어서, 장비를 추가 구입 또는 개발하여야 하는 어려움도 따르게 된다.
아울러, 이온주입법은 공정의 특성상 기판 표면에 결함을 유발시키수 밖에 없는 바, 이러한 결함들이 실리콘표면에서 댕글링 본드로 작용하여 노이즈를 유발하는 원인이 된다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 제안된 것이다.
본 발명의 제1 목적은 고집적, 고농도 및 얕은 피닝층을 갖는 포토다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 제2 목적은 포토다이오드 영역의 실리콘 기판 표면에 결함을 최소화 또는 제거하여 노이즈가 적은 포토다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은 단위면적당 광흡수율이 높고, 흡수된 광량을 광전류로 변환할 수 있는 양자 효과(Quantum Efficiency)도 높은 포토다이오드 및 그 제조 방법을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 소정 영역에 트렌치가 형성된 제1 도전형의 반도체 기판, 트렌치 바닥면 하부의 상기 기판 내에 형성된 포토다이오드용 제2 도전형의 불순물 영역, 상기 트렌치에 매립된 포토다이오드용 제2 도전형의 제1 에피층 및 상기 제1 에피층 상에 형성되고, 제1 도전형의 불순물이 인시츄로 도핑된 제2 에피층을 구비하는 이미지 센서를 제공한다.
또한, 제1 도전형의 반도체 기판을 준비하는 단계, 상기 기판의 소정 영역에 제2 도전형의 불순물 영역을 형성하는 단계, 상기 소정 영역을 오픈하는 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 식각 장벽으로 상기 소정 영역의 상기 기판을 식각하여 트렌치를 형성하는 단계, 상기 트렌치에 제2 도전형의 제1 에피층을 성장시켜 매립하는 단계 및 상기 제1 에피층 상에 제1 도전형의 불순물이 인시츄로 도핑된 제2 에피층을 형성하는 단계를 포함하는 이미지 센서의 제조 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 이미지 센서를 나타낸 단면도이다.
도 2를 참조하면, p+형 기판(301)에 p에피층(202)이 적층된 반도체 기판(303)에 활성영역과 소자분리영역을 정의하는 소자분리막(304)이 형성되 있고, 상기 반도체 기판(303)의 활성영역에 게이트 전극(307)이 형성되어 있다.
여기서, 상기 반도체 기판(303)은 실리콘 기판인 것이 바람직하다.
이때, 상기 게이트 전극(307)은 게이트 절연막(305)과 게이트 전도막(306)이 적층된 구조에 양측벽에 스페이서(309)가 형성된 것이다.
계속해서, 상기 게이트 전극(307)의 일측의 상기 반도체 기판(303) 중 포토다이오드가 형성될 소정 영역에 n형 불순물이 도핑된 불순물 영역(308)과 상기 불순물 영역(308) 상에 n형 불순물이 인시츄(In-Situ)로 도핑된 제1 에피층(311)이 형성되어 있다. 이때, 상기 제1 에피층(311)은 상기 반도체 기판을 일정 영역 식각한 트렌치에 매립되어 형성된 것이 바람직하다.
이때, 상기 제1 에피층(311)은 실리콘 또는 실리콘저마늄인 것이 바람직하고, 전하전송 효율을 높이기 위해 상기 게이트 전극(307)의 하부와 일부가 중첩되는 것이 바람직하다.
그리고, 상기 트렌치는 깊이가 1800~2200Å인 것이 바람직하다.
계속해서, 상기 제1 에피층(311) 상에 p형 불순물이 인시츄(In-Situ)로 도핑된 제2 에피층(312)을 형성한다.
이때, 상기 제2 에피층(312)은 피닝층으로써, 실리콘 또는 실리콘저마늄인 것이 바람직하고, 상기 반도체 기판과 일부가 접촉되는 것이 바람직하다.
그리고, 상기 제2 에피층(312)은 두께가 20~1000Å인 것이 바람직하다.
계속해서, 상기 게이트 전극(307)의 타측의 상기 반도체 기판(303)에 플로팅 확산영역(310)이 형성되어 있다.
도 3a 내지 도 3c는 본 발명에 따른 이미지 센서의 제조 공정을 나타낸 단면도이다.
본 발명에 따른 이미지 센서의 제조 공정은 우선, 도 3a에 도시된 바와 같이, p+형 기판(201)에 p에피층(202)이 형성된 반도체 기판(203)에 활성영역과 소자분리영역을 분리하는 소자분리막(204)을 형성한다.
이때, 상기 반도체 기판(203)은 실리콘 기판인 것이 바람직하다.
그리고, 고농도의 p+형 기판(201) 상에 저농도의 p에피층(202)을 사용하는 이유는 첫째, 저농도의 p에피층(202)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(202)의 하부에 고농도의 p+형 기판(201)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
또한, 상기 소자분리막(204)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.
이어서, 상기 소자분리막(204)이 형성된 반도체 기판(203) 상에 게이트 절연 막(205)과 게이트 전도막(206)을 순차적으로 증착한후, 선택적으로 식각하여 게이트 전극(207)을 형성한다.
이어서, 게이트 전극(207)의 에지와 자기 정렬(Self Alignment)되도록 n형 불순물을 주입하여 포토다이오드가 형성될 소정 영역에 불순물 영역(208)을 형성한다.
이어서, 상기 게이트 전극(207)의 양측벽에 스페이서(209)를 형성한다.
상기 스페이서(209)는 버퍼산화막과 스페이서용 질화막을 순차적으로 상기 게이트 전극(207)을 포함하는 상기 반도체 기판(203) 상에 증착후, 건식 식각을 통하여 형성하는 것이 바람직하다.
이어서, 상기 불순물 영역(208)과 상기 게이트 전극(207) 상부의 일부를 포함하는 이온주입 방지막을 형성시키고, 고농도의 p형 불순물을 주입시켜 상기 반도체 기판(203)에 플로팅 확산영역(210)을 형성한다.
이어서, 상기 플로팅 확산영역(210)이 형성된 기판의 전체 구조 상에 마스크 패턴(211)을 증착한다.
이때, 상기 마스크 패턴은 CVD 방식의 산화막인 것이 바람직하다.
다음으로, 도 3b에 도시된 바와 같이, 상기 포토다이오드가 형성될 소정 영역 상에 형성된 상기 마스크 패턴(211)을 제거한 후, 상기 마스크 패턴(211)을 식각 장벽으로 상기 반도체 기판(203)을 식각하여 트렌치를 형성한다.
이때, 상기 마스크 패턴(211)은 HCl 식각 공정을 통해 식각되고, 상기 HCl 식각 공정은 500~5000℃의 공정 온도, 0.1~760Torr의 공정 압력에서 수행하는 것이 바람직하다.
그리고, 상기 트렌치의 바닥부에 상기 불순물 영역(208)이 위치하고, 상기 트렌치의 깊이는 1800~2200Å인 것이 바람직하다.
이어서, 상기 트렌치에 제1 에피층(212)을 형성한다.
이때, 상기 제1 에피층(212)은 실리콘(Si) 또는 실리콘저마늄(SiGe)이고, 전하전송 효율을 높이기 위해 상기 게이트 전극(207) 하부와 일부 중첩되는 것이 바람직하다.
그리고, 상기 제1 에피층은 성장시, n형 불순물이 인시츄(In-Situ)로 도핑되고, 도핑 가스로는 PH3인 것이 바람직하다.
또한, 제1 에피층(212)으로써 상기 실리콘저마늄(SiGe)를 사용하였을 경우, GeH4의 Ge 소스, 5~100%의 Ge 농도로 형성되는 것이 바람직하다.
이어서, 상기 제1 에피층(212)의 폭보다 넓게 후속 제2 에피층을 형성하기 위해 상기 마스크 패턴(211) 중 일부를 선택적 식각한다.
다음으로 도 3c에 도시된 바와 같이, 상기 제1 에피층(212) 상에 제2 에피층(213)을 성장시킨다.
이때, 상기 제2 에피층(213)은 피닝층으로써, 실리콘(Si) 또는 실리콘저마늄(SiGe)이고, 성장시 p형 불순물이 인시츄(In-Situ)로 도핑되는 것이 바람직하다.
그리고, 상기 제2 에피층(213)의 도핑 가스는 B2H6이고, 도핑 농도는 1E17/cm3~1E22/cm3인 것이 바람직하다.
상술한 바와 같이 본 발명에서는, P/N/P 접합으로 이루어지는 포토다이오드의 상부 p형 불순물 영역인 제2 에피층(213)을 인시츄 상태로 도핑된 실리콘 또는 실리콘저마늄 에피층으로 형성하여, 얇고, 도핑 레벨(Doping Level)이 균일한 p형 불순물 영역을 확보한다.
또한, 상기 P/N/P 접합 중 n형 불순물 영역중 일부인 제1 에피층(212)을 인시츄 상태로 도핑된 실리콘 또는 실리콘저마늄 에피층으로 형성하여, 단위면적당 광흡수율이 종래의 포토다이오드와 비교하여, 보다 높고, 흡수된 광량을 광전류로 변환할 수 있는 양자 효과(Quantum Efficiency)도 높은 새로운 형태의 포토다이오드를 제조한다.
특히, 가시광 영역에서 문제가 되고 있는 블루(Blue) 영역의 광전 변환 효율을 설계 변경하여 레이아웃(Layout)의 추가 변경 없이 구현 가능하여 구현 용이성이 우수하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술과 같이 이루어지는 본 발명은, P/N/P 접합으로 이루어지는 포토다이오드의 상부 p형 불순물 영역인 제2 에피층을 인시츄 상태로 도핑된 실리콘 또는 실 리콘저마늄 에피층으로 형성하여, 얇고, 도핑 레벨(Doping Level)이 균일한 p형 불순물 영역을 확보한다.
상기와 같이 얇고, 도핑 레벨이 균일한 p형 불순물 영역은 가시광선 중 파란색 계열의 단파장에서 발생하는 케리어(Carrier)를 확보하여 센서 감도를 증가시키는 효과를 갖는다.
또한, 상기 P/N/P 접합 중 n형 불순물 영역중 일부인 제1 에피층을 인시츄 상태로 도핑된 실리콘 또는 실리콘저마늄 에피층으로 형성하여, 단위면적당 광흡수율이 종래의 포토다이오드와 비교하여, 보다 높고, 흡수된 광량을 광전류로 변환할 수 있는 양자 효과(Quantum Efficiency)도 높은 새로운 형태의 포토다이오드를 제조한다.
특히, 가시광 영역에서 문제가 되고 있는 블루(Blue) 영역의 광전 변환 효율을 설계 변경하여 레이아웃(Layout)의 추가 변경 없이 구현 가능하여 구현 용이성이 우수하다.
그리고, 상기 제1 에피층을 게이트 전극 하부와 일부 접촉되게 형성하여 전하전송 효율을 증대시키고, 상기 제1 에피층 및 상기 제2 에피층 성장시, 인시츄로 도핑되기 때문에 이온주입 공정에 의한 댕글링 본드 결함을 해결하여 노이즈를 제거한다.
Claims (28)
- 소정 영역에 트렌치가 형성된 제1 도전형의 반도체 기판;트렌치 바닥면 하부의 상기 기판 내에 형성된 포토다이오드용 제2 도전형의 불순물 영역;상기 트렌치에 매립된 포토다이오드용 제2 도전형의 제1 에피층; 및상기 제1 에피층 상에 형성되고, 제1 도전형의 불순물이 인시츄로 도핑된 제2 에피층을 구비하는 이미지 센서.
- 제1항에 있어서,상기 포토다이오드 영역의 일측 기판 상에 형성된 게이트 전극을 더 구비하는 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제2 에피층은 피닝층인 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제1 에피층은 실리콘저마늄(SiGe)인 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제2 에피층은 실리콘(Si) 또는 실리콘저마늄(SiGe)인 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제1 에피층은 전하전송 효율을 높이기 위해 상기 게이트 전극 하부 일측중 일부와 중첩되는 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제2 에피층은 제1 도전형의 상기 반도체 기판과 접촉된 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 트렌치는 하부에서 상부까지의 높이가 1800~2200Å인 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제1 에피층은 성장시, 제2 도전형의 불순물이 인시츄(In-Situ)로 도핑된 것을 특징으로 하는 이미지 센서.
- 삭제
- 제1항에 있어서,상기 제2 에피층은 두께가 20~1000Å인 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 이미지 센서.
- 제1 도전형의 반도체 기판을 준비하는 단계;상기 기판의 소정 영역에 제2 도전형의 불순물 영역을 형성하는 단계;상기 소정 영역을 오픈하는 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 식각 장벽으로 상기 소정 영역의 상기 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치에 제2 도전형의 제1 에피층을 성장시켜 매립하는 단계; 및상기 제1 에피층 상에 제1 도전형의 불순물이 인시츄로 도핑된 제2 에피층을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 소정 영역의 일측 기판 상에 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제2 에피층은 피닝층인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제1 에피층은 전하전송 효율을 높이기 위해 상기 게이트 전극 하부와 일부 중첩되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제2 에피층은 제1 도전형의 상기 반도체 기판과 접촉된 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제1 에피층은 실리콘저마늄(SiGe)인 것을 특징으로 하는 이미지 센서.
- 제13항에 있어서,상기 제2 에피층은 실리콘(Si) 또는 실리콘저마늄(SiGe)인 것을 특징으로 하는 이미지 센서.
- 제13항에 있어서,상기 트렌치는 하부에서 상부까지의 높이가 1800~2200Å인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제1 에피층은 성장시, 제2 도전형의 불순물이 인시츄(In-Situ)로 도핑되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 삭제
- 제13항에 있어서,상기 마스크 패턴은 CVD 방식의 산화막이고, HCl 식각 공정을 통해 상기 소정 영역을 오픈하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제23항에 있어서,상기 HCl 식각 공정은 500~5000℃의 공정 온도, 0.1~760Torr의 공정 압력에서 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항 또는 제18항에 있어서,상기 제1 에피층은 GeH4의 Ge 소스, 5~100%의 Ge 농도로 형성된 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항 또는 제18항에 있어서,상기 제1 에피층의 도핑 가스는 PH3인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 제2 에피층은 도핑 가스는 B2H6이고, 도핑 농도는 1E17/cm3~1E22/cm3로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제13항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062301A KR100657143B1 (ko) | 2005-07-11 | 2005-07-11 | 이미지 센서 및 그 제조 방법 |
| US11/482,770 US7508018B2 (en) | 2005-07-11 | 2006-07-10 | Image sensor having a highly doped and shallow pinning layer |
| JP2006190892A JP2007027730A (ja) | 2005-07-11 | 2006-07-11 | イメージセンサ及びその製造方法 |
| US12/382,729 US7989245B2 (en) | 2005-07-11 | 2009-03-23 | Method for fabricating image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062301A KR100657143B1 (ko) | 2005-07-11 | 2005-07-11 | 이미지 센서 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100657143B1 true KR100657143B1 (ko) | 2006-12-13 |
Family
ID=37617522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050062301A KR100657143B1 (ko) | 2005-07-11 | 2005-07-11 | 이미지 센서 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7508018B2 (ko) |
| JP (1) | JP2007027730A (ko) |
| KR (1) | KR100657143B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872775A (zh) * | 2009-04-24 | 2010-10-27 | 美商豪威科技股份有限公司 | 用于减少串扰的多层图像传感器像素结构 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064406B2 (en) * | 2003-09-03 | 2006-06-20 | Micron Technology, Inc. | Supression of dark current in a photosensor for imaging |
| US7141836B1 (en) * | 2005-05-31 | 2006-11-28 | International Business Machines Corporation | Pixel sensor having doped isolation structure sidewall |
| US20080299700A1 (en) * | 2007-05-28 | 2008-12-04 | Bang-Chiang Lan | Method for fabricating photodiode |
| JP5400280B2 (ja) * | 2007-06-07 | 2014-01-29 | パナソニック株式会社 | 固体撮像装置 |
| US20140312386A1 (en) * | 2009-09-02 | 2014-10-23 | Pixart Imaging Incorporation | Optoelectronic device having photodiodes for different wavelengths and process for making same |
| US8247854B2 (en) * | 2009-10-08 | 2012-08-21 | Electronics And Telecommunications Research Institute | CMOS image sensor |
| US20110169991A1 (en) * | 2010-01-08 | 2011-07-14 | Omnivision Technologies, Inc. | Image sensor with epitaxially self-aligned photo sensors |
| JP5870478B2 (ja) * | 2010-09-30 | 2016-03-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2012231026A (ja) | 2011-04-26 | 2012-11-22 | Toshiba Corp | 固体撮像装置 |
| FR3000605A1 (fr) * | 2012-12-31 | 2014-07-04 | St Microelectronics Crolles 2 | Photocapteur adapte a la mesure de temps de vol |
| CN104517976B (zh) * | 2013-09-30 | 2018-03-30 | 中芯国际集成电路制造(北京)有限公司 | Cmos图像传感器的像素结构及其形成方法 |
| US20240186429A1 (en) * | 2022-12-06 | 2024-06-06 | Globalfoundries U.S. Inc. | Photodiode with insulator layer along intrinsic region sidewall |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812481A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | 固体撮像素子 |
| JPH04355964A (ja) * | 1990-12-21 | 1992-12-09 | Mitsubishi Electric Corp | 固体撮像装置及びその製造方法 |
| JP2959460B2 (ja) * | 1996-01-30 | 1999-10-06 | 日本電気株式会社 | 固体撮像装置 |
| JP2751910B2 (ja) * | 1996-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体受光素子及びその製造方法 |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| KR100388459B1 (ko) | 2000-10-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 포토다이오드 영역에 트렌치를 구비하는 이미지 센서 및그 제조 방법 |
| KR100406537B1 (ko) * | 2001-12-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체장치의 제조 방법 |
| JP2003264283A (ja) * | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP4695824B2 (ja) * | 2003-03-07 | 2011-06-08 | 富士電機ホールディングス株式会社 | 半導体ウエハの製造方法 |
-
2005
- 2005-07-11 KR KR1020050062301A patent/KR100657143B1/ko active IP Right Grant
-
2006
- 2006-07-10 US US11/482,770 patent/US7508018B2/en active Active
- 2006-07-11 JP JP2006190892A patent/JP2007027730A/ja active Pending
-
2009
- 2009-03-23 US US12/382,729 patent/US7989245B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872775A (zh) * | 2009-04-24 | 2010-10-27 | 美商豪威科技股份有限公司 | 用于减少串扰的多层图像传感器像素结构 |
| CN101872775B (zh) * | 2009-04-24 | 2012-11-28 | 美商豪威科技股份有限公司 | 用于减少串扰的多层图像传感器像素结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7989245B2 (en) | 2011-08-02 |
| US20090286345A1 (en) | 2009-11-19 |
| JP2007027730A (ja) | 2007-02-01 |
| US20070007562A1 (en) | 2007-01-11 |
| US7508018B2 (en) | 2009-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100657143B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
| US8829636B2 (en) | Solid-state image pickup deviceand fabrication process thereof | |
| KR100721661B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100625944B1 (ko) | 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법 | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US10269864B2 (en) | Pixel isolation device and fabrication method | |
| EP4107780A1 (en) | Structure and material engineering methods for optoelectronic devices signal to noise ratio enhancement | |
| KR100884976B1 (ko) | 이미지 센서의 제조 방법 | |
| US7537971B2 (en) | Method for fabricating CMOS image sensor | |
| KR100729742B1 (ko) | 이미지 센서의 제조방법 | |
| KR100749268B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2010251628A (ja) | 固体撮像装置およびその製造方法 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20070000817A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| US20080299700A1 (en) | Method for fabricating photodiode | |
| KR20100045099A (ko) | 이미지 센서의 제조 방법 | |
| KR20060136245A (ko) | 씨모스 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170929 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 14 |