CN109964315A - 包括跨越键合界面的电荷输送的电磁辐射检测器 - Google Patents

包括跨越键合界面的电荷输送的电磁辐射检测器 Download PDF

Info

Publication number
CN109964315A
CN109964315A CN201780053053.1A CN201780053053A CN109964315A CN 109964315 A CN109964315 A CN 109964315A CN 201780053053 A CN201780053053 A CN 201780053053A CN 109964315 A CN109964315 A CN 109964315A
Authority
CN
China
Prior art keywords
chip
layer
absorber
pixel detectors
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780053053.1A
Other languages
English (en)
Inventor
汉斯·凡肯尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G Ray Swiss Corp
Original Assignee
G Ray Swiss Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Ray Swiss Corp filed Critical G Ray Swiss Corp
Publication of CN109964315A publication Critical patent/CN109964315A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696—The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

提供了用于以高频谱和空间分辨率对电磁辐射进行检测和成像的单片CMOS集成像素检测器(10，20，30，260，470，570)以及系统和方法。这样的检测器包括Si晶片，所述Si晶片具有在导电共价晶片键合中被键合到吸收体晶片的CMOS处理的读出晶片。所述像素检测器、系统和方法被使用在各种医疗和非医疗类型的应用中。

Description

包括跨越键合界面的电荷输送的电磁辐射检测器
相关申请的交叉引用
本申请要求2016年8月31日提交的美国临时申请号62/381,647的优先权和权益，该申请通过引用的方式被合并在本文中并且为本申请所依赖。
技术领域
本发明涉及用于对电磁辐射进行检测和成像的由单片互补金属氧化物半导体(CMOS)集成结构制成的像素检测器，并且涉及用于形成这样的结构的方法及其应用。
背景技术
当前的用于电磁辐射检测的数字成像设备(也被称作像素检测器)可以被分类成两个宽泛的类别，并且通过撞击光子被转换成电信号的方式作出区分。以X射线光子为例，在这些类别当中的第一个类别中，所述转换间接地发生，这是在于X射线光子首先在闪烁层中在能量方面被向下转换到可见光子。可见光子随后被光电二极管阵列检测到，其中电子-空穴对的光学生成给出电信号，电信号随后由读出电子装置进一步处理并且被表示成计算机屏幕上的图像。间接X射线成像设备的二级转换处理的缺点在于转换效率和空间分辨率受到限制，这是因为在X射线到可见光子的转换期间以及在可见光子的检测过程中会发生损耗和散射。对于每keV的入射X射线能量通常由读出电子装置最终测量到大约25个电子-空穴对。
在第二类的这些像素检测器中，半导体吸收体允许将X射线直接转换成电子-空穴对，电子-空穴对随后作为电信号由读出电子装置测量。与基于闪烁体的间接转换相比，除了更优越的灵敏度以及更高的空间和时间分辨率之外，这样的吸收体还给出频谱分辨率，这是因为入射X射线光子的能量与所生成的电子-空穴对的数目成比例，从而可以通过脉冲高度分析来测量。在硅(Si)中，需要平均3.6eV来产生单个电子-空穴对(例如参见R.C.Alig等人的Phys.Rev.B 22，5565(1980年)以及R.C.Alig的Phys.Rev.B 27，968(1983年)，其全部公开内容通过引用的方式被合并在此)。这对于每keV所吸收的X射线能量平均得到280个电子-空穴对，从而可以看到其转换效率比闪烁体-光电二极管组合超出多于十倍。
采用借助半导体吸收体的直接转换的X射线成像检测器(或者一般来说是像素传感器)可以通过不同方式来实施。在商用平板制作中使用的一种方法是基于直接沉积在由薄膜晶体管制成的读出电子装置上的多晶硅或无定形材料。举例来说，用于医疗应用的具有无定形硒吸收体的平板X射线成像检测器制作起来相对便宜并且被提供在较大尺寸中(例如参见S.Kasap等人的Sensors 11，5112(2011年)，其全部公开内容通过引用的方式被合并在此)。但是与其多晶硅和无定形对应物相比，具有单晶体形式的材料会给出好得多的输运属性。因此预期单晶体会提供更好的检测器性能。另一方面，单晶吸收体与合并无定形薄膜晶体管的读出电子装置不兼容。单晶吸收体在原理上可以被外延生长在CMOS处理的读出晶片上，但是通常以高到无法容忍的热预算为代价，并且需要与升高的处理温度兼容的特殊金属化方案(例如参见授予von的美国专利号8,237,126，其全部公开内容通过引用的方式被合并在此)。对于标准的铝金属化，温度通常必须被保持在远低于450℃。
为了与CMOS处理的读出电子装置兼容，必须通过低温晶片键合处理来实现对于处理来自每一个吸收体像素的电信号所需要的吸收体与读出晶片之间的电气连接。最常见的键合技术是例如由Medipix协作(www.medipix.web.cern.ch)或者由Dectris AG(www.dectris.ch)所使用的凸块键合(bump bonding)。吸收体在原理上可以由能够从中生长大晶体的适用于能量粒子检测的任何半导体材料构成，例如Si、Ge、SiC、GaAs、CdTe和CdZnTe(例如参见授予Collins等人的欧洲专利号0571135，其全部公开内容通过引用的方式被合并在此)。
虽然对于凸块键合难以把像素尺寸压到大约50μm以下，但是存在潜在地给出更高的检测器分辨率的其他键合技术。其中一种键合技术例如从集成电路的垂直集成获知，即所谓的3D-IC技术。在这里，凸块键合被融合键合取代，包括氧化物对氧化物融合键合连同被氧化物围绕的金属衬垫的金属对金属键合。所得到的结构与单片配置是不可区分的(例如参见G.W.Deptuch等人的IEEE Trans.Nucl.Sci.57，2178(2010年)，其全部公开内容通过引用的方式被合并在此)。
在另一种键合技术中，在低温下在吸收体晶片与读出晶片之间形成导电共价键合。共价键合实质上再次得到单片结构(例如参见授予von的国际专利申请号WO2016/097850，其全部公开内容通过引用的方式被合并在此)。取决于所使用的CMOS处理，像素尺寸可以在较宽的范围内变化，例如大约100-200μm，50-100μm或20-50μm，5-20μm或者甚至1-5μm。
硅吸收体还允许在不使用任何键合技术的情况下制作单片成像检测器。这样的检测器已被开发出用于检测电离辐射而不是高能物理中的X射线。所述检测器包括外延生长在标准Si CMOS衬底上的具有通常处于大约400Ωcm到2kΩcm之间的电阻率的高电阻率吸收体层。在该外延层中对读出电子装置进行CMOS处理并且随后部分地移除衬底(例如参见S.Mattiazzo等人的Nucl.Instr.Meth.Phys.Res.A 718，288(2013年)，其全部公开内容通过引用的方式被合并在此)。虽然这些设备对于粒子检测非常有前景，但是对于高效的X射线检测需要具有远超出外延层的厚度(通常是几十μm)的吸收体。此外，为了在100V数量级的中等电压下允许完全耗尽，吸收体电阻率需要远高于外延层所给出的几kΩcm(例如参见W.Snoeys的Nucl.Instr.Meth.Phys.Res.A 731，125(2013年)，其全部公开内容通过引用的方式被合并在此)。最后，由于其更加高效的吸收，包括具有高于Si的原子序数Z的元素(“更重的元素”)的吸收体更加适合于具有高于大约40keV能量的X射线。
本发明的目的是提供一种基于CMOS处理的晶片的用于电磁辐射检测和成像的单片像素传感器，所述晶片包含共价键合到吸收体层的读出电子装置。在室温或接近室温下形成读出和吸收体晶片之间的共价导电键合。
发明内容
提供了用于以高频谱和空间分辨率对电磁辐射进行检测和成像的单片CMOS集成像素检测器以及系统和方法。这样的检测器包括Si晶片，所述Si晶片具有在导电共价晶片键合中被键合到吸收体晶片的CMOS处理的读出晶片。所述像素检测器、系统和方法被使用在各种医疗和非医疗类型的应用中。
这样的像素检测器包括几个组件。第一个组件是具有被掺杂成具有第一导电类型的至少一个高电阻率层的硅读出晶片，该层具有CMOS处理的读出电子装置。第二个组件是用于被掺杂成具有第一导电类型的电荷收集器的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素。第三个组件是由具有至少第二导电类型和金属背面接触件的单晶材料制成的吸收体晶片。第四个组件是与外部印刷电路板进行通信的接触衬垫。
硅晶片和吸收体晶片被共价键合从而形成一个单片单元。所述单片单元合并有由第一导电类型的一层和第二导电类型的一层形成的p-n结。所述p-n结的耗尽区被布置成延伸跨越键合界面，从而当通过在吸收体晶片中被吸收的电磁辐射而生成电子-空穴对时并且当反向偏置被施加到背面接触件时，将电子-空穴对分离成在相反的方向上行进的电荷。电荷收集器被布置成接收跨过键合界面的电荷。读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号经过接触衬垫去到外部印刷电路板。在这里，所述数字信号可以被存储、处理并且作为图像显示在计算机屏幕上。
本发明的一个目的是提供一种适用于电磁辐射检测和成像的单片CMOS集成像素传感器。
本发明的另一个目的是提供一种适用于电磁辐射检测和成像的单片像素传感器，其中读出电子装置和单晶吸收体被并置在CMOS处理的硅晶片的相同侧或相对侧，从而允许背侧照明。
本发明的另一个目的是提供一种通过读出和吸收体晶片的低温晶片键合而制作的适用于电磁辐射检测和成像的单片CMOS集成像素传感器。
本发明的另一个目的是提供一种通过把合并有读出电子装置的CMOS处理的晶片键合到高Z吸收体层上而制作的适用于高能X射线检测和成像的单片像素传感器。
本发明的另一个目的是提供一种适用于能量解析的X射线检测和成像的单片像素传感器。
本发明的另一个目的是提供一种能够进行单光子检测的单片像素传感器。
本发明的另一个目的是提供用于制作单片像素检测器的简单处理，所述单片像素检测器具有被共价键合到相反导电类型(也就是相反的有效掺杂类型)的吸收体晶片的减薄读出晶片。
本发明教导了用于电磁辐射的单片像素检测器的结构和制作方法。所述像素检测器包括薄Si硅晶片，所述薄Si晶片具有与单晶吸收体通信的CMOS处理的读出电子装置从而形成一个单片单元。该单片单元是通过把减薄的CMOS处理的Si读出晶片晶片键合到吸收体晶片上而形成的，从而收集和处理由入射在吸收体上的电磁辐射生成的电信号。取代从被吸收的电磁辐射生成电信号，可以通过调节掺杂水平并且反转所施加的偏置而将像素检测器的结构操作在反向模式下，其中吸收体现在充当电磁辐射的发射体，并且检测器被变换成高分辨率显示器。在附图、说明书和权利要求中描述了本发明的这些和其他目的。
在本发明的描述中，术语“像素检测器”和“像素传感器”被视为作为一个整体描述检测器的同义词。同样地，术语“吸收体晶片”和“传感器晶片”被视为在其中吸收电磁辐射的检测器部件的同义词。
附图说明
图1A是在键合界面处的n型掺杂的读出晶片与p型掺杂的吸收体晶片之间具有p-n结的单片像素检测器的剖面图。
图1B是在被键合到p型掺杂的吸收体晶片的n型掺杂的读出晶片内部具有p-n结的单片像素检测器的剖面图。
图1C是在键合界面处的p型掺杂的读出晶片与n型掺杂的吸收体晶片之间具有p-n结的单片像素检测器的剖面图。
图1D是可以在反向偏置下作为像素检测器并且在正向偏置下作为显示器操作的单片结构的剖面图。
图2是用于制作被键合到载体晶片的减薄的CMOS处理的读出晶片的处理流程的示意图。
图3是用于把减薄的CMOS处理的读出晶片共价键合到吸收体晶片上的处理流程的示意图。
图4是用于在减薄衬底上制作像素化吸收体的处理流程的示意图。
图5是用于把减薄的CMOS处理的读出晶片键合到外延吸收体晶片的减薄衬底的处理流程的示意图。
图6是用于把减薄的CMOS处理的读出晶片键合到外延吸收体晶片的外延层的处理流程的示意图。
具体实施方式
本发明的目的是提供用于制作灵敏的大面积单片像素检测器的简单结构和方法，比如具有达到大约20x20cm2或者甚至大约40x40cm2的尺寸的平板检测器。所述检测器由被共价键合到吸收体晶片(也被称作传感器晶片)的CMOS处理的读出晶片构成。应当理解的是，本文中所描述的“读出晶片”、“读出单元”和“读出电子装置”适用于对各个单独的检测器像素进行读出的像素读出电子装置，这可以由用于在表示去往“外部世界”的连接的外部印刷电路板(PCB)上存储、处理和传送数据的附加电子电路进行补充，这样的PCB与存在于CMOS处理的读出晶片上的接触衬垫进行通信。在轻度掺杂的外延Si层上对读出电子装置进行处理，该层具有大约10-30μm的厚度和高于大约500Ωcm的电阻率，或者优选的是大约1-2kΩcm，或者更加优选的是2-5kΩcm，或者甚至更加优选的是高于5kΩcm，例如5-50kΩcm，所述电阻率是由于第一导电类型(例如由n型掺杂引发的n型导电)的大约1011到1013cm-3之间的低掺杂水平。为了易于检测器制造，可能有利的是对于读出电子装置的CMOS处理使用绝缘体上硅(SOI)晶片。所述检测器可以在单光子检测模式下检测电磁辐射。传感器材料可以包括能够以高纯度晶片的形式或者以衬底上的外延层的形式获得的任何半导体，其中优选的衬底是Si。传感器晶片的导电类型应当与读出晶片相反，例如当读出晶片是n型掺杂时，传感器晶片的导电类型是p型导电。对于传感器所使用的厚度和材料强烈地取决于将要检测的电磁辐射的能量。对于近红外检测，例如薄至0.5-1.5μm或者甚至0.3-0.5μm的Ge层对于高效的感测可能是足够的。具有大约3.5、332和2310μm厚度的SiC传感器预期会分别吸收具有2、10和20keV能量的90％的入射光子。具有大约3.9、334和2330μm厚度的Si传感器预期会分别吸收具有2、10和20keV能量的90％的入射光子。对于Ge或GaAs传感器，吸收具有20、30和40keV能量的90％的入射光子所必要的厚度分别是大约105、320和710μm。举例来说，对于这些光子能量处的相同的吸收，Si0.2Ge0.8合金的厚度将必须多出大约25％。40、60和80keV的更硬的X射线被厚度分别等于大约210、610和1310μm的CdTe传感器或CdZnTe合金传感器吸收到相同的程度(NIST X射线衰减数据库，www.nist.gov/pml/data/ffast)。本征Ge的室温电阻率是大约47Ωcm，Si0.25Ge0.75合金的室温电阻率是近似6x104Ωcm(例如参见www.virginiasemi.com/pdf/generalpropertiesSi62002.pdf)。相对于Ge和SiGe传感器，GaAs传感器的优点是109Ωcm数量级的高得多的电阻率(例如参见M.C.Veale的NuclInstr.Meth.Phys.Res，A 752，6(2014年)，其全部公开内容通过引用的方式被合并在此)。相同数量级的电阻率适用于CdTe传感器，并且甚至更高的电阻率适用于CdZnTe合金传感器(例如参见L.Del Sordo等人的Sensors 2009，9，3491-3526，其全部公开内容通过引用的方式被合并在此)。为了把检测器的暗电流保持得较低，需要尽可能高的传感器电阻率。
本发明的结构和方法涉及工业规模晶片。用于200mm晶片的高真空键合装备例如由EV集团制造(例如参见C.等人的ECS Transactions 64，103(2014年)，其全部公开内容通过引用的方式被合并在此)。
本发明的单片像素检测器的构造预期会提供单光子检测。因此，本发明的单片像素检测器还适用于能量甄别，其中可以通过采用对于由读出电子装置处理的电脉冲的脉冲高度分析来测量入射在吸收体上的光子的能量。
现在参照图1A，单片像素检测器的第一实施例10合并有充当读出晶片的轻度n型掺杂的CMOS处理的Si晶片11与名义上无掺杂(本征)但是p型导电或者轻度p型掺杂的吸收体晶片16之间的共价键合17。p型掺杂的吸收体晶片16的接受体(acceptor)密度取决于所使用的材料，并且应当被选择成使得吸收体晶片16具有最高可能的电阻率。对于本征Ge吸收体，室温电阻率是大约50Ωcm，其相当低的数值需要对利用该吸收体制作的检测器进行冷却，例如冷却到液氮温度。取决于Ge浓度x，由Si1-xGex合金制成的吸收体可以具有显著更高的电阻率，例如对于x＝0.75是大约6x104Ωcm(例如参见www.virginiasemi.com/pdf/ generalpropertiesSi62002.pdf)。由Cr掺杂的GaAs制成的传感器可以具有大约109Ωcm的甚至更大的电阻率(例如参见M.C.Veale的Nucl.Instr.Meth.Phys.Res.A 752，6(2014年))。由CdTe制成的吸收体具有类似的电阻率，并且由CdZnTe合金制成的吸收体具有甚至更高的电阻率(例如参见L.Del Sordo等人的Sensors 2009，9，3491-3526)。Si晶片11优选地具有高于大约500Ωcm或1-2kΩcm的电阻率，或者更加优选的是大约2-5kΩcm，或者甚至高于5kΩcm，例如5-50kΩcm。该图示出了检测器的一小部分的剖面，其宽度对应于略微超出单个像素尺寸，取决于所使用的CMOS处理，其中单个像素尺寸的范围例如可以是1-5、5-20、20-50、50-100或100-200μm。在这种配置中，n阱植入物15充当电荷收集器，其收集来自通过入射在吸收体晶片16上的光子而生成的电子-空穴对并且在由n型导电读出和p型导电传感器晶片形成的p-n结的电场中被分离的电子。邻近的n阱15之间的距离定义像素尺寸。在图1A的实例中，读出晶片的像素电子装置的n-MOS和p-MOS晶体管分别位于p阱12和n阱13中。深p阱14具有除了电荷收集n阱15之外避免n阱13的电子收集的目的。在该实施例的一个方面中，像素电子装置的一部分可以位于n阱15中。在实施例10的配置中，键合界面17同时充当轻度n型掺杂的Si晶片11与p型导电吸收体晶片16之间的p-n结18。当反向偏置被施加到背面接触件19时，空间电荷层因此从界面17扩张到晶片11中并且扩张到吸收体晶片16中。
为了允许高效的电荷收集，读出晶片11应当优选地较薄，从而使得在操作中大部分或者优选地是全部的空间电荷区段延伸经过整个读出晶片11和整个吸收体晶片16全部二者。换句话说，在操作中，特别对于X射线光子的高效检测，读出晶片11和吸收体晶片16应当优选地被完全耗尽。为了使得暗电流足够低，可能必须通过热电或液氮冷却对具有包括低带隙半导体(比如Ge)的吸收体晶片的像素检测器10进行冷却。暗电流应当优选地低于大约每像素1μA，或者甚至更加优选的是低于每像素1nA。读出晶片11的厚度优选地被保持低于大约30μm，或者更加优选的是大约5-25μm之间，甚至更加优选的是大约10-20μm之间。对于红外成像检测器，读出晶片11的更大厚度可以是可允许的，因为在这种情况下，吸收体晶片16薄至例如0.4-1.0μm或者甚至更薄。对于红外检测器，读出晶片11的厚度因此可以处于20-50μm的范围内，或者是50-100μm，或者甚至大于100μm。此外，靠近键合界面17的Si区段可以包括雪崩区，其中跨过界面的光载流子被倍增以用于更高的灵敏度(例如参见Y.Kang等人的Nature Photonics 3，59(2009年)，其全部公开内容通过引用的方式被合并在此)。此外，在此应用中，背面接触件19对于红外辐射必须是透明的。
在该实施例的一个方面中，可以通过本领域内已知的键合后光刻和图案化步骤对键合传感器层进行像素化。
在该实施例的另一个方面中，传感器层是通过把隔离的外延传感器晶体生长到例如以高Si柱的形式被图案化的Si衬底上而制作的像素化外延传感器。
现在参照图1B，单片像素检测器的第二实施例20合并有轻度n型掺杂的CMOS处理的Si晶片21与名义上无掺杂(本征)但是p型导电或者轻度掺杂的吸收体晶片26之间的共价键合27，其中Si晶片21在其下侧合并有轻度p型掺杂层21’。Si晶片21优选地具有高于大约500Ωcm的电阻率，或者是1-2kΩcm，或者更加优选的是大约2-5kΩcm，或者甚至高于5kΩcm，例如5-50kΩcm。轻度p型掺杂层21’优选地具有处于相同范围内的电阻率。吸收体晶片26的掺杂应当被选择成给出从中制作该吸收体晶片26的半导体材料所能具有的最高可能的电阻率。对于本征Ge吸收体，室温电阻率是大约50Ωcm，其相当低的数值需要对合并有该吸收体的检测器进行冷却，例如冷却到液氮温度。取决于Ge浓度x，由Si1-xGex合金制成的吸收体可以具有显著更高的电阻率，例如对于x＝0.75是大约6x104Ωcm。由Cr掺杂的GaAs制成的传感器可以具有大约109Ωcm的甚至更大的电阻率。由CdTe制成的吸收体具有类似的电阻率，并且由CdZnTe合金制成的吸收体具有甚至更高的电阻率。该图示出了检测器的一小部分的剖面，其宽度对应于略微超出单个像素尺寸，取决于所使用的CMOS处理，其中单个像素尺寸的范围例如可以是1-5、5-20、20-50、50-100或100-200μm。在这种配置中，n阱25充当电荷收集器，其收集来自通过入射在吸收体晶片26上的光子而生成的电子-空穴对并且在由轻度n型掺杂的Si晶片21和其下侧的轻度p型掺杂层21’形成的p-n结的电场中被分离的电子。邻近的n阱25之间的距离定义像素尺寸。在图1B的实例中，读出晶片的像素电子装置的n-MOS和p-MOS晶体管分别位于p阱22和n阱23中。深p阱24具有除了电荷收集n阱25之外避免n阱23的电子收集的目的。在该实施例的一个方面中，像素电子装置的一部分可以位于n阱25中。在实施例20的配置中，p-n结28不位于键合界面27处。在这里，p-n结28反而通过轻度p型掺杂层21’和晶片21的轻度n型掺杂的主要部分而被形成在读出晶片的内部。实施例20例如可以通过合并有纤薄的轻度p型掺杂的Si层与上面的高度电阻性的n型掺杂层的SOI晶片而实现，从而寄放CMOS处理的读出晶片。轻度p型掺杂层21’例如可以具有大约1-2μm或者2-5μm的厚度。从而在形成共价键合27之前移除SOI晶片的衬底和埋氧层(box)。当反向偏置被施加到背面接触件29时，空间电荷层因此从p-n结28扩张到Si晶片21的n型掺杂区段和p型掺杂层21’全部二者以及p型导电吸收体26晶片中。
为了允许高效的电荷收集，读出晶片21应当优选地较薄，从而使得在操作中大部分或者优选地是全部的空间电荷区段延伸经过读出晶片21、轻度掺杂层21’和吸收体晶片26。换句话说，在操作中，特别对于X射线光子的高效检测，读出晶片21和吸收体晶片26应当优选地被完全耗尽。合并有p型掺杂层21’的读出晶片21的厚度优选地被保持低于大约30μm，或者更加优选的是大约5-25μm之间，或者甚至更加优选的是大约10-20μm之间。对于红外成像检测器，读出晶片21的更大厚度可以是可允许的，因为在这种情况下，吸收体晶片26薄至例如0.4-1.0μm或者甚至更薄。对于红外检测器，读出晶片21的厚度因此可以处于20-50μm的范围内，或者是50-100μm，或者甚至大于100μm。此外，靠近键合界面27的Si区段可以包括雪崩区，其中跨过界面的光载流子被倍增以用于更高的灵敏度(例如参见Y.Kang等人的Nature Photonics 3，59(2009年)，其全部公开内容通过引用的方式被合并在此)。此外，在此应用中，背面接触件29对于红外辐射必须是透明的。
在该实施例的一个方面中，可以通过本领域内已知的键合后光刻和图案化步骤对键合传感器层进行像素化。
在该实施例的另一个方面中，传感器层是通过把隔离的外延传感器晶体生长到例如以高Si柱的形式被图案化的Si衬底上而制作的像素化外延传感器。
在该实施例的另一个方面中，p-n结位于吸收体晶片内部而不是位于读出晶片中。这例如可以通过低剂量离子植入(为了保持高电阻率)很容易地实现，或者当吸收体晶片包括外延吸收层时通过在外延生长期间进行掺杂而实现。
现在参照图1C，单片像素检测器的第三实施例30可以包括充当读出晶片的轻度p型掺杂的CMOS处理的Si晶片31与名义上无掺杂(本征)但是n型导电或者轻度n型掺杂的吸收体晶片36之间的共价键合37。该图示出了检测器的一小部分的剖面，其宽度对应于略微超出单个像素尺寸，取决于所使用的CMOS处理，其中单个像素尺寸的范围例如可以是1-5、5-20、20-50、50-100或100-200μm。在适用于空穴收集的这种配置中，所有植入物的掺杂关于图1A和1B被反转。因此，在这里，p阱35充当电荷收集器，其收集通过入射在吸收体晶片36上的光子而生成的空穴。邻近的p阱35之间的距离定义像素尺寸。在图1C的实例中，读出晶片的像素电子装置的p-MOS和n-MOS晶体管分别位于n阱32和p阱33中。深n阱34具有除了电荷收集p阱35之外避免p阱33的空穴收集的目的。在该实施例的一个方面中，像素电子装置的一部分可以位于p阱35中。轻度p型掺杂的Si晶片31优选地具有高于大约500Ωcm的电阻率，或者是1-2kΩcm，或者更加优选的是大约2-5kΩcm，或者甚至高于5kΩcm，例如5-50kΩcm。轻度n型掺杂的吸收体晶片36应当具有从中制作该吸收体晶片36的半导体材料所能具有的最高可能的电阻率。由Cr掺杂的GaAs制成的传感器可以具有大约109Ωcm的电阻率。由CdTe制成的吸收体具有类似的电阻率，并且由CdZnTe合金制成的吸收体具有甚至更高的电阻率。在实施例30的配置中，键合界面37同时充当轻度p型掺杂的Si晶片31与n型导电吸收体晶片36之间的p-n结38。当反向偏置被施加到背面接触件39时，空间电荷层因此从界面37扩张到晶片31中并且扩张到吸收体36中。
为了允许高效的电荷收集，读出晶片31应当优选地较薄，从而使得大部分的空间电荷区段延伸经过读出晶片31和吸收体晶片36全部二者。在操作中，特别对于X射线光子的高效检测，读出晶片31和吸收体晶片36应当优选地被完全耗尽。读出晶片31的厚度优选地被保持低于大约30μm，或者更加优选的是大约5-15μm之间，或者甚至更加优选的是大约10-20μm之间。对于红外成像检测器，读出晶片31的更大厚度可以是可允许的，因为在这种情况下，吸收体晶片36薄至例如0.4-1.0μm或者甚至更薄。对于红外检测器，读出晶片31的厚度因此可以处于20-50μm的范围内，或者是50-100μm，或者甚至大于100μm。此外，靠近键合界面37的Si区段可以包括雪崩区，其中跨过界面的光载流子被倍增以用于更高的灵敏度(例如参见Y.Kang等人的Nature Photonics 3，59(2009年)，其全部公开内容通过引用的方式被合并在此)。此外，在此应用中，背面接触件39对于红外辐射必须是透明的。
在该实施例的一个方面中，可以通过本领域内已知的键合后光刻和图案化步骤对键合传感器层进行像素化。
在该实施例的另一个方面中，传感器层是通过把隔离的外延传感器晶体生长到例如以高Si柱的形式被图案化的Si衬底上而制作的像素化外延传感器。
在实施例30的另一个方面中，p-n结可以不位于键合界面37处而是位于读出晶片内部，或者如果吸收体晶片例如在SOI晶片上包括外延吸收层，则替换地位于吸收体晶片中。
在该实施例的另一个方面中，p-n结位于吸收体晶片内部而不是位于读出晶片中。这例如可以通过低剂量离子植入(为了保持高电阻率)很容易地实现，或者当吸收体晶片包括外延吸收层时通过在外延生长期间进行掺杂而实现。
现在参照图1D，实施例40是既可以通过被施加到背面接触件39、49的正向偏置也可以通过反向偏置来操作的经过修改的像素检测器结构。当p-n结38、48位于键合吸收体晶片36、46中并且在正向方向上被极化时，耗尽区收缩而不是扩张，并且有电流流动。在这种操作模式下，吸收体晶片36、46被变换成发射体晶片，前提是后者由具有适当的光发射体属性的晶体材料制成。换句话说，实施例40的经过修改的像素检测器结构可以充当显示器，其中载荷子在光子发射下重组，而不是像在反向偏置条件下盛行的检测器模式中所发生的那样在光子吸收下被生成。在显示器模式下，植入物35、45是电流注入器而不是电荷收集器，并且由CMOS处理的晶片31、41的电子电路控制，所述晶片31、41现在充当控制所注入的电流的驱动器晶片。植入物35、45定义显示器的像素，其方式类似于在实施例30和40的反向偏置条件下定义检测器像素。对于显示器应用，减薄电子晶片31、41的掺杂水平优选地被选择成高于检测器应用以便降低串联电阻，例如大约1017-1018cm-3或者大约5x1017-5x1018cm-3，这对应于大约0.2Ωcm到7mΩcm之间的电阻。另外可取的是对于Si晶片31、41的掺杂层41’使用重度p++掺杂，并且在发射体晶片36、46中包括重度p++掺杂层51’。重度掺杂层41’、51’可以降低跨越键合界面37、47的电阻，从而改进进入到发射体晶片36、46中的电流注入。在实施例40中，发射体晶片36、46优选地是量子阱发射体，其中在p型掺杂层51与n型掺杂层52之间的p-n结38、48处包含量子阱53。发射体晶片36、46例如可以是基于GaN和AlGaN、InGaN和AlInGaN合金层，所述合金层还构成用于照明目的的高效率LED的基础。
可以在检测器和显示器模式下类似地采用实施例10、20，这是通过调节晶片11、21的掺杂水平，可选的是在键合界面17、27的全部两侧插入重度n++掺杂层，从而例如为吸收体/发射体晶片16、26提供根据实施例40的第三族氮化物层叠，并且通过适当地选择施加到背面接触件19、29的偏置。
本发明与传统的微LED阵列(例如参见授予Hongxing Jiang等人的美国专利号6,410,940，其全部公开内容通过引用的方式被合并在此)相比提供了显著的优点，这是由于其把驱动器/读出电子装置与发射体/吸收体晶片进行单片集成以取代基于凸块键合的传统混合方法(例如参见J.Day等人的Appl.Phys.Lett.99，031116(2011年)，其全部公开内容通过引用的方式被合并在此)的简单性。
现在参照图2，制作用于单片像素检测器的CMOS处理的读出晶片的处理序列的实施例100包括以下步骤：
1、提供具有下表面111和上表面112的晶片110。晶片110例如可以是合并有Si衬底与低掺杂的高电阻率外延层117的外延晶片。或者，晶片110可以是SOI晶片，其合并有衬底113、具有下方界面115和上方界面116的埋氧层114以及作为低掺杂的高电阻率层的Si层117。Si层117的厚度优选地低于大约30μm，并且更加优选的是大约5-25μm，或者甚至更加优选的是大约10-20μm。其电阻率应当高于大约500Ωcm，优选的是至少1-2kΩcm，或者更加优选的是2-5kΩcm，或者甚至高于5kΩcm，例如5-50kΩcm。Si层117的块体可以是n型导电或p型导电(电子导电或空穴导电)，这取决于所述低掺杂是n型还是p型。Si层117可以可选地包含薄层117’，所述薄层117’具有相反的掺杂类型以及接近与氧化物埋氧层114的界面116的同等高的电阻率。可选的薄层117’例如可以具有大约1-2μm或者优选的是2-5μm的厚度。
2、对晶片110的Si层117进行CMOS处理，从而把晶片110变换成CMOS处理的读出晶片120。对于读出晶片120的CMOS处理可以把Si层117变换成具有用于p-MOS晶体管121和n-MOS晶体管122的植入物连同用于电荷收集的植入物123的处理后的Si层127，其掺杂符号和导电类型与Si层117、127的块体相同。优选的是，具有与层117相反的掺杂类型的可选的高电阻率层117’的掺杂保持不受CMOS处理的影响，从而使得层127可选地仍然包含具有相反掺杂类型的层127’。邻近的植入物123的间距定义像素尺寸。CMOS处理的Si层127还包含其他电路元件，以及用于把读出电子装置连接到外部PCB以便与外部世界进行通信的接触衬垫124。读出晶片120例如可以包括六个或八个金属化层以及场氧化物(field oxide)125，正如本领域内已知的那样。
3、通过可选地在场氧化物125上提供附加的氧化物层131并且对氧化物层131的表面132进行平面化而对读出晶片120进行平面化，这例如是在本领域内已知的化学-机械平面化步骤中进行的，从而得到平面化读出晶片130。或者，层131可以是用于对读出晶片120的表面进行平面化的目的的聚合物层。
4、在读出晶片130上提供无颗粒的氧化层131的平面化表面132，并且优选地通过本领域内已知的等离子活化处理对平面化表面132进行活化，从而使其准备好进行氧化物对氧化物融合键合。
5、提供载体晶片140，其优选地是具有氧化物层142的氧化Si晶片141，或者是融合石英晶片(SiO2)。使得氧化物层142的表面143无颗粒，并且优选地通过本领域内已知的等离子活化处理对其进行活化，从而使其准备好进行氧化物对氧化物融合键合。
6、通过把读出晶片130上的氧化层131的平面化的活化表面132融合键合到载体晶片140的活化氧化物表面143上而提供键合晶片层叠150，从而在低温氧化物对氧化物融合键合处理中形成氧化物层131与氧化物层142之间的强键合151。优选的是，在室温下形成氧化物对氧化物键合151，并且只需要达到低于300℃的低温退火就可以获得完全键合强度(例如参见T.Plach等人的J.Appl.Phys.113，094905(2013年)，其全部公开内容通过引用的方式被合并在此)。融合键合是把读出晶片键合到载体晶片的优选方式，这是因为其具有高键合强度以及对于高真空晶片键合工具中的读出和吸收体晶片的后续共价晶片键合所需要的键合的真空兼容性。或者，如果层131是平面化聚合物层，则可以利用充当胶粘剂的聚合物层来实现晶片130和晶片140，其硬化需要退火到低于300℃的温度。
7、对键合读出晶片层叠150的读出晶片130进行减薄。举例来说，当晶片110是SOI晶片时，减薄可以包括移除衬底113和埋氧层114，这例如是通过研磨和旋转或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。可选的是，可以对减薄的键合读出晶片层叠160的下表面166实施化学机械平面化(CMP)步骤，从而确保对于共价晶片结合是足够低的大约0.2-0.4nm的表面粗糙度，随后移除任何颗粒污染。因此可以把Si层127的厚度略微减小到Si层167。但是厚度减小应当足够小，例如低于1μm，以免移除被减薄到层167’的可选层127’，这是因为当其存在时，其掺杂类型与层167的主体相反。当读出晶片层叠160被共价键合到传感器晶片时，可选的掺杂层167’的存在确保p-n结位于层167与层167’之间的界面处，而不是位于键合界面处。可选的是，可以对Si层167实施浅氢植入，以便促进出现在后续的共价晶片键合步骤中的界面状态的钝化。通过这一准备，合并有载体晶片140的氧化物层142与减薄读出晶片165的氧化物层131之间的稳定氧化物对氧化物键合的键合晶片层叠160现在准备好进行共价晶片键合。
现在参照图3，用于制作合并有CMOS处理的读出和传感器晶片之间的共价键合的单片像素检测器的处理序列的实施例200包含以下步骤：
1、提供具有下表面211和上表面212的键合晶片层叠210，晶片层叠210合并有被键合到载体晶片213的减薄读出晶片215，其中在具有等同于电荷收集植入物223的第一掺杂类型的第一Si层217中对读出晶片进行处理。键合晶片层叠210的下表面211应当是平坦并且平滑的，其具有优选地处于0.2-0.4nm量级的表面粗糙度，在任何情况下对于共价晶片键合是足够低的。下表面211还可以可选地包括例如处于10-100nm深度的浅氢植入物，其中氢在步骤3的共价键合之后提供缺陷的可能钝化。读出晶片215可以包括许多附加的电路元件，连同用于电气连接到与外部世界通信的外部PCB的接触衬垫254。读出晶片215的Si衬底可以可选地包括相反的第二掺杂类型的第二Si层217’。第一Si层216优选地是低度掺杂的高电阻率层，其具有高于大约500Ωcm的电阻率，优选的是至少1-2kΩcm，或者更加优选的是2-5kΩcm，或者甚至高于5kΩcm，例如5-50kΩcm。第一和第二Si层217、217’合在一起的厚度优选地低于大约30μm，并且更加优选的是大约5-25μm，或者甚至更加优选的是大约10-20μm。可选的第二Si层217’优选地具有处于相同范围内的电阻率，并且其厚度可以是大约1-2μm，或者优选的是2-5μm。在第二Si层217’存在的情况下，像素检测器的p-n结位于读出晶片215的内部。减薄读出晶片215被键合到载体晶片，所述载体晶片优选地例如由具有氧化物层214的氧化Si晶片213或者融合石英晶片(SiO2)构成。读出和载体晶片优选地被键合在载体晶片的氧化物214与CMOS处理的读出晶片215上的平面化氧化物层218之间的界面219处的强氧化物对氧化物键合中。或者，读出和载体晶片可以通过聚合物键合而被键合。
2、提供具有下表面221和上表面222以及与读出晶片215的电荷收集植入物223相反的导电类型的传感器(吸收体)晶片220。吸收体晶片220的上表面222应当是平坦并且平滑的，其具有优选地处于0.2-0.4nm量级的表面粗糙度，在任何情况下对于共价晶片键合是足够低的。上表面222还可以可选地包括例如处于10-100nm深度的浅氢植入物，其中氢在步骤3的共价键合之后提供缺陷的可能钝化。传感器晶片220应当具有从中制作该晶片的半导体材料所可能具有的最高电阻率。对于本征Ge吸收体，室温电阻率是大约50Ωcm，其相当低的数值需要对合并有该吸收体的检测器进行冷却，例如冷却到液氮温度。取决于Ge浓度x，由Si1-xGex合金制成的吸收体可以具有显著更高的电阻率，例如对于x＝0.75是大约6x104Ωcm。由Cr掺杂的GaAs制成的传感器可以具有大约109Ωcm的甚至更大的电阻率。由CdTe制成的吸收体具有类似的电阻率，并且由CdZnTe合金制成的吸收体具有甚至更高的电阻率。除非存在可选的第二Si层217’，否则吸收体晶片220可以可选地至少部分地合并靠近上表面222的薄层224，其掺杂类型类似于电荷收集植入物223的掺杂类型。因此，可选的薄层224应当具有处于与晶片220的块体相当的范围内的电阻率。其厚度在像素检测器260被用作X射线检测器的情况下例如可以处于2-10μm的范围内。当层224存在时，像素检测器260的p-n结位于吸收体晶片220内。
3、例如通过HF浸渍或等离子活化或者二者的组合对读出晶片215的表面211和传感器晶片220的表面222进行活化，从而使得全部两个表面没有氧化物并且没有损坏，并且通过在读出和传感器晶片之间形成低温共价键合237而提供晶片层叠230。共价键合237优选地在室温下形成，并且可以在低于450℃的温度下进行可选的退火。优选的是，退火温度被保持低于400℃，并且甚至更加优选的是低于350℃，例如200-300℃。对于共价晶片键合237的可选退火可以具有附加的益处，即帮助可选地植入的氢扩散到键合界面并且钝化例如悬空键合(dangling bond)之类的界面状态，从而减少或消除潜在地阻挡跨越该界面的电荷输运的任何界面势垒。
4、通过从读出晶片215移除载体晶片而提供共价键合晶片层叠240，这例如是通过研磨和旋转蚀刻或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。氧化物层214从而可以充当到达键合界面219之前的蚀刻停止层。
5、通过暴露出电气接触件254而提供晶片层叠250，所述电气接触件254是通过在读出晶片215的氧化物层249上进行光刻而定义的，这是通过例如在等离子蚀刻步骤中蚀刻穿过氧化物层249、216的孔洞252。随后可以用金属填充接触孔洞252以便更容易接触，这例如是通过球点键合(ball point bonding)从而提供去到印刷电路板的电气接触件。
6、通过为吸收体晶片220的表面221提供金属背面接触件262而完成单片像素检测器260，以便根据图1A-1C把读出晶片215与传感器晶片220之间的p-n结偏置到耗尽中。
在实施例200的一个方面中，载体晶片213在步骤4中可以仅被部分地移除或者完全不被移除。当传感器晶片220由脆性材料构成时，或者当在形成背面接触件262之前对其实施减薄步骤时，使得晶片213的一部分或全部积蓄充当机械支撑可能是特别有利的。例如当单片像素检测器260被用于利用近红外中的电磁辐射进行成像时，可能需要对键合吸收体220进行减薄。具有处于0.5-1μm或者甚至0.2-0.5μm范围内的厚度的Ge层例如对于大约1-1.5μm的波长区段是足够的。可以把键合Ge晶片减薄到该厚度范围，这例如是掩模或等离子蚀刻以及化学机械平面化，或者通过本领域内已知的层转移技术(例如参见I.P.Ferain等人的J.Appl.Phys.107，054315(2010年)，其全部公开内容通过引用的方式被合并在此)。
现在参照图4，用于制作合并有特别适合于X射线检测的外延吸收层的吸收体晶片的处理序列的实施例300可以包括以下步骤：
1、提供具有表面311和相对表面312的衬底晶片310。衬底310可以具有高电阻率Si晶片，或者优选的是合并有Si衬底313、氧化物埋氧层314和Si层317的SOI晶片，从而形成用于外延吸收层的Si衬底。应当提到的是，出于后面将变得显而易见的原因，SOI晶片310是上下颠倒绘制的。优选的是，衬底Si层317具有处于10-30μm范围内的厚度，其中15-20μm的范围是最优选的。Si层317的掺杂应当是低掺杂，对应于至少1-2kΩcm的电阻率，或者优选的是至少2-5kΩcm，或者甚至更加优选的是高于5kΩcm，例如5-50kΩcm。如果被均匀掺杂，则Si层317的掺杂优选地与外延吸收层的掺杂类型具有相同的符号。举例来说，对于轻度p型掺杂的SiGe吸收层的优选情况，Si衬底层317也应当被轻度p型掺杂。或者，层317可以可选地由具有相反掺杂类型的两个轻度掺杂的子层319、319’构成。邻近表面312的可选子层319的掺杂类型应当优选地与外延吸收层相同，并且子层应当具有大约8-12μm的厚度，可选子层319’则应当具有大约2-8μm的厚度。子层319、319’的掺杂应当同等地低，从而对于全部二者得到至少1-2kΩcm的电阻率，或者优选的是至少2-5kΩcm，或者甚至更加优选的是高于5kΩcm，例如5-50kΩcm。当子层319’存在时，读出晶片的层117、127、167优选地被均匀掺杂并且具有与子层319’相同的掺杂类型，同时层117’、127’、167’则缺失。对于这样的掺杂序列，在共价键合437形成之后，p-n结位于吸收体晶片481中(图5)。另一方面，如果子层319、319’缺失并且层317被均匀掺杂，则在共价键合437形成之后，p-n结位于键合界面处。
2、通过例如以柱328和沟329的形式对层317进行图案化而为衬底晶片320提供图案化Si层327，这例如是通过本领域内已知的光刻和反应离子蚀刻。Si柱328的宽度可以处于大约1-100μm的范围内，其中大约2-20μm的范围是最优选的。沟329的宽度范围可以是2μm到6μm之间，或者优选的是大约3-5μm。Si柱328的高度范围可以是大约2-10μm之间，并且优选的是大约5-8μm。例如可以在氧化步骤中移除反应离子蚀刻处理在Si柱328的侧壁上引发的损坏，通过所述氧化步骤可以附加地将侧壁钝化。随后通过本领域内已知的方法进行表面清洁，从而使得图案化Si层327准备好进行外延生长。
3、通过把吸收层331外延生长到准备好进行外延生长的图案化Si层327的Si柱328上而提供外延吸收体晶片330。优选的是，通过以高电阻率吸收体晶体331的形式生长而对吸收层进行像素化，其中所述吸收体晶体331具有通过窄沟分开的表面332。通过这种方式，吸收层和图案化Si层327之间的热失配不会引发任何层开裂。优选的是，吸收层的材料是具有处于大约20-80％内的高Ge含量的SiGe合金，并且甚至更加优选的是处于大约70-80％内。其成分达到大约80％的合金层具有类似于Si的能带结构并且具有比纯Ge更大的带隙，从而预期会减少X射线像素检测器的泄漏电流(例如参见J.Weber等人的Phys.Rev.B 40，5683-5693(1989年)，其全部公开内容通过引用的方式被合并在此)。在该实施例的一个优选方面中，SiGe吸收层是厚度为100-300μm的高度电阻性的p型导电层，其例如对于75％的Ge含量具有大约6x104Ωcm的电阻率。可选的是，通过在外延生长期间添加痕量(traceamount)的例如硼掺杂剂，可以确保p型导电。在该实施例的一个方面中，SiGe吸收层的成分优选的是线性地渐变的，以大约1-2％的低渐变速率直到最大Ge含量，并且随后在该最终Ge含量下延伸厚度。已经发现这在避免错配位错在与图案化Si层327的界面处成核方面是有用的(例如参见授予von的国际专利申请号WO 2016/097850，其全部公开内容通过引用的方式被合并在此)。可以可选地用例如具有处于1-5μm范围内的厚度的掺杂层333覆盖高电阻率吸收体晶体331。取决于吸收体晶片被合并在共价键合像素检测器中的方式，层333可以是低电阻率的高度p型掺杂覆盖层，从而如实施例400中那样促进背面接触件472的欧姆行为，或者是高电阻率的n型掺杂层，从而如实施例500中那样在吸收体晶片内部提供用于载荷子分离的p-n结。
4、提供外延吸收体晶片340，其中Si柱328之间的沟和分离晶体331的沟填充有填充材料349。通过填充沟可以为吸收体结构提供更好的机械稳定性，以用于合并有载体晶片键合、衬底减薄以及共价键合到读出晶片的后续处理步骤。优选地可以通过本领域内已知的原子层沉积(ALD)步骤来实施填充。填充材料例如可以是SiO2或Al2O3或者二者的组合。
5、在外延晶片331的表面332上提供合并有附加的氧化物层351的外延吸收体晶片350。氧化物层351例如可以通过等离子增强化学气相沉积(PECVD)而被沉积，并且例如通过化学机械平面化(CMP)而经历平面化步骤。此外，使得平面化氧化物层351是无颗粒的，并且例如在本领域内已知的等离子活化步骤中对其表面352进行活化，从而使其准备好进行氧化物对氧化物融合键合(例如参见T.Plach等人的J.Appl.Phys.113，094905(2013年)，其全部公开内容通过引用的方式被合并在此)。
6、提供载体晶片360，其例如可以是具有下表面361和上表面362的氧化Si晶片。使得载体晶片360的上表面362是无颗粒的，并且例如在等离子活化步骤中对其进行活化，从而使其准备好进行氧化物对氧化物融合键合(例如参见T.Plach等人的J.Appl.Phys.113，094905(2013年)，其全部公开内容通过引用的方式被合并在此)。
7、提供合并有吸收体晶片的氧化物表面352与载体晶片的氧化表面362之间的强低温氧化物对氧化物晶片键合371的键合晶片层叠370。
8、提供合并有通过氧化物对氧化物晶片键合371而键合到载体晶片360的减薄吸收体晶片381的键合传感器晶片层叠380，这是通过把衬底晶片310减薄到大约10-30μm的厚度，或者优选的是大约15-20μm，或者如果晶片310是SOI晶片，则是通过移除SOI晶片310的Si衬底313和埋氧层314，这例如是通过掩模和旋转或者掩模、抛光和蚀刻处理的组合。减薄Si晶片的表面386可以附加地经历化学机械平面化步骤，从而使其是平坦并且平滑的，并且具有对于共价晶片键合是足够低的例如0.2-0.4nm的表面粗糙度，并且经历清洁步骤从而使其是无颗粒的，以用于后续共价键合到减薄读出晶片。
现在参照图5，用于制作合并有减薄读出晶片与具有外延吸收层的吸收体晶片之间的共价键合的单片像素检测器的处理序列的第一实施例400可以包括以下步骤：
1、提供合并有被键合到第一载体晶片的减薄读出晶片415的读出晶片层叠410，其中第一载体晶片优选地由具有氧化物层414的氧化Si晶片413构成。载体晶片的氧化物层414例如在稳定的氧化物对氧化物键合419中被键合到读出晶片415的平面化氧化物层418。或者，如果载体晶片413和读出晶片415通过中间聚合物层被键合，则键合419可以是聚合物键合。读出晶片层叠410的下表面411是合并有CMOS处理的读出电子装置的减薄Si层417的平面化无颗粒表面。下表面411是平坦并且平滑的，其具有对于共价晶片键合是足够低的大约0.2-0.4nm的表面粗糙度。读出晶片层叠410的上表面412是第一载体晶片的一个表面。包含读出电子装置165、215、415的Si层117、127、167、417可以可选地包括附加的相反掺杂类型的薄层117’、127’、167’、417’，包含电荷收集器植入物123、423的层117、127、167、417的掺杂类型则优选地是与植入物123、423相同的类型。减薄读出晶片415的层厚度和掺杂水平优选地类似于实施例100和200。
2、提供合并有被键合到第二载体晶片的减薄吸收体晶片381、481的传感器晶片层叠380、420，其中第二载体晶片优选地由在稳定的氧化物对氧化物键合371、424中被键合到吸收体晶片381、481上的平面化氧化物层351、428的氧化Si晶片360、426构成。吸收体晶片381、481优选地包括由图案化Si衬底327、427上的分开的外延吸收体晶体331、441制成的吸收层。传感器晶片层叠380、420具有作为第二载体晶片的一个表面的下表面361、421。传感器晶片层叠380、420的上表面386、422是减薄吸收体晶片381、481的平面化无颗粒表面，其具有对于共价晶片键合是足够低的大约0.2-0.4nm的表面粗糙度。吸收体晶片381、481的衬底Si层427可以可选地包括具有相反的掺杂或导电类型的两个子层319、319’；425、425’。邻近吸收体层331、441的子层319、425优选地具有与吸收体层331、441相同的导电类型，子层319’、425’则优选地具有与合并有CMOS处理的读出单元的Si层117、127、167、417相同的导电类型。如果读出晶片415确实包括具有与电荷收集器植入物123、423相反的掺杂类型的可选子层117’、127’、167’、417’，则形成用于外延吸收层331、441的衬底的Si层317、327、427优选地以与子层117’、127’、167’、417’相同的掺杂类型被均匀掺杂。对于这一掺杂序列，负责检测器操作期间的电荷-空穴分离的p-n结于是位于读出晶片165、415中。另一方面，如果合并有读出电子装置的Si层不包括任何具有相反掺杂类型的附加层，而吸收层331、441的Si衬底317、327、427确实包括具有相反掺杂类型的子层319、319’；425、425’，则负责检测器操作期间的电荷-空穴分离的p-n结位于吸收体晶片381、481中。如果包含CMOS电子装置215、415的Si层和吸收体晶片381、481都不包含任何具有相反掺杂类型的子层，则负责检测器操作期间的电荷-空穴分离的p-n结位于共价键合界面237、437处，条件是Si衬底层317、327和吸收层331、441具有相同的掺杂类型，并且与包含CMOS处理的读出电子装置的Si层的掺杂类型相反。子层425、425’的厚度和掺杂水平优选地类似于实施例300的子层319、319’。类似于实施例300，吸收体层441优选地是SiGe合金，其具有处于大约20-80％内的高Ge含量，并且甚至更加优选的是处于大约70-80％内。这同样适用于SiGe吸收体层的电阻率，其优选地是高度电阻性的p型导电层，并且对于75％的Ge含量例如具有大约6x104Ωcm的电阻率。此外，可能有利的是SiGe吸收体层的成分以大约1-2％的低渐变速率一直渐变到最大Ge含量，以避免错配位错在与图案化Si层327的界面处成核。外延吸收体晶体331、441可以可选地覆盖有高度p型掺杂的例如1-2μm厚的覆盖物333、433，以便促进步骤7中的欧姆接触形成。
3、例如通过HF浸渍或等离子活化或者二者的组合对读出晶片层叠160、410的表面166、411和传感器晶片层叠380、420的表面386、422进行活化，从而使得全部两个表面没有氧化物并且没有损坏，并且通过在读出和传感器晶片层叠之间形成低温共价键合437而提供晶片层叠430。共价键合437优选地在室温下形成，并且可以在低于450℃的温度下进行可选的退火。优选的是，退火温度被保持低于400℃，并且甚至更加优选的是低于350℃，例如200-300℃。
4、通过从减薄吸收体晶片381、481移除第二载体晶片360、426而提供晶片层叠440，这例如是通过研磨和旋转蚀刻或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。吸收体层331、441上的氧化物层351、428从而可以充当蚀刻停止层，随后例如通过另一个等离子蚀刻步骤将其移除以便暴露出吸收体层331、441的表面332、442。
5、通过部分地或完全移除第一载体晶片413而提供减薄的键合晶片层叠450，这例如是通过研磨和旋转蚀刻或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。可选地保持载体晶片413的例如100-200μm厚的部分453对于检测器结构的机械稳定性可能是有益的。
6、暴露出读出晶片415上的电气接触衬垫464，这是通过例如在一系列等离子蚀刻步骤中蚀刻穿过可选的Si层453以及氧化物层414、416和418的孔洞462。随后可以用金属填充接触孔洞462以便更容易接触，这例如是通过球点键合从而提供去到印刷电路板的电气接触件。
7、通过为吸收体晶片481的吸收体层441的表面442提供金属背面接触件472而完成单片像素检测器470，以便根据图1A-1C把读出晶片415与传感器晶片481之间的p-n结偏置到耗尽中。
现在参照图6，用于制作合并有减薄读出晶片与具有外延吸收层的吸收体晶片之间的共价键合的单片像素检测器的处理序列的第二实施例500可以包括以下步骤：
1、提供合并有被键合到载体晶片的减薄读出晶片515的读出晶片层叠510，其中所述载体晶片优选地由具有氧化物层514的氧化Si晶片513构成。载体晶片的氧化物层414例如在稳定的氧化物对氧化物键合519中被键合到读出晶片515的平面化氧化物层518。或者，如果载体晶片513和读出晶片515通过中间聚合物层被键合，则键合519可以是聚合物键合。读出晶片层叠510的下表面511是
2、合并有CMOS处理的读出电子装置的减薄Si层517的平面化无颗粒表面。下表面511例如在化学机械平面化步骤中被平面化，从而提供对于共价晶片键合是足够低的大约0.2-0.4nm的表面粗糙度。读出晶片层叠510的上表面512是载体晶片的一个表面。包含读出电子装置165、215、415、515的Si层117、127、167、417、517可以可选地包括附加的相反掺杂类型的薄层117’、127’、167’、417’、517’，包含电荷收集器植入物123、423、523的层117、127、167、417、517的掺杂类型则优选地是与植入物123、423、523本身相同的类型。减薄读出晶片515的层厚度和掺杂水平优选地类似于实施例100、200和400。
3、提供具有下表面521和上表面522的传感器晶片520。传感器晶片520包括优选地具有Si衬底524上的分开的高电阻率吸收体晶体541的形式的外延层，其中Si衬底524是以Si柱528的形式图案化的。Si衬底524可以是具有衬底526、氧化物埋氧层514和Si层527的SOI晶片。或者，Si衬底524可以是以Si柱的形式图案化的标准Si晶片。在全部两种情况下，Si图案的规格(宽度、间隔和深度)在实施例300中给出。与实施例400不同，Si衬底524不需要具有任何特定的掺杂类型或掺杂水平。传感器晶片520的上表面522是例如在化学机械平面化步骤中被平面化以便是平坦并且平滑的无颗粒表面，其具有对于共价晶片键合是足够低的大约0.2-0.4nm的表面粗糙度。类似于实施例300、400，吸收体层541优选地是SiGe合金，其具有处于大约20-80％内的高Ge含量，并且甚至更加优选的是处于大约70-80％内。这同样适用于SiGe吸收体层的电阻率，其优选地是高度电阻性的p型导电层，并且对于75％的Ge含量例如具有大约6x104Ωcm的电阻率。吸收体晶体541可以可选地覆盖有高电阻率的例如2-5μm厚的n型掺杂覆盖物533，从而在读出晶片510的Si层517被均匀掺杂的情况下(也就是当薄层517’不存在时)把p-n结提供在吸收体层内。
4、例如通过HF浸渍或等离子活化或者二者的组合对读出晶片层叠160、410、510的表面166、411、511和传感器晶片520的表面522进行活化，从而使得全部两个表面没有氧化物并且没有损坏，并且通过在读出晶片层叠510与传感器晶片520之间形成低温共价键合537而提供晶片层叠530。共价键合537优选地在室温下形成，并且可以在低于450℃的温度下进行可选的退火。优选的是，退火温度被保持低于400℃，并且甚至更加优选的是低于350℃，例如200-300℃。
5、通过移除吸收体晶片520的衬底524而提供晶片层叠540，这例如是通过研磨和旋转蚀刻或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。如果衬底524是SOI晶片，则在Si层527也被移除之前，氧化物层514可以充当部分蚀刻停止层。在该实施例的一个优选方面中，邻近衬底柱528的外延晶体541的下方部分544也被移除，从而得到由具有表面543的略微更短的吸收体晶体541’构成的吸收体晶片。移除外延晶体541的几μm(例如2-5μm)的下方部分544的优点在于，除非SiGe合金以非常低的渐变速率渐变，否则会消除总是存在于SiGe/Si界面处的错配相关的晶体缺陷。
6、通过部分地或完全移除载体晶片513而提供减薄的键合晶片层叠550，这例如是通过研磨和旋转蚀刻或等离子蚀刻，或者是通过研磨、抛光和蚀刻处理的组合。可选地保持载体晶片513的例如100-200μm厚的部分553对于检测器结构的机械稳定性可能是有益的。
7、暴露出读出晶片515上的电气接触衬垫564，这是通过例如在一系列等离子蚀刻步骤中蚀刻穿过可选的Si层553以及氧化物层514、516和518的孔洞562。随后可以用金属填充接触孔洞562以便更容易接触，这例如是通过球点键合从而提供去到印刷电路板的电气接触件。
8、通过为由像素化吸收体层541’构成的吸收体晶片的表面543提供金属背面接触件572而完成单片像素检测器570，以便根据图1A-1C把读出晶片515与传感器层541’之间的p-n结偏置到耗尽中。
电磁辐射检测器在医疗、工业以及科学系统和方法中的示例性应用
本发明的像素检测器被集成到并且使用在后面所描述的以下医疗、工业和其他应用的方法中。
近红外检测实例
本发明的像素检测器被使用在具有用于短波长红外辐射(优选的是在1-1.6μm的波长范围内)的Ge传感器的CMOS集成成像系统中。所述检测器对于延伸到电磁频谱的可见范围中的更短波长是同等灵敏的。与采用Si衬底上的外延Ge生长的方法不同，本发明的Ge吸收层不包含广延缺陷，比如穿透位错和堆垛层错(例如参见L.Colace等人的IEEEPhotonics Technology Letters 19，1813-1815(2007年)，其全部公开内容通过引用的方式被合并在此)。由于本发明的键合步骤全部是在室温下或接近室温实施的，因此与需要高衬底温度的外延生长方法不同，本发明的键合步骤可以完全在后端处理中执行(例如参见C.S.Rafferty等人的Proc.of SPIE 6940，69400N(2008年)和I.I.等人的IEDM2010，pp.344，其全部公开内容通过引用的方式被合并在此)。根据其构造，本发明的像素检测器的特征在于100％的填充因数。根据具体应用的需求，可以在从大约2x2μm2到20x20μm2或更大的较宽范围内选择像素尺寸。同样地可以根据将要检测的波长范围来选择传感器厚度。举例来说，对于1.55μm的波长，可能需要15μm的厚度来吸收穿透传感器的50％的辐射，而对于1μm的波长，0.5μm的厚度可能就足够了。对于1.55和1μm的波长，对应于90％吸收的相应数字分别是50μm和1.5μm。但是当在读出晶片中的键合界面处或者靠近键合界面引入雪崩区时，在从大约1到1.3μm的短波长区段内，传感器厚度可以被保持薄得多(例如1-2μm，或者0.5-1μm，或者甚至0.2-0.5μm)。已经通过外延Ge生长制作出这样的Ge/Si雪崩光电二极管以用于光子学应用(例如参见Y.Kang等人的Nature Photonics 3，59(2009年)和J.E.Bowers等人的Proc.of SPIE 7660，76603H(2010年)，其全部公开内容通过引用的方式被合并在此)。例如通过研磨、旋转蚀刻或等离子蚀刻以及化学机械平面化，或者通过本领域内已知的低温层转移技术，可以把键合Ge晶片减薄到1μm或者甚至以下的厚度(例如参见I.P.Ferain等人的J.Appl.Phys.107，054315(2010年)，其全部公开内容通过引用的方式被合并在此)。
为了减少暗泄漏电流，必须例如通过Peltier元件对检测器进行冷却。当不存在雪崩区时，可能适当的是将检测器操作在使得读取晶片和传感器晶片的电荷收集器下方的Si都达到接近完全耗尽，以用于高效的电荷收集。
显示器实例
本发明的像素检测器可以被使用在CMOS集成像素化LED显示器系统中，其中施加到背面接触件19、29、39、49的偏置电压的符号被反转，从而使得p-n结18、28、38、48在正向方向上被极化，其中植入物15、25、35、45、123、223充当电流注入器而不是电荷收集器。在此应用中，背面接触件19、29、39、49可以可选地被图案化。p-n结18、28、38、48优选地被包含在现在充当发射体晶片16、26、36、46、220的吸收体晶片16、26、36、46、220中，其中在正向偏置的p-n结18、28、38、48下，电子-空穴对重组，从而导致光子发射，而不是像光检测的相反处理中那样的光子吸收下的电子-空穴生成。CMOS处理的晶片11、21、31、41、165、215可以可选地包括以与电流注入器15、25、35、45、123、223相同的掺杂符号被掺杂的重度掺杂层21’、41’、127’、167’、217’。另一方面，吸收体/发射体晶片16、26、36、46、220可以包括具有相同掺杂符号的重度掺杂层51’、224，从而形成与重度掺杂层21’、41’、127’、167’、217’的低电阻结，以用于跨越共价键合界面17、27、37、47、237的改进的电荷注入。发射体晶片16、26、36、46、220例如可以包括具有GaN、AlGaN和AlInGaN势垒层和充当量子阱的InGaN层的层叠，从而在光谱的红色、绿色和蓝色区段中发光，其中通过为像素化LED层装备适当的滤光器而选择单独的像素颜色。通过把这些III-V族半导体层外延生长到较大的Si衬底上，可以提供一种制造例如用于移动电话的高分辨率、高对比度显示器的经济的方式，其中所述Si衬底通过本发明的方法被共价键合到减薄的CMOS晶片。这样的像素阵列中的各个单独的LED的尺寸例如可以处于80-100μm的范围内，或者60-80μm，或者40-60μm，或者20-40μm，或者甚至10-20μm。
质谱法成像实例
本发明的像素检测器可以被使用在用于质谱法成像(MSI)的系统和方法中。对于MSI存在两种不同的方法：(1)使用带电一次离子束进行电离的二次离子质谱法(SIMS)；以及(2)使用聚焦激光光源的基质辅助激光解吸电离(MALDI)。全部两种模式都可以使用像素检测器。对于显微镜模式SIMS，例如参见A.Kiss等人的Rev.Sci.Instrum.84(2013年)，其全部公开内容通过引用的方式被合并在此。对于MALDI，例如参见J.H.Jungmann等人的J.Am.Soc.Mass Spectrom.21，2023(2010年)，其全部公开内容通过引用的方式被合并在此。举例来说，合并有读出晶片的较小吸收体贴片和减薄漂移区的本发明的像素化吸收体可以给出极高的空间分辨率，这是由于减少了吸收体贴片中的反向散射。本发明的像素检测器的分辨率可以高达5-40μm或者甚至1-5μm。
非破坏性测试实例
本发明的像素检测器可以被使用在用于例如计算机断层扫描(CT)设置中的非破坏性测试的系统和方法中(例如参见S.Procz等人的JINST 8，C01025(2013年)，其全部公开内容通过引用的方式被合并在此)。本发明的像素检测器还给出了能够更容易并且更便宜地扩展到大尺寸的优点，从而简化CT设置。本发明的像素检测器还可以被使用在数字放射照相中以用于进行检查，这例如是由于与基于无定形Se的平板检测器相比的更高灵敏度(例如参见S.Kasap等人的Sensors 11，5112(2011年)，其全部公开内容通过引用的方式被合并在此)。
安全实例
本发明的像素检测器例如可以被使用在用于检测和分析飞机行李中的液体的系统和方法中，并且可以被使用在需要高灵敏度和空间分辨率的其他应用中。举例来说，与由化合物半导体制成的传感器相比，由元素半导体制成的传感器会给出好得多的分辨率和均匀性(例如参见D.Pennicard等人的JINST 9，P12003(2014年)，其全部公开内容通过引用的方式被合并在此)。高纯度Ge检测器在122keV的能量处例如可以具有低于1keV的分辨率(FWHM)(例如参见www.canberra.com，其全部公开内容通过引用的方式被合并在此)。本发明的像素检测器可以包括具有例如处于0.5-2mm之间的厚度的共价键合Ge晶片。为了减少暗泄漏电流，可以将检测器冷却到例如液氮温度，或者冷却到大约-20℃到-80℃的温度。或者，合并有高度电阻性的GaAs、CdTe或CdZnTe传感器的像素检测器不需要任何冷却。此外，例如CdTe和CdZnTe之类的高Z传感器在高于大约40keV的光子能量处是更加灵敏的。
投影放射照相实例
本发明的像素检测器被使用在数字放射照相系统中，其中透射过对象的X射线被转换成电信号，从而生成数字信息，所述数字信息被传送并且转换成在本地或者远程地显示在计算机屏幕上的图像。
存在许多病况，其中通过普通放射照相获得经典诊断。此外，合并有本发明的像素检测器的系统和方法可以被用于例如计算机断层扫描中的3维成像。所述系统和方法的实例包括用以诊断各种类型的关节炎和肺炎、骨肿瘤、骨折、先天性骨骼异常等等的那些系统和方法。
乳房X射线照相
本发明的像素检测器可以被使用在乳房X射线照相中，其中高空间分辨率和良好的对比度在识别微钙化方面是至关重要的。合并有外延SiGe吸收层的像素检测器可以特别适合于合并有断层合成的乳房X射线照相应用，其中X射线管被操作在40keV以下，从而使得对于具有高Ge含量(例如70-80％)的合金，100-300μm的吸收层厚度提供足够的吸收。该检测器的单光子计数能力允许很容易地实施双能量或多能量操作，这已被证明对于对比度增强是高度有利的(例如参见M.D.等人的Proc.of SPIE Vol.8313，83134O(2012年)，其全部公开内容通过引用的方式被合并在此)。本发明的像素检测器的空间分辨率例如可以处于100-200μm的范围内，或者优选的是50-100μm或者甚至20-50μm。
在甚至更小的像素尺寸的情况下，例如10-20μm或者甚至5-10μm，本发明的像素检测器可以允许X射线相衬成像，其中检测器前方的吸收光栅被消除。这就使得合并有这样的检测器的系统远没有那么复杂，并且更容易对准和操纵。此外例如当本发明的检测器被使用在相衬成像中以用于乳房X射线照相中的微钙化分析时，还允许把剂量减少到一半。
介入放射医疗实例
通过引入单片CMOS集成像素检测器允许取代荧光屏设计中的碘化铯(CsI)屏幕。因此，即使在应用领域相同的情况下，“四维计算机断层扫描”(4DCT)也比“荧光检查”更准确地定义本发明所使用的该检测器。光子计数单片CMOS集成像素检测器允许对运动中的解剖结构进行实时成像，并且可选地通过放射性对比剂来增强所述方法。通过吞咽或注射到患者体内而施用放射性对比剂，以便勾画血管和各种系统的解剖结构、机能，例如生殖泌尿系统或胃肠道。当前通常使用两种放射性对比剂。通过口服或直肠给药向病患施用硫酸钡(BaSO4)以用于对胃肠道进行评估。通过口服、直肠给药、动脉内或静脉内途径给出各种剂型中的碘。这些放射性对比剂吸收或散射X射线，并且与实时成像相结合允许对消化道中的动态生理过程或者血管系统中的血流进行成像。碘对比剂还以不同于正常组织中的浓度集中在异常区域中，从而使得异常(例如肿瘤、囊肿、发炎区域)可见。此外，由本发明的光子计数检测器给出的能量分辨率提供了附加的图像对比度，从而使得可以降低对比剂的浓度或者完全消除对比剂。
更一般来说，锥形束计算机断层扫描(CBCT)被使用在介入放射医疗系统和方法中。介入放射医疗包括由成像系统利用具有本文中描述的像素检测器(特别是合并有高Z传感器的像素检测器)的系统和方法而引导的最小侵入性规程。这些规程是诊断性的或者涉及治疗，比如血管造影介入以及随之使用的系统。示例性的系统包括用以诊断和/或治疗周围性血管疾病、肾动脉狭窄、下腔静脉滤器放置、胃造口管放置、胆管支架介入以及肝脏介入的那些规程。此外还包括非血管造影规程，比如图像引导整形、胸部、腹部、头部和颈部以及神经外科手术，活组织检查，近距离放射疗法或外部束放射疗法，经皮引流和支架放置或射频消融。借助于利用像素检测器的系统而产生的图像被用于引导。借助于光子计数像素检测器产生的图像提供映射图，从而允许介入放射科医师引导仪器经过病患的身体到达包含病状的区域。这些系统和方法比如在血管造影介入或非血管造影规程中最小化对病患造成的身体组织创伤、减少感染率、恢复时间和住院时间，其中非血管造影规程比如有图像引导整形、胸部、腹部、头部和颈部以及神经外科手术，活组织检查，近距离放射疗法或外部束放射疗法，经皮引流和支架放置或射频消融。
总而言之，本发明的像素检测器包括几个组件。第一个组件是具有被掺杂成具有第一导电类型的至少一个高电阻率层127、167、217、417、517的硅读出晶片11、21、31、120、130、165、215、415、515，该层具有CMOS处理的读出电子装置。第二个组件是用于被掺杂成具有第一导电类型的电荷收集器15、25、35、123、223、423、523的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素。第三个组件是由具有至少第二导电类型和金属背面接触件19、29、39、262、472、572的单晶材料制成的吸收体晶片16、26、36、220、481、541’。第四个组件是与外部印刷电路板进行通信的接触衬垫124、254、464、564。硅晶片和吸收体晶片被共价键合从而形成一个单片单元。所述单片单元合并有由第一导电类型的一层和第二导电类型的一层形成的p-n结。所述p-n结的耗尽区被布置成延伸跨越键合界面17、27、37、237、437、537，从而当通过在吸收体晶片中被吸收的电磁辐射而生成电子-空穴对时并且当反向偏置被施加到背面接触件时，将电子-空穴对分离成在相反的方向上行进的电荷。电荷收集器被布置成接收跨过键合界面的电荷。读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫124、254、464、564去到外部印刷电路板。在这里，所述数字信号可以被存储、处理并且作为图像显示在计算机屏幕上。当硅晶片11、21、31、41、271和硅层21’、41’、217’以及吸收体晶片16、26、36、46、220和吸收体晶片层51’、51、52、224被掺杂到更高的掺杂水平时，当p-n结18、28、38、48被偏置在反向方向时本发明的像素检测器可以被操作在检测器模式下，并且当p-n结18、28、38、48被偏置在正向方向时可以被操作在显示器模式下。
应当认识到，所示出并且本文中所描述的具体实现方式代表本发明及其最佳模式，而不意图以任何方式限制本发明的范围。
本发明可以被总结成以下各点：
1、一种用于检测电磁辐射的单片CMOS集成像素检测器10、20、30、40、260、470、570，包括：
a、具有被掺杂成具有第一导电类型的至少一层127、167、217、417、517的硅读出晶片11、21、31、41、120、130、165、215、415、515，该层包括CMOS处理的读出电子装置；
b、用于被掺杂成具有第一导电类型的电荷收集器15、25、35、45、123、223、423、523的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
c、由包括至少第二导电类型和金属背面接触件19、29、39、49、262、472、572的材料制成的吸收体晶片16、26、36、46、220、481、541’；以及
d、与外部印刷电路板进行通信的接触衬垫124、254、464、564，
其中，硅晶片和吸收体晶片被共价键合从而形成一个单片单元；所述单片单元包括由第一导电类型的一层和第二导电类型的一层形成的p-n结；电荷收集器被布置成接收跨过键合界面的电荷；并且所登记的电荷由处理器进行处理以通常用于诊断目的。
2、特征集合1的检测器，其中此外，所述p-n结的耗尽区被布置成延伸跨越键合界面17、27、37、237、437、537，从而当通过在吸收体晶片中被吸收的电磁辐射而生成电子-空穴对时并且当反向偏置被施加到背面接触件时，将电子-空穴对分离成在相反的方向上行进的电荷。
3、特征集合1的检测器，其中，读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫124、254、464、564去到外部印刷电路板，以供被存储、处理并且/或者作为图像显示在计算机屏幕上。
4、特征集合1的检测器，其中，吸收体晶片16、26、36、46、220、481、541’由单晶材料制成。
5、任何前述特征集合的单片CMOS集成像素检测器，其中，p-n结位于键合界面17、27、37、237、437、537处。
6、特征集合1到4当中的任一个的单片CMOS集成像素检测器，其中，硅读出晶片11、21、31、120、130、165、215、415、515包括被掺杂成具有第二导电类型的高电阻率层127’、167’、217’、417’、517’，并且p-n结28位于硅读出晶片11、21、31、120、130、165、215、415、515中。
7、特征集合1到4当中的任一个的单片CMOS集成像素检测器，其中，吸收体晶片46、220、381、481、541’包括第一导电类型的一层51、224、319’、425’、533，并且p-n结位于吸收体晶片46、220、381、481、541’内。
8、任何前述特征集合的单片CMOS集成像素检测器，其中，像素尺寸由用于电荷收集器的植入物的间距定义。
9、特征集合8的单片CMOS集成像素检测器，其中，像素尺寸是从一个范围列表当中选择的，所述范围列表由5-20μm、20-50μm、50-100μm和100-200μm构成。
10、特征集合1到9当中的任一个的单片CMOS集成像素检测器，其中，读出晶片具有大约10-100μm的厚度。
11、特征集合1到9当中的任一个的单片CMOS集成像素检测器，其中，读出晶片具有10-50μm的厚度。
12、特征集合1到9当中的任一个的单片CMOS集成像素检测器，其中，读出晶片具有10-20μm的厚度。
13、特征集合1的单片CMOS集成像素检测器，其中，读出晶片的至少一个掺杂层127、167、217、417、517是具有从一个范围列表当中选择的电阻率的高电阻率层，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
14、特征集合6的单片CMOS集成像素检测器，其中，读出晶片的层127’、167’、217’、417’、517’具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
15、特征集合1的单片CMOS集成像素检测器，其中，吸收体晶片包括从由以下各项构成的一组材料当中选择的材料：Si、SiC、Ge、SiGe合金、GaAs、CdTe、CdZnTe合金、GaN、AlGaN合金、InGaN合金以及AlInGaN合金。
16、特征集合1的单片CMOS集成像素检测器，其中，吸收体晶片包括硅衬底上的外延吸收层。
17、特征集合16的单片CMOS集成像素检测器，其中，硅衬底具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
18、特征集合16或17的单片CMOS集成像素检测器，其中，硅衬底包括从一个范围列表当中选择的厚度范围内的厚度，所述范围列表由10-30μm和15-20μm构成。
19、特征集合16到18当中的任一个的单片CMOS集成像素检测器，其中，Si衬底以通过沟分开的柱的形式被图案化，柱宽度是从由1-100μm和2-20μm构成的一组宽度当中选择的，并且沟的宽度是从由2-6μm和3-5μm构成的一组宽度当中选择的。
20、特征集合16到19当中的任一个的单片CMOS集成像素检测器，其中，外延吸收层是SiGe合金层。
21、特征集合20的单片CMOS集成像素检测器，其中，SiGe合金层被像素化。
22、特征集合21的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于20-80％之间的Ge含量。
23、特征集合21的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于70-80％之间的Ge含量。
24、特征集合21的单片CMOS集成像素检测器，其中，像素化SiGe合金层的成分渐变到最终Ge含量。
25、特征集合24的单片CMOS集成像素检测器，其中，最终Ge含量是从由20-80％和70-80％构成的一个含量范围当中选择的含量。
26、特征集合16的单片CMOS集成像素检测器，其中，外延吸收层是具有处于从一个范围列表当中选择的厚度范围内的厚度的Ge层，所述范围列表由0.5-1.5μm、0.4-1.0μm和0.2-0.5μm构成。
27、特征集合20到25当中的任一个的单片CMOS集成像素检测器，其中，外延吸收层具有处于100到300μm之间的厚度。
28、一种形成用于检测电磁辐射的单片CMOS集成像素检测器的方法，所述方法包括以下步骤：
a、提供包括被掺杂成具有第一导电类型的至少一个掺杂Si层117、127、167、217、417、517的硅晶片；
b、通过在所述至少一个掺杂Si层117、127、167、217、417、517对读出电子装置进行CMOS处理而形成具有场氧化物125、216、416、516的读出晶片120、215、415、515；
c、形成用于被掺杂成具有第一导电类型的电荷收集器15、25、35、45、123、223、423、523的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
d、形成用以把读出电子装置连接到外部世界的印刷电路板的接触衬垫124、254、464、564；
e、提供至少包括第二导电类型的一层的吸收体晶片16、26、36、46、220、381、481、541’；
f、形成读出晶片与吸收体晶片之间的低温共价键合17、27、37、47、237、437、537；
g、在吸收体晶片220、481、541’的表面221、442、543上形成金属背面接触件262、472、572；
其中，第一导电类型的各层和第二导电类型的各层被布置成形成p-n结，其耗尽区在反向偏置被施加到金属背面接触件时延伸跨越键合界面17、27、37、47、237、437、537，从而当通过在吸收体晶片中吸收的电磁辐射而生成时把电子-空穴对分离成在相反的方向上行进的电荷；电荷收集器被布置成接收跨过键合界面的电荷；读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫124、254、464、564被传送到外部印刷电路板，并且进一步被存储、处理并且作为图像显示在计算机屏幕上。
29、特征集合28的方法，其中，形成读出晶片与吸收体晶片之间的所述低温共价键合17、27、37、47、237、437、537包括以下步骤：
a、对读出晶片130、165、215、415、515进行平面化，这是通过对其氧化物表面132进行平面化并且使其实质上无颗粒并且活化，以用于低温氧化物对氧化物融合键合；
b、提供氧化Si载体晶片140、213、413、513，并且使其表面143实质上无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
c、通过在低温氧化物对氧化物晶片键合中把读出晶片的活化氧化物表面132键合到载体晶片的活化表面143上而形成键合晶片层叠150、410、510；
d、对键合到载体晶片的读出晶片165、215、415、515进行减薄；
e、通过由HF浸渍和等离子活化构成的一个步骤列表当中的一个步骤使其实质上无氧化物并且无损坏，对读出晶片的表面211、411和吸收体晶片的表面222、386、422进行活化；
f、在形成所述低温共价键合17、27、37、47、237、437、537之后，至少部分地从读出晶片245、415、515移除载体晶片140、213、413、513；
g、打开接触孔洞252、462、562以暴露出电气接触衬垫124、254、464、564，从而提供去到印刷电路板的电气连接。
30、特征集合28的方法，其中，形成单片CMOS集成像素检测器包括以下步骤：
a、提供绝缘体上硅(SOI)晶片；以及
b、通过在SOI晶片中对读出电子装置进行CMOS处理而形成读出晶片120、160、210、415、515。
31、特征集合28到30当中的一个的方法，其中，提供吸收体晶片包括以下步骤：
c、从至少包括高电阻率硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片310，其中所述绝缘体上硅(SOI)晶片包括Si衬底313、氧化物埋氧层314和由第二导电类型的至少一层319、425构成的厚度为10-30μm的高电阻率Si层317；
d、以通过沟329分开的柱328的形式对Si层进行图案化；
e、以第二导电类型的分开的晶体331、441的形式生长外延吸收层；
f、用填充材料349来填充Si柱和外延晶体之间的沟；
g、在外延晶体331的表面332上形成氧化物层351、428；
h、对氧化物层351、428进行平面化并且使其表面352无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
i、提供由氧化Si或融合石英制成的载体晶片360、426并且使其上表面362无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
j、形成吸收体晶片的表面352与载体晶片的表面362之间的强氧化物对氧化物融合键合371、424；以及
k、通过移除衬底晶片310而形成减薄吸收体晶片381、481。
32、特征集合28到30当中的一个的方法，其中，提供吸收体晶片包括以下步骤：
a、从至少包括硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片310，其中所述绝缘体上硅(SOI)晶片包括Si衬底313、氧化物埋氧层314和厚度为10-30μm的Si层317、527；
b、以通过沟329分开的柱328的形式对Si层进行图案化；
c、以第二导电类型的分开的晶体331、541的形式生长外延吸收层；
d、用填充材料349来填充Si柱和外延晶体之间的沟；以及
e、对外延晶体的表面522进行平面化。
33、一种包括特征集合1的像素检测器的用于近红外检测的系统。
34、特征集合33的系统，其中，所述像素检测器适用于检测1-1.6μm的波长范围内的短波长红外辐射。
35、特征集合33的系统，其中，读出晶片的至少一个硅层127、217、417包括雪崩区。
36、特征集合34的系统，其中，读出晶片的至少一个硅层127、217、417、517包括雪崩区。
37、一种包括特征集合1的像素检测器的用于安全应用的系统。
38、特征集合37的系统，其中，所述像素检测器适用于飞机行李中的液体的检测和分析的高空间分辨率。
39、一种包括特征集合1的像素检测器的用于乳房X射线照相应用的系统。
40、特征集合39的系统，其中，所述像素检测器适用于操作在40keV以下的X射线管电压处的高空间和频谱分辨率，从而允许可靠地识别女性胸部中的微钙化。
41、一种包括特征集合1的像素检测器的用于高分辨率显示器的系统。
42、特征集合41的系统，其中，吸收体晶片被配置成在与检测器操作相反的偏置条件下充当发射体晶片。
43、特征集合41的系统，其中，所述像素检测器被配置成操作在与检测器操作相反的偏置条件下，以便充当高分辨率LED像素阵列。
44、特征集合43的高分辨率LED像素阵列，其中，LED像素的尺寸是从一个尺寸列表当中选择的尺寸，所述尺寸列表由80-100μm、60-80μm、40-60μm、20-40μm和10-20μm构成。
45、特征集合42到44当中的一个的系统，其中，发射体晶片包括从一个半导体层列表当中选择的半导体层的层叠，所述半导体层列表至少包括GaN、GaAlN、AlGaInN和GaInN层。
可以制定本发明的许多应用。本领域技术人员将认识到，网络可以包括用于交换数据的任何系统，比如因特网、内联网、外联网、WAN、LAN、无线网络、卫星通信等等。应当提到的是，所述网络可以被实施成其他类型的网络，比如交互式电话网络。用户可以通过任何输入设备与所述系统进行交互，比如键盘、鼠标、信息终端、个人数字助理、手持式计算机、蜂窝电话等等。此外，所述系统设想到具有本文中所描述的类似功能的任何商品、服务或信息的使用、销售和/或分发。
本领域技术人员将认识到，本发明可以被具体实现为一种系统、设备或方法。
根据本发明的各个方面，在本文中是参照处理序列、设备、组件和模块来描述本发明的。此外，所述系统设想到具有本文中所描述的类似功能的任何商品、服务或信息的使用、销售和/或分发。
应当按照说明性的方式而不是限制性的方式来考虑说明书和附图，并且本文中描述的所有修改应当被包括在所要求保护的本发明的范围内。相应地，本发明的范围应当由所附权利要求(当前存在或者后来修正或添加的权利要求以及其法律等效表述)来决定，而不仅仅是由前面描述的实例决定。除非明确地另行声明，否则在任何方法或处理权利要求中引述的步骤可以按照任何顺序来执行，而不限于在任何权利要求中给出的特定顺序。此外，在装置权利要求中引述的单元和/或组件可以被组装或者可以按照多种排列通过其他方式进行功能配置，以便产生与本发明基本上相同的结果。因此，本发明不应当被解释成被限制到权利要求中所引述的特定配置。
本文中所提到的益处、其他优点和解决方案不应当被解释成任何或所有权利要求的关键、必要或实质性特征或组件。
本文中所使用的术语“包括”或者其任何变型意图指代非排他性的单元列表，从而使得包括一个单元列表的本发明的任何装置、处理、方法、物品或构成不仅包括所引述的那些单元，而且还可以包括在本说明书中描述的其他单元。除非明确地另行声明，否则对于术语“构成”或者“由...构成”或者“实质上由...构成”的使用不意图把本发明的范围限制到随后给出的所列举的单元。在不背离本发明的一般原理的情况下，在本发明的实践中所使用的前述单元、材料或结构的其他组合和/或修改可以由本领域技术人员改变或者适配于其他设计。
除非另行表明，否则前面提到的专利和文章通过引用的方式被合并在本文中，并且不与本公开内容相矛盾。
在所附权利要求中描述了本发明的其他特性和执行模式。
此外，本发明应当被视为包括在本说明书、所附权利要求和/或附图中所描述的可以被视为是新的、发明性的以及工业上适用的每一项特征的所有可能的组合。
版权可以由(多位)申请人或其受让人所拥有，并且关于在本文中的一条或多条权利要求中定义的权利的明确的第三方许可，针对使用在其余的权利要求中定义的本发明在本文中不授予隐含的许可。此外，至于公众或第三方，针对基于本专利说明书准备衍生工作不授予明确的或隐含的许可，包括附录以及其中所包括的任何计算机程序。
在所附权利要求中描述了本发明的附加特征和功能。这样的权利要求通过引用的方式被全文合并在本说明书中，并且应当被视为所提交的申请的一部分。
在这里所描述的本发明的实施例中可能有许多变型和修改。虽然在这里示出并描述了本发明的某些说明性实施例，但是在前面的公开内容中设想到许多改变、修改和替换。虽然前面的描述包含许多具体细节，但是这些具体细节不应当被解释成限制本发明的范围，而是例示本发明的一个或另一个优选实施例。在某些实例中，可以在不相应地使用其他特征的情况下采用本发明的某些特征。相应地，前面的描述应当被宽泛地解释并且被理解成仅仅是作为说明，本发明的精神和范围仅由在本申请中最终发布的权利要求限制。
附录
下面的美国专利文献、外国专利文献以及附加的出版物通过引用的方式被合并在本文中并且受到信赖，就如同在本文中作了完全的阐述：
美国专利文献
8,237,126 B2 8/2012，von等人
6,410,940 B1 6/2002Hongxing Jiang等人
其他专利文献
EP0571135 A2 11/1993Collins等人
WO 2016/097850 A1 6/2016von
附加的出版物
medipix.web.cern.ch
www.dectris.ch
www.nist.gov/pml/data/ffast
www.canberra.com
www.virginiasemi.com/pdf/generalpropertiesSi62002.pdf
I.等人的“A low dark current and high quantum efficiencymonolithic germanium-on-silicon CMOS imager technology for day and nightimaging applications”，International Electron Devices Meeting(IEDM)，SanFrancisco，2010年，pp.344-347
Alig R.C.等人的“Scattering by ionization and phonon emission insemiconductors”，Physical Review B 22，5565-5582(1980年)
Alig R.C.等人的“Scattering by ionization and phonon emission insemiconductors.II.Monte Carlo calculations”，Physical Review B 27，968-977(1983年)
Bowers J.E.等人的“High-gain high-sensitivity resonant Ge/Si APDphotodetectors”，Proc.of SPIE 7660，76603H(2010年)
Colace L.等人的“Low Dark-Current Germanium-on-Silicon Near-InfraredDetectors”，IEEE Photonics Technology Letters 19，1813-1815(2007年)
Day J.等人的“III-nitride full-scale high-resolution microdisplays”，Applied Physics Letters 99，031116(2011年)
Deptuch G.W.等人的“Vertically integrated circuits at Fermilab”，IEEETrans.Nucl.Sci.57，2178-2186(2010年)
Del Sordo S.等人的“Progress in the Development of CdTe and CdZnTeSemiconductor Radiation Detectors for Astrophysical and MedicalApplications”，Sensors 2009，9，3491-3526
Ferain I.P.等人的“Low temperature exfoliation process in hydrogen-implanted germanium layers”，J.Appl.Phys.107，054315(2010年)
C.等人的“Novel surface preparation methods for covalent andconductive bonded interfaces fabrication”，ECS Transactions 64，103-110(2014年)
M.D.等人的“Design of a contrast-enhanced dual-energytomosynthesis system for breast cancer imaging”，Proc.of SPIE Vol.8313，83134O(2012年)
Jungmann J.H.等人的“Fast,High Resolution Mass Spectrometry ImagingUsing a Medipix Pixelated Detector”，J.Am.Soc.Mass Spectrom.21，2023-2030(2010年)
Kang Y.等人的“Monolithic germanium/silicon avalanche photodiodes with340GHz gain-bandwidth product”，Nature Photonics 3，59-63(2009年)
Kasap S.等人的“Amorphous and polycrystalline photoconductors fordirect conversion flat panel X-ray image sensors”，Sensors 11，5112-5157(2011年)
Kiss A.等人的“Microscope mode secondary ion mass spectrometry imagingwith a Timepix detector”，Rev.Sci.Instrum.84，013704(2013年)
Mattiazzo S.等人的“LePIX:First results from a novel monolithic pixelsensor”，Nucl.Instr.Meth.Phys.Res.A 718，288-291(2013年)
Platch T.等人的“Mechanisms for room temperature direct waferbonding”，J.Appl.Phys.113，094905(2013年)
Procz.S.等人的“Medipix3CT for material sciences”，JINST，8C01025(2013年)
Rafferty C.S.等人的“Monolithic germanium SWIR imaging array”，Proc.ofSPIE 6940，69400N(2008年)
Snoeys W.的“Monolithic pixel detectors for high energy physics”，Nucl.Instr.Meth.Phys.Res.A 731，125-130(2013年)
Veale M.C.等人的“Chromium compensated gallium arsenide detectors forX-ray andγ-ray spectroscopic imaging”，Nucl Instr.Meth.Phys.Res，A 752，6-14(2014年)
Weber J.等人的“Near-band-gap photoluminescence of Si-Ge alloys”，Physical Review B 40，5683-5693(1989年)
权利要求书(按照条约第19条的修改)
1.一种用于检测电磁辐射的单片CMOS集成像素检测器(10，20，30，260，470，570)，包括：
a、具有被掺杂成具有第一导电类型的至少一层(127，167，217，417，517)的硅读出晶片(11，21，31，41，120，130，165，215，415，515)，该层包括CMOS处理的读出电子装置；
b、用于被掺杂成具有第一导电类型的电荷收集器(15，25，35，45，123，223，423，523)的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
c、由包括至少第二导电类型和金属背面接触件(19，29，39，49，262，472，572)的材料制成的吸收体晶片(16，26，36，46，220，481，541’)；以及
d、与外部印刷电路板进行通信的接触衬垫(124，254，464，564)，
其中，硅晶片和吸收体晶片被共价键合从而形成一个单片单元；所述单片单元包括由第一导电类型的一层和第二导电类型的一层形成的p-n结(18)，所述p-n结(18)位于键合界面(17，27，37，237，437，537)处；电荷收集器被布置成接收跨过键合界面的电荷；并且所登记的电荷由处理器进行处理以通常用于诊断目的。
2.根据权利要求1所述的检测器，其中此外，所述p-n结的耗尽区被布置成延伸跨越键合界面(17，27，37，237，437，537)，从而当通过在吸收体晶片中被吸收的电磁辐射而生成电子-空穴对时并且当反向偏置被施加到背面接触件时，将电子-空穴对分离成在相反的方向上行进的电荷。
3.根据权利要求1所述的检测器，其中，读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫(124，254，464，564)去到外部印刷电路板，以供被存储、处理并且/或者作为图像显示在计算机屏幕上。
4.根据权利要求1所述的检测器，其中，吸收体晶片(16，26，36，46，220，481，541’)由单晶材料制成。
5.根据权利要求1到4当中的任一条所述的单片CMOS集成像素检测器，其中，硅读出晶片(11，21，31，120，130，165，215，415，515)包括被掺杂成具有第二导电类型的高电阻率层(127’，167’，217’，417’，517’)，并且p-n结(28)位于硅读出晶片(11，21，31，120，130，165，215，415，515)内。
6.根据权利要求1到4当中的任一条所述的单片CMOS集成像素检测器，其中，吸收体晶片(46，220，381，481，541’)包括第一导电类型的一层(51，224，319’，425’，533)，并且p-n结位于吸收体晶片(220，381，481，541’)内。
7.根据任何前述权利要求所述的单片CMOS集成像素检测器，其中，像素尺寸由用于电荷收集器的植入物的间距定义。
8.根据权利要求7所述的单片CMOS集成像素检测器，其中，像素尺寸是从一个范围列表当中选择的，所述范围列表由5-20μm、20-50μm、50-100μm和100-200μm构成。
9.根据权利要求1到8当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有大约10-100μm的厚度。
10.根据权利要求1到8当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有10-50μm的厚度。
11.根据权利要求1到8当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有10-20μm的厚度。
12.根据权利要求1所述的单片CMOS集成像素检测器，其中，读出晶片的至少一个掺杂层(127，167，217，417，517)是具有从一个范围列表当中选择的电阻率的高电阻率层，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
13.根据权利要求5所述的单片CMOS集成像素检测器，其中，读出晶片的层(127’，167’，217’，417’，517’)具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
14.根据权利要求1所述的单片CMOS集成像素检测器，其中，吸收体晶片包括从由以下各项构成的一组材料当中选择的材料：Si、SiC、Ge、SiGe合金、GaAs、CdTe、CdZnTe合金、GaN、AlGaN合金、InGaN合金以及AlInGaN合金。
15.根据权利要求1所述的单片CMOS集成像素检测器，其中，吸收体晶片包括硅衬底上的外延吸收层。
16.根据权利要求15所述的单片CMOS集成像素检测器，其中，硅衬底具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
17.根据权利要求15或16当中的任一条所述的单片CMOS集成像素检测器，其中，硅衬底包括从一个范围列表当中选择的厚度范围内的厚度，所述范围列表由10-30μm和15-20μm构成。
18.根据权利要求15到17当中的任一条所述的单片CMOS集成像素检测器，其中，Si衬底以通过沟分开的柱的形式被图案化，柱宽度是从由1-100μm和2-20μm构成的一组宽度当中选择的，并且沟的宽度是从由2-6μm和3-5μm构成的一组宽度当中选择的。
19.根据权利要求15到18当中的任一条所述的单片CMOS集成像素检测器，其中，外延吸收层是SiGe合金层。
20.根据权利要求19所述的单片CMOS集成像素检测器，其中，SiGe合金层被像素化。
21.根据权利要求20所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于20-80％之间的Ge含量。
22.根据权利要求20所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于70-80％之间的Ge含量。
23.根据权利要求20所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层的成分渐变到最终Ge含量。
24.根据权利要求23所述的单片CMOS集成像素检测器，其中，最终Ge含量是从由20-80％和70-80％构成的一个含量范围当中选择的含量。
25.根据权利要求15所述的单片CMOS集成像素检测器，其中，外延吸收层是具有处于从一个范围列表当中选择的厚度范围内的厚度的Ge层，所述范围列表由0.5-1.5μm、0.4-1.0μm和0.2-0.5μm构成。
26.根据权利要求19到24当中的任一条所述的单片CMOS集成像素检测器，其中，外延吸收层具有处于100到300μm之间的厚度。
27.一种形成用于检测电磁辐射的单片CMOS集成像素检测器的方法，所述方法包括以下步骤：
a、提供包括被掺杂成具有第一导电类型的至少一个掺杂Si层(117，127，167，217，417，517)的硅晶片；
b、通过在所述至少一个掺杂Si层(117，127，167，217，417，517)对读出电子装置进行CMOS处理而形成具有场氧化物(125，216，416，516)的读出晶片(120，215，415，515)；
c、形成用于被掺杂成具有第一导电类型的电荷收集器(15，25，35，45，123，223，423，523)的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
d、形成用以把读出电子装置连接到外部世界的印刷电路板的接触衬垫(124，254，464，564)；
e、提供至少包括第二导电类型的一层的吸收体晶片(16，26，36，46，220，381，481，541’)；
f、形成读出晶片与吸收体晶片之间的低温共价键合(17，27，37，47，237，437，537)；
g、在吸收体晶片(220，481，541’)的表面(221，442，543)上形成金属背面接触件(262，472，572)；
其中，第一导电类型的各层和第二导电类型的各层被布置成形成p-n结，所述p-n结(18)位于键合界面(17，27，37，237，437，537)处，其耗尽区在反向偏置被施加到金属背面接触件时延伸跨越键合界面(17，27，37，47，237，437，537)，从而当通过在吸收体晶片中吸收的电磁辐射而生成时把电子-空穴对分离成在相反的方向上行进的电荷；电荷收集器被布置成接收跨过键合界面的电荷；读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫(124，254，464，564)被传送到外部印刷电路板，并且进一步被存储、处理并且作为图像显示在计算机屏幕上。
28.根据权利要求27所述的方法，其中，形成读出晶片与吸收体晶片之间的所述低温共价键合(17，27，37，47，237，437，537)包括以下步骤：
a、对读出晶片(130，165，215，415，515)进行平面化，这是通过对其氧化物表面(132)进行平面化并且使其实质上无颗粒并且活化，以用于低温氧化物对氧化物融合键合；
b、提供氧化Si载体晶片(140，213，413，513)，并且使其表面(143)实质上无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
c、通过在低温氧化物对氧化物晶片键合中把读出晶片的活化氧化物表面(132)键合到载体晶片的活化表面(143)上而形成键合晶片层叠(150，410，510)；
d、对键合到载体晶片的读出晶片(165，215，415，515)进行减薄；
e、通过由HF浸渍和等离子活化构成的一个步骤列表当中的一个步骤使其实质上无氧化物并且无损坏，对读出晶片的表面(211，411)和吸收体晶片的表面(222，386，422)进行活化；
f、在形成所述低温共价键合(17，27，37，47，237，437，537)之后，至少部分地从读出晶片(245，415，515)移除载体晶片(140，213，413，513)；
g、打开接触孔洞(252，462，562)以暴露出电气接触衬垫(124，254，464，564)，从而提供去到印刷电路板的电气连接。
29.根据权利要求27所述的方法，其中，形成单片CMOS集成像素检测器包括以下步骤：
a、提供绝缘体上硅(SOI)晶片；以及
b、通过在SOI晶片中对读出电子装置进行CMOS处理而形成读出晶片(120，160，210，415，515)。
30.根据权利要求27到29当中的一条所述的方法，其中，提供吸收体晶片包括以下步骤：
a、从至少包括高电阻率硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片(310)，其中所述绝缘体上硅(SOI)晶片包括Si衬底(313)、氧化物埋氧层(314)和由第二导电类型的至少一层(319，425)构成的厚度为10-30μm的高电阻率Si层(317)；
b、以通过沟(329)分开的柱(328)的形式对Si层进行图案化；
c、以第二导电类型的分开的晶体(331，441)的形式生长外延吸收层；
d、用填充材料(349)来填充Si柱和外延晶体之间的沟；
e、在外延晶体(331)的表面(332)上形成氧化物层(351，428)；
f、对氧化物层(351，428)进行平面化并且使其表面(352)无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
g、提供由氧化Si或融合石英制成的载体晶片(360，426)并且使其上表面(362)无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
h、形成吸收体晶片的表面(352)与载体晶片的表面(362)之间的强氧化物对氧化物融合键合(371，424)；以及
i、通过移除衬底晶片(310)而形成减薄吸收体晶片(381，481)。
31.根据权利要求27到29当中的一条所述的方法，其中，提供吸收体晶片包括以下步骤：
a、从至少包括硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片(310)，其中所述绝缘体上硅(SOI)晶片包括Si衬底(313)、氧化物埋氧层(314)和厚度为10-30μm的Si层(317，527)；
b、以通过沟(329)分开的柱(328)的形式对Si层进行图案化；
c、以第二导电类型的分开的晶体(331，541)的形式生长外延吸收层；
d、用填充材料(349)来填充Si柱和外延晶体之间的沟；以及
e、对外延晶体的表面(522)进行平面化。
32.一种包括权利要求1的像素检测器的用于近红外检测的系统。
33.根据权利要求32所述的系统，其中，所述像素检测器适用于检测1-1.6μm的波长范围内的短波长红外辐射。
34.根据权利要求32所述的系统，其中，读出晶片的至少一个硅层(127，217，417)包括雪崩区。
35.根据权利要求33所述的系统，其中，读出晶片的至少一个硅层(127，217，417，517)包括雪崩区。
36.一种包括权利要求1的像素检测器的用于安全应用的系统。
37.根据权利要求36所述的系统，其中，所述像素检测器适用于飞机行李中的液体的检测和分析的高空间分辨率。
38.一种包括权利要求1的像素检测器的用于乳房X射线照相应用的系统。
39.根据权利要求38所述的系统，其中，所述像素检测器适用于操作在40keV以下的X射线管电压处的高空间和频谱分辨率，从而允许可靠地识别女性胸部中的微钙化。
40.一种包括权利要求1的像素检测器的用于高分辨率显示器的系统。
41.根据权利要求40所述的系统，其中，吸收体晶片被配置成在与检测器操作相反的偏置条件下充当发射体晶片。
42.根据权利要求40所述的系统，其中，所述像素检测器被配置成操作在与检测器操作相反的偏置条件下，以便充当高分辨率LED像素阵列。
43.根据权利要求42所述的高分辨率LED像素阵列，其中，LED像素的尺寸是从一个尺寸列表当中选择的尺寸，所述尺寸列表由80-100μm、60-80μm、40-60μm、20-40μm和10-20μm构成。
44.根据权利要求41-43当中的一条所述的系统，其中，发射体晶片包括从一个半导体层列表当中选择的半导体层的层叠，所述半导体层列表至少包括GaN、GaAlN、AlGaInN和GaInN层。

Claims (45)

1.一种用于检测电磁辐射的单片CMOS集成像素检测器(10，20，30，260，470，570)，包括：
a、具有被掺杂成具有第一导电类型的至少一层(127，167，217，417，517)的硅读出晶片(11，21，31，41，120，130，165，215，415，515)，该层包括CMOS处理的读出电子装置；
b、用于被掺杂成具有第一导电类型的电荷收集器(15，25，35，45，123，223，423，523)的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
c、由包括至少第二导电类型和金属背面接触件(19，29，39，49，262，472，572)的材料制成的吸收体晶片(16，26，36，46，220，481，541’)；以及
d、与外部印刷电路板进行通信的接触衬垫(124，254，464，564)，
其中，硅晶片和吸收体晶片被共价键合从而形成一个单片单元；所述单片单元包括由第一导电类型的一层和第二导电类型的一层形成的p-n结；电荷收集器被布置成接收跨过键合界面的电荷；并且所登记的电荷由处理器进行处理以通常用于诊断目的。
2.根据权利要求1所述的检测器，其中此外，所述p-n结的耗尽区被布置成延伸跨越键合界面(17，27，37，237，437，537)，从而当通过在吸收体晶片中被吸收的电磁辐射而生成电子-空穴对时并且当反向偏置被施加到背面接触件时，将电子-空穴对分离成在相反的方向上行进的电荷。
3.根据权利要求1所述的检测器，其中，读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫(124，254，464，564)去到外部印刷电路板，以供被存储、处理并且/或者作为图像显示在计算机屏幕上。
4.根据权利要求1所述的检测器，其中，吸收体晶片(16，26，36，46，220，481，541’)由单晶材料制成。
5.根据任何前述权利要求所述的单片CMOS集成像素检测器，其中，p-n结(18)位于键合界面(17，27，37，237，437，537)处。
6.根据权利要求1到4当中的任一条所述的单片CMOS集成像素检测器，其中，硅读出晶片(11，21，31，120，130，165，215，415，515)包括被掺杂成具有第二导电类型的高电阻率层(127’，167’，217’，417’，517’)，并且p-n结(28)位于硅读出晶片(11，21，31，120，130，165，215，415，515)内。
7.根据权利要求1到4当中的任一条所述的单片CMOS集成像素检测器，其中，吸收体晶片(46，220，381，481，541’)包括第一导电类型的一层(51，224，319’，425’，533)，并且p-n结位于吸收体晶片(220，381，481，541’)内。
8.根据任何前述权利要求所述的单片CMOS集成像素检测器，其中，像素尺寸由用于电荷收集器的植入物的间距定义。
9.根据权利要求8所述的单片CMOS集成像素检测器，其中，像素尺寸是从一个范围列表当中选择的，所述范围列表由5-20μm、20-50μm、50-100μm和100-200μm构成。
10.根据权利要求1到9当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有大约10-100μm的厚度。
11.根据权利要求1到9当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有10-50μm的厚度。
12.根据权利要求1到9当中的任一条所述的单片CMOS集成像素检测器，其中，读出晶片具有10-20μm的厚度。
13.根据权利要求1所述的单片CMOS集成像素检测器，其中，读出晶片的至少一个掺杂层(127，167，217，417，517)是具有从一个范围列表当中选择的电阻率的高电阻率层，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
14.根据权利要求6所述的单片CMOS集成像素检测器，其中，读出晶片的层(127’，167’，217’，417’，517’)具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
15.根据权利要求1所述的单片CMOS集成像素检测器，其中，吸收体晶片包括从由以下各项构成的一组材料当中选择的材料：Si、SiC、Ge、SiGe合金、GaAs、CdTe、CdZnTe合金、GaN、AlGaN合金、InGaN合金以及AlInGaN合金。
16.根据权利要求1所述的单片CMOS集成像素检测器，其中，吸收体晶片包括硅衬底上的外延吸收层。
17.根据权利要求16所述的单片CMOS集成像素检测器，其中，硅衬底具有从一个范围列表当中选择的电阻率，所述范围列表由1-2kΩcm、2-5kΩcm和5-50kΩcm构成。
18.根据权利要求16或17当中的任一条所述的单片CMOS集成像素检测器，其中，硅衬底包括从一个范围列表当中选择的厚度范围内的厚度，所述范围列表由10-30μm和15-20μm构成。
19.根据权利要求16到18当中的任一条所述的单片CMOS集成像素检测器，其中，Si衬底以通过沟分开的柱的形式被图案化，柱宽度是从由1-100μm和2-20μm构成的一组宽度当中选择的，并且沟的宽度是从由2-6μm和3-5μm构成的一组宽度当中选择的。
20.根据权利要求16到19当中的任一条所述的单片CMOS集成像素检测器，其中，外延吸收层是SiGe合金层。
21.根据权利要求20所述的单片CMOS集成像素检测器，其中，SiGe合金层被像素化。
22.根据权利要求21所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于20-80％之间的Ge含量。
23.根据权利要求21所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层具有处于70-80％之间的Ge含量。
24.根据权利要求21所述的单片CMOS集成像素检测器，其中，像素化SiGe合金层的成分渐变到最终Ge含量。
25.根据权利要求24所述的单片CMOS集成像素检测器，其中，最终Ge含量是从由20-80％和70-80％构成的一个含量范围当中选择的含量。
26.根据权利要求16所述的单片CMOS集成像素检测器，其中，外延吸收层是具有处于从一个范围列表当中选择的厚度范围内的厚度的Ge层，所述范围列表由0.5-1.5μm、0.4-1.0μm和0.2-0.5μm构成。
27.根据权利要求20到25当中的任一条所述的单片CMOS集成像素检测器，其中，外延吸收层具有处于100到300μm之间的厚度。
28.一种形成用于检测电磁辐射的单片CMOS集成像素检测器的方法，所述方法包括以下步骤：
a、提供包括被掺杂成具有第一导电类型的至少一个掺杂Si层(117，127，167，217，417，517)的硅晶片；
b、通过在所述至少一个掺杂Si层(117，127，167，217，417，517)对读出电子装置进行CMOS处理而形成具有场氧化物(125，216，416，516)的读出晶片(120，215，415，515)；
c、形成用于被掺杂成具有第一导电类型的电荷收集器(15，25，35，45，123，223，423，523)的植入物，所述植入物与读出电子装置进行通信并且定义检测器像素；
d、形成用以把读出电子装置连接到外部世界的印刷电路板的接触衬垫(124，254，464，564)；
e、提供至少包括第二导电类型的一层的吸收体晶片(16，26，36，46，220，381，481，541’)；
f、形成读出晶片与吸收体晶片之间的低温共价键合(17，27，37，47，237，437，537)；
g、在吸收体晶片(220，481，541’)的表面(221，442，543)上形成金属背面接触件(262，472，572)；
其中，第一导电类型的各层和第二导电类型的各层被布置成形成p-n结，其耗尽区在反向偏置被施加到金属背面接触件时延伸跨越键合界面(17，27，37，47，237，437，537)，从而当通过在吸收体晶片中吸收的电磁辐射而生成时把电子-空穴对分离成在相反的方向上行进的电荷；电荷收集器被布置成接收跨过键合界面的电荷；读出电子装置被布置成把所述电荷转换成数字信号，所述数字信号可以经过接触衬垫(124，254，464，564)被传送到外部印刷电路板，并且进一步被存储、处理并且作为图像显示在计算机屏幕上。
29.根据权利要求28所述的方法，其中，形成读出晶片与吸收体晶片之间的所述低温共价键合(17，27，37，47，237，437，537)包括以下步骤：
a、对读出晶片(130，165，215，415，515)进行平面化，这是通过对其氧化物表面(132)进行平面化并且使其实质上无颗粒并且活化，以用于低温氧化物对氧化物融合键合；
b、提供氧化Si载体晶片(140，213，413，513)，并且使其表面(143)实质上无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
c、通过在低温氧化物对氧化物晶片键合中把读出晶片的活化氧化物表面(132)键合到载体晶片的活化表面(143)上而形成键合晶片层叠(150，410，510)；
d、对键合到载体晶片的读出晶片(165，215，415，515)进行减薄；
e、通过由HF浸渍和等离子活化构成的一个步骤列表当中的一个步骤使其实质上无氧化物并且无损坏，对读出晶片的表面(211，411)和吸收体晶片的表面(222，386，422)进行活化；
f、在形成所述低温共价键合(17，27，37，47，237，437，537)之后，至少部分地从读出晶片(245，415，515)移除载体晶片(140，213，413，513)；
g、打开接触孔洞(252，462，562)以暴露出电气接触衬垫(124，254，464，564)，从而提供去到印刷电路板的电气连接。
30.根据权利要求28所述的方法，其中，形成单片CMOS集成像素检测器包括以下步骤：
a、提供绝缘体上硅(SOI)晶片；以及
b、通过在SOI晶片中对读出电子装置进行CMOS处理而形成读出晶片(120，160，210，415，515)。
31.根据权利要求28到30当中的一条所述的方法，其中，提供吸收体晶片包括以下步骤：
a、从至少包括高电阻率硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片(310)，其中所述绝缘体上硅(SOI)晶片包括Si衬底(313)、氧化物埋氧层(314)和由第二导电类型的至少一层(319，425)构成的厚度为10-30μm的高电阻率Si层(317)；
b、以通过沟(329)分开的柱(328)的形式对Si层进行图案化；
c、以第二导电类型的分开的晶体(331，441)的形式生长外延吸收层；
d、用填充材料(349)来填充Si柱和外延晶体之间的沟；
e、在外延晶体(331)的表面(332)上形成氧化物层(351，428)；
f、对氧化物层(351，428)进行平面化并且使其表面(352)无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
g、提供由氧化Si或融合石英制成的载体晶片(360，426)并且使其上表面(362)无颗粒并且等离子活化，以用于低温氧化物对氧化物融合键合；
h、形成吸收体晶片的表面(352)与载体晶片的表面(362)之间的强氧化物对氧化物融合键合(371，424)；以及
i、通过移除衬底晶片(310)而形成减薄吸收体晶片(381，481)。
32.根据权利要求28到30当中的一条所述的方法，其中，提供吸收体晶片包括以下步骤：
a、从至少包括硅晶片和绝缘体上硅(SOI)晶片的一个晶片列表当中提供衬底晶片(310)，其中所述绝缘体上硅(SOI)晶片包括Si衬底(313)、氧化物埋氧层(314)和厚度为10-30μm的Si层(317，527)；
b、以通过沟(329)分开的柱(328)的形式对Si层进行图案化；
c、以第二导电类型的分开的晶体(331，541)的形式生长外延吸收层；
d、用填充材料(349)来填充Si柱和外延晶体之间的沟；以及
e、对外延晶体的表面(522)进行平面化。
33.一种包括权利要求1的像素检测器的用于近红外检测的系统。
34.根据权利要求33所述的系统，其中，所述像素检测器适用于检测1-1.6μm的波长范围内的短波长红外辐射。
35.根据权利要求33所述的系统，其中，读出晶片的至少一个硅层(127，217，417)包括雪崩区。
36.根据权利要求34所述的系统，其中，读出晶片的至少一个硅层(127，217，417，517)包括雪崩区。
37.一种包括权利要求1的像素检测器的用于安全应用的系统。
38.根据权利要求37所述的系统，其中，所述像素检测器适用于飞机行李中的液体的检测和分析的高空间分辨率。
39.一种包括权利要求1的像素检测器的用于乳房X射线照相应用的系统。
40.根据权利要求39所述的系统，其中，所述像素检测器适用于操作在40keV以下的X射线管电压处的高空间和频谱分辨率，从而允许可靠地识别女性胸部中的微钙化。
41.一种包括权利要求1的像素检测器的用于高分辨率显示器的系统。
42.根据权利要求41所述的系统，其中，吸收体晶片被配置成在与检测器操作相反的偏置条件下充当发射体晶片。
43.根据权利要求41所述的系统，其中，所述像素检测器被配置成操作在与检测器操作相反的偏置条件下，以便充当高分辨率LED像素阵列。
44.根据权利要求43所述的高分辨率LED像素阵列，其中，LED像素的尺寸是从一个尺寸列表当中选择的尺寸，所述尺寸列表由80-100μm、60-80μm、40-60μm、20-40μm和10-20μm构成。
45.根据权利要求42到44当中的一条所述的系统，其中，发射体晶片包括从一个半导体层列表当中选择的半导体层的层叠，所述半导体层列表至少包括GaN、GaAlN、AlGaInN和GaInN层。
CN201780053053.1A 2016-08-31 2017-08-29 包括跨越键合界面的电荷输送的电磁辐射检测器 Pending CN109964315A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662381647P 2016-08-31 2016-08-31
US62/381,647 2016-08-31
PCT/IB2017/001032 WO2018042242A1 (en) 2016-08-31 2017-08-29 Electromagnetic radiation detector comprising charge transport across a bonded interface

Publications (1)

Publication Number Publication Date
CN109964315A true CN109964315A (zh) 2019-07-02

Family

ID=59859410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053053.1A Pending CN109964315A (zh) 2016-08-31 2017-08-29 包括跨越键合界面的电荷输送的电磁辐射检测器

Country Status (7)

Country Link
US (1) US11024666B2 (zh)
EP (1) EP3507835B1 (zh)
JP (1) JP2019533302A (zh)
KR (1) KR102046980B1 (zh)
CN (1) CN109964315A (zh)
TW (1) TW201824527A (zh)
WO (1) WO2018042242A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192822A (zh) * 2020-01-10 2020-05-22 上海大学 硅片和化合物半导体晶片的低温键合方法
CN112133775A (zh) * 2020-09-04 2020-12-25 上海大学 碲锌镉/硅γ射线X射线探测器及其制备方法
CN112349797A (zh) * 2020-10-13 2021-02-09 上海大学 一种碲锌镉探测器的器件结构及其制备工艺

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3417476A1 (en) * 2016-02-16 2018-12-26 G-Ray Switzerland SA Structures, systems and methods for electrical charge transport across bonded interfaces
EP3738147B1 (en) * 2018-01-12 2021-11-24 IRIS Industries SA Short-wave infrared detector and its integration with cmos compatible substrates
US20210210544A1 (en) * 2018-05-16 2021-07-08 Iris Industries Sa Short-wave infrared detector and its integration with cmos compatible substrates
US11295962B2 (en) * 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors
EP3690490A1 (en) * 2019-02-04 2020-08-05 ams International AG X-ray detector component, x-ray detection module, imaging device and method for manufacturing an x-ray detector component
US10910432B1 (en) * 2019-07-23 2021-02-02 Cyber Medical Imaging, Inc. Use of surface patterning for fabricating a single die direct capture dental X-ray imaging sensor
WO2021168685A1 (en) 2020-02-26 2021-09-02 Shenzhen Xpectvision Technology Co., Ltd. Semiconductor radiation detector
CN113451343A (zh) * 2021-06-30 2021-09-28 武汉新芯集成电路制造有限公司 半导体器件的制备方法
WO2023175762A1 (ja) * 2022-03-16 2023-09-21 株式会社オプトハブ 光検出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024058A1 (en) * 2000-08-16 2002-02-28 Marshall Gillian F. Photodetector circuit
US20090045346A1 (en) * 2007-08-17 2009-02-19 Hans Von Kanel X-ray imaging device and method for the manufacturing thereof
US20100271524A1 (en) * 2009-04-24 2010-10-28 Omnivision Technologies, Inc. Multilayer image sensor pixel structure for reducing crosstalk
WO2016097850A1 (en) * 2014-12-19 2016-06-23 G-Ray Switzerland Sa Monolithic cmos integrated pixel detector, and systems and methods for particle detection and imaging including various applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754480A (en) * 1980-09-17 1982-03-31 Fujitsu Ltd Two dimension solid-state image sensor
CA2095366C (en) 1992-05-21 1999-09-14 Timothy C. Collins Hybridized semiconductor pixel detector arrays for use in digital radiography
US5808329A (en) * 1996-07-15 1998-09-15 Raytheon Company Low light level imager with extended wavelength response employing atomic bonded (fused) semiconductor materials
US6410940B1 (en) 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
PT1861324E (pt) * 2005-03-14 2009-08-17 Philip Morris Prod Recipiente embrulhado com etiqueta
KR101316947B1 (ko) * 2005-11-01 2013-10-15 메사추세츠 인스티튜트 오브 테크놀로지 모놀리식 집적 반도체 재료 및 소자
EP2845229B1 (en) * 2012-04-30 2021-07-07 Koninklijke Philips N.V. Imaging detector with anti-aliasing filter in the readout electronics and/or photosensor
US9123607B1 (en) * 2012-07-30 2015-09-01 Lockheed Martin Corporation Modified hybrid infrared focal plane array architecture for large scaling
US9935151B2 (en) * 2013-09-25 2018-04-03 Princeton Infrared Technologies, Inc. Low noise InGaAs photodiode array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024058A1 (en) * 2000-08-16 2002-02-28 Marshall Gillian F. Photodetector circuit
US20090045346A1 (en) * 2007-08-17 2009-02-19 Hans Von Kanel X-ray imaging device and method for the manufacturing thereof
US20100271524A1 (en) * 2009-04-24 2010-10-28 Omnivision Technologies, Inc. Multilayer image sensor pixel structure for reducing crosstalk
WO2016097850A1 (en) * 2014-12-19 2016-06-23 G-Ray Switzerland Sa Monolithic cmos integrated pixel detector, and systems and methods for particle detection and imaging including various applications

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192822A (zh) * 2020-01-10 2020-05-22 上海大学 硅片和化合物半导体晶片的低温键合方法
CN111192822B (zh) * 2020-01-10 2023-10-20 上海大学 硅片和化合物半导体晶片的低温键合方法
CN112133775A (zh) * 2020-09-04 2020-12-25 上海大学 碲锌镉/硅γ射线X射线探测器及其制备方法
CN112349797A (zh) * 2020-10-13 2021-02-09 上海大学 一种碲锌镉探测器的器件结构及其制备工艺

Also Published As

Publication number Publication date
WO2018042242A1 (en) 2018-03-08
JP2019533302A (ja) 2019-11-14
KR20190042085A (ko) 2019-04-23
TW201824527A (zh) 2018-07-01
KR102046980B1 (ko) 2019-11-20
EP3507835A1 (en) 2019-07-10
US20190172860A1 (en) 2019-06-06
US11024666B2 (en) 2021-06-01
EP3507835B1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
CN109964315A (zh) 包括跨越键合界面的电荷输送的电磁辐射检测器
CN107112338B (zh) 单片cmos积体像素侦测器、及粒子侦测成像系统与方法
US10636834B2 (en) Photon counting cone-beam CT apparatus with monolithic CMOS integrated pixel detectors
CN110352491A (zh) 基于晶圆键合的电磁辐射检测器
US7714292B2 (en) Geiger mode avalanche photodiode
US10561382B2 (en) Photon counting cone-beam CT apparatus with monolithic CMOS integrated pixel detectors
JP2004080010A (ja) 直接変換に基づく画像化ｘ線検出器
US8736008B2 (en) Photodiode array and methods of fabrication
US20130168796A1 (en) Photodiode arrays and methods of fabrication
JP2010503985A (ja) シンチレーターに基づき空乏化した電子ドリフト領域を持つｘ線検出集積回路素子
CN107710021A (zh) 制作半导体x射线检测器的方法
CN108183119A (zh) 一种具有能量分辨的x射线探测器及其探测方法
Paternoster et al. Silicon photomultipliers technology at fondazione bruno kessler and 3d integration perspectives
Henry et al. Solid state x-ray detectors for digital mammography
Ariyoshi et al. X-ray-to-current signal conversion characteristics of trench-structured photodiodes for direct-conversion-type silicon X-ray sensor
Hristovski Design and Characterization of an 8x8 Lateral Detector Array for Digital X-Ray Imaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190702

WD01 Invention patent application deemed withdrawn after publication