JP2019533302A - 接合インターフェースの電荷輸送で構成される電磁吸収放射線検出器 - Google Patents

Abstract

モノリシックＣＭＯＳ集積ピクセル検出器、およびシステムと方法は高スペクトル空間分解能を用いて電磁吸収放射線の検出および撮像のために提供される。該検出器は導電性共有ウェハ接合で吸収体ウェハに接合されたＣＭＯＳ処理された読み出しを備えるＳｉ基板からなる。ピクセル検出器、システム、および方法は様々な種類の医療、非医療の用途に適用される。

Description

関連出願の相互参照

本発明は、２０１６年８月３１日に出願された米国仮出願６２／３８１，６４７を優先権としてその便益を主張し、その内容は参照として組み込まれる。

本発明は、モノリシックピクセル検出器、電磁吸収放射線の検出および撮像のための相補型金属酸化物半導体（ＣＭＯＳ）集積構造、該構造を形成するための方法、およびその適用／応用分野に関する。

現在の電磁吸収放射線検出器のためのデジタル撮像装置はピクセル検出器とも呼ばれ、衝突する光子が電気信号に変換される方法によって大きく二分できる。Ｘ線光子を一例とすると、第１分類においては、まずＸ線光子がシンチレーション層の可視光子にエネルギー内でダウンコンバートされるという点で 、変換が間接的に発生する。次に、フォトダイオードの配列によって可視光子が検出され、電子正孔対の光発生が電気信号を発生させる。さらに、電気信号は読み出し電子回路によって処理され、コンピュータ画面に画像として表示される。間接Ｘ線撮像装置の２段階変換処理は、Ｘ線の可視光子への変換時とその検出時に損失と散乱が発生するため、変換効率と空間分解能が制限されるという欠点がある。通常、入射Ｘ線エネルギーの１ＫｅＶあたり、最終的に約２５の電子正孔対が読み出し電子回路によって計測される。

このピクセル検出器の第２分類においては、半導体吸収体がＸ線の電子正孔対への直接変換を可能とし、この電子正孔対の読み出し電子回路による１つの電気信号としての計測を可能とする。該吸収体は間接変換に基づくシンチレータに比べて優れた感度と高空間時間分解能を提供する上、入射Ｘ線エネルギーが発生した電子正孔対の数に比例し、波高分析によって計測可能であることから、スペクトル分解能をも提供する。シリコン（Ｓｉ）では、１つの電子正孔対を発生させるためには、平均３．６ｅＶが必要である（Ｒ．Ｃ．Ａｌｉｇ ｅｔ ａｌ．ｉｎ Ｐｈｙｓ．Ｒｅｖ．Ｂ ２２，５５６５（１９８０）およびＲ．Ｃ．Ａｌｉｇ ｉｎ Ｐｈｙｓ．Ｒｅｖ．Ｂ ２７，９６８（１９８３）を例として参照し、開示された内容全体は本件に組み込まれる）。吸収Ｘ線エネルギー１ＫｅＶあたり平均して２８０の電子正孔対になり、そのことからこの変換効率はシンチレータとフォトダイオードを組み合わせた変換効率を１０倍以上、上回ることがわかる。

一般的に、Ｘ線撮像検出器またはピクセルセンサは半導体吸収体による直接変換を使用し、異なる手段での実行が可能である。商業用フラットパネルの作製時に用いるアプローチの１つは、薄膜トランジスタを材料とする読み出し電子回路に直接付着した多結晶材あるいはアモルファス材に基づくものである。例えば、医療用アモルファスセレン吸収体を備えたフラットパネルＸ線撮像検出器は、比較的安価な製造費で、大型で提供される（Ｓ．Ｋａｓａｐ ｅｔ ａｌ．ｉｎ Ｓｅｎｓｏｒｓ １１，５１１２（２０１１）を例として参照し、開示された内容全体は本件に組み込まれる）。しかし単結晶状の材料は、多結晶材およびアモルファス材に比べて、輸送特性がはるかに高い。したがって、より良い検出器性能の提供が期待される。一方、単結晶吸収体は、アモルファス薄膜トランジスタを組み込む読み出し電子回路に未対応である。原理上、これらはＣＭＯＳ処理された読み出し電子回路ウェハにエピタキシャル成長するが、通常は耐えられないほど高いサーマルバジェットが発生し、上昇するプロセス温度に対応する特殊な金属化スキームが必要とされる（ｖｏｎ Ｋａｎｅｌによる米国特許第８，２３７，１２６号を例として参照とし、開示された内容全体は本件に組み込まれる）。一般的に、標準的なアルミニウムの金属化の場合、温度は４５０℃に保たれなければならない。

ＣＭＯＳ処理された読み出し電子回路に対応するため、すべての吸収体ピクセルからの信号を処理するために必要とされる吸収体と読み出しウェハとの間の電気接続は低温ウェハ接合法によって実行されねばならない。最も一般的な接合技術はバンプボンディングだが、この方法は例えばＭｅｄｉｐｉｘ ｃｏｌｌａｂｏｒａｔｉｏｎ（ｗｗｗ．ｍｅｄｉｐｉｘ．ｗｅｂ．ｃｅｒｎ．ｃｈ）またはＤｅｃｔｒｉｓ ＡＧ（ｗｗｗ．ｄｅｃｔｒｉｓ．ｃｈ）によって使用されている。原理上、この吸収体はエネルギー粒子の検出に適したすべての半導体材料を含んでなり、このエネルギー粒子の検出から例えばＳｉ、Ｇｅ、ＳｉＣ、ＧａＡｓ、ＣｄＴｅやＣｄＺｎＴｅなどの大きな結晶が形成される（Ｃｏｌｌｉｎｓ ｅｔ ａｌ．による欧州特許第０５７１１３５を例として参照し、開示された内容全体は本件に組み込まれる）。

バンプボンディングを用いてピクセルサイズを約５０μｍ未満に抑えることは困難だが、一方で、潜在的により高い検出器分解能を持つ他の接合技術も存在する。例えば、その１つは集積回路の垂直型集積、すなわち３Ｄ‐ＩＣ技術として知られている。ここで、バンプボンディングは融着接合に代替されるが、これは酸化物に囲まれた金属性パッドの金属間接合や酸化物間融着接合からなる。その結果得られる構造はモノリシック構成と区別がつかない（Ｇ．Ｗ．Ｄｅｐｔｕｃｈ ｅｔ ａｌ．ｉｎ ＩＥＥＥ Ｔｒａｎｓ．Ｎｕｃｌ．Ｓｃｉ．５７，２１７８（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる）。

もう１つの接合技術においては、導電性共有結合が吸収体ウェハと読み出しウェハとの間に低温で形成される。共有結合は、その性質上、再びモノリシック構造になる（ｖｏｎ Ｋａｎｅｌによる国際特許出願第ＷＯ２０１６／０９７８５０を例として参照し、開示された内容全体は本件に組み込まれる）。用いるＣＭＯＳ処理によってピクセルサイズは広範囲に変動し、例えば約１００〜２００μｍ、５０〜１００μｍまたは２０〜５０μｍ、５〜２０μｍまたは１〜５μｍである。

シリコン吸収体はいかなる接合技術も用いずにモノリシック撮像検出器を組み立てることを可能とする。該検出器は高エネルギー物理におけるＸ線というよりむしろ電離放射線の検出のために開発されてきた。それらは標準的なＳｉＣＭＯＳ基板でエピタキシャル成長した高抵抗吸収体層からなり、その抵抗率は通常、約４００Ωｃｍ〜２ｋΩｃｍである。読み出し電子回路はこのエピタキシャル層でＣＭＯＳ処理され、基板は一部除去される（Ｓ．Ｍａｔｔｉａｚｚｏ ｅｔ ａｌ．ｉｎ Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅｓ．Ａ ７１８，２８８（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。これらの装置が粒子検出に大変有望な一方で、エピタキシャル層（通常数十μｍ）のものよりもはるかに厚みのある吸収体が効率的なＸ線検出には必要とされる（Ｗ．Ｓｎｏｅｙｓ ｉｎ Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅｓ．Ａ ７３１，１２５（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。最終的に、Ｓｉよりも原子番号が大きいＺの元素（「重い元素」）から構成される吸収体の方が、より効率良く吸収するため、約４０ｋｅＶより大きいエネルギーを有するＸ線に適する。

本発明の目的は、吸収体ウェハに共有結合された読み出し電子回路を含むＣＭＯＳ処理されたウェハに基づく、電磁吸収放射線の検出および撮像のためのモノリシックピクセルセンサの提供である。読み出し電子回路と吸収体ウェハとの間の導電性共有結合は室温付近で形成される。

モノリシックＣＭＯＳ集積ピクセル検出器、システム、および方法は、高スペクトル空間分解能を有する電磁吸収放射線の検出と撮像のために提供される。該検出器は、導電性共有ウェハ接合で吸収体に接合された、ＣＭＯＳ処理された読み出し電子回路を備えたＳｉウェハからなる。ピクセル検出器、システム、および方法は、様々なタイプの医療、非医療の用途で用いられる。

該ピクセル検出器はいくつかの部品を含む。第１の部品は第１導電型を有するようドープされた高抵抗層シリコンを少なくとも１つ備えた読み出しウェハであり、この層はＣＭＯＳ処理された読み出し電子回路を有する。第２の部品は第１導電型を有するようドープされた集電体用インプラントであり、このインプラントは読み出し電子回路と通信し、検出器ピクセルを定義する。第３の部品は少なくとも第２導電型と金属性バックコンタクトを有する単結晶材を材料とする吸収体ウェハである。第４の部品は外部のプリント回路基板と通信するコンタクトパッドである。

シリコンウェハと吸収体ウェハは共有結合され、モノリシックユニットを形成する。モノリシックユニットは第１導電型の層と第２導電型の層によって形成されるＰ‐Ｎ接合を組み込む。電子正孔対が吸収体ウェハに吸収された電磁吸収放射線によって発生する場合および逆バイアスがバックコンタクトに印加される場合に、Ｐ‐Ｎ接合の空乏領域は接合インターフェースを横断し、電子正孔対を反対方向に移動する電荷に分離させるよう配置される。集電体は接合インターフェースを通過する電荷を受信するよう配置される。読み出し電子回路は、外部のプリント回路基板に通過する電荷を、コンタクトパッドを介してデジタル信号に変換するよう配置される。ここで、それらは蓄積され、処理され、コンピュータ画面上に画像として表示される。

本発明の目的は、電磁吸収放射線の検出および撮像に適したモノリシックＣＭＯＳ集積ピクセルセンサを提供することにある。

本発明の別の目的は、電磁吸収放射線の検出および撮像に適したモノリシックピクセル検出器の提供であって、読み出し電子回路と単結晶性吸収体がＣＭＯＳ処理されたシリコンウェハの同じ面あるいは反対の面のどちらか一方に並置され、裏面照射が可能となる。

本発明のまた別の目的は、読み出しウェハと吸収体ウェハの低温ウェハ接合によって構成される電磁吸収放射線の検出および撮像に適したモノリシックＣＭＯＳ集積ピクセルセンサを提供することにある。

本発明のまた別の目的は、読み出し電子回路を高Ｚ吸収体層に組み込む、ＣＭＯＳ処理されたウェハの接合によって構成される高エネルギーＸ線の検出および撮像に適したモノリシックピクセルセンサを提供することにある。

本発明のまた別の目的は、エネルギー分解Ｘ線の検出および撮像に適したモノリシックピクセルセンサを提供することにある。

本発明のまた別の目的は、単一光子の検出が可能なモノリシックピクセルセンサを提供することにある。

本発明のまた別の目的は、反対の導電型（すなわち、反対の効果的なドーピングタイプ）の吸収体ウェハに共有結合する薄葉化ウェハを有するモノリシックピクセル検出器の簡便な構成法を提供することにある。

本発明は電磁吸収放射線のためのモノリシックピクセル検出器の構造および構成法を提供する。ピクセル検出器はモノリシックユニットを形成する単結晶性吸収体と連通するＣＭＯＳ処理された読み出し電子回路を備えた薄葉化Ｓｉウェハからなる。このモノリシックユニットは、薄葉化されＣＭＯＳ処理されたＳｉ読み出しウェハを吸収体ウェハ上にウェハ接合することによって形成され、電磁吸収放射線入射によって吸収体に発生した電気信号を収集し、処理する。吸収された電磁吸収放射線から電気信号を発生させるかわりに、ピクセル検出器の構造は、反転モードでドーピングレベルを調整して印加バイアスを反転させることによって作動が可能となり、それによって吸収体は電磁吸収放射線の放射体としての役割を果たし、検出器は高解像度ディスプレイとなる。上記の、あるいはそれ以外の本発明の目的は、図面、明細書、請求項に記載される。

本発明の記載において「ピクセル検出器」および「ピクセルセンサ」という用語は、すべての検出器を指す同義語と考えられる。同様に「吸収体ウェハ」および「センサウェハ」は電磁吸収放射線が吸収される検出部と同義であると考えられる。

接合インターフェース上の、Ｎ‐ドープ読み出しウェハとＰ‐ドープ吸収体ウェハとの間のＰ‐Ｎ接合を備えたモノリシックピクセル検出器の断面図である。 Ｐ‐ドープ吸収体ウェハに接合されたＮ‐ドープ読み出しウェハ内にＰ‐Ｎ接合を備えたモノリシックピクセル検出器の断面図である。 接合インターフェース上の、Ｐ‐ドープ読み出しウェハとＮ‐ドープ吸収体ウェハとの間のＰ‐Ｎ接合を備えたモノリシックピクセル検出器の断面図である。 逆バイアス下でピクセル検出器として、順方向バイアス下でディスプレイとして作動可能なモノリシック構造の断面図である。 キャリアウェハに接合された、薄葉化され、ＣＭＯＳ処理された読み出しウェハを構成する工程フローの全体概略図である。 薄葉化され、ＣＭＯＳ処理された読み出しウェハを吸収体ウェハに共有結合する工程フローの全体概略図である。 薄層化された基板上にピクセル化された吸収体を構成する工程フローの全体概略図である。 薄葉化され、ＣＭＯＳ処理された読み出しウェハを、エピタキシャル吸収体ウェハの薄層化された基板に接合する工程フローの全体概略図である。 薄葉化され、ＣＭＯＳ処理された読み出しウェハを、エピタキシャル吸収体ウェハのエピタキシャル層に接合する工程フローの全体概略図である。

好適な実施形態の詳細な説明

本発明の目的は、感度の高い大面積のモノリシックピクセル検出器の簡便な構造および構成法を提供することにあり、例えば上限約２０×２０ｃｍ^２もしくは約４０×４０ｃｍ^２大きさのフラットパネル検出器などが挙げられる。検出器は、吸収体ウェハ、別名センサウェハに共有結合された、ＣＭＯＳ処理された読み出しウェハで構成される。本願に記載の「読み出しウェハ」「読み出しユニット」「読み出し電子回路」という用語は個別の検出器ピクセルの読み出しのためのピクセル読み出し電子回路に適応すると理解されるべきであり、個別の検出器ピクセルは、ＣＭＯＳ処理された読み出し電子回路に存在するコンタクトパッドと連通するプリント回路基板（ＰＣＢｓ）など、「外部」との連通を代表するＰＣＢｓ上に、データを蓄積、処理、伝送するための追加的電子回路で補完される。読み出し電子回路は低濃度ドープされたエピタキシャルＳｉ層で処理されるが、この層は約１０〜３０μｍの厚みと、約５００Ωｃｍより大きい抵抗率、または好ましくは約１〜２ｋΩｃｍ、より好ましくは２〜５ｋΩｃｍ、さらに好ましくは５ｋΩｃｍより大きい、例えば５〜５０ｋΩｃｍの抵抗率を有し、抵抗率は、第１導電型の約１０^１１〜１０^１３ｃｍ^−３の低いドーピングレベルによる（例えばＮードーピングによるＮー接合）。検出器の製造を容易にするため、読み出し電子回路のＣＭＯＳ処理のためのシリコンオンインシュレーター（ＳＯＩ）ウェハの使用が有利であろう。検出器は単一光子検出モードでの電磁吸収放射線の検出が可能である。センサ材は、高純度ウェハの態様または基板のエピタキシャル層の態様のいかなる半導体からも構成されるが、好ましい基板はＳｉである。センサウェハの導電型は読み出し電子回路の導電型と反対でなければならず、例えば読み出し電子回路がＮ‐ドープされている場合、Ｐ‐導電でなければならない。センサに用いる厚みと材料は検出される電磁吸収放射線のエネルギーに強く依存する。赤外線の検出には、例えば０．５〜１．５μｍまたは０．３〜０．５μｍの薄さのＧｅ層が効率的な検出に十分であろう。約３．５μｍ、３３２μｍ、および２３１０μｍの厚みを備えたＳｉＣセンサは、それぞれ２ｋｅＶ、１０ｋｅＶ、および２０ｋｅＶのエネルギーを有する入射光子の９０％を吸収することが期待される。約３．９μｍ、３３４μｍμｍ、および２３３０μｍの厚みを有するＳｉセンサは、それぞれ約２ｋｅＶ、１０ｋｅＶ、および２０ｋｅＶのエネルギーを有する入射光子の９０％を吸収することが期待される。ＧｅセンサまたはＧａＡｓセンサに関しては、２０ｋｅＶ、３０ｋｅＶ、および４０ｋｅＶのエネルギーを有する入射光子の約９０％を吸収するために必要な厚みは、それぞれ約１０５μｍ、３２０μｍ、および７１０μｍである。例えば、Ｓｉ_０．２Ｇｅ_０．８合金がこれらの光子エネルギーで同じ吸収率を達成するためには、約２５％さらに厚くなくてはならない。４０ｋｅＶ、６０ｋｅＶ、および８０ｋｅＶのより高い硬Ｘ線は、それぞれ約２１０μｍ、６１０μｍ、および１３１０μｍの厚みのＣｄＴｅセンサまたはＣｄＺｎＴｅ合金センサによって同量吸収される（ＮＩＳＴ Ｘ線減衰データベース、ｗｗｗ．ｎｉｓｔ．ｇｏｖ／ｐｍｌ／ｄａｔａ／ｆｆａｓｔ）。真性Ｇｅの室温抵抗率は約４７Ωｃｍであり、Ｓｉ_０．２５Ｇｅ_０．７５合金の室温抵抗率は約６×１０^４Ωｃｍである（ｗｗｗ．ｖｉｒｇｉｎｉａｓｅｍｉ．ｃｏｍ／ｐｄｆ／ｇｅｎｅｒａｌｐｒｏｐｅｒｔｉｅｓＳｉ６２００２．ｐｄｆを例として参照）。ＧｅセンサおよびＳｉＧｅセンサに関して、ＧａＡｓセンサは１０^９Ωｃｍ程度という、はるかに高い高比抵抗率という利点を有する（Ｖｅａｌｅ ｉｎ Ｎｕｃｌ Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅｓ，Ａ ７５２，６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。
同程度の抵抗率がＣｄＴｅセンサに適用され、より高い抵抗率がＣｄＺｎＴｅ合金センサに適用される（Ｌ．Ｄｅｌ Ｓｏｒｄｏ ｅｔ ａｌ．ｉｎ Ｓｅｎｓｏｒｓ ２００９，９，３４９１〜３５２６を例として参照し、開示された内容全体は本件に組み込まれる）。可能な限り高いセンサ抵抗率が検出器の暗電流を低く保つために必要とされる。

本発明の構造および方法は工業的規模のウェハに関する。２００ｍｍウェハの高真空接合装置が製造されている（Ｃ．Ｆｌｏｔｇｅｎ ｅｔ ａｌ．ｉｎ ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ ６４，１０３（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。

構成によって、本発明のモノリシックピクセル検出器は単一光子検出の提供が期待される。したがって、本発明のモノリシックピクセル検出器はエネルギー識別にも適し、吸収体に入射する光子エネルギーは読み出し電子回路によって処理される電気パルスの波高分析を用いての計測が可能である。

図１Ａに示されるモノリシックピクセル検出器の第１実施形態１０を参照すると、読み出しウェハとして作用し、低濃度Ｎ‐ドープされＣＭＯＳ処理されたＳｉウェハ１１と、通常非ドープ（真性）だがＰ‐導電または低濃度Ｐ‐ドープされた吸収体ウェハ１６との間の共有結合１７を組み込む。Ｐ‐ドープ吸収体ウェハ１６のアクセプタ濃度は用いる材料によって異なるが、可能な限り最も高い高抵抗率を有する吸収体ウェハ１６といったものが選ばれなければならない。真性Ｇｅ吸収体の室温抵抗率は約５０Ωｃｍで、この吸収体を材料とする検出器の冷却に必要とされる値は、例えば液体窒素温度までと低めである。Ｓｉ_１‐ｘＧｅ_ｘ合金の吸収体はＧｅ濃度ｘによっては実質より的により高い抵抗率を有しうるが、例えばｘの場合、６×１０^４Ωｃｍ＝０．７５である（ｗｗｗ．ｖｉｒｇｉｎｉａｓｅｍｉ．ｃｏｍ／ｐｄｆ／ｇｅｎｅｒａｌｐｒｏｐｅｒｔｉｅｓＳｉ６２００２．ｐｄｆを例として参照）。Ｃｒ‐ドープされたＧａＡｓを材料とするセンサは約１０^９Ωｃｍ程度の、より大きい抵抗率を有しうる（Ｍ．Ｃ．Ｖｅａｌｅ ｉｎ Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅ．Ａ ７５２，６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。ＣｄＴｅ吸収体は近似の抵抗率を有し、ＣｄＺｎＴｅ合金吸収体はさらに高い抵抗率を有する（Ｌ．Ｄｅｌ Ｓｏｒｄｏ ｅｔ ａｌ．ｉｎ Ｓｅｎｓｏｒｓ ２００９，９，３４９１〜３５２６を例として参照し、開示された内容全体は本件に組み込まれる）。Ｓｉウェハ１１は、好ましくは約５００Ωｃｍより大きい抵抗率、または１〜２ｋΩｃｍ、より好ましくは２〜５ｋΩｃｍ、さらには５ｋΩｃｍより大きい抵抗率、例えば５〜５０ｋΩｃｍの抵抗率を有する。検出器の一部、１ピクセルサイズよりもわずかに大きい幅が断面図で示され、１ピクセルサイズは用いるＣＭＯＳ処理によって例えば１〜５μｍ、５〜２０μｍ、２０〜５０μｍ、５０〜１００μｍ、または１００〜２００μｍの範囲に及んでもよい。本構成においてＮ‐ウエルインプラント１５は集電体として機能し、電子正孔対からの電子を集電するが、この電子‐正孔対は吸収体ウェハ１６上の光子入射によって発生し、Ｎ‐導電読み出しとＰ‐導電センサウェハによって形成されたＰ‐Ｎ接合の電界で分離する。隣り合うＮ‐ウエル１５間の距離はピクセルサイズを定義する。図１Ａの例では、読み出しのピクセル電子回路のＮ‐ＭＯＳおよびＰ‐ＭＯＳトランジスタは、それぞれＰ‐ウエル１２とＮ‐ウエル１３に配置する。深いＰ‐ウエル１４はＮ‐ウエル１５の集電に加えてＮ‐ウエル１３による電子収集を回避する目的がある。一実施形態では、ピクセル電子回路の一部がＮ‐ウエル１５に位置してもよい。実施例１０の構成では、接合インターフェース１７は同時に低濃度Ｎ‐ドープされたＳｉウェハ１１とＰ‐導電吸収体ウェハ１６との間のＰ‐Ｎ接合１８として機能する。したがって、逆バイアスがバックコンタクト１９に印加される場合、空間電荷層はインターフェース１７からウェハ１１と吸収体ウェハ１６の両方へと拡大する。

効率的な集電を可能にするため、ほとんどの、あるいは好ましくはすべての空間電荷領域が作動中の読み出しウェハ１１全体と吸収体ウェハ１６全体の両方を通過して拡大するために、読み出しウェハ２１は薄いことが好ましい。つまり、作動中の読み出しウェハ１１と吸収体ウェハ１６は、特にＸ線光子の効率的な検出のために完全空乏型であるのが好ましい。低バンドギャップ半導体、例えばＧｅなどからなる吸収体ウェハを備えたピクセル検出器１０は、暗電流を十分に低くするために、熱電または液体窒素冷却によって冷却される。暗電流は、好ましくは１ピクセルあたり約１μＡ未満、より好ましくは１ピクセルあたり約１ｎＡ未満である。読み出しウェハ１１の厚みは、好ましくは約３０μｍ未満、より好ましくは約５〜２５μｍ、さらに好ましくは約１０〜２０μｍに保たれる。赤外線撮像検出器に関しては、読み出しウェハ１１の厚みがより大きくてもよく、その場合吸収体ウェハ１６は例えば０．４〜１．０μｍ以下程の薄さである。赤外線検出器に関して、読み出しウェハ１１の厚みは２０〜５０μｍ、または５０〜１００μｍ、または１００μｍより大きい範囲に及ぶ。接合インターフェース１７に近いＳｉ領域はアバランシェ領域から構成され、アバランシェ領域ではインターフェースを横断する光キャリアがより高い感度のために乗算される（Ｙ．Ｋａｎｇ ｅｔ ａｌ．ｉｎ Ｎａｔｕｒｅ Ｐｈｏｔｏｎｉｃｓ ３，５９（２００９）を例として参照し、開示された内容全体は本件に組み込まれる）。さらに本発明ではバックコンタクト１９は赤外線を透過する。

一実施形態では、接合センサ層は接合前リソグラフィおよび当技術分野で公知の許可ステップによってピクセル化されてもよい。

さらに別の実施形態では、センサ層はピクセル化されたエピタキシャルセンサであって、エピタキシャルセンサ結晶を、例えば高いＳｉ柱の態様にパターニングされた基板に成長させることによって形成される。

次に図１Ｂに示されるモノリシックピクセル検出器の第２実施形態２０を参照すると、下部で低濃度Ｐ‐ドープされた層２１’を組み込む低濃度Ｎ‐ドープされＣＭＯＳ処理されたＳｉウェハ２１と、通常非ドープ（真性）だがＰ‐導電または低濃度ドープされた吸収体ウェハ２６との間の共有結合２７を組み込む。Ｓｉウェハ２１は、好ましくは約５００Ωｃｍより大きい、または１〜２ｋΩｃｍ、さらに好ましくは約２〜５ｋΩｃｍ、さらには５ｋΩｃｍより大きい抵抗率、例えば５〜５０ｋΩｃｍの抵抗率を有する。低濃度Ｐ‐ドープ層２１’は同範囲の抵抗率を有するのが好ましい。吸収体ウェハ２６のドーピングは、その材料となる半導体が有しうるなかで可能な限り最も高い抵抗率を発生させるために選ばれねばならない。真性Ｇｅ吸収体の室温抵抗率は約５０Ωｃｍであり、この吸収体を材料とする検出器の冷却に必要とされる値は、例えば液体窒素温度までと低めである。Ｓｉ_１−ｘＧｅ_ｘ合金の吸収体はＧｅ濃度ｘによっては実質的により高い抵抗率を有しうるが、例えばｘの場合、６×１０^４Ωｃｍ＝０．７５である。Ｃｒ‐ドープされたＧａＡｓを材料とするセンサは約１０^９Ωｃｍという、さらに大きい抵抗率を有しうる。ＣｄＴｅ吸収体は近似の抵抗率を有し、ＣｄＺｎＴｅ合金吸収体はさらに高い抵抗率を有する。検出器の一部、１ピクセルサイズよりもわずかに大きい幅が断面図で示され、１ピクセルサイズは用いるＣＭＯＳ処理によって例えば１〜５μｍ、５〜２０μｍ、２０〜５０μｍ、５０〜１００μｍ、または１００〜２００μｍの範囲であってもよい。本構成においてＮ‐ウエル２５は集電体として機能し、電子‐正孔対からの電子を集電するが、この電子‐正孔対は吸収体ウェハ２６上の光子入射によって発生し、低濃度Ｎ‐ドープされたＳｉウェハ２１と、下部で低濃度Ｐ‐ドープされた層２１’によって形成されたＰ‐Ｎ接合の電界で分離する。隣り合うＮ‐ウエル２５間の距離はピクセルサイズを定義する。図１Ｂの例では、読み出しのピクセル電子回路のＮ‐ＭＯＳおよびＰ‐ＭＯＳトランジスタは、それぞれＰ‐ウエル２２およびＮ‐ウエル２３に配置する。深いＰ‐ウエル２４は、Ｎ‐ウエル２５の集電に加えて、Ｎ‐ウエル２３による電子収集を避ける目的がある。一実施形態では、ピクセル電子回路の一部がＮ‐ウエル２５に位置してもよい。実施例２０の構成では、Ｐ‐Ｎ接合２８は接合インターフェース２７に位置しない。ここではむしろ、Ｐ‐Ｎ接合２８はウェハ２１の低濃度Ｐ‐ドープ層２１’と低濃度Ｎ‐ドープ部分によって読み出しウェハの内部に形成される。例えば実施形態２０は、高抵抗性Ｎ‐ドープ層を上層に備えた、薄葉化された低濃度Ｐ‐ドープＳｉ層を組み込むＳＯＩウェハによって実現可能であり、ＣＭＯＳ処理された読み出しをホストする。低濃度Ｐ‐ドープ層２１’は、例えば約１〜２μｍまたは２〜５μｍの厚みがある。ＳＯＩウェハの基板および埋め込み酸化膜（ＢＯＸ）は除去され、共有結合２７を形成する。したがって、逆バイアスがバックコンタクト２９に印加される場合、空間電荷層はＰ‐Ｎ接合２８からＰ‐ドープ層２１’およびＳｉウェハ２１のＮ‐ドープ領域の両方、そしてＰ‐導電吸収体２６ウェハに拡大する。

効率的な集電を可能にするために、読み出しウェハ２１は薄いことが好ましいが、その目的は、ほとんどの、あるいは好ましくはすべての空間電荷領域が、作動中の読み出しウェハ２１、軽くドープされた層２１’、吸収体ウェハ２６を通過して拡大するためである。つまり作動中の読み出しウェハ２１および吸収体ウェハ２６は、特にＸ線光子の効率的な検出のため、好ましくは完全空乏型でなければならない。Ｐ‐ドープ層２１’を組み込む読み出しウェハ２１の厚みは、好ましくは３０μｍ未満、またはより好ましくは約５〜２５μｍ、さらに好ましくは約１０〜２０μｍに保たれる。赤外線撮像検出器に関して、読み出しウェハ２１の厚みがより大きくてもよく、なぜなら吸収体ウェハ２６は、例えば０．４〜１．０μｍ以下の薄さであるためである。したがって赤外線検出器に関して、読み出しウェハ２１の厚みは、２０〜５０μｍ、または５０〜１００μｍ、または１００μｍより大きい範囲に及んでもよい。接合インターフェース２７に近いＳｉ領域はさらにアバランシェ領域から構成され、該領域ではインターフェースを横断する光キャリアは、より高い感度のために乗算される（Ｙ．Ｋａｎｇ ｅｔ ａｌ．ｉｎ Ｎａｔｕｒｅ Ｐｈｏｔｏｎｉｃｓ ３，５９（２００９）を例として参照し、開示された内容全体は本件に組み込まれる）。さらに本発明ではバックコンタクト２９は赤外線を透過する。

一実施形態は、接合センサ層が接合前リソグラフィおよび当技術分野に公知の許可ステップによってピクセル化されうる。

さらに別の実施形態では、センサ層はピクセル化されたエピタキシャルセンサであって、エピタキシャルセンサ結晶を、例えば高いＳｉ柱の態様にパターニングされた基板に成長させることによって形成される。

さらに別の実施形態では、Ｐ‐Ｎ接合は読み出しウェハ内よりむしろ吸収体ウェハ内に位置する。これは例えば（抵抗率を高く保つための）低濃度イオン注入によって、または吸収体ウェハがエピタキシャル吸収層を含む場合のエピタキシャル成長間のドーピングによって容易に可能となる。

次に図１Ｃに示されるモノリシックピクセル検出器の第３実施形態３０を参照すると、読み出しウェハとして作用し、低濃度Ｐ‐ドープされＣＭＯＳ処理されたＳｉウェハ３７と、通常非ドープ（真性）だがＮ‐導電または低濃度Ｎ‐ドープされた吸収体ウェハ３６との間の共有結合３７を組み込む。検出器の一部、１ピクセルサイズよりもわずかに大きい幅が断面図で示され、１ピクセルサイズは用いるＣＭＯＳ処理によって例えば１〜５μｍ、５〜２０μｍ、２０〜５０μｍ、５０〜１００μｍ、または１００〜２００μｍの範囲であってもよい。正孔収集に適した本構成では、全インプラントのドーピングが図１Ａおよび図１Ｂのものと反対である。したがってここでは、Ｐ‐ウエル３５は集電体として機能し、吸収体ウェハ３６上の光子入射によって発生する正孔を収集する。隣り合うＰ‐ウエル３５間の距離はピクセルサイズを定義する。図１Ｃの例では、読み出しのピクセル電子回路のＰ‐ＭＯＳおよびＮ‐ＭＯＳトランジスタは、それぞれＮ‐ウエル３２およびＰ‐ウエル３３に配置する。深いＮ‐ウエル３４はＰ‐ウエル３５の集電に加えてＰ‐ウエル３３による電子収集を回避する目的がある。一実施形態では、ピクセル電子回路の一部がＰ‐ウエル３５に位置してもよい。低濃度Ｐ‐ドープされたＳｉウェハ３１は、好ましくは約５００Ωｃｍより大きい抵抗率、または１〜２ｋΩｃｍ、より好ましくは約２〜５ｋΩｃｍ、さらには約５ｋΩｃｍより大きい抵抗率、例えば５〜５０ｋΩｃｍの抵抗率を有する。低濃度Ｎ‐ドープされた吸収体ウェハ３６は、その材料となる半導体が有しうるなかで可能な限り最も高い抵抗率を有さねばならない。Ｃｒ‐ドープされたＧａＡｓを材料とするセンサは、約１０^９Ωｃｍよりさらに大きい抵抗率を有しうる。ＣｄＴｅを材料とする吸収体は近似の抵抗率を有し、ＣｄＺｎＴｅ合金を材料とする吸収体はさらに高い抵抗率を有する。実施形態３０の構成では、接合インターフェース３７は同時に低濃度Ｐ‐ドープされたＳｉウェハ３１とＮ‐導電吸収体ウェハ３６との間のＰ‐Ｎ接合３８として機能する。したがって逆バイアスがバックコンタクト３９に印加される場合、空間電荷層はインターフェース３７からウェハ３１と吸収体ウェハ３６の両方へと拡大する。

効率的な集電を可能にするために、読み出しウェハ３１は、好ましくは薄くなければならないが、その目的は、ほとんどの空間電荷領域が読み出しウェハ３１全体および吸収体ウェハ１６全体の両方を通過して拡大するためである。作動中、読み出しウェハ３１と吸収体ウェハ３６は、特にＸ線光子の効率的な検出のために完全空乏型であるのが好ましい。読み出しウェハ３１の厚みは、好ましくは約３０μｍ未満、より好ましくは約５〜２１μｍ、さらに好ましくは約１０〜２０μｍに保たれる。赤外線撮像検出器に関して、読み出しウェハ１１の厚みはより大きくてもよく、その場合の吸収体ウェハ３６は例えば０．４〜１．０μｍ以下程の薄さである。赤外線検出器に関して、読み出しウェハ３１の厚みは２０〜５０μｍ、または５０〜１００μｍ、または１００μｍより大きい範囲に及ぶ。接合インターフェース３７に近いＳｉ領域はさらにアバランシェ領域から構成され、そこではインターフェースを横断する光キャリアはより高い感度のために乗算される（Ｙ．Ｋａｎｇ ｅｔ ａｌ．ｉｎ Ｎａｔｕｒｅ Ｐｈｏｔｏｎｉｃｓ ３，５９（２００９）を例として参照し、開示された内容全体は本件に組み込まれる）。さらに本発明では、バックコンタクト３９は赤外線を透過する。

一実施形態は、接合センサ層が接合前リソグラフィおよび当技術分野に公知の許可ステップによってピクセル化されうる。

さらに別の実施形態では、センサ層はピクセル化されたエピタキシャルセンサであって、エピタキシャルセンサ結晶を、例えば高いＳｉ柱の態様にパターニングされた基板に成長させることによって形成される。

さらに別の実施形態３０では、Ｐ‐Ｎ接合は接合インターフェース３７ではなくむしろ読み出しウェハ内に配置され、例えばＳＯＩウェハ上にエピタキシャル吸収層を含む場合は、代替的に吸収体ウェハ内に配置される。

さらに別の実施形態では、Ｐ‐Ｎ接合は読み出しウェハ内よりむしろ吸収体ウェハ内に位置する。これは例えば（抵抗率を高く保つための）低濃度イオン注入によって、または吸収体ウェハがエピタキシャル吸収層から構成される場合のエピタキシャル成長間のドーピングによって容易に可能となる。

次に図１Ｄを参照すると、実施形態４０は改変ピクセル検出器構造であって、バックコンタクト３９、４９に印加される順方向バイアスおよび逆バイアスの両方で作動する。Ｐ‐Ｎ接合３８、４８が接合吸収体ウェハ３６、４６に配置されて順方向に分極化される場合、空乏領域は拡大する代わりに縮小して電流が流れる。作動モードでは、吸収体ウェハ３６、４６は放射体ウェハに変換されるが、ただし後者は適切な光電子放出特性を備えた結晶性物質を材料とする。つまり、実施形態４０の改変ピクセル検出器構造はディスプレイとして作用し、その場合、逆バイアス下で有利な検出器モードで起きるのと同様の電荷輸送が、光子吸収下で発生するのではなく、光子放出下で再結合する。ディスプレイモードでは、インプラント３５、４５は、注入電流を制御するドライバウェハとして作用するＣＭＯＳ処理されたウェハ３１および４１の電子回路によって制御される集電体というよりむしろ電流注入器である。インプラント３５、４５は実施形態３０および４０の逆バイアス状況下で検出器ピクセルを定義するのと同様の方法でディスプレイのピクセルを定義する。ディスプレイ用途に関して、薄葉化された電子回路ウェハ３１、４１のドーピングレベルは、直列抵抗を低くするために好ましくは検出器アプリケーションのドーピングレベルより高いものが選ばれ、例えば約１０^１７〜１０^１８ｃｍ^−３、または約５×１０^１７〜５×１０^１８ｃｍ^−３であり、これは約０．２Ωｃｍ〜７ｍΩｃｍの間の抵抗に対応する。さらにＳｉウェハ３１、４１のドープ層４１’に高濃度ｐ^＋＋ードーピングを用いて、高濃度ｐ^＋＋ードープされた層５１’を放射体ウェハ３６、４６に含むのがよい。高濃度ドープ層４１’、５１’は、接合インターフェース３７、４７の抵抗を低くし、放射体ウェハ３６、４６への電流注入を改善する。実施形態４０では、放射体ウェハ３６、４６は量子井戸型放射体であるのが好ましく、Ｐ‐ドープ層５１とＮ‐ドープ層５２との間のＰ‐Ｎ接合３８、４８上の量子ウエル５３を含む。放射体ウェハ３６、４６は、例えばＧａＮまたはＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＩｎＧａＮ合金の層に基づいてもよく、照明目的の高効率ＬＥＤの基礎をも形成する。

実施形態１０および２０では、ウェハ１１、２１のドーピングレベルを調整し、任意で高濃度ｎ^＋＋ードープされた層を接合インターフェース１７、２７の両面に挿入し、吸収体／放射体ウェハ１６、２６に例えば実施形態４０ではIII族窒化物層スタックを設け、バックコンタクト１９、２９に印加されるバイアスを適切に選ぶことで、検出器モードおよびディスプレイモードの両方が同様に用いられる。

本発明は、バンプボンディングに基づく従来のハイブリッドアプローチ（Ｊ．Ｄａｙ ｅｔ ａｌ．ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９，０３１１１６（２０１１）を例として参照し、開示された内容全体は本件に組み込まれる）に代わって、放射体／吸収体ウェハを備えたモノリシックに集積するドライバ／読み出し電子回路の単純性から従来のｍｉｃｒｏーＬＥＤアレイに勝る多大な利点をもたらす（Ｈｏｎｇｘｉｎｇ Ｊｉａｎｇ ｅｔ．ａｌによる米国特許第６，４１０，９４０号を例として参照し、開示された内容全体は本件に組み込まれる）。

次に図２を参照すると、モノリシックピクセル検出器のＣＭＯＳ処理された読み出しの構成の処理シーケンスの実施形態１００は以下のステップを含む。
１．ウェハ１１０に下面１１１と上面１１２を設ける。ウェハ１１０は、例えば、低濃度ドープされた高抵抗性のエピタキシャル層１１７を備えたＳｉ基板を組み込むエピタキシャルウェハであってよい。代替的にウェハ１１０は基板１１３、下面１１５と上面１１６を備える埋め込み酸化膜（ＢＯＸ）１１４、低濃度ドープされた高抵抗層であるＳｉ層１１７を組み込むＳＯＩウェハであってもよい。Ｓｉ層１１７の厚みは、好ましくは約３０μｍ未満、より好ましくは約５〜２５μｍの間、さらに好ましくは約１０〜２０μｍである。その抵抗率は、約５００Ωｃｍより大きく、好ましくは少なくとも１〜２ｋΩｃｍ、より好ましくは２〜５ｋΩｃｍ、または５ｋΩｃｍより大きく、例えば５〜５０ｋΩｃｍである。Ｓｉ層１１７のかさは、低濃度ドーピングがＮ‐型かＰ‐型かによって、Ｎ‐導電またはＰ‐導電（電子伝導またはホール伝導）のどちらか一方であってよい。Ｓｉ層１１７は任意で、酸化膜（ｏｘｉｄｅ ｂｏｘ）１１４を備えるインターフェース１１６に近く、反対のドーピングタイプと同じ高比抵抗率を有する薄層１１７’を含む。任意の薄層１１７’は、例えば約１〜２μｍ、好ましくは２〜５μｍの厚みがある。
２．ウェハ１１０のＳｉ層１１７をＣＭＯＳ処理し、それによってウェハ１１０をＣＭＯＳ処理された読み出しウェハ１２０に変形する。読み出しウェハ１２０のＣＭＯＳ処理は、Ｐ‐ＭＯＳトランジスタ１２１とＮ‐ＭＯＳトランジスタ１２２用のインプラントと、集電用、ドーピングサイン用、およびＳｉ層１１７、１２７のかさの型と同じ導電型用のインプラント１２３を備えたＳｉ層１１７を、処理されたＳｉ層１２７に変形する。層１１７のドーピングタイプと反対のドーピングタイプの任意の高抵抗層１１７’はＣＭＯＳ処理の影響を受けずに残るのが好ましく、これは層１２７が任意で反対のドーピングタイプの層１２７’を依然含むためである。隣り合うインプラント１２３の間隔はピクセルサイズを定義する。また、ＣＭＯＳ処理されたＳｉ層１２７はほかの回路素子と、外部との連通のため読み出し電子回路を外部ＰＣＢに接続するコンタクトパッド１２４とを含む。読み出しウェハ１２０は、例えば、当技術分野で公知の通り、６つまたは８つの金属層とフィールド酸化物１２５から構成される。
３．任意に追加酸化物層１３１をフィールド酸化物１２５に追加することによって読み出しウェハ１２０を平坦化し、酸化物層１３１の表面１３２を、例えば当技術分野に公知の化学機械研磨ステップによって平坦化して、平坦化された読み出しウェハ１３０を生成する。代替的に、層１３１は読み出しウェハ１２０の表面を平坦化する目的に適うポリマー層であってもよい。
４．読み出しウェハ１３０上の酸化物層１３１の平坦化された表面１３２を、好ましくは当技術分野に公知のプラズマ活性化工程によって、粒子を含まず活性化する平坦化された表面１３２にし、酸化物間融着接合を準備する。
５．好ましくは酸化Ｓｉウェハ１４１であるキャリアウェハ１４０に、酸化物層１４２、または代替的に石英ガラスウェハ（ＳｉＯ_２）を設ける。酸化物層１４２の表面１４３を、好ましくは当技術分野に公知のプラズマ活性化工程によって、粒子を含まず、活性化されるように変化させ、酸化物間融着接合を準備する。
６．読み出しウェハ１３０上の酸化物層１３１の平坦化され活性化された表面１３２を、キャリアウェハ１４０の活性化された酸化物表面１４３上に融着接合することで、接合ウェハスタック１５０を提供し、それによって低温酸化物間融着接合工程で酸化物層１３１と酸化物層１４２との間に強い結合を形成する。酸化物間結合１５１は室温で形成されるのが好ましく、上限３００℃未満の低温アニールのみを要求し、十分な接合強度を得る（Ｔ．Ｐｌａｃｈ ｅｔ ａｌ．ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１３，０９４９０５（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。融着接合は高い接合強度と結合の真空互換性から読み出しウェハをキャリアウェハに接合する好適な方法であり、その結果、高真空ウェハ接合器具を用いて読み出しウェハと吸収体ウェハが共有ウェハ接合される。代替的に、層１３１が平坦化ポリマー層の場合、ウェハ１３０とウェハ１４０は３００℃未満のアニールを必要とする糊硬化剤として作用するポリマー層で実現する。
７．接合読み出しウェハスタック１５０の読み出しウェハ１３０を薄葉化する。例えばウェハ１１０がＳＯＩウェハの場合、薄葉化は、例えばグラインディングとスピンまたはプラズマエッチング、またはグラインディング、ポリッシング、エッチングの組み合わせによって、基板１１３とＢＯＸ１１４の除去を含んでよい。任意で、薄層化された接合読み出しウェハスタック１６０の下面１６６は、化学金属研磨（ＣＭＰ）ステップで化学金属研磨されてもよく、表面の粗度を約０．２〜０．４ｎｍと共有ウェハ接合に十分な低さに保証した後、すべての粒子汚染が除去される。それによってＳｉ層１２７の厚みは少し減少し、Ｓｉ層１６７となる。しかしこの厚みの減少は、例えば１μｍまでと、十分に小さくなければならいが、それは層１６７’まで薄層化された任意の層１２７’を除去しないためであり、それが存在する場合に層１６７の本体とは反対にドープされるためである。任意のドープ層１６７’が存在することで、読み出しウェハスタック１６０がセンサウェハに共有結合されている場合にＰ‐Ｎ接合が接合面ではなく層１６７と層１６７’との間のインターフェースに位置することが保証される。任意で、Ｓｉ層１６７は次の共有ウェハ接合ステップで生じるインターフェース状態の不動態化を促すために浅い水素注入をされてもよい。この準備をして、キャリアウェハ１４０の酸化物層１４２と、薄葉化読み出しウェハ１６５の酸化物層１３１との間の、安定した酸化物間結合を組み込む接合ウェハスタック１６０は、共有ウェハ接合の準備が整う。

次に図３を参照すると、ＣＭＯＳ処理された読み出しウェハとセンサウェハ間の共有結合を含むモノリシックピクセル検出器の構成の処理シーケンスの実施形態２００は、以下のステップを含む。
１．接合ウェハスタック２１０に下面２１１と上面２１２とを設け、キャリアウェハ２１３に接合された薄葉化読み出しウェハ２１５をウェハスタック２１０に組み込み、読み出しは集電インプラント２２３と同じ第１ドーピングタイプの第１Ｓｉ層２１７で処理される。接合ウェハスタック２１０の下面２１１は平坦かつ平滑、表面の粗度は０．２〜０．４ｎｍ程度と、いかなる場合においても共有ウェハ接合に十分な低さであるのが好ましい。下面２１１はさらに任意で、例えば１０〜１００ｎｍの深さで、浅い水素注入を含んでもよく、ステップ３の共有結合後に起こりうる欠点が水素によって不動態化される。読み出しウェハ２１５は、外部と連通する外部ＰＣＢとの電気接続のため、コンタクトパッド２１４とともに多数の追加的回路素子から構成されてもよい。読み出しウェハ２１５のＳｉ基板は、任意で、第２の、反対のドーピングタイプの第２Ｓｉ層２１７’から構成されてもよい。第１Ｓｉ層２１７は低濃度ドープされた高抵抗層であるのが好ましく、その抵抗率は約５００Ωｃｍより大きく、好ましくは最低でも１〜２ｋΩｃｍ、より好ましくは２〜５ｋΩｃｍ、または５ｋΩｃｍより大きく、例えば５〜５０ｋΩｃｍである。第１Ｓｉ層２１７と第２Ｓｉ層２１７’の厚みはともに、好ましくは約３０μｍ未満、より好ましくは約５〜２５μｍ、さらに好ましくは約１０〜２０μｍである。任意の第２Ｓｉ層２１７’は同範囲の抵抗率を有するのが好ましく、厚みは約１〜２μｍ、または好ましくは２〜５μｍである。第２Ｓｉ層２１７’が存在する場合、ピクセル検出器のＰ‐Ｎ接合は読み出しウェハ２１５内に配置される。薄葉化された読み出しウェハ２１５はキャリアウェハに接合され、このキャリアウェハは好ましくは、例えば酸化物層２１４または石英ガラスウェハ（ＳｉＯ_２）を備えた酸化Ｓｉウェハ２１３を含んでなる。読み出しウェハとキャリアウェハは、好ましくはキャリアウェハの酸化物２１４と、ＣＭＯＳ処理された読み出しウェハ２１５上の平坦化された酸化物層との間のインターフェース２１９で、強い酸化物間結合で接合される。代替的に、読み出しウェハとキャリアウェハはポリマー結合によって接合されてもよい。
２．センサ（吸収体）ウェハ２２０に、下面２２１と上面２２２とを設け、読み出しウェハ２１５の集電インプラント２２３と反対の導電型を提供する。吸収体ウェハ２２０の上面２２２は平坦かつ平滑、表面の粗度は０．２〜０．４ｎｍ程度と、いかなる場合においても共有ウェハ接合に十分な低さであるのが好ましい。上面２２２はさらに任意で、例えば１０〜１００ｎｍの深さでの浅い水素注入を含んでもよく、ステップ３の共有結合後に起こりうる欠点が水素によって不動態化される。センサウェハ２２０は、その材料となる半導体が有しうるなかで可能な限り最も高い抵抗率を有さねばならない。真性Ｇｅ吸収体の室温抵抗率は約５０Ωｃｍであり、この吸収体を材料とする検出器の冷却に必要とされる値は、例えば液体窒素温度までと低めである。Ｓｉ_１−ｘＧｅ_ｘ合金の吸収体はＧｅ濃度ｘによっては実質的により高い抵抗率を有しうるが、例えばｘの場合、６×１０^４Ωｃｍ＝０．７５である。Ｃｒ‐ドープされたＧａＡｓのセンサは約１０^９Ωｃｍという、より大きな抵抗率を有しうる。ＣｄＴｅの吸収体は近似の抵抗率を有し、ＣｄＺｎＴｅ合金の吸収体はより高い抵抗率を有する。任意の第２Ｓｉ層２１７’が存在しない場合は、吸収体ウェハ２２０は任意で、集電インプラント２２３と同様のドーピングタイプの上面２２２に近い薄層２２４の、少なくとも一部を含みうる。それによって任意の薄層２２４はウェハ２２０のかさの抵抗率と匹敵する範囲の抵抗率を有さねばならない。その厚みは、ピクセル検出器２６０がＸ線検出器として使用される場合、例えば２〜１０μｍである。層２２４が存在する場合、ピクセル検出器２６０のＰ‐Ｎ接合は吸収体ウェハ２２０内に配置される。
３．読み出しウェハ２１５の表面２１１とセンサウェハ２２０の表面２２２とを、例えばＨＦ浸漬、またはプラズマ活性化、またはその２つの組み合わせによって活性化し、それによって共有ウェハ接合の準備のために両方の表面を酸化物と損傷のないものに変化させて、読み出しウェハとセンサウェハとの間の低温共有結合２３７を形成することでウェハスタック２３０を設ける。共有結合２３７は室温で形成されるのが好ましく、４５０℃未満の温度で任意のアニーリングを施されてもよい。アニーリング温度は４００℃未満が好ましく、より好ましくは３５０℃未満、例えば２００〜３００℃などの温度に保たれる。共有結合２３７の任意のアニーリングは、注入された水素が接合インターフェースに拡散し、ダングリングボンドなどの界面準位を不動態化するのを助けるという追加利益を有しうるため、インターフェースを横断する電荷輸送を阻害するインターフェース上のいかなる障害をも低減または解消する可能性がある。
４．読み出しウェハ２１５からキャリアウェハを、例えばグラインディングとスピンエッチング、またはプラズマエッチング、またはグラインディング、ポリッシング、エッチング工程を組み合わせることで除去することによって、共有結合ウェハスタック２４０を提供する。それによって酸化物層２１４はエッチストップとして作用し、接合インターフェース２１９が到達する。
５．酸化物層２４９、２１６を貫通するホール２５２を例えばプラズマエッチングステップでエッチングすることで、フォトリソグラフィによって定義される電気接点２５４を読み出し、ウェハ２１５の酸化物層２４９上に露出させることによって、ウェハスタック２５０を提供する。その後コンタクトホール２５２は、より容易な接触のために、例えば電気接点をプリント回路基板に提供するボールポイントボンディングによって、金属で充填されてもよい。
６．図１Ａ〜図１Ｃに従い、読み出しウェハ２１５とセンサウェハ２２０との間のＰ‐Ｎ接合にバイアスをかけるために、吸収体ウェハ２２０の表面２２１に金属性バックコンタクト２６２を設けることで、モノリシックピクセル検出器２６０を完成させる。

実施形態２００の一態様において、ステップ４では、キャリアウェハ２１３は一部のみ除去されるか、まったく除去されない。機械的支持体として作用し続けるウェハ２１３の一部か全部を有することは、特にセンサウェハ２２０が脆性材料を含んでなる場合、またはバックコンタクト２６２が形成される前に薄葉化される場合に有利となりうる。薄葉化する接合吸収体２２０は、例えばモノリシックピクセル検出器２６０が近赤外で電磁吸収放射線を用いて撮像するために使用される場合に要求される。例えば０．５〜１μｍ、または０．２〜０．５μｍの範囲の厚みを有するＧｅ層は約１〜１．５μｍの間の波長域に十分である。接合Ｇｅウェハは、例えばグラインディングまたはプラズマエッチング、と化学機械研磨、または当技術分野に公知の層転写技術（Ｉ．Ｐ．Ｆｅｒａｉｎ ｅｔ ａｌ．ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１０７，０５４３１５（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる）によって、この範囲の厚みに薄葉化することが可能である。

次に図４を参照すると、特にＸ線検出に適したエピタキシャル吸収層を組み込む吸収体ウェハを構成する処理シーケンスの実施形態３００は、以下のステップから構成される。
１．表面３１１と反対の表面３１２とを有する基板ウェハ３１０を提供する。基板３１０は高抵抗性Ｓｉウェハ、または好ましくはＳｉ基板３１３、酸化膜（ｏｘｉｄｅ ｂｏｘ）３１４、およびエピタキシャル吸収層のためにＳｉ基板を形成するＳｉ層３１７を組み込むＳＯＩウェハであってもよい。ここで、ＳＯＩウェハ３１０は下部でクリアになるという理由から上下反対に引き出される。好ましくは、基板Ｓｉ層３１７は１０〜３０μｍ、最も好ましくは１５〜２０μｍの範囲の厚みを有する。Ｓｉ層３１７のドーピングは低くなければならず、これは最低でも１〜２ｋΩｃｍ、または好ましくは最低でも２〜５ｋΩｃｍ、さらに好ましくは５ｋΩｃｍより大きい、例えば５〜５０ｋΩｃｍ抵抗率に対応する。均一にドープされる場合、Ｓｉ層３１７のドーピングはエピタキシャル吸収層のドーピングタイプと同型であるのが好ましい。好ましい事例では、低濃度Ｐ‐ドープされたＳｉＧｅ吸収層の場合、Ｓｉ基板層３１７も低濃度Ｐ‐ドープされねばならない。代替的に、層３１７は任意で、反対のドーピングタイプにドープされた２つの副層３１９、３１９’を含んでなる。表面３１２に隣り合う任意の副層３１９、３１９’のドーピングタイプはエピタキシャル吸収層と同じであるのが好ましく、副層は約８〜１２μｍ、任意の副層３１９’は約２〜８μｍの厚みがなければならない。副層３１９、３１９’のドーピングタイプは等しく低くなければならず、どちらの層にも、最低でも１〜２ｋΩｃｍの間、好ましくは最低でも２〜５ｋΩｃｍの間、さらに好ましくは約５ｋΩｃｍより大きく、例えば５〜５０ｋΩｃｍの抵抗率を生成する。副層３１９’が存在する場合、読み出しウェハの層１１７、１２７、１６７は、好ましくは副層３１９’のドーピングタイプと同じドーピングタイプに、均一にドープされ、一方で層１１７’、１２７’、１６７’が不足している。このようなドーピングシーケンスに関して、Ｐ‐Ｎ接合は共有結合４３７の形成後（図５）に吸収体ウェハ４８１内に配置される。他方で、副層３１９、３１９’が存在せず層３１７が均一にドープされる場合、Ｐ‐Ｎ接合は共有結合４３７の形成後に接合インターフェースに配置される。
２．当技術分野に公知のフォトリソグラフィと反応性イオンエッチングによって、例えば柱３２８とトレンチ３２９という態様に層３１７をパターニングすることで、基板ウェハ３２０にパターニングされたＳｉ層３２７を設ける。Ｓｉ柱３２８の幅は、約１〜１００μｍ以内、最も好ましくは約２〜２０μｍの間の範囲に及ぶ。トレンチ３２９の幅は、約２〜６μｍの間、好ましくは約３〜５μｍの間の範囲に及ぶ。Ｓｉ柱３２８の高さは、約２〜１０μｍの間、好ましくは約５〜８μｍの範囲に及ぶ。Ｓｉ柱３２８の側壁上での反応性イオンエッチング工程によって誘発された損傷は、例えば酸化ステップにおいて、側壁も不動態化される方法によって、除去されうる。その後、当技術分野に公知の方法による表面清掃によってパターニングされたＳｉ層３２７はエピレディに変化する。
３．吸収層３３１をエピレディでパターニングされたＳｉ層３２７のＳｉ柱３２８上でエピタキシャル成長させることで、エピタキシャル吸収ウェハ３３０を提供する。吸収層は狭いトレンチによって分離された表面３３２を備えた高抵抗性吸収体結晶３３１という態様に成長させることでピクセル化されるのが好ましい。この方法によって、吸収層とパターニングされたＳｉ層３２７との温度の不一致は、いかなる層のクラックをも誘発しない。吸収層の材料は約２０〜８０％以内が好ましく、約７０〜８０％以内の高いＧｅ含有率を有するＳｉＧｅ合金であるのがより好ましい。上限約８０％の組成の合金層は、Ｘ線ピクセル検出器の漏洩電流の低減が期待される純Ｇｅよりも大きいバンドギャップを備えた、Ｓｉ状のバンド構造を有する（Ｊ．Ｗｅｂｅｒ ｅｔ ａｌ．ｉｎ Ｐｈｙｓ．Ｒｅｖ．Ｂ ４０，５６８３‐５６９３（１９８９）を例として参照し、開示された内容全体は本件に組み込まれる）。好ましい実施形態では、ＳｉＧｅ吸収層は厚み１００〜３００μｍの高抵抗性Ｐ‐導電層であり、その抵抗率は、例えばＧｅ含有率が７５％の場合、約６×１０^４Ωｃｍである。任意で、Ｐ‐型導電は、例えばエピタキシャル成長間のボロンドープ材の微量追加によって保証されうる。実施形態の一態様では、ＳｉＧｅ吸収層はＧｅの最大含有率が上限約１〜２％の低い傾斜度に線形的に組成傾斜されるのが好ましく、最終Ｇｅ含有率に応じてその後厚みが拡張される。これは、パターニングされたＳｉ層３２７を備えたインターフェースで発核させるミスフィット転位を回避するのに有益であると発見された（Ｖｏｎ Ｋａｎｅｌによる国際特許出願第ＷＯ２０１６／０９７８５０を例として参照し、開示された内容全体は本件に組み込まれる）。高抵抗性吸収体結晶３３１は任意でドープ層３３３を被せてもよく、例えばその厚みの範囲は１〜５μｍである。どのように吸収体ウェハが共有結合ピクセル検出器に組み込まれるかによって、層３３３は、実施形態４００における、バックコンタクト４７２のオーム挙動を容易化する低抵抗性の高Ｐ‐ドープキャップ層か、または実施形態５００における、吸収体ウェハ内でキャリア分離のためにｐーｎ接合を提供する高抵抗性Ｎ‐ドープ層か、どちらか一方となる。
４．エピタキシャル吸収体ウェハ３４０を提供し、Ｓｉ柱３２８間のトレンチと結晶３３１を分離するトレンチとが充填材３４９で充填される。トレンチの充填は後続の工程ステップのための吸収体構造に対する、より良い機械的安定性を提供し、後続の工程ステップは、キャリアウェハ接合、基板薄葉化、読み出しウェハへの共有結合が含まれる。充填は、好ましくは当技術分野に公知の原子層蒸着（ＡＬＤ）ステップによって実行されてもよい。充填材は、例えばＳｉＯ_２、Ａｌ_２Ｏ_３、またはその２つを組み合わせたものでもよい。
５．追加の酸化物層３５１をエピタキシャル結晶３３１の表面３３２に組み込むエピタキシャル吸収体ウェハ３５０を提供する。酸化物層３５１は、例えばプラズマ化学気相蒸着（ＰＥＣＶＤ）によって蒸着され、例えば化学機械研磨（ＣＭＰ）の平坦化ステップによって平坦化される。平坦化された酸化物層３５１はさらに粒子を含まないものに変化され、その表面３５２は、例えば当技術分野に公知のプラズマ活性化ステップによって活性化され、酸化物間融着接合が可能となる（Ｔ．Ｐｌａｃｈ ｅｔ ａｌ．ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１３，０９４９０５（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。
６．キャリアウェハ３６０を提供する。そのキャリアウェハは、例えば下面３６１と上面３６２とを備えた酸化Ｓｉウェハであってもよい。キャリアウェハ３６０の上面３６２は粒子を含まないものに変化され、例えばプラズマ活性化ステップによって活性化され、酸化物間融着接合が可能となる（Ｔ．Ｐｌａｃｈ ｅｔ ａｌ．ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１３，０９４９０５（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。
７．吸収体ウェハの酸化物表面３５２とキャリアウェハの酸化表面３６２との間の強い低温酸化物間ウェハ接合を組み込む接合ウェハスタック３７０を提供する。
８．酸化物間ウェハ接合３７１によってキャリアウェハ３６０に接合された薄葉化吸収体ウェハ３８１を組み込む接合センサウェハスタック３８０を、基板ウェハ３１０を約１０〜３０μｍ、または好ましくは約１５〜２０μｍの厚みに薄葉化することで、またはウェハ３１０がＳＯＩウェハの場合、例えばグラインディングとスピンまたはグラインディング、ポリッシング、エッチング工程の組み合わせによってＳＯＩウェハの基板３１３とＢＯＸ３１４を除去することで、提供する。薄葉化Ｓｉウェハの表面３８６は、平坦かつ平滑になり、例えば０．２〜０．４ｎｍで共有ウェハ接合に十分な低さの表面粗度となるために、追加的に化学機械研磨ステップを受けてもよい。また、後続の薄葉化された読み出しウェハへの共有結合のために粒子を含まないものに変化するために、清掃ステップを受けてもよい。

次に図５を参照すると、薄葉化読み出しウェハと、エピタキシャル吸収層を備えた吸収体ウェハとの共有結合を組み込むモノリシックピクセル検出器の処理シーケンス第１の実施形態４００は、以下のステップから構成される。
１．第１キャリアウェハに接合された薄葉化読み出しウェハ４１５を組み込む読み出しウェハスタック４１０を提供し、第１キャリアウェハは酸化物層４１４を備えた酸化Ｓｉウェハ４１３を含んでなるのが好ましい。キャリアウェハの酸化物層４１４は、例えば読み出しウェハ４１５の平坦化された酸化物層４１８に、安定した酸化物間結合４１９で接合されている。代替的に、キャリアウェハ４１３と読み出しウェハ４１５とが中間ポリマー層によって結合されている場合、結合４１９はポリマー結合であってもよい。読み出しウェハスタック４１０の下面４１１は、ＣＭＯＳ処理された読み出し電子回路を組み込む薄層化Ｓｉ層の、平坦化され、粒子を含まない表面である。下面４１１は平坦かつ平滑で、表面粗度は約０．２〜０．４ｎｍと共有ウェハ接合に十分低い。読み出しウェハスタック４１０の上面４１２は第１キャリアウェハの表面である。読み出し電子回路１６５、２１５、４１５を含むＳｉ層１１７、１２７、１６７、４１７は、任意で反対のドーピングタイプ１１７’、１２７’、１６７’、４１７’の薄層から追加的に構成されてもよく、集電体インプラント１２３、４２３を含む層１１７、１２７、１６７、４１７のドーピングタイプはインプラント１２３、４１３と同型であるのが好ましい。薄葉化読み出しウェハ４１５の層の厚みとドーピングレベルは実施形態１００および２００のものと同様であるのが好ましい。
２．好ましくは安定した酸化物間結合３７１、４２４で吸収体ウェハ３８１、４８１上の平坦化された酸化物層３５１、４２８に接合された酸化Ｓｉウェハ３６０、４２６を含んでなる第２キャリアウェハに接合された薄葉化吸収体ウェハ３８１、４８１を組み込むセンサウェハスタック３８０、４２０を提供する。吸収体ウェハ３８１、４８１はパターニングされたＳｉ基板３２７、４２７上の分離エピタキシャル吸収体結晶３３１、４４１を材料とする吸収層から構成されるのが好ましい。センサウェハスタック３８０、４２０は下面３６１、４２１を有し、その下面は第２キャリアウェハの表面である。センサウェハスタック３８０、４２０の上面３８６、４２２は、薄葉化吸収体ウェハ３８１、４８１の平坦化された粒子を含まない表面であり、その表面粗度は約０．２〜０．４ｎｍと共有ウェハ接合に十分低い。吸収体ウェハ３８１、４８１の基板Ｓｉ層４２７は任意で２つの副層３１９と３１９’、４２５と４２５’からなり、これらは反対のドーピングタイプまたは導電型である。吸収体層３３１、４４１に隣り合う副層３１９、４２５は吸収体層３３１、４４１と同じ導電型であるのが好ましい一方で、副層３１９’、４２５’はＣＭＯＳ処理された読み出し部かを組み込むＳｉ層１１７、１２７、１６７、４１７と同じ導電型であるのが好ましい。読み出しウェハ４１５が、集電体インプラント１２３、４２３と反対のドーピングタイプを備えた任意の副層１１７’、１２７’、１６７’、４１７’から構成される場合、エピタキシャル吸収層３３１、４４１のための基板を形成するＳｉ層３１７、３２７、４２７は副層１１７’、１２７’、１６７’、４１７’と同じドーピングタイプに、均一にドープされるのが好ましい。このドーピングシーケンスのため、検出器作動中の正孔分離に関するＰ‐Ｎ接合は吸収体ウェハ３８１、４８１内に配置される。他方、読み出し電子回路を組み込むＳｉ層が、いかなる反対のドーピングタイプの追加層からも構成されない場合、吸収層３３１、４４１のＳｉ基板３１７、３２７、４２７が、反対のドーピングタイプの副層３１９と３１９’、４２５と４２５’から構成される一方で、出器作動中の正孔分離に関するＰ‐Ｎ接合は吸収体ウェハ３８１、４８１内に配置される。ＣＭＯＳ電子回路２１５、４１５を含むＳｉ層も、吸収体ウェハ３８１、４８１のどちらも、いかなる反対のドーピングタイプの副層をも含まない場合、検出器作動中の正孔分離に関するＰ‐Ｎ接合は、Ｓｉ基板層３１７、３２７と吸収層３３１、４４１とが同じドーピングタイプで、ＣＭＯＳ処理された読み出し電子回路を含むＳｉ層と反対のドーピングタイプであるという条件のもと、共有結合されたインターフェース２３７、４３７に配置される。副層４２５、４２５’の厚みとドーピングレベルは実施形態３００の副層３１９、３１９’と同様であるのが好ましい。実施形態３００と同様、吸収体層４４１はＳｉＧｅ合金であるのが好ましく、Ｇｅ含有率は約２０〜８０％以内、より好ましくは約７０〜８０％以内である。ＳｉＧｅ吸収体層の抵抗率にも同じことが当てはまり、高抵抗性Ｐ‐導電層であるのが好ましく、例えばＧｅ含有率が７５％の場合、抵抗率は約６×１０^４Ωｃｍである。さらに、ＳｉＧｅ吸収体層が、パターニングされたＳｉ層３２７を備えたインターフェースで発核させるミスフィット転位を回避するために、Ｇｅの最大含有率が上限約１〜２％の低い傾斜度に組成傾斜されることは有利といえる。エピタキシャル吸収体結晶３３１、４４１は、ステップ７でのオーミック接触の形成を容易化するために、例えば厚み１〜２μｍの重濃度Ｐ‐ドープキャップ３３３、４３３を任意で被せてもよい。
３．読み出しウェハスタック１６０、４１０、５１０の表面１６６、４１１、５１１とセンサウェハ５２０の表面５２２とを、例えばＨＦ浸漬、またはプラズマ活性化、またはその２つの組み合わせによって活性化し、それによって共有ウェハ接合の準備のために両方の表面を酸化物と損傷のないものに変化させて、読み出しウェハスタック５１０とセンサウェハウェハ５２０との間の低温共有結合５３７を形成することでウェハスタック５３０を設ける。共有結合５３７は室温で形成されるのが好ましく、４５０℃未満の温度で任意のアニーリングを施されてもよい。アニーリング温度は４００℃未満が好ましく、より好ましくは３５０℃未満、例えば２００〜３００℃などの温度に保たれる。
４．例えばグラインディングとスピンエッチングまたはプラズマエッチングまたはグラインディング、ポリッシング、エッチング工程の組み合わせによって、第２キャリアウェハ３６０、４２６を薄葉化吸収体ウェハ３８１、４８１から除去することで、ウェハスタック４４０を提供する。それによって吸収体層３３１、４４１の酸化物層３５１、４２８はエッチストップとして作用するが、このエッチストップはその後、例えば他のプラズマエッチングステップによって除去され、吸収体層３３１、４４１の表面３３２、４４２を露出させる。
５．例えばグラインディングとスピンエッチングまたはプラズマエッチングまたはグラインディング、ポリッシング、エッチング工程の組み合わせによって、第１キャリアウェハ４１３を部分的または完全に除去することで、薄葉化された接合ウェハスタック４５０を提供する。キャリアウェハ４１３の一部である４５３の厚みを、例えば１００〜２００μｍに任意に保つことは検出器構造の機械的安定性に有益であるといえる。
６．任意のＳｉ層４５３と酸化物層４１４、４１６、４１８とを貫通するホール４６２を、例えば一連のプラズマエッチングステップによってエッチングすることで、読み出しウェハ４１５の電気接触パッド４６４を露出させる。その後、コンタクトホール４６２は、接触の容易化のために、例えば電気接点をプリント回路基板に提供するボールポイントボンディングによって、金属で充填されてもよい。
７．図１Ａ〜図１Ｃに従い、読み出しウェハ４１５とセンサウェハ４８１との間のＰ‐Ｎ接合を空乏化させるために、吸収体ウェハ４８１の吸収体層４４１の表面４４２に金属性バックコンタクト４７２を設けることで、モノリシックピクセル検出器４７０を完成させる。

次に図６を参照すると、エピタキシャル吸収層を備えた薄葉化読み出しウェハと吸収体ウェハとの共有結合を組み込むモノリシックピクセル検出器を構成する処理シーケンスの第２実施形態５００は、以下のステップから構成される。
１．キャリアウェハに接合された薄葉化読み出しウェハ５１５を組み込む読み出しウェハスタック５１０を提供し、キャリアウェハは酸化物層５１４を備えた酸化Ｓｉウェハ５１３を含んでなるのが好ましい。キャリアウェハの酸化物層５１４は、例えば安定した酸化物間結合５１９で、読み出しウェハ５１５の平坦化された酸化物層５１８に接合される。代替的に、キャリアウェハ５１３と読み出しウェハ５１５とが中間ポリマー層によって結合されている場合、結合５１９はポリマー結合であってもよい。読み出しウェハスタック５１０の下面５１１は、
２．ＣＭＯＳ処理された読み出し電子回路を組み込む薄層化Ｓｉ層５１７の、平坦化され、粒子を含まない表面である。下面５１１は、例えば化学機械研磨で平坦化され、表面粗度は約０．２〜０．４ｎｍと共有ウェハ接合に十分低い。読み出しウェハスタック５１０の上面５１２はキャリアウェハの表面である。読み出し電子回路１６５、２１５、４１５、５１５を含むＳｉ層１１７、１２７、１６７、４１７、５１７は、任意で反対のドーピングタイプ１１７’、１２７’、１６７’、４１７’、５１７’の薄層を追加的に含んでもよく、集電体インプラント１２３、４２３、５２３を含む層１１７、１２７、１６７、４１７、５１７のドーピングタイプはインプラント１２３、４１３、５２３と同型であるのが好ましい。薄葉化読み出しウェハ５１５の層の厚みとドーピングレベルは実施形態１００、２００、および４００のものと同様であるのが好ましい。
３．センサウェハ５２０に下面５２１と上面５２２とを設ける。センサウェハ５２０はＳｉ柱５２８という態様にパターニングされたＳｉ基板５２４上で分離された高抵抗性吸収体結晶５４１という形状のエピタキシャル層から構成されるのが好ましい。Ｓｉ基板５２４は基板５２６、酸化膜（ｏｘｉｄｅ ｂｏｘ）５１４、Ｓｉ層５２７を備えたＳＯＩウェハであってもよい。代替的に、Ｓｉ基板５２４は、Ｓｉ柱という態様にパターニングされた標準的なＳｉウェハであってもよい。どちらの場合においても、Ｓｉパターンの寸法（幅、間隔、深さ）は実施形態３００で与えられる。実施形態４００と比較すると、Ｓｉ基板５２４はいかなる特定のドーピングタイプやドーピングレベルも要求しない。センサウェハ５２０の上面５２２は粒子が含まれない表面で、平坦かつ平滑にし、表面粗度を約０．２〜０．４ｎｍと共有ウェハ接合に十分な低さにするために、例えば化学機械研磨ステップによって平坦化された表面である。実施形態３００、４００と同様、吸収体層５４１は約２０〜８０％内であるのが好ましく、約７０〜８０％内の高いＧｅ含有率を備えたＳｉＧｅ合金であるのがより好ましい。ＳｉＧｅ吸収体層の含有率にも同じことが当てはまり、高抵抗性Ｐ‐導電層であるのが好ましく、例えばＧｅ含有率が７５％の場合、抵抗率は約６×１０^４Ωｃｍである。吸収体結晶５４１は、例えば厚み２〜５μｍの高抵抗性Ｎ‐ドープキャップを任意で被せてもよく、読み出しウェハ５１０のＳｉ層５１７が均一にドープされる場合、つまり薄層５１７’が存在しない場合に、吸収体層内でＰ‐Ｎ接合を提供する。
４．例えばＨＦ浸漬、プラズマ活性化、またはその２つの組み合わせによって、読み出しウェハスタック１６０、４１０、５１０の表面１６６、４１１、５１１と、センサウェハ５２０の表面５２２とを活性化し、両方の表面を酸化物と損傷を含まないものに変化させて、共有ウェハ接合を可能にし、読み出しウェハスタック５１０とセンサウェハ５２０との間に低温共有結合５３７を形成することによってウェハスタック５３０を提供する。共有結合５３７は室温で形成されるのが好ましく、４５０℃より低い温度で任意のアニーリングを施されてもよい。アニーリング温度は４００℃より低い温度が好ましく、より好ましくは３５０℃より低い温度、例えば２００〜３００℃などの温度に保たれる。
５．例えばグラインディングとスピンエッチングまたはプラズマエッチングまたはグラインディング、ポリッシング、エッチング工程の組み合わせによって吸収体ウェハ５２０の基板５２４を除去することでウェハスタック５４０を提供する。基板５２４がＳＯＩウェハである場合、Ｓｉ層５２７も除去される前に酸化物層５１４は部分的なエッチストップとして作用する。実施形態では、基板柱５２８に隣り合うエピタキシャル結晶５４１の下面５４４も除去され、基板５４３を備えた幾分短い吸収体結晶５４１’から構成される吸収体ウェハを生成するのが好ましい。エピタキシャル結晶５４１の下面５４４から数μｍ、例えば２〜５μｍを除去することで、ＳｉＧｅ合金が非常に低い傾斜度で傾斜されない限り、ＳｉＧｅ／Ｓｉインターフェースに常在する結晶欠陥に関するミスフィットを解消するという利点がある。
６．例えばグラインディングとスピンエッチングまたはプラズマエッチングまたはグラインディング、ポリッシング、エッチング工程の組み合わせによってキャリアウェハ５１３を部分的にまたは完全に除去することで、薄葉化された接合ウェハスタック５５０を提供する。キャリアウェハ５１３の一部である５５３の厚みを、例えば１００〜２００μｍに任意に保つことは、検出器構造の機械的安定性に有利であるといえる。
７．任意のＳｉ層５５３と酸化物層５１４、５１６、５１８とを貫通するホール５６２を、例えば一連のプラズマエッチングステップによってエッチングすることで、読み出しウェハ５１５の電気接触パッド５６４を露出させる。その後、コンタクトホール５６２は、接触の容易化のために、例えば電気接点をプリント回路基板に提供するボールポイントボンディングによって、金属で充填されてもよい。
８．図１Ａ〜図１Ｃに従い、読み出しウェハ５１５とセンサ層５４１’との間のＰ‐Ｎ接合を空乏化させるために、ピクセル化された吸収体層５４１’に金属性バックコンタクト５７２を設けることで、モノリシックピクセル検出器４７０を完成させる。

（医療、産業、科学的システムおよび方法における電磁吸収放射線検出器の例示的な適用）
本発明のピクセル検出器は、以下に記載の医療的、産業的、その他の発明に統一され、その手法で使用される。

（近赤外線検出器の実施例）
本発明のピクセル検出器は短波長赤外線用Ｇｅセンサを備えたＣＭＯＳ集積撮像システムであり、その波長の範囲は約１〜１．６μｍが好ましい。検出器は可視範囲の電磁スペクトラムに到達するより短い波長にも等しく感度が良い。Ｓｉ基板上のエピタキシャルＧｅ成長を用いる方法に比べ、本発明のＧｅ吸収層は貫通転位や積層欠陥などの拡張欠陥がない（Ｌ．Ｃｏｌａｃｅ ｅｔ ａｌ．ｉｎ ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ １９，１８１３‐１８１５（２００７）を例として参照し、開示された内容全体は本件に組み込まれる）。本発明の接合ステップはすべて室温かその付近で実行されるため、高い基板温度を要求するエピタキシャル成長方法に比べて、バックエンド工程での完全実行が可能である（Ｃ．Ｓ．Ｒａｆｆｅｒｔｙ ｅｔ ａｌ．ｉｎ Ｐｒｏｃ．ｏｆ ＳＰＩＥ ６９４０，６９４０Ｎ（２００８）およびＩ．Ａｂｅｒｇ Ｉ．ｅｔ ａｌ．ｉｎ ＩＥＤＭ ２０１０，ｐｐ．３４４を例として参照し、開示された内容全体は本件に組み込まれる）。それらの構成によると、本発明のピクセル検出器は１００％のフィルファクタを特徴とする。ピクセルサイズは特定用途の要件に関係なく、約２×２μｍ^２から２０×２０μｍ^２かさらに大きいものまで広範囲から選ばれる。同様にセンサの厚みは検出される波長範囲にしたがって選ばれる。例えば波長が１．５５μｍの場合、１５μｍの厚みがセンサを通過する放射線の５０％を吸収することが求められ、波長が１μｍの場合、厚みは０．５μｍで十分である。吸収率が９０％の場合、対応する数字はそれぞれ、波長が１．５５μｍの場合は５０μｍ、１μｍの場合は１．５μｍである。しかし、アバランシェ領域が接合インターフェース付近の読み出しウェハ内に導入される場合、短波長領域が約１〜１．３μｍの範囲の場合のセンサの厚みをはるかに薄く保つことが可能となる（例えば、１〜２μｍ、または０．５〜１μｍ、さらには０．２〜０．５μｍ）。Ｇｅ／Ｓｉアバランシェフォトダイオードは光工学用途のためエピタキシャルＧｅ成長で形成される（Ｙ．Ｋａｎｇ ｅｔ ａｌ．ｉｎ Ｎａｔｕｒｅ Ｐｈｏｔｏｎｉｃｓ ３，５９（２００９）およびＪ．Ｅ．Ｂｏｗｅｒｓ ｅｔ ａｌ．ｉｎ Ｐｒｏｃ．Ｏｆ ＳＰＩＥ ７６６０，７６６０３Ｈ（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる）。接合Ｇｅウェハは、例えばグラインディング、スピンエッチングまたはプラズマエッチング、および化学金属研磨によって、または当技術分野に公知の低温層転写技術（Ｉ．Ｐ．Ｆｅｒａｉｎ ｅｔ ａｌ．ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１０７，０５４３１５（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる）によって、１μｍ以下の厚みまで薄葉化されうる。

リーク暗電流を低減させるため、検出器は、例えばペルチェ素子によって冷却されてもよい。アバランシェ領域が存在しない場合、読み出しウェハの集電体下のＳｉとセンサウェハとが効率的な集電のために完全空乏に近い状態に達するという条件下で検出器を作動させるのがよい。

（ディスプレイの実施例）
本発明のピクセル検出器はＣＭＯＳ集積ピクセル化ＬＥＤディスプレイシステムで使用されてもよく、その場合バックコンタクト１９、２９、３９、４９に印加されるバイアス電圧の符号は逆であり、Ｐ‐Ｎ接合１８、２８、３８、４８は順方向に分極され、その順方向ではインプラント１５、２５、３５、４５、１２３、２２３は集電体というよりむしろ電流注入器として作用する。本発明では、バックコンタクト１９、２９、３９、４９、２６２は任意でパターニングされてもよい。Ｐ‐Ｎ接合１８、２８、３８、４８は吸収体ウェハ１６、２６、３６、４６、２２０に含まれるのが好ましく、放射体ウェハ１６、２６、３６、４６、２２０として作用し、その場合順バイアスＰ‐Ｎ接合１８、２８、３８、４８の下で電子正孔対が再結合し、その結果光検出と反対の工程での光子吸収下において電子正孔の発生よりむしろ光子放出がなされる。ＣＭＯＳ処理されたウェハ１１、２１、３１、４１、１６５、２１５は任意で、電流注入器１５、２５、３５、４５、１２３、２２３と同じドーピングサインにドープされた重濃度ドープ層２１’、４１’、１２７’、１６７’、２１７’から構成されてもよい。他方、吸収体／放射体ウェハ１６、２６、３６、４６、２２０は、同じドーピングサインの重濃度ドープ層５１’、２２４から構成されてもよく、共有結合インターフェース１７、２７、３７、４７、２３７上を横断する電荷の注入を改善するため、重濃度ドープ層２１’、４１’、１２７’、１６７’、２１７’を備えた低抵抗接合を形成する。放射体ウェハ１６、２６、３６、３６、４６、２２０は、ＧａＮ、例えば量子ウエルとして作用するＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮバリア層とＩｎＧａＮ層とを備えたスタックから構成されてもよく、光スペクトラムの赤色域、緑色域、青色域で放射し、ピクセル化されたＬＥＤ層に適切なフィルタを設けることで個々のピクセル色が選ばれる。これらＩＩＩ‐Ｖ族半導体層の大型Ｓｉ基板上でのエピタキシャル成長は、本発明の方法で薄葉化されたＣＭＯＳウェハに共有結合され、例えば携帯電話用の高解像度で高コントラストなディスプレイを経済的に製造する方法を提供する。ピクセルアレイにおける個々のＬＥＤのサイズは、例えば８０〜１００μｍ、または６０〜８０μｍ、または４０〜６０μｍ、２または０〜４０μｍ、さらには１０〜２０μｍの範囲である。

（質量分析撮像の実施例）
本発明のピクセル検出器は質量分析撮像（ＭＳＩ）のためのシステムおよび方法で使用されてもよい。ＭＳＩには２つの異なるアプローチ、すなわち（１）イオン化に電荷一次イオンビームを用いる二次イオン質量分析法（ＳＩＭＳ）と、（２）集束レーザー光源を用いるマトリックス支援レーザー脱離イオン化法（ＭＡＬＤＩ）とがある。いずれの態様においてもピクセル検出器を使用してよい。顕微鏡モードＳＩＭＳに関しては、Ａ．Ｋｉｓｓ ｅｔ ａｌ．ｉｎ Ｒｅｖ．Ｓｃｉ．Ｉｎｓｔｒｕｍ．８４（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる。ＭＡＬＤＩに関しては、Ｊ．Ｈ．Ｊｕｎｇｍａｎｎ ｅｔ ａｌ．，ｉｎ Ｊ．Ａｍ．Ｓｏｃ．Ｍａｓｓ Ｓｐｅｃｔｒｏｍ．２１，２０２３（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる。例えば、小型吸収体パッチと読み出しウェハの薄葉化されたドリフト領域とを組み込む本発明のピクセル化吸収体は、吸収体パッチ内の後方散乱の低減が原因で、例外的に高空間分解能を生成する。本発明のピクセル検出器の分解能は５〜２０μｍ、さらには１〜５μｍの高さである。

（非破壊検査の実施例）
本発明のピクセル検出器は非破壊検査のためのシステムおよび方法、例えばコンピュータ断層（ＣＴ）セットアップ（Ｓ．Ｐｒｏｃｚ ｅｔ ａｌ．ｉｎ ＪＩＮＳＴ ８，Ｃ０１０２５（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）で使用されてもよい。本発明のピクセル検出器は大型ＣＴの設定を簡便に行うためのより容易で安価な安定性という利点をも提供する。本発明のピクセル検出器は検査用デジタルＸ線撮影法で使用されてもよく、例えばアモルファスＳｅをベースとするフラットパネルに比べて高感度であるというのがその理由である（Ｓ．Ｋａｓａｐ ｅｔ ａｌ．ｉｎ Ｓｅｎｓｏｒｓ １１，５１１２（２０１１）を例として参照し、開示された内容全体は本件に組み込まれる）。

（セキュリティの実施例）
本発明のピクセル検出器は、例えば高い感度やスペクトラム分解能を要求する航空機荷物やその他の応用例での液体の検出および分析のためのシステムや方法で使用されてもよい。例えば、単体の半導体を材料とするセンサは、半導体化合物を材料とするセンサに比べて、はるかに良い分解能と均一性を提供する（Ｄ．Ｐｅｎｎｉｃａｒｄ ｅｔ ａｌ．ｉｎ ＪＩＮＳＴ ９，Ｐ１２００３（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。高純度Ｇｅ検出器は、例えば１２２ｋｅＶのエネルギーで１ｋｅＶ未満の分解能（ＦＷＨＭ）を有する（ｗｗｗ．ｃａｎｂｅｒｒａ．ｃｏｍを例として参照し、開示された内容全体は本件に組み込まれる）。本発明の検出器は、例えば０．５〜２ｍｍの範囲内の厚みを備えた共有結合Ｇｅウェハから構成されてもよい。リーク暗電流を低減するため、検出器は、例えば液体窒素温度まで、または約−２０℃から−８０℃まで冷却されてもよい。代替的に、高抵抗性のＧａＡｓ、ＣｄＴｅ、またはＣｄＺｎＴｅセンサを組み込むピクセル検出器は、いかなる冷却も要求しない。さらに、ＣｄＴｅやＣｄＺｎＴｅなどの高Ｚセンサは、約４０ｋｅＶより大きい光子エネルギーのときに、より感度が高い。

（投影Ｘ線撮影法（ｐｒｏｊｅｃｔｉｏｎ ｒａｄｉｏｇｒａｐｈｙ）の実施例）
本発明のピクセル検出器は投影Ｘ線撮影法システムで使用され、そのシステムでは物体を透過するＸ線は電気信号に変換されてデジタル情報が発生し、そのデジタル情報は伝達され、ローカルまたはリモートのコンピュータ画面に表示される画像に変換される。

平易なＸ線撮影によって従来の診断が得られる病態は多くある。加えて、本発明のピクセル検出器を組み込むシステムおよび方法は、例えばＣＴなどの３次元撮像のために使用されてもよい。システムおよび方法の例には、関節炎、肺炎、骨腫瘍、骨折、先天性の骨格異常などの多様な種類の診断例が含まれる。

（マンモグラフィーの実施例）
本発明のピクセル検出器はマンモグラフィーで使用してもよく、その際、高空間分解能と優れたコントラストが微小石灰化の識別には不可欠である。エピタキシャルＳｉＧｅ吸収層を組み込むピクセル検出器はトモシンセシスを組み込むマンモグラフィーの応用例に特に適し、高Ｇｅ含有率（例えば７０〜８０％）の吸収層を備えた合金の場合、１００〜３００μｍの厚みが十分な吸収を提供するために、Ｘ線管の電圧は約４０ｋｅ未満で作動される。本検出器の単一光子の計数能力は、二重エネルギーまたは多重エネルギーの作動の容易な実行を可能とし、コントラスト改善に非常に有利であると証明されている（Ｍ．Ｄ．Ｈｏｒｎｉｇ ｅｔ ａｌ．ｉｎ Ｐｒｏｃ．ｏｆ ＳＰＩＥ Ｖｏｌ．８３１３，８３１３４Ｏ（２０１２）を例として参照し、開示された内容全体は本件に組み込まれる）。本発明のピクセル検出器の空間分解能は、例えば１００〜２００μｍ、好ましくは５０〜１００μｍの間、さらには２０〜５０μｍの範囲である。

さらに小さいピクセルサイズ、例えば１０〜２０μｍ、さらには５〜１０μｍの場合には、本発明のピクセル検出器はＸ線位相コントラスト撮像を可能とし、検出器前の吸収格子は解消される。これは該検出器を組み込むシステムをはるかに単純なものにし、連携および操作をはるかに容易にする。さらには、例えば本発明の検出器がマンモグラフィーの微小石灰化分析のために位相コントラスト撮像に使用される場合、線量の２分の１低減を可能とする。

（画像下治療の実施例）
モノリシックＣＭＯＳ集積ピクセル検出器の導入によって、Ｘ線透視装置の設計におけるヨウ化セシウム（ＣｓＩ）スクリーンの置換が可能となる。このため、応用分野が同じであっても、本発明で用いられるＣＢＣＴの定義としては「Ｘ線透視装置」よりも「４次元ＣＴ」（４ＤＣＴ）の方がより正確である。モノリシックＣＭＯＳ集積ピクセル検出器の光子計数は、運動中の解剖学的構造のリアルタイム撮像を可能とし、この方法は任意で造影剤によって増補される。造影剤は、解剖学的な輪郭や血管、例えば泌尿生殖システムまたは胃腸管などの様々な器官の機能を描写するために、患者の体内に嚥下または注射することで投与される。現在常用されている造影剤は２つある。バリウム硫酸（ＢａＳｏ_４）は胃腸管の評価のために被検体に経口または直腸から投与される。様々な配合のヨウ素は、経口、直腸、動脈内、静脈内の経路から投与される。これらの造影剤はＸ線を吸収または散乱し、リアルタイム撮像に伴い、血管系における消化管または血流内の力学的な生理的工程の撮像を可能にする。また、ヨード造影剤は、異常（例えば腫瘍、嚢胞、炎症部など）の可視化のため、異常部位では通常の組織とは異なる濃度で濃縮される。さらに、本発明の光子計数検出器が提供するエネルギー分解能は追加画像コントラストを提供し、造影剤の濃度は低減または完全解消される。

より一般的には、コーンビームＣＴ（ＣＢＣＴ）はＩＶＲ（インターベンショナルラジオロジー）システムおよび方法において使用される。インターベンショナルラジオロジーには本件で説明されたピクセル検出器、特に高Ｚセンサを組み込むピクセル検出器を有するシステムおよび方法を用いた撮像システムによって誘導される低侵襲処置が含まれる。それらの処置は診断的なものか、血管造影法などの治療やそれに用いられるシステムに関する。この例示的なシステムには、末梢血管疾患、腎動脈狭窄、下大静脈フィルタ配置、胃瘻チューブ配置、胆管ステント介入および肝性介入（ｈｅｐａｔｉｃ ｉｎｔｅｒｖｅｎｔｉｏｎ）の診断および／または治療のためのシステムが含まれる。また、画像誘導型の整形、胸部、腹部、頭頸部および神経の外科処置や、生検、近接照射治療、体外放射線治療、経皮ドレナージおよびステント配置、または高周波アブレーションなどの非血管造影処置も含まれる。ピクセル検出器を用いたシステムの介助により生成された画像は、誘導のために用いられる。ピクセル検出器の介助により生成された画像は、介入的な放射線科医が被検体の病状が見られる部位まで体内に機器を誘導することを可能にするマップを提供する。これらのシステムおよび方法により、例えば血管造影的介入のある処置、画像誘導型の整形、胸部、腹部、頭頸部および神経の外科処置や、生検、近接照射治療、体外放射線治療、経皮ドレナージおよびステント配置、または高周波アブレーションなどの非血管造影処置において、被検体の身体的組織の外傷を最小限に抑え、感染率、回復期間および入院日数を低減する。

総じて、本発明のピクセル検出器は複数の部品を含む。第１部品は、第１導電型を有するようドープされた高抵抗層１２７、１６７、２１７、４１７、５１７を少なくとも１つ備えたシリコン読み出しウェハ１１、２１、３１、１２０、１３０、１６５、２１５、４１５、５１５であって、前記層はＣＭＯＳ処理された読み出し電子回路を有する。第２部品は、第１導電型を有するようドープされた集電体用インプラント１５、２５、３５、１２３、２２３、４２３、５２３であって、前記インプラントは読み出しウェハと連通し、検出器ピクセルを定義する。第３部品は、少なくとも第２導電型を有する単結晶材と金属性バックコンタクト１９、２９、３９、２６２、４７２、５７２とを材料とする吸収体ウェハ１６、２６、３６、２２０、４８１、５４１’である。第４部品は外部のプリント回路基板と連通するコンタクトパッド１２４、２５４、４６４、５６４である。シリコンウェハと吸収体ウェハとは共有結合され、モノリシックユニットを形成する。モノリシックユニットは第１導電型層と第２導電型層とによって形成されるＰ‐Ｎ接合を組み込む。Ｐ‐Ｎ接合の空乏領域は接合インターフェース１７、２７、３７、２３７、４３７、５３７上で拡張する傾向にあり、電子正孔対が吸収体ウェハ内に吸収された電磁吸収放射線によって発生する場合および逆バイアスがバックコンタクトに印加される場合に、電子正孔対は反対方向に移動する電荷に分離する。集電体は接合インターフェースを横断する電荷を受けるように配置される。読み出し電子回路は電荷をデジタル信号に変換するようにされ、デジタル信号はコンタクトパッド１２４、２５４、４６４、５６４を介して外部のプリント回路基板に到達する。ここで、それらは蓄積、処理、コンピュータ画面上の画像としての表示が可能である。シリコンウェハ１１、２１、３１、４１、２１７とシリコン層２１’、４１’、２１７’、および吸収体ウェハ１６、２６、３６、４６、２２０と吸収体ウェハ層５１’、５１、５２、２２４とがより高いドーピングレベルにドープされると、Ｐ‐Ｎ接合１８、２８、３８、４８が逆方向にバイアスされる場合に本発明のピクセル検出器は検出器モードで作動し、Ｐ‐Ｎ接合１８、２８、３８、４８は順方向にバイアスされる場合にディスプレイモードで作動する。

本願で開示および説明される特定の実施形態は、本発明の代表的および最適な態様を示すものであって、本発明の範囲を制限することを意図したものでは決してないことを理解されたい。

本発明は以下のポイントに要約できる。
１．電磁吸収放射線検出のためのモノリシックＣＭＯＳ集積ピクセル検出器１０、２０、３０、４０、２６０、４７０、５７０であって、
ａ．第１導電型を有するようドープされた層１２７、１６７、２１７、４１７、５１７であって、ＣＭＯＳ処理された読み出し電子回路から構成される層を少なくとも１つ備えたシリコン読み出しウェハ１１、２１、３１、４１、１２０、１３０、１６５、２１５、４１５、５１５と、
ｂ．第１導電型を有するようドープされた集電体用インプラント１５、２５、３５、４５、１２３、２２３、４２３、５２３であって、読み出し電子回路と連通して検出器ピクセルを定義するインプラントと、
ｃ．少なくとも第２導電型から構成される素材と金属性バックコンタクト１９、２９、３９、４９、２６２、４７２、５７２とを材料とする吸収体ウェハ１６、２６、３６、４６、２２０、４８１、５４１’と、
ｄ．外部プリント回路基板と連通するコンタクトパッド１２４、２５４、４６４、５６４と、
から構成される方法であり、シリコンウェハと吸収体ウェハとが共有結合してモノリシックユニットを形成し、モノリシックユニットが第１導電型層と第２導電型層とによって形成されるＰ‐Ｎ接合からなり、集電体が接合インターフェースを横断する電荷を受け、登録電荷が一般に診断目的のための処理装置によって処理される検出器。
２．特徴セット１の検出器であって、さらにＰ‐Ｎ接合の空乏領域が接合インターフェース１７、２７、３７、２３７、４３７、５３７上で拡張する傾向にあって吸収体ウェハ内に吸収された電磁吸収放射線によって電子正孔対が発生する場合および逆バイアスがバックコンタクトに印加される場合に、電子正孔対が反対方向に移動する電荷に分離する検出器。
３．特徴セット１の検出器であって、読み出し電子回路が前記電荷をデジタル信号に変換するようにされ、デジタル信号がコンタクトパッド１２４、２５４、４６４、５６４を介して外部のプリント回路基板で蓄積、処理、そして／またはコンピュータ画面上に画像として表示される検出器。
４．特徴セット１の検出器であって、吸収体ウェハ１６、２６、３６、４６、２２０、４８１、５４１’が単結晶材を材料とする検出器。
５．上記特徴セットのいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、Ｐ‐Ｎ接合１８が接合インターフェース１７、２７、３７、２３７、４３７、５３７に配置されている検出器。
６．上記特徴セット１〜４のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、シリコン読み出しウェハ１１、２１、３１、１２０、１３０、１６５、２１５、４１５、５１５が、第２導電型を有するようドープされた高抵抗層１２７’、１６７’、２１７’、４１７’、５１７’からなり、Ｐ‐Ｎ接合２８がシリコン読み出しウェハ１１、２１、３１、１２０、１３０、１６５、２１５、４１５、５１５内に配置されている検出器。
７．上記特徴セット１〜４のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、吸収体ウェハ４６、２２０、３８１、４８１、５４１’が第１導電型層５１、２２４、３１９’、４２５’、５３３からなり、Ｐ‐Ｎ接合が吸収体ウェハ４６、２２０、３８１、４８１、５４１’内に配置されている検出器。
８．上記特徴セットのいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、ピクセルサイズが集電体用インプラントの間隔によって定義される検出器。
９．特徴セット８のモノリシックＣＭＯＳ集積ピクセル検出器であって、ピクセルサイズが５〜２０μｍ、２０〜５０μｍ、５０〜１００μｍ、および１００〜２００μｍからなる範囲の群から１つ選ばれる検出器。
１０．特徴セット１〜９のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、読み出しウェハが約１０〜１００μｍの厚みを有する検出器。
１１．特徴セット１〜９のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、読み出しウェハが１０〜５０μｍの厚みを有する検出器。
１２．特徴セット１〜９のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、読み出しウェハが１０〜２０μｍの厚みを有する検出器。
１３．特徴セット１のモノリシックＣＭＯＳ集積ピクセル検出器であって、読み出しウェハの少なくとも１つのドープ層１２７、１６７、２１７、４１７、５１７が１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を備えた高抵抗層である検出器。
１４．特徴セット６のモノリシックＣＭＯＳ集積ピクセル検出器であって、読み出しウェハの層１２７’、１６７’、２１７’、４１７’、５１７’が１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を備えた高抵抗層である検出器。
１５．特徴セット１のモノリシックＣＭＯＳ集積ピクセル検出器であって、吸収体ウェハがＳｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅ合金、ＧｅＡｓ、ＣｄＴｅ、ＣｄＺｎＴｅ合金、ＧａＮ、ＡｌＧａＮ合金、ＩｎＧａＮ合金、ＡｌＩｎＧａＮ合金からなる材料群から１つ選ばれる材料からなる検出器。
１６．特徴セット１のモノリシックＣＭＯＳ集積ピクセル検出器であって、吸収体ウェハがシリコン基板上のエピタキシャル吸収層からなるモノリシックＣＭＯＳ集積ピクセル検出器。
１７．特徴セット１６のモノリシックＣＭＯＳ集積ピクセル検出器であって、シリコン基板が１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を有する検出器。
１８．特徴セット１６または１７のモノリシックＣＭＯＳ集積ピクセル検出器であって、シリコン基板が１０〜３０μｍおよび１５〜２０μｍからなる厚み範囲の群から１つ選ばれる範囲の厚みからなる検出器。
１９．特徴セット１６〜１８のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、Ｓｉ基板がトレンチによって分離された柱の態様でパターニングされ、柱の幅が１〜１００μｍおよび２〜２０μｍからなる幅範囲の群から１つ選ばれ、トレンチの幅が２〜６μｍおよび３〜５μｍからなる幅範囲の群から１つ選ばれる検出器。
２０．特徴セット１６〜１９のいずれかのモノリシックＣＭＯＳ集積ピクセル検出器であって、エピタキシャル吸収層がＳｉＧｅ合金層である検出器。
２１．特徴セット２０のモノリシックＣＭＯＳ集積ピクセル検出器であって、ＳｉＧｅ合金層がピクセル化される検出器。
２２．特徴セット２１のモノリシックＣＭＯＳ集積ピクセル検出器であって、ピクセル化されたＳｉＧｅ合金層が２０〜８０％のＧｅ含有率を有する検出器。
２３．特徴セット２１のモノリシックＣＭＯＳ集積ピクセル検出器であって、ピクセル化されたＳｉＧｅ合金層が７０〜８０％Ｇｅ含有率を有する検出器。
２４．特徴セット２１のモノリシックＣＭＯＳ集積ピクセル検出器であって、ピクセル化されたＳｉＧｅ合金層が組成上、最終Ｇｅ含有率までアップグレードされる検出器。
２５．特徴セット２４のモノリシックＣＭＯＳ集積ピクセル検出器であって、最終Ｇｅ含有率が２０〜８０％および７０〜８０％からなる含有率範囲の群から１つ選ばれる検出器。
２６．特徴セット１６のモノリシックＣＭＯＳ集積ピクセル検出器であって、エピタキシャル吸収層が０．５〜１．５μｍ、０．４〜１．０μｍ、および０．２〜０．５μｍからなる厚み範囲の群から１つ選ばれた厚みを備えたＧｅ層である検出器。
２７．特徴セット２０〜２５のいずれか１つのＣＭＯＳ集積ピクセル検出器であって、エピタキシャル吸収層が１００〜３００μｍの厚みを有する検出器。
２８．電磁吸収放射線の検出のためのモノリシックＣＭＯＳ集積ピクセル検出器を形成する方法であって、
ａ．第１導電型を有するようドープされた少なくとも１つのドープＳｉ層１１７、１２７、１６７、２１７、４１７、５１７からなるシリコンウェハを提供するステップと、
ｂ．読み出し電子回路を少なくとも１つのドープＳｉ層１１７、１２７、１６７、２１７、４１７、５１７内でＣＭＯＳ処理することで、フィールド酸化物１２５、２１６、４１６、５１６を備えた読み出しウェハ１２０、２１５、４１５、５１５を形成するステップと、
ｃ．第１導電型を有するようドープされた集電体用インプラント１５、２５、３５、４５、１２３、２２３、４２３、５２３であって、読み出し電子回路と連通し検出器ピクセルを定義するインプラントを形成するステップと、
ｄ．読み出し電子回路を外部のプリント回路基板に接続するコンタクトパッド１２４、２５４、４６４、５６４を形成するステップと、
ｅ．少なくとも１つの第２導電型層からなる吸収体ウェハ１６、２６、３６、４６、２２０、３８１、４８１、５４１’を形成するステップと、
ｆ．読み出しウェハと吸収体ウェハとの間の低温共有結合１７、２７、３７、４７、２３７、４３７、５３７を形成するステップと、
ｇ．吸収体ウェハ２２０、４８１、５４１’の表面２２１、４４２、５４３上に金属性バックコンタクト２６２、４７２、５７２を形成するステップと、
から構成される方法であり、第１導電型層と第２導電型層とがＰ‐Ｎ接合を形成する傾向にあり、逆バイアスが金属性バックコンタクトに印加される場合にＰ‐Ｎ接合の空乏領域が接合インターフェース１７、２７、３７、４７、２３７、４３７、５３７上で拡張し、それによって吸収体ウェハに吸収された電磁吸収放射線によって発生する場合に電子正孔対を反対方向に移動する電荷に分離し、かつ集電体が共有結合面を横断する電荷を受けるように配置され、かつ読み出し電子回路が前記電荷をデジタル信号に変換し、デジタル信号はコンタクトパッド１２４、２５４、４６４、５６４を通って外部のプリント回路基板に伝達され、さらに蓄積、処理、コンピュータ画面上に画像として表示される方法。
２９．特徴セット２８の方法であって、読み出しウェハと吸収体ウェハとの間の前記低温共有結合１７、２７、３７、４７、２３７、４３７、５３７の形成が、
ａ．低温酸化物間融着接合のために、酸化物表面１３２を研磨することで読み出しウェハ１３０、１６５、２１５、４１５、５１５を研磨し、それを性質上粒子を含まないものに変化させて活性化させるステップと、
ｂ．低温酸化物間融着接合のために、酸化Ｓｉキャリアウェハ１４０、２１３、４１３、５１３を提供し、その表面１４３を性質上粒子を含まないものに変化させてプラズマ活性化させるステップと、
ｃ．低温酸化物間ウェハ接合によって読み出しウェハの活性化された酸化物表面１３２をキャリアウェハの活性化された表面１４３上に接合することで接合ウェハスタック１５０、４１０、５１０を形成するステップと、
ｄ．キャリアウェハに接合された読み出しウェハ１６５、２１５、４１５、５１５を薄葉化するステップと、
ｅ．読み出しウェハの表面２１１、４１１と吸収体ウェハの表面２２２、３８６、４２２とをＨＦ浸漬とプラズマ活性化からなるステップ群から１つ選ばれるステップによって性質上酸化物および損傷を含まないものに変化させることで、それらを活性化するステップと、
ｆ．前記低温共有結合１７、２７、３７、４７、２３７、４３７、５３７の形成後に読み出しウェハ２４５、４１５、５１５から少なくとも部分的にキャリアウェハ１４０、２１３、４１３、５１３を除去するステップと、
ｇ．コンタクトホール２５２、４６２、５６２を開口して、プリント回路基板に電気接続を提供する電気コンタクトパッド１２４、２５４、４６４、５６４を露出させるステップと、から構成される方法。
３０．特徴セット２８の方法であって、モノリシックＣＭＯＳ集積ピクセル検出器の形成が、
ａ．シリコンオンインシュレーター（ＳＯＩ）ウェハを提供するステップと、
ｂ．読み出し電子回路をＳＯＩウェハ内でＣＭＯＳ処理することによって読み出しウェハ１２０、１６０、２１０、４１５、５１５を形成するステップと、から構成される方法。
３１．特徴セット２８〜３０の１つの方法であって、吸収体ウェハの提供が、
ｃ．少なくとも高抵抗性シリコンウェハと、Ｓｉ基板３１３、酸化膜（ｏｘｉｄｅ ｂｏｘ）３１４、および少なくとも１つの第２導電型層３１９、４２５で構成され厚みが１０〜３０μｍの高抵抗Ｓｉ層からなるシリコンオンインシュレーター（ＳＯＩ）ウェハと、からなるウェハ群から基板ウェハ３１０を提供するステップと、
ｄ．トレンチ３２９によって分離された柱３２８の態様にＳｉ層をパターニングするステップと、
ｅ．第２導電型の分離結晶３３１、４４１の態様にエピタキシャル吸収層を成長させるステップと、
ｆ．Ｓｉ柱とエピタキシャル結晶との間のトレンチに充填材３４９を充填するステップと、
ｇ．エピタキシャル結晶３３１の表面３３２上に酸化物層３５１、４２８を形成するステップと、
ｈ．低温酸化物間融着接合のために、酸化物層３５１、４２８を研磨し、その表面３５２を粒子を含まないものに変化させてプラズマ活性化させるステップと、
ｉ．低温酸化物間融着接合のために、酸化Ｓｉまたは石英ガラスを材料とするキャリアウェハ３６０、４２６を提供し、その上面３６２を粒子を含まないものに変化させてプラズマ活性化させるステップと、
ｊ．吸収体ウェハの表面３５２とキャリアウェハの表面３６２との間に強い酸化物間融着接合３７１、４２４を形成するステップと、
ｋ．基板ウェハ３１０を除去することによって薄葉化吸収体ウェハ３８１、４８１を形成するステップと、から構成される方法。
３２．特徴セット２８〜３０の１つの方法であって、吸収体ウェハの提供が
ａ．少なくとも高抵抗性シリコンウェハと、Ｓｉ基板、酸化膜（ｏｘｉｄｅ ｂｏｘ）、および厚み１０〜３０μｍのＳｉ層とからなるウェハ群から基板ウェハを提供するステップと、
ｂ．トレンチ３２９によって分離された柱３２８の態様にＳｉ層をパターニングするステップと、
ｃ．第２導電型の分離結晶３３１、５４１の態様にエピタキシャル成長層を成長させるステップと、
ｄ．Ｓｉ柱とエピタキシャル結晶との間のトレンチに充填材３４９を充填するステップと、
ｅ．エピタキシャル結晶の表面５２２を研磨するステップと、から構成される方法。
３３．特徴セット１のピクセル検出器から構成される近赤外検出の方法。
３４．特徴セット３３のシステムであって、ピクセル検出器が１〜１．６μｍの波長範囲の短波長赤外線の検出に適応されたシステム。
３５．特徴セット３３のシステムであって、読み出しウェハの少なくとも１つのシリコン層１２７、２１７、４１７がアバランシェ領域から構成されるシステム。
３６．特徴セット３４のシステムであって、読み出しウェハの少なくとも１つのシリコン層１２７、２１７、４１７、５１７がアバランシェ領域から構成されるシステム。
３７．特徴セット１のピクセル検出器から構成されるセキュリティ適用のためのシステム。
３８．特徴セット３７のシステムであって、ピクセル検出器が航空機荷物内の液体の検出および分析のための高スペクトル分解能に適応されたシステム。
３９．特徴セット１のピクセル検出器から構成されるマンモグラフィー適用のためのシステム。
４０．特徴セット３９のシステムであって、女性の胸部における微小石灰化の信用できる識別を可能とするために、ピクセル検出器が４０ｋｅＶ未満のＸ線管電圧で作動する高空間スペクトル分解能に適応されたシステム。
４１．特徴セット１のピクセル検出器から構成される高解像度ディスプレイのためのシステム。
４２．特徴セット４１のシステムであって、検出器作動時と逆のバイアス下において吸収体ウェハが放射体ウェハとして作用するシステム。
４３．特徴セット４１のシステムであって、高分解能ＬＥＤピクセルアレイとして作用するために検出器作動時と逆のバイアス下においてピクセル検出器が作動するシステム。
４４．特徴セット４３の高分解能ＬＥＤピクセルアレイであって、ＬＥＤピクセルのサイズが８０〜１００μｍ、６０〜８０μｍ、４０〜６０μｍ、２０〜４０μｍ、１０〜２０μｍからなるサイズ群から１つ選ばれるサイズである高分解能ＬＥＤピクセルアレイ。
４５．特徴セット４２〜４４の１つのシステムであって、放射体ウェハが、少なくともＧａＮ、ＧａＡｌＮ、ＡｌＧａＩｎＮ、ＧａＩｎＮ層からなる半導体層群から選ばれる半導体層スタックから構成されるシステム。

本発明の多くの応用例が明記されている。当業者はネットワークが例えばインターネット、イントラネット、エクストラネット、ＷＡＮ、ＬＡＮ、ワイヤレスネットワーク、衛星通信などのあらゆるデータの交換を包含することを高く評価するものと思われる。さらに、ネットワークはインタラクティブテレビジョンネットワークといったその他の種類のネットワークとして実施される。ユーザはキーボード、マウス、キオスク、携帯情報端末、ハンドヘルドコンピュータ、携帯電話などのあらゆるインプットデバイスを介してシステムと対話する。さらに、システムは本件に記載の同様の機能を持つ商品、サービス、または情報の使用、販売、流通を意図したものである。

当業者には理解されるように、本発明はシステム、装置または方法として具現化することが可能である。

本発明の多様な態様によれば、本発明は処理シーケンス、装置、部品とモジュールに関して示すものである。さらに、システムは本件に記載の同様の機能を持つ商品、サービスまたは情報の使用、販売、流通を意図したものである。

本明細書および図面は制限的よりむしろ例証的に考慮されるべきであり、本件に記載のすべての修正が本発明の請求範囲内に包含されるよう意図される。したがって本発明の範囲は上記で詳述された単なる事例ではなく、（現存するか、後に補正または追加され、かつ法的に同等な）追加請求項によって決定されねばならない。すべての方法または処理に関する請求項で言及されるステップについて、特段の記載がない限り、あらゆる順序において実行され、請求項に記載の特定の順序に制限されるものではない。さらに、装置に関する請求項に記載の要素および／または部品について、本発明と実質的に同じ結果を生むために様々な順序で組み立てられるか機能的に構成される。したがって本発明は請求項に記載の明細書構成に限定されると解釈すべきではない。

本願で記載される便益、利点や解決法は、請求項の必須、重要または不可欠な特徴または要素であると考慮されるべきではない。

本願で用いられる「からなる」、「から構成される」やその他の同様の言い回しは、要素の非限定的な一覧を表すために用いられ、その要素一覧から構成される本発明の工程、方法、物品、構成または装置は記載される要素のみを含むわけではなく、本明細書に記載されるその他の要素を含むことも可能である。また、「を含む」、「を含んでなる」または「本質的に含む」といった言い回しは、別段に指定のない限り、列挙される要素のみに発明の範囲を限定する意図で用いられるものではない。本発明の実施に用いられる上記された要素、材料または構造の組み合わせまたは改良は、本発明の一般原則から逸脱することなく、当業者によってその他の設計に変更または適応することも可能である。

上記特許および記事は、特に記載がなく本件の開示に反しない限り、参照することで本件に組み込まれる。

本発明のその他の特徴および実施形態は添付の請求項に記載される。

さらに、本発明は、新規性、進歩性および産業上の利用性を具備すると考慮される本明細書、添付の請求項および／または図面において説明されたすべての特徴の可能なすべての組み合わせから構成されることを考慮されたい。

著作権は出願人またはその譲受人が有するが、１つまたは複数の本請求項で定義される明示の第三者権利被許諾者が、残りの請求項で定義される本発明を当然に使用する実施権を有するわけではない。さらに、公または第三者に対し、明示あるいは言外の実施権は、本件の追加書類またはすべての包含コンピュータプログラムを含む本願に基づく二次的著作物を当然に準備するものではない。

本発明の追加的特徴および機能はここに添付される請求項に記載される。当該請求項はそのすべてを参照によって本明細書に組み込まれ、提出された出願の一部として考慮されねばならない。

上述された発明の実施形態において、さまざまな変更および改良を加えることが可能である。本発明の、特定の具体的な実施形態が開示および説明されたが、幅広い改良、変更および置換が上述の実施形態では考慮される。上記の説明には多くの特定事項が含まれるが、発明の範囲を限定するものとしてではなく、むしろ１つまたはその他の好適な実施形態の例示であると考慮されたい。場合によって、本発明のいくつかの特徴は、対応するほかの特徴を使用することなく用いられる。したがって、上述の説明は広義に解釈され、単なる実例または例示として理解され、本発明の精神および範囲は本出願で最終的に発行される請求項によってのみ限定されるべきである。

以下の米国特許文献、外国特許文献およびその他の公開文書は参照により、本件に記載されたかのように本件に組み込まれ、依拠する。

米国特許文献
８，２３７，１２６ Ｂ２ ８／２０１２ ｖｏｎ Ｋａｎｅｌ他
６，４１０，９４０ Ｂ１ ６／２００２ Ｈｏｎｇｘｉｎｇ Ｊｉａｎｇ他

その他の特許文献
ＥＰ０５７１１３５ Ａ２ １１／１９９３ Ｃｏｌｌｉｎｓ他
ＷＯ２０１６／０９７８５０ Ａ１ ６／２０１６ ｖｏｎ Ｋａｎｅｌ

付加的な公開文書
medipix.web.cern.ch
www.dectris.ch
www.nist.gov/pml/data/ffast
www.canberra.com
www.virginiasemi.com/pdf/generalpropertiesSi62002.pdf

Aberg
I. et al., “A low dark current and high quantum efficiency monolithic
germanium-on-silicon CMOS imager technology for day and night imaging
applications”, International Electron Devices Meeting (IDEM), San Francisco,
2010, pp. 344-347

Alig
R.C. et al., “Scattering by ionization and phonon emission in semiconductors”,
Physical Review B 22, 5565-5582 (1980)

Alig
R.C. “Scattering by ionization and phonon emission in semiconductors. II. Monte
Carlo calculations”, Physical Review B 27, 968-977 (1983)

Bowers
J.E. et al., “High-gain high-sensitivity resonant Ge/Si APD photodetectors”,
Proc. of SPIE 7660, 76603H (2010)

Colace
L. et al., “Low Dark-Current Germanium-on-Silicon Near-Infrared Detectors”,
IEEE Photonics Technology Letters 19, 1813-1815 (2007)

Day J.
et al., “III-nitride full-scale high-resolution microdisplays”, Applied Physics
Letters 99, 031116 (2011)

Deptuch
G.W. et al., “Vertically integrated circuits at Fermilab”, IEEE Trans Nucl. Sci
57, 2178-2186 (2010)

Del
Sordo S. et al., “Progress in the Development of CdTe and CdZnTe Semiconductor
Radiation Detectors for Astrophysical and Medical Applications”, Sensors 2009,
9, 3491-3526

Ferain
I.P. et al., “Low temperature exfoliation process in hydrogen-implanted
germanium layers”, J. Appl. Phys. 107,054315 (2010)

Flotgen
C. et al., “Novel surface preparation methods for covalent and conductive
bonded interfaces fabrication”, ECS Transactions 64,103-110 (2014)

Hornig
M.D. et al., “Design of a contrast-enhanced dual-energy tomosynthesis system
for breast cancer imagaing”, Proc. of SPIE Vol. 8313, 8313O (2012)

Jungmann
J.H. et al., “Fast, High Resolution Mass Spectrometry Imaging Using a Medipix
Pixelated Detector”, J. Am. Soc. Mass Spectrom 21, 2023-2030 (2010)

Kang Y.
et al., “Monolithic germanium/silicon avalanche photodiodes with 340 GHz
gain-bandwidth product”, Nature Photonics 3, 59-63 (2009)

Kasap
S. et al., “Amorphous and polycrystalline photoconductors for direct conversion
flat panel X-ray image sensors”, Sensors 11, 5112-5157 (2011)

Kiss A.
et al., “Microscope mode secondary ion mass spectrometry imaging with a Timepix
detector”, Rev. Sci. Instrum. 84, 013704 (2013)

Mattiazzo
S. et al., “LePIX: First results from a novel monolithic pixel sensor”, Nucl.
Instr. Meth. Phys. Res. A 718, 288-291 (2013)

Plach
T. et al., “Mechanism for room temperature direct wafer bonding”, J. Appl.
Phys. 113, 094905 (2013)

Procz
S. et al., “Medipix3 CT for material sciences”, JINST, 8 C01025 (2013)

Rafferty
C.S. et al., “Monolithic germanium SWIR imaging array”, Proc. of SPIE 6940,
69400N (2008)

Snoeys
W., “Monolithic pixel detectors for high energy physics”, Nucl. Instr. Meth.
Phys. Res. A 731, 125-130 (2013)

Veale,
M.C. et al., “Chromium compensated gallium arsenide detectors for X-ray and
γ-ray spectroscopic imaging”, Nucl Instr. Meth. Phys. Res, A 752, 6-14 (2014)

Weber
J. et. Al., “Near-band-gap photoluminescence of Si-Ge alloys”, Physical Review
B 40, 5683-5693 (1989)

Claims (45)

1. 電磁吸収放射線検出のためのモノリシックＣＭＯＳ集積ピクセル検出器であって、
   ａ．第１導電型を有するようドープされた層であって、ＣＭＯＳ処理された読み出し電子回路からなる層を少なくとも１つ備えたシリコン読み出しウェハと、
   ｂ．第１導電型を有するようドープされた集電体用インプラントであって、読み出し電子回路と連通して検出器ピクセルを定義するインプラントと、
   ｃ．少なくとも第２導電型からなる素材と金属性バックコンタクトとを材料とする吸収体ウェハと、
   ｄ．外部プリント回路基板と連通するコンタクトパッドと、
   から構成され、シリコンウェハと吸収体ウェハとが共有結合してモノリシックユニットを形成し、モノリシックユニットが第１導電型層と第２導電型層とによって形成されるＰ‐Ｎ接合からなり、集電体が接合インターフェースを横断する電荷を受けるように配置され、登録電荷が一般に診断目的のための処理装置によって処理される検出器。
2. 電子正孔対が吸収体ウェハ内に吸収された電磁吸収放射線によって発生する場合および逆バイアスがバックコンタクトに印加される場合に、Ｐ‐Ｎ接合の空乏領域が、接合インターフェース上で拡張し、電子正孔対を反対方向に移動する電荷に分離するように配置されることを特徴とする請求項１に記載の検出器。
3. 読み出し電子回路が前記電荷をデジタル信号に変換するように配置され、デジタル信号がコンタクトパッドを介して外部のプリント回路基板で蓄積、処理、および／またはコンピュータ画面上に画像として表示されることを特徴とする請求項１に記載の検出器。
4. 吸収体ウェハが単結晶材を材料とすることを特徴とする請求項１に記載の検出器。
5. Ｐ‐Ｎ接合が接合インターフェースに配置されることを特徴とする上記請求項のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
6. シリコン読み出しウェハが第２導電型を有するようドープされた高抵抗層からなり、Ｐ‐Ｎ接合がシリコン読み出しウェハ内に配置されることを特徴とする請求項１〜４のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
7. 吸収体ウェハが第１導電型層からなり、Ｐ‐Ｎ接合が吸収体ウェハ内に配置されることを特徴とする請求項１〜４のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
8. ピクセルサイズが集電体用インプラントの間隔によって定義されることを特徴とする上記請求項のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
9. ピクセルサイズが５〜２０μｍ、２０〜５０μｍ、５０〜１００μｍ、および１００〜２００μｍからなる範囲群から１つ選ばれることを特徴とする請求項８に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
10. 読み出しウェハが約１０〜１００μｍの厚みを有することを特徴とする請求項１〜９のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
11. 読み出しウェハが１０〜５０μｍの厚みを有することを特徴とする請求項１〜９のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
12. 読み出しウェハが１０〜２０μｍの厚みを有することを特徴とする請求項１〜９のいずれかに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
13. 読み出しウェハの少なくとも１つのドープ層が、１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を備えた高抵抗層であることを特徴とする請求項１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
14. 読み出しウェハの層が、１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を有することを特徴とする請求項６に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
15. 吸収体ウェハが、Ｓｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅ合金、ＧａＡｓ、ＣｄＴｅ、ＣｄＺｎＴｅ合金、ＧａＮ、ＡｌＧａＮ合金、ＩｎＧａＮ合金、およびＡｌＩｎＧａＮ合金からなる材料グループから１つ選ばれる材料から構成されることを特徴とする請求項１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
16. 吸収体ウェハがシリコン基板上のエピタキシャル吸収層からなることを特徴とする請求項１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
17. シリコン基板が、１〜２ｋΩｃｍ、２〜５ｋΩｃｍ、および５〜５０ｋΩｃｍからなる抵抗率範囲の群から１つ選ばれる抵抗率を有することを特徴とする請求項１６に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
18. シリコン基板が１０〜３０μｍおよび１５〜２０μｍからなる厚み範囲の群から１つ選ばれる厚みから構成されることを特徴とする請求項１６または１７に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
19. Ｓｉ基板がトレンチによって分離された柱の態様にパターニングされ、柱の幅が１〜１００μｍおよび２〜２０μｍからなる幅のグループから１つ選ばれ、トレンチの幅が２〜６μｍおよび３〜５μｍからなる幅のグループから１つ選ばれることを特徴とする請求項１６〜１８のいずれか１つに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
20. エピタキシャル吸収層がＳｉＧｅ合金層であることを特徴とする請求項１６〜１９のいずれか１つに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
21. ＳｉＧｅ合金層がピクセル化されたことを特徴とする請求項２０に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
22. ピクセル化されたＳｉＧｅ合金層が２０〜８０％のＧｅ含有率を有することを特徴とする請求項２１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
23. ピクセル化されたＳｉＧｅ合金層が７０〜８０％のＧｅ含有率を有することを特徴とする請求項２１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
24. ピクセル化されたＳｉＧｅ合金層が組成上、最終Ｇｅ含有率までアップグレードされることを特徴とする請求項２１に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
25. 最終Ｇｅ含有率が２０〜８０％および７０〜８０％からなる含有率範囲から１つ選ばれる含有率であることを特徴とする請求項２４に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
26. エピタキシャル吸収層が、０．５〜１．５μｍ、０．４〜１．０μｍ、および０．２〜０．５μｍからなる厚み範囲内の群から１つ選ばれる厚みを備えたＧｅ層であることを特徴とする請求項１６に記載のモノリシックＣＭＯＳ集積ピクセル検出器。
27. エピタキシャル吸収層が１００〜３００μｍの厚みを有することを特徴とする請求項２０〜２５のいずれか１つに記載のモノリシックＣＭＯＳ集積ピクセル検出器。
28. 電磁吸収放射線の検出のためのモノリシックＣＭＯＳ集積ピクセル検出器を形成する方法であって、
    ａ．第１導電型を有するようドープされた少なくとも１つのドープＳｉ層からなるシリコンウェハを提供するステップと、
    ｂ．読み出し電子回路を少なくとも１つのドープＳｉ層内でＣＭＯＳ処理することで、フィールド酸化物を備えた読み出しウェハを形成するステップと、
    ｃ．第１導電型を有するようドープされた集電体用インプラントであって、読み出し電子回路と連通し検出器ピクセルを定義するインプラントを形成するステップと、
    ｄ．読み出し電子回路を外部のプリント回路基板に接続するコンタクトパッドを形成するステップと、
    ｅ．少なくとも１つの第２導電型層からなる吸収体ウェハを形成するステップと、
    ｆ．読み出しウェハと吸収体ウェハとの間の低温共有結合を形成するステップと、
    ｇ．吸収体ウェハの表面上に金属性バックコンタクトを形成するステップと、
    から構成される方法であって、第１導電型層と第２導電型層とがＰ‐Ｎ接合を形成する傾向にあり、逆バイアスが金属性バックコンタクトに印加される場合にＰ‐Ｎ接合の空乏領域が接合インターフェース上で拡張し、それによって吸収体ウェハに吸収された電磁吸収放射線によって発生する場合に電子正孔対を反対方向に移動する電荷に分離し、集電体が共有結合面を横断する電荷を受けるように配置され、読み出し電子回路が前記電荷をデジタル信号に変換し、デジタル信号はコンタクトパッドを通って外部のプリント回路基板に伝達され、さらに蓄積、処理、コンピュータ画面上に画像として表示される方法。
29. 読み出しウェハと吸収体ウェハとの間の前記低温共有結合の形成が、
    ａ．低温酸化物間融着接合のために、その酸化物表面を研磨することで読み出しウェハを研磨し、それを性質上粒子を含まないものに変化させて活性化させるステップと、
    ｂ．低温酸化物間融着接合のために、酸化Ｓｉキャリアウェハを提供し、その表面を性質上粒子を含まないものに変化させてプラズマ活性化させるステップと、
    ｃ．低温酸化物間ウェハ接合によって読み出しウェハの活性化された酸化物表面をキャリアウェハの活性化された表面に接合することで接合ウェハスタックを形成するステップと、
    ｄ．キャリアウェハに接合された読み出しウェハを薄葉化するステップと、
    ｅ．読み出しウェハの表面と吸収体ウェハの表面とをＨＦ浸漬とプラズマ活性化からなるステップ群から１つ選ばれるステップによって性質上酸化物および損傷を含まないものに変化させることで、それらを活性化するステップと、
    ｆ．前記低温共有結合の形成後に読み出しウェハから少なくとも部分的にキャリアウェハを除去するステップと、
    ｇ．コンタクトホールを開口して、プリント回路基板に電気接続を提供する電気コンタクトパッドを露出させるステップと、
    から構成されることを特徴とする請求項２８に記載の方法。
30. モノリシックＣＭＯＳ集積ピクセル検出器の形成が、
    ａ．シリコンオンインシュレーター（ＳＯＩ）ウェハを提供するステップと、
    ｂ．読み出し電子回路をＳＯＩウェハ内でＣＭＯＳ処理することによって読み出しウェハを形成するステップと、
    から構成されることを特徴とする請求項２８に記載の方法。
31. 吸収体ウェハの提供が、
    ａ．少なくとも高抵抗性シリコンウェハと、Ｓｉ基板、酸化膜（ｏｘｉｄｅ ｂｏｘ）、および少なくとも１つの第２導電型層で構成され厚みが１０〜３０μｍの高抵抗Ｓｉ層からなるシリコンオンインシュレーター（ＳＯＩ）ウェハと、からなるウェハ群から基板ウェハを提供するステップと、
    ｂ．トレンチによって分離された柱の態様にＳｉ層をパターニングするステップと、
    ｃ．第２導電型の分離結晶の態様にエピタキシャル吸収層を成長させるステップと、
    ｄ．Ｓｉ柱とエピタキシャル結晶との間のトレンチに充填材を充填するステップと、
    ｅ．エピタキシャル結晶の表面上に酸化物層を形成するステップと、
    ｆ．低温酸化物間融着接合のために、酸化物層を研磨し、その表面を粒子を含まないものに変化させてプラズマ活性化させるステップと、
    ｇ．低温酸化物間融着接合のために、酸化Ｓｉまたは石英ガラスを材料とするキャリアウェハを提供し、その上面を粒子を含まないものに変化させてプラズマ活性化させるステップと、
    ｈ．吸収体ウェハの表面とキャリアウェハの表面との間に強い酸化物間融着接合を形成するステップと、
    ｉ．基板ウェハを除去することによって薄葉化吸収体ウェハを形成するステップと、
    から構成されることを特徴とする請求項２８〜３０の１つに記載の方法。
32. 吸収体ウェハの提供が、
    ａ．少なくとも高抵抗性シリコンウェハと、Ｓｉ基板、酸化膜（ｏｘｉｄｅ ｂｏｘ）、および厚み１０〜３０μｍのＳｉ層とからなるウェハ群から基板ウェハを提供するステップと、
    ｂ．トレンチによって分離された柱の態様にＳｉ層をパターニングするステップと、
    ｃ．第２導電型の分離結晶の態様にエピタキシャル成長層を成長させるステップと、
    ｄ．Ｓｉ柱とエピタキシャル結晶との間のトレンチに充填材を充填するステップと、
    ｅ．エピタキシャル結晶の表面を研磨するステップと、
    から構成されることを特徴とする請求項２８〜３０の１つに記載の方法。
33. 請求項１に記載のピクセル検出器から構成される近赤外検出のためのシステム。
34. ピクセル検出器が１〜１．６μｍの波長範囲の短波長赤外線の検出に適応されたことを特徴とする請求項３３に記載のシステム。
35. 読み出しウェハの少なくとも１つのシリコン層がアバランシェ領域から構成されることを特徴とする請求項３３に記載のシステム。
36. 読み出しウェハの少なくとも１つのシリコン層がアバランシェ領域から構成されることを特徴とする請求項３４に記載のシステム。
37. 請求項１に記載のピクセル検出器から構成されるセキュリティ適用のためのシステム。
38. ピクセル検出器が航空機荷物内の液体の検出および分析のための高スペクトル分解能に適応されたことを特徴とする請求項３７に記載のシステム。
39. 請求項１に記載のピクセル検出器から構成されるマンモグラフィー適用のためのシステム。
40. 女性の胸部における微小石灰化の信用できる識別を可能とするために、ピクセル検出器が４０ｋｅＶ未満のＸ線管電圧で作動する高空間スペクトル分解能に適応されたことを特徴とする請求項３９に記載のシステム。
41. 請求項１に記載のピクセル検出器から構成される高解像度ディスプレイのためのシステム。
42. 検出器作動時と逆のバイアス下において吸収体ウェハが放射体ウェハとして作用することを特徴とする請求項４１に記載のシステム。
43. 高分解能ＬＥＤピクセルアレイとして作用するために検出器作動時と逆のバイアス下においてピクセル検出器が作動することを特徴とする請求項４１に記載のシステム。
44. ＬＥＤピクセルのサイズが８０〜１００μｍ、６０〜８０μｍ、４０〜６０μｍ、２０〜４０μｍ、および１０〜２０μｍでからなるサイズ群から１つ選ばれるサイズであることを特徴とする請求項４３に記載の高分解能ＬＥＤピクセルアレイ。
45. 放射体ウェハが、少なくともＧａＮ、ＧａＡｌＮ、ＡｌＧａＩｎＮ、ＧａＩｎＮ層からなる半導体層群から選ばれる半導体層スタックから構成されることを特徴とする請求項４２〜４４の１つに記載のシステム。