JP7097137B1 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP7097137B1 JP7097137B1 JP2022517402A JP2022517402A JP7097137B1 JP 7097137 B1 JP7097137 B1 JP 7097137B1 JP 2022517402 A JP2022517402 A JP 2022517402A JP 2022517402 A JP2022517402 A JP 2022517402A JP 7097137 B1 JP7097137 B1 JP 7097137B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- type
- photodetector
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 65
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 29
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 112
- 239000010408 film Substances 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 230000003287 optical effect Effects 0.000 description 22
- 229910052796 boron Inorganic materials 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- -1 Hydrogen ions Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- DFXZOVNXZVSTLY-UHFFFAOYSA-N [Si+4].[GeH3+]=O Chemical compound [Si+4].[GeH3+]=O DFXZOVNXZVSTLY-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Basic Packing Technique (AREA)
Abstract
基板作製コストをＩｎＧａＡｓと比べ、十分に低く抑え、且つアフターパルスも少なく、ＤＣＲも抑えたＳＰＡＤを備えた光検出装置とその製造方法を提供する。対象物からの入射光を検出する光検出装置において、（ｉ）Ｐ型シリコン（Ｓｉ）基板と、（ii）前記Ｐ型シリコン（Ｓｉ）基板の表面となる第１面にエピタキシャル成長により形成したＰ型ゲルマニウム（Ｇｅ）層と、（iii)前記Ｐ型ゲルマニウム（Ｇｅ）層上に形成したＰ型薄膜シリコン（Ｓｉ）層と、を含み、（iv）前記Ｐ型薄膜シリコン（Ｓｉ）層はシャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）により第１の領域と第２の領域とに区画され、前記第１の領域にはアレイ状に配列された複数の単一光子検出ダイオード（ＳＰＡＤ）が、前記第２の領域には前記ＳＰＡＤを駆動するＣＭＯＳトランジスタ回路が形成される。
Description
本発明は、対象物からの入射光、特に、波長が０．９～１．６μｍ程度の赤外光の単一光子を検出する複数の光検出素子と、該光検出素子を駆動する駆動回路とを内蔵した光検出装置に関する。
単一光子の検出が可能な光検出素子は、従来、一般的にはシリコンを用いたＳＰＡＤ（Single Photon Avalanche Diode）として実現されている（特許文献１参照）。
しかし、この場合、シリコン固有のバンドギャップ（Ｅｇ≒１．１２ｅＶ）のため１μｍ程度より短い波長（λ）の光子しか検出出来ない。１μｍ以上の波長を有する赤外線の光子を検出するためには、シリコンよりもバンドギャップの狭い半導体を検出素子として用いる必要がある。このため、一般に１μｍ以上の波長の赤外線の光子を検出するためにはインジウムガリウムヒ素（ＩｎＧａＡｓ）やゲルマニウム（Ｇｅ）が用いられている。
しかし、この場合、シリコン固有のバンドギャップ（Ｅｇ≒１．１２ｅＶ）のため１μｍ程度より短い波長（λ）の光子しか検出出来ない。１μｍ以上の波長を有する赤外線の光子を検出するためには、シリコンよりもバンドギャップの狭い半導体を検出素子として用いる必要がある。このため、一般に１μｍ以上の波長の赤外線の光子を検出するためにはインジウムガリウムヒ素（ＩｎＧａＡｓ）やゲルマニウム（Ｇｅ）が用いられている。
前者のＩｎＧａＡｓは結晶欠陥が多く、特に深い準位のトラップが形成されているため、アバランシェフォトダイオード（ＡＰＤ）として動作させた時、アフターパルス（“ノイズ”）という不良が多く発生することが知られている。
また、ＩｎＧａＡｓは単結晶としては製造できず、一般にＩｎＰ基板上に金属有機物化学気相反応（ＭＯＣＶＤ）によるエピタキシャル成長によって形成される。
そのため、基板作製コストが高額になるという欠点がある。
さらに、結晶品質を十分に高くすることが困難である。
また、ＩｎＧａＡｓは単結晶としては製造できず、一般にＩｎＰ基板上に金属有機物化学気相反応（ＭＯＣＶＤ）によるエピタキシャル成長によって形成される。
そのため、基板作製コストが高額になるという欠点がある。
さらに、結晶品質を十分に高くすることが困難である。
また、ＡＰＤからの信号を増幅したり、処理するための駆動回路をＡＰＤと一体化して同一チップ内に構成することが出来なかった。
後者のＧｅでは、アバランシェ領域をＧｅ内に形成しなければならず、Ｇｅはバンドキャップが上述したように狭いことから容易に熱的に励起されたキャリアが発生し、そのキャリアによってアバランシェ増幅が起き、光がない“暗い”場合でも“光子”計数してしまう。これは暗計数率（ダークカウントレート：ＤＣＲ）と呼ばれ、ＤＣＲが高くなるという問題があった。
また、光検出装置を長距離被写体検知システム（Laser Imaging Detection and Ranging：ＬｉＤＡＲ）として使用する場合等には、２次元的な距離情報が必要となり、複数のＳＰＡＤをアレイ状に配列して配置しなければならない。しかし、ＩｎＧａＡｓやＧｅを用いた検出装置の場合、複数のＳＰＡＤを同一チップ内にアレイ状に配列することが困難であった。
後者のＧｅでは、アバランシェ領域をＧｅ内に形成しなければならず、Ｇｅはバンドキャップが上述したように狭いことから容易に熱的に励起されたキャリアが発生し、そのキャリアによってアバランシェ増幅が起き、光がない“暗い”場合でも“光子”計数してしまう。これは暗計数率（ダークカウントレート：ＤＣＲ）と呼ばれ、ＤＣＲが高くなるという問題があった。
また、光検出装置を長距離被写体検知システム（Laser Imaging Detection and Ranging：ＬｉＤＡＲ）として使用する場合等には、２次元的な距離情報が必要となり、複数のＳＰＡＤをアレイ状に配列して配置しなければならない。しかし、ＩｎＧａＡｓやＧｅを用いた検出装置の場合、複数のＳＰＡＤを同一チップ内にアレイ状に配列することが困難であった。
非特許文献１には、シリコン基板上に形成したゲルマニウム（Ｇｅ）層に単一光子検出ダイオード（ＳＰＡＤ）を形成することが開示されている。
非特許文献２には、Ｇｅ吸収層とＳｉ増倍層で構成され、ｐドープＳｉ電荷層で分離されて構成される増倍アバランシェフォトダイオード（ＳＡＣＭ－ＡＰＤ）が開示されている。
しかし、非特許文献１，２に開示されているＳＰＡＤは単一ダイオードの構造であって複数のダイオードをアレイ状に配列する構成ではなく、また、ＳＰＡＤを駆動する回路が同一基板上に形成されてはいない。
非特許文献２には、Ｇｅ吸収層とＳｉ増倍層で構成され、ｐドープＳｉ電荷層で分離されて構成される増倍アバランシェフォトダイオード（ＳＡＣＭ－ＡＰＤ）が開示されている。
しかし、非特許文献１，２に開示されているＳＰＡＤは単一ダイオードの構造であって複数のダイオードをアレイ状に配列する構成ではなく、また、ＳＰＡＤを駆動する回路が同一基板上に形成されてはいない。
非特許文献３には、ＮＩＲ ＬｉＤＡＲレシーバで使用されるＮ＋ＰシングルエンドＳＰＡＤのアクティブリセット用の回路が開示されている。しかし、ＳＰＡＤとリセット用の回路を同一基板上でどのように構成させるのかについての詳細は開示されていない。
非特許文献４には、０°および６°オフカットシリコン（００１）上にゲルマニウム（Ｇｅ）をエピタキシャル成長させ、その特性評価結果を開示している。
非特許文献５には、２段階プロセスを使用してシリコン（１００）上にゲルマニウム（Ｇｅ）薄膜をエピタキシャル成長させることが開示されている。
非特許文献４には、０°および６°オフカットシリコン（００１）上にゲルマニウム（Ｇｅ）をエピタキシャル成長させ、その特性評価結果を開示している。
非特許文献５には、２段階プロセスを使用してシリコン（１００）上にゲルマニウム（Ｇｅ）薄膜をエピタキシャル成長させることが開示されている。
非特許文献４，５はシリコン層上にエピタキシャル成長させたＧｅ層の特性について評価しているのみで、光検出装置の構成については何等開示されていない。
"High performance planar germanium-on-silicon single-photon avalanche diode detectors", Peter Vines, etc. 「nature communications, (2019)10;1086」
"Modelling Ge/Si Avalanche Photodiodes", F.Gity etc.「Science Foundation Ireland(SF1) under grand 07/SRC/11173」
"Active-Reset for the N+P Single-Ended SPAD Used in the NIR LiDAR Receivers」, A.Katz, etc.「IE3 TRANSACTIONS ON ELECTRON DEIVES, Vol. 66, No.12 December 2019」
"Comparative Studies of the Growth and Characterization of Germanium Epitaxial Film on Silicon(001) with 0°and 6°Offcut." Kwang Hong Lee, etc.「Journal of Electronic Materials, vol.42, No.6, 2013」
「Epitaxial Germanium thin films of Silicon(100) using two-step process」，Saloni Chaurasia, etc."VTC from IEEE Xplore"
本発明は、基板作製コストをＩｎＧａＡｓと比べ、十分に低く抑え、且つアフターパルスも少なく、ＤＣＲも抑えたＳＰＡＤを備えた光検出装置とその製造方法を提供することを目的としている。
さらに、アレイ状に配列された複数のＳＰＡＤを駆動するシリコンベースのＣＭＯＳトランジスタ回路を同一基板上に配列して載置出来る光検出装置とその製造方法とを提供することもその目的とする。
さらに、アレイ状に配列された複数のＳＰＡＤを駆動するシリコンベースのＣＭＯＳトランジスタ回路を同一基板上に配列して載置出来る光検出装置とその製造方法とを提供することもその目的とする。
本発明の光検出装置はＰ型のシリコン（Ｓｉ）基板と該シリコン（Ｓｉ）基板上にエピタキシャル成長により形成したＰ型のゲルマニウム（Ｇｅ）層とそのゲルマニウム（Ｇｅ）層上にＰ型シリコン（Ｓｉ）を表面活性化接合で接合されており、該Ｐ型シリコン（Ｓｉ）は水素イオン注入を用いたスマートカット技術で０．８μｍ乃至１．２μｍに薄膜化されている構造をもとに作られている。
薄膜化されたＰ型シリコン（Ｓｉ）にはイオン注入により赤外線を検出するアレイ状に配列された複数のＳＰＡＤと、このＳＰＡＤを駆動し検出した信号を増幅・処理するＣＭＯＳトランジスタ回路とが形成される。
該Ｐ型シリコン（Ｓｉ）のアバランシェダイオード部では、ボロン等のＩＩＩ族不純物によるイオン注入でドープされたＡＰＤ Ｐウエル層、リン等のＶ族不純物によるイオン注入でドープされたＡＰＤ Ｎウエル層、ＡＰＤ Ｎウエル層にはコンタクト抵抗を十分に下げるためヒ素等のＶ族不純物で高濃度にドープされたＮ＋拡散層が形成されている。また該Ｎ＋拡散層周辺にはエッジブレークダウンを回避するＮＷガードリング層がイオン注入により設置されている。
薄膜化されたＰ型シリコン（Ｓｉ）にはイオン注入により赤外線を検出するアレイ状に配列された複数のＳＰＡＤと、このＳＰＡＤを駆動し検出した信号を増幅・処理するＣＭＯＳトランジスタ回路とが形成される。
該Ｐ型シリコン（Ｓｉ）のアバランシェダイオード部では、ボロン等のＩＩＩ族不純物によるイオン注入でドープされたＡＰＤ Ｐウエル層、リン等のＶ族不純物によるイオン注入でドープされたＡＰＤ Ｎウエル層、ＡＰＤ Ｎウエル層にはコンタクト抵抗を十分に下げるためヒ素等のＶ族不純物で高濃度にドープされたＮ＋拡散層が形成されている。また該Ｎ＋拡散層周辺にはエッジブレークダウンを回避するＮＷガードリング層がイオン注入により設置されている。
Ｎチャネルトランジスタ部にはボロン等のＩＩＩ族のイオン注入によるＰウエル層が、該Ｐウエル層内にはトランジスタのソース及びドレインを構成するヒ素等のＶ族のイオン注入により形成されるＮ＋拡散層がある。さらにＰウエル層とコンタクトをするためのボロン等によるＰ＋拡散層も形成されている。同様にＰチャネルトランジスタ部ではイオン注入によりＮウエル層、Ｐ＋拡散層、Ｎ＋拡散層が形成されている。
これらのトランジスタの形成方法は既存のロジックＬＳＩの製造方法に従っており、本発明の光検出装置の製造を容易にし、且つ製造コスト低減を図ることができる。
本発明の光検出装置によれば、赤外線による光電効果でのキャリア発生をゲルマニウム空乏層内で起こし、この発生したキャリアのアバランシェを高品質のシリコン内のＰＮ接合部で起こすことで、ＳＰＡＤのノイズであるＤＣＲを低減し、アフターパルスも低減することが可能となる。また、アバランシェダイオードは一つ一つ分離されており、複数のアバランシェダイオードをアレイ状に配置することが可能となり、２次元のイメージセンサを１チップで作ることが可能となる。
更に通常のシリコンＣＭＯＳ回路が容易に搭載できるため、センサーダイオードのみならずセンサーから出力される電気信号を増幅・処理する回路を１チップ内に搭載でき、装置のサイズ・コストの低減を図ることが可能である。
加えて、本発明の光検出装置の製造方法はほぼ通常のＣＭＯＳロジックプロセスに準じており、製造の容易性及びコスト低減が担保される。
加えて、本発明の光検出装置の製造方法はほぼ通常のＣＭＯＳロジックプロセスに準じており、製造の容易性及びコスト低減が担保される。
以下、添付図面を参照して、本発明の実施の形態の詳細を説明する。
図１は本発明の実施の形態に係る光検出装置１０の概略構成を示す図で、（ａ）は平面図、（ｂ）は断面図を示す。
本発明の光検出装置１０では、同一シリコンチップ１上に複数の単一光子検出ダイオード（ＳＰＡＤ）のピクセル２がアレイ状に配列され、その周辺にはこれらのピクセル２を駆動するＲｏｗ（行）制御回路４－１、Ｃｏｌｕｍｎ（列）制御回路４－２、及び信号処理回路４－３などで構成されるＣＭＯＳトランジスタ回路４が形成される。
本発明の光検出装置１０では、同一シリコンチップ１上に複数の単一光子検出ダイオード（ＳＰＡＤ）のピクセル２がアレイ状に配列され、その周辺にはこれらのピクセル２を駆動するＲｏｗ（行）制御回路４－１、Ｃｏｌｕｍｎ（列）制御回路４－２、及び信号処理回路４－３などで構成されるＣＭＯＳトランジスタ回路４が形成される。
シリコンチップ１の表面の薄膜シリコン（Ｓｉ）層は後に詳細に説明するシャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）により、第１の領域と第２の領域とに区画され、第１の領域には、アレイ状に配列されたピクセル２が、第２の領域にはＣＭＯＳトランジスタ回路４が形成されている。
各ピクセル２間及びピクセル２とＲｏｗ制御回路４－１及びＣｏｌｕｍｎ制御回路４－２との間は金属配線３で結ばれている。
各ピクセル２間及びピクセル２とＲｏｗ制御回路４－１及びＣｏｌｕｍｎ制御回路４－２との間は金属配線３で結ばれている。
図２は図１（ｂ）に示す断面構造の詳細を示す模式的断面図である。
本光検出装置は、Ｐ型にドープされたＰ型ゲルマニウムエピタキシャル層１０２がＰ型にドープされたシリコン基板１０１とＰ型薄膜シリコン層１０３とでサンドウィッチされたウエハをウエハプロセスの原材料として用い、イオン注入及び熱処理を行う事で赤外線単一光子を検出するフォトダイオード（ＳＰＡＤ）２０２とフォトダイオード２０２からの信号を増幅し処理するＣＭＯＳトランジスタ回路２０１を構成している。
なお、図２にはＣＭＯＳトランジスタ回路２０１及びフォトダイオード（ＳＰＡＤ）２０２は単位個数しか例示されていないが、実際の光検出装置では、図１に示すように、アレイ状に配列された複数のＳＰＡＤ２０２と、複数のＣＭＯＳトランジスタ回路２０１を組み合わせたＳＰＡＤ２０２の駆動用のＣＭＯＳトランジスタ回路が構成される。
さらにフォトダイオード２０２内の素子、ＣＭＯＳトランジスタ回路２０１内の素子、及びフォトダイオード２０２とＣＭＯＳトランジスタ回路２０１間の配線を既存のプロセス製造技術により形成することで、信号増幅できる増幅器や信号の処理ができるＣＭＯＳトランジスタ回路２０１を包含した一体型の赤外線単一光子検出可能な光検出装置が実現される。
本光検出装置は、Ｐ型にドープされたＰ型ゲルマニウムエピタキシャル層１０２がＰ型にドープされたシリコン基板１０１とＰ型薄膜シリコン層１０３とでサンドウィッチされたウエハをウエハプロセスの原材料として用い、イオン注入及び熱処理を行う事で赤外線単一光子を検出するフォトダイオード（ＳＰＡＤ）２０２とフォトダイオード２０２からの信号を増幅し処理するＣＭＯＳトランジスタ回路２０１を構成している。
なお、図２にはＣＭＯＳトランジスタ回路２０１及びフォトダイオード（ＳＰＡＤ）２０２は単位個数しか例示されていないが、実際の光検出装置では、図１に示すように、アレイ状に配列された複数のＳＰＡＤ２０２と、複数のＣＭＯＳトランジスタ回路２０１を組み合わせたＳＰＡＤ２０２の駆動用のＣＭＯＳトランジスタ回路が構成される。
さらにフォトダイオード２０２内の素子、ＣＭＯＳトランジスタ回路２０１内の素子、及びフォトダイオード２０２とＣＭＯＳトランジスタ回路２０１間の配線を既存のプロセス製造技術により形成することで、信号増幅できる増幅器や信号の処理ができるＣＭＯＳトランジスタ回路２０１を包含した一体型の赤外線単一光子検出可能な光検出装置が実現される。
フォトダイオード（ＳＰＡＤ）２０２はＰ型シリコン基板１０１上に形成されており、Ｐ型シリコン基板１０１は汎用のシリコンウエハで、ボロン等ＩＩＩ族不純物でドープされており、そのキャリア濃度は１×１０１５ｃｍ－３乃至１×１０１９ｃｍ－３であり、望ましくは１×１０１８ｃｍ－３である。
Ｐ型ゲルマニウムエピタキシャル層１０２はシリコン基板１０１上にエピタキシャル成長により形成された層でＰ型にドープされており、その濃度は１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３であり、厚さは４μｍ乃至７μｍ、望ましくは５．５μｍである。
Ｐ型ゲルマニウムエピタキシャル層１０２上には、濃度１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３で厚さ０．８μｍ乃至１．２μｍ、望ましくは１．０μｍのＰ型薄膜シリコン層１０３が形成されている。このＰ型薄膜シリコン層１０３はＰ型ゲルマニウムエピタキシャル層１０２と表面活性化接合により常温真空中で接合される。
またＰ型薄膜シリコン層１０３は水素イオン注入を用いたスマートカット技術により薄くかつ均一な膜厚として実現される。
またＰ型薄膜シリコン層１０３は水素イオン注入を用いたスマートカット技術により薄くかつ均一な膜厚として実現される。
フォトダイオード２０２の部分では、Ｐ型薄膜シリコン層１０３中に深い方から通常のイオン注入技術によりＡＰＤ Ｐウエル層１０５、ＡＰＤ Ｎウエル層１０６、Ｎ＋拡散層１０８が形成されており、Ｎ＋拡散層１０８を取り囲むようにガードリングＮウエル層１０７が配置されている。
ＡＰＤ Ｐウエル層１０５はＰ型薄膜シリコン層１０３の表面から深さ０．７μｍから０．８μｍに位置し、濃度１×１０１６ｃｍ－３乃至１×１０１７ｃｍ－３、望ましくは７×１０１６ｃｍ－３のＰ型の拡散層であり、この層によりＰ型薄膜シリコン層１０３とＰ型ゲルマニウムエピタキシャル層１０２との接合部の電界を低減するよう制御することで、この界面で発生する暗電流を低減している。
ＡＰＤ Ｎウエル層１０６はＰ型薄膜シリコン層１０３の表面から深さ０．２μｍから０．７μｍに位置し、濃度１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３のＮ型の拡散層である。
ＡＰＤ Ｐウエル層１０５とＡＰＤ Ｎウエル層１０６とはともにＰＮ接合を形成しており、この接合部分にアバランシェ増幅が可能となるに十分な高電界がかかっている。
このＡＰＤ Ｎウエル層１０６と電気的に接続し十分に低い抵抗値で金属配線３とコンタクトを取るために、Ｐ型薄膜シリコン層１０３の表面から０．２μｍの深さで濃度１×１０１９ｃｍ－３乃至１×１０２１ｃｍ－３のＮ＋拡散層１０８が形成されている。このＮ＋拡散層１０８はのちに述べるＣＭＯＳトランジスタ回路２０１部に用いるＮ＋拡散層１０８と同時に形成しても良い。
このＡＰＤ Ｎウエル層１０６と電気的に接続し十分に低い抵抗値で金属配線３とコンタクトを取るために、Ｐ型薄膜シリコン層１０３の表面から０．２μｍの深さで濃度１×１０１９ｃｍ－３乃至１×１０２１ｃｍ－３のＮ＋拡散層１０８が形成されている。このＮ＋拡散層１０８はのちに述べるＣＭＯＳトランジスタ回路２０１部に用いるＮ＋拡散層１０８と同時に形成しても良い。
さらに、このフォトダイオードのＮ＋拡散層１０８の周辺には、エッジブレークダウンを避けるために濃度１×１０１７ｃｍ－３乃至１×１０１９ｃｍ－３のガードリングＮウエル層１０７が配置される。
また各フォトダイオード２０２の周辺には、電気的分離を行うためにＳＴＩ（Shallow Trench Isolation）層１０４が配備されている。
また各フォトダイオード２０２の周辺には、電気的分離を行うためにＳＴＩ（Shallow Trench Isolation）層１０４が配備されている。
ＣＭＯＳトランジスタ回路２０１は基本的にＰ型薄膜シリコン層１０３内に既存のＣＭＯＳ製造技術で作られる。
図２の１１０および１１１はそれぞれＮチャネルトランジスタが構成されるＰウエル層、Ｐチャネルトランジスタが構成されるＮウエル層である。各ウエル層内にはソースドレインを構成する高濃度の拡散層であるＮ＋拡散層１０８、及びＰ＋拡散層１０９が配置されている。
Ｎ＋拡散層１０８及びＰ＋拡散層１０９はまたウエル層１１０、１１１と低抵抗で接続をするウエルコンタクトとなっている。ＭＯＳＦＥＴのゲート電極は１１２であり、トランジスタの各電極は電極プラグ１１４により電気的に接続され、メタル配線１１５により光検出装置の回路構成がなされる。
図２の１１０および１１１はそれぞれＮチャネルトランジスタが構成されるＰウエル層、Ｐチャネルトランジスタが構成されるＮウエル層である。各ウエル層内にはソースドレインを構成する高濃度の拡散層であるＮ＋拡散層１０８、及びＰ＋拡散層１０９が配置されている。
Ｎ＋拡散層１０８及びＰ＋拡散層１０９はまたウエル層１１０、１１１と低抵抗で接続をするウエルコンタクトとなっている。ＭＯＳＦＥＴのゲート電極は１１２であり、トランジスタの各電極は電極プラグ１１４により電気的に接続され、メタル配線１１５により光検出装置の回路構成がなされる。
図３は本発明による赤外線単一光子検出可能な光検出装置を製造する基本材料となるウエハの製造方法を示したものである。
まず、図３（ａ）に示すように、既存のボロン等ＩＩＩ族不純物が濃度１×１０１５ｃｍ－３乃至１×１０１９ｃｍ－３、望ましくは１×１０１８ｃｍ－３でドープされたＰ型シリコン基板３０１にＰ型ゲルマニウムエピタキシャル層３０２をエピタキシャル成長により形成する。
この時、Ｐ型ゲルマニウムエピタキシャル層３０２のキャリア濃度は１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３であり、厚さは４μｍ乃至７μｍ、望ましくは５．５μｍである。
まず、図３（ａ）に示すように、既存のボロン等ＩＩＩ族不純物が濃度１×１０１５ｃｍ－３乃至１×１０１９ｃｍ－３、望ましくは１×１０１８ｃｍ－３でドープされたＰ型シリコン基板３０１にＰ型ゲルマニウムエピタキシャル層３０２をエピタキシャル成長により形成する。
この時、Ｐ型ゲルマニウムエピタキシャル層３０２のキャリア濃度は１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３であり、厚さは４μｍ乃至７μｍ、望ましくは５．５μｍである。
一方、図３（ｂ）に示すように、既存のボロン等ＩＩＩ族不純物が濃度１×１０１５ｃｍ－３乃至１×１０１６ｃｍ－３、望ましくは７×１０１５ｃｍ－３でドープされたＰ型シリコン基板３０３に、水素イオン（Ｈ＋）を１×１０１６ｃｍ－３乃至１×１０１７ｃｍ－３、望ましくは５×１０１６ｃｍ－３のドーズ量でエネルギ１１０ｋｅＶで注入する。
これらの二つの基板３０１、３０３を図３（ｃ）に示したように表面活性化接合技術により真空中で接合する。この表面活性化接合では、二つの基板を図示しない真空チャンバに導入し、Ａｒイオンによりそれぞれの表面をスパッタリングした後、それぞれの表面を接合させ、３００Ｎ程度の圧力を６０秒程度加えることで二つの基板は機械的に接合される。
この接合された基板を４００乃至６００℃の温度でアニールすることで、図３（ｄ）に示したように水素イオン注入部で劈開が起こり、Ｐ型ゲルマニウムエピタキシャル層３０２上に１μｍ程度のＰ型シリコン層３０３を形成することができる。
さらにＰ型シリコン層３０３側の表面平坦化のため化学機械研磨（ＣＭＰ）を施し、表面のダメージを取り除くためのウエットエッチングを行い、赤外線単一光子検出可能な光検出装置のウエハプロセスの原材料となるウエハが図３（ｅ）に示すように完成する。
さらにＰ型シリコン層３０３側の表面平坦化のため化学機械研磨（ＣＭＰ）を施し、表面のダメージを取り除くためのウエットエッチングを行い、赤外線単一光子検出可能な光検出装置のウエハプロセスの原材料となるウエハが図３（ｅ）に示すように完成する。
図４は赤外線単一光子検出可能な光検出装置のウエハプロセスを説明する概略断面図である。
前記ゲルマニウム４０２をシリコン４０１、４０３で挟んだウエハをスターティングマテリアルとする。このウエハをＲＣＡ等の洗浄をした後、熱酸化により１０乃至３０ｎｍのパッド酸化膜４０４を成長させる。さらに１００乃至２００ｎｍ程度の窒化シリコン膜４０５を減圧ＣＶＤ法により堆積させる。その後、既存のフォトリソグラフィ技術とフォトレジスト４０６をマスクとしたエッチングにより窒化シリコン膜４０５およびパッド酸化膜４０４をパターニングすることで図４（ａ）の構造が得られる。
前記ゲルマニウム４０２をシリコン４０１、４０３で挟んだウエハをスターティングマテリアルとする。このウエハをＲＣＡ等の洗浄をした後、熱酸化により１０乃至３０ｎｍのパッド酸化膜４０４を成長させる。さらに１００乃至２００ｎｍ程度の窒化シリコン膜４０５を減圧ＣＶＤ法により堆積させる。その後、既存のフォトリソグラフィ技術とフォトレジスト４０６をマスクとしたエッチングにより窒化シリコン膜４０５およびパッド酸化膜４０４をパターニングすることで図４（ａ）の構造が得られる。
その後、フォトレジスト４０６を除去し窒化シリコン膜４０５をハードマスクとしたエッチングによりシリコン膜４０３にシャロートレンチを形成する。ＲＣＡ洗浄等を施したのち熱酸化によりトレンチ表面に酸化シリコン膜を１０乃至２０ｎｍ形成する。さらに高密度プラズマＨＤＰ－ＣＶＤにより酸化シリコン膜を５００乃至７００ｎｍ堆積し、化学的機械研磨（ＣＭＰ）によって平坦化することで素子分離のためトレンチに内に埋め込まれたＳＴＩ酸化膜４０７を形成することができ、図４（ｂ）の断面構造が得られる。
熱リン酸により窒化シリコン膜４０５を除去、フッ酸によりパッド酸化膜４０４を除去するとともにＳＴＩ酸化膜の高さをシリコン表面に合わせる。さらに熱酸化により１０乃至２０ｎｍの犠牲酸化を施すことで図４（ｃ）の構造を得る。この工程までは通常のＣＭＯＳ ＬＯＧＩＣプロセスに準拠する。次からは赤外線単一光子検出可能な光検出装置に特有な追加工程となる。
まずＡＰＤ Ｐウエル層４０９を形成するため通常のフォトリソグラフィ技術でフォトレジスト４０６をマスクとし、ボロンイオンを加速エネルギ３１０ｋｅＶでドーズ量６×１０１１ｃｍ－２で注入する（図４（ｄ））。その後、フォトレジスト４０６を除去する。
同様にＡＰＤ Ｎウエル層４１０を形成するため通常のフォトリソグラフィ技術でフォトレジスト４０６をマスクとし、リンイオンを加速エネルギ３３０ｋｅＶでドーズ量７×１０１１ｃｍ－２と加速エネルギ９０ｋｅＶでドーズ量２×１０１５ｃｍ－２とで注入する（図４（ｅ））。その後、フォトレジスト４０６を除去する。
その後、ガードリングＮウエル層４１１を形成するため、同様に通常のフォトリソグラフィ技術でフォトレジスト４０６をマスクとし、リンイオンを加速エネルギ７０ｋｅＶでドーズ量４×１０１１ｃｍ－２と加速エネルギ２００ｋｅＶでドーズ量４×１０１１ｃｍ－２とで注入する（図４（ｆ））。その後フォトレジスト４０６を除去する。
ＡＰＤ Ｐウエルフォトリソグラフィ工程からこの工程までが赤外線単一光子検出可能な光検出装置製造に必要な通常のＣＭＯＳ ＬＯＧＩＣプロセスに対しての追加工程となる。この工程以降は通常のＣＭＯＳ ＬＯＧＩＣプロセスに準ずることになるため詳細条件は省略する。
まず、Ｎチャネルトランジスタを形成するために、これも通常のフォトリソグラフィ技術とフォトレジスト４０６をマスクとしてボロンをイオン注入することでＬｏｇｉｃ Ｐウエル層４１２が形成される（図４（ｇ））。この工程ではＮチャネルトランジスタの閾値を調整するボロンやＢＦ２のイオン注入も含まれる。イオン注入後にフォトレジスト４０６は除去される。
さらに、Ｐチャネルトランジスタを形成するために、これも通常のフォトリソグラフィ技術とフォトレジスト４０６をマスクとしてリンをイオン注入することでＬｏｇｉｃ Ｎウエル層４１３が形成される（図４（ｈ））。この工程ではＰチャネルトランジスタの閾値を調整するリンのイオン注入も含まれる。イオン注入後にフォトレジスト４０６は除去される。
その後、犠牲酸化膜４０８をフッ酸等により除去する。ＲＣＡ等の前洗浄を行った後、ゲート酸化膜４１４を熱酸化により形成する。ゲート電極４１５となるポリシリコンを減圧ＣＶＤで堆積し、通常のフォトリソグラフィ技術とエッチング技術によりゲート電極４１５をパターニングし、フォトレジスト４０６を除去することで図４（ｉ）の構造を得る。
次にＮチャネルトランジスタのドレイン電界緩和とショートチャネル効果の抑制のためのｎ－部４１６を形成するため、通常のフォトリソグラフィ技術により図４（ｊ）に示されたようにＮチャネルトランジスタ部のフォトレジスト４０６が開口されたパターンを形成した後、ドレイン電界緩和のためのＬＤＤ（Lightly Doped Drain）を形成するためのヒ素のイオン注入とショートチャネル効果緩和のためのポケットを作るボロンあるいはＢＦ２のイオン注入を行い、フォトレジスト４０６を除去する。
同様に図４（ｋ）に示すようにｐ－部４１７を形成するため、Ｐチャネルトランジスタ部のフォトレジスト４０６が開口されたパターンを形成した後、ＬＤＤとしてのＢＦ２イオン注入とポケットとしてのリンのイオン注入を行いフォトレジスト４０６を除去する。その後、酸化シリコン膜をＣＶＤ法により形成し異方性エッチングにより図４（ｌ）に示したようにゲート電極４１５の側壁にサイドウォールスペーサ４１８を形成する。
次にＮチャネルトランジスタのＮ＋拡散層４１９を形成するため、図４（ｍ）に示すようにＮチャネルトランジスタ部が開口されたフォトレジスト４０６パターンを形成する。この時、同時にＡＰＤのＮ＋拡散層４１９も形成するため、ＡＰＤ上部にもフォトレジスト開口を行っている。このフォトレジスト４０６をマスクとしてヒ素のイオンを注入することでＮチャネルトランジスタのソースドレイン及びＡＰＤのＮ＋拡散層４１９が形成される。
同様にＰチャネルトランジスタのソースドレインＰ＋拡散層４２０形成のため、図４（ｎ）に示すようにＰチャネルトランジスタ部が開口されたフォトレジスト４０６パターンを形成し、このフォトレジスト４０６をマスクとしてＢＦ２のイオン注入を行い、フォトレジスト４０６を除去する。さらに全面に酸化シリコン膜をＣＶＤ法等によって形成し、その後の低抵抗化のためのサリサイド工程でシリサイドが形成して欲しくない領域に酸化シリコン膜４２２が残るようにパターニングを行う。
シリサイドが形成して欲しくない領域とは本発明では具体的にＡＰＤ部分であるが、ＡＰＤ部分であっても後のコンタクトが形成される部分にはシリサイドが形成されるように図４（ｏ）の構造とする。
シリサイドが形成して欲しくない領域とは本発明では具体的にＡＰＤ部分であるが、ＡＰＤ部分であっても後のコンタクトが形成される部分にはシリサイドが形成されるように図４（ｏ）の構造とする。
その後コバルト等をスパッタし、５００℃程度の比較的低温でコバルトとシリコンを反応させ、反応の起こらない酸化シリコン膜上のコバルトは選択エッチングで除去される。さらに熱処理を加えることでシリサイド化を進ませ、低抵抗のサリサイド層を作る。
この後、既存の層間絶縁膜４２３の形成、コンタクト及びコンタクト中のタングステンプラグ４２４の形成、第１層目の配線層４２５の形成により図４（ｐ）の構造が得られる。ここには示していないが、この後、メタル層間膜、ヴィア形成、上層のメタル配線層の形成により、多層メタル配線構造を得る。さらに最上層のメタル層上にはチップの保護のための保護膜形成、電気的な導通のためにパッド上の保護膜を除去する工程を経たのち、ウエハを所望の厚さにするバックグラインドを行い、裏面の低抵抗化のための裏面ボロン注入を行い裏面のＰ＋拡散層を形成することで本発明の光検出装置のウエハプロセスは完了する。
なお上述した実施の形態では、Ｐ型薄膜シリコン層１０３は、図３に示すように表面活性化接合技術と水素イオン注入によるスマートカット技術により形成しているが、本発明は、これに限定されるものではなく、Ｐ型ゲルマニウムエピタキシャル層１０２上にシリコンを１μｍ程度エピタキシャル成長させる方法で形成してもよい。
図５には、上記プロセスにより形成されるＡＰＤの主要部分のプロセスシミュレーションにより得たキャリア濃度プロファイルを示す。横軸はシリコン膜４０３表面からの深さ、縦軸は拡散層の濃度を示している。図２で示された構造が本発明の製造方法によりほぼ実現できていることが分かる。
なお、対象物からの入射光を検出するためにＳＰＡＤを照射する方法には表面照射と裏面照射とがある。本発明によるＳＰＡＤでは、図６に示すように表面のｎ＋接合１０８が０．５μｍと薄く、その下のＰ型ゲルマニウムエピタキシャル層１０２内に光電効果の起こる空乏層がある。Ｐ型薄膜シリコン層１０３は可視光を吸収するが、０．５μｍの厚さだけですべての可視光を吸収することは困難である。従って表面照射の場合には、可視光を遮蔽するための可視光遮光フィルタ１２０が必要である。
次に裏面照射の場合について考察する。
Ｐ型ゲルマニウムエピタキシャル層１０２は５μｍ程度と薄く、その下のＰ型シリコン基板１０１はチップの機械的強度確保のため最低２００μｍ以上の厚さが必要である。可視光遮光フィルタを裏面に設けなくても、この厚いＰ型シリコン基板が可視光を吸収し、Ｐ型ゲルマニウムエピタキシャル層１０２に形成されている空乏層には届かない。
Ｐ型ゲルマニウムエピタキシャル層１０２は５μｍ程度と薄く、その下のＰ型シリコン基板１０１はチップの機械的強度確保のため最低２００μｍ以上の厚さが必要である。可視光遮光フィルタを裏面に設けなくても、この厚いＰ型シリコン基板が可視光を吸収し、Ｐ型ゲルマニウムエピタキシャル層１０２に形成されている空乏層には届かない。
これに対し、波長１．１μｍ程度の赤外光はシリコン（Ｓｉ）では通過し、空乏層に到達する。従って、可視光遮光フィルタがなくても赤外線だけを選択的に感知するＳＰＡＤを実現できる。従ってフィルタを作成する工程が不必要となるため、工程簡略化やコスト低減が可能となる。
１ シリコンチップ
２ ピクセル
３ 金属配線
４，２０１ ＣＭＯＳトランジスタ回路
４－１ Ｒｏｗ制御回路
４－２ Ｃｏｌｕｍｎ制御回路
４－３ 信号処理回路
１０ 光検出装置
１０１，３０１ Ｐ型シリコン基板
１０２，３０２ Ｐ型ゲルマニウムエピタキシャル層
１０３ Ｐ型薄膜シリコン層
１０４ ＳＴＩ層
１０５，４０９ ＡＰＤ Ｐウエル層
１０６，４１０ ＡＰＤ Ｎウエル層
１０７，４１１ ガードリングＮウエル層
１０８，４１９ Ｎ＋拡散層
１０９，４２０ Ｐ＋拡散層
１１０，１１１ ウエル層
１１２，４１５ ゲート電極
１１４ 電極プラグ
１１５ メタル配線
１２０ 可視光遮光フィルタ
２０２ フォトダイオード
３０３ Ｐ型シリコン基板、Ｐ型シリコン層
４０１ シリコン
４０２ ゲルマニウム
４０３ シリコン膜
４０４ パッド酸化膜
４０５ 窒化シリコン膜
４０６ フォトレジスト
４０７ ＳＴＩ酸化膜
４０８ 犠牲酸化膜
４１２ Ｌｏｇｉｃ Ｐウエル層
４１３ Ｌｏｇｉｃ Ｎウエル層
４１４ ゲート酸化膜
４１６ ｎ－部
４１７ ｐ－部
４１８ サイドウォールスペーサ
４２２ 酸化シリコン膜
４２３ 層間絶縁膜
４２４ タングステンプラグ
４２５ 配線層
２ ピクセル
３ 金属配線
４，２０１ ＣＭＯＳトランジスタ回路
４－１ Ｒｏｗ制御回路
４－２ Ｃｏｌｕｍｎ制御回路
４－３ 信号処理回路
１０ 光検出装置
１０１，３０１ Ｐ型シリコン基板
１０２，３０２ Ｐ型ゲルマニウムエピタキシャル層
１０３ Ｐ型薄膜シリコン層
１０４ ＳＴＩ層
１０５，４０９ ＡＰＤ Ｐウエル層
１０６，４１０ ＡＰＤ Ｎウエル層
１０７，４１１ ガードリングＮウエル層
１０８，４１９ Ｎ＋拡散層
１０９，４２０ Ｐ＋拡散層
１１０，１１１ ウエル層
１１２，４１５ ゲート電極
１１４ 電極プラグ
１１５ メタル配線
１２０ 可視光遮光フィルタ
２０２ フォトダイオード
３０３ Ｐ型シリコン基板、Ｐ型シリコン層
４０１ シリコン
４０２ ゲルマニウム
４０３ シリコン膜
４０４ パッド酸化膜
４０５ 窒化シリコン膜
４０６ フォトレジスト
４０７ ＳＴＩ酸化膜
４０８ 犠牲酸化膜
４１２ Ｌｏｇｉｃ Ｐウエル層
４１３ Ｌｏｇｉｃ Ｎウエル層
４１４ ゲート酸化膜
４１６ ｎ－部
４１７ ｐ－部
４１８ サイドウォールスペーサ
４２２ 酸化シリコン膜
４２３ 層間絶縁膜
４２４ タングステンプラグ
４２５ 配線層
Claims (4)
- 対象物からの入射光を検出する光検出装置において、
（ｉ）Ｐ型シリコン（Ｓｉ）基板と、
（ii）前記Ｐ型シリコン（Ｓｉ）基板の表面となる第１面にエピタキシャル成長により形成したＰ型ゲルマニウム（Ｇｅ）層と、
（iii)前記Ｐ型ゲルマニウム（Ｇｅ）層上に形成したＰ型薄膜シリコン（Ｓｉ）層と、を含み、
（iv）前記Ｐ型薄膜シリコン（Ｓｉ）層はシャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）により第１の領域と第２の領域とに区画され、前記第１の領域にはアレイ状に配列された複数の単一光子検出ダイオード（ＳＰＡＤ）が、前記第２の領域には前記ＳＰＡＤを駆動するＣＭＯＳトランジスタ回路が形成されてなる光検出装置。 - 前記Ｐ型薄膜シリコン（Ｓｉ）層が、表面活性化接合技術と水素イオン注入によるスマートカット技術とにより形成されることを特徴とする請求項１に記載の光検出装置。
- 前記Ｐ型薄膜シリコン（Ｓｉ）層が、前記Ｐ型ゲルマニウム（Ｇｅ）層上にシリコン（Ｓｉ）のエピタキシャル成長により薄膜化されて形成されることを特徴とする請求項１に記載の光検出装置。
- 前記Ｐ型シリコン（Ｓｉ）基板の裏面となる第２面からの前記入射光を受光するよう構成してなる請求項１乃至３のいずれかに記載の光検出装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/011878 WO2023175762A1 (ja) | 2022-03-16 | 2022-03-16 | 光検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7097137B1 true JP7097137B1 (ja) | 2022-07-07 |
| JPWO2023175762A1 JPWO2023175762A1 (ja) | 2023-09-21 |
Family
ID=82320508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022517402A Active JP7097137B1 (ja) | 2022-03-16 | 2022-03-16 | 光検出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240145519A1 (ja) |
| JP (1) | JP7097137B1 (ja) |
| CN (1) | CN117083724A (ja) |
| TW (1) | TWI813464B (ja) |
| WO (1) | WO2023175762A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004027879A2 (en) * | 2002-09-19 | 2004-04-01 | Quantum Semiconductor Llc | Light-sensing device |
| US20180358488A1 (en) * | 2017-06-09 | 2018-12-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Photodiode device and manufacturing method thereof |
| JP2019533302A (ja) * | 2016-08-31 | 2019-11-14 | ジーレイ スイッツァーランド エスアー | 接合インターフェースの電荷輸送で構成される電磁吸収放射線検出器 |
| JP2020510308A (ja) * | 2017-03-01 | 2020-04-02 | ジーレイ スイッツァーランド エスアー | ウェハ接合に基づく電磁吸収放射線検出器 |
| JP2021027358A (ja) * | 2019-08-01 | 2021-02-22 | ダブリュアンドダブリュセンス デバイシーズ， インコーポレイテッドＷ＆Ｗｓｅｎｓ Ｄｅｖｉｃｅｓ， Ｉｎｃ． | マイクロストラクチャ向上型吸収感光装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157806A1 (en) * | 2005-01-18 | 2006-07-20 | Omnivision Technologies, Inc. | Multilayered semiconductor susbtrate and image sensor formed thereon for improved infrared response |
| JP2021150359A (ja) | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 光検出素子、光検出システム、ライダー装置、および移動体 |
-
2022
- 2022-03-16 US US17/918,111 patent/US20240145519A1/en active Pending
- 2022-03-16 CN CN202280003572.8A patent/CN117083724A/zh active Pending
- 2022-03-16 JP JP2022517402A patent/JP7097137B1/ja active Active
- 2022-03-16 WO PCT/JP2022/011878 patent/WO2023175762A1/ja active Application Filing
- 2022-10-07 TW TW111138124A patent/TWI813464B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004027879A2 (en) * | 2002-09-19 | 2004-04-01 | Quantum Semiconductor Llc | Light-sensing device |
| JP2019533302A (ja) * | 2016-08-31 | 2019-11-14 | ジーレイ スイッツァーランド エスアー | 接合インターフェースの電荷輸送で構成される電磁吸収放射線検出器 |
| JP2020510308A (ja) * | 2017-03-01 | 2020-04-02 | ジーレイ スイッツァーランド エスアー | ウェハ接合に基づく電磁吸収放射線検出器 |
| US20180358488A1 (en) * | 2017-06-09 | 2018-12-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Photodiode device and manufacturing method thereof |
| JP2021027358A (ja) * | 2019-08-01 | 2021-02-22 | ダブリュアンドダブリュセンス デバイシーズ， インコーポレイテッドＷ＆Ｗｓｅｎｓ Ｄｅｖｉｃｅｓ， Ｉｎｃ． | マイクロストラクチャ向上型吸収感光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240145519A1 (en) | 2024-05-02 |
| JPWO2023175762A1 (ja) | 2023-09-21 |
| CN117083724A (zh) | 2023-11-17 |
| TW202339296A (zh) | 2023-10-01 |
| WO2023175762A1 (ja) | 2023-09-21 |
| TWI813464B (zh) | 2023-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5569153B2 (ja) | 固体撮像装置およびその製造方法 | |
| US7999292B2 (en) | Image sensor and manufacturing method thereof | |
| KR100781905B1 (ko) | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 | |
| KR101680899B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US10115751B2 (en) | Semiconductor device | |
| JP6302216B2 (ja) | 半導体装置およびその製造方法 | |
| TW200901456A (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
| JP5546222B2 (ja) | 固体撮像装置及び製造方法 | |
| JP4671981B2 (ja) | 光半導体装置 | |
| JP2015144248A (ja) | 半導体装置、及びその製造方法 | |
| TWI548074B (zh) | 影像感測元件及其形成方法 | |
| US11973093B2 (en) | Visible-to-longwave infrared single photon avalanche photodetector on silicon | |
| US6566722B1 (en) | Photo sensor in a photo diode on a semiconductor wafer | |
| KR102279835B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN105575986A (zh) | 固态摄像装置及固态摄像装置的制造方法 | |
| JP7097137B1 (ja) | 光検出装置 | |
| US20090261441A1 (en) | Optical semiconductor device | |
| US9318630B2 (en) | Pixel with raised photodiode structure | |
| JP6122649B2 (ja) | 浅い接合を有する紫外線受光素子 | |
| US8878266B2 (en) | CMOS image sensor and method for fabricating the same | |
| CN107425027B (zh) | 半导体装置以及半导体装置的制造方法 | |
| TWI813186B (zh) | 集成晶片結構及其形成方法 | |
| US10157950B2 (en) | Pixel with spacer layer covering photodiode | |
| US20150084152A1 (en) | Photodiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220317 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7097137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |