CN109904181B - 一种高填充因子的cmos成像传感器及其制作方法 - Google Patents

Abstract

本发明公开了一种高填充因子的CMOS成像传感器，包括设于SOI衬底的外延硅层上的电路器件区域和设于衬底硅层上的感光区域；电路器件区域与感光区域之间通过穿过埋氧层的通孔相电连接；像元之间通过浅沟槽隔离结构相隔离。本发明可同时增加感光区域的填充因子，并可使用更加优化的设计方案来提升读取电路的性能，从而提升了整体芯片的性能。本发明还公开了一种高填充因子的CMOS成像传感器的制作方法。

Description

一种高填充因子的CMOS成像传感器及其制作方法

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种高填充因子的CMOS成像传感器及其制作方法。

背景技术

传统背面感光CMOS成像传感器的像元内包括电路器件区域和感光区域。其中，感光区域用于接收外部光线，并产生电信号；电路器件区域主要是由传统CMOS器件所形成的电路，用于将感光区域的电信号引出。

由于上述电路器件区域占用了像元的一部分面积，因此会影响到像元的感光效果。同时，电路器件区域涉及读取电路的设计，为了保证像元感光面积的比例，其电路设计也受到了一定的制约。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种高填充因子的CMOS成像传感器及其制作方法。

为实现上述目的，本发明的技术方案如下：

本发明提供了一种高填充因子的CMOS成像传感器，所述CMOS成像传感器设于一SOI衬底上，所述SOI衬底依次包括衬底硅层、埋氧层和外延硅层，所述CMOS成像传感器包括：

设于所述外延硅层上的电路器件区域和设于所述衬底硅层上的感光区域；所述电路器件区域与所述感光区域之间通过穿过所述埋氧层的通孔相电连接；

所述CMOS成像传感器的每个像元中设有一个所述电路器件区域和一个所述感光区域，所述电路器件区域和所述感光区域分别设于所述外延硅层上和所述衬底硅层上，且上下位置对应；

所述CMOS成像传感器的每个像元之间通过浅沟槽隔离结构相隔离。

进一步地，所述浅沟槽隔离结构包括设于所述外延硅层上的第一浅沟槽隔离结构和设于所述衬底硅层上的第二浅沟槽隔离结构。

进一步地，所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的一端同时与所述埋氧层相连，另一端分别露出于所述外延硅层和所述衬底硅层的表面。

进一步地，所述通孔自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中，所述通孔通过其位于所述外延硅层中的部分连接所述电路器件区域，且所述通孔通过其位于所述衬底硅层中的部分连接所述感光区域。

进一步地，所述通孔为填充有金属的金属通孔或填充有多晶硅的多晶硅通孔。

进一步地，所述金属通孔的内壁上依次形成有金属硅化物层和金属氮化物层，所述金属氮化物层上的所述金属通孔内填充有电极金属。

进一步地，所述金属硅化物层为通过沉积在所述金属通孔内壁上的钛或钽经热处理与所述外延硅层和所述衬底硅层中的硅反应所形成的硅化钛层或硅化钽层。

本发明还提供了一种高填充因子的CMOS成像传感器的制作方法，包括以下步骤：

提供一SOI衬底，所述SOI衬底依次包括衬底硅层、埋氧层和外延硅层；

在所述外延硅层上形成用于隔离CMOS成像传感器各像元的第一浅沟槽隔离结构，使所述第一浅沟槽隔离结构的上端露出于所述外延硅层的表面，下端与所述埋氧层相连；

在各像元中形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔；

在所述外延硅层上形成各像元的电路器件区域，并使所述电路器件区域与所述通孔位于所述外延硅层中的部分相连；

将所述SOI衬底倒置，并对所述衬底硅层进行减薄；

在减薄后的所述衬底硅层上形成用于隔离CMOS成像传感器各像元的第二浅沟槽隔离结构，使所述第二浅沟槽隔离结构的上端露出于所述衬底硅层的表面，下端与所述埋氧层相连；

在所述衬底硅层上注入形成各像元的感光区域，并使所述感光区域与所述通孔位于所述衬底硅层中的部分相连。

进一步地，形成所述通孔时，具体包括以下步骤：。

形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔沟槽；

在所述沟槽的内壁上沉积形成钛层或钽层；

在所述钛层或钽层上沉积形成氮化钛层或氮化钽层；

在所述氮化钛层或氮化钽层上的所述沟槽内填充钨或铜，作为电极金属；

对上述器件进行热处理，使钛层或钽层材料与所述外延硅层和所述衬底硅层中的硅反应，在所述沟槽的内壁上形成硅化钛层或硅化钽层，从而形成金属通孔。

进一步地，形成所述通孔时，具体包括以下步骤：。

形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔沟槽；

在所述沟槽内沉积多晶硅，从而形成多晶硅通孔。

从上述技术方案可以看出，本发明充分利用SOI衬底被氧化物隔离成正、反两面衬底的优势，通过在正面的外延硅层衬底上使用标准CMOS工艺实现电路区域，在背面的衬底硅层上使用注入实现感光区域，可以同时增加感光区域的填充因子，并且由于正面的外延硅层衬底完全可以被使用作电路设计，因而可以使用更加优化的设计方案来提升读取电路的性能，而不会像传统架构一样受到面积的制约，从而提升了整体芯片的性能。

附图说明

图1是本发明一较佳实施例的一种高填充因子的CMOS成像传感器结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图1，图1是本发明一较佳实施例的一种高填充因子的CMOS成像传感器结构示意图。如图1所示，本发明提供了一种高填充因子的CMOS成像传感器；本发明的高填充因子的CMOS成像传感器设置在一个SOI衬底4上。其中，SOI衬底4可包括位于背面(反面)的衬底硅层1，位于正面(上面)的外延硅层3，以及位于衬底硅层1和外延硅层3中间用于隔离衬底硅层1和外延硅层3的埋氧层(二氧化硅层)2。

请参考图1。本发明的高填充因子的CMOS成像传感器，可包括以下具体结构：

设置在外延硅层3上的CMOS成像传感器每个像元中的电路器件区域和设置在衬底硅层1上的CMOS成像传感器每个像元中的感光区域。

CMOS成像传感器的每个像元中包括一个电路器件区域和一个感光区域，电路器件区域和感光区域分别设置在外延硅层3上和衬底硅层1上，且上下位置对应。

电路器件区域可包括传输晶体管13等读出电路所需的各晶体管结构。其中，各晶体管可包括位于外延硅层3表面上的栅介质11和栅电极10，以及位于栅介质11和栅电极10两侧的外延硅层3中的源漏区(源区和漏区，S/D)12。

感光区域设有感光pn器件14，可通过注入来形成。

本发明充分利用了SOI衬底被氧化物隔离成正、反两面衬底的优势，通过将CMOS成像传感器像元中的电路器件区域设置在外延硅层3上，将感光区域设置在衬底硅层1上，可以显著增加感光区域的填充因子，并可将外延硅层3完全用作电路设计，从而可以使用更加优化的设计方案，来提升读取电路的性能。

请参考图1。每个像元中的电路器件区域与感光区域之间，可通过穿过埋氧层2的通孔9(指图中位于左侧的一个通孔9。图中位于右侧还显示一个通孔结构，此通孔是用于将电路器件区域与衬底硅层1相连以接地，其作用区别于图中位于左侧的通孔9，衬底硅层1与右侧通孔的接触区域为一具有一定面积的封闭区域，仅用于实现与该通孔的连接，故该封闭区域的面积越小越好)进行电连接。

CMOS成像传感器的每个像元之间通过浅沟槽隔离结构(STI)5、15相隔离。浅沟槽隔离结构5、15可包括设置在外延硅层3上的第一浅沟槽隔离结构5和设置在衬底硅层1上的第二浅沟槽隔离结构15。其中，图示第一浅沟槽隔离结构5的上端可露出于外延硅层3的上表面并与外延硅层3的上表面相平齐，第一浅沟槽隔离结构5的下端与埋氧层2的上表面相连。第二浅沟槽隔离结构15的下端可露出于衬底硅层1的下表面并与衬底硅层1的下表面相平齐，第二浅沟槽隔离结构15的上端与埋氧层2的下表面相连。

第一浅沟槽隔离结构5和第二浅沟槽隔离结构15上下位置可相对应设置。并且，第一浅沟槽隔离结构5和第二浅沟槽隔离结构15可采用环形或多边形等形式，围绕在每个像元之间，将各像元完全隔离起来。

请继续参考图1。通孔(via)9自外延硅层3的上表面穿过埋氧层2，并停止于衬底硅层1中进行设置。其中，通孔9可通过其位于外延硅层3中的部分，与电路器件区域进行连接；具体地，可通过一个晶体管13的源/漏区12与通孔9之间实现电性连接。同时，通孔9通过其位于衬底硅层1中的部分，与感光区域的感光pn器件14实现连接。

作为可选的实施方式，通孔9可以是填充有金属的金属通孔9，或者是填充有多晶硅的多晶硅通孔。

当通孔9采用填充有金属的金属通孔9时，金属通孔9的内壁上可依次形成有金属硅化物层6和金属氮化物层8，金属氮化物层8上的金属通孔9内填充有电极金属7。例如，金属硅化物层6可以是硅化钛层或硅化钽层；金属氮化物层8可以是氮化钛层或氮化钽层；电极金属7可以是钨或铜。等等。

其中，上述硅化钛层或硅化钽层金属硅化物层6为通过沉积在金属通孔9内壁上的钛或钽，经一定温度下的热处理，与外延硅层3和衬底硅层1中的硅反应所形成。

以下通过具体实施方式并结合图1，对本发明的一种高填充因子的CMOS成像传感器的制作方法进行详细说明。

请参考图1。本发明的一种高填充因子的CMOS成像传感器的制作方法，可包括以下步骤：

首先，使用一个SOI衬底4，进行本发明高填充因子的CMOS成像传感器的制作。SOI衬底4自下而上依次包括衬底硅层1、埋氧层2和外延硅层3。

然后，可使用标准CMOS工艺，在外延硅层3上形成用于隔离CMOS成像传感器各像元的第一浅沟槽隔离结构5，使第一浅沟槽隔离结构5的上端露出于外延硅层3的表面，并使第一浅沟槽隔离结构5的下端与埋氧层2的上表面相连。

接着，在各像元中形成自外延硅层3的上表面穿过埋氧层2，并停止于衬底硅层1中的通孔9。所形成的通孔9可以是填充有金属的金属通孔9，或者是填充有多晶硅的多晶硅通孔。

其中，当形成金属通孔9时，如图1所示，具体可包括以下步骤：

首先，可使用标准CMOS工艺，形成自外延硅层3的上表面穿过埋氧层2，并停止于衬底硅层1中的通孔沟槽。

然后，在沟槽的底部和侧部整个内壁表面上先沉积钛或钽等金属材料，形成钛层或钽层。

接着，在钛层或钽层上继续沉积氮化钛或氮化钽等金属，形成氮化钛层或氮化钽层8。

之后，在氮化钛层或氮化钽层8上的沟槽内剩余的空间填充钨或铜等电极金属7。

最后，对上述器件进行热处理，利用钛或钽等金属在一定温度下可与硅形成硅化物的反应原理，使钛层或钽层材料与外延硅层3和衬底硅层1中的硅反应，在沟槽的内壁上形成硅化钛层或硅化钽层6，从而实现通孔9底部与感光区域的良好电连接；同时，通孔9上部与外延硅层3接触的地方也会形成硅化物6，可以增强与电路器件区域的电连接效果。

如果需要形成多晶硅通孔时，可先形成自外延硅层3的上表面穿过埋氧层2，并停止于衬底硅层1中的通孔沟槽。然后，在沟槽内沉积多晶硅，即可形成多晶硅通孔。

请继续参考图1。在通孔9制作完成后，可在外延硅层3上继续形成各像元的电路器件区域，包括使用标准CMOS工艺，形成传输晶体管13等读出电路所需的各晶体管结构。其中，形成各晶体管时可包括形成位于外延硅层3表面上的栅介质11和栅电极10，以及形成位于栅介质11和栅电极10两侧的外延硅层3中的源漏区(源区和漏区，S/D)12。可利用版图设计，使电路器件区域与通孔9位于外延硅层3中的部分相连；例如，图示的可通过一个晶体管13的源/漏区12与通孔9的侧壁之间实现电性连接。

接下来，将SOI衬底4倒置，使衬底硅层1朝向上方。然后，可使用标准CMOS工艺，对衬底硅层1进行减薄。

接着，在减薄后的衬底硅层1上，可使用标准CMOS工艺，形成用于隔离CMOS成像传感器各像元的第二浅沟槽隔离结构15，使第二浅沟槽隔离结构15的上端露出于衬底硅层1的上表面，并使第二浅沟槽隔离结构15的下端与埋氧层2相连。在制作时，可使得第二浅沟槽隔离结构15与第一浅沟槽隔离结构5相对准。

最后，可使用标准CMOS工艺，在衬底硅层1上注入形成各像元的感光区域，即在感光区域中制作形成感光pn器件14，并使感光pn器件14与通孔9的底部相连，以形成良好的电连接。

接下来，还可使用标准CMOS工艺，继续制作形成CMOS成像传感器的其他器件结构，例如滤光层和微透镜等。

综上所述，本发明充分利用SOI衬底被氧化物隔离成正、反两面衬底的优势，通过在正面的外延硅层衬底上使用标准CMOS工艺实现电路区域，在背面的衬底硅层上使用注入实现感光区域，可以同时增加感光区域的填充因子，并且由于正面的外延硅层衬底完全可以被使用作电路设计，因而可以使用更加优化的设计方案来提升读取电路的性能，而不会像传统架构一样受到面积的制约，从而提升了整体芯片的性能。

以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种高填充因子的CMOS成像传感器，其特征在于，所述CMOS成像传感器设于一SOI衬底上，所述SOI衬底依次包括衬底硅层、埋氧层和外延硅层，所述CMOS成像传感器包括：

设于所述外延硅层上的电路器件区域和设于所述衬底硅层上的感光区域；所述电路器件区域与所述感光区域之间通过穿过所述埋氧层的一通孔相电连接，所述通孔沿所述外延硅层的表面垂直延伸至所述感光区域内，且侧壁电连接所述电路器件区域，所述电路器件区域与所述衬底硅层之间通过穿过所述埋氧层的另一通孔相电连接以接地，且另一所述通孔间距所述感光区域；

所述CMOS成像传感器的每个像元中设有一个所述电路器件区域和一个所述感光区域，所述电路器件区域和所述感光区域分别设于所述外延硅层上和所述衬底硅层上，且上下位置对应；

所述CMOS成像传感器的每个像元之间通过浅沟槽隔离结构相隔离，所述浅沟槽隔离结构包括设于所述外延硅层上的第一浅沟槽隔离结构和设于所述衬底硅层上的第二浅沟槽隔离结构，所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的一端同时与所述埋氧层相连，另一端分别露出于所述外延硅层和所述衬底硅层的表面，所述第一浅沟槽隔离结构及第二浅沟槽隔离结构上下位置对应。

2.根据权利要求1所述的高填充因子的CMOS成像传感器，其特征在于，所述通孔自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中，所述通孔通过其位于所述外延硅层中的部分连接所述电路器件区域，且所述通孔通过其位于所述衬底硅层中的部分连接所述感光区域。

3.根据权利要求1或2所述的高填充因子的CMOS成像传感器，其特征在于，所述通孔为填充有金属的金属通孔或填充有多晶硅的多晶硅通孔。

4.根据权利要求3所述的高填充因子的CMOS成像传感器，其特征在于，所述金属通孔的内壁上依次形成有金属硅化物层和金属氮化物层，所述金属氮化物层上的所述金属通孔内填充有电极金属。

5.根据权利要求4所述的高填充因子的CMOS成像传感器，其特征在于，所述金属硅化物层为通过沉积在所述金属通孔内壁上的钛或钽经热处理与所述外延硅层和所述衬底硅层中的硅反应所形成的硅化钛层或硅化钽层。

6.一种高填充因子的CMOS成像传感器的制作方法，其特征在于，包括以下步骤：

提供一SOI衬底，所述SOI衬底依次包括衬底硅层、埋氧层和外延硅层；

在所述外延硅层上形成用于隔离CMOS成像传感器各像元的第一浅沟槽隔离结构，使所述第一浅沟槽隔离结构的上端露出于所述外延硅层的表面，下端与所述埋氧层相连；

在各像元中形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔；

在所述外延硅层上形成各像元的电路器件区域，并使所述电路器件区域与所述通孔的侧壁位于所述外延硅层中的部分相连；

将所述SOI衬底倒置，并对所述衬底硅层进行减薄；

在减薄后的所述衬底硅层上形成用于隔离CMOS成像传感器各像元的第二浅沟槽隔离结构，使所述第二浅沟槽隔离结构的上端露出于所述衬底硅层的表面，下端与所述埋氧层相连，且所述第一浅沟槽隔离结构及第二浅沟槽隔离结构上下位置对应；

在所述衬底硅层上注入形成各像元的感光区域，并使所述感光区域与所述通孔位于所述衬底硅层中的部分相连，所述通孔沿所述外延硅层的表面垂直延伸至所述感光区域内。

7.根据权利要求6所述的高填充因子的CMOS成像传感器的制作方法，其特征在于，形成所述通孔时，具体包括以下步骤：

形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔沟槽；

在所述沟槽的内壁上沉积形成钛层或钽层；

在所述钛层或钽层上沉积形成氮化钛层或氮化钽层；

在所述氮化钛层或氮化钽层上的所述沟槽内填充钨或铜，作为电极金属；

对上述器件进行热处理，使钛层或钽层材料与所述外延硅层和所述衬底硅层中的硅反应，在所述沟槽的内壁上形成硅化钛层或硅化钽层，从而形成金属通孔。

8.根据权利要求6所述的高填充因子的CMOS成像传感器的制作方法，其特征在于，形成所述通孔时，具体包括以下步骤：

形成自所述外延硅层的表面穿过所述埋氧层，并停止于所述衬底硅层中的通孔沟槽；

在所述沟槽内沉积多晶硅，从而形成多晶硅通孔。

Images