CN114664974B - 红外焦平面器件芯片及制备方法、读出电路及其制备方法 - Google Patents

红外焦平面器件芯片及制备方法、读出电路及其制备方法 Download PDF

Info

Publication number
CN114664974B
CN114664974B CN202210139154.3A CN202210139154A CN114664974B CN 114664974 B CN114664974 B CN 114664974B CN 202210139154 A CN202210139154 A CN 202210139154A CN 114664974 B CN114664974 B CN 114664974B
Authority
CN
China
Prior art keywords
chip
pixel
infrared
focal plane
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210139154.3A
Other languages
English (en)
Other versions
CN114664974A (zh
Inventor
亢喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 11 Research Institute
Original Assignee
CETC 11 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 11 Research Institute filed Critical CETC 11 Research Institute
Priority to CN202210139154.3A priority Critical patent/CN114664974B/zh
Publication of CN114664974A publication Critical patent/CN114664974A/zh
Application granted granted Critical
Publication of CN114664974B publication Critical patent/CN114664974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种红外焦平面器件芯片及制备方法、读出电路及其制备方法，本发明通过在红外焦平面器件芯片上设置像元结构，由于本发明的像元结构是完全独立的，所以其不会在低温工作时产生张应力现象，所以本发明可以有效避免红外混成芯片易发生翘曲形变的问题，同时本发明还能够通过异质(填充物或真空环境)的有效隔离，以避免像元间载流子的横向迁移，从而避免串音现象的发生。

Description

红外焦平面器件芯片及制备方法、读出电路及其制备方法
技术领域
本发明涉及计算机技术领域，特别是涉及一种红外焦平面器件芯片及其制备方法、以及读出电路及其制备方法。
背景技术
由于材料特性，通常制冷型红外焦平面探测器的光电转换部分和信号读出部分需要分别加工，并通过倒装互连工艺使用焊接金属(例如，铟)进行连接，而用于制备光电转换部分的红外材料(主要为II-VI和III-V族化合物半导体) 与用于制备信号读出部分的硅(Si)存在较大的热膨胀系数差异，即热失配。这种热失配在混成芯片(指红外材料和读出电路互连后的芯片)在低温条件下(通常为77K左右)工作时，使红外材料层和读出电路层在水平方向上中产生较大的热形变差异，具体如图1所示，同时由于红外混成芯片结构中，硅读出电路的厚度远大于红外材料的厚度，且硅的杨氏模量远大于红外材料的杨氏模量，这些都会导致红外混成芯片发生翘曲形变的问题，甚至发生断裂。
发明内容
本发明提供了一种红外焦平面器件芯片及其制备方法、以及读出电路及其制备方法，以解决现有技术中红外混成芯片易发生翘曲形变的问题。
第一方面，本发明提供了一种红外焦平面器件芯片的制备方法，该方法包括：在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，通过所述台面结构使得各个像元结构之间是分立隔离的，且每个像元结构形成独立的PN 结结构；将所述像元结构中的P型区和N型区分别引出电极和铟柱，使得在所述像元结构面上形成双电极和双铟柱的引出结构，并将所引出的电极和铟柱与读出电路进行互连，最终得到具有多个完全分立隔离的像元结构的红外焦平面器件芯片。
可选地，所述在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，包括：基于预设的像元结构的布局要求，在所述红外焦平面器件芯片表面的预设位置进行局部离子注入，通过所述局部离子注入区域与所述红外焦平面器件芯片表面形成PN结结构，每一个PN结结构即为一个像元结构，并在所述像元结构之间加工台面结构，以使得各个像元结构之间相分立隔离，得到多个像元结构。
可选地，所述在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，包括：在所述红外芯片材料表面整体制备与红外芯片材料原有掺杂类型相异的掺杂类型层，基于预设的像元结构的布局要求，在所述红外芯片材料表面上光刻到所述红外芯片材料面，使得所制备的掺杂类型层与所刻蚀的红外芯片材料面形成PN结结构，具体是先根据像元结构的布局要求光刻出图形，再在所述红外芯片材料表面刻蚀超过其表面掺杂层的深度，然后就形成了PN结结构，每一个PN结结构即为一个像元结构，在所述像元结构之间加工台面结构，以使得各个像元结构之间相分离，得到多个像元结构。
可选地，在所述像元结构之间加工台面结构，包括：
在所完成PN结结构制备的红外焦平面器件芯片表面上，按照与所述像元结构中心预设距离来加工所述台面结构，所加工的台面结构的深度为大于表面掺杂层的深度，具体所加工的台面结构的深度要大于表面掺杂层的深度十几个到二十个微米，具体本领域技术人员可以根据需要进行设置，本发明对此不作具体限定。
对所述红外焦平面器件芯片的材料表面进行表面处理和钝化处理，然后在所述像元结构的P型区位置和N型区位置刻蚀接触孔，并制备双电极和双铟柱结构。
可选地，在所述红外焦平面器件芯片表面进行局部离子注入的区域，以及在所述红外芯片材料表面整体制备掺杂层的区域，设定为PN结的第一型区，所述PN结上与所述第一型区相对应的区域为第二型区，所述第二型区的设置以满足其上的铟柱的位置需求为原则进行设置，所述第一型区和所述第二型区为的P 型区或N型区。
可选地，将形成像元结构的红外焦平面器件芯片表面进行预处理后，对所述红外焦平面器件芯片与读出电路芯片进行对准调平，加压实现电极或铟柱的互连，形成红外混成芯片，然后对所述红外混成芯片进行内部空隙填充处理以及减薄处理，减薄厚度直到使所有像元分离，再在所述红外混成芯片表面镀制减反射层。
第二方面，本发明提供了一种红外焦平面器件芯片所述红外焦平面器件芯片是基于上述任一种所述方法制备得到的。
第三方面，本发明提供了一种基于本发明所述的红外焦平面器件芯片制备读出电路的方法，所述方法包括：
基于所述红外焦平面器件芯片来制备相对应的双铟柱像元的读出电路，并使得所制备得到的双铟柱像元的读出电路与所制备的红外焦平面器件芯片是相适配的。
可选地，所述基于所述红外焦平面器件芯片来对应制备双铟柱像元读出电路，包括：
在所述读出电路芯片的像元电极上制备接触层并进行位置偏移，再在所述读出电路芯片四周制备地电极接触层，然后进行第一次介质层沉积；
通过光刻图形转移，再通过刻蚀工艺在所述第一层介质层上刻蚀接触孔，使所述第一介质层下的接触电极层引出，同时刻蚀所述读出电路芯片四周的地电极的引出端；
进行第二次电极制备以将像元接触电极引出至第一层介质层之上，并通过网格化的布线将所述读出电路芯片四周的地电极引出至每一个像元结构，并进行二次介质层沉积；
进行第二次接触孔光刻及刻蚀，以将第二次介质层下每个像元的信号电极和地电极的进行引出；
进行第三次电极制备，将像元的信号电极和地电极全部引至第二层介质层之上，用于倒装互连功能层，同时根据设计需要在所述读出电路芯片表面加工用于互连对准和调平的标记，最后进行铟柱制备。
第四方面，本发明提供了一种读出电路，所述读出电路是基于上述任一种方法制备得到的。
本发明有益效果如下：
本发明通过在红外焦平面器件芯片上设置像元结构，由于本发明的像元结构是完全独立的，所以其不会在低温工作时产生张应力现象，所以本发明可以有效避免红外混成芯片易发生翘曲形变以及断裂的问题，同时本发明还能够通过异质(填充物或真空环境)的有效隔离，以避免像元间载流子的横向迁移，从而避免串音现象的发生。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是现有的红外焦平面器件芯片的结构示意图；
图2是本发明第一实施例提供的红外焦平面器件芯片的结构示意图；
图3a是本发明第一实施例提供的平面型单像元结构剖视图；
图3b是本发明第一实施例提供的台面型单像元结构剖视图；
图4a是本发明第一实施例提供的平面型单像元结构的平面示意图；
图4b是本发明第一实施例提供的台面型单像元结构的平面示意图；
图5a是本发明第一实施例提供的台面刻蚀的剖视图；
图5b是本发明第一实施例提供的台面刻蚀的平面示意图；
图6a是本发明第一实施例提供的台面刻蚀的剖视图；
图6b是本发明第一实施例提供的台面刻蚀的平面示意图；
图7a是本发明第一实施例提供的接触孔的侧视图；
图7b是本发明第一实施例提供的接触孔的平面示意图；
图8a是本发明第一实施例提供的铟柱的侧视图；
图8b是本发明第一实施例提供的铟柱的平面示意图；
图9是本发明第一实施例提供的台面刻蚀的位置示意图；
图10a是本发明第一实施例提供的台面结构的侧视图；
图10b是本发明第一实施例提供的台面结构的平面示意图；
图11是本发明第一实施例提供的刻蚀的接触孔的侧视图；
图12是本发明第一实施例提供倒装互联后的红外混成芯片的结构示意图；
图13是本发明第一实施例提供底部填充后的红外混成芯片的结构示意图；
图14是本发明第一实施例提供的背减薄后的红外混成芯片的结构示意图；
图15是本发明第一实施例提供减反射膜镀制后的红外混成芯片的示意图；
图16是本发明第一实施例提供第一次电极制备后读出电路的结构示意图；
图17是本发明第一实施例提供第一次介质层沉积后读出电路的示意图；
图18是本发明第一实施例提供第一次接触孔光刻及刻蚀后读出电路的结构示意图；
图19是本发明第一实施例提供第二次电极制备后读出电路的结构示意图；
图20是本发明第一实施例提供第二次介质层沉积后读出电路的示意图；
图21是本发明第一实施例提供第二次接触孔光刻及刻蚀后读出电路的结构示意图。
具体实施方式
以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。
本发明第一实施例提供了一种红外焦平面器件芯片的制备方法，参见图2，该方法包括：
S101、在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，通过所述台面结构使得各个像元结构之间是分立隔离的，且每个像元结构形成独立的PN结结构；
具体来说，本发明实施例步骤S101是基于预设的像元结构的布局要求，在所述红外焦平面器件芯片表面的预设位置进行局部离子注入，通过所述局部离子注入区域与所述红外焦平面器件芯片表面形成PN结结构，每一个PN结结构即为一个像元结构，并在所述像元结构之间加工台面结构，以使得各个像元结构之间相分立隔离，得到多个像元结构。
需要说明的是，本发明实施例的像元结构即是一个整体的PN结结构，具体该像元结构的整体形状是可以根据实际需要进行任意设定的，例如可以将该像元结构设置为方形、长方形或各种不规则形状，具体本发明对此不作具体限定。
具体实施时，本发明实施例是先基于芯片的布局情况来确定像元结构，然后在各个像元结构之间按照一定工艺条件进行刻蚀等处理来加工得到台面结果，也即本发明实施例是通过台面结构来将各个像元结构分割开，最终得到分立隔离的像元结构，从而避免产生变形的问题，本发明实施例的分立像元结构的红外焦平面器件芯片结构具体如图2所示，该种方式设置的像元结构可以简称为平面型像元结构，其具体结构如图3a所示，从图3a可知，像元结构的两侧均设有钝化层，顶部设有减反射层，两个铟柱在P型区和N型区表面通过接触电极引出，图中像元尺寸，台面高度等尺寸均可以根据实际需要进行设定。
举例说明，在具体实施时，可以基于像元结构在红外焦平面器件芯片表面的布局要求，而在红外焦平面器件芯片表面上对应像元结构的位置来进行局部离子注入，从而获得与红外芯片材料原有掺杂类型相异的掺杂类型层，该注入区域的形状可以是红外焦平面器件芯片的PN结结构来定，通常设定P型区的面积尽量大，而N型区的面积能够满足其上的铟柱的位置需求即可，如将P型区设定为L型，而将N型区设置在L型的缺角处，最终P型区和N型区共同构成方形，当然也可以将P型区和N型区分别设定为方形或长方形等各种形状，具体本领域技术人员可以基于实际需要进行设置，本发明对此不作详细限定。
另外，针对本发明实施例步骤S101，还可以是在红外芯片材料表面整体制备与红外芯片材料原有掺杂类型相异的掺杂类型层，基于预设的像元结构的布局要求，在所述红外芯片材料表面上光刻到所述红外芯片材料面，使得所制备的掺杂类型层与所刻蚀的红外芯片材料面形成PN结结构，每一个PN结结构即为一个像元结构，在所述像元结构之间加工台面结构，以使得各个像元结构之间相分离，得到多个像元结构。
也就是说，本发明实施例是先对红外芯片材料表面整体进行离子注入，然后基于芯片上像元单元的布局来通过刻蚀等工艺来得到一定区域大小的红外芯片材料表面，使得离子注入区域与刻蚀得到的区域共同构成PN结结构，再对各个PN结结构外围加工台面结构，最后得到相分类的像元结构。该种方式制备的像元结构的可以定义为台面型像元结构，其具体结构如图3b所示，从图3b可知，该像元结构的两侧均设有钝化层，顶部设有减反射层，两个铟柱在P型区和N型区表面通过接触电极引出，图中像元尺寸，台面高度等尺寸均可以根据实际需要进行设定。
具体实施时，本发明实施例所述在所述像元结构之间加工台面结构，包括：
在所完成PN结结构制备的红外焦平面器件芯片表面上，按照与所述像元结构中心预设距离来加工所述台面结构，所加工的台面结构的深度为大于表面掺杂层的深度；
对所述红外焦平面器件芯片的材料表面进行表面处理和钝化处理，然后在所述像元结构的P型区位置和N型区位置刻蚀接触孔，并制备双电极和双铟柱结构。
需要说明的是，本发明实施例所述的预设距离以及所加工的台面结构的宽度都可以根据具体需要进行任意设定，本发明对此不作详细说明。
另外，在具体实施时，本发明实施例对PN结做如下的处理，在所述红外焦平面器件芯片表面进行局部离子注入的区域，以及在所述红外芯片材料表面整体制备掺杂层的区域，设定为PN结的第一型区(如P型区)，所述PN结上与所述第一型区相对应的区域为第二型区(如N型区)，所述第二型区的设置以满足其上的铟柱的位置需求为原则进行设置，也即，本发明将第二型区的位置设定的尽可能小，从而使得第一型区的位置设定能够极大，从而获得更好的PN结效果。
S102、将所述像元结构中的P型区和N型区分别引出电极和铟柱，使得在所述像元结构面上形成双电极和双铟柱的引出结构，并将所引出的电极和铟柱与读出电路进行互连，最终得到具有多个完全分立隔离的像元结构的红外焦平面器件芯片。
也就是说，本发明是将现有的各个PN结结构设置为相分离的像元结构，从而避免芯片低温工作时产生的挠度随芯片尺寸的增加而增大，使芯片的平面度变差，进而影响成像质量的问题。
另外，在具体实施时，本发明实施例所述的制冷型红外焦平面探测器芯片可以是碲镉汞(MCT)、锑化铟(InSb)和二类超晶格(例如，InAs/GaSb)等各种多元半导体材料，并且除了上述P型区和N型区的PN结结构，本领域技术人员也可以根据实际需要来将本发明所述的方法应用到其他多层PN结结构上。
下面将通过一个具体的例子来对本发明实施例所述的方法进行详细的解释和说明：
通常红外材料的热膨胀系数大于硅的热膨胀系数，因此低温条件工作的红外混成芯片中的红外材料层将承受张应力，且张应力的大小与热膨胀系数差异、工作温度和读出电路衬底结构等因素有关。采用的红外材料与硅读出电路衬底热膨胀系数差越大、工作温度越低、衬底厚度约大，混成芯片的整体形变越小，红外材料承受的张应力越大。同时由于红外焦平面探测器芯片通常为矩形，这种张应力将随着芯片尺寸增大在芯片边缘变大，形成不均匀分布的特性。
当以上因素同时作用使混成芯片上的红外材料承受的张应力大于材料的断裂强度时，芯片将发生裂片。这种裂片问题在大尺寸的红外焦平面探测器芯片上表现尤为突出，特别是在组件频繁开关机的情况下，红外材料层多次积累和释放张应力，受力特性发生多次变换，可能使红外材料形成力学疲劳，降低组件芯片的可靠性，发生使用过程中的失效损坏。
另外，对于采用硅衬底的红外材料，如硅基分子束外延碲镉汞材料制备的红外焦平面探测器芯片，通常在制备时不需要去除其硅衬底，尽管互连芯片结构上硅基红外材料层和硅读出电路层不存在热失配，但其硅衬底表面外延的碲镉汞薄膜在低温工作时与材料硅衬底之间仍存在较大热失配，且由于两个表面均受硅材料的束缚，无法产生热应变释放应力，因此承受的张应力更大。
基于上述问题，本发明通过设计得到分立像元结构红外焦平面器件芯片，以避免红外探测器芯片，特别是大尺寸红外探测器芯片低温工作时由于热失配产生的张应力热发生的裂片现象；同时本发明也针对传统平面离子注入型红外探测器芯片在＜10μm像元中心间距时容易出现的信号串音现象提供较好的解决方案。另外，本发明设计的分立像元结构红外焦平面器件芯片由于能够实现每个像元的完全独立，因此将不存在低温工作时的张应力现象，同时也能够通过异质(填充物或真空环境)的有效隔离，避免像元间载流子的横向迁移，从而避免串音现象的发生。
具体来说，本发明基于较为成熟的亚微米级半导体芯片工艺和红外探测器芯片加工工艺，不受红外探测器材料，PN结制备方式和读出电路互连结构的限制，通过在芯片表面加工台面结构实现红外焦平面像元间的分立隔离，使每个像元形成半独立的PN结结构，在芯片加工表面一侧实现P型和N型区的同时引出且与读出电路进行互连，再将材料衬底层全部去除，实现像元的完全分立。
本发明实施例的芯片的结构如图2所示(本发明实施例仅以P on N结构为例，但不限定用于此结构，也适用于N on P和其他多层PN结结构)。对于单个像元结构，PN结可以是整体纵向结构，也可以是局部的横向结构，因此适用于多种PN结阵列加工方法，包括局部注入成结和整体成结后加工台面。每个像元上均有两个(单PN结时，多层PN结时需要增加，例如PNP双结结构为三个) 引出电极，分别通过铟柱与读出电路上对应的电极相连接；像元间完全独立，不存在任何同质或异质材料连接；像元之间一般采用环氧树脂等耐低温聚合物材料填充并进行固化(常规红外探测器芯片工艺)；芯片表面沉积减反射层，材料包括二氧化硅、硫化锌等(根据红外材料不同选择)；读出电路表面增加一层引线层，将所有像元的N型区引出电极连通且与读出电路的地线连接。
分立像元结构的设计。如图3所示，对于芯片的单个像元，其几何尺寸取决于整个焦平面探测器的像元中心间距、红外材料种类和材料厚度等，主要参数高度应该使上表面到结区的高度小于等于所选择材料的载流子平均迁移长度，从而实现对光信号的有效收集，对于不同的红外探测器材料和结构一般为5～40μm；像元之间的间隙可根据具体的像元中心间距进行设计，在台面加工工艺能力允许的情况下尽量增加像元的体积，以提高红外信号收集面积，一般其水平方向的尺寸不应小于像元间距的80％；
本发明实施例中像元的电极引出如图4a的平面型单像元结构和图4b台面型的单像元结构所示，当PN结是整体纵向结构时，需要在像元电极引出面加工台阶结构，台阶大小足够引出N型区(以P onN结构为例)电极即可，尺寸应小于像元表面尺寸的一半，及面积小于表面积的1/4，高度应大于P型层厚度和结区厚度之和，通常为1～5μm；当PN结是局部的横向结构时，P型区和N型区电极在同一平面上，注入区应为图4a中L型区域，应该占像元表面面积的70％以上，尽量增大PN结的有效面积。
如图图4a是平面型芯片的结构，P型区主要通过局部离子注入制备，两个电极及铟柱为通常可以外对角分布(也可以外平行分布，本发明仅以对角分布为例进行说明)；图中像元及注入区等尺寸可根据具体设计进行调整；图4b是台面型芯片的结构，P型区主要通过外延(异质结)、整体离子注入或者扩散制备，两个电极及铟柱通常可以为对角分布，当然也可以为平行分布等。
读出电路后加工结构。红外探测器芯片制造中采用的读出电路一般都是在硅工艺线上进行加工后再由红外芯片工艺线进行接触层和铟层的加工。现有读出电路芯片的结构都是在像元上单独和芯片互连，再通过芯片周围的公共电极与衬底互连，实现对PN结双侧的电学连通(对于双多色芯片也存在单像元上多铟柱互连结构，但仍然会存在公共电极)。本发明既可以在设计加工读出电路芯片时就考虑将原有的公共电极加工到每个像元区域，也可以在已有的读出电路芯片进行加工，将芯片周围的公共电极引至每个像元上，实现不更改读出电流设计即可实现分立像元红外探测器芯片的加工。
芯片工艺方法：本发明实施例中所采用的方法是基于现有的红外探测器芯片工艺，可以适用于不同成结方式的红外探测器芯片结构，具体方法在不同PN 结结构的芯片上有一定差异，具体的方法如下：
1)对于局部注入形成PN结阵列的芯片。在已经完成钝化工艺的芯片表面，根据本发明中的注入区形状进行离子注入及激活工艺形成PN结阵列；对注入激活后的芯片进行台面刻蚀，刻蚀深度需要大于最终设计中独立像元结构的高度，一般为超过2～5μm；对芯片进行二次钝化；在像元表面P型区和N型区刻蚀接触孔；制备引出电极，形成每个像元上的双电极结构(单色探测器芯片，双多色探测器芯片为多电极结构)；
2)对于异质结材料或整体注入或扩散成结的芯片。在已经形成整体PN结的芯片表面进行第一层台面结构刻蚀，刻蚀出N型层(以P on N结构为例)，台面高度一般为通常为1～5μm；再对芯片进行第二层台面的刻蚀，形成独立的像元，刻蚀深度需要大于最终设计中独立像元结构的高度，一般为超过2～5μm；对芯片进行钝化；在像元表面和第一层台阶表面对P型区和N型区刻蚀接触孔；制备引出电极，形成每个像元上的双电极结构(单色探测器芯片，双多色探测器芯片为多电极结构)；
对于以上完成电极引出的芯片与读出电路(已完成双铟柱或多铟柱加工的) 进行倒装互连工艺形成混成探测器芯片；对混成探测器芯片进行底部填充工艺并固化；对完成填充固化的混成探测器进行背面减薄抛光，去除红外材料衬底的厚度直至材料厚度至像元目标高度，实现像元的分立；对分立像元芯片镀制表面减反射膜。
使用该工艺方法能够制备出分立像元结构红外焦平面器件芯片，可以使红外焦平面探测器芯片在低温工作时能够有效释放热应力，避免红外材料层发生断裂和翘曲。特别是能够提升大尺寸高分辨率的红外探测器芯片的加工成品率，减小芯片使用过程中由于高低温冲击产生的失效。
本发明实施例的红外探测器芯片制备过程具体包括：
(1)局部注入形成PN结阵列的芯片(平面型单像元)。红外焦平面芯片加工工艺过程详述如下：
1.红外芯片材料表面处理及钝化，该钝化层为在红外材料上所形成的膜层；
2.对准标记加工：通常的具体工艺步骤包括标记光刻、标记刻蚀、去胶等。对准标记图形应避免在芯片图形有效范围之内；
3.注入区光刻：根据芯片像元间距、材料等参数设计注入区，具体的图形应参考图4a中进行设计(由于存在扩散效应，注入区光刻图形尺寸小于最终注入区的尺寸)；
4.离子注入，通常的具体工艺步骤包括离子注入、去胶和激活退火等；
5.台面光刻，根据具体设计的单像元结构尺寸设计台面光刻的图形尺寸，主要由像元中心间距决定，通常像元结构之间的间距尺寸为像元中心间距的20％左右，如图5a和图5b所示；
6.台面(单像元结构)刻蚀，需要保证深台面刻蚀时的侧壁陡直度，因此应该选用干法刻蚀工艺；台面刻蚀深度大于最终设计中独立像元结构的高度2～5 μm，根据红外材料的种类不同、设计参数不同通常为6～45μm，如图6a和图 6b所示；为保证像元有足够的光敏面积，台面侧壁陡直度应大于等于80°；
7.去胶，用干法或湿法工艺去除台面刻蚀后的光刻胶,；
8.表面处理和二次钝化，表面处理工艺不是本发明权利要求范围，在此不做详细规定；二次钝化工艺由于需要覆盖芯片表面刻蚀出的深台面，且通常情况，这些表面结构的深宽比会达到5：1以上，因此需要采用台阶覆盖和侧壁覆盖性较好的工艺进行，例如原子层沉积(ALD)以及化学气相沉积(CVD)工艺等，也可以根据设计需要沉积复合膜层；为保证工艺的可靠性二次钝化膜层的台面侧壁覆盖率应不低于表面厚度的1/3；
9.接触孔光刻，根据芯片像元间距，注入区图形尺寸等参数设计接触孔的图形，可以参考图4中的图形位置分布，单色探测器芯片每个像元两个接触孔(P 型区和N型区)，双多色探测器芯片根据设计需要不少于两个接触孔；；
10.接触孔刻蚀，通常的具体工艺步骤包括刻蚀、去胶等。本步骤工艺不是本发明权利要求范围，在此不做详细规定；如图7a和图7b所示；
11.电极制备，根据设计(包括接触电极的结构、厚度、图形等)的不同，红外探测器芯片的电极制备可以采用包括光刻-沉积-剥离，或者沉积-光刻-刻蚀等不同的加工工艺步骤，同时沉积工艺也可以根据设计需要选择离子束溅射、磁控溅射和蒸发等多种工艺方法；另外，还可以根据实际需要电极制备工程中加入其它用于提高结构可靠性的工艺，例如表面处理等；电极制备不是本发明权利要求范围，在此不做详细规定；
12.铟柱制备：铟柱制备工艺为可选则性的工艺，可以在红外芯片端进行加工，也可以在读出电路端进行加工，也可以两侧都进行铟柱加工，具体根据芯片结构设计决定，如图8a和图8b所示；
以上是局部注入形成PN结阵列的芯片的晶圆级工艺实施方法。
(2)对于异质结材料或整体注入或扩散成结的芯片(台面型单像元)。红外焦平面芯片加工工艺过程详述如下：
1.芯片PN结的制备，对于整片材料表面PN结的加工制备可以选择异质结材料外延工艺或整体注入或扩散成结的芯片等；
2.第一次台面(PN结台面)光刻，主要进行单像元上台面图形的光刻，具体的图形应参考图4b中进行设计，同时，第一次台面光刻中还应该包含对准标记的图形，如图9所示；
3.第一次台面(PN结台面)刻蚀，根据像元中心间距、设计尺寸的不同，可以选择干法刻蚀或湿法刻蚀工艺，刻蚀深度根据P型区(以P on N型芯片为例)及PN结厚度决定，一般为2～5μm，即刻蚀达到N型层；
4.去胶：用干法或湿法工艺去除第一次台面刻蚀后的光刻胶；
5.第二次台面(单像元结构)光刻，根据具体设计的单像元结构尺寸设计台面光刻的图形尺寸，主要由像元中心间距决定，通常像元结构之间的间距尺寸为像元中心间距的20％左右；
6.第二次台面(单像元结构)刻蚀，需要保证深台面刻蚀时的侧壁陡直度，因此应该选用干法刻蚀工艺；具体的刻蚀工艺参数由选择的材料特性决定,台面刻蚀深度大于最终设计中独立像元结构的高度2～5μm，根据红外材料的种类不同、设计参数不同通常为6～45μm，如图10a和图10b所示；为保证像元有足够的光敏面积，台面侧壁陡直度应大于等于80°；
7.去胶：用干法或湿法工艺去除第一次台面刻蚀后的光刻胶；
8.表面处理和钝化：表面处理工艺不是本发明权利要求范围，在此不做详细规定；钝化工艺由于需要覆盖芯片表面刻蚀出的深台面，且通常情况，这些表面结构的深宽比会达到5：1以上，因此需要采用台阶覆盖和侧壁覆盖性较好的工艺进行，例如原子层沉积(ALD)以及化学气相沉积(CVD)工艺等，也可以根据设计需要沉积复合膜层；为保证工艺的可靠性，钝化膜层的台面侧壁覆盖率应不低于表面厚度的1/3；
9.接触孔光刻：根据芯片像元间距，注入区图形尺寸等参数设计接触孔的图形，可以参考图4中的图形位置分布，单色探测器芯片每个像元两个接触孔(P 型区和N型区)，双多色探测器芯片根据设计需要不少于两个接触孔；如图11 所示；
10.接触孔刻蚀：通常的具体工艺步骤包括刻蚀、去胶等；
11.电极制备：根据设计(包括接触电极的结构、厚度、图形等)的不同，红外探测器芯片的电极制备可以采用包括光刻-沉积-剥离，或者沉积-光刻-刻蚀等不同的加工工艺步骤，同时沉积工艺也可以根据设计需要选择离子束溅射、磁控溅射和蒸发等多种工艺方法；另外，还可以根据实际需要电极制备工程中加入其它用于提高结构可靠性的工艺，例如表面处理等；电极制备不是本发明权利要求范围，在此不做详细规定；
12.铟柱制备：铟柱制备工艺为可选则性的工艺，可以在红外芯片端进行加工，也可以在读出电路端进行加工，也可以两侧都进行铟柱加工，具体根据芯片结构设计决定，铟柱制备不是本发明权利要求范围，在此不做详细规定；
以上是异质结材料或整体注入或扩散成结的芯片的晶圆级工艺实施方法。
在完成以上芯片加工工艺之后，本发明设计的分立像元结构红外焦平面器件芯片工艺还包括以下的工艺步骤：
1.划片：通常的具体工艺步骤包括划片前保护、粘片、划切、清洗、裂片等；
2.倒装互连：通常的具体工艺步骤还包含包括芯片的前处理，然后将红外芯片与读出电路芯片对准调平，加压实现电极或铟柱的互连，形成红外混成芯片如图12所示；通常在互连工艺之后还应该包含后处理工艺，例如高温回熔；
3.底部填充：通过填充环氧树脂等低温固化胶，将互连后的混成芯片内部的空隙完全填充，本步骤主要是利用流体的毛细管作用；完成填充的混成芯片将通过特定的固化工艺进行固化，最终完成这个填充工艺，如图13所示；
4.背减薄：完成底部填充的混成芯片将通过机械减薄、化学机械抛光(CMP) 或纯化学抛光或腐蚀工艺去除绝大部分红外芯片层的材料，如图14所示，最终使红外芯片形成分立的单像元结构阵列。背减薄工艺的去除厚度取决于衬底的厚度和最终单像元结构高度，通过计算得出；工艺的选择取决于红外材料的种类、材料特性、性能和设计要求等，通常情况下，首先将通过机械减薄或快速化学腐蚀去除约80％的厚度，再采用机械化学抛光的方式去除约15％的厚度，最后通过纯化学抛光方法达到减薄目标值；对于需要去除的衬底与红外敏感材料化学性质有明显差异的材料，例如碲锌镉基碲镉汞材料，可以通过高选择比的腐蚀剂完全通过化学腐蚀的方法去除衬底，实现背减薄的目标；
5.减反射膜镀制：根据红外材料的特性和透射率要求等参数，选择在混成芯片表面镀制减反射层，通常的材料可以是二氧化硅、硫化锌等红外透射率较高的材料(不排除其他光学材料)，通过蒸发的方式(热蒸发或电子束蒸发)进行蒸镀，如图15所示。
以上是本发明中设计的基本实施方法，在本实施方法的基础上，还可以加入一些用于提高芯片工艺可靠性、保证工艺控制精度、优化工艺效果的步骤，例如额外的表面处理和清洗、中间测试、强化机械结构可靠性的镀膜等，但不应影响本发明基本工艺方法的实施。
除以上红外芯片及混成芯片工艺方法以外，本发明还包含对单铟柱像元读出电路后加工工艺方法，具体实施方法如下：
1.第一次电极制备，通常是通过光刻-金属膜层沉积-剥离的方法制备，金属沉积则主要通过溅射工艺制备钛-钯-金或其他结构，具体应根据芯片设计决定，本步骤主要是在读出电路芯片的像元电极上制备接触层并进行位置偏移，也包含了读出电路芯片四周的地电极接触层的制备，如图16所示；
2.第一次介质层沉积，通常采用CVD工艺制备二氧化硅最为电介质绝缘层，其厚度约为100～300nm，满足绝缘特性和可靠性要求即可，如图17所示；
3.第一次接触孔光刻及刻蚀，通过光刻图形转移，再通过刻蚀工艺在第一层介质层上刻蚀接触孔，实现介质层下接触电极层的引出，同时接触孔刻蚀要包含读出电路芯片四周的地电极的引出，如图18所示；
4.第二次电极制备，可以通过光刻-金属膜层沉积-剥离或者金属化-光刻-刻蚀以及其他方法加工本层金属，电极材料主要选择金，其功能包括将像元接触电极引出至第一层介质层之上，并通过网格化的布线将电路芯片四周的地电极引出至每一个像元，如图19所示；
5.第二次介质层沉积，通常采用CVD工艺制备二氧化硅最为电介质绝缘层，主要目的是实现第二次金属层的钝化和绝缘，其厚度约为100～300nm，满足绝缘特性和可靠性要求即可，如图20所示；
6.第二次接触孔光刻及刻蚀，通过光刻图形转移，再通过刻蚀工艺在第二层介质层上刻蚀接触孔，实现第二次介质层下每个像元的信号电极和地电极的引出，如图21所示；
7.第三次电极制备，可以通过光刻-金属膜层沉积-剥离或者金属化-光刻-刻蚀以及其他方法加工本层金属，电极材料主要选择金，其功能主要是将像元的信号电极和地电极全部引至第二层介质层之上，用于倒装互连功能层；同时本层金属制备还可以根据设计需要在读出电路芯片表面加工用于互连对准和调平的标记；
8.铟柱制备。铟柱制备工艺为可选则性的工艺，可以在红外芯片端进行加工，也可以在读出电路端进行加工，也可以两侧都进行铟柱加工，具体根据芯片结构设计决定，铟柱制备不是本发明权利要求范围，在此不做详细规定；
单铟柱像元读出电路后加工工艺方法是本发明中的可选择使用方法，对特定的读出电路芯片结构适用。
相应地，本发明第二实施例提供了一种红外焦平面器件芯片，所述红外焦平面器件芯片是基于本发明第一实施例中任一项所述方法制备得到的。
本发明第三实施例提供了一种基于本发明第二实施例所述的红外焦平面器件芯片制备读出电路的方法，所述方法包括：
基于所述红外焦平面器件芯片来制备相对应的双铟柱像元的读出电路，并使得所制备得到的双铟柱像元的读出电路与所制备的红外焦平面器件芯片是相适配的。
具体实施时，本发明实施例所述基于所述红外焦平面器件芯片来制备与其相对应的双铟柱像元的读出电路，包括：在所述读出电路芯片的像元电极上制备接触层并进行位置偏移，再在所述读出电路芯片四周制备地电极接触层，然后通过进行多次介质层沉积和刻蚀接触孔、制备电极，并用于倒装互连功能层，同时根据设计需要在所述读出电路芯片表面加工用于互连对准和调平的标记，最后进行铟柱制备，以得到所述读出电路。
具体来说，本发明是在所述读出电路芯片的像元电极上制备接触层并进行位置偏移，再在所述读出电路芯片四周制备地电极接触层，然后进行第一次介质层沉积；
通过光刻图形转移，再通过刻蚀工艺在所述第一层介质层上刻蚀接触孔，使所述第一介质层下的接触电极层引出，同时刻蚀所述读出电路芯片四周的地电极的引出端；
进行第二次电极制备以将像元接触电极引出至第一层介质层之上，并通过网格化的布线将所述读出电路芯片四周的地电极引出至每一个像元结构，并进行二次介质层沉积；
进行第二次接触孔光刻及刻蚀，以将第二次介质层下每个像元的信号电极和地电极的进行引出；
进行第三次电极制备，将像元的信号电极和地电极全部引至第二层介质层之上，用于倒装互连功能层，同时根据设计需要在所述读出电路芯片表面加工用于互连对准和调平的标记，最后进行铟柱制备。
本发明第四实施例提供了一种读出电路，所述读出电路是基于本发明第三实施例中任一种方法制备得到的。
本发明上述各个实施例中的相关内容可参见本发明第一实施例进行理解，在此不做详细论述。
尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。

Claims (7)

1.一种红外焦平面器件芯片的制备方法，其特征在于，包括：
在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，通过所述台面结构使得各个像元结构之间是分立隔离的，且每个像元结构均是独立的PN结结构；将所述像元结构中的P型区和N型区分别引出电极和铟柱，使得在所述像元结构面上形成双电极和双铟柱的引出结构，并将所引出的电极和铟柱与读出电路进行互连，最终得到具有多个完全分立隔离的像元结构的红外焦平面器件芯片;
所述在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，包括：基于预设的像元结构的布局要求，在所述红外焦平面器件芯片表面的预设位置进行局部离子注入，通过所述局部离子注入区域与所述红外焦平面器件芯片表面形成一个PN结结构，每一个PN结结构即为一个像元结构，并在所述像元结构之间加工台面结构，以使得各个像元结构之间相分立隔离，得到多个像元结构;
所述在红外焦平面器件芯片表面加工台面结构以得到多个像元结构，包括：
在红外芯片材料表面整体制备与红外芯片材料原有掺杂类型相异的掺杂类型层，基于预设的像元结构的布局要求，在所述红外芯片材料表面上光刻，使得所制备的掺杂类型层与原有的红外材料在表面形成独立的台面结构的PN结结构，每一个PN结结构即为一个像元结构，在所述像元结构之间加工台面结构，以使得各个像元结构之间相分离，得到多个像元结构;
在所述像元结构之间加工台面结构，包括：在所完成PN结结构制备的红外焦平面器件芯片表面上，按照与所述像元结构中心预设距离来加工所述台面结构，所加工的台面结构的深度为大于表面掺杂层的深度；对所述红外焦平面器件芯片的材料表面进行表面处理和钝化处理，然后在每一个所述像元结构的P型区位置和N型区位置刻蚀接触孔，并制备每一个所述像元结构的双电极和双铟柱结构。
2.根据权利要求1所述的方法，其特征在于，
在所述红外焦平面器件芯片表面进行局部离子注入的区域，或者在所述红外芯片材料表面整体制备掺杂层的区域，设定为PN结的第一型区，所述PN结上与所述第一型区相对应的区域为第二型区，所述第二型区的设置以满足其上的铟柱的位置需求为原则进行设置，所述第一型区和所述第二型区为P型区或N型区，且所述第一型区与所述第二型区的型区类型不同，即当所述第一型区为P型区，则所述第二型区为N型区，当所述第一型区为N型区，则所述第二型区为P型区。
3.根据权利要求1所述的方法，其特征在于，
将形成像元结构的红外焦平面器件芯片表面进行预处理后，对所述红外焦平面器件芯片与读出电路芯片进行对准调平，加压实现电极或铟柱的互连，以形成红外混成芯片，然后对所述红外混成芯片进行内部空隙填充处理以及减薄处理，减薄厚度直到使所有像元分离，再在所述红外混成芯片表面镀制减反射层。
4.一种红外焦平面器件芯片，其特征在于，所述红外焦平面器件芯片是基于权利要求1-3中任一项所述方法制备得到的。
5.一种基于权利要求4所述的红外焦平面器件芯片制备读出电路的方法，其特征在于，所述方法包括：
基于所述红外焦平面器件芯片来制备与其相对应的双铟柱像元的读出电路，其中，所制备得到的双铟柱像元的读出电路与所制备的红外焦平面器件芯片是相适配的。
6.根据权利要求5所述的方法，其特征在于，所述基于所述红外焦平面器件芯片来制备与其相对应的双铟柱像元的读出电路，包括：
在所述读出电路芯片的像元电极上制备接触层并进行位置偏移，再在所述读出电路芯片四周制备地电极接触层，然后通过进行多次介质层沉积和刻蚀接触孔、制备电极，并用于倒装互连功能层，同时根据设计需要在所述读出电路芯片表面加工用于互连对准和调平的标记，最后进行铟柱制备，以得到所述读出电路。
7.一种读出电路，其特征在于，所述读出电路是基于权利要求5或6的方法制备得到的。
CN202210139154.3A 2022-02-15 2022-02-15 红外焦平面器件芯片及制备方法、读出电路及其制备方法 Active CN114664974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210139154.3A CN114664974B (zh) 2022-02-15 2022-02-15 红外焦平面器件芯片及制备方法、读出电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210139154.3A CN114664974B (zh) 2022-02-15 2022-02-15 红外焦平面器件芯片及制备方法、读出电路及其制备方法

Publications (2)

Publication Number Publication Date
CN114664974A CN114664974A (zh) 2022-06-24
CN114664974B true CN114664974B (zh) 2023-10-27

Family

ID=82027715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210139154.3A Active CN114664974B (zh) 2022-02-15 2022-02-15 红外焦平面器件芯片及制备方法、读出电路及其制备方法

Country Status (1)

Country Link
CN (1) CN114664974B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265492B (zh) * 2019-05-17 2024-03-26 中国科学院上海技术物理研究所 一种同时模式双波段碲镉汞探测器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262356A (ja) * 1985-05-16 1986-11-20 Fuji Electric Co Ltd 密着型イメ−ジセンサ
JPH08160396A (ja) * 1994-12-05 1996-06-21 Sharp Corp 液晶表示素子
WO2002093653A2 (de) * 2001-05-16 2002-11-21 Stmicroelectronics N.V. Optoelektronisches bauelement mit leitfähiger kontaktstruktur
CN104201237A (zh) * 2014-08-22 2014-12-10 中国电子科技集团公司第十一研究所 一种多元红外探测器台面器件及其制作方法
CN104752563A (zh) * 2015-03-31 2015-07-01 中国科学院上海技术物理研究所 一种台面型红外探测器引出电极的结构及制备方法
WO2017013924A1 (ja) * 2015-07-22 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置及びその製造方法
CN108987523A (zh) * 2017-06-05 2018-12-11 北京弘芯科技有限公司 红外焦平面探测器及其制备方法
WO2019035270A1 (ja) * 2017-08-16 2019-02-21 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
CN109904181A (zh) * 2019-02-22 2019-06-18 上海集成电路研发中心有限公司 一种高填充因子的cmos成像传感器及其制作方法
WO2020022313A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 光検出素子およびライダー装置
CN113013289A (zh) * 2021-02-19 2021-06-22 中国科学院半导体研究所 GaSb焦平面红外探测器的制备方法及GaSb焦平面红外探测器
CN113130676A (zh) * 2021-04-16 2021-07-16 中国科学院半导体研究所 焦平面红外探测器芯片、探测器和制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755079B2 (en) * 2007-08-17 2010-07-13 Sandia Corporation Strained-layer superlattice focal plane array having a planar structure
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
JP2012038766A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262356A (ja) * 1985-05-16 1986-11-20 Fuji Electric Co Ltd 密着型イメ−ジセンサ
JPH08160396A (ja) * 1994-12-05 1996-06-21 Sharp Corp 液晶表示素子
WO2002093653A2 (de) * 2001-05-16 2002-11-21 Stmicroelectronics N.V. Optoelektronisches bauelement mit leitfähiger kontaktstruktur
CN104201237A (zh) * 2014-08-22 2014-12-10 中国电子科技集团公司第十一研究所 一种多元红外探测器台面器件及其制作方法
CN104752563A (zh) * 2015-03-31 2015-07-01 中国科学院上海技术物理研究所 一种台面型红外探测器引出电极的结构及制备方法
WO2017013924A1 (ja) * 2015-07-22 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置及びその製造方法
CN108987523A (zh) * 2017-06-05 2018-12-11 北京弘芯科技有限公司 红外焦平面探测器及其制备方法
WO2019035270A1 (ja) * 2017-08-16 2019-02-21 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2020022313A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 光検出素子およびライダー装置
CN109904181A (zh) * 2019-02-22 2019-06-18 上海集成电路研发中心有限公司 一种高填充因子的cmos成像传感器及其制作方法
CN113013289A (zh) * 2021-02-19 2021-06-22 中国科学院半导体研究所 GaSb焦平面红外探测器的制备方法及GaSb焦平面红外探测器
CN113130676A (zh) * 2021-04-16 2021-07-16 中国科学院半导体研究所 焦平面红外探测器芯片、探测器和制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
2μm像元间距GaAs/AlGaAs量子阱红外焦平面探测器;史衍丽;曹婉茹;周艳;杨明珠;何丹;;红外与激光工程(第06期);全文 *
Fabrication of indium bumps for hybrid infrared focal plane array applications;Jutao Jiang et al;《Infrared Physics & Technology》;第45卷(第2期);全文 *
碲镉汞红外焦平面探测器可靠性相关技术研究;陈星;《中国博士学位论文电子期刊》;第2015卷(第1期);全文 *

Also Published As

Publication number Publication date
CN114664974A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
KR102220674B1 (ko) 균일한 웨이퍼 평탄화 및 접합을 위한 앵커 구조물 및 방법
US8101981B2 (en) Back-illuminated, thin photodiode arrays with isolating etched trenches between elements
US20130307103A1 (en) Vertically Integrated Image Sensor Chips and Methods for Forming the Same
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US20220173273A1 (en) Micro light-emitting diode structure and micro light-emitting diode display device using the same
CN114664974B (zh) 红外焦平面器件芯片及制备方法、读出电路及其制备方法
US20220359395A1 (en) Method of testing wafer
US9570431B1 (en) Semiconductor wafer for integrated packages
US8524522B2 (en) Microelectronic device, in particular back side illuminated image sensor, and production process
US11670616B2 (en) Modified direct bond interconnect for FPAs
US20230387172A1 (en) Anchor Structures And Methods For Uniform Wafer Planarization And Bonding
EP3788649A1 (en) Dielectric molded indium bump formation and inp planarization
CN112467006B (zh) 微型发光二极管结构与使用其的微型发光二极管显示设备
US10734339B2 (en) Bond pad structure for bonding improvement
EP1629536A1 (en) Solid-state image sensing apparatus and method of manufacturing the same
US10037927B2 (en) Semiconductor structure, testing and fabricating method thereof
CN113471229B (zh) 形成图像传感器器件的方法
EP3806152B1 (en) A method of forming a semiconductor device structure
JP2022140942A (ja) 赤外線検出器、及び赤外線検出器の製造方法
CN117790404A (zh) 绝缘体上锗晶圆及其制造方法、阵列芯片及其制造方法
CN118073965A (zh) 异质集成结构及其制备方法、半导体器件
JP2000074735A (ja) 配列型赤外線検知装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant