WO2023248925A1 - 撮像素子及び電子機器 - Google Patents

撮像素子及び電子機器 Download PDF

Info

Publication number
WO2023248925A1
WO2023248925A1 PCT/JP2023/022290 JP2023022290W WO2023248925A1 WO 2023248925 A1 WO2023248925 A1 WO 2023248925A1 JP 2023022290 W JP2023022290 W JP 2023022290W WO 2023248925 A1 WO2023248925 A1 WO 2023248925A1
Authority
WO
WIPO (PCT)
Prior art keywords
section
semiconductor substrate
wiring
pixel
image sensor
Prior art date
Application number
PCT/JP2023/022290
Other languages
English (en)
French (fr)
Inventor
卓哉 豊福
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023248925A1 publication Critical patent/WO2023248925A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to an image sensor and an electronic device.
  • Imaging devices that are constructed by stacking multiple semiconductor substrates are used.
  • a first semiconductor substrate on which a pixel having a photoelectric conversion section that performs photoelectric conversion of incident light and a charge holding section that holds charges generated by photoelectric conversion is arranged, and a signal that corresponds to the charge of the charge holding section is generated.
  • An image sensor has been proposed in which a second semiconductor substrate is stacked with a second semiconductor substrate on which a signal generation circuit is disposed. Note that a floating diffusion region formed of a semiconductor region with a relatively high impurity concentration can be applied to the above-described charge holding portion.
  • the charge holding portion of the first semiconductor substrate and the signal generation circuit of the second semiconductor substrate are connected by a through wiring configured to penetrate the second semiconductor substrate.
  • An image sensor is used.
  • a common electrode is disposed on a first semiconductor substrate, and is configured to straddle a separation section that separates pixels and is commonly connected to a charge storage section of each of a plurality of pixels.
  • This shared electrode allows a plurality of pixels to share the charge holding portion.
  • This shared electrode is connected to a signal generation circuit by a through electrode (see, for example, Patent Document 1).
  • the above-mentioned conventional technology has a problem in that crosstalk occurs in which the potential of the charge storage section changes due to interference from pixels that do not share the charge storage section.
  • This crosstalk mainly occurs due to electrostatic coupling between shared electrodes and the like. In particular, when reducing the pixel size, this will be significantly affected. This is because the capacitance of the shared electrode etc. increases.
  • the present disclosure proposes an image sensor and an electronic device that reduce crosstalk in image sensors that share a charge holding section.
  • An image sensor includes a plurality of pixel blocks and a shielding section.
  • the pixel block includes a plurality of pixels including a photoelectric conversion section that performs photoelectric conversion of incident light and a charge holding section that holds charges generated by the photoelectric conversion, and a semiconductor substrate on which a separation section that separates the pixels is arranged; a shared electrode arranged adjacent to the semiconductor substrate, configured to straddle the separation section, and connected to the charge storage section of each of the plurality of pixels; and a shared electrode arranged adjacent to the front surface side of the semiconductor substrate; and a signal generation section that generates a pixel signal that is a signal corresponding to the voltage of the shared electrode.
  • the shielding section is disposed between the common electrodes of each of the plurality of pixel blocks, and a voltage different from that of the common electrodes is applied to the shielding section.
  • An electronic device includes a plurality of pixel blocks, a shielding section, and a processing circuit.
  • the pixel block includes a plurality of pixels including a photoelectric conversion section that performs photoelectric conversion of incident light and a charge holding section that holds charges generated by the photoelectric conversion, and a semiconductor substrate on which a separation section that separates the pixels is arranged; a shared electrode arranged adjacent to the semiconductor substrate, configured to straddle the separation section, and connected to the charge storage section of each of the plurality of pixels; and a shared electrode arranged adjacent to the front surface side of the semiconductor substrate; and a signal generation section that generates a pixel signal that is a signal corresponding to the voltage of the shared electrode.
  • the shielding section is disposed between the common electrodes of each of the plurality of pixel blocks, and a voltage different from that of the common electrodes is applied to the shielding section.
  • the processing circuit processes the pixel signal.
  • FIG. 1 is a diagram illustrating a configuration example of an image sensor according to an embodiment of the present disclosure.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a pixel block according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating a configuration example of a pixel according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating a configuration example of a pixel block according to a first embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a third embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to a third embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a fifth embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to a fifth embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel according to a sixth embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel according to a sixth embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel block according to a sixth embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel according to a seventh embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel block according to a seventh embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel block according to an eighth embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a first modified example of the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a first modified example of the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a second modified example of the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a third modified example of the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel according to a fourth modification example of the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to a fourth modified example of the embodiment of the present disclosure. It is a figure which shows the other example of a structure of an image sensor.
  • FIG. 7 is a cross-sectional view showing another example of the configuration of the image sensor.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of an imaging system including an imaging device according to the embodiment and its modification. 25 is a diagram illustrating an example of an imaging procedure of the imaging system shown in FIG. 24.
  • FIG. FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • FIG. 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 2 is a block diagram showing an example of the functional configuration of a camera head and a CCU.
  • FIG. 1 is a diagram illustrating a configuration example of an image sensor according to an embodiment of the present disclosure.
  • the figure is a block diagram showing an example of the configuration of the image sensor 1.
  • An electronic device according to an embodiment of the present disclosure will be described using this image sensor 1 as an example.
  • the image sensor 1 is a semiconductor device that generates image data of a subject.
  • the image sensor 1 includes a pixel array section 90, a vertical drive section 93, a column signal processing section 94, and a control section 95.
  • the pixel array section 90 is configured by arranging a plurality of pixel blocks 100.
  • a plurality of pixel blocks 100 are arranged in the shape of a two-dimensional matrix.
  • the pixel block 100 includes a plurality of pixels each having a photoelectric conversion section that performs photoelectric conversion of incident light, and a charge holding section (charge holding sections 103a to 103d described later) that holds charges generated by the photoelectric conversion. It is composed of For example, a photodiode can be used as the photoelectric conversion section.
  • a signal generation section (signal generation section 120 described later) is arranged for each pixel block 100. This signal generating section 120 generates a pixel signal based on the charges held in the charge holding sections 103a to 103d of the pixel block 100.
  • a signal line 91 is wired to each pixel block 100.
  • Pixel block 100 is controlled by a control signal transmitted through signal line 91 .
  • a signal line 92 is wired to the pixel block 100.
  • a pixel signal is output from the pixel block 100 to this signal line 92 .
  • the signal line 91 is arranged for each row in the shape of a two-dimensional matrix, and is commonly wired to a plurality of pixel blocks 100 arranged in one row.
  • the signal line 92 is arranged in the column direction of the two-dimensional matrix, and is commonly wired to a plurality of pixel blocks 100 arranged in one column.
  • the vertical drive unit 93 generates the control signal for the pixel block 100 described above.
  • the vertical drive section 93 in the figure generates a control signal for each row of the two-dimensional matrix of the pixel array section 90 and sequentially outputs it via the signal line 91.
  • the column signal processing unit 94 processes pixel signals generated by the pixel block 100.
  • the column signal processing section 94 in the figure simultaneously processes pixel signals from a plurality of pixel blocks 100 arranged in one row of the pixel array section 90 that are transmitted via the signal line 92.
  • analog-to-digital conversion that converts an analog pixel signal generated by the pixel block 100 into a digital pixel signal
  • CDS correlated double sampling
  • the processed pixel signal is output to a circuit or the like external to the image sensor 1.
  • the control section 95 controls the vertical drive section 93 and the column signal processing section 94.
  • a control section 95 in the figure outputs control signals via signal lines 96 and 97, respectively, to control the vertical drive section 93 and the column signal processing section 94.
  • the pixel array section 90 in the figure is an example of an image sensor.
  • the column signal processing section 94 is an example of a processing circuit.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a pixel block according to the first embodiment of the present disclosure. This figure is a circuit diagram showing an example of the configuration of the pixel block 100.
  • a pixel block 100 in the figure includes pixels 110a to 110d and a signal generation section 120.
  • the pixel 110a includes a photoelectric conversion section 101a, a charge transfer section 102a, and a charge holding section 103a.
  • the pixel 110b includes a photoelectric conversion section 101b, a charge transfer section 102b, and a charge holding section 103b.
  • the pixel 110c includes a photoelectric conversion section 101c, a charge transfer section 102c, and a charge holding section 103c.
  • the pixel 110d includes a photoelectric conversion section 101d, a charge transfer section 102d, and a charge holding section 103d. Photodiodes can be used for the photoelectric conversion units 101a to 101d.
  • N-channel MOS transistors can be used for charge transfer sections 102a-102d.
  • the signal generation section 120 includes a reset transistor 123, a coupling transistor 124, an amplification transistor 121, and a selection transistor 122.
  • N-channel MOS transistors can be used for the reset transistor 123, the coupling transistor 124, the amplification transistor 121, and the selection transistor 122.
  • the pixel block 100 is wired with the signal line 91 and the signal line 92.
  • the signal lines 91 in the figure include signal lines TG1 to TG4, signal line FDG, signal line RST, and signal line SEL.
  • a power line Vdd is wired to the pixel block 100. This power line Vdd is a wiring that supplies power to the pixel block 100.
  • the anode of the photoelectric conversion section 101a is grounded, and the cathode is connected to the source of the charge transfer section 102a.
  • the anode of the photoelectric conversion section 101b is grounded, and the cathode is connected to the source of the charge transfer section 102b.
  • the anode of the photoelectric conversion section 101c is grounded, and the cathode is connected to the source of the charge transfer section 102c.
  • the anode of the photoelectric conversion section 101d is grounded, and the cathode is connected to the source of the charge transfer section 102d.
  • the drains of the charge transfer sections 102a-102d are connected to the source of the coupling transistor 124, the gate of the amplification transistor 121, and one end of the charge holding sections 103a-103d. The other ends of the charge holding parts 103a-103d are grounded.
  • the drain of coupling transistor 124 is connected to the source of reset transistor 123.
  • the drain of the reset transistor 123 and the drain of the amplification transistor 121 are connected to the power supply line Vdd.
  • the source of the amplification transistor 121 is connected to the drain of the selection transistor 122, and the source of the selection transistor 122 is connected to the signal line 92.
  • the gates of charge transfer units 102a-102d are connected to signal lines TG1-TG4, respectively.
  • the gate of the coupling transistor 124 is connected to the signal line FDG
  • the gate of the reset transistor 123 is connected to the signal line RST
  • the gate of the selection transistor 122 is connected to the signal line SEL.
  • the photoelectric conversion units 101a to 101d perform photoelectric conversion of incident light.
  • the photoelectric conversion units 101a to 101d can be configured by photodiodes formed on a semiconductor substrate 130, which will be described later.
  • the photoelectric conversion units 101a to 101d perform photoelectric conversion of incident light during the exposure period and hold charges generated by the photoelectric conversion.
  • the charge holding parts 103a-103d hold the charges generated by the photoelectric conversion parts 101a-101d.
  • the charge holding portions 103a to 103d can be configured by floating diffusion regions, which are semiconductor regions formed in the semiconductor substrate 130.
  • the charge transfer units 102a-102d transfer charges.
  • the charge transfer sections 102a-102d transfer the charges generated by the photoelectric conversion sections 101a-101d to the charge holding sections 103a-103d, respectively.
  • the charge transfer section 102a and the like transfer charges by respectively establishing conduction between the photoelectric conversion section 101a and the charge holding section 103 and the like.
  • Control signals for charge transfer units 102a-102d are transmitted through signal lines TG1-TG4, respectively.
  • the signal generation unit 120 generates pixel signals based on the charges held in the charge holding units 103a-103d. As described above, the signal generation unit 120 includes the coupling transistor 124, the reset transistor 123, the amplification transistor 121, and the selection transistor 122.
  • the coupling transistor 124 couples the capacitance connected to its own drain to the charge holding parts 103a-103d. This capacitance coupling allows the storage capacitance of the charge storage section 103a and the like to be increased, and the sensitivity of the pixel 110a and the like to be switched.
  • a control signal for coupling transistor 124 is transmitted through signal line FDG.
  • the reset transistor 123 is for resetting the charge holding sections 103a-103d. This reset can be performed by discharging the charge from the charge holding parts 103a to 103d by establishing conduction between the charge holding parts 103a to 103d and the power supply line Vdd. Note that during this reset, the above-mentioned coupling transistor 124 is made conductive. A control signal for reset transistor 123 is transmitted through signal line RST.
  • the amplification transistor 121 amplifies the voltage of the charge holding sections 103a-103d.
  • the gate of the amplification transistor 121 is connected to the charge holding sections 103a-103d. Therefore, at the source of the amplification transistor 121, a pixel signal with a voltage corresponding to the charges held in the charge holding sections 103a to 103d is generated. Further, by making the selection transistor 122 conductive, this pixel signal can be output to the signal line 92.
  • a control signal for the selection transistor 122 is transmitted through a signal line SEL.
  • the photoelectric conversion units 101a to 101d perform photoelectric conversion of incident light during the exposure period to generate charges and accumulate them in themselves. After the exposure period has elapsed, the charge transfer units 102a-102d transfer the charges in the photoelectric conversion units 101a-101d to the charge holding units 103a-103d and hold them therein. A pixel signal is generated by the signal generation section 120 based on this held charge.
  • FIG. 3 is a diagram illustrating a configuration example of a pixel according to the first embodiment of the present disclosure.
  • This figure is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100.
  • Pixels 110a-110d are formed on a semiconductor substrate 130.
  • Pixels 110a-110d are configured to have a rectangular shape in plan view.
  • pixels 110a and 110b have a square shape in plan view, and an on-chip lens 192, which will be described later, is commonly disposed.
  • a dotted circle in the figure represents the outer shape of the on-chip lens 192.
  • the pixels 110a and 110b have the function of phase difference pixels.
  • This phase difference pixel is a pixel that detects the image plane phase difference obtained by dividing the subject image into pupils.
  • pixel signals are generated individually for pixels 110a and 110b.
  • An image plane phase difference is detected based on this pixel signal.
  • a slit-shaped opening 138 is formed in the separation section 139 between the pixels 110a and 110b. This opening 138 constitutes an overflow path between the photoelectric conversion units 101a and 101b included in the pixels 110a and 110b, respectively. This overflow path can reduce errors during image plane phase difference detection.
  • the pixels 110a and 110b are used as normal pixels, for example, the charges of the photoelectric conversion units 101a and 101b are simultaneously transferred to the charge holding units 103a and 103b to generate a pixel signal.
  • Charge transfer units 102a and 102b are arranged below the pixels 110a and 110b in the same figure.
  • the gate electrodes 143 of the charge transfer sections 102a and 102b are illustrated.
  • Charge holding sections 103a and 103b are arranged adjacent to charge transfer sections 102a and 102b.
  • a shared electrode 142 commonly connected to the charge holding parts 103a and 103b and the charge holding parts 103c and 103d is illustrated.
  • the pixels 110c and 110d are configured in a shape symmetrical to the pixels 110a and 110b.
  • the charge holding portions 103a-103d are arranged at corners close to the pixels 110a-110d, respectively, and are commonly connected to the common electrode 142.
  • a second shared electrode 149 is arranged at a corner of the pixel 110a or the like facing the charge holding section 103a or the like. This second shared electrode 149 is an electrode that supplies a reference potential to the semiconductor substrate 130 in the pixel 110a and the like.
  • a through wiring 260 is arranged in the shared electrode 142, the second shared electrode 149, and the gate electrode 143, respectively. This through wiring 260 is connected to wiring of a semiconductor substrate 230, which will be described later.
  • the signal generation section 120 of the pixel block 100 is formed on a semiconductor substrate 230, which will be described later.
  • This semiconductor substrate 230 is a semiconductor substrate laminated on the semiconductor substrate 130.
  • a pixel block 100 including pixels 110a to 110d having such a planar shape is arranged in a two-dimensional matrix.
  • Shared electrodes 142 arranged adjacent to each other are capacitively coupled. Due to this capacitive coupling, the potentials of the common electrodes 142 influence each other, and the potentials of the common electrodes 142 change. For example, when the pixel block 100 on the left side of the figure images a high-brightness subject and the pixel block 100 on the right side of the figure images a low-brightness subject, the charge holding section 103 of the left pixel block 100 becomes a high potential, and the right pixel The charge holding portion 103 of the block 100 becomes low potential.
  • the potential of the charge holding section 103 of the right pixel block 100 increases from its original potential due to the influence of the potential rise of the charge holding section 103 of the left pixel block 100.
  • Such a phenomenon is called crosstalk.
  • adjacent pixel blocks 100 have different wavelengths (colors) of corresponding incident light, color mixture occurs, which is crosstalk of different hues.
  • this crosstalk occurs, image quality deteriorates.
  • the shielding part 160 is arranged between the shared electrodes 142 of adjacent pixel blocks 100.
  • This shielding section 160 shields the shared electrodes 142 from each other.
  • a potential different from that of the shared electrode 142 for example, a reference potential, is applied to the shielding part 160.
  • capacitive coupling between the shared electrodes 142 can be reduced, and crosstalk can be reduced.
  • the shielding part 160 in the figure is connected to the second shared electrode 149 and supplied with a reference potential. Note that the shielding part 160 and the second shared electrode 149 can be made of the same member. In this case, the shielding part 160 and the second shared electrode 149 can be formed integrally.
  • the shielding section 160 is preferably arranged between the pixel blocks 100 arranged in the same row of the pixel array section 90. In the pixel block 100 of the pixel array section 90, pixel signals are generated for each row, so the influence of crosstalk becomes large. By arranging the shielding section 160, the effect of reducing crosstalk can be improved.
  • the shielding portions 160 in the figure represent an example in which they are arranged in the same row. Note that the shielding part 160 may also be arranged between the upper and lower shared electrodes 142.
  • FIG. 4 is a diagram illustrating a configuration example of a pixel block according to the first embodiment of the present disclosure.
  • This figure is a cross-sectional view showing a configuration example of a pixel block 100 of the pixel array section 90.
  • the pixel block 100 in the figure includes a semiconductor substrate 130, a wiring region 150, a semiconductor substrate 230, a wiring region 250, a color filter 191, and an on-chip lens 192.
  • pixels 110a and 110b are illustrated in the figure.
  • the configuration of the pixel block 100 will be explained using the pixel 110a as an example.
  • this figure is a diagram schematically showing the shape of a cross section taken along line AB in FIG. 3.
  • the semiconductor substrate 130 is a semiconductor substrate on which the photoelectric conversion section 101a is arranged.
  • a charge transfer section 102a and a charge holding section 103a are further arranged on the semiconductor substrate 130 in the figure.
  • the semiconductor substrate 130 can be made of silicon (Si), for example.
  • the photoelectric conversion unit 101a is arranged in a well region formed in the semiconductor substrate 130. For convenience, it is assumed that the semiconductor substrate 130 in the figure constitutes a p-type well region. By arranging n-type and p-type semiconductor regions in this p-type well region, an element (diffusion layer thereof) can be formed.
  • the rectangle drawn on the semiconductor substrate 130 in the figure represents an n-type semiconductor region.
  • the photoelectric conversion section 101a is composed of an n-type semiconductor region 131.
  • a photodiode constituted by a pn junction formed at the interface between the n-type semiconductor region 131 and the surrounding p-type well region corresponds to the photoelectric conversion section 101a.
  • the charge holding section 103a is composed of an n-type semiconductor region 132 having a relatively high impurity concentration. This n-type semiconductor region 132 constitutes the aforementioned FD. Further, a shared electrode 142 is arranged adjacent to the charge holding portion 103a.
  • the shared electrode 142 can be made of polycrystalline silicon into which impurities are implanted. As described above, the common electrode 142 is configured to straddle the separation section 139 and is arranged adjacent to the semiconductor region 132 of the charge holding sections 103a-103d. Thereby, charge holding parts 103a-103d are commonly connected to shared electrode 142.
  • the charge transfer section 102a is composed of semiconductor regions 131 and 132 and a gate electrode 143 (not shown).
  • the n-type semiconductor regions 131 and 132 correspond to the source region and drain region of the charge transfer section 102a.
  • the gate electrode 143 is disposed on the surface side of the semiconductor substrate 130 and includes a columnar portion deep enough to reach the n-type semiconductor region 131 . When an on-voltage is applied to this gate electrode 143, a channel is formed in the well region adjacent to the gate electrode 143, and conduction is established between the n-type semiconductor regions 131 and 132.
  • the charge transfer section 102a is constituted by a vertical transistor that transfers charges in the thickness direction of the semiconductor substrate.
  • the gate electrode 143 can be made of polycrystalline silicon into which impurities are implanted.
  • Insulating films 140 and 141 are disposed on the front and back sides of the semiconductor substrate 130, respectively.
  • the insulating films 140 and 141 can be made of, for example, silicon oxide (SiO 2 ) or silicon nitride (SiN). Note that an insulating film is also arranged between the gate electrode 143 and the semiconductor substrate 130. This insulating film corresponds to a gate insulating film.
  • the separation unit 139 is arranged at the boundary of the pixel block 100 to separate the pixels 110.
  • the separation section 139 can be constructed by filling an insulator such as SiO 2 into a groove penetrating the semiconductor substrate 130 from the front side to the back side.
  • the wiring region 150 is a region arranged on the front surface side of the semiconductor substrate 130 in which wiring for transmitting element signals and the like is arranged.
  • the wiring region 150 in the figure includes an insulating layer 151.
  • the insulating layer 151 insulates the shared electrode 142, wiring, etc. arranged on the front surface side of the semiconductor substrate 130.
  • This insulating layer 151 can be made of, for example, SiO 2 .
  • the semiconductor substrate 230 is a semiconductor substrate on which the signal generation section 120 is arranged.
  • This semiconductor substrate 230 is stacked on the semiconductor substrate 130.
  • the back surface of the semiconductor substrate 230 is adhered to the surface of the wiring region 150 of the semiconductor substrate 130, and the semiconductor substrates 130 and 230 are stacked.
  • the semiconductor substrate 230 can be made of Si.
  • the reset transistor 123, the coupling transistor 124, the amplification transistor 121, and the selection transistor 122 that constitute the signal generation section 120 are arranged on the semiconductor substrate 230.
  • the amplification transistor 121 is shown in the figure.
  • a gate electrode 242 of the amplification transistor 121 is arranged on the semiconductor substrate 230 in the figure.
  • a semiconductor region 231 that constitutes the source and drain of the amplification transistor 121 is arranged on the semiconductor substrate 230 .
  • an insulating film 240 is disposed on the front surface of the semiconductor substrate 230.
  • the wiring region 250 is a wiring region arranged on the front surface side of the semiconductor substrate 230.
  • This wiring region 250 includes a wiring 252, a contact plug 253, and an insulating layer 251.
  • the insulating layer 251 like the insulating layer 151, insulates wiring and the like.
  • This insulating layer 251 can be made of, for example, SiO 2 .
  • the wiring 252 is for transmitting signals and the like to the elements of the pixel block 100.
  • This wiring 252 can be made of metal such as copper (Cu) or W, for example.
  • the contact plug 253 electrically connects the wiring and the semiconductor substrate.
  • This contact plug 253 can be formed of, for example, a columnar W or the like.
  • the wiring 252 in the figure represents an example in which a through wiring 260 is connected.
  • the through wiring 260 is a wiring that connects the shared electrode 142 and the like of the semiconductor substrate 130 to the wiring of the semiconductor substrate 230.
  • the through wiring 260 is configured to penetrate through the semiconductor substrate 230.
  • the through wiring 260 is arranged in an opening that penetrates the semiconductor substrate 230 and is insulated from the semiconductor substrate 230 by the insulating layer 251.
  • the color filter 191 is an optical filter that transmits light of a predetermined wavelength among the incident light.
  • a color filter that transmits red light, green light, and blue light can be used.
  • the on-chip lens 192 is a lens that condenses incident light.
  • the on-chip lens 192 has, for example, a hemispherical shape, and focuses incident light onto the photoelectric conversion unit 101a and the like.
  • the on-chip lens 192 in the figure represents an example in which it is commonly disposed in the pixels 110a and 110b.
  • the shielding part 160 can be placed adjacent to the separation part 139 between the shared electrodes 142. Thereby, the area occupied by the separation section 139 in the pixel 110 can be reduced. Further, the shielding part 160 shown in the figure can be formed at the same time as the shared electrode 142.
  • the image sensor 1 can reduce capacitive coupling between the shared electrodes 142 by arranging the shielding section 160 between the adjacent shared electrodes 142 in the pixel block 100. can. Thereby, crosstalk can be reduced. Even when the size of the pixels 110 is reduced in order to downsize the image sensor 1, deterioration in image quality due to crosstalk can be prevented.
  • the shielding part 160 is arranged at the same height as the shared electrode 142.
  • the image sensor 1 according to the second embodiment of the present disclosure differs from the first embodiment described above in that the shielding section 160 is arranged at a different height from the shared electrode 142.
  • FIG. 5 is a diagram illustrating a configuration example of a pixel block according to the second embodiment of the present disclosure.
  • This figure like FIG. 4, is a schematic cross-sectional view showing a configuration example of the pixel block 100. Note that in the figure, the description of the cross section of the pixel block 100 is simplified.
  • the pixel block 100 in the figure differs from the image sensor 1 in FIG. 4 in that it includes a shielding part 161 instead of the shielding part 160.
  • the shielding part 161 is configured to have a height higher than the shared electrode 142 from the semiconductor substrate 130. Thereby, the capacitive coupling shielding effect can be improved. Note that the shared electrode 142 and the shielding part 161 can be formed separately.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, so the description will be omitted.
  • the image sensor 1 according to the second embodiment of the present disclosure can improve the shielding effect of capacitive coupling by using the shielding part 161 whose upper surface is higher than the shared electrode 142, thereby reducing crosstalk. can be further reduced.
  • the shielding part 160 is arranged between the shared electrodes 142.
  • the image sensor 1 according to the third embodiment of the present disclosure differs from the above-described first embodiment in that a through wiring 260 is arranged in the shielding part 160.
  • FIG. 6 is a diagram illustrating a configuration example of a pixel according to the third embodiment of the present disclosure.
  • This figure like FIG. 3, is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100. Note that in the figure, the description of the pixel 110a and the like is simplified.
  • the pixel block 100 in the figure differs from the pixel block 100 in FIG. 3 in that it further includes a through wiring 162.
  • the through wiring 162 is a through wiring configured in the same shape as the through wiring 260, and is a through wiring connected to the shielding part 160. This through wiring 162 is arranged between the shared electrodes 142.
  • FIG. 7 is a diagram illustrating a configuration example of a pixel block according to the third embodiment of the present disclosure.
  • This figure like FIG. 4, is a schematic cross-sectional view showing a configuration example of the pixel block 100. Note that in the figure, the description of the cross section of the pixel block 100 is simplified.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 4 in that a through wiring 162 is arranged in the shielding section 160.
  • a through wiring 260 is arranged in each of the shared electrodes 142. Coupling capacitance exists between these through wirings 260 as well. Therefore, the through wiring 162 is arranged to shield the space between the through wiring 260.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, so the description will be omitted.
  • the through wiring 162 is further arranged in the shielding part 160.
  • the capacitive coupling shielding effect can be further improved.
  • the shielding part 160 is arranged between the shared electrodes 142.
  • the image sensor 1 according to the fourth embodiment of the present disclosure differs from the above-described first embodiment in that the gate electrode of the charge transfer section 102a or the like is used as a shielding member.
  • FIG. 8 is a diagram illustrating a configuration example of a pixel according to the fourth embodiment of the present disclosure.
  • This figure like FIG. 3, is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100. Note that in the figure, the description of the pixel 110a and the like is simplified.
  • the pixel block 100 in the figure differs from the pixel block 100 in FIG. 3 in that the shielding part 160 is omitted and a gate electrode 145 is arranged in place of the gate electrode 143 of the charge transfer part 102a or the like.
  • the gate electrode 145 is a gate electrode whose end portion extends into the region between the shared electrodes 142. Since this gate electrode 145 has a different potential from that of the shared electrode 142, it is possible to obtain the same effect as the shielding part 160. Note that the gate electrodes 145 can be placed at a distance that prevents interference due to their own capacitive coupling.
  • the gate electrodes 145 in the figure represent an example in which they are arranged at the same interval as the width of the separation section 139.
  • FIG. 9 is a diagram illustrating a configuration example of a pixel block according to the fourth embodiment of the present disclosure.
  • This figure like FIG. 4, is a schematic cross-sectional view showing a configuration example of the pixel block 100. Note that in the figure, the description of the cross section of the pixel block 100 is simplified.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 4 in that the shielding section 160 is omitted and two gate electrodes 145 are arranged between the shared electrodes 142.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, so the description will be omitted.
  • the image sensor 1 uses the gate electrode 145 of the charge transfer section 102a etc. as a shielding section. Thereby, capacitive coupling of the shared electrode 142 can be reduced, and crosstalk can be reduced.
  • the image sensor 1 of the fourth embodiment described above uses the gate electrode 145 as a shielding portion.
  • the image sensor 1 according to the fifth embodiment of the present disclosure differs from the above-described first embodiment in that it further includes a shielding section 160.
  • FIG. 10 is a diagram illustrating a configuration example of a pixel according to the fifth embodiment of the present disclosure.
  • This figure like FIG. 8, is a plan view showing a configuration example of pixels 110a to 110d in the pixel block 100.
  • the pixel block 100 in the figure differs from the pixel block 100 in FIG. 8 in that it further includes a shielding part 163 and a through wiring 162.
  • the shielding part 163 is a shielding part formed near the shared electrode 142. This shielding portion 163 is different from the shielding portion 160 in FIG. 3 and is configured in a shape that is not connected to the second shared electrode 149. A through wiring 162 is connected to the shielding part 163. A reference potential is supplied to the shielding portion 163 via this through wiring 162 . As shown in the figure, the shielding part 163 can be placed at a position that closes the gap between the gate electrodes 145. Capacitive coupling of the shared electrode 142 can be shielded by the gate electrode 145 and the shielding part 163.
  • FIG. 11 is a diagram illustrating a configuration example of a pixel block according to the fifth embodiment of the present disclosure.
  • This figure like FIG. 9, is a schematic cross-sectional view showing a configuration example of the pixel block 100.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 4 in that a shielding section 163 is arranged between two gate electrodes 145. Further, a through wiring 162 is arranged in the shielding part 163.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the fourth embodiment of the present disclosure, so the description will be omitted.
  • the image sensor 1 according to the fifth embodiment of the present disclosure arranges the gate electrode 145 and the shielding part 163 between the shared electrodes 142. Thereby, the capacitive coupling shielding effect of the shared electrode 142 can be further improved.
  • the image sensor 1 of the fifth embodiment described above included the gate electrode 145 and the shielding part 163.
  • the imaging device 1 according to the sixth embodiment of the present disclosure differs from the above-described fifth embodiment in that the through wiring 260 of the gate electrode 145 is arranged between the shared electrodes 142.
  • FIG. 12 is a diagram illustrating a configuration example of a pixel according to the sixth embodiment of the present disclosure. Similar to FIG. 10, this figure is a plan view showing a configuration example of pixels 110a to 110d in the pixel block 100.
  • the pixel block 100 in the figure differs from the pixel block 100 in FIG. 10 in that the through wiring 260 of the gate electrode 145 is arranged between the shared electrodes 142. Note that the shapes of the gate electrode 145 and the common electrode 142 are adjusted so that the through wiring 260 can be arranged.
  • the space between the through wirings 260 connected to the common electrode 142 can be shielded by the through wiring 260 connected to the gate electrode 145 and the through wiring 162 connected to the shielding part 163.
  • FIG. 13 is a diagram illustrating a configuration example of a pixel block according to the sixth embodiment of the present disclosure. Similar to FIG. 11, this figure is a schematic cross-sectional view showing an example of the configuration of the pixel block 100.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 11 in that a through wiring 260 connected to the gate electrode 145 is arranged between the shared electrodes 142.
  • the broken line rectangle in the figure represents the through wiring 260 connected to the gate electrode 145.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the fifth embodiment of the present disclosure, so a description thereof will be omitted.
  • the through wiring 260 of the gate electrode 145 is further arranged between the shared electrodes 142.
  • the capacitive coupling shielding effect of the shared electrode 142 can be further improved.
  • the reference potential is supplied to the shielding part 163 via the through wiring 162.
  • the imaging device 1 according to the seventh embodiment of the present disclosure differs from the above-described sixth embodiment in that the reference potential is supplied to the shielding section 163 by the wiring arranged in the wiring region 150.
  • FIG. 14 is a diagram illustrating a configuration example of a pixel according to the seventh embodiment of the present disclosure. Similar to FIG. 12, this figure is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100.
  • the pixel block 100 in the figure differs from the pixel block 100 in FIG. 12 in that a wiring 152 is arranged instead of the through wiring 162 of the shielding part 163.
  • the wiring 152 is a wiring placed in the wiring area 150. This wiring 152 is configured to cover the shielding part 163 and is connected to the shielding part 163. Further, the wiring 152 is connected to the second shared electrode 149. A reference potential is supplied to the shielding section 163 via this wiring 152.
  • the wiring 152 can be made of, for example, polycrystalline silicon into which impurities are implanted.
  • FIG. 15 is a diagram illustrating a configuration example of a pixel block according to the seventh embodiment of the present disclosure. Similar to FIG. 13, this figure is a schematic cross-sectional view showing a configuration example of the pixel block 100.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 13 in that a wiring 152 is arranged instead of the through wiring 162.
  • the wiring 152 is arranged in a layered manner on the shielding part 163.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the sixth embodiment of the present disclosure, so the description will be omitted.
  • the wiring 152 is arranged between the shared electrodes 142. Thereby, the capacitive coupling shielding effect of the shared electrode 142 can be improved.
  • the image sensor 1 of the sixth embodiment described above is configured such that the semiconductor substrate 230 including the signal generation section 120 is stacked on the semiconductor substrate 130 .
  • the image sensor 1 according to the eighth embodiment of the present disclosure differs from the above-described sixth embodiment in that the semiconductor substrate 230 is omitted.
  • FIG. 16 is a diagram illustrating a configuration example of a pixel block according to the eighth embodiment of the present disclosure. Similar to FIG. 13, this figure is a schematic cross-sectional view showing a configuration example of the pixel block 100.
  • the pixel array section 90 in the figure differs from the pixel array section 90 in FIG. 13 in that the semiconductor substrate 230 is omitted.
  • a signal generation section 120 (not shown) is arranged on the semiconductor substrate 130 in the figure.
  • a columnar wiring 155 is arranged instead of the through wiring 260 and connected to the wiring 154.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the sixth embodiment of the present disclosure, so the description will be omitted.
  • the shielding portion 163 is arranged between the shared electrodes 142 in the pixel block 100 formed on the semiconductor substrate 130. Thereby, the capacitive coupling shielding effect of the shared electrode 142 can be improved.
  • FIGS. 17A and 17B are diagrams illustrating an example of a pixel configuration according to a first modification of the embodiment of the present disclosure.
  • This figure like FIG. 3, is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100.
  • the position of the opening 138 of the separating section 139 is different from the opening 138 in FIG.
  • the opening 138 in FIG. 17A is a diagram illustrating an example in which the opening 138 is arranged at a position close to the end of the pixel 110a or the like.
  • the opening 138 in FIG. 17B is a diagram illustrating an example in which the opening 138 is arranged at an end of the pixel 110a or the like.
  • the shielding part 160 can be placed between the shared electrodes 142.
  • FIG. 18 is a diagram illustrating a configuration example of a pixel according to a second modified example of the embodiment of the present disclosure.
  • This figure like FIG. 3, is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100.
  • a separating section 137 is arranged between the pixels 110a and 110b in the figure instead of the separating section 139.
  • This isolation section 137 is an isolation section made up of a semiconductor region having a relatively high impurity concentration.
  • This isolation portion 137 can be formed by, for example, ion implantation.
  • a separating section 137 is also arranged between the pixels 110c and 110d.
  • the shielding part 160 can be arranged between the shared electrodes 142.
  • FIG. 19 is a diagram illustrating a configuration example of a pixel according to a third modification of the embodiment of the present disclosure.
  • This figure like FIG. 3, is a plan view showing an example of the configuration of pixels 110a to 110d in the pixel block 100. Pixels 110a-110d in the figure differ from pixels 110a-110d in FIG. 3 in that they are configured in a square shape.
  • the shielding part 163 can be arranged between the shared electrodes 142.
  • FIG. 20 is a diagram illustrating a configuration example of a pixel according to a fourth modification of the embodiment of the present disclosure.
  • This figure shows an example of a pixel block 100 including eight pixels 110 (pixels 110a to 110h).
  • Charge holding parts 103a to 103d of pixels 110a to 110d are commonly connected to a common electrode 142, and charge holding parts 103e to 103h of pixels 110e to 110h are commonly connected to a common electrode 148.
  • the shared electrode 142 and the shared electrode 148 are connected by wiring in the wiring area 250.
  • the shielding part 160 shown in the figure can be arranged between the shared electrode 142 and the shared electrode 148 included in different pixel blocks 100.
  • FIG. 21 is a diagram illustrating a configuration example of a pixel block according to a fourth modification example of the present disclosure. This figure is a schematic cross-sectional view showing a configuration example of the pixel block 100 shown in FIG. 20.
  • Penetration wiring 260 is arranged in each of the shared electrodes 142 and 148. These through wires 260 are commonly connected by a wire 254.
  • the amplification transistor 121 and the like of the signal generation section 120 (not shown) are connected to this wiring 252.
  • the shielding unit 160 is arranged at a position to shield the shared electrodes 142 and 148 of different pixel blocks 100.
  • FIG. 22 is a diagram showing another example of the configuration of the image sensor.
  • the image sensor 1 includes three substrates (a first substrate 10, a second substrate 20, and a third substrate 30).
  • the image sensor 1 has a three-dimensional structure formed by bonding three substrates (a first substrate 10, a second substrate 20, and a third substrate 30).
  • the first substrate 10, the second substrate 20, and the third substrate 30 are stacked in this order.
  • the first substrate 10 has a semiconductor substrate 11 and a plurality of sensor pixels 12 that perform photoelectric conversion.
  • the semiconductor substrate 11 corresponds to a specific example of the "first semiconductor substrate” of the present disclosure.
  • the plurality of sensor pixels 12 are provided in a matrix in a pixel region 13 on the first substrate 10.
  • the second substrate 20 has, on a semiconductor substrate 21, one readout circuit 22 for each of the four sensor pixels 12, which outputs a pixel signal based on the charge output from the sensor pixels 12.
  • the semiconductor substrate 21 corresponds to a specific example of the "second semiconductor substrate” of the present disclosure.
  • the second substrate 20 has a plurality of pixel drive lines 23 extending in the row direction and a plurality of vertical signal lines 24 extending in the column direction.
  • the third substrate 30 has a logic circuit 32 on a semiconductor substrate 31 that processes pixel signals.
  • the semiconductor substrate 31 corresponds to a specific example of the "third semiconductor substrate" of the present disclosure.
  • the logic circuit 32 includes, for example, a vertical drive circuit 33, a column signal processing circuit 34, a horizontal drive circuit 35, and a system control circuit 36.
  • the logic circuit 32 (specifically, the horizontal drive circuit 35) outputs the output voltage Vout for each sensor pixel 12 to the outside.
  • a low resistance region made of silicide such as CoSi2 or NiSi formed using a salicide (self-aligned silicide) process is formed on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode. Good too.
  • the vertical drive circuit 33 sequentially selects the plurality of sensor pixels 12 on a row-by-row basis.
  • the column signal processing circuit 34 performs, for example, correlated double sampling (CDS) processing on the pixel signals output from each sensor pixel 12 in the row selected by the vertical drive circuit 33.
  • the column signal processing circuit 34 extracts the signal level of the pixel signal by performing CDS processing, for example, and holds pixel data corresponding to the amount of light received by each sensor pixel 12.
  • the horizontal drive circuit 35 sequentially outputs the pixel data held in the column signal processing circuit 34 to the outside.
  • the system control circuit 36 controls the driving of each block (vertical drive circuit 33, column signal processing circuit 34, and horizontal drive circuit 35) in the logic circuit 32, for example.
  • FIG. 23 is a cross-sectional view showing another example of the configuration of the image sensor. This figure shows an example of a vertical cross-sectional configuration of the image sensor 1 of FIG. 22.
  • FIG. 23 illustrates a cross-sectional configuration of a portion of the image sensor 1 facing the sensor pixel 12.
  • the image sensor 1 is configured by laminating a first substrate 10, a second substrate 20, and a third substrate 30 in this order, and further includes a color filter 40 on the back side (light incident side) of the first substrate 10. and a light receiving lens 50.
  • a color filter 40 and one light receiving lens 50 are provided for each sensor pixel 12.
  • the image sensor 1 is of a back-illuminated type.
  • the first substrate 10 is constructed by laminating an insulating layer 46 on a semiconductor substrate 11.
  • the first substrate 10 has an insulating layer 46 as a part of the interlayer insulating film 51.
  • the insulating layer 46 is provided in a gap between the semiconductor substrate 11 and a semiconductor substrate 21, which will be described later.
  • the semiconductor substrate 11 is made of a silicon substrate.
  • the semiconductor substrate 11 has, for example, a p-well layer 42 in a part of the surface and its vicinity, and has a conductivity different from that of the p-well layer 42 in other regions (deeper than the p-well layer 42). It has a type PD41.
  • the p-well layer 42 is composed of a p-type semiconductor region.
  • the PD 41 is composed of a semiconductor region of a different conductivity type (specifically, an n-type) from that of the p-well layer 42.
  • the semiconductor substrate 11 has a floating diffusion FD in the p-well layer 42 as a semiconductor region of a conductivity type different from that of the p-well layer 42 (specifically, n-type).
  • the first substrate 10 has a photodiode PD, a transfer transistor TR, and a floating diffusion FD for each sensor pixel 12.
  • the first substrate 10 has a structure in which a transfer transistor TR and a floating diffusion FD are provided on the surface side of the semiconductor substrate 11 (the side opposite to the light incident surface side, the second substrate 20 side).
  • the first substrate 10 has an element separation section 43 that separates each sensor pixel 12.
  • the element isolation section 43 is formed to extend in the normal direction of the semiconductor substrate 11 (direction perpendicular to the surface of the semiconductor substrate 11).
  • the element separation section 43 is provided between two sensor pixels 12 adjacent to each other.
  • the element isolation section 43 electrically isolates adjacent sensor pixels 12 from each other.
  • the element isolation section 43 is made of silicon oxide, for example.
  • the element isolation section 43 penetrates the semiconductor substrate 11, for example.
  • the first substrate 10 further includes, for example, a p-well layer 44 that is in contact with the side surface of the element isolation section 43 and the surface on the photodiode PD side.
  • the p-well layer 44 is composed of a semiconductor region of a conductivity type (specifically, p-type) different from that of the photodiode PD.
  • the first substrate 10 further includes, for example, a fixed charge film 45 in contact with the back surface of the semiconductor substrate 11.
  • the fixed charge film 45 is negatively charged in order to suppress the generation of dark current caused by the interface state on the light-receiving surface side of the semiconductor substrate 11.
  • the fixed charge film 45 is formed of, for example, an insulating film having negative fixed charges.
  • the electric field induced by the fixed charge film 45 forms a hole accumulation layer at the interface of the semiconductor substrate 11 on the light-receiving surface side. This hole accumulation layer suppresses the generation of electrons from the interface.
  • the color filter 40 is provided on the back side of the semiconductor substrate 11. The color filter 40 is provided, for example, in contact with the fixed charge film 45 and at a position facing the sensor pixel 12 with the fixed charge film 45 interposed therebetween.
  • the light receiving lens 50 is provided, for example, in contact with the color filter 40 and is provided at a position facing the sensor pixel 12 with the color filter 40 and the fixed charge film 45 interposed therebetween.
  • the second substrate 20 is constructed by laminating an insulating layer 52 on a semiconductor substrate 21.
  • the second substrate 20 has an insulating layer 52 as part of an interlayer insulating film 51 .
  • the insulating layer 52 is provided in the gap between the semiconductor substrate 21 and the semiconductor substrate 31.
  • the semiconductor substrate 21 is made of a silicon substrate.
  • the second substrate 20 has one readout circuit 22 for every four sensor pixels 12.
  • the second substrate 20 has a structure in which a readout circuit 22 is provided on the front side (the third substrate 30 side) of the semiconductor substrate 21 .
  • the second substrate 20 is bonded to the first substrate 10 with the back surface of the semiconductor substrate 21 facing the front surface side of the semiconductor substrate 11 . That is, the second substrate 20 is bonded face-to-back to the first substrate 10.
  • the second substrate 20 further includes an insulating layer 53 that penetrates the semiconductor substrate 21 in the same layer as the semiconductor substrate 21 .
  • the second substrate 20 has an insulating layer 53 as part of an interlayer insulating film 51 .
  • the insulating layer 53 is provided so as to cover the side surface of the through wiring 54, which will be described later.
  • the laminate consisting of the first substrate 10 and the second substrate 20 has an interlayer insulating film 51 and a through wiring 54 provided in the interlayer insulating film 51.
  • the laminated body has one through wiring 54 for each sensor pixel 12.
  • the through wiring 54 extends in the normal direction of the semiconductor substrate 21 and is provided to penetrate through a portion of the interlayer insulating film 51 that includes the insulating layer 53.
  • the first substrate 10 and the second substrate 20 are electrically connected to each other by a through wiring 54.
  • the through wiring 54 is electrically connected to the floating diffusion FD and a connection wiring 55 described below.
  • the laminate including the first substrate 10 and the second substrate 20 further includes through wirings 47 and 48 provided in the interlayer insulating film 51.
  • the laminated body has one through wiring 47 and one through wiring 48 for each sensor pixel 12.
  • the through wirings 47 and 48 each extend in the normal direction of the semiconductor substrate 21 and are provided to penetrate through a portion of the interlayer insulating film 51 that includes the insulating layer 53.
  • the first substrate 10 and the second substrate 20 are electrically connected to each other by through wirings 47 and 48.
  • the through wiring 47 is electrically connected to the p-well layer 42 of the semiconductor substrate 11 and the wiring within the second substrate 20.
  • the through wiring 48 is electrically connected to the transfer gate TG and the pixel drive line 23.
  • the second substrate 20 has, for example, a plurality of connection parts 59 in the insulating layer 52, which are electrically connected to the readout circuit 22 and the semiconductor substrate 21.
  • the second substrate 20 further includes, for example, a wiring layer 56 on the insulating layer 52.
  • the wiring layer 56 includes, for example, an insulating layer 57, and a plurality of pixel drive lines 23 and a plurality of vertical signal lines 24 provided within the insulating layer 57.
  • the wiring layer 56 further includes, for example, a plurality of connection wirings 55 in the insulating layer 57, one for every four sensor pixels 12.
  • the connection wiring 55 electrically connects each through wiring 54 electrically connected to the floating diffusion FD included in the four sensor pixels 12 that share the readout circuit 22 to each other.
  • the total number of through wirings 54 and 48 is greater than the total number of sensor pixels 12 included in the first substrate 10, and is twice the total number of sensor pixels 12 included in the first substrate 10. Further, the total number of through wirings 54, 48, and 47 is greater than the total number of sensor pixels 12 included in the first substrate 10, and is three times the total number of sensor pixels 12 included in the first substrate 10.
  • the wiring layer 56 further includes, for example, a plurality of pad electrodes 58 within the insulating layer 57.
  • Each pad electrode 58 is made of metal such as Cu (copper) and Al (aluminum), for example.
  • Each pad electrode 58 is exposed on the surface of the wiring layer 56.
  • Each pad electrode 58 is used for electrical connection between the second substrate 20 and third substrate 30 and for bonding the second substrate 20 and third substrate 30 together.
  • one pad electrode 58 is provided for each pixel drive line 23 and vertical signal line 24.
  • the total number of pad electrodes 58 (or the total number of connections between pad electrodes 58 and pad electrodes 64 (described later) is smaller than the total number of sensor pixels 12 included in the first substrate 10.
  • the third substrate 30 is configured, for example, by laminating an interlayer insulating film 61 on a semiconductor substrate 31. Note that, as will be described later, the third substrate 30 is bonded to the second substrate 20 with their front surfaces together, so when describing the internal structure of the third substrate 30, the explanation of the top and bottom will be , the vertical direction is opposite to that shown in the drawing.
  • the semiconductor substrate 31 is made of a silicon substrate.
  • the third substrate 30 has a structure in which a logic circuit 32 is provided on the surface side of a semiconductor substrate 31.
  • the third substrate 30 further includes, for example, a wiring layer 62 on an interlayer insulating film 61.
  • the wiring layer 62 includes, for example, an insulating layer 63 and a plurality of pad electrodes 64 provided within the insulating layer 63.
  • the plurality of pad electrodes 64 are electrically connected to the logic circuit 32.
  • Each pad electrode 64 is made of, for example, Cu (copper).
  • Each pad electrode 64 is exposed on the surface of the wiring layer 62.
  • Each pad electrode 64 is used for electrical connection between the second substrate 20 and third substrate 30 and for bonding the second substrate 20 and third substrate 30 together.
  • the number of pad electrodes 64 does not necessarily have to be plural; even one pad electrode 64 can be electrically connected to the logic circuit 32 .
  • the second substrate 20 and the third substrate 30 are electrically connected to each other by bonding the pad electrodes 58 and 64 to each other.
  • the gate of the transfer transistor TR (transfer gate TG) is electrically connected to the logic circuit 32 via the through wiring 54 and the pad electrodes 58 and 64.
  • the third substrate 30 is bonded to the second substrate 20 with the front surface of the semiconductor substrate 31 facing the front surface side of the semiconductor substrate 21 . In other words, the third substrate 30 is bonded face-to-face to the second substrate 20.
  • the first substrate 10 and second substrate 20 in FIGS. 22 and 23 correspond to the semiconductor substrate 130 and semiconductor substrate 230 of the first embodiment.
  • a semiconductor substrate corresponding to the third substrate 30 described above can also be laminated on this semiconductor substrate 230.
  • the semiconductor substrates can be stacked in four or more layers. Such a configuration in which semiconductor substrates are stacked in three or more layers can be applied to each embodiment of the present disclosure.
  • circuit elements constituting the pixel block 100 is not limited to the example in FIG. 5.
  • all elements of the signal generation section 120 may be provided on the semiconductor substrate 130.
  • Pixel circuits, signal processing circuits, memory circuits, logic circuits, etc. formed of analog circuits or digital circuits can be arbitrarily arranged on the semiconductor substrate 230 or any additional semiconductor substrate.
  • FIG. 24 shows an example of a schematic configuration of an imaging system 7 including an imaging device 1 according to the above embodiment and its modification.
  • the imaging system 7 is, for example, an imaging device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smartphone or a tablet terminal.
  • the imaging system 7 includes, for example, the imaging device 1 according to the embodiment and its modification, a DSP circuit 743, a frame memory 744, a display section 745, a storage section 746, an operation section 747, and a power supply section 748.
  • the imaging device 1, the DSP circuit 743, the frame memory 744, the display section 745, the storage section 746, the operation section 747, and the power supply section 748 according to the above embodiment and its modifications are connected via a bus line 749. interconnected.
  • the image sensor 1 according to the above embodiment and its modifications outputs image data according to incident light.
  • the DSP circuit 743 is a signal processing circuit that processes the signal (image data) output from the image sensor 1 according to the above embodiment and its modification.
  • the frame memory 744 temporarily holds the image data processed by the DSP circuit 743 in units of frames.
  • the display unit 745 is composed of a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the image sensor 1 according to the above embodiment and its modifications. .
  • the storage unit 746 records image data of a moving image or a still image captured by the image sensor 1 according to the above embodiment and its modification on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 747 issues operation commands regarding various functions of the imaging system 7 according to user operations.
  • the power supply section 748 supplies various power supplies that serve as operating power sources for the image sensor 1, the DSP circuit 743, the frame memory 744, the display section 745, the storage section 746, and the operation section 747 according to the embodiment and its modifications. Supply the target appropriately.
  • FIG. 25 represents an example of a flowchart of the imaging operation in the imaging system 7.
  • the user instructs to start imaging by operating the operation unit 747 (step S101).
  • the operation unit 747 transmits an imaging command to the imaging device 1 (step S102).
  • the imaging device 1 specifically, the system control circuit 36
  • the imaging device 1 executes imaging using a predetermined imaging method (step S103).
  • the image sensor 1 outputs image data obtained by imaging to the DSP circuit 743.
  • the image data is data for all pixels of pixel signals generated based on charges temporarily held in the floating diffusion FD.
  • the DSP circuit 743 performs predetermined signal processing (for example, noise reduction processing) based on the image data input from the image sensor 1 (step S104).
  • the DSP circuit 743 causes the frame memory 744 to hold the image data that has undergone predetermined signal processing, and the frame memory 744 causes the storage unit 746 to store the image data (step S105). In this way, imaging in the imaging system 7 is performed.
  • the imaging device 1 according to the above embodiment and its modification is applied to the imaging system 7.
  • the image sensor 1 can be made smaller or have higher definition, so it is possible to provide a smaller or more precise imaging system 7.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. You can.
  • FIG. 26 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated as the functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or shock mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or shock mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 27 is a diagram showing an example of the installation position of the imaging section 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at, for example, the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided above the windshield inside the vehicle is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 27 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. By determining the following, it is possible to extract, in particular, the closest three-dimensional object on the path of vehicle 12100, which is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as vehicle 12100, as the preceding vehicle. can. Furthermore, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the imaging device 1 in FIG. 1 can be applied to the imaging section 12031.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 28 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (present technology) can be applied.
  • FIG. 28 shows an operator (doctor) 11131 performing surgery on a patient 11132 on a patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 that supports the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into a body cavity of a patient 11132 over a predetermined length, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • an endoscope 11100 configured as a so-called rigid scope having a rigid tube 11101 is shown, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible tube. good.
  • An opening into which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and the light is guided to the tip of the lens barrel. Irradiation is directed toward an observation target within the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct-viewing mirror, a diagonal-viewing mirror, or a side-viewing mirror.
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from an observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to a camera control unit (CCU) 11201.
  • CCU camera control unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and centrally controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal, such as development processing (demosaic processing), for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under control from the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing the surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • a treatment tool control device 11205 controls driving of an energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, or the like.
  • the pneumoperitoneum device 11206 injects gas into the body cavity of the patient 11132 via the pneumoperitoneum tube 11111 in order to inflate the body cavity of the patient 11132 for the purpose of ensuring a field of view with the endoscope 11100 and a working space for the operator. send in.
  • the recorder 11207 is a device that can record various information regarding surgery.
  • the printer 11208 is a device that can print various types of information regarding surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when photographing the surgical site can be configured, for example, from a white light source configured by an LED, a laser light source, or a combination thereof.
  • a white light source configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so the white balance of the captured image is adjusted in the light source device 11203. It can be carried out.
  • the laser light from each RGB laser light source is irradiated onto the observation target in a time-sharing manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing, thereby supporting each of RGB. It is also possible to capture images in a time-division manner. According to this method, a color image can be obtained without providing a color filter in the image sensor.
  • the driving of the light source device 11203 may be controlled so that the intensity of the light it outputs is changed at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changes in the light intensity to acquire images in a time-division manner and compositing the images, a high dynamic It is possible to generate an image of a range.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band compatible with special light observation.
  • Special light observation uses, for example, the wavelength dependence of light absorption in body tissues to illuminate the mucosal surface layer by irradiating a narrower band of light than the light used for normal observation (i.e., white light). So-called narrow band imaging is performed to image predetermined tissues such as blood vessels with high contrast.
  • fluorescence observation may be performed in which an image is obtained using fluorescence generated by irradiating excitation light.
  • Fluorescence observation involves irradiating body tissues with excitation light and observing the fluorescence from the body tissues (autofluorescence observation), or locally injecting reagents such as indocyanine green (ICG) into the body tissues and It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be able to supply narrowband light and/or excitation light compatible with such special light observation.
  • FIG. 29 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 28.
  • the camera head 11102 includes a lens unit 11401, an imaging section 11402, a driving section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 includes a communication section 11411, an image processing section 11412, and a control section 11413. Camera head 11102 and CCU 11201 are communicably connected to each other by transmission cable 11400.
  • the lens unit 11401 is an optical system provided at the connection part with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging element configuring the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • image signals corresponding to RGB are generated by each imaging element, and a color image may be obtained by combining them.
  • the imaging unit 11402 may be configured to include a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display. By performing 3D display, the operator 11131 can more accurately grasp the depth of the living tissue at the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is constituted by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405. Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 to the CCU 11201 via the transmission cable 11400 as RAW data.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405.
  • the control signal may include, for example, information specifying the frame rate of the captured image, information specifying the exposure value at the time of capturing, and/or information specifying the magnification and focus of the captured image. Contains information about conditions.
  • the above imaging conditions such as the frame rate, exposure value, magnification, focus, etc. may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • the image signal and control signal can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal, which is RAW data, transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site etc. by the endoscope 11100 and the display of the captured image obtained by imaging the surgical site etc. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site, etc., based on the image signal subjected to image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape and color of the edge of an object included in the captured image to detect surgical tools such as forceps, specific body parts, bleeding, mist when using the energy treatment tool 11112, etc. can be recognized.
  • the control unit 11413 may use the recognition result to superimpose and display various types of surgical support information on the image of the surgical site. By displaying the surgical support information in a superimposed manner and presenting it to the surgeon 11131, it becomes possible to reduce the burden on the surgeon 11131 and allow the surgeon 11131 to proceed with the surgery reliably.
  • the transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable thereof.
  • communication is performed by wire using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the endoscope 11100 and the imaging unit 11402 of the camera head 11102 among the configurations described above.
  • the imaging device 1 in FIG. 1 can be applied to the imaging unit 11402.
  • the configuration of the second embodiment of the present disclosure can be applied to other embodiments.
  • the shielding part 161 in FIG. 5 can be applied to the fourth to sixth and eighth embodiments of the present disclosure.
  • a charge transfer section configured by a MOS transistor formed on the semiconductor substrate and transferring the charge of the photoelectric conversion section to the charge holding section;
  • An electronic device comprising: a processing circuit that processes the pixel signal.
  • Image sensor 90 Pixel array section 94
  • Column signal processing section 100 Pixel blocks 101a, 101b, 101c, 101d
  • Semiconductor substrate 137, 139 Separation section 142, 148 Shared electrode 143, 145, 242 Gate electrode 149
  • Second shared electrode 150 250 Wiring region 152, 154, 252, 254 wiring 155 columnar wiring 160, 161, 163 shielding part 162, 260 through wiring 11402, 12031, 12101 to 12105 imaging part

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

電荷保持部を共有する撮像素子においてクロストークを軽減する。撮像素子は、複数の画素ブロックと、遮蔽部とを有する。画素ブロックは、入射光の光電変換を行う光電変換部及び光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに画素を分離する分離部が配置される半導体基板と、半導体基板に隣接して配置されて分離部を跨ぐ形状に構成され、複数の画素のそれぞれの電荷保持部に接続される共有電極と、半導体基板の表面側に隣接して配置される配線領域と、共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える。遮蔽部は、複数の画素ブロックのそれぞれの共有電極の間に配置されて共有電極とは異なる電圧が印加される。

Description

撮像素子及び電子機器
　本開示は、撮像素子及び電子機器に関する。
　撮像素子において、複数の半導体基板が積層されて構成される撮像素子が使用されている。例えば、入射光の光電変換を行う光電変換部や光電変換により生成される電荷を保持する電荷保持部を有する画素が配置される第１の半導体基板と電荷保持部の電荷に応じた信号を生成する信号生成回路が配置される第２の半導体基板とが積層された撮像素子が提案されている。なお、上述の電荷保持部には、比較的高い不純物濃度の半導体領域により構成される浮遊拡散領域を適用することができる。このような積層型の撮像素子において、第１の半導体基板の電荷保持部と第２の半導体基板の信号生成回路との間を第２の半導体基板を貫通する形状に構成される貫通配線により接続する撮像素子が使用されている。
　このような積層型の撮像素子において、複数の画素で信号生成回路を共有する撮像素子が提案されている。この撮像素子では、画素を分離する分離部を跨ぐ形状に構成されて複数の画素のそれぞれの電荷保持部に共通に接続される共有電極が第１の半導体基板に配置される。この共有電極により複数の画素において電荷保持部が共有されることとなる。この共有電極は、貫通電極により信号生成回路と接続される（例えば、特許文献１参照）。
国際公開第２０２０／２６２６４３号
　しかしながら、上記の従来技術では、電荷保持部を共有しない画素から干渉を受けて電荷保持部の電位が変化するクロストークを生じるという問題がある。このクロストークは、主として共有電極等の静電結合により生じる。特に、画素サイズを縮小する場合に、顕著な影響を受けることとなる。共有電極等の静電容量が増加するためである。
　そこで、本開示では、電荷保持部を共有する撮像素子においてクロストークを軽減する撮像素子及び電子機器を提案する。
　本開示に係る撮像素子は、複数の画素ブロックと、遮蔽部とを有する。画素ブロックは、入射光の光電変換を行う光電変換部及び上記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに上記画素を分離する分離部が配置される半導体基板と、上記半導体基板に隣接して配置されて上記分離部を跨ぐ形状に構成され、上記複数の画素のそれぞれの上記電荷保持部に接続される共有電極と、上記半導体基板の表面側に隣接して配置される配線領域と、上記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える。遮蔽部は、上記複数の画素ブロックのそれぞれの上記共有電極の間に配置されて上記共有電極とは異なる電圧が印加される。
　本開示に係る電子機器は、複数の画素ブロックと、遮蔽部と、処理回路とを有する。画素ブロックは、入射光の光電変換を行う光電変換部及び上記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに上記画素を分離する分離部が配置される半導体基板と、上記半導体基板に隣接して配置されて上記分離部を跨ぐ形状に構成され、上記複数の画素のそれぞれの上記電荷保持部に接続される共有電極と、上記半導体基板の表面側に隣接して配置される配線領域と、上記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える。遮蔽部は、上記複数の画素ブロックのそれぞれの上記共有電極の間に配置されて上記共有電極とは異なる電圧が印加される。処理回路は、上記画素信号を処理する。
本開示の実施形態に係る撮像素子の構成例を示す図である。 本開示の第１の実施形態に係る画素ブロックの構成例を示す回路図である。 本開示の第１の実施形態に係る画素の構成例を示す図である。 本開示の第１の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第２の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第３の実施形態に係る画素の構成例を示す図である。 本開示の第３の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第４の実施形態に係る画素の構成例を示す図である。 本開示の第４の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第５の実施形態に係る画素の構成例を示す図である。 本開示の第５の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第６の実施形態に係る画素の構成例を示す図である。 本開示の第６の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第７の実施形態に係る画素の構成例を示す図である。 本開示の第７の実施形態に係る画素ブロックの構成例を示す図である。 本開示の第８の実施形態に係る画素ブロックの構成例を示す図である。 本開示の実施形態の第１の変形例に係る画素の構成例を示す図である。 本開示の実施形態の第１の変形例に係る画素の構成例を示す図である。 本開示の実施形態の第２の変形例に係る画素の構成例を示す図である。 本開示の実施形態の第３の変形例に係る画素の構成例を示す図である。 本開示の実施形態の第４の変形例に係る画素の構成例を示す図である。 本開示の実施形態の第４の変形例に係る画素ブロックの構成例を示す図である。 撮像素子の他の構成例を示す図である。 撮像素子の他の構成例を示す断面図である。 上記実施の形態およびその変形例に係る撮像装置を備えた撮像システムの概略構成の一例を表す図である。 図２４に示した撮像システムの撮像手順の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．第５の実施形態
６．第６の実施形態
７．第７の実施形態
８．第８の実施形態
９．変形例
１０．適用例
１１．移動体への応用例
１２．内視鏡手術システムへの応用例
　（１．第１の実施形態）
　［撮像素子の構成］
　図１は、本開示の実施形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表すブロック図である。この撮像素子１を例に挙げて本開示の実施形態に係る電子機器を説明する。撮像素子１は、被写体の画像データを生成する半導体素子である。撮像素子１は、画素アレイ部９０と、垂直駆動部９３と、カラム信号処理部９４と、制御部９５とを備える。
　画素アレイ部９０は、複数の画素ブロック１００が配置されて構成されたものである。この画素アレイ部９０は、複数の画素ブロック１００が２次元行列の形状に配置される。ここで、画素ブロック１００は、入射光の光電変換を行う光電変換部を有する複数の画素と光電変換により生成される電荷を保持する電荷保持部（後述する電荷保持部１０３ａ－１０３ｄ）とを備えて構成されるものである。その光電変換部には、例えば、フォトダイオードを使用することができる。また、画素ブロック１００毎に信号生成部（後述する信号生成部１２０）が配置される。この信号生成部１２０は、画素ブロック１００の電荷保持部１０３ａ－１０３ｄに保持された電荷に基づいて画素信号を生成する。
　それぞれの画素ブロック１００には、信号線９１が配線される。画素ブロック１００は、信号線９１により伝達される制御信号により制御される。また、画素ブロック１００には、信号線９２が配線される。この信号線９２には、画素ブロック１００から画素信号が出力される。なお、信号線９１は、２次元行列の形状の行毎に配置され、１行に配置された複数の画素ブロック１００に共通に配線される。信号線９２は、２次元行列の列方向に配置され、１列に配置された複数の画素ブロック１００に共通に配線される。
　垂直駆動部９３は、上述の画素ブロック１００の制御信号を生成するものである。同図の垂直駆動部９３は、画素アレイ部９０の２次元行列の行毎に制御信号を生成し、信号線９１を介して順次出力する。
　カラム信号処理部９４は、画素ブロック１００により生成された画素信号の処理を行うものである。同図のカラム信号処理部９４は、信号線９２を介して伝達される画素アレイ部９０の１行に配置された複数の画素ブロック１００からの画素信号の処理を同時に行う。この処理として、例えば、画素ブロック１００により生成されたアナログの画素信号をデジタルの画素信号に変換するアナログデジタル変換や画素信号のオフセット誤差を除去する相関二重サンプリング（ＣＤＳ：Correlated　Double　Sampling）を行うことができる。処理後の画素信号は、撮像素子１の外部の回路等に対して出力される。
　制御部９５は、垂直駆動部９３及びカラム信号処理部９４を制御するものである。同図の制御部９５は、信号線９６及び９７を介して制御信号をそれぞれ出力して垂直駆動部９３及びカラム信号処理部９４を制御する。なお、同図の画素アレイ部９０は、撮像素子の一例である。カラム信号処理部９４は、処理回路の一例である。
　［画素の構成］
　図２は、本開示の第１の実施形態に係る画素ブロックの構成例を示す回路図である。同図は、画素ブロック１００の構成例を表す回路図である。同図の画素ブロック１００は、画素１１０ａ－１１０ｄと、信号生成部１２０とを備える。
　画素１１０ａは、光電変換部１０１ａ、電荷転送部１０２ａ及び電荷保持部１０３ａを備える。画素１１０ｂは、光電変換部１０１ｂ、電荷転送部１０２ｂ及び電荷保持部１０３ｂを備える。画素１１０ｃは、光電変換部１０１ｃ、電荷転送部１０２ｃ及び電荷保持部１０３ｃを備える。画素１１０ｄは、光電変換部１０１ｄ、電荷転送部１０２ｄ及び電荷保持部１０３ｄを備える。光電変換部１０１ａ－１０１ｄには、フォトダイオードを使用することができる。電荷転送部１０２ａ－１０２ｄには、ｎチャネルＭＯＳトランジスタを使用することができる。
　信号生成部１２０は、リセットトランジスタ１２３、結合トランジスタ１２４、増幅トランジスタ１２１及び選択トランジスタ１２２を備える。リセットトランジスタ１２３、結合トランジスタ１２４、増幅トランジスタ１２１及び選択トランジスタ１２２には、ｎチャネルＭＯＳトランジスタを使用することができる。
　前述のように、画素ブロック１００には、信号線９１及び信号線９２が配線される。同図の信号線９１には、信号線ＴＧ１－ＴＧ４、信号線ＦＤＧ、信号線ＲＳＴ、信号線ＳＥＬが含まれる。この他、画素ブロック１００には、電源線Ｖｄｄが配線される。この電源線Ｖｄｄは、画素ブロック１００に電源を供給する配線である。
　光電変換部１０１ａのアノードは接地され、カソードは電荷転送部１０２ａのソースに接続される。光電変換部１０１ｂのアノードは接地され、カソードは電荷転送部１０２ｂのソースに接続される。光電変換部１０１ｃのアノードは接地され、カソードは電荷転送部１０２ｃのソースに接続される。光電変換部１０１ｄのアノードは接地され、カソードは電荷転送部１０２ｄのソースに接続される。
　電荷転送部１０２ａ－１０２ｄのドレインは、結合トランジスタ１２４のソース、増幅トランジスタ１２１のゲート及び電荷保持部１０３ａ－１０３ｄの一端に接続される。電荷保持部１０３ａ－１０３ｄの他の一端は、接地される。結合トランジスタ１２４のドレインは、リセットトランジスタ１２３のソースに接続される。リセットトランジスタ１２３のドレイン及び増幅トランジスタ１２１のドレインは、電源線Ｖｄｄに接続される。増幅トランジスタ１２１のソースは選択トランジスタ１２２のドレインに接続され、選択トランジスタ１２２のソースは信号線９２に接続される。
　電荷転送部１０２ａ－１０２ｄのゲートは、信号線ＴＧ１－ＴＧ４にそれぞれ接続される。結合トランジスタ１２４のゲートは信号線ＦＤＧに接続され、リセットトランジスタ１２３のゲートは信号線ＲＳＴに接続され、選択トランジスタ１２２のゲートは信号線ＳＥＬに接続される。
　光電変換部１０１ａ－１０１ｄは、入射光の光電変換を行うものである。この光電変換部１０１ａ－１０１ｄは、後述する半導体基板１３０に形成されるフォトダイオードにより構成することができる。光電変換部１０１ａ－１０１ｄは、露光期間において入射光の光電変換を行うとともに光電変換により生成される電荷を保持する。
　電荷保持部１０３ａ－１０３ｄは、光電変換部１０１ａ－１０１ｄにより生成される電荷を保持するものである。電荷保持部１０３ａ－１０３ｄは、半導体基板１３０に形成される半導体領域である浮遊拡散領域（フローティングディフュージョン：Floating　Diffusion）により構成することができる。
　電荷転送部１０２ａ－１０２ｄは、電荷を転送するものである。この電荷転送部１０２ａ－１０２ｄは、光電変換部１０１ａ－１０１ｄにより生成された電荷を電荷保持部１０３ａ－１０３ｄにそれぞれ転送する。この電荷転送部１０２ａ等は、光電変換部１０１ａ等と電荷保持部１０３等との間をそれぞれ導通させることにより、電荷を転送する。電荷転送部１０２ａ－１０２ｄの制御信号は、信号線ＴＧ１－ＴＧ４によりそれぞれ伝達される。
　信号生成部１２０は、電荷保持部１０３ａ－１０３ｄに保持される電荷に基づいて画素信号を生成するものである。前述のように、信号生成部１２０は、結合トランジスタ１２４、リセットトランジスタ１２３、増幅トランジスタ１２１及び選択トランジスタ１２２を備える。
　結合トランジスタ１２４は、自身のドレインに接続された静電容量を電荷保持部１０３ａ－１０３ｄに結合するものである。この静電容量の結合により、電荷保持部１０３ａ等の保持容量を増加させることができ、画素１１０ａ等の感度を切り替えることができる。結合トランジスタ１２４の制御信号は、信号線ＦＤＧにより伝達される。
　リセットトランジスタ１２３は、電荷保持部１０３ａ－１０３ｄをリセットするものである。このリセットは、電荷保持部１０３ａ－１０３ｄと電源線Ｖｄｄとの間を導通して電荷保持部１０３ａ－１０３ｄの電荷を排出することにより行うことができる。なお、このリセットの際、上述の結合トランジスタ１２４を導通させる。リセットトランジスタ１２３の制御信号は、信号線ＲＳＴにより伝達される。
　増幅トランジスタ１２１は、電荷保持部１０３ａ－１０３ｄの電圧を増幅するものである。増幅トランジスタ１２１のゲートは、電荷保持部１０３ａ－１０３ｄに接続されている。このため、増幅トランジスタ１２１のソースには、電荷保持部１０３ａ－１０３ｄに保持された電荷に応じた電圧の画素信号が生成される。また、選択トランジスタ１２２を導通させることにより、この画素信号を信号線９２に出力させることができる。選択トランジスタ１２２の制御信号は、信号線ＳＥＬにより伝達される。
　光電変換部１０１ａ－１０１ｄは、露光期間に入射光の光電変換を行って電荷を生成し、自身に蓄積する。露光期間の経過後に、電荷転送部１０２ａ－１０２ｄにより光電変換部１０１ａ－１０１ｄの電荷が電荷保持部１０３ａ－１０３ｄに転送されて保持される。この保持された電荷に基づいて信号生成部１２０により画素信号が生成される。
　［画素の構成］
　図３は、本開示の第１の実施形態に係る画素の構成例を示す図である。同図は、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。画素１１０ａ－１１０ｄは、半導体基板１３０に形成される。画素１１０ａ－１１０ｄは、平面視において長方形の形状に構成される。同図に表したように画素１１０ａ及び１１０ｂが平面視において正方形の形状となり、後述するオンチップレンズ１９２が共通に配置される。同図の点線の円は、オンチップレンズ１９２の外形を表す。
　画素１１０ａ及び１１０ｂは、位相差画素の機能を有する。この位相差画素は、被写体画像を瞳分割した像面位相差を検出する画素である。この場合、画素１１０ａ及び１１０ｂにおいて個別に画素信号が生成される。この画素信号に基づいて像面位相差が検出される。画素１１０ａ及び１１０ｂの間の分離部１３９には、スリット状の開口部１３８が形成される。この開口部１３８は、画素１１０ａ及び１１０ｂがそれぞれ備える光電変換部１０１ａ及び１０１ｂの間のオーバーフローパスを構成する。このオーバーフローパスにより像面位相差検出の際の誤差を低減することができる。
　なお、画素１１０ａ及び１１０ｂを通常の画素として使用する際には、例えば、光電変換部１０１ａ及び１０１ｂの電荷が同時に電荷保持部１０３ａ及び１０３ｂに転送されて画素信号が生成される。
　画素１１０ａ及び１１０ｂの同図における下方に電荷転送部１０２ａ及び１０２ｂが配置される。同図には、電荷転送部１０２ａ及び１０２ｂのゲート電極１４３を記載した。電荷転送部１０２ａ及び１０２ｂに隣接して電荷保持部１０３ａ及び１０３ｂが配置される。同図には、電荷保持部１０３ａ及び１０３ｂ並びに電荷保持部１０３ｃ及び１０３ｄに共通に接続される共有電極１４２を記載した。
　画素１１０ｃ及び１１０ｄは、画素１１０ａ及び１１０ｂと対称な形状に構成される。電荷保持部１０３ａ－１０３ｄは、画素１１０ａ－１１０ｄに近接する隅部にそれぞれ配置され、共有電極１４２に共通に接続される。画素１１０ａ等において電荷保持部１０３ａ等と対向する隅部には第２の共有電極１４９が配置される。この第２の共有電極１４９は、画素１１０ａ等における半導体基板１３０に基準電位を供給する電極である。
　共有電極１４２、第２の共有電極１４９及びゲート電極１４３には、貫通配線２６０がそれぞれ配置される。この貫通配線２６０は、後述する半導体基板２３０の配線と接続するものである。
　なお、画素ブロック１００のうちの信号生成部１２０は、後述する半導体基板２３０に形成される。この半導体基板２３０は、半導体基板１３０に積層される半導体基板である。
　このような平面形状の画素１１０ａ－１１０ｄを備える画素ブロック１００が２次元行列状に配置される。隣接して配置される共有電極１４２同士は容量結合する。この容量結合により共有電極１４２の電位が互いに影響して、共有電極１４２の電位が変化する。例えば同図左の画素ブロック１００が高輝度被写体を撮像し、同図の右の画素ブロック１００が低輝度被写体を撮像する場合、左の画素ブロック１００の電荷保持部１０３が高電位となり右の画素ブロック１００の電荷保持部１０３が低電位となる。このような場合に、左の画素ブロック１００の電荷保持部１０３の電位上昇の影響を受けて右の画素ブロック１００の電荷保持部１０３が本来の電位より上昇してしまう。このような現象は、クロストークと称される。隣接する画素ブロック１００が対応する入射光の波長（色）が異なる際には、異なる色相のクロストークである混色を生じる。このクロストークを生じると画質が低下する。
　そこで、隣接する画素ブロック１００の共有電極１４２の間に遮蔽部１６０を配置する。この遮蔽部１６０は、共有電極１４２同士を遮蔽するものである。遮蔽部１６０には、共有電極１４２とは異なる電位、例えば、基準電位を印加する。この遮蔽部１６０を配置することにより、共有電極１４２の間の容量結合を低減することができ、クロストークを軽減することができる。同図の遮蔽部１６０は、第２の共有電極１４９に接続されて基準電位が供給される。なお、遮蔽部１６０及び第２の共有電極１４９は、同一の部材により構成することができる。この場合には、遮蔽部１６０及び第２の共有電極１４９を一体に形成することができる。
　遮蔽部１６０は、画素アレイ部９０の同一の行に配置される画素ブロック１００の間に配置すると好適である。画素アレイ部９０の画素ブロック１００は、行毎に画素信号の生成が行われるため、クロストークの影響が大きくなる。遮蔽部１６０を配置することにより、クロストークの軽減効果を向上させることができる。同図の遮蔽部１６０は、同一の行に配置される例を表したものである。なお、遮蔽部１６０を上下の共有電極１４２の間にも配置してもよい。
　［画素ブロックの断面の構成］
　図４は、本開示の第１の実施形態に係る画素ブロックの構成例を示す図である。同図は、画素アレイ部９０のうちの画素ブロック１００の構成例を表す断面図である。同図の画素ブロック１００は、半導体基板１３０と、配線領域１５０と、半導体基板２３０と、配線領域２５０と、カラーフィルタ１９１と、オンチップレンズ１９２とを備える。なお、同図には、画素１１０ａ及び１１０ｂを記載した。この画素１１０ａの部分を例に挙げて画素ブロック１００の構成を説明する。なお、同図は、図３のＡ－Ｂ線に沿う断面の形状を模式的に表した図である。
　半導体基板１３０は、光電変換部１０１ａが配置される半導体の基板である。同図の半導体基板１３０には、電荷転送部１０２ａ及び電荷保持部１０３ａが更に配置される。半導体基板１３０は、例えば、シリコン（Ｓｉ）により構成することができる。光電変換部１０１ａは、半導体基板１３０に形成されたウェル領域に配置される。便宜上、同図の半導体基板１３０は、ｐ型のウェル領域を構成するものと想定する。このｐ型のウェル領域にｎ型及びｐ型の半導体領域を配置することにより、素子（の拡散層）を形成することができる。
　同図の半導体基板１３０に記載された矩形がｎ型の半導体領域を表す。光電変換部１０１ａは、ｎ型の半導体領域１３１により構成される。具体的には、ｎ型の半導体領域１３１及び周囲のｐ型のウェル領域の界面に形成されるｐｎ接合により構成されるフォトダイオードが光電変換部１０１ａに該当する。
　電荷保持部１０３ａは、比較的高い不純物濃度に構成されたｎ型の半導体領域１３２により構成される。このｎ型の半導体領域１３２が前述のＦＤを構成する。また、電荷保持部１０３ａには、共有電極１４２が隣接して配置される。共有電極１４２は、不純物が注入された多結晶シリコンにより構成することができる。前述のように、共有電極１４２は、分離部１３９を跨ぐ形状に構成されて電荷保持部１０３ａ－１０３ｄの半導体領域１３２に隣接して配置される。これにより、電荷保持部１０３ａ－１０３ｄは共有電極１４２に共通に接続される。
　なお、電荷転送部１０２ａは、半導体領域１３１及び１３２並びにゲート電極１４３（不図示）により構成される。ｎ型の半導体領域１３１及び１３２が電荷転送部１０２ａのソース領域及びドレイン領域に該当する。ゲート電極１４３は、半導体基板１３０の表面側に配置されるとともにｎ型の半導体領域１３１に達する深さの柱状部を備える。このゲート電極１４３にオン電圧を印加するとゲート電極１４３に隣接するウェル領域にチャネルが形成され、ｎ型の半導体領域１３１及び１３２の間が導通状態になる。すなわち、光電変換部１０１ａ及び電荷保持部１０３ａの間が導通し、光電変換部１０１ａの電荷が電荷保持部１０３ａに転送される。このように、電荷転送部１０２ａは、半導体基板の厚さ方向に電荷を転送する縦型トランジスタにより構成される。なお、ゲート電極１４３は、不純物が注入された多結晶シリコンにより構成することができる。
　半導体基板１３０の表面側及び裏面側にはそれぞれ絶縁膜１４０及び１４１が配置される。この絶縁膜１４０及び１４１は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により構成することができる。なお、ゲート電極１４３と半導体基板１３０との間にも絶縁膜が配置される。この絶縁膜は、ゲート絶縁膜に該当する。
　分離部１３９は、画素ブロック１００の境界に配置されて画素１１０を分離するものである。この分離部１３９は、半導体基板１３０の表面側から裏面側に貫通する溝部にＳｉＯ２等の絶縁物を埋め込むことにより構成することができる。
　配線領域１５０は、半導体基板１３０の表面側に配置されて素子の信号等を伝達する配線が配置される領域である。同図の配線領域１５０は、絶縁層１５１を備える。絶縁層１５１は、半導体基板１３０の表面側に配置された共有電極１４２や配線等を絶縁するものである。この絶縁層１５１は、例えば、ＳｉＯ２により構成することができる。
　半導体基板２３０は、信号生成部１２０が配置される半導体の基板である。この半導体基板２３０は、半導体基板１３０に積層される。半導体基板１３０の配線領域１５０の表面に半導体基板２３０の裏側の表面が接着されて、半導体基板１３０及び２３０が積層される。半導体基板２３０は、半導体基板１３０と同様に、Ｓｉにより構成することができる。前述のように、半導体基板２３０には、信号生成部１２０を構成するリセットトランジスタ１２３、結合トランジスタ１２４、増幅トランジスタ１２１及び選択トランジスタ１２２が配置される。同図には、このうちの増幅トランジスタ１２１を記載した。同図の半導体基板２３０には、増幅トランジスタ１２１のゲート電極２４２が配置される。また、半導体基板２３０には、増幅トランジスタ１２１のソース及びドレインを構成する半導体領域２３１が配置される。また、半導体基板２３０の表側の表面には絶縁膜２４０が配置される。
　配線領域２５０は、半導体基板２３０の表面側に配置される配線領域である。この配線領域２５０は、配線２５２、コンタクトプラグ２５３及び絶縁層２５１を備える。
　絶縁層２５１は、絶縁層１５１と同様に、配線等を絶縁するものである。この絶縁層２５１は、例えば、ＳｉＯ２により構成することができる。
　配線２５２は、画素ブロック１００の素子に信号等を伝達するものである。この配線２５２は、例えば、銅（Ｃｕ）やＷ等の金属により構成することができる。コンタクトプラグ２５３は、配線と半導体基板とを電気的に接続するものである。このコンタクトプラグ２５３は、例えば、柱状のＷ等により構成することができる。
　なお、同図の配線２５２は、貫通配線２６０が接続される例を表したものである。前述のように、貫通配線２６０は、半導体基板１３０の共有電極１４２等と半導体基板２３０の配線とを接続する配線である。貫通配線２６０は、半導体基板２３０を貫通する形状に構成される。具体的には、貫通配線２６０は、半導体基板２３０を貫通する開口部に配置され、絶縁層２５１により半導体基板２３０と絶縁される。
　カラーフィルタ１９１は、入射光のうちの所定の波長の光を透過する光学的なフィルターである。カラーフィルタ１９１には、例えば、赤色光、緑色光及び青色光を透過するカラーフィルタを使用することができる。
　オンチップレンズ１９２は、入射光を集光するレンズである。このオンチップレンズ１９２は、例えば、半球形状に構成され、入射光を光電変換部１０１ａ等に集光する。同図のオンチップレンズ１９２は、画素１１０ａ及び１１０ｂに共通に配置される例を表したものである。
　遮蔽部１６０は、共有電極１４２の間の分離部１３９に隣接して配置することができる。これにより、画素１１０における分離部１３９の専有面積を削減することができる。また、同図の遮蔽部１６０は、共有電極１４２と同時に形成することができる。
　このように、本開示の第１の実施形態の撮像素子１は、画素ブロック１００における隣接する共有電極１４２の間に遮蔽部１６０を配置することにより、共有電極１４２の容量結合を低減することができる。これにより、クロストークを軽減することができる。撮像素子１を小型化するために画素１１０サイズを縮小する場合であっても、クロストークによる画質の低下を防ぐことができる。
　（２．第２の実施形態）
　上述の第１の実施形態の撮像素子１は、共有電極１４２と同じ高さの遮蔽部１６０を配置していた。これに対し、本開示の第２の実施形態の撮像素子１は、共有電極１４２とは異なる高さの遮蔽部１６０を配置する点で、上述の第１の実施形態と異なる。
　［画素ブロックの断面の構成］
　図５は、本開示の第２の実施形態に係る画素ブロックの構成例を示す図である。同図は、図４と同様に、画素ブロック１００の構成例を表す模式断面図である。なお、同図においては、画素ブロック１００の断面の記載を簡略化している。同図の画素ブロック１００は、遮蔽部１６０の代わりに遮蔽部１６１を備える点で、図４の撮像素子１と異なる。
　遮蔽部１６１は、半導体基板１３０からの高さが共有電極１４２より高い形状に構成される。これにより、容量結合の遮蔽効果を向上させることができる。なお、共有電極１４２及び遮蔽部１６１は、それぞれ個別に形成することができる。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第２の実施形態の撮像素子１は、上面が共有電極１４２より高い形状の遮蔽部１６１を使用することにより、容量結合の遮蔽効果を向上させることができ、クロストークを更に軽減することができる。
　（３．第３の実施形態）
　上述の第１の実施形態の撮像素子１は、共有電極１４２の間に遮蔽部１６０を配置していた。これに対し、本開示の第３の実施形態の撮像素子１は、遮蔽部１６０に貫通配線２６０を配置する点で、上述の第１の実施形態と異なる。
　［画素の構成］
　図６は、本開示の第３の実施形態に係る画素の構成例を示す図である。同図は、図３と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。なお、同図においては、画素１１０ａ等の記載を簡略化している。同図の画素ブロック１００は、貫通配線１６２を更に備える点で、図３の画素ブロック１００と異なる。
　貫通配線１６２は、貫通配線２６０と同様の形状に構成される貫通配線であり、遮蔽部１６０に接続される貫通配線である。この貫通配線１６２は、共有電極１４２の間に配置される。
　［画素ブロックの断面の構成］
　図７は、本開示の第３の実施形態に係る画素ブロックの構成例を示す図である。同図は、図４と同様に、画素ブロック１００の構成例を表す模式断面図である。なお、同図においては、画素ブロック１００の断面の記載を簡略化している。同図の画素アレイ部９０は、遮蔽部１６０に貫通配線１６２が配置される点で、図４の画素アレイ部９０と異なる。
　共有電極１４２には、貫通配線２６０がそれぞれ配置される。これら貫通配線２６０同士にも結合容量が存在する。そこで、貫通配線１６２を配置し、貫通配線２６０の間を遮蔽する。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第３の実施形態の撮像素子１は、遮蔽部１６０に貫通配線１６２を更に配置する。これにより、容量結合の遮蔽効果を更に向上させることができる。
　（４．第４の実施形態）
　上述の第１の実施形態の撮像素子１は、共有電極１４２の間に遮蔽部１６０を配置していた。これに対し、本開示の第４の実施形態の撮像素子１は、電荷転送部１０２ａ等のゲート電極を遮蔽部材として使用する点で、上述の第１の実施形態と異なる。
　［画素の構成］
　図８は、本開示の第４の実施形態に係る画素の構成例を示す図である。同図は、図３と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。なお、同図においては、画素１１０ａ等の記載を簡略化している。同図の画素ブロック１００は、遮蔽部１６０が省略され、電荷転送部１０２ａ等のゲート電極１４３の代わりにゲート電極１４５が配置される点で、図３の画素ブロック１００と異なる。
　ゲート電極１４５は、端部が共有電極１４２の間の領域に張り出す形状に構成されるゲート電極である。このゲート電極１４５は、共有電極１４２とは異なる電位となるため、遮蔽部１６０と同様の効果を得ることができる。なお、ゲート電極１４５同士は、自身の容量結合による干渉を防ぐ距離に配置することができる。同図のゲート電極１４５は、分離部１３９の幅と同じ間隔を空けて配置される例を表したものである。
　［画素ブロックの断面の構成］
　図９は、本開示の第４の実施形態に係る画素ブロックの構成例を示す図である。同図は、図４と同様に、画素ブロック１００の構成例を表す模式断面図である。なお、同図においては、画素ブロック１００の断面の記載を簡略化している。同図の画素アレイ部９０は、遮蔽部１６０が省略され、２つのゲート電極１４５が共有電極１４２の間に配置される点で、図４の画素アレイ部９０と異なる。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第４の実施形態の撮像素子１は、電荷転送部１０２ａ等のゲート電極１４５を遮蔽部として使用する。これにより、共有電極１４２の容量結合を低減することができ、クロストークを軽減することができる。
　（５．第５の実施形態）
　上述の第４の実施形態の撮像素子１は、ゲート電極１４５を遮蔽部として使用していた。これに対し、本開示の第５の実施形態の撮像素子１は、遮蔽部１６０を更に備える点で、上述の第１の実施形態と異なる。
　［画素の構成］
　図１０は、本開示の第５の実施形態に係る画素の構成例を示す図である。同図は、図８と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素ブロック１００は、遮蔽部１６３及び貫通配線１６２を更に備える点で、図８の画素ブロック１００と異なる。
　遮蔽部１６３は、共有電極１４２の近傍に形成される遮蔽部である。この遮蔽部１６３は、図３の遮蔽部１６０と異なり、第２の共有電極１４９とは接続されない形状に構成される。遮蔽部１６３には、貫通配線１６２が接続される。この貫通配線１６２を介して遮蔽部１６３に基準電位が供給される。同図に表したように、遮蔽部１６３は、ゲート電極１４５同士の間を塞ぐ位置に配置することができる。これらゲート電極１４５及び遮蔽部１６３により共有電極１４２の容量結合を遮蔽することができる。
　［画素ブロックの断面の構成］
　図１１は、本開示の第５の実施形態に係る画素ブロックの構成例を示す図である。同図は、図９と同様に、画素ブロック１００の構成例を表す模式断面図である。同図の画素アレイ部９０は、遮蔽部１６３が２つのゲート電極１４５の間に配置される点で、図４の画素アレイ部９０と異なる。また、遮蔽部１６３には貫通配線１６２が配置される。
　これ以外の撮像素子１の構成は本開示の第４の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第５の実施形態の撮像素子１は、共有電極１４２の間にゲート電極１４５及び遮蔽部１６３を配置する。これにより、共有電極１４２の容量結合の遮蔽効果を更に向上させることができる。
　（６．第６の実施形態）
　上述の第５の実施形態の撮像素子１は、ゲート電極１４５及び遮蔽部１６３を備えていた。これに対し、本開示の第６の実施形態の撮像素子１は、ゲート電極１４５の貫通配線２６０が共有電極１４２の間に配置される点で、上述の第５の実施形態と異なる。
　［画素の構成］
　図１２は、本開示の第６の実施形態に係る画素の構成例を示す図である。同図は、図１０と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素ブロック１００は、ゲート電極１４５の貫通配線２６０が共有電極１４２の間の位置に配置される点で、図１０の画素ブロック１００と異なる。なお、貫通配線２６０を配置可能とするため、ゲート電極１４５及び共有電極１４２の形状を調整している。
　同図に表したように、ゲート電極１４５に接続される貫通配線２６０及び遮蔽部１６３に接続される貫通配線１６２により共有電極１４２に接続される貫通配線２６０の間を遮蔽することができる。
　［画素ブロックの断面の構成］
　図１３は、本開示の第６の実施形態に係る画素ブロックの構成例を示す図である。同図は、図１１と同様に、画素ブロック１００の構成例を表す模式断面図である。同図の画素アレイ部９０は、ゲート電極１４５に接続される貫通配線２６０が共有電極１４２の間に配置される点で、図１１の画素アレイ部９０と異なる。同図の破線の矩形は、ゲート電極１４５に接続される貫通配線２６０を表す。
　これ以外の撮像素子１の構成は本開示の第５の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第６の実施形態の撮像素子１は、共有電極１４２の間にゲート電極１４５の貫通配線２６０が更に配置される。これにより、共有電極１４２の容量結合の遮蔽効果を更に向上させることができる。
　（７．第７の実施形態）
　上述の第６の実施形態の撮像素子１は、貫通配線１６２を介して遮蔽部１６３に基準電位が供給されていた。これに対し、本開示の第７の実施形態の撮像素子１は、配線領域１５０に配置される配線により遮蔽部１６３に基準電位が供給される点で、上述の第６の実施形態と異なる。
　［画素の構成］
　図１４は、本開示の第７の実施形態に係る画素の構成例を示す図である。同図は、図１２と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素ブロック１００は、遮蔽部１６３の貫通配線１６２の代わりに配線１５２が配置される点で、図１２の画素ブロック１００と異なる。
　配線１５２は、配線領域１５０に配置される配線である。この配線１５２は、遮蔽部１６３を覆う形状に構成されて遮蔽部１６３に接続される。また、配線１５２は、第２の共有電極１４９に接続される。この配線１５２を介して遮蔽部１６３に基準電位が供給される。配線１５２は、例えば、不純物が注入された多結晶シリコンにより構成することができる。
　［画素ブロックの断面の構成］
　図１５は、本開示の第７の実施形態に係る画素ブロックの構成例を示す図である。同図は、図１３と同様に、画素ブロック１００の構成例を表す模式断面図である。同図の画素アレイ部９０は、貫通配線１６２の代わりに配線１５２が配置される点で、図１３の画素アレイ部９０と異なる。配線１５２は、遮蔽部１６３に積層されて配置される。
　これ以外の撮像素子１の構成は本開示の第６の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第７の実施形態の撮像素子１は、共有電極１４２の間に配線１５２が配置される。これにより、共有電極１４２の容量結合の遮蔽効果を向上させることができる。
　（８．第８の実施形態）
　上述の第６の実施形態の撮像素子１は、信号生成部１２０を備える半導体基板２３０が半導体基板１３０に積層されて構成されていた。これに対し、本開示の第８の実施形態の撮像素子１は、半導体基板２３０を省略する点で、上述の第６の実施形態と異なる。
　［画素ブロックの断面の構成］
　図１６は、本開示の第８の実施形態に係る画素ブロックの構成例を示す図である。同図は、図１３と同様に、画素ブロック１００の構成例を表す模式断面図である。同図の画素アレイ部９０は、半導体基板２３０が省略される点で、図１３の画素アレイ部９０と異なる。
　同図の半導体基板１３０には、信号生成部１２０（不図示）が配置される。同図の共有電極１４２等には、貫通配線２６０の代わりに柱状配線１５５が配置され、配線１５４に接続される。
　これ以外の撮像素子１の構成は本開示の第６の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第８の実施形態の撮像素子１は、半導体基板１３０に形成される画素ブロック１００において共有電極１４２の間に遮蔽部１６３が配置される。これにより、共有電極１４２の容量結合の遮蔽効果を向上させることができる。
　（９．変形例）
　画素ブロック１００の変形例について説明する。
　［第１の変形例］
　図１７Ａ及び１７Ｂは、本開示の実施形態の第１の変形例に係る画素の構成例を示す図である。同図は、図３と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素ブロック１００は、分離部１３９の開口部１３８の位置が図３の開口部１３８と異なる。図１７Ａの開口部１３８は、画素１１０ａ等の端部に近接する位置に配置される例を表した図である。図１７Ｂの開口部１３８は、画素１１０ａ等の端部に配置される例を表した図である。図１７Ａ及び１７Ｂの画素ブロック１００においても、共有電極１４２の間に遮蔽部１６０を配置することができる。
　［第２の変形例］
　図１８は、本開示の実施形態の第２の変形例に係る画素の構成例を示す図である。同図は、図３と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素１１０ａ及び１１０ｂの間には、分離部１３９の代わりに分離部１３７が配置される。この分離部１３７は、比較的高い不純物濃度に構成された半導体領域により構成される分離部である。この分離部１３７は、例えばイオン注入により形成することができる。画素１１０ｃ及び１１０ｄの間にも分離部１３７が配置される。図１８の画素ブロック１００においても、共有電極１４２の間に遮蔽部１６０を配置することができる。
　［第３の変形例］
　図１９は、本開示の実施形態の第３の変形例に係る画素の構成例を示す図である。同図は、図３と同様に、画素ブロック１００のうちの画素１１０ａ－１１０ｄの構成例を表す平面図である。同図の画素１１０ａ－１１０ｄは、正方形の形状に構成される点で、図３の画素１１０ａ－１１０ｄと異なる。図１９の画素ブロック１００においても、共有電極１４２の間に遮蔽部１６３を配置することができる。
　［第４の変形例］
　図２０は、本開示の実施形態の第４の変形例に係る画素の構成例を示す図である。同図は、８個の画素１１０（画素１１０ａ－１１０ｈ）を備える画素ブロック１００の例を表した図である。画素１１０ａ－１１０ｄの電荷保持部１０３ａ－１０３ｄは共有電極１４２に共通に接続され、画素１１０ｅ－１１０ｈの電荷保持部１０３ｅ－１０３ｈは共有電極１４８に共通に接続される。後述するように、共有電極１４２及び共有電極１４８は、配線領域２５０の配線により接続される。同図の遮蔽部１６０は、異なる画素ブロック１００に含まれる共有電極１４２及び共有電極１４８の間に配置することができる。
　図２１は、本開示の第４の変形例に係る画素ブロックの構成例を示す図である。同図は、図２０に表した、画素ブロック１００の構成例を表す模式断面図である。共有電極１４２及び１４８にはそれぞれ貫通配線２６０が配置される。これらの貫通配線２６０は、配線２５４により共通に接続される。この配線２５２に信号生成部１２０（不図示）の増幅トランジスタ１２１等が接続される。
　遮蔽部１６０は、異なる画素ブロック１００の共有電極１４２及び１４８を遮蔽する位置に配置される。
　図２２は、撮像素子の他の構成例を示す図である。撮像素子１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を備えている。撮像素子１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を貼り合わせて構成された３次元構造となっている。第１基板１０、第２基板２０および第３基板３０は、この順に積層されている。
　第１基板１０は、半導体基板１１に、光電変換を行う複数のセンサ画素１２を有している。半導体基板１１は、本開示の「第１半導体基板」の一具体例に相当する。複数のセンサ画素１２は、第１基板１０における画素領域１３内に行列状に設けられている。第２基板２０は、半導体基板２１に、センサ画素１２から出力された電荷に基づく画素信号を出力する読み出し回路２２を４つのセンサ画素１２ごとに１つずつ有している。半導体基板２１は、本開示の「第２半導体基板」の一具体例に相当する。第２基板２０は、行方向に延在する複数の画素駆動線２３と、列方向に延在する複数の垂直信号線２４とを有している。第３基板３０は、半導体基板３１に、画素信号を処理するロジック回路３２を有している。半導体基板３１は、本開示の「第３半導体基板」の一具体例に相当する。ロジック回路３２は、例えば、垂直駆動回路３３、カラム信号処理回路３４、水平駆動回路３５およびシステム制御回路３６を有している。ロジック回路３２（具体的には水平駆動回路３５）は、センサ画素１２ごとの出力電圧Ｖｏｕｔを外部に出力する。ロジック回路３２では、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド(Self　Aligned　Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されていてもよい。
　垂直駆動回路３３は、例えば、複数のセンサ画素１２を行単位で順に選択する。カラム信号処理回路３４は、例えば、垂直駆動回路３３によって選択された行の各センサ画素１２から出力される画素信号に対して、相関二重サンプリング（Correlated　Double　Sampling：ＣＤＳ）処理を施す。カラム信号処理回路３４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１２の受光量に応じた画素データを保持する。水平駆動回路３５は、例えば、カラム信号処理回路３４に保持されている画素データを順次、外部に出力する。システム制御回路３６は、例えば、ロジック回路３２内の各ブロック（垂直駆動回路３３、カラム信号処理回路３４および水平駆動回路３５）の駆動を制御する。
　図２３は、撮像素子の他の構成例を示す断面図である。同図は、図２２の撮像素子１の垂直方向の断面構成の一例を表したものである。図２３には、撮像素子１において、センサ画素１２と対向する箇所の断面構成が例示されている。撮像素子１は、第１基板１０、第２基板２０および第３基板３０をこの順に積層して構成されており、さらに、第１基板１０の裏面側（光入射面側）に、カラーフィルタ４０および受光レンズ５０を備えている。カラーフィルタ４０および受光レンズ５０は、それぞれ、例えば、センサ画素１２ごとに１つずつ設けられている。つまり、撮像素子１は、裏面照射型となっている。
　第１基板１０は、半導体基板１１上に絶縁層４６を積層して構成されている。第１基板１０は、層間絶縁膜５１の一部として、絶縁層４６を有している。絶縁層４６は、半導体基板１１と、後述の半導体基板２１との間隙に設けられている。半導体基板１１は、シリコン基板で構成されている。半導体基板１１は、例えば、表面の一部およびその近傍に、ｐウェル層４２を有しており、それ以外の領域（ｐウェル層４２よりも深い領域）に、ｐウェル層４２とは異なる導電型のＰＤ４１を有している。ｐウェル層４２は、ｐ型の半導体領域で構成されている。ＰＤ４１は、ｐウェル層４２とは異なる導電型（具体的にはｎ型）の半導体領域で構成されている。半導体基板１１は、ｐウェル層４２内に、ｐウェル層４２とは異なる導電型（具体的にはｎ型）の半導体領域として、フローティングディフュージョンＦＤを有している。
　第１基板１０は、フォトダイオードＰＤ、転送トランジスタＴＲおよびフローティングディフュージョンＦＤをセンサ画素１２ごとに有している。第１基板１０は、半導体基板１１の表面側（光入射面側とは反対側、第２基板２０側）の部分に、転送トランジスタＴＲおよびフローティングディフュージョンＦＤが設けられた構成となっている。第１基板１０は、各センサ画素１２を分離する素子分離部４３を有している。素子分離部４３は、半導体基板１１の法線方向（半導体基板１１の表面に対して垂直な方向）に延在して形成されている。素子分離部４３は、互いに隣接する２つのセンサ画素１２の間に設けられている。素子分離部４３は、互いに隣接するセンサ画素１２同士を電気的に分離する。素子分離部４３は、例えば、酸化シリコンによって構成されている。素子分離部４３は、例えば、半導体基板１１を貫通している。第１基板１０は、例えば、さらに、素子分離部４３の側面であって、かつ、フォトダイオードＰＤ側の面に接するｐウェル層４４を有している。ｐウェル層４４は、フォトダイオードＰＤとは異なる導電型（具体的にはｐ型）の半導体領域で構成されている。第１基板１０は、例えば、さらに、半導体基板１１の裏面に接する固定電荷膜４５を有している。固定電荷膜４５は、半導体基板１１の受光面側の界面準位に起因する暗電流の発生を抑制するため、負に帯電している。固定電荷膜４５は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜４５が誘起する電界により、半導体基板１１の受光面側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。カラーフィルタ４０は、半導体基板１１の裏面側に設けられている。カラーフィルタ４０は、例えば、固定電荷膜４５に接して設けられており、固定電荷膜４５を介してセンサ画素１２と対向する位置に設けられている。受光レンズ５０は、例えば、カラーフィルタ４０に接して設けられており、カラーフィルタ４０および固定電荷膜４５を介してセンサ画素１２と対向する位置に設けられている。
　第２基板２０は、半導体基板２１上に絶縁層５２を積層して構成されている。第２基板２０は、層間絶縁膜５１の一部として、絶縁層５２を有している。絶縁層５２は、半導体基板２１と、半導体基板３１との間隙に設けられている。半導体基板２１は、シリコン基板で構成されている。第２基板２０は、４つのセンサ画素１２ごとに、１つの読み出し回路２２を有している。第２基板２０は、半導体基板２１の表面側（第３基板３０側）の部分に読み出し回路２２が設けられた構成となっている。第２基板２０は、半導体基板１１の表面側に半導体基板２１の裏面を向けて第１基板１０に貼り合わされている。つまり、第２基板２０は、第１基板１０に、フェイストゥーバックで貼り合わされている。第２基板２０は、さらに、半導体基板２１と同一の層内に、半導体基板２１を貫通する絶縁層５３を有している。第２基板２０は、層間絶縁膜５１の一部として、絶縁層５３を有している。絶縁層５３は、後述の貫通配線５４の側面を覆うように設けられている。
　第１基板１０および第２基板２０からなる積層体は、層間絶縁膜５１と、層間絶縁膜５１内に設けられた貫通配線５４を有している。上記積層体は、センサ画素１２ごとに、１つの貫通配線５４を有している。貫通配線５４は、半導体基板２１の法線方向に延びており、層間絶縁膜５１のうち、絶縁層５３を含む箇所を貫通して設けられている。第１基板１０および第２基板２０は、貫通配線５４によって互いに電気的に接続されている。具体的には、貫通配線５４は、フローティングディフュージョンＦＤおよび後述の接続配線５５に電気的に接続されている。
　第１基板１０および第２基板２０からなる積層体は、さらに、層間絶縁膜５１内に設けられた貫通配線４７，４８を有している。上記積層体は、センサ画素１２ごとに、１つの貫通配線４７と、１つの貫通配線４８とを有している。貫通配線４７，４８は、それぞれ、半導体基板２１の法線方向に延びており、層間絶縁膜５１のうち、絶縁層５３を含む箇所を貫通して設けられている。第１基板１０および第２基板２０は、貫通配線４７，４８によって互いに電気的に接続されている。具体的には、貫通配線４７は、半導体基板１１のｐウェル層４２と、第２基板２０内の配線とに電気的に接続されている。貫通配線４８は、転送ゲートＴＧおよび画素駆動線２３に電気的に接続されている。
　第２基板２０は、例えば、絶縁層５２内に、読み出し回路２２や半導体基板２１と電気的に接続された複数の接続部５９を有している。第２基板２０は、さらに、例えば、絶縁層５２上に配線層５６を有している。配線層５６は、例えば、絶縁層５７と、絶縁層５７内に設けられた複数の画素駆動線２３および複数の垂直信号線２４を有している。配線層５６は、さらに、例えば、絶縁層５７内に複数の接続配線５５を４つのセンサ画素１２ごとに１つずつ有している。接続配線５５は、読み出し回路２２を共有する４つのセンサ画素１２に含まれるフローティングディフュージョンＦＤに電気的に接続された各貫通配線５４を互いに電気的に接続している。ここで、貫通配線５４，４８の総数は、第１基板１０に含まれるセンサ画素１２の総数よりも多く、第１基板１０に含まれるセンサ画素１２の総数の２倍となっている。また、貫通配線５４，４８，４７の総数は、第１基板１０に含まれるセンサ画素１２の総数よりも多く、第１基板１０に含まれるセンサ画素１２の総数の３倍となっている。
　配線層５６は、さらに、例えば、絶縁層５７内に複数のパッド電極５８を有している。各パッド電極５８は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属で形成されている。各パッド電極５８は、配線層５６の表面に露出している。各パッド電極５８は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。複数のパッド電極５８は、例えば、画素駆動線２３および垂直信号線２４ごとに１つずつ設けられている。ここで、パッド電極５８の総数（または、パッド電極５８とパッド電極６４（後述）との接合の総数は、第１基板１０に含まれるセンサ画素１２の総数よりも少ない。
　第３基板３０は、例えば、半導体基板３１上に層間絶縁膜６１を積層して構成されている。なお、第３基板３０は、後述するように、第２基板２０に、表面側の面同士で貼り合わされていることから、第３基板３０内の構成について説明する際には、上下の説明が、図面での上下方向とは逆となっている。半導体基板３１は、シリコン基板で構成されている。第３基板３０は、半導体基板３１の表面側の部分にロジック回路３２が設けられた構成となっている。第３基板３０は、さらに、例えば、層間絶縁膜６１上に配線層６２を有している。配線層６２は、例えば、絶縁層６３と、絶縁層６３内に設けられた複数のパッド電極６４を有している。複数のパッド電極６４は、ロジック回路３２と電気的に接続されている。各パッド電極６４は、例えば、Ｃｕ（銅）で形成されている。各パッド電極６４は、配線層６２の表面に露出している。各パッド電極６４は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。また、パッド電極６４は、必ずしも複数でなくてもよく、１つでもロジック回路３２と電気的に接続が可能である。第２基板２０および第３基板３０は、パッド電極５８，６４同士の接合によって、互いに電気的に接続されている。つまり、転送トランジスタＴＲのゲート（転送ゲートＴＧ）は、貫通配線５４と、パッド電極５８，６４とを介して、ロジック回路３２に電気的に接続されている。第３基板３０は、半導体基板２１の表面側に半導体基板３１の表面を向けて第２基板２０に貼り合わされている。つまり、第３基板３０は、第２基板２０に、フェイストゥーフェイスで貼り合わされている。
　図２２及び２３の第１基板１０及び第２基板２０が第１の実施形態の半導体基板１３０及び半導体基板２３０に対応する。この半導体基板２３０に上述の第３基板３０に相当する半導体基板を積層することもできる。また、半導体基板を４層以上に積層することもできる。このような３層以上に半導体基板を積層する構成は、本開示の各実施形態に適用することができる。
　なお、画素ブロック１００を構成する回路素子の配置は、図５の例に限定されない。例えば、信号生成部１２０の全ての素子を半導体基板１３０に設けてもよい。半導体基板２３０や更に任意に追加する半導体基板には、アナログ回路やデジタル回路で形成される画素回路、信号処理回路、メモリ回路及びロジック回路等を任意に配置することができる。
　（１０．適用例）
　図２４は、上記実施の形態およびその変形例に係る撮像素子１を備えた撮像システム７の概略構成の一例を表したものである。
　撮像システム７は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム７は、例えば、上記実施の形態およびその変形例に係る撮像素子１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８を備えている。撮像システム７において、上記実施の形態およびその変形例に係る撮像素子１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８は、バスライン７４９を介して相互に接続されている。
　上記実施の形態およびその変形例に係る撮像素子１は、入射光に応じた画像データを出力する。ＤＳＰ回路７４３は、上記実施の形態およびその変形例に係る撮像素子１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ７４４は、ＤＳＰ回路７４３により処理された画像データを、フレーム単位で一時的に保持する。表示部７４５は、例えば、液晶パネルや有機EL（Electro　Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像素子１で撮像された動画又は静止画を表示する。記憶部７４６は、上記実施の形態およびその変形例に係る撮像素子１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部７４７は、ユーザによる操作に従い、撮像システム７が有する各種の機能についての操作指令を発する。電源部７４８は、上記実施の形態およびその変形例に係る撮像素子１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６および操作部７４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、撮像システム７における撮像手順について説明する。
　図２５は、撮像システム７における撮像動作のフローチャートの一例を表す。ユーザは、操作部７４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部７４７は、撮像指令を撮像素子１に送信する（ステップＳ１０２）。撮像素子１（具体的にはシステム制御回路３６）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
　撮像素子１は、撮像により得られた画像データをＤＳＰ回路７４３に出力する。ここで、画像データとは、フローティングディフュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路７４３は、撮像素子１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路７４３は、所定の信号処理がなされた画像データをフレームメモリ７４４に保持させ、フレームメモリ７４４は、画像データを記憶部７４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム７における撮像が行われる。
　本適用例では、上記実施の形態およびその変形例に係る撮像素子１が撮像システム７に適用される。これにより、撮像素子１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム７を提供することができる。
　（１１．移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２７は、撮像部１２０３１の設置位置の例を示す図である。
　図２７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像素子１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の画質の低下を防ぐことができる。
　（１２．内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ:　Camera　Control　Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central　Processing　Unit）やＧＰＵ（Graphics　Processing　Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light　emitting　diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow　Band　Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２９は、図２８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto　Exposure）機能、ＡＦ（Auto　Focus）機能及びＡＷＢ（Auto　White　Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の撮像素子１は、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２画質の低下を防ぐことができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　なお、本開示の第２の実施形態の構成は、他の実施形態に適用することができる。具体的には、図５の遮蔽部１６１は、本開示の第４乃至第６並びに第８の実施形態に適用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　入射光の光電変換を行う光電変換部及び前記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに前記画素を分離する分離部が配置される半導体基板と、前記半導体基板に隣接して配置されて前記分離部を跨ぐ形状に構成され、前記複数の画素のそれぞれの前記電荷保持部に接続される共有電極と、前記半導体基板の表面側に隣接して配置される配線領域と、前記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える複数の画素ブロックと、
　前記複数の画素ブロックのそれぞれの前記共有電極の間に配置されて前記共有電極とは異なる電圧が印加される遮蔽部と
　を有する撮像素子。
（２）
　前記遮蔽部は、前記半導体基板に隣接して配置される電極により構成される前記（１）に記載の撮像素子。
（３）
　前記遮蔽部は、前記共有電極とは異なる高さに構成される前記（２）に記載の撮像素子。
（４）
　前記配線領域に配置されて前記遮蔽部に接続される柱状配線を更に有する前記（２）に記載の撮像素子。
（５）
　前記半導体基板のウェル領域に接続されて基準電位を供給する第２の共有電極を更に有し、
　前記遮蔽部は、前記第２の共有電極に接続される
　前記（１）から（４）の何れかに記載の撮像素子。
（６）
　前記遮蔽部は、前記配線領域に形成される配線に接続される前記（１）から（４）の何れかに記載の撮像素子。
（７）
　前記半導体基板に形成されたＭＯＳトランジスタにより構成されて前記光電変換部の電荷を前記電荷保持部に転送する電荷転送部を更に有し、
　前記遮蔽部は、前記電荷転送部のゲート電極により構成される
　前記（１）から（４）の何れかに記載の撮像素子。
（８）
　前記半導体基板の前記配線領域に積層される第２の半導体基板と
　前記第２の半導体基板における前記配線領域に隣接する面とは異なる面である表面側に配置される第２の配線領域と
を更に有し、
　前記信号生成部は、前記第２の半導体基板に配置される
　前記（１）から（７）の何れかに記載の撮像素子。
（９）
　前記共有電極及び前記第２の配線領域に形成された配線の間を接続する貫通配線と、
　前記遮蔽部及び前記第２の配線領域に形成された配線の間を接続する貫通配線と
　を更に有する前記（８）に記載の撮像素子。
（１０）
　前記遮蔽部は、前記共有電極と同じ部材により構成される前記（１）から（９）の何れかに記載の撮像素子。
（１１）
　入射光の光電変換を行う光電変換部及び前記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに前記画素を分離する分離部が配置される半導体基板と、前記半導体基板に隣接して配置されて前記分離部を跨ぐ形状に構成され、前記複数の画素のそれぞれの前記電荷保持部に接続される共有電極と、前記半導体基板の表面側に隣接して配置される配線領域と、前記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える複数の画素ブロックと、
　前記複数の画素ブロックのそれぞれの前記共有電極の間に配置されて前記共有電極とは異なる電圧が印加される遮蔽部と、
　前記画素信号を処理する処理回路と
　を有する電子機器。
　１　撮像素子
　９０　画素アレイ部
　９４　カラム信号処理部
　１００　画素ブロック
　１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ　光電変換部
　１０３、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３ｅ、１０３ｆ、１０３ｇ、１０３ｈ　電荷保持部
　１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆ、１１０ｇ、１１０ｈ　画素
　１２０　信号生成部
　１３０、２３０　半導体基板
　１３７、１３９　分離部
　１４２、１４８　共有電極
　１４３、１４５、２４２　ゲート電極
　１４９　第２の共有電極
　１５０、２５０　配線領域
　１５２、１５４、２５２、２５４　配線
　１５５　柱状配線
　１６０、１６１、１６３　遮蔽部
　１６２、２６０　貫通配線
　１１４０２、１２０３１、１２１０１～１２１０５　撮像部

Claims (11)

  1. 　入射光の光電変換を行う光電変換部及び前記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに前記画素を分離する分離部が配置される半導体基板と、前記半導体基板に隣接して配置されて前記分離部を跨ぐ形状に構成され、前記複数の画素のそれぞれの前記電荷保持部に接続される共有電極と、前記半導体基板の表面側に隣接して配置される配線領域と、前記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える複数の画素ブロックと、
    　前記複数の画素ブロックのそれぞれの前記共有電極の間に配置されて前記共有電極とは異なる電圧が印加される遮蔽部と
    　を有する撮像素子。
  2. 　前記遮蔽部は、前記半導体基板に隣接して配置される電極により構成される請求項１に記載の撮像素子。
  3. 　前記遮蔽部は、前記共有電極とは異なる高さに構成される請求項２に記載の撮像素子。
  4. 　前記配線領域に配置されて前記遮蔽部に接続される柱状配線を更に有する請求項２に記載の撮像素子。
  5. 　前記半導体基板のウェル領域に接続されて基準電位を供給する第２の共有電極を更に有し、
    　前記遮蔽部は、前記第２の共有電極に接続される
    　請求項１に記載の撮像素子。
  6. 　前記遮蔽部は、前記配線領域に形成される配線に接続される請求項１に記載の撮像素子。
  7. 　前記半導体基板に形成されたＭＯＳトランジスタにより構成されて前記光電変換部の電荷を前記電荷保持部に転送する電荷転送部を更に有し、
    　前記遮蔽部は、前記電荷転送部のゲート電極により構成される
    　請求項１に記載の撮像素子。
  8. 　前記半導体基板の前記配線領域に積層される第２の半導体基板と
    　前記第２の半導体基板における前記配線領域に隣接する面とは異なる面である表面側に配置される第２の配線領域と
    を更に有し、
    　前記信号生成部は、前記第２の半導体基板に配置される
    　請求項１に記載の撮像素子。
  9. 　前記共有電極及び前記第２の配線領域に形成された配線の間を接続する貫通配線と、
    　前記遮蔽部及び前記第２の配線領域に形成された配線の間を接続する貫通配線と
    　を更に有する請求項８に記載の撮像素子。
  10. 　前記遮蔽部は、前記共有電極と同じ部材により構成される請求項１に記載の撮像素子。
  11. 　入射光の光電変換を行う光電変換部及び前記光電変換により生成される電荷を保持する電荷保持部を備える複数の画素並びに前記画素を分離する分離部が配置される半導体基板と、前記半導体基板に隣接して配置されて前記分離部を跨ぐ形状に構成され、前記複数の画素のそれぞれの前記電荷保持部に接続される共有電極と、前記半導体基板の表面側に隣接して配置される配線領域と、前記共有電極の電圧に応じた信号である画素信号を生成する信号生成部とを備える複数の画素ブロックと、
    　前記複数の画素ブロックのそれぞれの前記共有電極の間に配置されて前記共有電極とは異なる電圧が印加される遮蔽部と、
    　前記画素信号を処理する処理回路と
    　を有する電子機器。
PCT/JP2023/022290 2022-06-24 2023-06-15 撮像素子及び電子機器 WO2023248925A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-102260 2022-06-24
JP2022102260 2022-06-24

Publications (1)

Publication Number Publication Date
WO2023248925A1 true WO2023248925A1 (ja) 2023-12-28

Family

ID=89379846

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/022290 WO2023248925A1 (ja) 2022-06-24 2023-06-15 撮像素子及び電子機器

Country Status (1)

Country Link
WO (1) WO2023248925A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138752A1 (en) * 2012-08-10 2014-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Fabricating a 3D Image Sensor Structure
WO2020262629A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262323A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262584A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138752A1 (en) * 2012-08-10 2014-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Fabricating a 3D Image Sensor Structure
WO2020262629A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262323A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262584A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
JP7439214B2 (ja) 固体撮像素子および電子機器
US11600651B2 (en) Imaging element
WO2020189534A1 (ja) 撮像素子および半導体素子
JP7399105B2 (ja) 固体撮像素子および映像記録装置
KR20210092725A (ko) 고체 촬상 장치 및 전자 기기
US20210343776A1 (en) Image sensor and electronic apparatus
WO2022172711A1 (ja) 光電変換素子および電子機器
CN113906566A (zh) 摄像装置
US20230387166A1 (en) Imaging device
WO2023248925A1 (ja) 撮像素子及び電子機器
WO2023248926A1 (ja) 撮像素子及び電子機器
WO2023190194A1 (ja) 撮像素子、撮像装置及び半導体素子
WO2023188899A1 (ja) 光検出装置及び電子機器
JP7364826B1 (ja) 光検出装置および電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
WO2023234069A1 (ja) 撮像装置および電子機器
WO2023249116A1 (ja) 撮像素子及び電子機器
US20240006432A1 (en) Imaging device
WO2022270039A1 (ja) 固体撮像装置
WO2022201839A1 (ja) 撮像素子及び撮像装置
WO2024024269A1 (ja) 固体撮像装置およびその製造方法
WO2023058352A1 (ja) 固体撮像装置
US20240038807A1 (en) Solid-state imaging device
WO2024095833A1 (en) Solid-state imaging element
US20220077212A1 (en) Solid-state imaging device and electronic device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23827111

Country of ref document: EP

Kind code of ref document: A1