WO2022172711A1 - 光電変換素子および電子機器 - Google Patents

光電変換素子および電子機器 Download PDF

Info

Publication number
WO2022172711A1
WO2022172711A1 PCT/JP2022/001854 JP2022001854W WO2022172711A1 WO 2022172711 A1 WO2022172711 A1 WO 2022172711A1 JP 2022001854 W JP2022001854 W JP 2022001854W WO 2022172711 A1 WO2022172711 A1 WO 2022172711A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
transistor
gate
photoelectric conversion
wiring
Prior art date
Application number
PCT/JP2022/001854
Other languages
English (en)
French (fr)
Inventor
和生 野本
博章 安茂
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112022001031.2T priority Critical patent/DE112022001031T5/de
Priority to JP2022581283A priority patent/JPWO2022172711A1/ja
Priority to KR1020237025017A priority patent/KR20230138460A/ko
Priority to US18/263,928 priority patent/US20240088191A1/en
Priority to CN202280009143.1A priority patent/CN116686077A/zh
Publication of WO2022172711A1 publication Critical patent/WO2022172711A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Definitions

  • the present disclosure relates to photoelectric conversion elements and electronic devices.
  • a solid-state imaging device having a three-dimensional structure includes, for example, a semiconductor substrate having a plurality of photoelectric conversion units and a semiconductor substrate having an amplification transistor for generating a voltage signal corresponding to the level of charge obtained by each photoelectric conversion unit. They are stacked on each other (see Patent Document 1, for example).
  • a photoelectric conversion element includes a first semiconductor layer, a second semiconductor layer laminated on the first semiconductor layer, and provided between the first semiconductor layer and the second semiconductor layer. and a wiring layer.
  • a photoelectric conversion portion for each pixel, a photoelectric conversion portion, a charge accumulation portion in which signal charges generated in the photoelectric conversion portion are accumulated, and a transfer transistor for transferring the signal charges from the photoelectric conversion portion to the charge accumulation portion.
  • the second semiconductor layer is provided with pixel transistors for reading out signal charges in the charge storage section for each of one or more pixels.
  • An interlayer insulating film and a gate wiring are provided in the wiring layer.
  • the gate wiring is provided in the interlayer insulating film and connected to the gate of the transfer transistor for each pixel.
  • a pixel transistor is arranged in a region between the first gate line and the second gate line in plan view.
  • the first gate wiring is connected to the gate of the transfer transistor included in the first pixel in the first pixel and the second pixel, which are two pixels adjacent to each other.
  • the second gate wiring is connected to the gate of the transfer transistor included in the second pixel.
  • An electronic device includes the photoelectric conversion element.
  • the pixel transistor is located between the first gate wiring and the second gate wiring in plan view. located in the area.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of a solid-state imaging device according to an embodiment of the present disclosure
  • FIG. 2 is a diagram showing an example of circuit configurations of sensor pixels and a readout circuit in FIG. 1;
  • FIG. It is a figure showing an example of the cross-sectional structure of the solid-state image sensor of FIG. It is a figure showing an example of the cross-sectional structure of the solid-state image sensor of FIG. It is a figure showing an example of a cross-sectional structure in Sec1 of FIG.3 and FIG.4. It is a figure showing an example of a cross-sectional structure in Sec2 of FIG.3 and FIG.4. 1.
  • FIG. 7B is a diagram showing a cross-sectional configuration example of a step following FIG. 7A;
  • FIG. 7B is a diagram showing a cross-sectional configuration example of a step following FIG. 7B;
  • FIG. 7D is a diagram showing a cross-sectional configuration example of a step following FIG. 7C;
  • FIG. 7D is a diagram showing a cross-sectional configuration example of a process subsequent to FIG. 7D;
  • FIG. 7C is a diagram illustrating a cross-sectional configuration example of a step following FIG. 7E;
  • FIG. 7F is a diagram showing a cross-sectional configuration example of a step following FIG.
  • FIG. 7F is a diagram showing a cross-sectional configuration example of a step following FIG. 7G
  • FIG. 7H is a diagram showing a cross-sectional configuration example of a step following FIG. 7H
  • FIG. 7I is a diagram showing a cross-sectional configuration example of a process subsequent to FIG. 7I
  • FIG. 7J is a diagram showing a cross-sectional configuration example of a step following FIG. 7J
  • FIG. 9 is a diagram showing a cross-sectional configuration example in Sec1 of FIG. 8
  • FIG. 9 is a diagram showing a cross-sectional configuration example in Sec2 of FIG.
  • FIG. 8 6 is a diagram showing a modified example of the cross-sectional configuration of FIG. 5;
  • FIG. FIG. 7 is a diagram showing a modified example of the cross-sectional configuration of FIG. 6;
  • FIG. 2 is a diagram showing a modified example of wiring connected to the sensor pixels in FIG. 1;
  • FIG. 2 is a diagram showing a modified example of wiring connected to the sensor pixels in FIG. 1;
  • FIG. 10 is a diagram showing a modified example of the cross-sectional configuration of FIG. 9;
  • FIG. 11 is a diagram showing a modified example of the cross-sectional configuration of FIG. 10;
  • 2 is a diagram showing a modified example of the circuit configuration of the sensor pixels and the readout circuit of FIG. 1;
  • FIG. 5 is a diagram showing a modified example of the cross-sectional configuration of the amplification transistor in FIG. 4 ;
  • FIG. 2 is a diagram showing an example of a schematic configuration of an imaging system including a solid-state imaging device according to the embodiment and its modification;
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system;
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • Embodiment Solid-State Imaging Device
  • Modified example solid-state imaging device
  • Application example imaging system
  • Application example Application example 1 (moving object): Fig. 20, Fig. 21
  • a solid-state imaging device 1 according to an embodiment of the present disclosure will be described.
  • the solid-state imaging device 1 is, for example, a back-illuminated image sensor such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the solid-state imaging device 1 captures an image by receiving light from a subject and photoelectrically converting the light to generate an image signal.
  • the solid-state imaging device 1 outputs pixel signals corresponding to incident light.
  • a back-illuminated image sensor is an image sensor in which a photoelectric conversion section is provided between a light-receiving surface on which light from a subject is incident and a wiring layer in which wiring such as transistors for driving each pixel is provided.
  • the photoelectric conversion unit is a photodiode or the like that receives light from an object and converts it into an electric signal. Note that the present disclosure is not limited to application to CMOS image sensors.
  • FIG. 1 illustrates an example of a schematic configuration of a solid-state imaging device 1 according to an embodiment of the present disclosure.
  • the solid-state imaging device 1 includes three substrates (first substrate 10, second substrate 20, and third substrate 30).
  • the solid-state imaging device 1 is an imaging device with a three-dimensional structure configured by bonding together three substrates (first substrate 10, second substrate 20, and third substrate 30).
  • the first substrate 10, the second substrate 20 and the third substrate 30 are laminated in this order.
  • the first substrate 10 has a pixel area 13 in which a plurality of sensor pixels 12 that perform photoelectric conversion are arranged in a matrix. A pixel region 13 is formed on the semiconductor substrate 11 .
  • the second substrate 20 has a plurality of readout circuits 22 that output pixel signals based on charges (signal charges) output from the sensor pixels 12 .
  • a set of sensor pixels 12 and readout circuit 22 may be referred to as imaging pixels.
  • the plurality of readout circuits 22 are formed on the semiconductor substrate 21, and are assigned to each of the plurality of sensor pixels 12, for example, as shown in FIG. In this case, one readout circuit 22 is shared by a plurality of imaging pixels.
  • the second substrate 20 has a plurality of pixel drive lines 23 extending in the row direction and a plurality of vertical signal lines 24 extending in the column direction.
  • the third substrate 30 has a logic circuit 32 for processing pixel signals.
  • a logic circuit 32 is formed on a semiconductor substrate 31 .
  • the logic circuit 32 has, for example, a vertical drive circuit 33, a column signal processing circuit 34, a horizontal drive circuit 35 and a system control circuit 36.
  • the logic circuit 32 (specifically, the horizontal drive circuit 35) outputs the output voltage Vout for each sensor pixel 12 to the outside.
  • the vertical drive circuit 33 selects a plurality of sensor pixels 12 in order in units of rows.
  • the column signal processing circuit 34 performs, for example, correlated double sampling (CDS) processing on pixel signals output from each sensor pixel 12 in a row selected by the vertical driving circuit 33 .
  • the column signal processing circuit 34 extracts the signal level of the pixel signal by performing CDS processing, for example, and holds pixel data corresponding to the amount of light received by each sensor pixel 12 .
  • the horizontal driving circuit 35 for example, sequentially outputs the pixel data held in the column signal processing circuit 34 to the outside.
  • the system control circuit 36 controls driving of each block (the vertical drive circuit 33, the column signal processing circuit 34 and the horizontal drive circuit 35) in the logic circuit 32, for example.
  • FIG. 2 shows an example of the sensor pixel 12 and the readout circuit 22.
  • “shared” means that the outputs of the four sensor pixels 12 are input to the common readout circuit 22 .
  • Each sensor pixel 12 has components common to each other.
  • identification numbers (1, 2, 3, 4) are added to the end of the reference numerals of the constituent elements of each sensor pixel 12 in order to distinguish the constituent elements of each sensor pixel 12 from each other.
  • an identification number is added to the end of the reference numerals of the components of each sensor pixel 12 .
  • the identification number at the end of the reference numerals of the constituent elements of each sensor pixel 12 is omitted.
  • Each sensor pixel 12 has, for example, a photodiode PD, a transfer transistor TR, and a floating diffusion FD.
  • the transfer transistor TR is electrically connected to the photodiode PD.
  • the floating diffusion FD temporarily holds charges transferred from the photodiode PD via the transfer transistor TR.
  • the photodiode PD corresponds to a specific example of the "photoelectric conversion section" of the present disclosure.
  • the floating diffusion FD corresponds to a specific example of the "charge accumulation section" of the present disclosure.
  • the photodiode PD performs photoelectric conversion to generate electric charge according to the amount of light received.
  • a cathode of the photodiode PD is electrically connected to the source of the transfer transistor TR, and an anode of the photodiode PD is electrically connected to a reference potential line (eg ground).
  • a drain of the transfer transistor TR is electrically connected to the floating diffusion FD, and a gate of the transfer transistor TR is electrically connected to the pixel driving line 23 through connection wirings 57 and 58 which will be described later.
  • the transfer transistor TR is, for example, a CMOS (Complementary Metal Oxide Semiconductor) transistor.
  • the floating diffusions FD of each sensor pixel 12 sharing one readout circuit 22 are electrically connected to each other and to the input terminal of the common readout circuit 22 .
  • the readout circuit 22 has, for example, a reset transistor RST, a conversion transistor FDG, a selection transistor SEL, and an amplification transistor AMP. At least one of the selection transistor SEL and the conversion transistor FDG may be omitted if necessary.
  • the source of the conversion transistor FDG (the input terminal of the readout circuit 22) is electrically connected to the floating diffusion FD through connection wirings 54 and 65.
  • a drain of the conversion transistor FDG is electrically connected to a source of the reset transistor RST.
  • a drain of the reset transistor RST is electrically connected to the power supply line VDD and a drain of the amplification transistor AMP.
  • the source of the amplification transistor AMP is electrically connected to the drain of the selection transistor SEL, and the gate of the amplification transistor AMP is electrically connected to the source of the conversion transistor FDG through connection wirings 55 and 65 .
  • the source of the selection transistor SEL (the output terminal of the readout circuit 22) is electrically connected to the vertical signal line 24.
  • FIG. Gates of the conversion transistor FDG, the reset transistor RST, and the selection transistor SEL are electrically connected to the pixel drive line 23 (see FIG. 1).
  • the transfer transistor TR transfers the charge of the photodiode PD to the floating diffusion FD when the transfer transistor TR is turned on.
  • the transfer transistor TR is, for example, of a planar type having a gate (transfer gate TRG) formed on the surface of the semiconductor substrate 11, as shown in FIG. 3 which will be described later.
  • the transfer transistor TR may be of a vertical type having a gate (vertical gate) extending from the surface of the semiconductor substrate 11 to a predetermined depth.
  • the conversion transistor FDG is used when switching the conversion efficiency.
  • pixel signals are small when shooting in a dark place.
  • the FD capacitance C needs to be large so that V when converted into voltage by the amplification transistor AMP does not become too large (in other words, so that it becomes small).
  • the conversion transistor FDG when the conversion transistor FDG is turned on, the gate capacitance corresponding to the conversion transistor FDG increases, so the overall FD capacitance C increases. On the other hand, when the conversion transistor FDG is turned off, the overall FD capacitance C becomes smaller. By switching the conversion transistor FDG on and off in this manner, the FD capacitance C can be made variable and the conversion efficiency can be switched.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the selection transistor SEL controls the output timing of the pixel signal from the readout circuit 22 .
  • the amplification transistor AMP generates a voltage signal corresponding to the level of the charge held in the floating diffusion FD as a pixel signal.
  • the amplification transistor AMP constitutes a source follower type amplifier, and outputs a pixel signal having a voltage corresponding to the level of the charge generated in the photodiode PD.
  • the amplification transistor AMP amplifies the potential of the floating diffusion FD when the selection transistor SEL is turned on, and outputs a voltage corresponding to the potential to the column signal processing circuit 34 via the vertical signal line 24 .
  • the conversion transistor FDG, reset transistor RST, amplification transistor AMP, and selection transistor SEL are, for example, CMOS transistors.
  • the conversion transistor FDG, the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are of planar type having gates formed on the surface of the semiconductor substrate 21, for example.
  • the selection transistor SEL may be provided between the power supply line VDD and the amplification transistor AMP.
  • the drain of the reset transistor RST is electrically connected to the power supply line VDD and the drain of the select transistor SEL.
  • the source of the selection transistor SEL is electrically connected to the drain of the amplification transistor AMP, and the gate of the selection transistor SEL is electrically connected to the pixel drive line 23 (see FIG. 1).
  • the source of the amplification transistor AMP (output end of the readout circuit 22) is electrically connected to the vertical signal line 24, and the gate of the amplification transistor AMP is electrically connected to the source of the reset transistor RST.
  • FIG. 3 and 4 show an example of the vertical cross-sectional configuration of the solid-state imaging device 1.
  • FIG. 3 and 4 illustrate cross-sectional configurations of portions of the solid-state imaging device 1 facing the sensor pixels 12.
  • FIG. 3 illustrates a cross-sectional structure of a portion corresponding to line AA in FIG. 5 described later.
  • FIG. 4 illustrates a cross-sectional structure of a portion corresponding to line AA in FIG. 6 which will be described later.
  • 5 and 6 show an example of a horizontal cross-sectional configuration of the solid-state imaging device 1.
  • FIG. FIG. 5 illustrates a cross-sectional configuration at Sec1 of FIGS. 3 and 4. As shown in FIG. In FIG. 5, the insulating layer 46 is omitted and the surface configuration of the semiconductor substrate 11 is superimposed.
  • FIG. 6 illustrates a cross-sectional configuration at Sec2 of FIGS. 3 and 4. As shown in FIG. 6, the insulating layer 52 is omitted, and the surface structure of the semiconductor substrate 21, the connection wirings 57 and 58, the gate electrode TRG, and the element isolation portion 43 of FIG. 5 are shown superimposed.
  • the solid-state imaging device 1 is configured by laminating a first substrate 10, a second substrate 20 and a third substrate 30 in this order. 70 and a receiving lens 80 are provided. For example, one color filter 70 and one light receiving lens 80 are provided for each sensor pixel 12 . That is, the solid-state imaging device 1 is a back-illuminated imaging device.
  • the first substrate 10 is configured by stacking an insulating layer 46 on the semiconductor substrate 11 .
  • the insulating layer 46 corresponds to a specific example of the "insulating layer" of the present disclosure.
  • the insulating layer 46 is made of an inorganic insulating material such as SiO 2 or SiN, for example.
  • the first substrate 10 has an insulating layer 46 as part of the wiring layer 51, which will be described later.
  • the insulating layer 46 is provided in the gap between the semiconductor substrates 11 and 21 . That is, the semiconductor substrate 21 is stacked on the semiconductor substrate 11 with the insulating layer 46 interposed therebetween.
  • the semiconductor substrate 11 is composed of a silicon substrate.
  • the semiconductor substrate 11 has, for example, a p-well layer 42 on a part of the surface and its vicinity, and a conductive layer different from that of the p-well layer 42 in other regions (regions deeper than the p-well layer 42).
  • PD41 of the type The p-well layer 42 is composed of a p-type semiconductor region.
  • the PD 41 is composed of a semiconductor region of a conductivity type (specifically, n-type) different from that of the p-well layer 42 .
  • the semiconductor substrate 11 has a floating diffusion FD in the p-well layer 42 as a semiconductor region of a conductivity type (specifically, n-type) different from that of the p-well layer 42 .
  • the first substrate 10 (semiconductor substrate 11 ) has a photodiode PD, a transfer transistor TR and a floating diffusion FD for each sensor pixel 12 .
  • the first substrate 10 has a configuration in which a transfer transistor TR and a floating diffusion FD are provided on the front surface side of the semiconductor substrate 11 (the side opposite to the light incident surface side, the second substrate 20 side).
  • the first substrate 10 (semiconductor substrate 11 ) has an element isolation portion 43 that isolates each sensor pixel 12 .
  • the element isolation portion 43 is formed extending in the normal direction of the semiconductor substrate 11 (the direction perpendicular to the surface of the semiconductor substrate 11).
  • the element isolation portion 43 is provided between two sensor pixels 12 adjacent to each other.
  • the element isolation section 43 electrically isolates the sensor pixels 12 adjacent to each other.
  • the element isolation part 43 is made of, for example, silicon oxide.
  • the element isolation part 43 penetrates the semiconductor substrate 11, for example.
  • the first substrate 10 further has, for example, a p-well layer 44 which is a side surface of the element isolation portion 43 and is in contact with the surface on the side of the photodiode PD.
  • the p-well layer 44 is composed of a semiconductor region of a conductivity type (specifically, p-type) different from that of the photodiode PD.
  • the first substrate 10 further has a fixed charge film 45 in contact with the back surface of the semiconductor substrate 11, for example.
  • the fixed charge film 45 is negatively charged in order to suppress the generation of dark current due to the interface level on the light receiving surface side of the semiconductor substrate 11 .
  • the fixed charge film 45 is formed of, for example, an insulating film having negative fixed charges.
  • a hole accumulation layer is formed at the interface on the light receiving surface side of the semiconductor substrate 11 by the electric field induced by the fixed charge film 45 . This hole accumulation layer suppresses the generation of electrons from the interface.
  • Color filter 70 is provided on the back side of semiconductor substrate 11 .
  • the color filter 70 is provided, for example, in contact with the fixed charge film 45 and provided at a position facing the sensor pixel 12 with the fixed charge film 45 interposed therebetween.
  • the light-receiving lens 80 is provided, for example, in contact with the color filter 70 and is provided at a position facing the sensor pixel 12 with the color filter 70 and the fixed charge film 45 interposed therebetween.
  • the second substrate 20 is configured by stacking an insulating layer 52 on the semiconductor substrate 21 .
  • the insulating layer 52 is made of, for example, an inorganic insulating material such as SiO 2 or SiN.
  • the second substrate 20 has an insulating layer 52 as part of the wiring layer 51 .
  • the insulating layer 52 is provided in a gap between the semiconductor substrates 21 and 31 .
  • the semiconductor substrate 21 is composed of a silicon substrate.
  • the second substrate 20 semiconductor substrate 21
  • the second substrate 20 (semiconductor substrate 21) has one readout circuit 22 for every four sensor pixels 12, for example.
  • the second substrate 20 has a configuration in which a readout circuit 22 is provided on the surface side (third substrate 30 side) of the semiconductor substrate 21 .
  • the second substrate 20 is bonded to the first substrate 10 with the back surface of the semiconductor substrate 21 facing the front surface of the semiconductor substrate 11 .
  • the semiconductor substrate 21 has a plurality of openings penetrating through the semiconductor substrate 21 .
  • An insulating layer 52 is embedded in each opening provided in the semiconductor substrate 21, and, for example, connection wirings 54 and 58, which will be described later, pass therethrough.
  • a laminate consisting of the first substrate 10 and the second substrate 20 has a wiring layer 51 .
  • the wiring layer 51 has a connection portion 53 and connection wirings 54 and 55 for each of the plurality of sensor pixels 12 sharing the readout circuit 22 .
  • Each connection portion 3 and connection wirings 54 and 55 are made of a conductive material such as polysilicon, tungsten or copper.
  • a part of the connection part 53 and the connection wiring 54 is provided in the insulating layer 46 of the wiring layer 51 .
  • a part of the connection wiring 54 and the connection wiring 55 are provided in the insulating layer 52 of the wiring layer 51 .
  • connection portion 53 is electrically connected to the floating diffusion FD of each of the multiple sensor pixels 12 sharing the readout circuit 22 .
  • the four floating diffusions FD are arranged close to each other with the element isolation portion 43 interposed therebetween. Therefore, the four floating diffusions FD are electrically connected to each other by one connection portion 53 .
  • connection wiring 54 is formed through the opening of the semiconductor substrate 21 and extends in the normal direction of the semiconductor substrate 21 .
  • One end of the connection wiring 54 is connected to the connection portion 53 .
  • the other end of the connection wiring 54 is connected to a connection wiring 65 in the wiring layer 61 which will be described later.
  • the first substrate 10 and the second substrate 20 are electrically connected to each other by connecting portions 53 and connection wirings 54 and 55 .
  • the connection wiring 65 is connected to the gate of the amplification transistor AMP and the source of the conversion transistor FDG.
  • the connection wiring 55 is formed through the insulating layer 52 and extends in the normal direction of the insulating layer 52 .
  • One end of the connection wiring 55 is connected to the gate of the amplification transistor AMP.
  • the other end of the connection wiring 55 is connected to the connection wiring 65 .
  • the wiring layer 51 further has a connection wiring 57 connected to the gate of the transfer transistor TR (transfer gate TRG) and a connection wiring 58 connected to the connection wiring 57 for each sensor pixel 12 .
  • the connection wiring 57 corresponds to a specific example of the "gate wiring" of the present disclosure.
  • the connection wiring 57 extends in a predetermined direction (first direction V) as shown in FIGS. 5 and 6, for example.
  • Each connection wiring 57 is made of a conductive material such as polysilicon, tungsten or copper.
  • the connection wiring 58 is formed through the opening of the semiconductor substrate 21 and extends in the normal direction of the semiconductor substrate 21 .
  • One end of the connection wiring 58 is connected to the connection wiring 57 .
  • the other end of the connection wiring 58 is electrically connected to the pixel drive line 23 via wiring in the insulating layer 52 .
  • Each connection wiring 58 is made of a conductive material such as polysilicon, tungsten or copper.
  • the connection wiring 58 is provided, for example, in a region facing the element isolation portion 43 (immediately above the element isolation portion 43).
  • the connection wiring 58 is provided, for example, in a portion of the element isolation portion 43 that forms the outer edges of the plurality of sensor pixels 12 that share the readout circuit 22 .
  • four sensor pixels 12 (four sensor pixels 12 included in the first imaging pixel) sharing the readout circuit 22, and a second sensor pixel adjacent in the second direction H to the first imaging pixel.
  • the second direction H is a direction orthogonal to the first direction V.
  • region ⁇ As shown in FIG. At this time, in the region (hereinafter referred to as “region ⁇ ” (see FIG.
  • a region A connection wiring 58 is provided for each of the four sensor pixels 12 in contact with ⁇ . That is, in the region A, four connection wirings 58 are arranged side by side in the second direction H perpendicular to the first direction V. As shown in FIG.
  • the region ⁇ 1 is between the connection wiring 57 (first gate wiring) of one sensor pixel 12 and the connection wiring 57 (second gate wiring) of the other sensor pixel 12 in two specific sensor pixels 12.
  • the specific two sensor pixels 12 are two sensor pixels 12 arranged side by side in the second direction H among the four sensor pixels 12 sharing the readout circuit 22 .
  • the amplification transistor AMP is arranged in the region ⁇ 1 in plan view.
  • the region ⁇ 2 includes the connection wiring 57 (first gate wiring) of one sensor pixel 12 and the connection wiring 57 (first gate wiring) of the other sensor pixel 12 ( second gate wiring).
  • the selection transistor SEL is arranged in the region ⁇ 2 in plan view.
  • the area ⁇ 3 includes the connection wiring 57 (first gate wiring) of one sensor pixel 12 and the connection wiring 57 (first gate wiring) of the other sensor pixel 12 ( second gate wiring).
  • reset transistor RST and conversion transistor FDG are arranged in region ⁇ 3 in plan view.
  • the second substrate 20 further has a wiring layer 61 in contact with the wiring layer 51 (insulating layer 52).
  • the wiring layer 61 is also in contact with the surface of the third substrate 30 on the second substrate 20 side.
  • the wiring layer 61 has, for example, an insulating layer 64 and various wirings (for example, a plurality of pixel drive lines 23, a plurality of vertical signal lines 24, and a plurality of connection wirings 65) provided in the insulating layer 64. ing.
  • Each pixel driving line 23, each vertical signal line 24 and each connection wiring 65 are made of a conductive material such as polysilicon, tungsten or copper.
  • the wiring layer 61 further has, for example, a plurality of pad electrodes 66 within the insulating layer 64 .
  • Each pad electrode 66 is made of metal such as Cu (copper) or Al (aluminum).
  • Each pad electrode 66 is exposed on the surface of the wiring layer 61 .
  • Each pad electrode 66 is used for electrical connection between the second substrate 20 and the third substrate 30 and for bonding the second substrate 20 and the third substrate 30 together.
  • one pad electrode 66 is provided for each pixel drive line 23 and vertical signal line 24 .
  • the third substrate 30 is configured by laminating a wiring layer 63 on the semiconductor substrate 31, for example.
  • the semiconductor substrate 31 is composed of a silicon substrate.
  • the third substrate 30 has a configuration in which a logic circuit 32 is provided on the surface side portion of the semiconductor substrate 31 .
  • the third substrate 30 further has, for example, a wiring layer 62 on the wiring layer 63 .
  • the wiring layer 62 has, for example, an insulating layer 68 and a plurality of pad electrodes 67 provided in the insulating layer 68 .
  • a plurality of pad electrodes 67 are electrically connected to the logic circuit 32 .
  • Each pad electrode 67 is made of metal such as Cu (copper) or Al (aluminum).
  • Each pad electrode 67 is exposed on the surface of the wiring layer 62 .
  • Each pad electrode 67 is used for electrical connection between the second substrate 20 and the third substrate 30 and bonding between the second substrate 20 and the third substrate 30 .
  • the number of pad electrodes 67 does not necessarily have to be plural, and even one pad electrode 67 can be electrically connected to the logic circuit 32 .
  • the second substrate 20 and the third substrate 30 are electrically connected to each other by bonding the pad electrodes 66 and 67 together.
  • a gate (transfer gate TG) of the transfer transistor TR is electrically connected to the logic circuit 32 via the connection wiring 58 and the pad electrodes 66 and 67 .
  • the third substrate 30 is bonded to the second substrate 20 with the surface of the semiconductor substrate 31 facing the front surface of the semiconductor substrate 21 .
  • the first substrate 10 and the second substrate 20 are electrically connected to each other by connection wirings 54 and 58 .
  • the second substrate 20 and the third substrate 30 are electrically connected to each other by bonding the pad electrodes 66 and 67 to each other.
  • the readout circuit 22 is formed on the second substrate 20 and the logic circuit 32 is formed on the third substrate 30 .
  • the structure for electrically connecting the second substrate 20 and the third substrate 30 to each other can be compared with the structure for electrically connecting the first substrate 10 and the second substrate 20 to each other. and the number of contacts for connection can be formed in a more flexible layout. Therefore, bonding between the pad electrodes 66 and 67 can be used as a structure for electrically connecting the second substrate 20 and the third substrate 30 to each other.
  • a p-well layer 42 , an element isolation portion 43 and a p-well layer 44 are formed on the semiconductor substrate 11 .
  • a photodiode PD, a transfer transistor TR (transfer gate TRG), and a floating diffusion FD are formed on the semiconductor substrate 11 (FIG. 7A).
  • the sensor pixels 12 are formed on the semiconductor substrate 11 .
  • an insulating layer 46a is formed on the semiconductor substrate 11 (FIG. 7B). At this time, an opening portion H1 is formed right above the insulating layer 46a in the insulating layer 46a so that the surface of the insulating layer 46a is exposed.
  • a connection wiring 57 is formed on the surface of the insulating layer 46a including the opening H1 (FIG. 7C). Subsequently, an insulating layer 46b is formed so as to bury the connection wiring 57 (FIG. 7D). Thereby, an insulating layer 46 is formed on the semiconductor substrate 11 . Next, the semiconductor substrate 21 formed with the readout circuit 22 is placed on the surface of the insulating layer 46 (FIG. 7E). Next, openings H2 and H3 are formed at predetermined locations of the semiconductor substrate 21 (FIG. 7F).
  • an opening H4 is formed through the opening H3 in the insulating layer 52a where the opening H3 is embedded (FIG. 7G).
  • the connection wiring 57 is exposed at the bottom surface of the opening H4.
  • a connection wiring 58 is formed so as to fill the opening H4 (FIG. 7H).
  • an insulating layer 52b is formed on the surface including the connection wiring 58.
  • an insulating layer 52 is formed on the semiconductor substrate 21 .
  • an opening H5 penetrating through the opening H2 is formed in the insulating layer 52 where the opening H2 is embedded (FIG. 7I).
  • the connection portion 53 is exposed on the bottom surface of the opening H5.
  • a connection wiring 54 is formed so as to fill the opening H5 (FIG. 7J).
  • a connection wiring 65 is formed on the surface of the insulating layer 52 in contact with the connection wiring 54 (FIG. 7K).
  • the wiring layer 61 is formed, and the third substrate 30 is bonded onto the wiring layer 61 .
  • the solid-state imaging device 1 is manufactured.
  • a solid-state imaging device having a three-dimensional structure includes, for example, a semiconductor substrate having a plurality of photoelectric conversion units and a semiconductor substrate having an amplification transistor for generating a voltage signal corresponding to the level of charge obtained by each photoelectric conversion unit. They are stacked on each other (see Patent Document 1, for example).
  • one transistor (pixel transistor) that configures the readout circuit 22 is connected to two connection wirings 57 (first gate wiring and second gate wiring) adjacent to each other in plan view. are arranged in intermediate regions (for example, regions ⁇ 1, ⁇ 2, ⁇ 3).
  • the amplification transistor AMP is provided in a region of the element isolation portion 43 that faces a portion that partitions two adjacent sensor pixels 12 . Thereby, a sufficient space for forming the readout circuit 22 can be secured in the semiconductor substrate 21 .
  • connection wirings 57 intersect the second direction H facing each other with the amplification transistor AMP in between. It extends in a first direction V. This reduces the possibility that the signal applied to the connection wiring 57 interferes with the amplification transistor AMP, for example, compared to the case where the connection wiring 57 is arranged directly under the amplification transistor AMP. As a result, deterioration of noise characteristics of the amplification transistor AMP can be suppressed.
  • the conductive layer 59 as shown in FIGS. 8, 9 and 10 may be provided in the insulating layer 46 in the wiring layer 51, for example.
  • FIG. 9 shows a horizontal cross-sectional configuration example of a portion corresponding to Sec1 in FIG.
  • FIG. 10 shows a horizontal cross-sectional configuration example of a portion corresponding to Sec2 in FIG.
  • the conductive layer 59 is provided in a region facing the amplification transistor AMP (especially the channel region of the amplification transistor AMP). This reduces the possibility that the signal from the semiconductor substrate 11 side interferes with the amplification transistor AMP. As a result, deterioration of noise characteristics of the amplification transistor AMP can be suppressed.
  • the conductive layer 59 may be connected to the connection wiring 54 as shown in FIG. 8, for example.
  • the potential of the conductive layer 59 can be controlled through the connection wiring 54 .
  • the potential of the connection wiring 54 may be, for example, the potential of the power supply line VDD or the ground potential.
  • connection wiring 57 Of the two connection wirings 57 adjacent to each other in the second direction H, one of the connection wirings 57 (first gate wiring) is focused.
  • the first gate wiring is a plurality of sensors including sensor pixels 12 to which the first gate wiring is connected, as shown in FIGS. It may be connected to the gate (transfer gate TRG) of the transfer transistor TG of each pixel 12 . Also, attention is paid to the other connection wiring 57 (second gate wiring) of the two connection wirings 57 adjacent to each other in the second direction H.
  • the second gate wiring is a plurality of sensors including the sensor pixels 12 to which the second gate wiring is connected, as shown in FIGS. It may be connected to the gate (transfer gate TRG) of the transfer transistor TG of each pixel 12 .
  • the number of vertical wirings (connection wirings 58) electrically connecting the first substrate 10 and the second substrate 20 to each other can be reduced compared to the embodiment and its modification.
  • a sufficient space for forming the readout circuit 22 can be secured on the semiconductor substrate 21 .
  • the gate of the transfer transistor TR of the sensor pixel 12 included in one imaging pixel is referred to as a first gate
  • the gate of the transfer transistor TR of the sensor pixel 12 included in the other imaging pixel is referred to as a first gate.
  • the connection wiring 57 may be configured to connect the first gate and the second gate to each other, as shown in FIG. 13, for example. .
  • the number of connection wirings 57 can be reduced compared to the case where one connection wiring 57 is provided for each sensor pixel 12 .
  • a sufficient space for forming the readout circuit 22 can be secured on the semiconductor substrate 21 .
  • the gate of the transfer transistor TR of the two sensor pixels 12 included in one of the two imaging pixels adjacent to each other is referred to as a third gate, and the transfer transistor TR of the two sensor pixels 12 included in the other imaging pixel is referred to as a third gate.
  • the gate of transistor TR is called the fourth gate.
  • the two connection wirings 57 are arranged so as to connect the two third gates and the two fourth gates to each other, as shown in FIG. may be configured to In this case, the number of connection wirings 57 can be reduced compared to the case where one connection wiring 57 is provided for each sensor pixel 12 . As a result, a sufficient space for forming the readout circuit 22 can be secured on the semiconductor substrate 21 .
  • the conductive layer 59 may be provided in a region facing the entire amplification transistor AMP, as shown in FIG. 15, for example.
  • the possibility that the signal from the semiconductor substrate 11 side interferes with the amplification transistor AMP is further reduced.
  • deterioration of the noise characteristics of the amplification transistor AMP can be further suppressed.
  • the conductive layer 59 may be insulated and separated from other conductors such as the connection wiring 54 as shown in FIG. 16, for example. At this time, the conductive layer 59 is floating. Even in this case, the possibility that the signal from the semiconductor substrate 11 side interferes with the amplification transistor AMP is reduced. As a result, deterioration of noise characteristics of the amplification transistor AMP can be suppressed.
  • one readout circuit 22 may be connected to only one sensor pixel 12 as shown in FIG. 17, for example. Even in this case, the signal applied to the connection wiring 57 is less likely to interfere with the pixel transistor, as in the above embodiment and its modification. As a result, deterioration of noise characteristics of the pixel transistor can be suppressed.
  • the amplification transistor AMP may be configured by a FinFET.
  • the amplification transistor AMP has a channel region, a source region and a drain region within the inner side surface of an opening formed by selective etching of the semiconductor substrate 21 . That is, the amplification transistor AMP has a channel region, a source region, and a drain region within a plane intersecting the surface of the semiconductor substrate 21 .
  • the amplification transistor AMP further has a gate insulating film 82 in contact with the channel region, and has a gate electrode 81 facing the channel region with the gate insulating film 82 interposed therebetween.
  • the signal applied to the connection wiring 57 may interfere with the pixel transistor, as in the above embodiment and its modification. is reduced. As a result, deterioration of noise characteristics of the pixel transistor can be suppressed.
  • FIG. 19 shows an example of a schematic configuration of an imaging system 2 including the solid-state imaging device 1 according to the above embodiments and modifications thereof.
  • the imaging system 2 is, for example, an imaging device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smart phone or a tablet terminal.
  • the imaging system 2 includes, for example, the solid-state imaging device 1 according to the above embodiment and its modification, an optical system 141, a shutter device 142, a control circuit 143, a DSP circuit 144, a frame memory 145, a display unit 146, a storage unit 147, An operation unit 148 and a power supply unit 149 are provided.
  • the solid-state imaging device 1 the DSP circuit 144, the frame memory 145, the display unit 146, the storage unit 147, the operation unit 148, and the power supply unit 149 according to the above embodiment and its modification are connected via a bus line 150. connected to each other.
  • the optical system 141 is configured with one or more lenses, guides light (incident light) from the subject to the solid-state imaging device 1, and forms an image on the light-receiving surface of the solid-state imaging device 1.
  • the shutter device 142 is arranged between the optical system 141 and the solid-state imaging device 1 and controls the light irradiation period and the light shielding period for the solid-state imaging device 1 according to the control of the control circuit 143 .
  • the solid-state imaging device 1 accumulates signal charges for a certain period of time according to the light imaged on the light receiving surface via the optical system 141 and the shutter device 142 .
  • the signal charges accumulated in the solid-state imaging device 1 are transferred as pixel signals (image data) to the DSP circuit 144 according to the drive signal (timing signal) supplied from the control circuit 143 . That is, the solid-state imaging device 1 receives image light (incident light) that is incident via the optical system 141 and the shutter device 142, and outputs pixel signals corresponding to the received image light (incident light) to the DSP circuit 144. do.
  • the control circuit 143 drives the solid-state image pickup device 1 and the shutter device 142 by outputting drive signals for controlling the transfer operation of the solid-state image pickup device 1 and the shutter operation of the shutter device 142 .
  • the DSP circuit 144 is a signal processing circuit that processes pixel signals (image data) output from the solid-state imaging device 1 .
  • the frame memory 145 temporarily holds the image data processed by the DSP circuit 144 on a frame-by-frame basis.
  • the display unit 146 is, for example, a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays moving images or still images captured by the solid-state imaging device 1 .
  • the storage unit 147 records image data of moving images or still images captured by the solid-state imaging device 1 in a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 148 issues operation commands for various functions of the imaging system 2 in accordance with user's operations.
  • the power supply unit 149 appropriately supplies various power supplies to the solid-state imaging device 1, the DSP circuit 144, the frame memory 145, the display unit 146, the storage unit 147, and the operation unit 148 as operating power supplies.
  • the solid-state imaging device 1 according to the above embodiment and its modification is applied to the imaging system 2 .
  • the solid-state imaging device 1 can be miniaturized or have high definition, so that a compact or high-definition imaging system 2 can be provided.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is implemented as a device mounted on any type of moving object such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 20 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 21 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield in the vehicle interior, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • Forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 21 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 according to the above embodiment and its modification can be applied to the imaging section 12031 .
  • FIG. 22 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique (the present technique) according to the present disclosure can be applied.
  • FIG. 22 illustrates a state in which an operator (doctor) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000 .
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • An endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into the body cavity of a patient 11132 and a camera head 11102 connected to the proximal end of the lens barrel 11101 .
  • an endoscope 11100 configured as a so-called rigid scope having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible scope having a flexible lens barrel. good.
  • the tip of the lens barrel 11101 is provided with an opening into which the objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel 11101 by a light guide extending inside the lens barrel 11101, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 11132 .
  • the endoscope 11100 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 11100 and the display device 11202 in an integrated manner. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201 .
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204 .
  • the user inputs an instruction or the like to change imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100 .
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 inflates the body cavity of the patient 11132 for the purpose of securing the visual field of the endoscope 11100 and securing the operator's working space, and injects gas into the body cavity through the pneumoperitoneum tube 11111. send in.
  • the recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the endoscope 11100 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. It can be carried out.
  • the observation target is irradiated with laser light from each of the RGB laser light sources in a time-division manner, and by controlling the drive of the imaging element of the camera head 11102 in synchronization with the irradiation timing, each of RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 11102 in synchronism with the timing of the change in the intensity of the light to obtain an image in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the wavelength dependence of light absorption in body tissues is used to irradiate a narrower band of light than the irradiation light (i.e., white light) used during normal observation, thereby observing the mucosal surface layer.
  • narrow band imaging is performed, in which a predetermined tissue such as a blood vessel is imaged with high contrast.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is A fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 23 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 has a lens unit 11401, an imaging section 11402, a drive section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 has a communication section 11411 , an image processing section 11412 and a control section 11413 .
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400 .
  • a lens unit 11401 is an optical system provided at a connection with the lens barrel 11101 . Observation light captured from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401 .
  • a lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging device constituting the imaging unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each image pickup element, and a color image may be obtained by synthesizing the image signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (Dimensional) display.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102 .
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405 . Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400 .
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102 .
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400 .
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102 .
  • Image signals and control signals can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 11102 .
  • the control unit 11413 performs various controls related to imaging of the surgical site and the like by the endoscope 11100 and display of the captured image obtained by imaging the surgical site and the like. For example, the control unit 11413 generates control signals for controlling driving of the camera head 11102 .
  • control unit 11413 causes the display device 11202 to display a captured image of the surgical site and the like based on the image signal that has undergone image processing by the image processing unit 11412 .
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical tools such as forceps, specific body parts, bleeding, mist during use of the energy treatment tool 11112, and the like. can recognize.
  • the control unit 11413 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and presenting the surgery support information to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can proceed with the surgery reliably.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be preferably applied to the imaging unit 11402 provided in the camera head 11102 of the endoscope 11100 among the configurations described above.
  • the technology according to the present disclosure it is possible to suppress a decrease in conversion efficiency of the imaging unit 11402, so that the endoscope 11100 with high image quality can be provided.
  • the present disclosure is not limited to imaging devices, for example, and can also be applied to semiconductor devices, for example.
  • Each pixel is provided with a photoelectric conversion unit, a charge storage unit in which signal charges generated in the photoelectric conversion unit are stored, and a transfer transistor for transferring the signal charges from the photoelectric conversion unit to the charge storage unit.
  • a first semiconductor layer a second semiconductor layer provided with a pixel transistor for reading out the signal charge of the charge storage unit for each of the one or more pixels and laminated on the first semiconductor layer; a wiring layer provided between the first semiconductor layer and the second semiconductor layer and having a gate wiring connected to the gate of the transfer transistor for each pixel provided in an insulating layer;
  • the pixel transistor has a first gate connected to the gate of the transfer transistor included in the first pixel in the first pixel and the second pixel, which are the two pixels adjacent to each other in plan view.
  • a photoelectric conversion element arranged in a region between a wiring and a second gate wiring connected to the gate of the transfer transistor included in the second pixel.
  • the pixel transistor includes an amplification transistor that generates a signal voltage corresponding to the level of the signal charge, a reset transistor that resets the potential of the charge storage section to a predetermined potential, a selection transistor that controls output timing of the signal voltage, and
  • the photoelectric conversion element according to (1) which is at least one conversion transistor that controls sensitivity of the signal voltage to the amount of change in the signal charge.
  • the first semiconductor layer has an element isolation portion that isolates the photoelectric conversion portion, the charge storage portion, and the transfer transistor for each pixel; (1) The photoelectric conversion device according to (1), wherein the pixel transistor is the amplification transistor, and is provided in a region of the element isolation section that faces a portion that partitions the first pixel and the second pixel. conversion element.
  • the first gate wiring is connected to gates of the transfer transistors of each of the plurality of pixels including the first pixel; (4) The photoelectric conversion element according to (4), wherein the second gate wiring is connected to gates of the transfer transistors of the plurality of pixels including the second pixel.
  • the photoelectric conversion element is Each pixel is provided with a photoelectric conversion unit, a charge storage unit in which signal charges generated in the photoelectric conversion unit are stored, and a transfer transistor for transferring the signal charges from the photoelectric conversion unit to the charge storage unit.
  • a first semiconductor layer a second semiconductor layer provided with a pixel transistor for reading out the signal charge of the charge storage unit for each of the one or more pixels and laminated on the first semiconductor layer; a wiring layer provided between the first semiconductor layer and the second semiconductor layer and having a gate wiring connected to the gate of the transfer transistor for each pixel provided in an insulating layer;
  • the pixel transistor has a first gate connected to the gate of the transfer transistor included in the first pixel in the first pixel and the second pixel, which are the two pixels adjacent to each other in a plan view.
  • An electronic device arranged in a region between a wiring and a second gate wiring connected to the gate of the transfer transistor included in the second pixel.
  • the pixel transistor is located between the first gate wiring and the second gate wiring in plan view. located in the area.
  • the signal applied to the first gate wiring and the second gate wiring can be applied to the pixel transistor. less likely to interfere with As a result, deterioration of noise characteristics of the pixel transistor can be suppressed.
  • the effects of the present technology are not necessarily limited to the effects described herein, and may be any of the effects described in this specification.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施の形態に係る光電変換素子は、転送トランジスタが設けられた第１半導体層と、画素トランジスタが設けられた第２半導体層と、転送トランジスタのゲートに接続されたゲート配線が設けられた配線層とを備えている。画素トランジスタの全体もしくは一部が、平面視において、互いに隣接する２つの画素の一方の転送トランジスタのゲートに接続された第１のゲート配線と、互いに隣接する２つの画素の他方の転送トランジスタのゲートに接続された第２のゲート配線との間の領域に配置されている。

Description

光電変換素子および電子機器
　本開示は、光電変換素子および電子機器に関する。
　従来、２次元構造の固体撮像素子の１画素あたりの面積の微細化は、微細プロセスの導入と実装密度の向上によって実現されてきた。近年、固体撮像素子の更なる小型化および画素の高密度化を実現するため、３次元構造の固体撮像素子が開発されている。３次元構造の固体撮像素子では、例えば、複数の光電変換部を有する半導体基板と、各光電変換部で得られた電荷のレベルに応じた電圧の信号を生成する増幅トランジスタを有する半導体基板とが互いに積層されている（例えば、特許文献１参照）。
国際公開ＷＯ２０１９／１３１９６５
　ところで、従来の固体撮像素子では、画素の高密度化に伴い、画素内部の信号同士が干渉し合い、ノイズ特性が悪化するおそれがある。このような問題は、固体撮像素子に限らず、光電変換素子全般において生じ得る。従って、ノイズ特性の悪化を抑制することの可能な光電変換素子および電子機器を提供することが望ましい。
　本開示の第１の側面に係る光電変換素子は、第１半導体層と、第１半導体層に積層された第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた配線層とを備えている。第１半導体層には、画素ごとに、光電変換部と、光電変換部で発生した信号電荷が蓄積される電荷蓄積部と、信号電荷を光電変換部から電荷蓄積部に転送する転送トランジスタとが設けられている。第２半導体層には、１もしくは複数の画素ごとに、電荷蓄積部の信号電荷を読み出す画素トランジスタが設けられている。配線層には、層間絶縁膜およびゲート配線が設けられている。ゲート配線は、層間絶縁膜内に設けられており、画素ごとに、転送トランジスタのゲートに接続されている。画素トランジスタが、平面視において、第１のゲート配線と第２のゲート配線との間の領域に配置されている。第１のゲート配線は、互いに隣接する２つの画素である第１の画素および第２の画素における、第１の画素に含まれる転送トランジスタのゲートに接続されている。第２のゲート配線は、第２の画素に含まれる転送トラジスタのゲートに接続されている。
　本開示の第２の側面に係る電子機器は、上記光電変換素子を備えている。
　本開示の第１の側面に係る光電変換素子、および本開示の第２の側面に係る電子機器では、画素トランジスタが、平面視において、第１のゲート配線と第２のゲート配線との間の領域に配置されている。これにより、例えば、第１のゲート配線や第２のゲート配線が画素トランジスタの直下に配置されている場合と比べて、第１のゲート配線や第２のゲート配線に印加された信号が画素トランジスタに干渉する可能性が低減される。
本開示の一実施の形態に係る固体撮像素子の概略構成の一例を表す図である。 図１のセンサ画素および読み出し回路の回路構成の一例を表す図である。 図１の固体撮像素子の断面構成の一例を表す図である。 図１の固体撮像素子の断面構成の一例を表す図である。 図３、図４のＳｅｃ１における断面構成の一例を表す図である。 図３、図４のＳｅｃ２における断面構成の一例を表す図である。 図１の固体撮像素子の製造過程の断面構成例を表す図である。 図７Ａに続く工程の断面構成例を表す図である。 図７Ｂに続く工程の断面構成例を表す図である。 図７Ｃに続く工程の断面構成例を表す図である。 図７Ｄに続く工程の断面構成例を表す図である。 図７Ｅに続く工程の断面構成例を表す図である。 図７Ｆに続く工程の断面構成例を表す図である。 図７Ｇに続く工程の断面構成例を表す図である。 図７Ｈに続く工程の断面構成例を表す図である。 図７Ｉに続く工程の断面構成例を表す図である。 図７Ｊに続く工程の断面構成例を表す図である。 図１の固体撮像素子の断面構成の一変形例を表す図である。 図８のＳｅｃ１における断面構成例を表す図である。 図８のＳｅｃ２における断面構成例を表す図である。 図５の断面構成の一変形例を表す図である。 図６の断面構成の一変形例を表す図である。 図１のセンサ画素に接続される配線の一変形例を表す図である。 図１のセンサ画素に接続される配線の一変形例を表す図である。 図９の断面構成の一変形例を表す図である。 図１０の断面構成の一変形例を表す図である。 図１のセンサ画素および読み出し回路の回路構成の一変形例を表す図である。 図４の増幅トランジスタの断面構成の一変形例を表す図である。 上記実施の形態およびその変形例に係る固体撮像素子を備えた撮像システムの概略構成の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
 
１．実施の形態（固体撮像素子）…図１～図７
２．変形例（固体撮像素子）…図８～図１８
３．適用例（撮像システム）…図１９
４．応用例
　　　応用例１（移動体）…図２０、図２１
　　　応用例２（手術システム）…図２２、図２３
 
＜１．実施の形態＞
[構成]
　本開示の一実施の形態に係る固体撮像素子１について説明する。固体撮像素子１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなる裏面照射型のイメージセンサである。固体撮像素子１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。固体撮像素子１は、入射光に応じた画素信号を出力する。
　裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に光電変換部が設けられた構成のイメージセンサである。光電変換部は、被写体からの光を受光し、電気信号に変換するフォトダイオード等である。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。
　図１は、本開示の一実施の形態に係る固体撮像素子１の概略構成の一例を表したものである。固体撮像素子１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を備えている。固体撮像素子１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を貼り合わせて構成された３次元構造の撮像装置である。第１基板１０、第２基板２０および第３基板３０は、この順に積層されている。
　第１基板１０は、光電変換を行う複数のセンサ画素１２が行列状に配置された画素領域１３を有している。画素領域１３は、半導体基板１１に形成されている。第２基板２０は、センサ画素１２から出力された電荷（信号電荷）に基づく画素信号を出力する複数の読み出し回路２２を有している。なお、固体撮像素子１において、一組のセンサ画素１２および読み出し回路２２を撮像画素と称する場合がある。複数の読み出し回路２２は、半導体基板２１に形成されており、例えば、図２に示したように、複数のセンサ画素１２ごとに１つずつ割り当てられている。この場合には、１つの読み出し回路２２が複数の撮像画素において互いに共有されている。
　第２基板２０は、行方向に延在する複数の画素駆動線２３と、列方向に延在する複数の垂直信号線２４とを有している。第３基板３０は、画素信号を処理するロジック回路３２を有している。ロジック回路３２は、半導体基板３１に形成されている。ロジック回路３２は、例えば、垂直駆動回路３３、カラム信号処理回路３４、水平駆動回路３５およびシステム制御回路３６を有している。ロジック回路３２（具体的には水平駆動回路３５）は、センサ画素１２ごとの出力電圧Ｖｏｕｔを外部に出力する。
　垂直駆動回路３３は、例えば、複数のセンサ画素１２を行単位で順に選択する。カラム信号処理回路３４は、例えば、垂直駆動回路３３によって選択された行の各センサ画素１２から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路３４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１２の受光量に応じた画素データを保持する。水平駆動回路３５は、例えば、カラム信号処理回路３４に保持されている画素データを順次、外部に出力する。システム制御回路３６は、例えば、ロジック回路３２内の各ブロック（垂直駆動回路３３、カラム信号処理回路３４および水平駆動回路３５）の駆動を制御する。
　図２は、センサ画素１２および読み出し回路２２の一例を表したものである。以下では、図２に示したように、４つのセンサ画素１２が１つの読み出し回路２２を共有している場合について説明する。ここで、「共有」とは、４つのセンサ画素１２の出力が共通の読み出し回路２２に入力されることを指している。
　各センサ画素１２は、互いに共通の構成要素を有している。図２には、各センサ画素１２の構成要素を互いに区別するために、各センサ画素１２の構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各センサ画素１２の構成要素を互いに区別する必要のある場合には、各センサ画素１２の構成要素の符号の末尾に識別番号を付与する。一方で、各センサ画素１２の構成要素を互いに区別する必要のない場合には、各センサ画素１２の構成要素の符号の末尾の識別番号を省略するものとする。
　各センサ画素１２は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲと、フローティングディフュージョンＦＤとを有している。転送トランジスタＴＲは、フォトダイオードＰＤと電気的に接続されている。フローティングディフュージョンＦＤは、転送トランジスタＴＲを介してフォトダイオードＰＤから転送された電荷を一時的に保持する。フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。フローティングディフュージョンＦＤは、本開示の「電荷蓄積部」の一具体例に相当する。
　フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤのカソードが転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタＴＲのドレインがフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは後述の接続配線５７，５８を介して画素駆動線２３に電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。
　１つの読み出し回路２２を共有する各センサ画素１２のフローティングディフュージョンＦＤは、互いに電気的に接続されるとともに、共通の読み出し回路２２の入力端に電気的に接続されている。読み出し回路２２は、例えば、リセットトランジスタＲＳＴと、変換トランジスタＦＤＧと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。なお、選択トランジスタＳＥＬおよび変換トランジスタＦＤＧのうち少なくとも一方は、必要に応じて省略してもよい。
　変換トランジスタＦＤＧのソース（読み出し回路２２の入力端）が接続配線５４，６５を介してフローティングディフュージョンＦＤに電気的に接続されている。変換トランジスタＦＤＧのドレインがリセットトランジスタＲＳＴのソースに電気的に接続されている。リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートが接続配線５５，６５を介して変換トランジスタＦＤＧのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読み出し回路２２の出力端）が垂直信号線２４に電気的に接続されている。変換トランジスタＦＤＧ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのゲートが画素駆動線２３（図１参照）に電気的に接続されている。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲは、例えば、後述の図３に示したように、半導体基板１１の表面に形成されたゲート（転送ゲートＴＲＧ）を有するプレーナ型となっている。なお、転送トランジスタＴＲは、半導体基板１１の表面から所定の深さまで延びたゲート（垂直ゲート）を有する縦型となっていてもよい。
　変換トランジスタＦＤＧは、変換効率を切り替える際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、フローティングディフュージョンＦＤの容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが大きくなければ、フローティングディフュージョンＦＤで、フォトダイオードＰＤの電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、変換トランジスタＦＤＧをオンにしたときには、変換トランジスタＦＤＧ分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、変換トランジスタＦＤＧをオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、変換トランジスタＦＤＧをオンオフ切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路２２からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線２４を介してカラム信号処理回路３４に出力する。変換トランジスタＦＤＧ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。変換トランジスタＦＤＧ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、半導体基板２１の表面に形成されたゲートを有するプレーナ型となっている。
　なお、選択トランジスタＳＥＬが、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに電気的に接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに電気的に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線２３（図１参照）に電気的に接続されている。増幅トランジスタＡＭＰのソース（読み出し回路２２の出力端）が垂直信号線２４に電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。
　図３，図４は、固体撮像素子１の垂直方向の断面構成の一例を表したものである。図３，図４には、固体撮像素子１において、センサ画素１２と対向する箇所の断面構成が例示されている。図３には、後述の図５のＡ－Ａ線に対応する箇所の断面構成が例示されている。図４には、後述の図６のＡ－Ａ線に対応する箇所の断面構成が例示されている。図５，図６は、固体撮像素子１の水平方向の断面構成の一例を表したものである。図５には、図３，図４のＳｅｃ１における断面構成が例示されている。なお、図５において、絶縁層４６が省略されており、半導体基板１１の表面構成が重ねて示されている。図６には、図３，図４のＳｅｃ２における断面構成が例示されている。なお、図６において、絶縁層５２が省略されており、半導体基板２１の表面構成と、図５の接続配線５７，５８、ゲート電極ＴＲＧおよび素子分離部４３が重ねて示されている。
　固体撮像素子１は、第１基板１０、第２基板２０および第３基板３０をこの順に積層して構成されており、さらに、第１基板１０の裏面側（光入射面側）に、カラーフィルタ７０および受光レンズ８０を備えている。カラーフィルタ７０および受光レンズ８０は、それぞれ、例えば、センサ画素１２ごとに１つずつ設けられている。つまり、固体撮像素子１は、裏面照射型の撮像装置である。
　第１基板１０は、半導体基板１１上に絶縁層４６を積層して構成されている。絶縁層４６は、本開示の「絶縁層」の一具体例に相当する。絶縁層４６は、例えば、ＳｉＯ２や、ＳｉＮなどの無機絶縁材料によって構成されている。第１基板１０は、後述の配線層５１の一部として、絶縁層４６を有している。絶縁層４６は、半導体基板１１と、半導体基板２１との間隙に設けられている。つまり、半導体基板２１は、絶縁層４６を介して半導体基板１１に積層されている。半導体基板１１は、シリコン基板で構成されている。半導体基板１１は、例えば、表面の一部およびその近傍に、ｐウェル層４２を有しており、それ以外の領域（ｐウェル層４２よりも深い領域）に、ｐウェル層４２とは異なる導電型のＰＤ４１を有している。ｐウェル層４２は、ｐ型の半導体領域で構成されている。ＰＤ４１は、ｐウェル層４２とは異なる導電型（具体的にはｎ型）の半導体領域で構成されている。半導体基板１１は、ｐウェル層４２内に、ｐウェル層４２とは異なる導電型（具体的にはｎ型）の半導体領域として、フローティングディフュージョンＦＤを有している。
　第１基板１０（半導体基板１１）は、フォトダイオードＰＤ、転送トランジスタＴＲおよびフローティングディフュージョンＦＤをセンサ画素１２ごとに有している。第１基板１０は、半導体基板１１の表面側（光入射面側とは反対側、第２基板２０側）の部分に、転送トランジスタＴＲおよびフローティングディフュージョンＦＤが設けられた構成となっている。第１基板１０（半導体基板１１）は、各センサ画素１２を分離する素子分離部４３を有している。素子分離部４３は、半導体基板１１の法線方向（半導体基板１１の表面に対して垂直な方向）に延在して形成されている。素子分離部４３は、互いに隣接する２つのセンサ画素１２の間に設けられている。素子分離部４３は、互いに隣接するセンサ画素１２同士を電気的に分離する。素子分離部４３は、例えば、酸化シリコンによって構成されている。素子分離部４３は、例えば、半導体基板１１を貫通している。
　第１基板１０は、例えば、さらに、素子分離部４３の側面であって、かつ、フォトダイオードＰＤ側の面に接するｐウェル層４４を有している。ｐウェル層４４は、フォトダイオードＰＤとは異なる導電型（具体的にはｐ型）の半導体領域で構成されている。第１基板１０は、例えば、さらに、半導体基板１１の裏面に接する固定電荷膜４５を有している。固定電荷膜４５は、半導体基板１１の受光面側の界面準位に起因する暗電流の発生を抑制するため、負に帯電している。固定電荷膜４５は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜４５が誘起する電界により、半導体基板１１の受光面側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。カラーフィルタ７０は、半導体基板１１の裏面側に設けられている。カラーフィルタ７０は、例えば、固定電荷膜４５に接して設けられており、固定電荷膜４５を介してセンサ画素１２と対向する位置に設けられている。受光レンズ８０は、例えば、カラーフィルタ７０に接して設けられており、カラーフィルタ７０および固定電荷膜４５を介してセンサ画素１２と対向する位置に設けられている。
　第２基板２０は、半導体基板２１上に絶縁層５２を積層して構成されている。絶縁層５２は、例えば、ＳｉＯ２や、ＳｉＮなどの無機絶縁材料によって構成されている。第２基板２０は、配線層５１の一部として、絶縁層５２を有している。絶縁層５２は、半導体基板２１と、半導体基板３１との間隙に設けられている。半導体基板２１は、シリコン基板で構成されている。第２基板２０（半導体基板２１）は、例えば、４つのセンサ画素１２ごとに、１つの読み出し回路２２を有している。第２基板２０は、半導体基板２１の表面側（第３基板３０側）の部分に読み出し回路２２が設けられた構成となっている。第２基板２０は、半導体基板１１の表面側に半導体基板２１の裏面を向けて第１基板１０に貼り合わされている。半導体基板２１は、半導体基板２１を貫通する複数の開口部を有している。半導体基板２１に設けられた各開口部には、絶縁層５２が埋め込まれており、例えば、後述の接続配線５４，５８などが貫通している。
　第１基板１０および第２基板２０からなる積層体は、配線層５１を有している。配線層５１は、読み出し回路２２を共有する複数のセンサ画素１２ごとに、接続部５３、接続配線５４，５５を有している。各接続部３、および接続配線５４，５５は、例えば、ポリシリコン、タングステンもしくは銅などの導電性材料で形成されている。接続部５３や接続配線５４の一部は、配線層５１の絶縁層４６内に設けられている。接続配線５４の一部や接続配線５５は、配線層５１の絶縁層５２内に設けられている。
　接続部５３は、読み出し回路２２を共有する複数のセンサ画素１２のそれぞれのフローティングディフュージョンＦＤに電気的に接続されている。読み出し回路２２を共有する４つのセンサ画素１２において、４つのフローティングディフュージョンＦＤは、素子分離部４３を介して互いに近接して配置されている。従って、４つのフローティングディフュージョンＦＤは、１つの接続部５３によって互いに電気的に接続されている。
　接続配線５４は、半導体基板２１の開口部を貫通して形成されており、半導体基板２１の法線方向に延びている。接続配線５４の一端は、接続部５３に接続されている。接続配線５４の他端は、後述の配線層６１内の接続配線６５に接続されている。第１基板１０および第２基板２０は、接続部５３および接続配線５４，５５によって互いに電気的に接続されている。接続配線６５は、増幅トランジスタＡＭＰのゲートおよび変換トランジスタＦＤＧのソースに接続されている。接続配線５５は、絶縁層５２を貫通して形成されており、絶縁層５２の法線方向に延びている。接続配線５５一端は、増幅トランジスタＡＭＰのゲートに接続されている。接続配線５５他端は、接続配線６５に接続されている。
　配線層５１は、さらに、センサ画素１２ごとに、転送トランジスタＴＲのゲート（転送ゲートＴＲＧ）に接続された接続配線５７と、接続配線５７に接続された接続配線５８とを有している。接続配線５７は、本開示の「ゲート配線」の一具体例に相当する。接続配線５７は、例えば、図５，図６に示したように、所定の方向（第１の方向Ｖ）に延在している。各接続配線５７は、例えば、ポリシリコン、タングステンもしくは銅などの導電性材料で形成されている。接続配線５８は、半導体基板２１の開口部を貫通して形成されており、半導体基板２１の法線方向に延びている。接続配線５８の一端は、接続配線５７に接続されている。接続配線５８の他端は、絶縁層５２内の配線を介して画素駆動線２３に電気的に接続されている。各接続配線５８は、例えば、ポリシリコン、タングステンもしくは銅などの導電性材料で形成されている。
　接続配線５８は、例えば、素子分離部４３と対向する領域（素子分離部４３の直上）に設けられている。接続配線５８は、例えば、素子分離部４３のうち、読み出し回路２２を共有する複数のセンサ画素１２の外縁を形成する箇所に設けられている。例えば、読み出し回路２２を共有する４つのセンサ画素１２（第１の撮像画素に含まれる４つのセンサ画素１２）と、第１の撮像画素に対して、第２の方向Ｈにおいて隣接する第２の撮像画素に含まれる４つのセンサ画素１２とに着目するとする。第２の方向Ｈは、第１の方向Ｖと直交する方向である。このとき、素子分離部４３のうち、第１の撮像画素と第２の撮像画素とを区画する部分と対向する領域（以下、「領域β」（図６参照）と称する。）には、領域βに接する４つのセンサ画素１２のそれぞれの接続配線５８が設けられている。つまり、領域Ａには、４つの接続配線５８が第１の方向Ｖと直交する第２の方向Ｈに並んで配置されている。
　また、例えば、図６に示した領域α１に着目するとする。領域α１は、特定の２つのセンサ画素１２における、一方のセンサ画素１２の接続配線５７（第１のゲート配線）と、他方のセンサ画素１２の接続配線５７（第２のゲート配線）との間の領域である。特定の２つのセンサ画素１２は、読み出し回路２２を共有する４つのセンサ画素１２のうち、第２の方向Ｈに並んで配置された２つのセンサ画素１２である。このとき、増幅トランジスタＡＭＰが、平面視において、領域α１に配置されている。
　また、例えば、図６に示したように、領域α２に着目するとする。領域α２は、第２の方向Ｈに並んで配置された２つのセンサ画素１２における、一方のセンサ画素１２の接続配線５７（第１のゲート配線）と、他方のセンサ画素１２の接続配線５７（第２のゲート配線）との間の領域である。このとき、選択トランジスタＳＥＬが、平面視において、領域α２に配置されている。
　また、例えば、図６に示したように、領域α３に着目するとする。領域α３は、第２の方向Ｈに並んで配置された２つのセンサ画素１２における、一方のセンサ画素１２の接続配線５７（第１のゲート配線）と、他方のセンサ画素１２の接続配線５７（第２のゲート配線）との間の領域である。このとき、リセットトランジスタＲＳＴおよび変換トランジスタＦＤＧが、平面視において、領域α３に配置されている。
　第２基板２０は、配線層５１（絶縁層５２）に接する配線層６１を更に有している。配線層６１は、第３基板３０の、第２基板２０側の面にも接している。配線層６１は、例えば、絶縁層６４と、絶縁層６４内に設けられた種々の配線（例えば、複数の画素駆動線２３、複数の垂直信号線２４および複数の接続配線６５）とを有している。各画素駆動線２３、各垂直信号線２４および各接続配線６５は、例えば、ポリシリコン、タングステンもしくは銅などの導電性材料で形成されている。
　配線層６１は、さらに、例えば、絶縁層６４内に複数のパッド電極６６を有している。各パッド電極６６は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属で形成されている。各パッド電極６６は、配線層６１の表面に露出している。各パッド電極６６は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。複数のパッド電極６６は、例えば、画素駆動線２３および垂直信号線２４ごとに１つずつ設けられている。
　第３基板３０は、例えば、半導体基板３１上に配線層６３を積層して構成されている。なお、第３基板３０は、第２基板２０に、表面側の面同士で貼り合わされていることから、第３基板３０内の構成について説明する際には、上下の説明が、図面での上下方向とは逆となっている。半導体基板３１は、シリコン基板で構成されている。第３基板３０は、半導体基板３１の表面側の部分にロジック回路３２が設けられた構成となっている。第３基板３０は、さらに、例えば、配線層６３上に配線層６２を有している。配線層６２は、例えば、絶縁層６８と、絶縁層６８内に設けられた複数のパッド電極６７を有している。複数のパッド電極６７は、ロジック回路３２と電気的に接続されている。各パッド電極６７は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属で形成されている。各パッド電極６７は、配線層６２の表面に露出している。各パッド電極６７は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。また、パッド電極６７は、必ずしも複数でなくてもよく、１つでもロジック回路３２と電気的に接続が可能である。第２基板２０および第３基板３０は、パッド電極６６，６７同士の接合によって、互いに電気的に接続されている。転送トランジスタＴＲのゲート（転送ゲートＴＧ）は、接続配線５８およびパッド電極６６，６７を介して、ロジック回路３２に電気的に接続されている。第３基板３０は、半導体基板２１の表面側に半導体基板３１の表面を向けて第２基板２０に貼り合わされている。
　図３，図４に示したように、第１基板１０と第２基板２０とは、接続配線５４，５８によって互いに電気的に接続されている。また、図３，図４に示したように、第２基板２０と第３基板３０とは、パッド電極６６，６７同士の接合によって互いに電気的に接続されている。ここで、読み出し回路２２は第２基板２０に形成され、ロジック回路３２は第３基板３０に形成されている。これにより、第２基板２０と第３基板３０とを互いに電気的に接続するための構造を、第１基板１０と第２基板２０とを互いに電気的に接続するための構造と比べて、配置や接続のためのコンタクトの数などをより自由なレイアウトで形成することが可能である。従って、第２基板２０と第３基板３０とを互いに電気的に接続するための構造として、パッド電極６６，６７同士の接合を用いることができる。
[製造方法] 
　次に、固体撮像素子１の製造方法について説明する。
　まず、半導体基板１１に、ｐウェル層４２や、素子分離部４３、ｐウェル層４４を形成する。次に、半導体基板１１に、フォトダイオードＰＤ、転送トランジスタＴＲ（転送ゲートＴＲＧ）およびフローティングディフュージョンＦＤを形成する（図７Ａ）。これにより、半導体基板１１に、センサ画素１２が形成される。その後、半導体基板１１上に、絶縁層４６ａを形成する（図７Ｂ）。このとき、絶縁層４６ａのうち、絶縁層４６ａの直上に、絶縁層４６ａの表面が露出する開口部Ｈ１を形成する。
　次に、開口部Ｈ１を含む絶縁層４６ａの表面に対して接続配線５７を形成する（図７Ｃ）。続いて、接続配線５７を埋め込むようにして絶縁層４６ｂを形成する（図７Ｄ）。これにより、半導体基板１１上に絶縁層４６が形成される。次に、絶縁層４６の表面に、読み出し回路２２の形成された半導体基板２１を配置する（図７Ｅ）。次に、半導体基板２１の所定の箇所に開口部Ｈ２，Ｈ３を形成する（図７Ｆ）。次に、開口部Ｈ２，Ｈ３を含む表面に対して絶縁層５２ａを形成した後、絶縁層５２ａのうち、開口部Ｈ３を埋め込む箇所に、開口部Ｈ３を貫通する開口部Ｈ４を形成する（図７Ｇ）。開口部Ｈ４の底面には、接続配線５７が露出している。
　次に、開口部Ｈ４を埋め込むようにして接続配線５８を形成する（図７Ｈ）。次に、接続配線５８を含む表面に対して絶縁層５２ｂを形成する。これにより、半導体基板２１上に絶縁層５２が形成される。次に、絶縁層５２のうち、開口部Ｈ２を埋め込む箇所に、開口部Ｈ２を貫通する開口部Ｈ５を形成する（図７Ｉ）。開口部Ｈ５の底面には、接続部５３が露出している。次に、開口部Ｈ５を埋め込むようにして接続配線５４を形成する（図７Ｊ）。次に、絶縁層５２の表面に、接続配線５４に接する接続配線６５を形成する（図７Ｋ）。その後、配線層６１を形成し、配線層６１上に第３基板３０を貼り合わせる。このようにして、固体撮像素子１が製造される。
[効果]
　次に、本実施の形態に係る固体撮像素子１の効果について説明する。
　従来、２次元構造の固体撮像素子の１画素あたりの面積の微細化は、微細プロセスの導入と実装密度の向上によって実現されてきた。近年、固体撮像素子の更なる小型化および画素の高密度化を実現するため、３次元構造の固体撮像素子が開発されている。３次元構造の固体撮像素子では、例えば、複数の光電変換部を有する半導体基板と、各光電変換部で得られた電荷のレベルに応じた電圧の信号を生成する増幅トランジスタを有する半導体基板とが互いに積層されている（例えば、特許文献１参照）。ところで、従来の固体撮像素子では、画素の高密度化に伴い、画素内部の信号同士が干渉し合い、ノイズ特性が悪化するおそれがある。このような問題は、固体撮像素子に限らず、光電変換素子全般において生じ得る。
　一方、本実施の形態では、読み出し回路２２を構成する一のトランジスタ（画素トランジスタ）が、平面視において、互いに隣接する２本の接続配線５７（第１のゲート配線，第２のゲート配線）の間の領域（例えば、領域α１，α２，α３）に配置されている。これにより、例えば、接続配線５７が画素トランジスタの直下に配置されている場合と比べて、接続配線５７に印加された信号が、画素トランジスタに干渉する可能性が低減される。その結果、画素トランジスタのノイズ特性の悪化を抑制することができる。
　また、本実施の形態では、増幅トランジスタＡＭＰが、素子分離部４３のうち、互いに隣接する２つのセンサ画素１２を区画する部分と対向する領域に設けられている。これにより、半導体基板２１において、読み出し回路２２を形成するための十分なスペースを確保することができる。
　また、本実施の形態では、互いに隣接する２本の接続配線５７（第１のゲート配線，第２のゲート配線）は、増幅トランジスタＡＭＰを間にして互いに対向する第２の方向Ｈと交差する第１の方向Ｖに延在している。これにより、例えば、接続配線５７が増幅トランジスタＡＭＰの直下に配置されている場合と比べて、接続配線５７に印加された信号が、増幅トランジスタＡＭＰに干渉する可能性が低減される。その結果、増幅トランジスタＡＭＰのノイズ特性の悪化を抑制することができる。
＜２．変形例＞
　以下に、上記実施の形態に係る固体撮像素子１の変形例について説明する。
[変形例Ａ]
　上記実施の形態において、配線層５１における絶縁層４６内に、例えば、図８、図９、図１０に示したような導電層５９が設けられていてもよい。なお、図９には、図８のＳｅｃ１に対応する箇所の水平断面構成例が示されている。図１０には、図８のＳｅｃ２に対応する箇所の水平断面構成例が示されている。導電層５９は、増幅トランジスタＡＭＰ（特に増幅トランジスタＡＭＰのチャネル領域）と対向する領域に設けられている。これにより、増幅トランジスタＡＭＰは、半導体基板１１側からの信号が増幅トランジスタＡＭＰに干渉する可能性が低減される。その結果、増幅トランジスタＡＭＰのノイズ特性の悪化を抑制することができる。
　また、本変形例において、導電層５９が、例えば、図８に示したように、接続配線５４に接続されていてもよい。このようにした場合には、接続配線５４を介して導電層５９の電位を制御することができる。接続配線５４の電位は、例えば、電源線ＶＤＤの電位となっていてもよいし、グラウンド電位となっていてもよい。
[変形例Ｂ]
　第２の方向Ｈにおいて互いに隣接する２本の接続配線５７のうち一方の接続配線５７（第１のゲート配線）に着目する。このとき、上記実施の形態およびその変形例において、第１のゲート配線が、例えば、図１１、図１２に示したように、第１のゲート配線が接続されたセンサ画素１２を含む複数のセンサ画素１２の各々の転送トランジスタＴＧのゲート（転送ゲートＴＲＧ）に接続されていてもよい。また、第２の方向Ｈにおいて互いに隣接する２本の接続配線５７のうち他方の接続配線５７（第２のゲート配線）に着目する。このとき、上記実施の形態およびその変形例において、第２のゲート配線が、例えば、図１１、図１２に示したように、第２のゲート配線が接続されたセンサ画素１２を含む複数のセンサ画素１２の各々の転送トランジスタＴＧのゲート（転送ゲートＴＲＧ）に接続されていてもよい。これにより、実施の形態およびその変形例と比べて、第１基板１０と第２基板２０とを互いに電気的に接続する垂直配線（接続配線５８）の数を減らすことができる。その結果、半導体基板２１において、読み出し回路２２を形成するための十分なスペースを確保することができる。
[変形例Ｃ]
　互いに隣接する２つの撮像画素のうちの、一方の撮像画素に含まれるセンサ画素１２の転送トランジスタＴＲのゲートを第１のゲートと称し、他方の撮像画素に含まれるセンサ画素１２の転送トランジスタＴＲのゲートを第２のゲートと称するとする。このとき、上記実施の形態およびその変形例において、接続配線５７が、例えば、図１３に示したように、第１のゲートと第２のゲートとを互いに接続するように構成されていてもよい。このようにした場合には、センサ画素１２ごとに１本ずつ接続配線５７を設けた場合と比べて、接続配線５７の数を減らすことができる。その結果、半導体基板２１において、読み出し回路２２を形成するための十分なスペースを確保することができる。
　互いに隣接する２つの撮像画素のうち、一方の撮像画素に含まれる２つのセンサ画素１２の転送トランジスタＴＲのゲートを第３のゲートと称し、他方の撮像画素に含まれる２つのセンサ画素１２の転送トランジスタＴＲのゲートを第４のゲートと称するとする。このとき、上記実施の形態およびその変形例において、２本の接続配線５７が、例えば、図１４に示したように、２つの第３のゲートと２つの第４のゲートとを互いに接続するように構成されていてもよい。このようにした場合には、センサ画素１２ごとに１本ずつ接続配線５７を設けた場合と比べて、接続配線５７の数を減らすことができる。その結果、半導体基板２１において、読み出し回路２２を形成するための十分なスペースを確保することができる。
[変形例Ｄ]
　上記変形例Ｄにおいて、導電層５９が、例えば、図１５に示したように、増幅トランジスタＡＭＰ全体と対向する領域に設けられていてもよい。このようにした場合には、半導体基板１１側からの信号が増幅トランジスタＡＭＰに干渉する可能性がより一層低減される。その結果、増幅トランジスタＡＭＰのノイズ特性の悪化をより一層抑制することができる。
[変形例Ｅ]
　上記変形例Ｄにおいて、導電層５９が、例えば、図１６に示したように、接続配線５４等の他の導電体と絶縁分離されていてもよい。このとき、導電層５９は、フローティングとなっている。このようにした場合であっても、半導体基板１１側からの信号が増幅トランジスタＡＭＰに干渉する可能性が低減される。その結果、増幅トランジスタＡＭＰのノイズ特性の悪化を抑制することができる。
[変形例Ｅ]
　上記実施の形態およびその変形例において、１つの読み出し回路２２が、例えば、図１７に示したように、１つのセンサ画素１２だけに接続されていてもよい。このようにした場合であっても、上記実施の形態およびその変形例と同様に、接続配線５７に印加された信号が、画素トランジスタに干渉する可能性が低減される。その結果、画素トランジスタのノイズ特性の悪化を抑制することができる。
[変形例Ｆ]
　上記実施の形態およびその変形例において、増幅トランジスタＡＭＰがＦｉｎＦＥＴによって構成されていてもよい。増幅トランジスタＡＭＰは、例えば、図１８に示したように、半導体基板２１に対する選択エッチングにより形成された開口の内側面内にチャネル領域、ソース領域およびドレイン領域を有している。つまり、増幅トランジスタＡＭＰは、半導体基板２１の表面と交差する面内にチャネル領域、ソース領域およびドレイン領域を有している。増幅トランジスタＡＭＰは、さらに、チャネル領域に接するゲート絶縁膜８２を有しており、このゲート絶縁膜８２を介してチャネル領域と対向するゲート電極８１を有している。このように、増幅トランジスタＡＭＰがＦｉｎＦＥＴによって構成されていている場合であっても、上記実施の形態およびその変形例と同様に、接続配線５７に印加された信号が、画素トランジスタに干渉する可能性が低減される。その結果、画素トランジスタのノイズ特性の悪化を抑制することができる。
　＜３．適用例＞
　図１９は、上記実施の形態およびその変形例に係る固体撮像素子１を備えた撮像システム２の概略構成の一例を表したものである。
　撮像システム２は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム２は、例えば、上記実施の形態およびその変形例に係る固体撮像素子１、光学系１４１、シャッタ装置１４２、制御回路１４３、ＤＳＰ回路１４４、フレームメモリ１４５、表示部１４６、記憶部１４７、操作部１４８および電源部１４９を備えている。撮像システム２において、上記実施の形態およびその変形例に係る固体撮像素子１、ＤＳＰ回路１４４、フレームメモリ１４５、表示部１４６、記憶部１４７、操作部１４８および電源部１４９は、バスライン１５０を介して相互に接続されている。
　光学系１４１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子１に導き、固体撮像素子１の受光面に結像させる。シャッタ装置１４２は、光学系１４１および固体撮像素子１の間に配置され、制御回路１４３の制御に従って、固体撮像素子１への光照射期間および遮光期間を制御する。固体撮像素子１は、光学系１４１およびシャッタ装置１４２を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子１に蓄積された信号電荷は、画素信号（画像データ）として、制御回路１４３から供給される駆動信号（タイミング信号）に従ってＤＳＰ回路１４４に転送される。つまり、固体撮像素子１は、光学系１４１およびシャッタ装置１４２を介して入射された像光（入射光）を受光し、受光した像光（入射光）に応じた画素信号をＤＳＰ回路１４４に出力する。制御回路１４３は、固体撮像素子１の転送動作、および、シャッタ装置１４２のシャッタ動作を制御する駆動信号を出力して、固体撮像素子１およびシャッタ装置１４２を駆動する。
　ＤＳＰ回路１４４は、固体撮像素子１から出力される画素信号（画像データ）を処理する信号処理回路である。フレームメモリ１４５は、ＤＳＰ回路１４４により処理された画像データを、フレーム単位で一時的に保持する。表示部１４６は、例えば、液晶パネルや有機EL（Electro  Luminescence）パネル等のパネル型表示装置からなり、固体撮像素子１で撮像された動画又は静止画を表示する。記憶部１４７は、固体撮像素子１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部１４８は、ユーザによる操作に従い、撮像システム２が有する各種の機能についての操作指令を発する。電源部１４９は、固体撮像素子１、ＤＳＰ回路１４４、フレームメモリ１４５、表示部１４６、記憶部１４７および操作部１４８の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　本適用例では、上記実施の形態およびその変形例に係る固体撮像素子１が撮像システム２に適用される。これにより、固体撮像素子１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム２を提供することができる。
　＜４．応用例＞
[応用例１]
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２１は、撮像部１２０３１の設置位置の例を示す図である。
　図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る固体撮像素子１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の効率変換の低下を抑制することができるので、高画質な移動体制御システムを提供することができる。
[応用例２]
　図２２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２３は、図２２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２の効率変換の低下を抑制することができるので、高画質な内視鏡１１１００を提供することができる。
　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　本開示は、例えば、撮像素子に限られるものではなく、例えば、半導体素子にも適用可能である。例えば、上記実施の形態およびその変形例に係る固体撮像素子１の構成要素を、半導体素子に適用することが可能である。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　画素ごとに、光電変換部と、前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部と、前記信号電荷を前記光電変換部から前記電荷蓄積部に転送する転送トランジスタとが設けられた第１半導体層と、
　１もしくは複数の前記画素ごとに、前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタが設けられ、かつ、前記第１半導体層に積層された第２半導体層と、
　前記第１半導体層と前記第２半導体層との間に設けられ、前記画素ごとに、前記転送トランジスタのゲートに接続されたゲート配線が絶縁層内に設けられた配線層と
　を備え、
　前記画素トランジスタが、平面視において、互いに隣接する２つの前記画素である第１の画素および第２の画素における、前記第１の画素に含まれる前記転送トランジスタのゲートに接続された第１のゲート配線と、前記第２の画素に含まれる前記転送トラジスタのゲートに接続された第２のゲート配線との間の領域に配置されている
　光電変換素子。
（２）
　前記画素トランジスタは、前記信号電荷のレベルに応じた信号電圧を生成する増幅トランジスタ、前記電荷蓄積部の電位を所定の電位にリセットするリセットトランジスタ、前記信号電圧の出力タイミングを制御する選択トランジスタ、および前記信号電荷の変化量に対する前記信号電圧の感度を制御する変換トランジスタのうち少なくとも１つである
　（１）に記載の光電変換素子。
（３）
　前記第１半導体層は、前記画素ごとに、前記光電変換部、前記電荷蓄積部および前記転送トランジスタを分離する素子分離部を有し、
　前記画素トランジスタは、前記増幅トランジスタであり、前記素子分離部のうち、前記第１の画素と前記第２の画素とを区画する部分と対向する領域に設けられている
　（１）に記載の光電変換素子。
（４）
　前記第１のゲート配線および前記第２のゲート配線は、前記画素トランジスタを間にして互いに対向する方向と交差する方向に延在している
　（３）に記載の光電変換素子。
（５）
　前記第１半導体層は、前記画素トランジスタと対向する領域に導電層を更に有する
　（３）に記載の光電変換素子。
（６）
　前記配線層は、前記電荷蓄積部と前記画素トランジスタとを電気的に接続する垂直配線を有し、
　前記導電層は、前記垂直配線に接続されている
　（５）に記載の光電変換素子。
（７）
　前記導電層は、フローティングとなっている
　（５）に記載の光電変換素子。
（８）
　前記第１のゲート配線は、前記第１の画素を含む複数の前記画素の各々の前記転送トランジスタのゲートに接続され、
　前記第２のゲート配線は、前記第２の画素を含む複数の前記画素の各々の前記転送トランジスタのゲートに接続されている
　（４）に記載の光電変換素子。
（９）
　光電変換素子を備え、
　前記光電変換素子は、
　画素ごとに、光電変換部と、前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部と、前記信号電荷を前記光電変換部から前記電荷蓄積部に転送する転送トランジスタとが設けられた第１半導体層と、
　１もしくは複数の前記画素ごとに、前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタが設けられ、かつ、前記第１半導体層に積層された第２半導体層と、
　前記第１半導体層と前記第２半導体層との間に設けられ、前記画素ごとに、前記転送トランジスタのゲートに接続されたゲート配線が絶縁層内に設けられた配線層と
　を有し、
　前記画素トランジスタが、平面視において、互いに隣接する２つの前記画素である第１の画素および第２の画素における、前記第１の画素に含まれる前記転送トランジスタのゲートに接続された第１のゲート配線と、前記第２の画素に含まれる前記転送トラジスタのゲートに接続された第２のゲート配線との間の領域に配置されている
　電子機器。
　本開示の第１の側面に係る光電変換素子、および本開示の第２の側面に係る電子機器では、画素トランジスタが、平面視において、第１のゲート配線と第２のゲート配線との間の領域に配置されている。これにより、例えば、第１のゲート配線や第２のゲート配線が画素トランジスタの直下に配置されている場合と比べて、第１のゲート配線や第２のゲート配線に印加された信号が画素トランジスタに干渉する可能性が低減される。その結果、画素トランジスタのノイズ特性の悪化を抑制することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０２１年２月１２日に出願された日本特許出願番号第２０２１－０２０５６１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (9)

  1. 　画素ごとに、光電変換部と、前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部と、前記信号電荷を前記光電変換部から前記電荷蓄積部に転送する転送トランジスタとが設けられた第１半導体層と、
    　１もしくは複数の前記画素ごとに、前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタが設けられ、かつ、前記第１半導体層に積層された第２半導体層と、
    　前記第１半導体層と前記第２半導体層との間に設けられ、前記画素ごとに、前記転送トランジスタのゲートに接続されたゲート配線が絶縁層内に設けられた配線層と
    　を備え、
    　前記画素トランジスタが、平面視において、互いに隣接する２つの前記画素である第１の画素および第２の画素における、前記第１の画素に含まれる前記転送トランジスタのゲートに接続された第１のゲート配線と、前記第２の画素に含まれる前記転送トラジスタのゲートに接続された第２のゲート配線との間の領域に配置されている
    　光電変換素子。
  2. 　前記画素トランジスタは、前記信号電荷のレベルに応じた信号電圧を生成する増幅トランジスタ、前記電荷蓄積部の電位を所定の電位にリセットするリセットトランジスタ、前記信号電圧の出力タイミングを制御する選択トランジスタ、および前記信号電荷の変化量に対する前記信号電圧の感度を制御する変換トランジスタのうち少なくとも１つである
    　請求項１に記載の光電変換素子。
  3. 　前記第１半導体層は、前記画素ごとに、前記光電変換部、前記電荷蓄積部および前記転送トランジスタを分離する素子分離部を有し、
    　前記画素トランジスタは、前記増幅トランジスタであり、前記素子分離部のうち、前記第１の画素と前記第２の画素とを区画する部分と対向する領域に設けられている
    　請求項１に記載の光電変換素子。
  4. 　前記第１のゲート配線および前記第２のゲート配線は、前記画素トランジスタを間にして互いに対向する方向と交差する方向に延在している
    　請求項３に記載の光電変換素子。
  5. 　前記第１半導体層は、前記画素トランジスタと対向する領域に導電層を更に有する
    　請求項３に記載の光電変換素子。
  6. 　前記配線層は、前記電荷蓄積部と前記画素トランジスタとを電気的に接続する垂直配線を有し、
    　前記導電層は、前記垂直配線に接続されている
    　請求項５に記載の光電変換素子。
  7. 　前記導電層は、フローティングとなっている
    　請求項５に記載の光電変換素子。
  8. 　前記第１のゲート配線は、前記第１の画素を含む複数の前記画素の各々の前記転送トランジスタのゲートに接続され、
    　前記第２のゲート配線は、前記第２の画素を含む複数の前記画素の各々の前記転送トランジスタのゲートに接続されている
    　請求項４に記載の光電変換素子。
  9. 　光電変換素子を備え、
    　前記光電変換素子は、
    　画素ごとに、光電変換部と、前記光電変換部で発生した信号電荷が蓄積される電荷蓄積部と、前記信号電荷を前記光電変換部から前記電荷蓄積部に転送する転送トランジスタとが設けられた第１半導体層と、
    　１もしくは複数の前記画素ごとに、前記電荷蓄積部の前記信号電荷を読み出す画素トランジスタが設けられ、かつ、前記第１半導体層に積層された第２半導体層と、
    　前記第１半導体層と前記第２半導体層との間に設けられ、前記画素ごとに、前記転送トランジスタのゲートに接続されたゲート配線が絶縁層内に設けられた配線層と
    　を有し、
    　前記画素トランジスタが、平面視において、互いに隣接する２つの前記画素である第１の画素および第２の画素における、前記第１の画素に含まれる前記転送トランジスタのゲートに接続された第１のゲート配線と、前記第２の画素に含まれる前記転送トラジスタのゲートに接続された第２のゲート配線との間の領域に配置されている
    　電子機器。
PCT/JP2022/001854 2021-02-12 2022-01-19 光電変換素子および電子機器 WO2022172711A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112022001031.2T DE112022001031T5 (de) 2021-02-12 2022-01-19 Fotoelektrisches umwandlungselement und elektronische vorrichtung
JP2022581283A JPWO2022172711A1 (ja) 2021-02-12 2022-01-19
KR1020237025017A KR20230138460A (ko) 2021-02-12 2022-01-19 광전 변환 소자 및 전자 기기
US18/263,928 US20240088191A1 (en) 2021-02-12 2022-01-19 Photoelectric conversion device and electronic apparatus
CN202280009143.1A CN116686077A (zh) 2021-02-12 2022-01-19 光电转换元件及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-020561 2021-02-12
JP2021020561 2021-02-12

Publications (1)

Publication Number Publication Date
WO2022172711A1 true WO2022172711A1 (ja) 2022-08-18

Family

ID=82838707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/001854 WO2022172711A1 (ja) 2021-02-12 2022-01-19 光電変換素子および電子機器

Country Status (6)

Country Link
US (1) US20240088191A1 (ja)
JP (1) JPWO2022172711A1 (ja)
KR (1) KR20230138460A (ja)
CN (1) CN116686077A (ja)
DE (1) DE112022001031T5 (ja)
WO (1) WO2022172711A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189664A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033047A (ja) * 2012-08-02 2014-02-20 Nikon Corp 固体撮像装置、及び撮像装置
JP2014060453A (ja) * 2013-12-18 2014-04-03 Sony Corp 固体撮像装置及び電子機器
JP2020191334A (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7144657B2 (ja) 2019-07-26 2022-09-30 豊田合成株式会社 ステアリングホイール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033047A (ja) * 2012-08-02 2014-02-20 Nikon Corp 固体撮像装置、及び撮像装置
JP2014060453A (ja) * 2013-12-18 2014-04-03 Sony Corp 固体撮像装置及び電子機器
JP2020191334A (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189664A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置

Also Published As

Publication number Publication date
DE112022001031T5 (de) 2023-11-23
CN116686077A (zh) 2023-09-01
US20240088191A1 (en) 2024-03-14
KR20230138460A (ko) 2023-10-05
JPWO2022172711A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
US11942502B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
WO2020189534A1 (ja) 撮像素子および半導体素子
US20220254819A1 (en) Solid-state imaging device and electronic apparatus
WO2021106732A1 (ja) 撮像装置および電子機器
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
US20220246653A1 (en) Solid-state imaging element and solid-state imaging element manufacturing method
WO2022009627A1 (ja) 固体撮像装置および電子機器
WO2021124974A1 (ja) 撮像装置
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2019181466A1 (ja) 撮像素子、電子機器
WO2022270039A1 (ja) 固体撮像装置
WO2023248925A1 (ja) 撮像素子及び電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
WO2022249678A1 (ja) 固体撮像装置およびその製造方法
WO2023106316A1 (ja) 受光装置
WO2023106308A1 (ja) 受光装置
WO2024024269A1 (ja) 固体撮像装置およびその製造方法
WO2023248926A1 (ja) 撮像素子及び電子機器
WO2023047631A1 (ja) 光検出素子及び光検出装置
WO2024202748A1 (ja) 光検出装置および電子機器
WO2023058352A1 (ja) 固体撮像装置
WO2024127853A1 (ja) 光検出装置及び電子機器
US20240038807A1 (en) Solid-state imaging device
WO2023188899A1 (ja) 光検出装置及び電子機器
WO2023079835A1 (ja) 光電変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752543

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280009143.1

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2022581283

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18263928

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112022001031

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22752543

Country of ref document: EP

Kind code of ref document: A1