JP2020191334A - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP2020191334A
JP2020191334A JP2019094699A JP2019094699A JP2020191334A JP 2020191334 A JP2020191334 A JP 2020191334A JP 2019094699 A JP2019094699 A JP 2019094699A JP 2019094699 A JP2019094699 A JP 2019094699A JP 2020191334 A JP2020191334 A JP 2020191334A
Authority
JP
Japan
Prior art keywords
layer
substrate
solid
modified layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019094699A
Other languages
English (en)
Inventor
日出登 橋口
Hideto Hashiguchi
日出登 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019094699A priority Critical patent/JP2020191334A/ja
Priority to US17/608,962 priority patent/US20220216246A1/en
Priority to PCT/JP2020/015447 priority patent/WO2020235234A1/ja
Publication of JP2020191334A publication Critical patent/JP2020191334A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】接合の信頼性の更なる向上が実現され得る固体撮像装置を提供すること。【解決手段】第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。【選択図】図２

Description

本技術は、固体撮像装置及び電子機器に関する。
近年、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などのモバイル機器等は、益々普及が進んでおり、その中心部品である固体撮像装置（イメージセンサ）の需要は益々高まっている。そのような状況下で、固体撮像装置（イメージセンサ）の更なる高集積化、小型化、画素の高密度化等を実現するために、素子や配線がそれぞれに形成された２枚以上の基板を貼り合わせた固体撮像装置の技術開発が盛んに行われている。
例えば、特許文献１及び２では、素子や配線がそれぞれに形成された２枚以上の基板（２つの半導体部材）の接合の信頼性の向上を図った技術が提案されている。
特開２０１２−２５６７３６号公報 特開２０１３−０３８１１２号公報
しかしながら、特許文献１及び２で提案された技術では、２枚以上の基板を貼り合わせた固体撮像装置の更なる接合の信頼性を図れないおそれがある。
そこで、本技術は、このような状況に鑑みてなされたものであり、接合の信頼性の更なる向上が実現され得る固体撮像装置、及びその固体撮像装置を搭載した電子機器を提供することを主目的とする。
本発明者らは、上述の目的を解決するために鋭意研究を行った結果、接合の信頼性の更なる向上の実現に成功し、本技術を完成するに至った。
すなわち、本技術では、第１の側面として、
第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層がＳｉＯＣを含んでよく、
前記第２低誘電率層がＳｉＯＣを含んでよく、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有してよく、
前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出していてよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされていてよく、
前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされていてよく、
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされていてよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有してよく、
前記第１基板が有する前記第１電極が、該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよく、さらに、
前記第１基板が有する前記第１電極が、前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてもよい。
本技術の第１の側面に係る固体撮像装置において、
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有してよく、
前記第１基板が有する前記第１電極が、該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよい。
また、本技術では、第２の側面として、
第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
該改質層の親水性は、該低誘電率層の親水性よりも高く、
該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。
本技術の第２の側面に係る固体撮像装置において、
前記低誘電率層がＳｉＯＣを含んでよく、
前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
本技術の第２の側面に係る固体撮像装置において、
前記低誘電率層がＳｉＯＣを含んでよく、
前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第２の側面に係る固体撮像装置において、
前記低誘電率層がＳｉＯＣを含んでよく、
前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
前記改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
本技術の第２の側面に係る固体撮像装置において、
前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有してよく、
前記第１接合面及び／又は前記接合面には、前記絶縁性薄膜が露出していてよい。
本技術の第２の側面に係る固体撮像装置において、
前記低誘電率層が、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。
本技術の第２の側面に係る固体撮像装置において、
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされていてよく、
前記第１接合面と前記第２接合面とが、前記絶縁層及び前記第２電極を介して貼り合わされていてよく、
前記第１接合面と前記第２接合面とが、前記第１電極及び前記改質層を介して貼り合わされていてよい。
本技術の第２の側面に係る固体撮像装置において、
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有してよく、
前記第１基板が有する前記第１電極が、該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよく、さらに、
前記第１基板が有する前記第１電極が、前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてもよい。
本技術の第２の側面に係る固体撮像装置において、
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有してよく、
前記第１基板が有する前記第１電極が、該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよい。
さらに、本技術では、本技術の第１の側面に係る固体撮像装置又は本技術の第２の側面に係るに係る固体撮像装置が搭載された、電子機器を提供する。
本技術によれば、接合の信頼性の更なる向上が実現され得る。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した第１の実施形態の固体撮像装置の構成例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第２の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第２の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第３の実施形態の固体撮像装置の構成例を示す斜視図である。 本技術を適用した第４の実施形態の固体撮像装置の構成例を示す斜視図である。 本技術を適用した第５の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第６の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第７の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第７の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す図である。 固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の概念図である。 図１９に示される固体撮像装置における第１半導体チップ側の回路及び第２半導体チップ側の回路の具体的な構成を示す回路図である。 本技術を適用した第１〜第７の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した固体撮像装置を利用した撮像装置及び電子機器の構成を説明する図である。 適用例１（内視鏡手術システム）の概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 適用例２（移動体）における車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
説明は以下の順序で行う。
１．本技術の概要
２．第１の実施形態（固体撮像装置の例１及び固体撮像装置の例１の製造方法）
３．第２の実施形態（固体撮像装置の例２及び固体撮像装置の例２の製造方法）
４．第３の実施形態（固体撮像装置の例３）
５．第４の実施形態（固体撮像装置の例４）
６．第５の実施形態（固体撮像装置の例５及び固体撮像装置の例５の製造方法）
７．第６の実施形態（固体撮像装置の例６及び固体撮像装置の例６の製造方法）
８．第７の実施形態（固体撮像装置の例７及び固体撮像装置の例７の製造方法）
９．第８の実施形態（電子機器の例）
１０．本技術を適用した固体撮像装置の使用例
１１．本技術を適用した固体撮像装置の適用例
＜１．本技術の概要＞
まず、本技術の概要について説明をする。
固体撮像装置は、例えば、画素部（画素領域）が設けられたセンサ基板（第１基板）と、固体撮像装置の動作に係る各種信号処理を実行するロジック回路等の周辺回路部が搭載された回路基板（第２基板）とが積層された構造を有する。２枚の基板は平坦な面どうしが直接接合されており、各基板の配線間にある接合面では例えばＣｕからなる電極と、例えばlow-k材料のＳｉＯＣからなる低誘電率層（絶縁膜）の領域が存在する。
ハイブリッド接合(例えば、ＣｕＣｕ接合)によって積層された固体撮像装置（デバイス）では、電極周囲のパッシベーション膜として、ＳｉＯＣなどのｌｏｗ−ｋ膜（低誘電率層）を使うことで電極間の容量低減が可能であるが、炭素原子（Ｃ）が多いＳｉＯＣなどはＳｉＯ２に比べると一般に親水性が低く、膜表面のＯＨ基が少ない。そのため複数の基板の接合時に、向かい合う基板表面にあるＯＨ基同士の脱水が起きにくくなり、例えば、ＳｉＯ２に比べて基板間（例えば、２枚の基板の接合部近傍）でＳｉ−Ｏ−Ｓｉ結合が少なくなるため、接合強度が低くなる場合がある。
図１７は、固体撮像装置の構成例を示す断面図である。図１７（ａ）は固体撮像装置１１０の断面図であり、図１７（ｂ）は、図１７（ａ）に示されるＹ４部分の拡大断面図である。
図１７（ａ）及び（ｂ）に示されるように、固体撮像装置１１０が備える第１基板は、第１電極１３−１と、第１低誘電率層２−１と、第１電極１３−１及び第１低誘電率層２−１が露出した第１接合面Ｐ１と、を有し、さらに、第１低誘電率層２−１上（図１７（ａ）の上方向）に形成されたＳｉＮ層３−１と、ＳｉＮ層３−１上（図１７（ａ）の上方向）に形成された第１低誘電率層４−１と、第１低誘電率層４−１上（図１７（ａ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図１７（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線１０−１が埋め込めれており、第１配線１０−１は第１電極１３−１と接続している。第１電極１３−１は、ビア１１−１とトレンチ１２−１とから構成されている。
固体撮像装置１１０が備える第２基板は、第２電極１３−２と、第２低誘電率層２−２と、第２電極１３−２及び第２低誘電率層２−２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２−２上（図１７（ａ）の下方向）に形成されたＳｉＮ層３−２と、ＳｉＮ層３−２上（図１７（ａ）の下方向）に形成された第２低誘電率層４−２と、第２低誘電率層４−２上（図１７（ａ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図１７（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線１０−２が埋め込めれており、第２配線１０−２は第２電極１３−２と接続している。第２電極１３−２は、ビア１１−２とトレンチ１２−２とから構成されている。
第１電極１３−１及び第１配線１０−１と、第１低誘電率層２−１、ＳｉＮ層３−１、第１低誘電率層４−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極１３−２及び第２配線１０−２と、第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１１０は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
図１７（ａ）中に示されるＺ２の領域においては、低誘電率層（Ｌｏｗ−ｋ膜）であるＳｉｏＣをパッシベーションとして使うことで隣り合う電極間（例えば、第１電極１３−１同士、第２電極１３−２同士）の容量が低減する。しかしながら、図１７（ａ）及び（ｂ）中に示される接合部Ｐの近傍（第１接合面Ｐ１及び第２接合面Ｐ２を含む。）では、親水性の低いＳｉＯＣ表面はＯＨ基が少ないため、Ｓｉ−Ｏ−Ｓ１結合があまり形成されず、接合強度が低い場合がある。
本技術は、上記に鑑みてなされたものである。本技術は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置であり、本技術に係る固体撮像装置においては、第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術によれば、２つ以上の基板の接合の信頼性の更なる向上が実現され、より詳しくは、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得、また、本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
次に、本技術について、図１を用いて具体的に説明をする。
図１は、本技術を適用した固体撮像装置の構成例を示す図である。図１（ａ）は、固体撮像装置１００−１の断面図であり、図１（ｂ）は、図１（ａ）に示されるＹ１部分の拡大断面図であり、図１（Ｃ−１）は、第２基板の接合面Ｐ２からの深さ方向（図１（ｂ）中で下方向、矢印Ｑ）（横軸）に対する酸素（Ｏ）濃度のプロファイル（Ｐｒｏｆｉｌｅ）（縦軸）であり、図１（Ｃ−２）は、第２基板の接合面Ｐ２からの深さ方向（図１（ｂ）中で下方向、矢印Ｑ）（横軸）に対する炭素（Ｃ）濃度のプロファイル（Ｐｒｏｆｉｌｅ）（縦軸）である。
図１（ａ）及び（ｂ）に示されるように、固体撮像装置１００−１が備える第１基板は、第１電極１３−１と、第１改質層１−１と、第１改質層１−１上（図１（ａ）の上方向）に形成された第１低誘電率層２−１と、第１電極１３−１及び第１改質層１−１が露出した第１接合面Ｐ１と、を有し、さらに、第１低誘電率層２−１上（図１（ａ）の上方向）に形成されたＳｉＮ層３−１と、ＳｉＮ層３−１上（図１（ａ）の上方向）に形成された第１低誘電率層４−１と、第１低誘電率層４−１上（図１（ａ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図１（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線１０−１が埋め込めれており、第１配線１０−１は第１電極１３−１と接続している。第１電極１３−１は、ビア１１−１とトレンチ１２−１とから構成されている。
固体撮像装置１００−１が備える第２基板は、第２電極１３−２と、第２改質層１−２と、第２改質層１−２上（図１（ａ）の下方向）に形成された第２低誘電率層２−２と、第２電極１３−２及び第２改質層１−２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２−２上（図１（ａ）の下方向）に形成されたＳｉＮ層３−２と、ＳｉＮ層３−２上（図１（ａ）の下方向）に形成された第２低誘電率層４−２と、第２低誘電率層４−２上（図１（ａ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図１（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線１０−２が埋め込めれており、第２配線１０−２は第２電極１３−２と接続している。第２電極１３−２は、ビア１１−２とトレンチ１２−２とから構成されている。
第１電極１３−１及び第１配線１０−１と、第１改質層１−１、第１低誘電率層２−１、ＳｉＮ層３−１、第１低誘電率層４−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極１３−２及び第２配線１０−２と、第２改質層１−２、第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１００−１１は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
図１（Ｃ−１）及び（Ｃ−２）に示されるように、第１基板の第１接合面Ｐ１及び第２基板の第２接合面Ｐ２の付近には炭素（Ｃ）の濃度が低い第１低誘電率層２−１及び第２低誘電率層２０２（ｌｏｗ−ｋ膜）由来の第１改質層１−１及び第２改質層１−２が形成されており、第１改質層１−１及び第２改質層１−２は、第１接合面Ｐ１及び第２接合面Ｐ２に向かって炭素（Ｃ）濃度が減少する（漸減するとも言える。）構造であり、また、酸素（Ｏ）濃度が増加する（漸増するとも言える。）構造である。第１基板及び第２基板は、第１電極１３−１及び第１改質層１−１が露出した第１接合面Ｐ１と、第２電極１３−２及び第２改質層１−２が露出した第２接合面Ｐ２とを貼り合わせて接合される。第１改質層１−１及び第２改質層１−２はＳｉＯＣに比べて表面にＯＨ基が多くあるため、第１基板と第２基板との接合部Ｐ近傍に、Ｓｉ−Ｏ-Ｓｉ結合が多く作られ、接合強度を増すことができる。
次に、本技術を適用し得る固体撮像装置の全体の構成例（第１の構成例〜第５の構成例）について説明をする。
＜第１の構成例＞
図１４は、本技術を適用した固体撮像装置の第１の構成例を示す断面図である。
図１４に示される半導体装置１ｅは、上述したようにセンサ基板２ｅ（第１基板）と回路基板７ｅ（第２基板）とを積層させた状態で貼り合わせた３次元構造の固体撮像装置である。センサ基板２ｅは、半導体層２ａｅと、半導体層２ａｅにおける回路基板７ｅ側の面上に配置された配線層２ｂｅおよび電極層２ｃｅとで構成されている。回路基板７ｅは、半導体層７ａｅと、半導体層７ａｅにおけるセンサ基板２ｅ側の面上に配置された第１配線層７ｂｅ、第２配線層７ｃｅ、および電極層７ｄｅとで構成されている。
以上のようなセンサ基板２ｅと回路基板７ｅとは、電極層２ｃｅの表面と電極層７ｄｅの表面とを貼合せ面として貼り合わせられており、第１の構成例においては以降に詳細に説明するように、これらの電極層２ｃｅおよび電極層７ｄｅの構成が特徴的である。
またセンサ基板２ｅにおける回路基板７ｅと反対側の面には、保護膜１５ｅ、カラーフィルタ層１７ｅ、およびオンチップレンズ１９ｅがこの順に積層されている。
次に、センサ基板２ｅおよび回路基板７ｅを構成する各層の詳細な構成を順次説明し、さらに保護膜１５ｅ、カラーフィルタ層１７ｅ、およびオンチップレンズ１９ｅの構成を順に説明する。
［半導体層２ａｅ（センサ基板２ｅ側）］
センサ基板２ｅ側の半導体層２ａｅは、例えば単結晶シリコンからなる半導体基板２０ｅを薄膜化したものである。この半導体層２ａｅにおいて、カラーフィルタ層１７ｅやオンチップレンズ１９ｅ等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１ｅが画素毎に設けられている。また、半導体層２ａｅの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３ｅ、さらにはここでの図示を省略した他の不純物層などが設けられている。
[配線層２ｂｅ（センサ基板２ｅ側）］
センサ基板２ｅにおいて半導体層２ａｅ上に設けられた配線層２ｂｅは、半導体層２ａｅとの界面側に、ゲート絶縁膜２５ｅを介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７ｅ、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２７ｅは、層間絶縁膜２９ｅで覆われており、この層間絶縁膜２９ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３１ｅが設けられている。
この場合、層間絶縁膜２９ｅは、例えば酸化シリコンを用いて構成される。また、埋込配線３１ｅのレイアウトが密である場合、埋込配線３１ｅ間の容量を低減するために酸化シリコンよりも誘電率の低い材料を用いて構成されていても良い。このような層間絶縁膜２９ｅには、回路基板７ｅ側に開口する溝パターンが形成され、溝パターンの一部が転送ゲートＴＧやゲート電極２７ｅに達する構成となっている。
このような溝パターン内に、バリアメタル層３１ａｅを介して銅（Ｃｕ）からなる配線層３１ｂｅが設けられ、これらの２層によって埋込配線３１ｅが構成されている。ここでバリアメタル層３１ａｅは、酸化シリコンやこれよりも誘電率の低い材料からなる層間絶縁膜２９ｅに対する銅（Ｃｕ）の拡散を防止するための層であり、例えばタンタル（Ｔａ）や窒化タンタル（ＴａＮ）を用いて構成される。
尚、以上のような配線層２ｂｅは、さらに積層された多層配線層として構成されていてもよい。
［電極層２ｃｅ（センサ基板２ｅ側）］
配線層２ｂｅ上に設けられたセンサ基板２ｅ側の電極層２ｃｅは、センサ基板２ｅにおいて、回路基板７ｅ側の表面に引き出された第１電極３３ｅと、第１電極３３ｅの周囲を覆う第１改質層および第１低誘電率層を含む第１絶縁膜３５ｅとを有している。これらの第１電極３３ｅおよび第１改質層は、センサ基板２ｅにおいて回路基板７ｅに対する貼合せ面４１ｅを構成している。第１低誘電率層は第１改質層上（図１４中の上方向）に形成されている。
このうち第１電極３３ｅは、単一の材料層で構成されたもので、例えば銅（Ｃｕ）を用いて構成されている。このような第１電極３３ｅは、第１絶縁膜３５ｅに埋め込まれた埋込配線として構成されている。
また第１絶縁膜３５ｅは、配線層２ｂｅを覆う状態で設けられており、回路基板７ｅ側に開口する溝パターン３５ａｅを備え、この溝パターン３５ａｅ内に第１電極３３ｅが埋め込まれている。つまり、第１絶縁膜３５ｅは、第１電極３３ｅの周囲に接して設けられている。尚、ここでの図示は省略したが、第１絶縁膜３５ｅに設けられた溝パターン３５ａｅの一部は、配線層２ｂｅに設けた埋込配線３１ｅに達しており、この内部に埋め込まれた第１電極３３ｅが必要に応じて埋込配線３１ｅに接続された状態となっている。
以上のような第１絶縁膜３５ｅは、第１電極３３を構成する材料に対する拡散防止材料で構成されている。このような拡散防止材料としては、第１電極３３を構成する材料に対する拡散係数が小さいものが用いられる。特に第１の構成例においては、拡散防止材料を用いた単一の材料層として第１絶縁膜３５ｅが構成されている。また第１の構成例において、第１絶縁膜３５ｅは、第１電極３３ｅに対する拡散防止材料であると共に、回路基板７ｅにおいてセンサ基板２ｅ側の表面に引き出された第２電極６７ｅを構成する材料に対する拡散防止材料で構成されている。
例えば第１電極３３ｅおよび第２電極６７ｅが銅（Ｃｕ）を用いて構成されたものである場合、第１絶縁膜３５ｅを構成する拡散防止材料としては、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）が例示される。また有機絶縁性材料としては、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ポリアリルエーテル（ＰＡＥ）が例示される。なお、電極層２ｃｅは、センサ基板２ｅ側の最上層であるため、第１電極３３ｅのレイアウトもラフであるが、第１電極３３ｅ間に容量が付く場合があり、第1絶縁膜３５ｅに対して低誘電率が求められることがある。
以上のように、センサ基板２ｅにおける回路基板７ｅ側の表面は、回路基板７ｅとの貼合せ面４１ｅとして構成され、第１電極３３ｅおよび第１絶縁膜３５ｅのみで構成された状態となっている。この貼合せ面４１ｅは、平坦化された面として構成されていることが好ましい。
［半導体層７ａｅ（回路基板７ｅ側）］
回路基板７ｅ側の半導体層７ａｅは、例えば単結晶シリコンからなる半導体基板５０ｅを薄膜化したものである。この半導体層７ａｅにおいて、センサ基板２ｅ側の表面層には、トランジスタＴｒのソース／ドレイン５１ｅ、さらにはここでの図示を省略した不純物層などが設けられている。
［第１配線層７ｂｅ（回路基板７ｅ側）］
回路基板７ｅ側の第１配線層７ｂｅは、半導体層７ａｅとの界面側に、ゲート絶縁膜５３ｅを介して設けられたゲート電極５５ｅ、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５ｅおよび他の電極は、層間絶縁膜５７ｅで覆われており、この層間絶縁膜５７ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線５９ｅが設けられている。
層間絶縁膜５７ｅおよび埋込配線５９ｅの構成は、センサ基板２ｅ側の配線層２ｂｅと同様である。すなわち、層間絶縁膜５７ｅには、センサ基板２ｅ側に開口する溝パターンが形成され、溝パターンの一部がゲート電極５５ｅやソース／ドレイン５１ｅに達する構成となっている。また、このような溝パターン内に、バリアメタル層５９ａｅを介して銅（Ｃｕ）からなる配線層５９ｂｅが設けられ、これらの２層によって埋込配線５９ｅが構成されている。
［第２配線層７ｃｅ（回路基板７ｅ側）］
回路基板７ｅ側の第２配線層７ｃｅは、第１配線層７ｂｅとの界面側に、拡散防止絶縁膜６１ｅを介して積層された層間絶縁膜６３ｅを備えている。これらの拡散防止絶縁膜６１ｅおよび層間絶縁膜６３ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線６５ｅが設けられている。
拡散防止絶縁膜６１ｅは、第１配線層７ｂｅに設けられた埋込配線５９ｅを構成する材料に対する拡散防止材料で構成されている。このような拡散防止絶縁膜６１ｅは、例えば窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）からなる。
層間絶縁膜６３ｅおよび埋込配線６５ｅの構成は、センサ基板２ｅ側の配線層２ｂｅと同様である。すなわち、層間絶縁膜６３ｅには、センサ基板２ｅ側に開口する溝パターンが形成され、溝パターンの一部が第１配線層７ｂｅの埋込配線５９ｅに達する構成となっている。また、このような溝パターン内に、バリアメタル層６５ａｅ介して銅（Ｃｕ）からなる配線層６５ｂｅが設けられ、これらの２層によって埋込配線６５ｅが構成されている。
尚、以上のような第１配線層７ｂｅ、第２配線層７ｃｅは、さらに積層された多層配線層として構成されていても良い。
［電極層７ｄｅ（回路基板７ｅ側）］
第２基板である回路基板７ｅ側の電極層７ｄｅは、回路基板７ｅにおいて、センサ基板２ｅ側の表面に引き出されて第１電極３３ｅに接合された第２電極６７ｅと、第２電極６７ｅの周囲を覆う第２改質層および第２低誘電率層を含む第２絶縁膜６９ｅとを有している。これらの第２電極６７ｅおよび第２改質層は、回路基板７ｅにおいてセンサ基板２ｅに対する貼合わせ面７１ｅを構成しており、以下に説明するようにセンサ基板２ｅ側の電極層２ｃｅと同様に構成されている。第２低誘電率層は第２改質層上（図１４中の下方向）に形成されている。
すなわち、第２電極６７ｅは、単一の材料層で構成されたもので、センサ基板２ｅ側に設けた第１電極３３ｅと良好な接合性が保たれる材料で構成されている。このため、第２電極６７ｅは、第１電極３３ｅと同一材料で構成されていて良く、例えば銅（Ｃｕ）を用いて構成されている。このような第２電極６７ｅは、第２絶縁膜６９ｅに埋め込まれた埋込配線として構成されている。なお、図１４中では、第１電極３３ｅと第２電極６７ｅとは、左右方向（図１４中の左右方向）にずれており、すなわち、第２電極６７ｅは第１絶縁膜３５ｅと、第２電極６７ｅの右側および左側で接続されているが、第１電極３３ｅと第２電極６７ｅとが、左右方向（図１４中の左右方向）にずれていないで、第１電極３３ｅ又は／及び第２電極６７ｅが左右方向（図１４中の左右方向）はみ出していなくてもよい。
また第２絶縁膜６９ｅは、第２配線層７ｃｅを覆う状態で設けられており、センサ基板２ｅ側に開口する溝パターン６９ａｅを備え、この溝パターン６９ａｅ内に第２電極６７ｅが埋め込まれている。つまり、第２絶縁膜６９ｅは、第２電極６７ｅの周囲に接して設けられている。尚、ここでの図示は省略したが、第２絶縁膜６９ｅに設けられた溝パターン６９ａｅの一部は、下層の埋込配線６５ｅに達しており、この内部に埋め込まれた第２電極６７ｅが必要に応じて埋込配線６５ｅに接続された状態となっている。
以上のような第２絶縁膜６９ｅは、第２電極６７ｅを構成する材料に対する拡散防止材料で構成されている。特に第１の構成例においては、拡散防止材料を用いた単一の材料層として第２絶縁膜６９ｅが構成されている。また第１の構成例において、第２絶縁膜６９ｅは、第２電極６７ｅと共に、センサ基板２ｅにおいて回路基板７ｅとの貼合せ面に引き出された第１電極３３ｅを構成する材料に対する拡散防止材料で構成されていてよい。
このような第２絶縁膜６９ｅは、センサ基板２ｅ側に設けた第１絶縁膜３５ｅとして例示した材料の中から選択した材料を用いることができる。尚、第２絶縁膜６９ｅは、センサ基板２ｅ側における第１絶縁膜３５ｅと良好な接合性が保たれる材料で構成されている。このため、第２絶縁膜６９ｅは、第１絶縁膜３５ｅと同一材料で構成されていて良い。また、電極層７ｄｅは、回路基板７ｅ側の最上層であるため、第２電極６７ｅのレイアウトもラフであるが、第２電極６７ｅ間に容量が付き場合があり、第２絶縁膜６９ｅに対して低誘電率が求められることがある。
以上のように、回路基板７ｅにおけるセンサ基板２ｅ側の表面は、センサ側基板２ｅとの貼合せ面７１ｅとして構成され、第２電極６７ｅおよび第２絶縁膜６９ｅのみで構成された状態となっている。この貼合せ７１ｅは、平坦化された面として構成されていることが好ましい。
［保護膜１５ｅ］
センサ基板２ｅの光電変換部２１ｅを覆う保護膜１５ｅは、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。
［カラーフィルタ層１７ｅ］
カラーフィルタ層１７ｅは、各光電変換部２１ｅに対応して１：１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。
［オンチップレンズ１９ｅ］
オンチップレンズ１９ｅは、各光電変換部２１ｅおよびカラーフィルタ層１７ｅを構成する各色のカラーフィルタに対応して１：１で設けられ、各光電変換部２１ｅに入射光が集光されるように構成されている。
［固体撮像装置（半導体装置）１ｅの作用効果］
以上のように構成された半導体装置１によれば、第１電極３３ｅに対する拡散防止材料で構成された第１絶縁膜３５ｅによって第１電極３３ｅの周囲を覆った構造であり、第１電極３３ｅと第１絶縁膜３５ｅとの間にバリアメタル層を設けてもよい。同様に、第２電極６７ｅに対する拡散防止材料で構成された第２絶縁膜６９ｅによって第２電極６７ｅの周囲を覆った構造であり、第２電極６７ｅと第２絶縁膜６９ｅとの間にバリアメタル層を設けてもよい。
このため、センサ基板２ｅの貼合せ面４１ｅと、回路基板７ｅの貼合せ面７１ｅとのそれぞれを、絶縁膜３５ｅ，６９ｅと電極３３ｅ、６７ｅのみで構成して接合強度を確保することができ、電極３３ｅ、６７ｅを構成する材料の絶縁膜３５ｅ，６９ｅへの拡散を防止することができ、さらに、電極間の容量を低減することができる。
この結果、センサ基板２ｅと回路基板７ｅとの貼り合わせによって電極３３ｅ−６７ｅ間接合がなされた三次元構造の半導体装置１において、電極材料の絶縁膜３５ｅ、６９ｅ中への拡散を防止しつつも貼り合わせ強度が確保され、電極間の容量を低減して、信頼性の向上を図ることが可能になる。
＜第２の構成例＞
図１５は、本技術を適用した固体撮像装置の第２の構成例を示す断面図である。
図１５に示される半導体装置１ｆは、絶縁性薄膜１２ｆを挟持する状態で第１基板２ｆの貼合せ面４１ｆと第２基板７ｆの貼合せ面７１ｆが対向配置されて、第１基板２ｆと第２基板７ｆとが貼り合わせられた３次元構造の固体撮像装置である。第２の構成例においては、絶縁性薄膜１２ｆを介して第１基板２ｆと第２基板７ｆとが貼り合わせられた構造が特徴的である。
ここで、第１基板２ｆは、半導体層２ａｆ、配線層２ｂｆ、および電極層２ｃｆが、第２基板７ｆとは反対側から順に積層されており、さらに電極層２ｃｆの表面が第２基板７ｆに対する貼合せ面４１ｆとして構成されている。一方、第２基板７ｆは、半導体層７ａｆ、配線層７ｂｆ、および電極層７ｃｆが、第１基板２ｆの反対側から順に積層されており、さらに電極層７ｃｆの表面が第１基板２ｆに対する貼合せ面７１ｆとして構成されている。
また、第１基板２ｆにおける第２基板７ｆと反対側の面には、保護膜１５ｆ、カラーフィルタ層１７ｆ、およびオンチップレンズ１９ｆが図示される順に積層されている。
次に、第１基板２ｆおよび第２基板７ｆを構成する各層、および絶縁性薄膜１２ｆの詳細な構成を順次説明し、さらに、保護膜１５ｆ、カラーフィルタ層１７ｆ、およびオンチップレンズ１９ｆの構成を順次説明する。
［半導体層２ａｆ（第１基板２ｆ側）］
第１基板２ｆ側の半導体層２ａｆは、例えば単結晶シリコンからなる半導体基板２０ｆを薄膜化したものである。この半導体層２ａｆにおいて、カラーフィルタ層１７ｆやオンチップレンズ１９ｆ等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１ｆが画素毎に設けられている。一方、半導体層２ａｆの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３ｆ、さらにはここでの図示を省略した他の不純物層などが設けられている。
［配線層２ｂｆ（第１基板２ｆ側）］
第１基板２ｆにおいて半導体層２ａｆ上に設けられた配線層２ｂｆは、半導体層２ａｆとの界面側に、ゲート絶縁膜２５ｆを介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７ｆ、さらにはここでの図示を省略した他の電極を有している。これらの転送ゲートＴＧおよびゲート電極２７ｆは、層間絶縁膜２９ｆで覆われており、層間絶縁膜２９ｆに形成された溝パターン内には埋込配線３１ｆが設けられている。この埋込配線３１ｆは、溝パターンの内壁を覆うバリアメタル層３１ａｆと、バリアメタル層３１ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層３１ｂｆとにより構成されている。
なお、以上のような配線層２ｂｆは、さらに積層された多層配線層として構成されていてもよい。
［電極層２ｃｆ（第１基板２ｆ側）］
第１基板２ｆにおいて配線層２ｂｆ上に設けられた電極層２ｃｆは、配線層２ｂｆとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜３２ｆと、これに積層された第１絶縁膜３５ｆとを備えている。第１絶縁膜３５ｆは、例えば、第１改質層と、第１低誘電率層と、ＴＥＯＳ膜とからなり、第１絶縁膜３５ｆに形成された溝パターン内には、埋込電極として第１電極３３ｆが設けられている。なおＴＥＯＳ膜とは、ＴＥＯＳガス（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅガス：組成Ｓｉ（ＯＣ２Ｈ５）４）を原料ガスとする化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＶＤ法と称する場合がある。）により成膜された酸化シリコン膜である。そして、第１電極３３ｆは、溝パターンの内壁を覆うバリアメタル層３３ａｆと、バリアメタル層３３ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第１電極膜３３ｂｆとにより構成されている。
このような構成の電極層２ｃｆの表面が、第２基板７ｆに対する第１基板２ｆ側の第１接合面（第１貼合せ面）４１ｆとなっている。貼合せ面４１ｆは、第１電極３３ｆおよび第１改質層が露出して構成されており、例えば化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰと称する場合がある。）によって平坦化された状態となっている。なお、第１低誘電率層は第１改質層上（図１５中の上方向）に形成されている。
なお、ここでの図示は省略したが、第１絶縁膜３５ｆに設けられた溝パターンの一部は、配線層２ｂｆに設けた埋込配線３１ｆに達しており、この溝パターン内部に埋め込まれた第１電極３３ｆが必要に応じて埋込配線３１ｆに接続された状態となっている。
［半導体層７ａｆ（第２基板７ｆ側）］
一方、第２基板７ｆ側の半導体層７ａｆは、例えば単結晶シリコンからなる半導体基板５０ｆを薄膜化したものである。この半導体層７ａｆにおいて、第１基板２ｆ側の表面層には、トランジスタＴｒのソース／ドレイン５１ｆ、さらにはここでの図示を省略した不純物層などが設けられている。
［配線層７ｂｆ（第２基板７ｆ側）］
第２基板７ｆにおいて半導体層７ａｆ上に設けられた配線層７ｂｆは、半導体層７ａｆとの界面側に、ゲート絶縁膜５３ｆを介して設けられたゲート電極５５ｆ、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５ｆおよび他の電極は、層間絶縁膜５７ｆで覆われており、層間絶縁膜５７ｆに形成された溝パターン内には埋込配線５９ｆが設けられている。埋込配線５９ｆは、溝パターンの内壁を覆うバリアメタル層５９ａｆと、バリアメタル層５９ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層５９ｂｆとにより構成されている。なお、以上のような配線層７ｂｆは、多層配線層構造としてもよい。
［電極層７ｃｆ（第２基板７ｆ側）］
第２基板７ｆにおいて配線層７ｂｆ上に設けられた電極層７ｃｆは、配線層７ｂｆとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜６１ｆと、この上部に積層された第２絶縁膜６９ｆとを備えている。第２絶縁膜６９ｆは、例えば、第２改質層と、第２低誘電率層と、ＴＥＯＳ膜とからなり、第２絶縁膜６９ｆに形成された溝パターン内には、埋込電極として第２電極６７ｆが設けられている。第２電極６７ｆは、溝パターンの内壁を覆うバリアメタル層６７ａｆと、バリアメタル層６７ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第２電極膜６７ｂｆとにより構成されている。この第２電極６７ｆは、第１基板２ｆ側の第１電極３３ｆと対応するように配置され、絶縁性薄膜１２ｆを介した状態で第１基板２ｆ側の第１電極３３ｆと電気的に接続されている。このような電極層７ｃｆの表面が、第１基板２ｆに対する第２基板７ｆ側の貼合せ面７１ｆとなっている。貼合せ面７１ｆは、第２電極６７ｆおよび第２改質層が露出して構成されており、例えばＣＭＰによって平坦化された状態となっている。なお、第２低誘電率層は第２改質層上（図１５中の下方向）に形成されている。
［絶縁性薄膜１２ｆ］
絶縁性薄膜１２ｆは、第１基板２ｆ側の貼合せ面４１ｆと第２基板７ｆ側の貼合せ面７１ｆとの間に狭持されており、貼合せ面４１ｆおよび貼合せ面７１ｆの全面を覆っている。すなわち、第１基板２ｆと第２基板７ｆとは、この絶縁性薄膜１２ｆを介して貼り合わせられている。なお、図１５中では、第１電極３３ｅと第２電極６７ｅとは、左右方向（図１５中の左右方向）にずれており、すなわち、第２電極６７ｆは、絶縁性薄膜１２ｆを介して第１絶縁膜３５ｆと、第２電極６７ｆの右側および左側で接続されているが、第１電極３３ｆと第２電極６７ｆとが、左右方向（図１５中の左右方向）にずれていないで、第１電極３３ｆ又は／及び第２電極６７ｆが左右方向（図１５中の左右方向）にはみ出していなくてもよい。
上述のような絶縁性薄膜１２ｆは、例えば、酸化膜および窒化膜からなり、半導体に一般的に使用されている酸化膜および窒化膜が用いられる。以下に、絶縁性薄膜１２ｆの構成材料について詳しく説明する。
絶縁性薄膜１２ｆが酸化膜からなる場合は、例えば、酸化シリコン（ＳｉＯ２）、ハフニア（ＨｆＯ２）を用いる。絶縁性薄膜１２ｆが酸化膜からなり、第１電極３３ｆおよび第２電極６７ｆが銅（Ｃｕ）からなる場合は、これら電極材料である銅（Ｃｕ）が絶縁性薄膜１２ｆ中に拡散しやすい。このような銅（Ｃｕ）の拡散によって絶縁性薄膜１２ｆの電気抵抗が下がるので、絶縁性薄膜１２ｆを介した第１電極３３ｆと第２電極６７ｆとの間の導電性が向上する。それゆえ、絶縁性薄膜１２ｆが酸化膜からなる場合には、絶縁性薄膜１２ｆを多少厚く成膜してもよい。
絶縁性薄膜１２ｆが窒化膜からなる場合は、例えば、窒化シリコン（ＳｉＮ）を用いる。窒化膜からなる絶縁性薄膜１２ｆは、第１電極３３ｆおよび第２電極６７ｆに対する拡散防止性を有する。
これにより、同一基板内においては、絶縁性薄膜１２ｆを介して同一基板の電極間に生じるリーク電流を防止できる。すなわち、第１基板２ｆにおいては、絶縁性薄膜１２ｆを介して生じる隣接する第１電極３３ｆ間のリーク電流を防止できる。これと同様に、第２基板７ｆにおいては、絶縁性薄膜１２ｆを介して生じる隣接する第２電極６７ｆ間のリーク電流を防止できる。一方、異なる基板間においては、電極材料が対向する基板側の絶縁膜に拡散することを防止できる。すなわち、第１基板２ｆ側の第１電極３３ｆが、対向する第２基板７ｆ側の第２絶縁膜６９ｆに拡散することを防止できる。同様に、第２基板７ｆ側の第２電極６７ｆが、対向する第１基板２ｆ側の第１絶縁膜３５ｆに拡散することを防止できる。それゆえ、各基板の貼合せ面における絶縁膜が露出している部分に、対向する基板側の電極に対する拡散防止材料からなるバリア膜を設ける必要がない場合がある。
また、特に第２の構成例では、絶縁性薄膜１２ｆを介した状態で、第１基板２ｆ側の第１電極３３ｆと第２基板７ｆ側の第２電極６７ｆとが電気的に接続されていることが重要である。そのため、絶縁性薄膜１２ｆの膜厚は極めて薄い。その膜厚は、絶縁性薄膜１２ｆの材料により異なるものの、例えば、酸化シリコン（ＳｉＯ２）、ハフニア（ＨｆＯ２）等の酸化物や、その他のほとんどの材料において、およそ２ｎｍ以下である。ただし、絶縁性薄膜１２ｆの膜質によっては、さらに厚い膜を用いた場合もある。このような絶縁性薄膜１２ｆを介して対向配置された第１電極３３ｆと第２電極６７ｆとの間には、トンネル電流が流れる。また、一定以上の電圧を印加して絶縁破壊を起こすことにより、これら第１電極３３ｆと第２電極６７ｆとの間は完全な導通状態となり電流が流れる。
なお、第２の構成例の半導体装置１ｆにおいて、絶縁性薄膜１２ｆは、上述の一層の構造に限らず、同じ材料による積層構造であってもよく、また異なる材料による積層構造であってもよい。
［保護膜１５ｆ、カラーフィルタ層１７ｆ、オンチップレンズ１９ｆ］
保護膜１５ｆは、第１基板２ｆの光電変換部２１ｆを覆って設けられている。この保護膜１５ｆは、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。カラーフィルタ層１７ｆは、各光電変換部２１ｆに対応して１対１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。オンチップレンズ１９ｆは、各光電変換部２１ｆおよびカラーフィルタ層１７ｆを構成する各色のカラーフィルタに対応して１対１で設けられ、各光電変換部２１ｆに入射光が集光されるように構成されている。
［第２の構成例の半導体装置（固体撮像装置）１ｆの構成による効果］
上述のように構成された第２の構成例の半導体装置１ｆは、図１５に示すように、絶縁性薄膜１２ｆを介して第１基板２ｆと第２基板７ｆとが貼り合わせられたことにより、第１基板２ｆの貼合せ面４１ｆと第２基板７ｆの貼合せ面７１ｆとが直接接することはない。したがって、これらの貼合せ面が直接接合された構成において接合界面に生じていたボイドの発生が防止され、平坦化されて、第１基板と第２基板との接合強度が更に増大し。電極間の容量低減を図ることができる。これにより、信頼性の向上が図られた半導体装置を得ることが可能になる。
特に、第１絶縁膜３５ｆおよび第２絶縁膜６９ｆがＴＥＯＳ膜を含む場合には、ＴＥＯＳ膜表面にＯＨ基が多く存在するため、ＴＥＯＳ膜からなる絶縁膜同士が直接接合する接合界面において、脱水縮合によるボイドが発生する。このように絶縁膜がＴＥＯＳ膜である場合においても、第２の構成例の半導体装置１ｆでは、絶縁性薄膜１２ｆを介して基板を貼り合わせるので、ＴＥＯＳ膜同士が直接接合することはなく、脱水縮合によるボイドの発生を防止できる。これにより、２枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。
＜第３の構成例＞
図１６は、本技術を適用した固体撮像装置の第３の構成例を示す断面図である。
図１６に、本技術に係る固体撮像装置、すなわち裏面照射型のＣＭＯＳ固体撮像装置の第３の構成例を示す。第３の構成例に係る固体撮像装置３１ｇは、画素アレイと制御回路が形成された第１の半導体チップ部２２ｇと、ロジック回路が形成された第２の半導体チップ部２６ｇとが貼り合わされた積層半導体チップ３２ｇを有して構成される。第１の半導体チップ部２２ｇ（第１基板）と第２の半導体チップ部２６ｇ（第２基板）とは、後述する互いの多層配線層が向かい合うようにして、かつ、接続配線が直接接合するように、貼り合わされる。
第１の半導体チップ部２２ｇは、薄膜化されたシリコンによる第１の半導体基板３３ｇに、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタＴｒ１、Ｔｒ２からなる複数の画素を列状に２次元配列した画素アレイ１００ｇが形成される。また、図示しないが、半導体基板３３ｇに制御回路を構成する複数のＭＯＳトランジスタが形成される。半導体基板３３ｇの表面３３ａｇ側には、層間絶縁膜３４ｇを介して複数、この例では５層のメタルＭ１〜Ｍ５による配線３５ｇ［３５ａｇ〜３５ｄｇ］及び３６ｇを配置した多層配線層３７ｇが形成される。配線３５ｇ及び３６ｇは、デュアルダマシン法で形成された銅（Ｃｕ）配線が用いられる。半導体基板３３ｇの裏面側には、絶縁膜３８ｇを介してオプティカルブラック領域４１ｇ上を含んで遮光膜３９ｇが形成され、さらに平坦化膜４３ｇを介して有効画素領域４２ｇ上にカラーフィルタ４４ｇ及びオンチップレンズ４５ｇが形成される。オプティカルブラック領域４１ｇ上にもオンチップレンズ４５ｇを形成することもできる。
図１６において、画素トランジスタＴｒ１、Ｔｒ２は、複数の画素トランジスタを代表して示している。図１６では、画素アレイ１００ｇの画素を模式的に示している。第１の半導体チップ部２２ｇでは、薄膜化された半導体基板３３ｇにフォトダイオードＰＤが形成される。フォトダイオードＰＤは、例えばｎ型半導体領域と基板表面側のｐ型半導体領域を有して形成される。画素を構成する基板表面には、ゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース・ドレイン領域により画素トランジスタＴｒ１、Ｔｒ２が形成される。フォトダイオードＰＤに隣接する画素トランジスタＴｒ１がフローティングディフュージョンＦＤに相当する。各単位画素は素子分離領域で分離される。素子分離領域は、例えば基板に形成した溝内にＳｉＯ２膜等の絶縁膜を埋め込んでなるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造に形成される。
第１の半導体チップ部２２ｇの多層配線層３７ｇでは、対応する画素トランジスタと配線３５ｇ間、隣り合う上下層の配線３５ｇ間が、導電ビア５２ｇを介して接続される。さらに、第２の半導体チップ部２６ｇとの接合面４０ｇに臨んで、５層目のメタルＭ５による接合配線３６ｇが形成される。接合配線３６ｇは、導電ビア５２ｇを介して４層目のメタルＭ４による所要の配線３５ｄｇに接続される。
第２の半導体チップ部２６ｇは、シリコンによる第２の半導体基板５４ｇの各チップ部となる領域に、周辺回路を構成するロジック回路５５ｇが形成される。ロジック回路５５ｇは、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタＴｒ１１〜Ｔｒ１４で形成される。半導体基板５４ｇの表面側上には、層間絶縁膜５６ｇを介して複数層、本例では４層のメタルＭ１１〜Ｍ１４による配線５７ｇ［５７ａｇ〜５７ｃｇ］及び５８ｇを配置した多層配線層５９ｇが形成される。配線５７ｇ、５８ｇは、デュアルダマシン法による銅（Ｃｕ）配線が用いられる。
図１６において、ロジック回路５５ｇの複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４で代表して示している。図１６では、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４を模式的に示す。第２の半導体チップ部２６ｇでは、半導体基板５４ｇの表面側の半導体ウェル領域に、各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２が一対のソース・ドレイン領域とゲート絶縁膜を介してゲート電極６２ｇを有して形成される。各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２は例えばＳＴＩ構造の素子分離領域で分離される。
第２の半導体チップ部２６ｇの多層配線層５９ｇでは、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４と配線５７ｇ間、隣り合う上下層の配線５７ｇ間が、導電ビア６４ｇを介して接続される。さらに、第１の半導体チップ部２２ｇとの接合面４０ｇに臨んで、４層目のメタルＭ１４による接続配線５８ｇが形成される。接続配線５８ｇは、導電ビア６４ｇを介して３層目のメタルＭ１３による所要の配線５７ｃｇに接続される。
第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇは、互いの多層配線層３７ｇ及び５９ｇが向かい合うようにして、接合面４０ｇに臨む接合配線３６ｇ及び５８ｇを直接接合して、電気的に接続される。接合付近の層間絶縁膜６６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第１改質層と第１低誘電率層との組み合わせで形成される。また、接合付近の層間絶縁膜５６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第２改質層と第２低誘電率層との組み合わせで形成される。なお、接合面４０ｇ（画素領域外）の第１の半導体チップ部２２ｇ側は、接合配線３６ｇと第１改質層が露出して、接合面４０ｇ（画素領域外）の第２の半導体チップ部２６ｇ側は、接合配線５８ｇと第２改質層が露出して、第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇとが貼り合わされる。そして、第１低誘電率層は第１改質層上（図１６中の上方向）に形成され、第２低誘電率層は第２改質層上（図１６中の下方向）に形成されている。
なお、図１６中では、第１電極３６ｇと第２電極５８ｇとは、左右方向（図１６中の左右方向）にずれており、すなわち、第２電極５８ｇは、層間絶縁膜６６ｇと、第２電極５８ｇの右側および左側で接続されているが、第１電極３６ｇと第２電極５８ｇとが、左右方向（図１６中の左右方向）にずれていないで、第１電極３６ｇ又は／及び第２電極５８ｇが左右方向（図１６中の左右方向）にはみ出していなくてもよい。
Ｃｕ配線による接合配線３６ｇ及び５８ｇの直接接合は、熱拡散接合で行う。接合配線３６ｇ、５８ｇ以外の絶縁膜６６ｇ同士の接合は、プラズマ接合、あるいは接着剤で行う。
そして、第３の構成例では、特に、図１６に示すように、第１及び第２の半導体チップ部２２ｇ及び２６ｇの接合付近に、接続配線と同じ層の導電膜による遮光層６８ｇが形成される。第３の構成例の遮光層６８ｇは、第１の半導体チップ部２２ｇ側の接合配線３６ｇと同じ層のメタルＭ５による遮光部７１ｇと、第２の半導体チップ部２６ｇ側の接続配線５８ｇと同じ層のメタルＭ１４による遮光部７２ｇとにより形成される。遮光部７１ｇ及び７２ｇのいずれか一方、遮光部７１ｇが上面から見て縦横所定のピッチで複数の開口を有する形状に形成され、他方の遮光部７２ｇが上面から見て遮光部７１ｇの開口を塞ぐドット状に形成されてよい。遮光層６８ｇは、両遮光部７１ｇ及び７２ｇが上面から見て一様に閉塞された状態で重なり合って構成される。
遮光部７１ｇと、その開口を塞ぐ遮光部７２ｇとは、互いに一部重なるように形成される。遮光部７１ｇと遮光部７２ｇは、接続配線３６ｇ及び５８ｇが直接接合されるとき、同時に重なり部分において直接接合される。遮光部７１ｇの開口の形状は種々の形状が考えられ、例えば、四角形状に形成される。一方、ドット状の遮光部７２ｇは、開口を塞ぐ形状をなし、図では開口の面積より大きめの四角形状に形成される。遮光層６８ｇは、固定電位、例えば接地電位が印加され、電位的に安定にすることが好ましい。
上述したように、接合付近の層間絶縁膜６６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第１改質層と第１低誘電率層との組み合わせで形成される。また、接合付近の層間絶縁膜５６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第２改質層と第２低誘電率層との組み合わせで形成される。なお、接合面４０ｇ（画素領域内）の第１の半導体チップ部２２ｇ側は、遮光部７１ｇと第１改質層が露出して、接合面４０ｇ（画素領域内）の第２の半導体チップ部２６ｇ側は、遮光部７２ｇと第２改質層が露出して、第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇとが貼り合わされる。そして、第１低誘電率層は第１改質層上（図１６中の上方向）に形成され、第２低誘電率層は第２改質層上（図１６中の下方向）に形成されている。
なお、図１６中では、遮光部７１ｇと遮光部７２ｇとは、左右方向（図１６中の左右方向）にずれており、すなわち、遮光部７１ｇは、層間絶縁膜５６ｇと接続され、遮光部７２ｇは、層間絶縁膜６６ｇと接続しているが、遮光部７１ｇと遮光部７２ｇとが、左右方向（図１６中の左右方向）にずれていないで、遮光部７１ｇ又は／及び遮光部７２ｇが左右方向（図１６中の左右方向）にはみ出していなくてもよい。
＜第４の構成例＞
図１８は、本技術を適用した固体撮像装置の第４の構成例を示す断面図である。
本技術に係る固体撮像装置では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図１８では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３、ＣＦ（カラーフィルタ）２００１２、マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６、２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（図１８では下面）側には、裏面（図１８では上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ（Ｈｏｌｅ-Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６、２００４１が形成されている。
半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。絶縁層２００５２は改質層と低誘電率層とを含んでよく、層間絶縁膜と配線の界面において、改質層が形成されてよく、改質層上に低誘電率層が形成されてもよい。
配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板２００６１として設けられている。
遮光膜２００１４は、半導体基板２００１８の裏面（図１８では上面）の側に設けられている。
遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を、遮光するように構成されている。
遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン(Ｔｉ)膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン(W)膜とを、順次、積層することで形成することができる。
遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
＜第５の構成例＞
図１９〜図２０は、本技術を適用した固体撮像装置の第５の構成例（積層基板における回路構成）を示す断面図である。
図１９に示される電子デバイス（積層型の固体撮像装置）１０Ａｄは、複数のセンサ４０ｄが配置されて成るセンサ部２１ｄを有する第１半導体チップ２０ｄ、及び、センサ４０ｄによって取得された信号を処理する信号処理部３１ｄを有する第２半導体チップ３０ｄ、を備えており、第１半導体チップ２０ｄ（第１基板、センサ基板）と第２半導体チップ３０ｄ（第２基板、回路基板）とは積層されており、信号処理部３１ｄの少なくとも一部は、空乏型電界効果トランジスタから構成されている。尚、複数のセンサ４０ｄは、２次元マトリクス状（行列状）に配置されている。次の説明においても同様である。尚、図１９においては、説明の関係上、第１半導体チップ２０ｄと第２半導体チップ３０ｄとを分離した状態で図示している。
また、電子デバイス１０Ａｄは、複数のセンサ４０ｄが配置されて成るセンサ部２１ｄを有する第１半導体チップ２０ｄ、及び、センサ４０ｄによって取得された信号を処理する信号処理部３１ｄを有する第２半導体チップ３０ｄ、を備えており、第１半導体チップ２０ｄと第２半導体チップ３０ｄとは積層されており、信号処理部３１ｄは、高耐圧トランジスタ系回路及び低耐圧トランジスタ系回路から構成されており、低耐圧トランジスタ系回路の少なくとも一部は、空乏型電界効果トランジスタから構成されている。
空乏型電界効果トランジスタは、完全空乏型ＳＯＩ構造を有し、あるいは又、部分空乏型ＳＯＩ構造を有し、あるいは又、フィン構造（ダブルゲート構造あるいはトリゲート構造とも呼ばれる）を有し、あるいは又、深空乏化チャネル構造を有する。これらの空乏型電界効果トランジスタの構成、構造については後述する。
具体的には、図２０に示されるように、第１半導体チップ２０ｄには、センサ部２１ｄ及び行選択部２５ｄが配されている。一方、第２半導体チップ３０ｄには信号処理部３１ｄが配されている。信号処理部３１ｄは、比較器（コンパレータ）５１ｄ及びカウンタ部５２ｄを備えたアナログ−デジタル変換器（以下、『ＡＤ変換器』と略称する）５０ｄ、ランプ電圧生成器（以下、『参照電圧生成部』と呼ぶ場合がある）５４ｄ、データラッチ部５５ｄ、パラレル−シリアル変換部５６、メモリ部３２ｄ、データ処理部３３ｄ、制御部３４ｄ（ＡＤ変換器５０ｄに接続されたクロック供給部を含む）、電流源３５ｄ、デコーダ３６ｄ、行デコーダ３７ｄ、及び、インターフェース（ＩＦ）部３８ｂから構成されている。
そして、電子デバイスにあっては、第２半導体チップ３０ｄにおける高耐圧トランジスタ系回路（具体的な構成回路は後述する）と、第１半導体チップ２０ｄにおけるセンサ部２１ｄとは、平面的に重なっており、第２半導体チップ３０ｄにおいて、第１半導体チップ２０ｄのセンサ部２１ｄと対向する高耐圧トランジスタ系回路の上方には遮光領域が形成されている。第２半導体チップ３０ｄにおいて、センサ部２１ｄの下方に配置されている遮光領域は、第２半導体チップ３０ｄに形成された配線（図示せず）を、適宜、配置することで得ることができる。また、第２半導体チップ３０ｄにおいて、ＡＤ変換器５０ｄはセンサ部２１ｄの下方に配置されている。ここで、信号処理部３１ｄ又は低耐圧トランジスタ系回路（具体的な構成回路は後述する）は、ＡＤ変換器５０ｄの一部を含み、ＡＤ変換器５０ｄの少なくとも一部は、空乏型電界効果トランジスタから構成されている。ＡＤ変換器５０ｄは、具体的には、図２０に回路図を示すシングルスロープ型ＡＤ変換器から構成されている。あるいは又、電子デバイスにあっては、別のレイアウトとして、第２半導体チップ３０ｄにおける高耐圧トランジスタ系回路と、第１半導体チップ２０ｄにおけるセンサ部２１ｄとは、平面的に重なっていない構成とすることができる。即ち、第２半導体チップ３０ｄにおいて、アナログ−デジタル変換器（ＡＤ変換器）５０ｄの一部等は、第２半導体チップ３０ｄの外周部に配置されている。そして、これによって、遮光領域の形成が不要となり、工程や構造、構成の簡素化、設計上の自由度の向上、レイアウト設計における制約の低減を図ることができる。
ＡＤ変換器５０ｄは、複数のセンサ４０ｄ（１つのセンサ列に属するセンサ４０ｄ）に対して１つ設けられており、シングルスロープ型アナログ−デジタル変換器から成るＡＤ変換器５０ｄは、ランプ電圧生成器（参照電圧生成部）５４ｄ、センサ４０ｄによって取得されたアナログ信号と、ランプ電圧生成器（参照電圧生成部）５４ｄからのランプ電圧とが入力される比較器（コンパレータ）５１ｄ、及び、制御部３４ｄに設けられたクロック供給部（図示せず）からクロックＣＫが供給され、比較器５１ｄの出力信号に基づいて動作するカウンタ部５２ｄ、を有する。尚、ＡＤ変換器５０ｄに接続されたクロック供給部は、信号処理部３１ｄ又は低耐圧トランジスタ系回路に含まれており（より具体的には、制御部３４ｄに含まれており）、周知のＰＬＬ回路から構成されている。そして、少なくともカウンタ部５２ｄの一部及びクロック供給部は、空乏型電界効果トランジスタから構成されている。
即ち、第１半導体チップ２０ｄに設けられたセンサ部２１ｄ（センサ４０ｄ）及び行選択部２５ｄは、更には、列選択部は、高耐圧トランジスタ系回路に該当する。また、第２半導体チップ３０ｄに設けられた信号処理部３１ｄにおけるＡＤ変換器５０ｄを構成する比較器５１ｄ、ランプ電圧生成器（参照電圧生成部）５４ｄ、電流源３５ｄ、デコーダ３６ｄ、及び、インターフェース（ＩＦ）部３８ｂは、高耐圧トランジスタ系回路に該当する。一方、第２半導体チップ３０ｄに設けられた信号処理部３１ｄにおけるＡＤ変換器５０ｄを構成するカウンタ部５２ｄ、データラッチ部５５ｄ、パラレル−シリアル変換部５６、メモリ部３２ｄ、データ処理部３３ｄ（画像信号処理部を含む）、制御部３４ｄ（ＡＤ変換器５０ｄに接続されたクロック供給部やタイミング制御回路を含む）、及び、行デコーダ３７ｄは、更には、後述するマルチプレクサ（ＭＵＸ）５７やデータ圧縮部５８は、低耐圧トランジスタ系回路に該当する。そして、カウンタ部５２ｄの全て、及び、制御部３４ｄに含まれるクロック供給部は、空乏型電界効果トランジスタから構成されている。
第１半導体チップ２０ｄと第２半導体チップ３０ｄの積層構造を得るためには、先ず、周知の方法に基づき、第１半導体チップ２０ｄを構成する第１シリコン半導体基板及び第２半導体チップ３０ｄを構成する第２シリコン半導体基板に、上述した所定の種々の回路を形成する。そして、第１シリコン半導体基板及び第２シリコン半導体基板を周知の方法に基づき貼り合わせる。次に、第１シリコン半導体基板側に形成された配線から第２シリコン半導体基板に形成された配線に至る貫通孔を形成し、貫通孔を導電材料で埋めることで、ＴＣ（Ｓ）Ｖを形成する。その後、所望に応じてセンサ４０ｄにカラーフィルタ及びマイクロレンズを形成した後、第１シリコン半導体基板と第２シリコン半導体基板の貼合せ構造をダイシングすることによって、第１半導体チップ２０ｄと第２半導体チップ３０ｄとが積層された電子デバイス１０Ａｄを得ることができる。
第１半導体チップ２０ｄは、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を有してよく、第１半導体チップ２０ｄは、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を有してよく、第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続された電子デバイス（積層型の固体撮像装置）１０Ａｄが得られる。電子デバイス（積層型の固体撮像装置）１０Ａｄによれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１半導体チップ２０ｄの接合面（表面）及び第２半導体チップ３０ｄの接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、電子デバイス（積層型の固体撮像装置）１０Ａｄによれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１半導体チップ２０ｄ及び第２半導体チップ３０ｄ同士の高い接合強度とを両立することができる。
センサ４０ｄは、具体的にはイメージセンサ、より具体的には周知の構成、構造を有するＣＭＯＳイメージセンサから成り、電子デバイス１０Ａｄは固体撮像装置から成る。固体撮像装置にあっては、センサ４０ｄからの信号（アナログ信号）を、１つのセンサを単位として、あるいは又、複数のセンサを単位として、あるいは又、１つあるいは複数の行（ライン）を単位としたセンサ群毎に読み出すことが可能なＸＹアドレス型の固体撮像装置である。そして、センサ部２１ｄにあっては、行列状のセンサ配列に対してセンサ行毎に制御線（行制御線）が配線され、センサ列毎に信号線（列信号線／垂直信号線）２６ｄが配線されている。信号線２６ｄの各々には電流源３５ｄが接続された構成とすることができる。そして、この信号線２６ｄを介して、センサ部２１ｄのセンサ４０ｄから信号（アナログ信号）が読み出される。この読み出しについては、例えば、１つのセンサ又は１ライン（１行）のセンサ群を単位として露光を行うローリングシャッタの下で行う構成とすることができる。このローリングシャッタ下での読み出しを、「ローリング読み出し」と呼ぶ場合がある。
第１半導体チップ２０ｄの周縁部には、外部との電気的接続を行うためのパッド部２２1，２２2や、第２半導体チップ３０ｄとの間での電気的接続を行うためのＴＣ（Ｓ）Ｖ構造を有するビア部２３1，２３2が設けられている。尚、図面では、ビア部を「ＶＩＡ」と表記する場合がある。ここでは、センサ部２１ｄを挟んで左右両側にパッド部２２1及びパッド部２２2を設ける構成としたが、左右の一方側に設ける構成とすることも可能である。また、センサ部２１ｄを挟んで上下両側にビア部２３1及びビア部２３2を設ける構成としたが、上下の一方側に設ける構成とすることも可能である。また、下側の第２半導体チップ３０ｄにボンディングパッド部を設けて第１半導体チップ２０ｄに開口部を設け、第２半導体チップ３０ｄに設けられたボンディングパッド部に、第１半導体チップ２０ｄに設けられた開口部を介してワイヤボンディングする構成や、第２半導体チップ３０ｄからＴＣ（Ｓ）Ｖ構造を用いて基板実装する構成とすることも可能である。あるいは又、第１半導体チップ２０ｄにおける回路と第２半導体チップ３０ｄにおける回路との間の電気的接続を、チップ・オン・チップ方式に基づきバンプを介して行うこともできる。センサ部２１ｄの各センサ４０ｄから得られるアナログ信号は、第１半導体チップ２０ｄから第２半導体チップ３０ｄに、ビア部２３1，２３2を介して伝送される。尚、本明細書において、「左側」、「右側」、「上側」、「下側」「上下」「上下方向」、「左右」、「左右方向」という概念は、図面を眺めたときの相対的な位置関係を表す概念である。以下においても同様である。
第１半導体チップ２０ｄ側の回路構成について図２０を用いて説明する。第１半導体チップ２０ｄ側には、センサ４０ｄが行列状に配置されて成るセンサ部２１ｄの他に、第２半導体チップ３０ｄ側から与えられるアドレス信号を基に、センサ部２１ｄの各センサ４０ｄを行単位で選択する行選択部２５ｄが設けられている。尚、ここでは、行選択部２５ｄを第１半導体チップ２０ｄ側に設けたが、第２半導体チップ３０ｄ側に設けることも可能である。
図２０に示されるように、センサ４０ｄは、光電変換素子として例えばフォトダイオード４１ｄを有している。センサ４０ｄは、フォトダイオード４１ｄに加えて、例えば、転送トランジスタ（転送ゲート）４２、リセットトランジスタ４３ｄ、増幅トランジスタ４４ｄ、及び、選択トランジスタ４５ｄの４つのトランジスタを有している。４つのトランジスタ４２ｄ，４３ｄ，４４ｄ，４５ｄとして、例えばＮチャネル型トランジスタを用いる。但し、ここで例示した転送トランジスタ４２ｄ、リセットトランジスタ４３ｄ、増幅トランジスタ４４ｄ、及び、選択トランジスタ４５ｄの導電型の組み合わせは一例に過ぎず、これらの組合せに限られるものではない。即ち、必要に応じて、Ｐチャネル型のトランジスタを用いる組合せとすることができる。また、これらのトランジスタ４２ｄ，４３ｄ，４４ｄ，４５ｄは、高耐圧ＭＯＳトランジスタから構成されている。即ち、センサ部２１ｄは、前述したとおり、全体として、高耐圧トランジスタ系回路である。
センサ４０ｄに対して、センサ４０ｄを駆動する駆動信号である転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬが行選択部２５ｄから適宜与えられる。即ち、転送信号ＴＲＧが転送トランジスタ４２ｄのゲート電極に印加され、リセット信号ＲＳＴがリセットトランジスタ４３ｄのゲート電極に印加され、選択信号ＳＥＬが選択トランジスタ４５ｄのゲート電極に印加される。
フォトダイオード４１ｄは、アノード電極が低電位側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換して、光電荷を蓄積する。フォトダイオード４１ｄのカソード電極は、転送トランジスタ４２ｄを介して増幅トランジスタ４４ｄのゲート電極と電気的に接続されている。増幅トランジスタ４４ｄのゲート電極と電気的に繋がったノード４６をＦＤ部（フローティングディフュージョン／浮遊拡散領域部）と呼ぶ。
転送トランジスタ４２ｄは、フォトダイオード４１ｄのカソード電極とＦＤ部４６ｄとの間に接続されている。転送トランジスタ４２ｄのゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、『Ｈｉｇｈアクティブ』と記述する）の転送信号ＴＲＧが行選択部２５ｄから与えられる。この転送信号ＴＲＧに応答して、転送トランジスタ４２ｄが導通状態となり、フォトダイオード４１ｄで光電変換された光電荷がＦＤ部４６ｄに転送される。リセットトランジスタ４３ｄのドレイン領域はセンサ電源ＶDDに接続されており、ソース領域はＦＤ部４６ｄに接続されている。リセットトランジスタ４３ｄのゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが行選択部２５ｄから与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ４３ｄが導通状態となり、ＦＤ部４６ｄの電荷をセンサ電源ＶDDに捨てることによってＦＤ部４６ｄがリセットされる。増幅トランジスタ４４ｄのゲート電極はＦＤ部４６ｄに接続されており、ドレイン領域はセンサ電源ＶDDに接続されている。そして、増幅トランジスタ４４ｄは、リセットトランジスタ４３ｄによってリセットされた後のＦＤ部４６ｄの電位をリセット信号（リセットレベル：ＶReset）として出力する。増幅トランジスタ４４ｄは、更に、転送トランジスタ４２ｄによって信号電荷が転送された後のＦＤ部４６ｄの電位を光蓄積信号（信号レベル）ＶSigとして出力する。選択トランジスタ４５ｄの例えばドレイン領域は増幅トランジスタ４４ｄのソース領域に接続されており、ソース領域は信号線２６ｄに接続されている。選択トランジスタ４５ｄのゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが行選択部２５ｄから与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ４５ｄが導通状態となり、センサ４０ｄが選択状態となり、増幅トランジスタ４４ｄから出力される信号レベルＶSigの信号（アナログ信号）が信号線２６ｄに送り出される。
このように、センサ４０ｄからは、リセット後のＦＤ部４６ｄの電位がリセットレベルＶResetとして、次いで、信号電荷の転送後のＦＤ部４６ｄの電位が信号レベルＶSigとして、順に信号線２６ｄに読み出される。信号レベルＶSigには、リセットレベルＶResetの成分も含まれる。尚、選択トランジスタ４５ｄについて、増幅トランジスタ４４ｄのソース領域と信号線２６ｄとの間に接続する回路構成としたが、センサ電源ＶDDと増幅トランジスタ４４ｄのドレイン領域との間に接続する回路構成とすることも可能である。
また、センサ４０ｄとしては、このような４つのトランジスタから成る構成に限られるものではない。例えば、増幅トランジスタ４４ｄに選択トランジスタ４５ｄの機能を持たせた３つのトランジスタから成る構成や、複数の光電変換素子間（センサ間）で、ＦＤ部４６ｄ以降のトランジスタを共用する構成等とすることもでき、回路の構成は問わない。
図１９及び５６に示し、前述したように、電子デバイス１０Ａｄにあっては、第２半導体チップ３０ｄには、メモリ部３２ｄ、データ処理部３３ｄ、制御部３４ｄ、電流源３５ｄ、デコーダ３６ｄ、行デコーダ３７ｄ、及び、インターフェース（ＩＦ）部３８ｂ等が設けられており、また、センサ部２１ｄの各センサ４０ｄを駆動するセンサ駆動部（図示せず）が設けられている。信号処理部３１ｄにあっては、センサ部２１ｄの各センサ４０ｄからセンサ行毎に読み出されたアナログ信号に対して、センサ列単位で並列（列並列）にデジタル化（ＡＤ変換）を含む所定の信号処理を行う構成とすることができる。そして、信号処理部３１ｄは、センサ部２１ｄの各センサ４０ｄから信号線２６ｄに読み出されたアナログ信号をデジタル化するＡＤ変換器５０ｄを有しており、ＡＤ変換された画像データ（デジタルデータ）をメモリ部３２ｄに転送する。メモリ部３２ｄは、信号処理部３１ｄにおいて所定の信号処理が施された画像データを格納する。メモリ部３２ｄは、不揮発性メモリから構成されていてもよいし、揮発性メモリから構成されていてもよい。データ処理部３３ｄは、メモリ部３２ｄに格納された画像データを所定の順番に読み出し、種々の処理を行い、チップ外に出力する。制御部３４ｄは、例えばチップ外から与えられる水平同期信号ＸＨＳ、垂直同期信号ＸＶＳ、及び、マスタークロックＭＣＫ等の基準信号に基づいて、センサ駆動部や、メモリ部３２ｄ、データ処理部３３ｄ等の信号処理部３１ｄの各動作の制御を行う。このとき、制御部３４ｄは、第１半導体チップ２０ｄ側の回路（行選択部２５ｄやセンサ部２１ｄ）と、第２半導体チップ３０ｄ側の信号処理部３１ｄ（メモリ部３２ｄ、データ処理部３３ｄ等）との同期を取りつつ、制御を行う。
電流源３５ｄには、センサ部２１ｄの各センサ４０ｄからセンサ列毎にアナログ信号が読み出される信号線２６ｄの各々が接続されている。電流源３５ｄは、例えば、信号線２６ｄに或る一定の電流を供給するように、ゲート電位が一定電位にバイアスされたＭＯＳトランジスタから成る、所謂、負荷ＭＯＳ回路構成を有する。この負荷ＭＯＳ回路から成る電流源３５ｄは、選択された行に含まれるセンサ４０ｄの増幅トランジスタ４４ｄに定電流を供給することにより、増幅トランジスタ４４ｄをソースフォロアとして動作させる。デコーダ３６ｄは、制御部３４ｄの制御下、センサ部２１ｄの各センサ４０ｄを行単位で選択する際に、その選択行のアドレスを指定するアドレス信号を行選択部２５ｄに対して与える。行デコーダ３７ｄは、制御部３４ｄの制御下、メモリ部３２ｄに画像データを書き込んだり、メモリ部３２ｄから画像データを読み出したりする際の行アドレスを指定する。
信号処理部３１ｄは、前述したとおり、少なくとも、センサ部２１ｄの各センサ４０ｄから信号線２６ｄを通して読み出されるアナログ信号をデジタル化（ＡＤ変換）するＡＤ変換器５０ｄを有しており、アナログ信号に対してセンサ列の単位で並列に信号処理（列並列ＡＤ）を行う。信号処理部３１ｄは、更に、ＡＤ変換器５０ｄでのＡＤ変換の際に用いる参照電圧Ｖrefを生成するランプ電圧生成器（参照電圧生成部）５４ｄを有する。参照電圧生成部５４ｄは、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照電圧Ｖrefを生成する。参照電圧生成部５４ｄは、例えば、ＤＡ変換器（デジタル−アナログ変換器）を用いて構成することができるが、これに限定するものではない。
ＡＤ変換器５０ｄは、例えば、センサ部２１ｄのセンサ列毎に、即ち、信号線２６ｄ毎に設けられている。即ち、ＡＤ変換器５０ｄは、センサ部２１ｄのセンサ列の数だけ配置されて成る、所謂、列並列ＡＤ変換器である。そして、ＡＤ変換器５０ｄは、例えば、アナログ信号のレベルの大きさに対応した時間軸方向に大きさ（パルス幅）を有するパルス信号を生成し、このパルス信号のパルス幅の期間の長さを計測することによってＡＤ変換処理を行う。より具体的には、図２に示すように、ＡＤ変換器５０ｄは、比較器（ＣＯＭＰ）５１ｄ及びカウンタ部５２ｄを少なくとも有する。比較器５１ｄは、センサ部２１ｄの各センサ４０ｄから信号線２６ｄを介して読み出されるアナログ信号（前述した信号レベルＶSig及びリセットレベルＶReset）を比較入力とし、参照電圧生成部５４ｄから供給されるランプ波形の参照電圧Ｖrefを基準入力とし、両入力を比較する。ランプ波形は、時間が経過するにつれて、電圧が傾斜状（階段状）に変化する波形である。そして、比較器５１ｄの出力は、例えば、参照電圧Ｖrefがアナログ信号よりも大きくなるとき、第１の状態（例えば、高レベル）となる。一方、参照電圧Ｖrefがアナログ信号以下のとき、出力は第２の状態（例えば、低レベル）となる。比較器５１ｄの出力信号が、アナログ信号のレベルの大きさに対応したパルス幅を有するパルス信号となる。
カウンタ部５２ｄとして、例えば、アップ／ダウンカウンタが用いられる。カウンタ部５２ｄには、比較器５１ｄに対する参照電圧Ｖrefの供給開始タイミングと同じタイミングでクロックＣＫが与えられる。アップ／ダウンカウンタであるカウンタ部５２ｄは、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、又は、アップ（ＵＰ）カウントを行うことで、比較器５１ｄの出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの比較期間を計測する。この計測動作の際、カウンタ部５２ｄは、センサ４０ｄから順に読み出されるリセットレベルＶReset及び信号レベルＶSigに関して、リセットレベルＶResetに対してはダウンカウントを行い、信号レベルＶSigに対してはアップカウントを行う。そして、このダウンカウント／アップカウントの動作により、信号レベルＶSigとリセットレベルＶResetとの差分をとることができる。その結果、ＡＤ変換器５０ｄでは、ＡＤ変換処理に加えてＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理が行われる。ここで、「ＣＤＳ処理」とは、信号レベルＶSigとリセットレベルＶResetとの差分を取ることにより、センサ４０ｄのリセットノイズや増幅トランジスタ４４ｄの閾値ばらつき等のセンサ固有の固定パターンノイズを除去する処理である。そして、カウンタ部５２ｄのカウント結果（カウント値）が、アナログ信号をデジタル化したデジタル値（画像データ）となる。
このように、第１半導体チップ２０ｄと第２半導体チップ３０ｄとが積層されて成る固体撮像装置である電子デバイス１０Ａｄは、第１半導体チップ２０ｄとしてセンサ部２１ｄを形成できるだけの大きさ（面積）のもので、よいため、第１半導体チップ２０ｄのサイズ（面積）、ひいては、チップ全体のサイズを小さくすることができる。更に、第１半導体チップ２０ｄにはセンサ４０ｄの製造に適したプロセスを、第２半導体チップ３０ｄには各種回路の製造に適したプロセスを、それぞれ適用することができるため、電子デバイス１０Ａｄの製造に当たって、プロセスの最適化を図ることができる。また、第１半導体チップ２０ｄ側からアナログ信号を第２半導体チップ３０ｄ側へ伝送する一方、アナログ・デジタル処理を行う回路部分を同一基板（第２半導体チップ３０ｄ）内に設け、第１半導体チップ２０ｄ側の回路と第２半導体チップ３０ｄ側の回路との同期を取りつつ制御する構成とすることで、高速処理を実現することができる。
本技術は、固体撮像装置の全体の構成として、上記で説明をした第１の構成例〜第５の構成例のうちいずれか２つ以上の構成例を、特に技術的な矛盾がない限り、適宜組み合わせて用いてもよい。
以下に、本技術に係る実施の形態（第１の実施形態〜第７の実施形態）の固体撮像装置について、具体的、かつ、詳細に説明をする。
＜２．第１の実施形態（固体撮像装置の例１）及び固体撮像装置の例１の製造方法＞
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。第１改質層及び第２改質層のそれぞれの厚みは、任意でよいが、例えば、第１低誘電率層及び第２低誘電率層の厚みの１／１０〜１／１００の厚みでよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
第１低誘電率層及び第２低誘電率層のそれぞれは、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。そして、第１低誘電率層及び第２低誘電率層のそれぞれは、例えば、比誘電率２．７程度又それ以下の低誘電率材料（Ｌｏｗ-ｋ材料）から構成されてもよく、二酸化ケイ素（ＳｉＯ２）等の絶縁膜の誘電率と同程度又はそれ以下の誘電率を有する絶縁膜から構成されてもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよいし、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよいし、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第２低誘電率層がＳｉＯＣを含んでよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、又は、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、又は、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少しもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、又は、第１改質層の前記Ｏ原子の濃度が第１接合面に向かって増大し、第２改質層Ｃ原子の濃度が第２接合面に向かって減少してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が前記第１接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、又は、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が第１接合面に向かって増大してよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよく、
第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、又は、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
本技術に係る第１の実施形態の固体撮像装置の例１及び固体撮像装置の例１の製造方法について、図２〜図５を用いて説明をする。図２は、本技術に係る第１の実施形態の固体撮像装置の例１を示す断面図であり、より詳しくは、図２（ａ）は、固体撮像装置１００−１３の断面図であり、図２（ｂ）は、図２（ａ）に示されるＹ３部分の拡大断面図である。図３は、本技術に係る第１の実施形態の固体撮像装置の例１（固体撮像装置１００−２）の製造方法の例１を説明するための断面図であり、図４〜図５は、本技術に係る第１の実施形態の固体撮像装置の例１（固体撮像装置１００−４）の製造方法の例２を説明するための断面図である。
まず、図２を用いて説明をする。図２（ａ）及び（ｂ）に示されるように、固体撮像装置１００−１３が備える第１基板は、第１電極１３−１と、第１改質層１−１と、第１改質層１−１上（図２（ａ）の上方向）に形成された第１低誘電率層２−１と、第１電極１３−１及び第１改質層１−１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層２−１上（図２（ａ）の上方向）に形成されたＳｉＮ層３−１と、ＳｉＮ層３−１上（図２（ａ）の上方向）に形成された第１低誘電率層４−１と、第１低誘電率層４−１上（図２（ａ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図２（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線１０−１が埋め込めれており、第１配線１０−１は第１電極１３−１と接続している。第１電極１３−１は、ビア１１−１とトレンチ１２−１とから構成されている。
固体撮像装置１００−１３が備える第２基板は、第２電極１３−２と、第２改質層１−２と、第２改質層１−２上（図２（ａ）の下方向）に形成された第２低誘電率層２−２と、第２電極１３−２及び第２改質層１−２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２−２上（図２（ａ）の下方向）に形成されたＳｉＮ層３−２と、ＳｉＮ層３−２上（図２（ａ）の下方向）に形成された第２低誘電率層４−２と、第２低誘電率層４−２上（図２（ａ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図２（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線１０−２が埋め込めれており、第２配線１０−２は第２電極１３−２と接続している。第２電極１３−２は、ビア１１−２とトレンチ１２−２とから構成されている。
第１電極１３−１及び第１配線１０−１と、第１改質層１−１、第１低誘電率層２−１、ＳｉＮ層３−１、第１低誘電率層４−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極１３−２及び第２配線１０−２と、第２改質層１−２、第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１００−１３は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
図３を用いて、固体撮像装置１００−２の製造方法を説明する。
図３（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０−２を形成後、複数回の絶縁膜成膜（第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２−２）・ビア（後述の金属メッキ後はビア１１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３−２（ビア１１−２とトレンチ１２−２とから構成される。）を形成する。なお、第１基板に形成される電極１３−１（ビア１１−１とトレンチ１２−１とから構成される。）も上記と同様な方法で形成することができる。
図３（ｂ）に示されるように、第２低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図３（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図３（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図３（ｄ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−２が製造される。
図４〜図５を用いて、固体撮像装置１００−４の製造方法を説明する。
図４（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０−２を形成後、複数回の絶縁膜成膜（第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２−２）・ビア（後述の金属メッキ後はビア１１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３−２（ビア１１−２とトレンチ１２−２とから構成される。）を形成する。なお、第１基板に形成される電極１３−１（ビア１１−１とトレンチ１２−１とから構成される。）も上記と同様な方法で形成することができる。
図４（ｂ）に示されるように、第２低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図４（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。そして、同時に、形成されるＣｕ又はＡｕパッド表面の酸化物１５−２を、図４（ｃ）に示されるように、例えばＨ２プラズマＴによって還元処理することで除去する。
その後、例えば、図５（ａ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図５（ｂ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−４が製造される。
本技術に係る第１の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、後述する本技術に係る第２〜第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜３．第２の実施形態（固体撮像装置の例２）及び固体撮像装置の例２の製造方法＞
本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、絶縁性薄膜と、絶縁性薄膜が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。
また、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、絶縁性薄膜と、絶縁性薄膜が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。
本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。さらに、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置においては、絶縁性薄膜が用いられているので、接合強度を更に上げることができる。
本技術に係る第２の実施形態の固体撮像装置の例２及び固体撮像装置の例２の製造方法について、図６〜図７を用いて説明をする。図６〜図７は、本技術に係る第２の実施形態の固体撮像装置の例２（固体撮像装置１００−６）の製造方法の例１を説明するための断面図である。
図６〜図７を用いて、固体撮像装置１００−６の製造方法を説明する。
図６（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０−２を形成後、複数回の絶縁膜成膜（第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２−２）・ビア（後述の金属メッキ後はビア１１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３−２（ビア１１−２とトレンチ１２−２とから構成される。）を形成する。なお、第１基板に形成される電極１３−１（ビア１１−１とトレンチ１２−１とから構成される。）も上記と同様な方法で形成することができる。
図６（ｂ）に示されるように、第２低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図６（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。
次に、図６（ｃ）に示されるように、改質層１−２上（図６（ｃ）中の上方向）にＡＬＤ膜７−２を成膜する。
その後、例えば、図７（ａ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２（及び絶縁性薄膜７−２）の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図７（ｂ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−６が製造される。第１基板の接合面Ｐ１と第２基板の接合面Ｐ２との間には絶縁性薄膜７−２が配されて、第１基板の接合面Ｐ１と第２基板の接合面ｐ２と絶縁性薄膜７−２とによって、接合部Ｐが形成される。
本技術に係る第２の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第３〜第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜４．第３の実施形態（固体撮像装置の例３）＞
本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備える固体撮像装置である。そして、本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置においては、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して、第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板が有する第１電極が、画素領域外の領域に形成されて、第２基板が有する第２電極と、電気的に接続されている。本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置は、デュアルダマシン法又はシングルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
本技術に係る第３の実施形態の固体撮像装置の例３について、図８を用いて説明をする。図８は、本技術に係る第３の実施形態の固体撮像装置の例３（固体撮像装置１００−７）の斜視図である。
図８に示されるように、固体撮像装置１００−７においては、第１接合面と第２接合面とが貼り合わされることで、第１基板（例えば、画素チップ）１０と第２基板２０（例えば、ロジックチップ）とが、積層構造を有して、第１基板１０が、光電変換部を含む画素が複数配列された画素領域１１を有し、第２基板２０が、画素領域１１の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板１０が有する画素領域外の領域に形成された接続部１２と、第２基板２０が有する画素領域外の領域に対応した領域に形成された接続部２２とが、電極１３を介して電気的に接続されて、第１基板１０及び第２基板２０のそれぞれの信号線又は電源線が接続される。
本技術に係る第３の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第２の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第４〜第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜５．第４の実施形態（固体撮像装置の例４）＞
本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備える固体撮像装置である。そして、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置においては、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して、第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板が有する第１電極が、画素領域及び画素領域外の領域に形成されて、第２基板が有する第２電極と、電気的に接続されている。なお、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置において、第１基板が有する第１電極が、画素領域に形成されて、第２基板が有する第２電極と、電気的に接続されていてもよい。本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置は、デュアルダマシン法又はシングルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
本技術に係る第４の実施形態の固体撮像装置の例４について、図９を用いて説明をする。図９は、本技術に係る第４の実施形態の固体撮像装置の例４（固体撮像装置１００−８）の斜視図である。
固体撮像装置１００−８においては、第１接合面と第２接合面とが貼り合わされることで、第１基板（例えば、画素チップ）１０と第２基板２０（例えば、ロジックチップ）とが、積層構造を有して、第１基板１０が、光電変換部を含む画素が複数配列された画素領域１１を有し、第２基板２０が、画素領域１１の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板１０が有する画素領域外の領域に形成された接続部１２と、第２基板２０が有する画素領域外の領域に対応した領域に形成された接続部２２とが、電極１３を介して電気的に接続され、さらに、第１基板１０が有する画素領域の画素内又は画素間に形成された接続部Ｘ１と、第２基板２０が有する画素領域の画素内又は画素間に対応した領域に形成された接続部Ｘ２とが、電極１４を介して電気的に接続され、第１基板１０及び第２基板２０のそれぞれの信号線又は電源線が接続される。電極１４は、画素領域の画素内又は画素間に形成されるので、電極１４同士の間隔は、通常狭く、電極１４同士の間には容量がより付きやすいが、固体撮像装置１００−８は、第１改質層及び第２改質層を有しているので、容量の低減を図ることができる。
本技術に係る第４の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第３の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第５〜第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜６．第５の実施形態（固体撮像装置の例５及び固体撮像装置の例２の製造方法）＞
本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置は、第１電極と、第１改質層と、第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、第１接合面と第２接合面とが貼り合わされることで、第１基板と第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
低誘電率層は、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。そして、第１低誘電率層及び第２低誘電率層のそれぞれは、例えば、比誘電率２．７程度又それ以下の低誘電率材料（Ｌｏｗ-ｋ材料）から構成されてもよく、二酸化ケイ素（ＳｉＯ２）等の絶縁膜の誘電率と同程度又はそれ以下の誘電率を有する絶縁膜から構成されてもよい。
本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置においては、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、低誘電率層がＳｉＯＣを含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してもよい。
本技術に係る第５の実施形態の固体撮像装置の例５及び固体撮像装置の例５の製造方法について、図１０を用いて説明をする。図１０は、本技術に係る第５の実施形態の固体撮像装置の例５（固体撮像装置１００−９）の製造方法の例１を説明するための断面図である。
図３を用いて、固体撮像装置１００−９の製造方法を説明する。
図１０（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０−２を形成後、複数回の絶縁膜成膜（低誘電率層２−２、ＳｉＮ層３−２、低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２−２）・ビア（後述の金属メッキ後はビア１１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３−２（ビア１１−２とトレンチ１２−２とから構成される。）を形成する。なお、第１基板に形成される電極１３−１（ビア１１−１とトレンチ１２−１とから構成される。）も上記と略同様な方法で形成することができるが、固体撮像装置１００−９が備える第１基板では低誘電率層（ｌｏｗ−ｋ材料）用いていないので、第１基板に対しては改質層形成のための後述するＯ２プラズマ照射Ｒは不要である。ところで、固体撮像装置１００−９では、第１基板で、低誘電率層（ｌｏｗ−ｋ材料）を用いないで、第２基板で、低誘電率層（ｌｏｗ−ｋ材料）を用いているが、第１基板で、低誘電率層（ｌｏｗ−ｋ材料）を用いて、第２基板で、低誘電率層（ｌｏｗ−ｋ材料）を用いないでもよい。
図１０（ｂ）に示されるように、低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図１０（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１０（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図１０（ｄ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−９が製造される。
固体撮像装置１００−９が備える第１基板は、第１電極１３−１と、ＳｉＯ２層（絶縁層）８−１と、第１電極１３−１及びＳｉＯ２層（絶縁層）８−１が露出した第１接合面Ｐ１とを有し、さらに、ＳｉＯ２層８−１上（図１０（ｄ）の上方向）に形成されたＳｉＮ層３−１と、ＳｉＮ層３−１上（図１０（ｄ）の上方向）に形成されたＳｉＯ２層９−１と、ＳｉＯ２層９−１上（図１０（ｄ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図１０（ｄ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線１０−１が埋め込めれており、第１配線１０−１は第１電極１３−１と接続している。第１電極１３−１は、ビア１１−１とトレンチ１２−１とから構成されている。
固体撮像装置１００−９が備える第２基板は、第２電極１３−２と、改質層１−２と、改質層１−２上（図１０（ｄ）の下方向）に形成された低誘電率層２−２と、第２電極１３−２及び改質層１−２が露出した第２接合面Ｐ２とを有し、さらに、低誘電率層２−２上（図１０（ｄ）の下方向）に形成されたＳｉＮ層３−２と、ＳｉＮ層３−２上（図１０（ｄ）の下方向）に形成された低誘電率層４−２と、低誘電率層４−２上（図１０（ｄ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図１０（ｄ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線１０−２が埋め込めれており、第２配線１０−２は第２電極１３−２と接続している。第２電極１３−２は、ビア１１−２とトレンチ１２−２とから構成されている。
第１電極１３−１及び第１配線１０−１と、ＳｉＯ２層（絶縁層）８−１、ＳｉＮ層３−１、ＳｉＯ２層（絶縁層）９−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極１３−２及び第２配線１０−２と、改質層１−２、低誘電率層２−２、ＳｉＮ層３−２、低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１００−９は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
本技術に係る第５の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第４の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第６〜第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜７．第６の実施形態（固体撮像装置の例６及び固体撮像装置の例６の製造方法）＞
本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置は、シングルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
本技術に係る第６の実施形態の固体撮像装置の例６及び固体撮像装置の例６の製造方法について、図１１を用いて説明をする。図１１は、本技術に係る第６の実施形態の固体撮像装置の例６（固体撮像装置１００−１０）の製造方法の例１を説明するための断面図である。
図１１を用いて、固体撮像装置１００−１０の製造方法を説明する。
図１１（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線２０−２を形成後、複数回の絶縁膜成膜（第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、シングルダマシンのためのビア（後述の金属メッキ後は電極２１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極２１−２（ビアから構成される。）を形成する。なお、第１基板に形成される電極２１−１（ビアから構成される。）も上記と同様な方法で形成することができる。
図１１（ｂ）に示されるように、第２低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図１１（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１１（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図１１（ｄ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−１０が製造される。
固体撮像装置１００−１０が備える第１基板は、第１電極２１−１と、第１改質層１−１と、第１改質層１−１上（図１１（ｄ）の上方向）に形成された第１低誘電率層４−１と、第１電極２１−１及び第１改質層１−１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層４−１上（図１１（ｄ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図１１（ｄ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線２０−１が埋め込めれており、第１配線２０−１は第１電極２１−１と接続している。第１電極２１−１は、ビアから構成されている。
固体撮像装置１００−１０が備える第２基板は、第２電極２１−２と、第２改質層１−２と、第２改質層１−２上（図１１（ｄ）の下方向）に形成された第２低誘電率層４−２と、第２電極２１−２及び第２改質層１−２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層４−２上（図１１（ｄ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図１１（ｄ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線２０−２が埋め込めれており、第２配線２０−２は第２電極２１−２と接続している。第２電極２１−２は、ビアから構成されている。
第１電極２１−１及び第１配線２０−１と、第１改質層１−１、第１低誘電率層４−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極２１−２及び第２配線２０−２と、第２改質層１−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１００−１０は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
本技術に係る第６の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第５の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜８．第７の実施形態（固体撮像装置の例７及び固体撮像装置の例７の製造方法）＞
本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置においては、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１改質層及び第２電極を介して貼り合わされているか、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１電極及び第２改質層を介して貼り合わされているか、又は、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１改質層及び第２電極を介して貼り合わされて、かつ、第１電極及び第２改質層を介して貼り合わされている。本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ−ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
本技術に係る第７の実施形態の固体撮像装置の例７及び固体撮像装置の例７の製造方法について、図１２〜図１３を用いて説明をする。図１２〜図１３は、本技術に係る第７の実施形態の固体撮像装置の例７（固体撮像装置１００−１２）の製造方法の例１を説明するための断面図である。
図１２及び図１３を用いて、固体撮像装置１００−１２の製造方法を説明する。
図１２（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０−２を形成後、複数回の絶縁膜成膜（第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２−２）・ビア（後述の金属メッキ後はビア１１−２）形成を行った後、バリア層１４−２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２−２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３−２（ビア１１−２とトレンチ１２−２とから構成される。）を形成する。なお、第１基板に形成される電極１３−１（ビア１１−１とトレンチ１２−１とから構成される。）も上記と同様な方法で形成することができる。
図１２（ｂ）に示されるように、第２低誘電率層２−２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２−２（ｌｏｗ−ｋ膜）の最表面に改質層１−２が形成される。この改質層１−２は、膜の上表面に向かって（図１２（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１−２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１２（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１−２の表面を活性化し、さらに純水で洗い、親水にする。
最後に、図１３（ａ）に示されるように、第１基板が有する改質層１−１と第２基板が有する１−２とが向かい合うように貼り合わせて接合する。この貼り合わせにおいて、第１基板と第２基板との合わせずれが生じる。その後、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００−１２が製造される。
図１３（ａ）及び（ｂ）に示されるように、固体撮像装置１００−１２が備える第１基板は、第１電極１３−１と、第１改質層１−１と、第１改質層１−１上（図２（ａ）の上方向）に形成された第１低誘電率層２−１と、第１電極１３−１及び第１改質層１−１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層２−１上（図１３（ａ）の上方向）に形成されたＳｉＮ層３−１と、ＳｉＮ層３−１上（図１３（ａ）の上方向）に形成された第１低誘電率層４−１と、第１低誘電率層４−１上（図１３（ａ）の上方向）に形成されたＳｉＮ層５−１と、ＳｉＮ層５−１上（図１３（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−１を有する。層間絶縁膜（例えばＳｉＯ２）６−１には第１配線１０−１が埋め込めれており、第１配線１０−１は第１電極１３−１と接続している。第１電極１３−１は、ビア１１−１とトレンチ１２−１とから構成されている。
固体撮像装置１００−１２が備える第２基板は、第２電極１３−２と、第２改質層１−２と、第２改質層１−２上（図１３（ａ）の下方向）に形成された第２低誘電率層２−２と、第２電極１３−２及び第２改質層１−２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２−２上（図１３（ａ）の下方向）に形成されたＳｉＮ層３−２と、ＳｉＮ層３−２上（図２（ａ）の下方向）に形成された第２低誘電率層４−２と、第２低誘電率層４−２上（図１３（ａ）の下方向）に形成されたＳｉＮ層５−２と、ＳｉＮ層５−２上（図１３（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６−２を有する。層間絶縁膜（例えばＳｉＯ２）６−２には第２配線１０−２が埋め込めれており、第２配線１０−２は第２電極１３−２と接続している。第２電極１３−２は、ビア１１−２とトレンチ１２−２とから構成されている。
第１電極１３−１と、第１配線１０−１と、第１改質層１−１、第１低誘電率層２−１、ＳｉＮ層３−１、第１低誘電率層４−１、ＳｉＮ層５−１及び層間絶縁膜（例えばＳｉＯ２）６−１との間には、バリアメタル層１４−１が形成され、第２電極１３−２と、第２配線１０−２と、第２改質層１−２、第２低誘電率層２−２、ＳｉＮ層３−２、第２低誘電率層４−２、ＳｉＮ層５−２及び層間絶縁膜（例えばＳｉＯ２）６−２との間には、バリアメタル層１４−２が形成されている。バリアメタル層１４−１及び１４−２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
固体撮像装置１００−１２は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
固体撮像装置１００−１２では、図１３（ｂ）に示されるように、第１基板と該第２基板とに合わせずれが生じ、第１基板が有するバリアメタル層１４−１と、第２基板が有する第２改質層１−２とが接合し、、第１基板が有する第１電極１３−１（トレンチ１２−１）と、第２基板が有する第２改質層１−２及び第２基板が有するバリアメタル層１４−２とが接合している。なお、第１基板と該第２基板とに合わせずれが生じない場合は、第１基板が有する第１改質層１−１と第２基板が有する第２改質層１−２とが接合し、第１基板が有するバリアメタル層１４−１と第２基板が有するバリアメタル層１４−２とが接合し、第１基板が有する第１電極１３−１（トレンチ１２−１）と第２基板が有する第２電極１３−２（トレンチ１２−２）とが接合する。
本技術に係る第７の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第６の実施形態の固体撮像装置の欄で述べた内容がそのまま適用することができる。
＜９．第８の実施形態（電子機器の例）＞
本技術に係る第８の実施形態の電子機器は、本技術に係る第１の実施形態〜第７の固体撮像装置のいずれ１つの実施形態の固体撮像装置が搭載された電子機器である。以下に、本技術に係る第８の実施形態の電子機器について詳細に述べる。
＜１０．本技術を適用した固体撮像装置の使用例＞
図２１は、イメージセンサとしての本技術に係る第１〜第７の実施形態の固体撮像装置の使用例を示す図である。
上述した第１〜第７の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図２１に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第８の実施形態の電子機器）に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１〜第６の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
第１〜第７の実施形態のいずれか１つの実施形態の固体撮像装置は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図２２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図２２に示される撮像装置２０１ｃは、光学系２０２ｃ、シャッタ装置２０３ｃ、固体撮像装置２０４ｃ、駆動回路２０５ｃ、信号処理回路２０６ｃ、モニタ２０７ｃ、およびメモリ２０８ｃを備えて構成され、静止画像および動画像を撮像可能である。
光学系２０２ｃは、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置２０４ｃに導き、固体撮像装置２０４ｃの受光面に結像させる。
シャッタ装置２０３ｃは、光学系２０２ｃおよび固体撮像装置２０４ｃの間に配置され、駆動回路１００５ｃの制御に従って、固体撮像装置２０４ｃへの光照射期間および遮光期間を制御する。
固体撮像装置２０４ｃは、光学系２０２ｃおよびシャッタ装置２０３ｃを介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置２０４ｃに蓄積された信号電荷は、駆動回路２０５ｃから供給される駆動信号（タイミング信号）に従って転送される。
駆動回路２０５ｃは、固体撮像装置２０４ｃの転送動作、および、シャッタ装置２０３ｃのシャッタ動作を制御する駆動信号を出力して、固体撮像装置２０４ｃおよびシャッタ装置２０３ｃを駆動する。
信号処理回路２０６ｃは、固体撮像装置２０４ｃから出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６ｃが信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７ｃに供給されて表示されたり、メモリ２０８ｃに供給されて記憶（記録）されたりする。
＜１１．本技術を適用した固体撮像装置の適用例＞
以下、上記の第１〜７の実施の形態において説明した固体撮像装置（イメージセンサ）の適用例（適用例１〜２）について説明する。上記実施の形態等における固体撮像装置はいずれも、様々な分野における電子機器に適用可能である。ここでは、その一例として、内視鏡手術システム（適用例１）及び移動体（適用例２）について説明する。なお、上記の＜１０．本技術を適用した固体撮像装置の使用例＞の欄で説明をした撮像装置も、本技術に係る第１〜７の実施の形態において説明した固体撮像装置（イメージセンサ）の適用例の一つである。
（適用例１）
［内視鏡手術システムへの応用例］
本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
図２３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（ＮａｒｒｏｗＢａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２４は、図２３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像装置（撮像素子）で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本技術に係る固体撮像装置は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（適用例２）
［移動体への応用例］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図６６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２６は、撮像部１２０３１の設置位置の例を示す図である。
図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本技術に係る固体撮像装置は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
なお、本技術は、上述した実施形態、使用例及び適用例に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
また、本技術は、以下のような構成も取ることができる。
［１］
第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
［２］
前記第１低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少する、［１］に記載の固体撮像装置。
［３］
前記第１低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、［１］に記載の固体撮像装置。
［４］
前記第１低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、［１］に記載の固体撮像装置。
［５］
前記第２低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［６］
前記第２低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［７］
前記第２低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［８］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［９］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１０］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１１］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１２］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［１３］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［１４］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１５］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１６］
前記第１低誘電率層がＳｉＯＣを含み、
前記第２低誘電率層がＳｉＯＣを含み、
前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１７］
前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出している、［１］から［１６］のいずれか１つに記載の固体撮像装置。
［１８］
前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、［１］から［１７］のいずれか１つに記載の固体撮像装置。
［１９］
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、［１］から［１８］のいずれか１つに記載の固体撮像装置。
［２０］
前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされている、［１］から［１９］のいずれか１つに記載の固体撮像装置。
［２１］
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされている、［１］から［２０］のいずれか１つに記載の固体撮像装置。
［２２］
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［１］から［２１］のいずれか１つに記載の固体撮像装置。
［２３］
前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２２］に記載の固体撮像装置。
［２４］
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［１］から［２１］のいずれか１つに記載の固体撮像装置。
［２５］
第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
該改質層の親水性は、該低誘電率層の親水性よりも高く、
該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
［２６］
前記低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［２５］に記載の固体撮像装置。
［２７］
前記低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［２５］に記載の固体撮像装置。
［２８］
前記低誘電率層がＳｉＯＣを含み、
前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［２５］に記載の固体撮像装置。
［２９］
前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
前記第１接合面及び／又は前記接合面には、前記絶縁性薄膜が露出している、［２５］から［２８］のいずれか１つに記載の固体撮像装置。
［３０］
前記低誘電率層が、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、［２５］から［２９］のいずれか１つに記載の固体撮像装置。
［３１］
前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、［２５］から［３０］のいずれか１つに記載の固体撮像装置。
［３２］
前記第１接合面と前記第２接合面とが、前記絶縁層及び前記第２電極を介して貼り合わされている、［２５］から［３１］のいずれか１つに記載の固体撮像装置。
［３３］
前記第１接合面と前記第２接合面とが、前記第１電極及び前記改質層を介して貼り合わされている、［２５］から［３２］のいずれか１つに記載の固体撮像装置。
［３４］
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有し、
前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２５］から［３３］のいずれか１つに記載の固体撮像装置。
［３５］
前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［３４］に記載の固体撮像装置。
［３６］
前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有し、
前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２５］から［３３］のいずれか１つに記載の固体撮像装置。
［３７］
［１］から［３６］のいずれか１つに記載の固体撮像装置が搭載された、電子機器。
１（１−１、１−２）・・・改質層、
２（２−１、２−２）・・・低誘電率層、
１０・・・第１基板（センサ基板）、
１３（１３−１、１３−２）・・・電極、
２０・・・第２基板(回路基板）、
１００（１００−１、１００−２、１００−４、１００−６、１００−７、１００−８、１００−９、１００−１０、１００−１２）、１１０・・・固体撮像装置。

Claims (21)

  1. 第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
    第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
    該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
    該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
    該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
  2. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少する、請求項１に記載の固体撮像装置。
  3. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、請求項１に記載の固体撮像装置。
  4. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
    前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、請求項１に記載の固体撮像装置。
  5. 前記第２低誘電率層がＳｉＯＣを含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、請求項１に記載の固体撮像装置。
  6. 前記第２低誘電率層がＳｉＯＣを含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  7. 前記第２低誘電率層がＳｉＯＣを含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
    前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  8. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第２低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
    前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、請求項１に記載の固体撮像装置。
  9. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第２低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
    前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  10. 前記第１低誘電率層がＳｉＯＣを含み、
    前記第２低誘電率層がＳｉＯＣを含み、
    前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
    前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
    前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
    前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  11. 前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
    前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出している、請求項１に記載の固体撮像装置。
  12. 前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、請求項１に記載の固体撮像装置。
  13. 前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、請求項１に記載の固体撮像装置。
  14. 前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされている、請求項１に記載の固体撮像装置。
  15. 前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされている、請求項１に記載の固体撮像装置。
  16. 前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
    前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
    前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１に記載の固体撮像装置。
  17. 前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１６に記載の固体撮像装置。
  18. 前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
    前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
    前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１に記載の固体撮像装置。
  19. 第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
    第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
    該改質層の親水性は、該低誘電率層の親水性よりも高く、
    該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
  20. 請求項１に記載の固体撮像装置が搭載された、電子機器。
  21. 請求項１９に記載の固体撮像装置が搭載された、電子機器。

JP2019094699A 2019-05-20 2019-05-20 固体撮像装置及び電子機器 Pending JP2020191334A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019094699A JP2020191334A (ja) 2019-05-20 2019-05-20 固体撮像装置及び電子機器
US17/608,962 US20220216246A1 (en) 2019-05-20 2020-04-06 Solid-state imaging device and electronic apparatus
PCT/JP2020/015447 WO2020235234A1 (ja) 2019-05-20 2020-04-06 固体撮像装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094699A JP2020191334A (ja) 2019-05-20 2019-05-20 固体撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2020191334A true JP2020191334A (ja) 2020-11-26

Family

ID=73454727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094699A Pending JP2020191334A (ja) 2019-05-20 2019-05-20 固体撮像装置及び電子機器

Country Status (3)

Country Link
US (1) US20220216246A1 (ja)
JP (1) JP2020191334A (ja)
WO (1) WO2020235234A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022172711A1 (ja) * 2021-02-12 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および電子機器
WO2023203765A1 (ja) * 2022-04-22 2023-10-26 株式会社レゾナック 半導体装置の製造方法、及び、半導体装置
WO2024053497A1 (ja) * 2022-09-05 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187395A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
CN115911073B (zh) * 2023-01-09 2023-08-11 湖北江城芯片中试服务有限公司 一种半导体结构及其制作方法、图像传感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5803398B2 (ja) * 2011-08-04 2015-11-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6127360B2 (ja) * 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022172711A1 (ja) * 2021-02-12 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および電子機器
WO2023203765A1 (ja) * 2022-04-22 2023-10-26 株式会社レゾナック 半導体装置の製造方法、及び、半導体装置
WO2024053497A1 (ja) * 2022-09-05 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2020235234A1 (ja) 2020-11-26
US20220216246A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
WO2020235234A1 (ja) 固体撮像装置及び電子機器
WO2020170936A1 (ja) 撮像装置
TWI774113B (zh) 攝像元件及攝像元件之製造方法
WO2020179494A1 (ja) 半導体装置および撮像装置
JP7472032B2 (ja) 撮像素子および電子機器
WO2020241717A1 (ja) 固体撮像装置
US11329092B2 (en) Semiconductor device, manufacturing method of semiconductor device, and electronic equipment
JP2021005675A (ja) 半導体装置、電子機器及び半導体装置の製造方法
WO2022254824A1 (ja) 撮像素子
TWI844608B (zh) 固體攝像裝置及電子機器
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2023135934A1 (ja) 撮像素子および撮像素子の製造方法
WO2020138488A1 (ja) 固体撮像装置及び電子機器
WO2022249596A1 (ja) 撮像素子および撮像素子の製造方法
WO2022014461A1 (ja) 撮像素子
WO2022019155A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
JP2024086835A (ja) 撮像素子および電子機器