JP5803398B2 - 半導体装置、半導体装置の製造方法、及び、電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JP5803398B2
JP5803398B2 JP2011170666A JP2011170666A JP5803398B2 JP 5803398 B2 JP5803398 B2 JP 5803398B2 JP 2011170666 A JP2011170666 A JP 2011170666A JP 2011170666 A JP2011170666 A JP 2011170666A JP 5803398 B2 JP5803398 B2 JP 5803398B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
bonding
electrode
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011170666A
Other languages
English (en)
Other versions
JP2013038112A5 (ja
JP2013038112A (ja
Inventor
恵永 香川
恵永 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011170666A priority Critical patent/JP5803398B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to TW101121190A priority patent/TWI495041B/zh
Priority to US13/533,526 priority patent/US8896125B2/en
Priority to KR1020120069684A priority patent/KR102030852B1/ko
Priority to CN201210233277.XA priority patent/CN102867847B/zh
Publication of JP2013038112A publication Critical patent/JP2013038112A/ja
Priority to US14/467,852 priority patent/US9111763B2/en
Publication of JP2013038112A5 publication Critical patent/JP2013038112A5/ja
Priority to US14/718,942 priority patent/US9443802B2/en
Application granted granted Critical
Publication of JP5803398B2 publication Critical patent/JP5803398B2/ja
Priority to US15/228,860 priority patent/US10038024B2/en
Priority to US15/228,894 priority patent/US9911778B2/en
Priority to US15/992,908 priority patent/US10431621B2/en
Priority to US16/410,877 priority patent/US10985102B2/en
Priority to KR1020190069266A priority patent/KR20190071647A/ko
Priority to KR1020200069977A priority patent/KR102298787B1/ko
Priority to US17/194,641 priority patent/US11569123B2/en
Priority to KR1020210112763A priority patent/KR102439964B1/ko
Priority to KR1020220109225A priority patent/KR20220126271A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本技術は、基板を貼り合わせて配線接合を行う半導体装置、半導体装置の製造方法、及び、電子機器に関する。
従来、２枚のウエハ（基体）を貼り合わせて、それぞれの半導体基体に形成された接合電極同士を接合する技術が開発されている（例えば、特許文献１参照）。
特開２０００−２９９３７９号公報
上述の基体の貼り合わせでは、接合電極による半導体装置の接合信頼性の向上が求められている。
本技術は、接合信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供するものである。
本技術の半導体装置は、半導体基体と、半導体基体上に形成された絶縁層と、絶縁層の表面に形成された接合電極と、絶縁層表面に形成され、絶縁層を介して接合電極の周囲を囲む保護層とを備える。
また、本技術の電子機器は、上記半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える。
また、本技術の半導体装置の製造方法は、半導体基体上に絶縁層を形成する工程と、絶縁層の表面に接合電極を形成する工程と、絶縁層の表面に、絶縁層を介して接合電極の周囲を囲む位置に保護層を形成する工程とを有する。
上述の半導体装置及び半導体装置の製造方法によれば、接合電極の周囲に保護層が形成される。この保護層は、接合面において接合電極を囲む構成となる。このため、接合電極の表面と絶縁層中の水との接触を、保護層により抑制することができる。従って、絶縁層中の水による接合電極の腐食を抑制し、接合電極の信頼性を向上させることができる。また、信頼性の高い電子機器を構成することができる。
本技術によれば、接合信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供することができる。
接合電極の概略構成を示す断面図である。 Ａは、実施形態の接合電極を備える半導体装置の概略構成を示す断面図である。Ｂは、図２Ａに示す第１接合部の接合面の平面図である。 Ａ〜Ｄは、実施形態の接合電極を備える半導体装置の製造工程図である。 Ｅ〜Ｈは、実施形態の接合電極を備える半導体装置の製造工程図である。 Ｉ〜Ｋは、実施形態の接合電極を備える半導体装置の製造工程図である。 Ａは、実施形態の変形例１の接合電極を備える半導体装置の概略構成を示す断面図である。Ｂは、図６Ａに示す第１接合部の接合面における平面図である。 Ｅ〜Ｈは、実施形態の変形例１の接合電極を備える半導体装置の製造工程図である。 Ｉ〜Ｋは、実施形態の変形例１の接合電極を備える半導体装置の製造工程図である。 実施形態の変形例２の接合電極を備える半導体装置の概略構成を示す断面図である。 固体撮像素子の構成を示す図である。 電子機器の構成を示す図である。
以下、本技術を実施するための形態例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．半導体装置の概要
２．半導体装置の実施形態
３．実施形態の半導体装置の製造方法
４．半導体装置の変形例１
５．半導体装置の変形例１の製造方法
６．半導体装置の変形例２
７．電子機器の実施形態
〈１．半導体装置の概要〉
半導体装置の接合電極の構成の概要について説明する。
図１に、従来の一般的な接合電極の構成を示す。図１は接合電極を備える接合部の構成を示す断面図である。
第１接合部１０は、図示しない半導体基体上に形成されている。そして、第１接合部１０は、第１配線層１２と、第１配線層１２にビア１３を介して接続する第１接合電極１１とを備える。
第１配線層１２は、層間絶縁層１９内に形成されている。そして、層間絶縁層１９上に中間層１８を介して、層間絶縁層１７が形成されている。さらに、層間絶縁層１７上に中間層１６を介して、層間絶縁層１５を備える。
第１接合電極１１は、層間絶縁層１５内に形成され、第１接合電極１１の表面が、層間絶縁層１５の表面から露出されている。この露出面は、層間絶縁層１５の表面と同一面に形成されている。
また、中間層１６、層間絶縁層１７及び中間層１８を貫通するビア１３により、第１配線層１２と第１接合電極１１とが電気的に接続されている。
第１接合電極１１、ビア１３と層間絶縁層１５，１７、中間層１６との間には、電極材料の絶縁層への拡散を防ぐためのバリアメタル層１４を備える。また、第１配線層１２と層間絶縁層１９との間にバリアメタル層３１を備える。
第２接合部２０は、上述の第１接合部１０と同様に、図示しない半導体基体上に形成されている。そして、第２接合部２０は、第２配線層２２と、第２配線層２２にビア２３を介して接続する第２接合電極２１とを備える。
第２配線層２２は、層間絶縁層２９内に形成されている。そして、層間絶縁層２９上に中間層２８を介して、層間絶縁層２７が形成されている。さらに、層間絶縁層２７上に中間層２６を介して、層間絶縁層２５を備える。
第２接合電極２１は、層間絶縁層２５内に形成され、第２接合電極２１の表面が、層間絶縁層２５の表面から露出されている。この露出面は、層間絶縁層２５の表面と同一面に形成されている。
また、中間層２６、層間絶縁層２７及び中間層２８を貫通するビア２３により、第２配線層２２と第２接合電極２１とが電気的に接続されている。
第２接合電極２１、ビア２３と層間絶縁層２５，２７、中間層２６との間には、電極材料の絶縁層への拡散を防ぐためのバリアメタル層２４を備える。また、第２配線層２２と層間絶縁層２９との間にバリアメタル層３２を備える。
上述のように、第１接合電極１１と第２接合電極２１とが接合された状態で、第１接合部１０と第２接合部２０とが貼り合わされている。
また、第１接合電極１１と第２接合電極２１との接合では、接合信頼性を確保するために、一方の電極の面積を大きくすることにより、接合位置がずれた場合にも、接合面積に差が発生しないように設計されている。図１に示す構成では、第２接合電極２１の面積を大きくすることにより、位置ずれに対する接続信頼性を確保している。
図１に示す構成では、上述のように第１接合電極１１と第２接合電極２１とで面積差を有する構成のため、面積が大きい方の第２接合電極２１は、その表面に第１接合部１０の層間絶縁層１５と直接接触する接触部３３を有する。
この接触部３３は、Ｃｕ等の金属層が層間絶縁層１５と直接接触している構成となる。
また、一般的に層間絶縁層１５等を構成するＳｉＯ２は、吸湿しやすい性質を持つため、層内に水（Ｈ２Ｏ）が含まれやすい。さらに、近年の高性能デバイスに使用されるｌｏｗ−ｋ（ｋ＜２．４）材料は、吸湿性がさらに大きい。
このため、第２接合電極２１と層間絶縁層１５とが直接接する接触部３３では、層間絶縁層１５等に含まれる水３０と第２接合電極２１とが接触する。この場合、第２接合電極２１を構成するＣｕ等の金属が腐食する可能性がある。
上述のように、半導体基体を金属の接合電極同士で接合する構成の半導体装置では、層間絶縁層に含まれる水による接合電極の腐食が発生する。接合電極が水分より腐食されると、電極間の抵抗上昇、導通不良等を引き起こし、半導体装置の正常な機能を妨げる原因となる。
このため、接合電極により接合された半導体装置では、層間絶縁層に含まれる水による接合電極の腐食を防ぐ構成が求められている。
〈２．半導体装置の実施形態〉
以下、接合電極を備える半導体装置の実施形態について説明する。
図２に、本実施形態の接合電極を備える半導体装置の概略構成を示す。図２Ａは、本実施形態の半導体装置の接合電極領域付近の断面図である。図２Ｂは、図２Ａに示す第１接合部４０の接合面５０の平面図である。なお、図２Ａ，Ｂでは、接合電極の形成領域付近の概略構成のみを示し、接合電極が形成される半導体基体及び接合電極周囲に設けられる各構成部の図示を省略する。
図２Ａに示すように、第１接合部４０と第２接合部６０とが電極形成面を対向させて接合された半導体装置が形成されている。
第１接合部４０は、接合面５０に第１接合電極４１、第２接合電極４２、及び、第３接合電極４３を備える。また、第２接合部６０は、接合面５０に、第４接合電極６１、第５接合電極６２、及び、第６接合電極６３を備える。
そして、第１接合部４０の第１接合電極４１と、第２接合部６０の第４接合電極６１とが接合されている。また、第２接合電極４２と第５接合電極６２とが接合され、第３接合電極４３と第６接合電極６３とが接合されている。
［絶縁層］
第１接合部４０及び第２接合部６０は、複数の配線層と絶縁層が積層されて構成されている。
第１接合部４０の絶縁層は、接合面５０側から順に、第１層間絶縁層５１、第１中間層５２、第２層間絶縁層５３、第２中間層５４、及び、第３層間絶縁層５５から構成されている。また、第２接合部６０の絶縁層は、接合面５０側から順に、第４層間絶縁層７１、第３中間層７２、第５層間絶縁層７３、第４中間層７４、及び、第６層間絶縁層７５から構成されている。
［導体層：第１接合部］
第１接合部４０の第１接合電極４１、第２接合電極４２、及び、第３接合電極４３は、第１層間絶縁層５１に形成されている。そして、接合面５０に、第１接合電極４１、第２接合電極４２、及び、第３接合電極４３の表面が露出し、第１層間絶縁層５１と同一面に形成されている。
第１配線４６、第２配線４７、及び、第３配線４８は、第３層間絶縁層５５内に第２中間層５４と接する位置に形成されている。
第１接合電極４１と第１配線４６とは、第１中間層５２、第２層間絶縁層５３及び第２中間層５４を貫通する第１ビア５６により電気的に接続されている。同様に、第２接合電極４２と第２配線４７とは、第２ビア５７により電気的に接続されている。第３接合電極４３と第３配線４８とは、第３ビア５８により電気的に接続されている。
また、第１接合電極４１と第１層間絶縁層５１との間には、第１接合電極４１の絶縁層への拡散を防ぐためのバリアメタル層４１Ａが設けられている。そして、第２接合電極４２及び第３接合電極４３と第１層間絶縁層５１との間にバリアメタル層４２Ａ，４３Ａが設けられている。また、第１配線４６と第３層間絶縁層５５との間にバリアメタル層４６Ａ、第２配線４７と第３層間絶縁層５５との間にバリアメタル層４７Ａ、第３配線４８と第３層間絶縁層５５との間にバリアメタル層４８Ａが設けられている。
また、第１ビア５６、第２ビア５７、及び、第３ビア５８と第１中間層５２、第５層間絶縁層７３、及び、第２中間層５４との間にも、それぞれバリアメタル層５６Ａ、バリアメタル層５７Ａ、及び、バリアメタル層５８Ａが設けられている。第１ビア５６、第２ビア５７、及び、第３ビア５８は、それぞれバリアメタル層５６Ａ、バリアメタル層５７Ａ、及び、バリアメタル層５８Ａを介して、第１配線４６、第２配線４７、及び、第３配線４８と接続している。
［導体層：第２接合部］
第２接合部６０の第４接合電極６１、第５接合電極６２、及び、第６接合電極６３は、第４層間絶縁層７１に形成されている。そして、接合面５０に第４接合電極６１、第５接合電極６２、及び、第６接合電極６３の表面が露出し、第４層間絶縁層７１と同一面に形成されている。
第４配線６６、第５配線６７、及び、第６配線６８は、第６層間絶縁層７５内に第４中間層７４と接する位置に形成されている。
第４接合電極６１と第４配線６６とは、第３中間層７２、第５層間絶縁層７３及び第４中間層７４を貫通する第４ビア７６により電気的に接続されている。同様に、第５接合電極６２と第５配線６７とは、第５ビア７７により電気的に接続されている。第６接合電極６３と第６配線６８とは、第６ビア７８により電気的に接続されている。
また、第４接合電極６１と第４層間絶縁層７１との間には、第４接合電極６１の絶縁層への拡散を防ぐためのバリアメタル層６１Ａが設けられている。そして、第５接合電極６２及び第６接合電極６３と第４層間絶縁層７１との間にバリアメタル層６２Ａ，６３Ａが設けられている。また、第４配線６６と第６層間絶縁層７５との間にバリアメタル層６６Ａ、第５配線６７と第６層間絶縁層７５との間にバリアメタル層６７Ａ、第６配線６８と第６層間絶縁層７５との間にバリアメタル層６８Ａを備える。
また、第４ビア７６、第５ビア７７、及び、第６ビア７８と第３中間層７２、第５層間絶縁層７３、及び、第４中間層７４との間にも、それぞれバリアメタル層７６Ａ、バリアメタル層７７Ａ、及び、バリアメタル層７８Ａが設けられている。第４ビア７６、第５ビア７７、及び、第６ビア７８は、それぞれバリアメタル層７６Ａ、バリアメタル層７７Ａ、及び、バリアメタル層７８Ａを介して、第４配線６６、第５配線６７、及び、第６配線６８と接続している。
［材料］
上述の第１配線４６、第２配線４７、第３配線４８、第４配線６６、第５配線６７、及び、第６配線６８は、半導体装置の配線として一般的に用いられる材料、例えばＡｌ、Ｃｕ等から形成される。
また、第１接合電極４１、第２接合電極４２、第３接合電極４３、第４接合電極６１、第５接合電極６２、及び、第６接合電極６３は、半導体基体の接合が可能な導電体、例えばＣｕから形成される。
各バリアメタル層は、半導体装置にバリアメタル層として一般的に適用される材料、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から形成される。
第１層間絶縁層５１、第２層間絶縁層５３、第３層間絶縁層５５、第４層間絶縁層７１、第５層間絶縁層７３、及び、第６層間絶縁層７５は、例えば、ＳｉＯ２、並びに、フッ素含有酸化シリコン（ＦＳＧ）、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマー、ハイドロゲンシルセキオサン（ＨＳＱ）、及び、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料等、比誘電率２．７程度若しくはそれ以下の低誘電率（Ｌｏｗ−ｋ）材料により構成される。
図２Ａに示すように、上述の第１〜６層間絶縁層５１，５３，５５，７１，７３，７５には、絶縁層の吸湿により水（Ｈ２Ｏ）７０が含まれやすい。
第１中間層５２、第２中間層５４、第３中間層７２、及び、第４中間層７４は、配線等を構成する金属材料の拡散防止層として、半導体装置に一般的に使用される材料により構成される。また、各中間層は層間絶縁層に含まれる水７０を透過しにくい高密度絶縁層である。このような、拡散防止層なる高密度絶縁層としては、例えば、スピンコート法やＣＶＤ法で成膜された比誘電率４〜７のＰ−ＳｉＮや、これにＣが含有された比誘電率４以下のＳｉＣＮ等から構成する。
［接合部］
上述のように、第１接合電極４１、第２接合電極４２及び第３接合電極４３と、第４接合電極６１、第５接合電極６２及び第６接合電極６３とが接合された状態で、半導体基体同士が接合された半導体装置が構成される。
また、図２Ａに示すように、第１接合部４０の接合電極と、第２接合部６０の接合電極とは、接合信頼性を確保するために、対向する接合電極の一方の電極の面積が大きく形成されている。この構成により、接合位置がずれた場合にも、各電極の接合面積が変わらないように設計されている。
図２Ａに示す構成では、第２接合電極４２、第４接合電極６１、及び、第６接合電極６３が、対向する接合電極よりも大きな面積で形成されている。このため、第２接合電極４２には、第４層間絶縁層７１と直接接触する接触部４９が形成される。また、第４接合電極６１、及び、第６接合電極６３の表面には、第１層間絶縁層５１と直接接触する接触部６９，７９が形成される。
［保護層］
第１接合部４０は、第１接合電極４１の周囲に、第１保護層４４を備える。また、第２接合電極４２と第３接合電極４３の周囲を囲む第２保護層４５を備える。
第１保護層４４及び第２保護層４５は、図２Ｂに示すように、第１接合電極４１の周囲を囲む一連の層から形成される。そして、図２Ａに示すように、第１保護層４４は、第１接合部４０の接合面５０から、第１層間絶縁層５１を貫通し、第１中間層５２に達する深さの凹部内に形成されている。第２保護層４５は、第１接合部４０の接合面５０から、第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３を貫通し、第２中間層５４に達する深さの凹部内に形成されている。
また、図２Ａに示すように、第２接合部６０にも上述の第１保護層４４と対応する位置に、第３保護層６４を備える。そして、第２保護層４５と対応する位置に第４保護層６５を備える。
第３保護層６４は、第４接合電極６１の周囲を囲み、第２接合部６０の接合面５０から、第４層間絶縁層７１を貫通し、第３中間層７２に達する深さの凹部内に形成されている。
第４保護層６５は、第５接合電極６２と第６接合電極６３の周囲を囲み、第２接合部６０の接合面５０から、第４層間絶縁層７１を貫通し、第３中間層７２に達する深さの凹部内に形成されている。
そして、接合面５０において、第１保護層４４と第３保護層６４とが、それぞれ接触する位置に設けられている。この構成により、第１接合電極４１と第４接合電極６１との接合部が、第１保護層４４、第３保護層６４、第１中間層５２、及び、第３中間層７２により囲まれる。
また、接合面５０において、第２保護層４５と第４保護層６５とが、それぞれ接触する位置に設けられている。このため、第２接合電極４２と第５接合電極６２との接合部、及び、第３接合電極４３と第６接合電極６３との接合部が第２保護層４５、第４保護層６５、第２中間層５４、及び、第３中間層７２により囲まれる。
第１保護層４４、第２保護層４５、第３保護層６４、及び、第４保護層６５は、上述の各バリアメタル層と同様の材料、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から形成される。
［保護層：作用］
上述のように、第１層間絶縁層５１や第４層間絶縁層７１等に適用されるＳｉＯ２やｌｏｗ−ｋ材料等は、吸湿しやすい性質を持つ。特に、層間絶縁層同士をプラズマ接合法を用いて接合した場合には、絶縁層の表面処理及び熱処理により、接合面に水が発生する。このため、絶縁層材料の吸湿により水（Ｈ２Ｏ）７０が、第１層間絶縁層５１や第４層間絶縁層７１等に含まれやすい。
本実施形態の半導体装置の構成では、接合電極の周囲に、第１保護層４４、第２保護層４５、第３保護層６４、及び、第４保護層６５を備える。各保護層は、バリアメタル層と同様の材料から構成されることにより、絶縁層中に含まれる水７０の透過を防ぐことができる。また、第１中間層５２、及び、第３中間層７２が、水７０を透過し難いＰ−ＳｉＮ等の高密度絶縁層により構成される。
このため、第１保護層４４、第３保護層６４、第１中間層５２、及び、第３中間層７２により、第１層間絶縁層５１や第４層間絶縁層７１に含まれている水７０を遮断することができる。
また、第２保護層４５、第４保護層６５、第２中間層５４、及び、第３中間層７２により第１層間絶縁層５１や第４層間絶縁層７１に含まれている水７０を遮断することができる。
上述の構成により、第１接合電極４１と第４接合電極６１との接合部において、第４接合電極６１と第１層間絶縁層５１との接触部６９への水７０の接触を抑制することができる。同様に、第２接合電極４２と第５接合電極６２との接合部において、第２接合電極４２と第４層間絶縁層７１との接触部４９への水７０の接触を抑制することができる。そして、第３接合電極４３と第６接合電極６３との接合部において、第６接合電極６３と第１層間絶縁層５１との接触部７９への水７０の接触を抑制することができる。
なお、上述の構成では、第４接合電極６１の接触部６９は、第１保護層４４、第３保護層６４、第１中間層５２、及び、第３中間層７２に囲まれた領域内の第１層間絶縁層５１に含まれる水７０と接触する。このため、第１接合電極４１と第１保護層４４との距離、及び、第４接合電極６１と第３保護層６４との距離を、可能な限り近づける構成とすることが好ましい。例えば、配線のデザインルールにおいて可能な最近接距離とすることにより、第１保護層４４及び第３保護層６４等に囲まれた領域内で、絶縁層が存在可能な領域を最小化する。接合電極と保護層との最近接距離としては、最小で５０ｎｍ程度とすることができ、一般的な半導体装置のデザインルールでは２μｍ〜４μｍ程度とすることができる。
また、第２接合電極４２の接触部４９や、第６接合電極６３の接触部７９においても、第３保護層６４及び第４保護層６５等の領域内の第１層間絶縁層５１及び第４層間絶縁層７１に含まれる水７０と接触する。このため、配線のデザインルールで可能な限り第２保護層４５及び第４保護層６５を、第２接合電極４２及び第６接合電極６３に近接させることが好ましい。
また、接合電極を囲む保護層は、少なくとも吸湿しやすい材料からなる絶縁層を遮るように形成される必要がある。このため、保護層は、少なくとも接合電極が設けられている層間絶縁層の表面（接合面）から、その上層の絶縁層（中間層）までの深さで形成することが好ましい。
また、保護層は、接合電極が形成されている層間絶縁層よりも深い位置まで形成してもよい。例えば、第２保護層４５のように、接合面５０から第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３を貫通して第２中間層５４と接する位置まで形成してもよい。第２保護層４５の構成によれば、第２層間絶縁層５３内の水を遮断することができるため、第２層間絶縁層５３から、第１中間層５２を透過する水７０を防ぐことができる。
また、接合面５０において、接触する一方の保護層の幅を、他方の幅よりも大きくすることにより、半導体基体の接合位置のずれが発生した場合にも、保護層同士の接続信頼性を確保することができる。図２Ａに示す本実施形態の半導体装置の構成では、第３保護層６４及び第４保護層６５の接合面での幅を、第１保護層４４及び第２保護層４５よりも大きく構成している。
具体的には、第３保護層６４の接合電極側（内側）が、第１保護層４４よりも接合電極に近くなるように、また、第３保護層６４の接合電極と反対側（外側）が、第１保護層４４よりも接合電極から遠くなるように構成する。このように、第３保護層６４の幅を大きくすることにより、接合位置にずれが発生した場合にも、第３保護層６４の幅内で第１保護層４４が接触する。
また、第４保護層６５の接合電極側（内側）が、第２保護層４６よりも接合電極に近くなるように、また、第４保護層６５の接合電極と反対側（外側）が、第２保護層４６よりも接合電極から遠くなるように構成する。このように、第４保護層６５の幅を大きくすることにより、接合位置にずれが発生した場合にも、第４保護層６５の幅内で第２保護層４５が接触する。
上述の構成により、位置ずれに対する保護層の接続信頼性を確保することができる。
［保護層：効果］
上述の本実施形態の半導体装置の構成によれば、接合電極を囲む保護層を形成することにより、接合部の腐食の要因となる水分と接合電極との接触を最小限に抑えることができる。このため、接合電極の腐食を抑制することができ、良好な電気特性と信頼性を有した半導体装置を構成することができる。
従って、半導体装置の電気特性、及び、信頼性の向上が可能となる。また、腐食による抵抗値の上昇を抑えることができ、半導体装置の処理速度の向上や、消費電力の低下が可能となる。
また、接合電極を保護層で囲むことにより、電極接合部を流れる電気信号に対して外部からの混信も低減することできる。従って、半導体装置のノイズ低減が可能となる。
なお、接合電極や保護層の形状は、上述の実施の形態に記載された構成に限定されない。保護層は接合電極の接合面において、接合電極と囲む一連の形状であれば、図２Ｂに示す円形に限られず、その他の形状としてもよい。また、接合電極の形状も、図２Ｂに示す円形に限られず、その他の形状とすることができる。
〈３．半導体装置の製造方法〉
次に、実施形態の半導体装置の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図２Ａ，Ｂに示す第１接合電極４１と、第４接合電極６１との接合部付近の製造方法のみを示し、その他の構成の製造方法は説明を省略する。第２接合電極４２と第５接合電極６２との接合部、及び、第３接合電極４３と第６接合電極６３との接合部等については、第１接合電極４１と第４接合電極６１との接合部付近の製造方法と同様に製造することができる。また、半導体基体、配線層、他の各種トランジスタ、各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。
また、上述の図２に示す本実施形態の半導体装置の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。
まず、図３Ａに示すように、下地デバイスに接続されたバリアメタル層４６Ａ及び第１配線４６を含む第３層間絶縁層５５を形成する。この第１配線４６を含む第３層間絶縁層５５の形成方法は、一般的な半導体装置の製造方法に適用されるダマシンプロセス（例えば特開２００４−６３８５９号公報参照）等を用いて形成することができる。そして、第１配線４６及び第３層間絶縁層５５上に、１０〜１００ｎｍの第２中間層５４を形成する。
次に、図３Ｂに示すように、第２中間層５４上に、２０〜２００ｎｍのＳｉＯ２層及びＳｉＯＣ層等による第２層間絶縁層５３を形成する。そして、第２層間絶縁層５３上に１０〜１００ｎｍのＳｉＮ層及びＳｉＣＮ層等からなる第１中間層５２を形成する。第１中間層５２上に、２０〜２００ｎｍのＳｉＯ２層およびＳｉＯＣ層からなる第１層間絶縁層５１を形成する。
上述の第１層間絶縁層５１、第１中間層５２、第２層間絶縁層５３、第２中間層５４、及び、第３層間絶縁層５５の各層は、例えばＣＶＤ法又はスピンコート法を用いて形成する。
さらに、図３Ｂに示すように、第１層間絶縁層５１上にレジスト層１０１を形成する。レジスト層１０１は、第１配線４６等の下層配線構造に接続する第１ビア５６等の形成位置を開口するパターンに形成する。
次に、図３Ｃに示すように、レジスト層１０１上から一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法により、第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３をエッチングする。
第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３エッチングした後、例えば酸素（Ｏ２）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施す。この処理により、レジスト層１０１及びエッチング処理の際に生じた残留付着物を完全に除去する。
次に、図３Ｄに示すように、５０ｎｍ〜１μｍ厚の有機樹脂をスピンコート法で塗布し、塗布装置内に有したヒーターで３０〜２００℃で焼成して有機材料層１０２を形成する。そして、有機材料層１０２上に、２０ｎｍ〜２００ｎｍのＳｉＯ２層を、ＣＶＤ法もしくはスピンコート法で形成し、酸化物層１０３を形成する。
次に、図４Ｅに示すように、酸化物層１０３上に、レジスト層１０４を形成する。レジスト層１０４は、接合部の第１接合電極４１、及び、第１保護層４４を形成する位置を開口するパターンに形成する。
次に、図４Ｆに示すように、レジスト層１０４上から一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法により、酸化物層１０３をエッチングする。そして、エッチングした酸化物層１０３をマスクに用いて、有機材料層１０２と第１層間絶縁層５１を、一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法によりエッチングする。
その後、例えば酸素（Ｏ２）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、酸化物層１０３、有機材料層１０２及びエッチング処理の際に生じた残留付着物を完全に除去する。また、この処理により、第１配線４６上の第２中間層５４を同時にエッチングし、第１配線４６を露出させて図４Ｇに示す形状とする。
次に、図４Ｈに示すように、バリアメタル層５６Ａ、及び、第１保護層４４を形成するためのバリア材料層１０５を形成する。バリア材料層１０５は、ＲＦスパッタリング処理により、Ａｒ／Ｎ２雰囲気下において、Ｔｉ、Ｔａ及びＲｕ又はその窒化物を５〜５０ｎｍ形成する。
次に、図５Ｉに示すように、電解めっき法又はスパッタリング法を用いて、バリア材料層１０５上にＣｕ等からなる電極材料層１０６を形成する。電極材料層１０６は、第１層間絶縁層５１、第１中間層５２、第２層間絶縁層５３、及び、第２中間層５４に形成されている開口部を埋め込んで形成する。そして、電極材料層１０６の形成後、ホットプレートやシンターアニール装置を用いて、１００℃〜４００℃で１分〜６０分程度熱処理を行う。
次に、図５Ｊに示すように、堆積したバリア材料層１０５、及び、電極材料層１０６のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。この工程により、第１ビア５６を介して第１配線４６と接続する第１接合電極４１を形成する。同時にバリアメタル層４１Ａ及びバリアメタル層５６Ａを形成する。
さらに、第１層間絶縁層５１の開口部に残存するバリア材料層１０５により、第１保護層４４を形成する。
以上の工程により第１接合部４０を形成する。
また、上述の図３Ａ〜図５Ｊで述べた方法と同様の工程を繰り返し、第２接合部６０を有する半導体装置を準備する。
そして、上述の方法により形成した二枚の半導体基体（第１接合部４０及び第２接合部６０）の表面に、例えば蟻酸を用いたＷｅｔ処理、或いは、Ａｒ、ＮＨ３、Ｈ２等のプラズマを用いたＤｒｙ処理を施す。この処理により、第１接合電極４１、及び、第４接合電極６１の表面の酸化膜を除去し、清浄な金属面を露出させる。
そして、図５Ｋに示すように、二枚の半導体基体の表面同士を対向させた後、両者を接触させることにより、第１接合部４０と第２接合部６０の接合を行う。
その際、ホットプレートやＲＴＡといったアニール装置にて、例えば大気圧にてＮ２雰囲気もしくは真空中で、１００℃〜４００℃で５分〜２時間程度熱処理を行う。
さらに、上述の第１接合部４０と第２接合部６０の接合では、プラズマ接合法を用いて、第１層間絶縁層５１と第４層間絶縁層７１とを接合してもよい。例えば、第１層間絶縁層５１と第４層間絶縁層７１の表面に、酸素プラズマを照射し、表面を改質する。改質後、第１層間絶縁層５１と第４層間絶縁層７１の表面を純水で３０秒間洗浄し、表面にシラノール基（Ｓｉ−ＯＨ基）を形成する。そして、シラノール基を形成した面同士を向かい合わせて一部を押し付け、ファンデルワールス力により接合する。その後、接合界面の密着力を更に高めるため、例えば４００℃／６０ｍｉｎの熱処理を加えてシラノール基同士を脱水縮合反応させる。
以上の工程により、図５Ｋに示す本実施形態の半導体装置を製造することができる。
上述の製造方法では、バリアメタル層５６Ａと第１保護層４４とを同時に形成することができる。また、第１保護層４４を形成するための第１層間絶縁層５１の凹部を、第１接合電極４１を形成するための凹部と同時に形成することができる。
このため、従来の半導体装置の製造方法から、保護層を形成するための工程を追加することなく、本実施形態の半導体装置を製造することができる。
図５Ｋに示す半導体装置において、各構成の寸法の一例を示す。
第１配線４６又は第４配線６６と接続する第１ビア５６、第４ビア７６の開口径は５０ｎｍ〜２００ｎｍである。第１接合電極４１、及び、第４接合電極６１の開口径は２００ｎｍ〜２０μｍである。第１接合電極４１、及び、第４接合電極６１の周囲に形成され、接合部を囲う第１保護層４４及び第３保護層６４の開口幅は１０ｎｍ〜２０μｍである。
〈４．半導体装置の変形例１〉
次に、本実施形態の半導体装置の変形例１について説明する。図６に変形例１の半導体装置の構成を示す。なお、図６に示す半導体装置において、上述の実施形態の半導体装置と同様の構成には、同じ符号を付して詳細な説明を省略する。また、図６に示す変形例１の半導体装置の構成は、保護層以外の構成が上述の実施形態の半導体装置と同様である。このため、保護層以外の構成の説明は省略する。
［保護層］
図６Ａに示すように、第１接合部４０は、第１接合電極４１の周囲に、第１保護層８１を備える。そして、第２接合電極４２と第３接合電極４３の周囲を囲む第２保護層８２を備える。
また、第１保護層８１は、図６Ｂに示すように、第１接合電極４１の周囲を囲む一連の層から形成されている。また、第２保護層８２は、第２接合電極４２及び第３接合電極４３の周囲を囲む一連の層から形成されている。
第１保護層８１は、図６Ａに示すように、第１層間絶縁層５１に形成された凹部の内面を被覆するバリアメタル層８１Ｂと、このバリアメタル層８１Ｂ内を埋め込んで形成された導体層８１Ａとからなる。
そして、第１保護層８１は、第１接合部４０の接合面５０から、第１層間絶縁層５１を貫通し、第１中間層５２に達する深さに形成されている。
また、第２保護層８２は、第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３に形成された凹部の内面を被覆するバリアメタル層８２Ｂと、このバリアメタル層８２Ｂ内を埋め込んで形成された導体層８２Ａとからなる。そして、第２保護層８２は、第１接合部４０の接合面５０から、第１層間絶縁層５１、第１中間層５２、及び、第２層間絶縁層５３を貫通し、第２中間層５４に達する深さに形成されている。
また、図６Ａに示すように、第２接合部６０にも上述の第１保護層８１と対応する位置に、第３保護層６４を備える。そして、第２保護層８２と対応する位置に第４保護層６５を備える。これら第３保護層６４、及び、第４保護層６５は、上述の図２に示す実施形態と同様の構成である。
接合面５０において、第１保護層８１と第３保護層６４とは、それぞれ接触する位置に設けられている。また、接合面５０において、第２保護層８２と第４保護層６５とは、それぞれ接触する位置に設けられている。
そして、この構成により、第１保護層８１、第３保護層６４、第１中間層５２、及び、第３中間層７２により囲まれた領域内に、第１接合電極４１と第４接合電極６１との接合部が形成される。また、第２保護層８２、第４保護層６５、第２中間層５４、及び、第３中間層７２により囲まれた領域内に、第２接合電極４２と第５接合電極６２との接合部、及び、第３接合電極４３と第６接合電極６３との接合部が形成される。
第１保護層８１、及び、第２保護層８２のバリアメタル層８１Ｂ，８２Ｂは、上述の各バリアメタル層と同様の材料、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から形成される。また、第１保護層８１、及び、第２保護層８２の導体層８１Ａ，８２Ａは、上述の接合電極と同様の材料、例えば、Ｃｕから形成される。
［保護層：効果］
図６Ａに示す本実施形態の半導体装置の構成では、第１保護層８１及び第２保護層８２の接合面での幅を、第３保護層６４及び第４保護層６５の幅よりも大きくすることにより、位置ずれに対する接続信頼性を確保している。
第１保護層８１及び第２保護層８２の構成は、例えば、保護層同士の接続信頼性を確保するために、接合する一方の保護層の幅を他方の幅よりも大きくする場合に好適である。例えば、第１保護層８１の開口径（幅）を３０ｎｍ程度〜２０μｍ程度とした場合には、バリアメタル層８１Ｂ，８２Ｂによる埋め込みだけでは、絶縁層に形成した開口部を埋め込むことが難しい。このため、開口部の内面をバリアメタル層８１Ｂ，８２Ｂで被覆した後、このバリアメタル層８１Ｂ，８２Ｂ内を導体層８１Ａ．８１Ｂで埋め込むことにより、接合面の幅が大きい第１保護層８１及び第２保護層８２を構成することができる。
〈５．半導体装置の変形例１の製造方法〉
次に、上述の変形例１の半導体装置の製造方法を説明する。以下の製造方法の説明では、上述の図６Ａ，Ｂに示す第１接合電極４１と、第４接合電極６１との接合部付近の製造方法のみを示し、その他の構成の製造方法は説明を省略する。
まず、上述の図３Ａ〜Ｄと同様の工程により、第１配線４６が形成された第３層間絶縁層５５上に、第２中間層５４、第２層間絶縁層５３、第１中間層５２、第１層間絶縁層５１、有機材料層１０２、及び、酸化物層１０３を形成する。第２層間絶縁層５３、第１中間層５２、及び、第１層間絶縁層５１には、第１ビア５６を形成するための開口部が形成されている。
次に、図７Ｅに示すように、酸化物層１０３上に、レジスト層１０７を形成する。レジスト層１０７は、接合部の第１接合電極４１、及び、第１保護層８１を形成する位置を開口するパターンに形成する。
次に、図７Ｆに示すように、レジスト層１０７上から一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法により、酸化物層１０３をエッチングする。そして、エッチングした酸化物層１０３をマスクに用いて、有機材料層１０２と第１層間絶縁層５１を、一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法によりエッチングする。
その後、例えば酸素（Ｏ２）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、酸化物層１０３、有機材料層１０２及びエッチング処理の際に生じた残留付着物を完全に除去する。また、この処理により、第１配線４６上の第２中間層５４を同時にエッチングし、第１配線４６を露出させて図７Ｇに示す形状とする。
次に、図７Ｈに示すように、バリアメタル層５６Ａ、及び、第１保護層８１のバリアメタル層８１Ｂを形成するためのバリア材料層１０８を形成する。バリア材料層１０８は、ＲＦスパッタリング処理により、Ａｒ／Ｎ２雰囲気下において、Ｔｉ、Ｔａ及びＲｕ又はその窒化物を５〜５０ｎｍ形成する。
次に、図８Ｉに示すように、電解めっき法又はスパッタリング法を用いて、バリア材料層１０８上にＣｕ等からなる電極材料層１０９を形成する。電極材料層１０９は、第１接合電極４１となる開口部、及び、第１保護層８１となる開口部を埋め込んで形成する。そして、電極材料層１０９の形成後、ホットプレートやシンターアニール装置を用いて、１００℃〜４００℃で１分〜６０分程度熱処理を行う。
次に、図８Ｊに示すように、堆積したバリア材料層１０８、及び、電極材料層１０９のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。この工程により、第１ビア５６を介して第１配線４６と接続する第１接合電極４１を形成する。同時にバリアメタル層４１Ａ及びバリアメタル層５６Ａを形成する。
さらに、第１層間絶縁層５１の開口部に残存するバリア材料層１０８と電極材料層１０９より、第１保護層８１を形成する。
以上の工程により第１接合部４０を形成する。
また、上述の図３Ａ〜図５Ｊで述べた方法と同様の工程を繰り返し、第２接合部６０を有する半導体装置を準備する。
そして、上述の方法により形成した二枚の半導体基体（第１接合部４０及び第２接合部６０）の表面に、例えば蟻酸を用いたＷｅｔ処理、或いは、Ａｒ、ＮＨ３、Ｈ２等のプラズマを用いたＤｒｙ処理を施す。この処理により、第１接合電極４１、及び、第４接合電極６１の表面の酸化膜を除去し、清浄な金属層を露出させる。
そして、図８Ｋに示すように、二枚の半導体基体の表面同士を対向させた後、両者を接触させることにより、第１接合部４０と第２接合部６０の接合を行う。
その際、ホットプレートやＲＴＡといったアニール装置にて、例えば大気圧にてＮ２雰囲気もしくは真空中で、１００℃〜４００℃で５分〜２時間程度熱処理を行う。
以上の工程により、図８Ｋに示す本実施形態の半導体装置を製造することができる。
〈６．半導体装置の変形例２〉
次に、本実施形態の半導体装置の変形例２について説明する。図９に変形例２の半導体装置の構成を示す。なお、図９に示す半導体装置において、上述の実施形態の半導体装置と同様の構成には、同じ符号を付して詳細な説明を省略する。また、図９に示す変形例２の半導体装置の構成は、層間絶縁層以外の構成が上述の実施形態の半導体装置と同様である。このため、層間絶縁層以外の構成の説明は省略する。
［絶縁層］
第１接合部４０及び第２接合部６０は、複数の配線層と絶縁層とが積層されて構成されている。
第１接合部４０の絶縁層は、接合面５０側から順に、第１層間絶縁層８３、及び、第２層間絶縁層８４から構成される。また、第２接合部６０の絶縁層は、接合面５０側から順に、第３層間絶縁層８５、及び、第４層間絶縁層８６から構成されている。
第１接合部４０では、第２層間絶縁層８４内に第１配線４６、第２配線４７、及び、第３配線４８が形成されている。そして、第１層間絶縁層８３内に、第１接合部４０の第１接合電極４１、第２接合電極４２、及び、第３接合電極４３が形成されている。そして、接合面５０に、第１接合電極４１、第２接合電極４２、及び、第３接合電極４３の表面が露出し、第１層間絶縁層８３と同一面に形成されている。
また、第１層間絶縁層８３内に、第１ビア５６、第２ビア５７、及び、第３ビア５８が形成されている。
さらに、第１層間絶縁層８３内に、第１接合電極４１の周囲を囲む第１保護層４４と、第２接合電極４２と第３接合電極４３の周囲を囲む第２保護層４５を備える。
第２接合部６０では、第４層間絶縁層８６内に第４配線６６、第５配線６７、及び、第６配線６８が形成されている。そして、第３層間絶縁層８５内に、第４接合電極６１、第５接合電極６２、及び、第６接合電極６３が形成されている。そして、接合面５０に第４接合電極６１、第５接合電極６２、及び、第６接合電極６３の表面が露出し、第３層間絶縁層８５と同一面に形成されている。
また、第３層間絶縁層８５内に、第４ビア７６、第５ビア７７、及び、第６ビア７８が形成されている。
さらに、第３層間絶縁層８５内に、第４接合電極６１の周囲を囲む第３保護層６４と、第５接合電極６２と第６接合電極６３の周囲を囲む第４保護層６５とを備える。
第１層間絶縁層８３、及び、第３層間絶縁層８５は、上述の実施形態の半導体装置の中間層と同じ材料により構成する。例えば、一般的に半導体装置に配線等を構成する金属材料の拡散防止層として使用される材料により構成される。また、第１層間絶縁層８３、及び、第３層間絶縁層８５は層間絶縁層に含まれる水７０を透過しにくい高密度絶縁層である。このような、拡散防止層なる高密度絶縁層としては、例えば、スピンコート法やＣＶＤ法で成膜された比誘電率４〜７のＰ−ＳｉＮや、これにＣが含有された比誘電率４以下のＳｉＣＮ等から構成する。
また、第２層間絶縁層８４、及び、第４層間絶縁層８６は、上述の実施形態の半導体装置の層間絶縁層と同じ材料により構成する。例えば、ＳｉＯ２、並びに、フッ素含有酸化シリコン（ＦＳＧ）、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマー、ハイドロゲンシルセキオサン（ＨＳＱ）、及び、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料等、比誘電率２．７程度若しくはそれ以下の低誘電率（Ｌｏｗ−ｋ）材料により構成する。
上述の変形例２の半導体装置の構成によれば、接合面５０となる第１層間絶縁層８３、及び、第３層間絶縁層８５が水を透過しにくい層である。このため、第１接合電極４１と第４接合電極６１との接合部において、第４接合電極６１と第１層間絶縁層８３との接触部６９への水７０の接触を抑制することができる。同様に、第２接合電極４２と第５接合電極６２との接合部において、第２接合電極４２と第４層間絶縁層７１との接触部４９への水７０の接触を抑制することができる。
さらに、第１保護層４４、第２保護層４５、第３保護層６４、及び、第４保護層６５を備えることにより、プラズマ接合の際に接合面に発生する水や層間絶縁層内に含まれる水の電極接合部への移動を抑制することができる。このため、接合電極の腐食を抑制することができ、良好な電気特性と信頼性を有した半導体装置を構成することができる。
［製造方法］
図９に示す変形例２の半導体装置は、上述の実施形態の半導体装置の製造方法において、積層する層間絶縁層の材料と、層間絶縁層のエッチング条件を変更することにより製造することができる。例えば、上述の図３Ａ及び図３Ｂに示す層間絶縁層と中間層とを形成する工程において、単一層の層間絶縁層を形成する。そして，エッチングする工程において、エッチング時間を制御することにより、層間絶縁層の所望の深さに凹部を形成する。このように製造工程を変更することにより、上述の実施形態の半導体装置と同様の方法で、変形例２の半導体装置を製造することができる。
〈７．電子機器の実施形態〉
上述の実施形態の半導体装置は、２つの半導体部材を貼り合わせて配線接合を行う任意の電子機器、例えば、固体撮像装置、半導体メモリ、半導体ロジックデバイス（ＩＣ等）に適用可能である。
［固体撮像装置］
以下、上述の実施形態における電極接合の構成を固体撮像装置に適用した例を説明する。
図１０に、本実施形態に係る固体撮像装置の要部の概略断面図を示す。なお、図１０では、説明を簡略化するため、電極接合部、ビア及び層間絶縁膜との間に形成されるバリアメタル層の図示は省略する。
本実施形態の固体撮像装置２００は、光電変換部２１０を有する第１半導体部材２０１と、演算回路を構成する各種ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ２２０を有する第２半導体部材２０２とを備える。また、固体撮像装置２００は、カラーフィルタ２０３と、オンチップマイクロレンズ２０４とを備える。
本実施形態の固体撮像装置２００では、第１半導体部材２０１と、第２半導体部材２０２とが接合界面で接合される。また、本実施形態では、第１半導体部材２０１の第２半導体部材２０２側とは反対側の表面上（光電変換層２１１上）に、カラーフィルタ２０３及びオンチップマイクロレンズ２０４がこの順で積層される。
第１半導体部材２０１は、光電変換部２１０を有する光電変換層２１１と、光電変換層２１１のカラーフィルタ２０３側とは反対側に設けられた第１多層配線部２１２とを備える。
第１多層配線部２１２は、複数の配線層２１３を積層して構成される。各配線層２１３は、層間絶縁膜２１４と、その内部に埋め込まれた第１接合部２１５及び第１保護層２１８と、自身よりカラーフィルタ２０３側に位置する層（配線層２１３又は光電変換層２１１）との電気接続を得るために設けられたビア２１６とを有する。また、本実施形態では、互いに隣り合う配線層２１３間、並びに、配線層２１３及び光電変換層２１１間には、中間層２１７が設けられる。
一方、第２半導体部材２０２は、演算回路を構成する各種ＭＯＳトランジスタ２２０が形成されたトランジスタ部２２１と、トランジスタ部２２１の第１半導体部材２０１側に設けられた第２多層配線部２２２とを備える。
第２多層配線部２２２は、複数の配線層２２３を積層して構成される。各配線層２２３は、層間絶縁膜２２４と、その内部に埋め込まれた第２接合部２２５及び第２保護層２２８と、自身よりトランジスタ部２２１側に位置する層（配線層２２３又はトランジスタ部２２１）との電気接続を得るために設けられたビア２２６とを有する。また、本実施形態では、互いに隣り合う配線層２２３間、並びに、配線層２２３及びトランジスタ部２２１間には、中間層２２７が設けられる。
上述した構成の固体撮像装置２００では、接合面を挟んで接合される第１接合部２１５及び第２接合部２２５に対して、上記第１〜第３の実施形態のいずれかの第１接合部及び第２接合部の構成をそれぞれ適用する。この場合、より信頼性の高い接合面を有する固体撮像装置２００が得られる。
［カメラ］
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。以下、電子機器の一構成例として、カメラを例に挙げ説明する。
図１１に、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。
この例のカメラ３００は、固体撮像装置３０１と、固体撮像装置３０１の受光センサ部に入射光を導く光学系３０２と、固体撮像装置３０１及び光学系３０２間に設けられたシャッタ装置３０３と、固体撮像装置３０１を駆動する駆動回路３０４とを備える。さらに、カメラ３００は、固体撮像装置３０１の出力信号を処理する信号処理回路３０５を備える。
固体撮像装置３０１は、上述した本開示に係る各種実施形態及び各種変形例のＣｕ−Ｃｕ接合手法を用いて作製される。その他の各部の構成及び機能は次の通りである。
光学系（光学レンズ）３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置３０１内に、一定期間、信号電荷が蓄積される。なお、光学系３０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置３０３は、入射光の固体撮像装置３０１への光照射期間及び遮光期間を制御する。
駆動回路３０４は、固体撮像装置３０１及びシャッタ装置３０３に駆動信号を供給する。そして、駆動回路３０４は、供給した駆動信号により、固体撮像装置３０１の信号処理回路３０５への信号出力動作、及び、シャッタ装置３０３のシャッタ動作を制御する。すなわち、この例では、駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１から信号処理回路３０５への信号転送動作を行う。
信号処理回路３０５は、固体撮像装置３０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体上に形成された絶縁層と、前記絶縁層の表面に形成された接合電極と、前記絶縁層表面に形成され、前記絶縁層を介して前記接合電極の周囲を囲む保護層と、を備える半導体装置。
（２）前記接合電極が形成されている表面に露出する保護層が、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、及び、ＴｉＮから選ばれる少なくとも１種を含んで構成されている（１）に記載の半導体装置。
（３）前記保護層は、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、及び、ＴｉＮから選ばれる少なくとも１種を含む前記絶縁層の凹部内面を被覆する被覆層と、前記被覆層上に形成された前記接合電極を構成する材料からなる導体層とから構成されている（１）又は（２）に記載の半導体装置。
（４）前記保護層が１つの前記接合電極、又は、複数の前記接合電極の周囲を囲む（１）から（３）のいずれかに請求項１に記載の半導体装置。
（５）前記接合電極及び前記保護層が形成される絶縁層が、ＳｉＮからなる（１）から（４）のいずれかに記載の半導体装置。
（６）半導体基体上に絶縁層を形成する工程と、前記絶縁層の表面に接合電極を形成する工程と、前記絶縁層の表面に、前記絶縁層を介して前記接合電極の周囲を囲む位置に保護層を形成する工程と、を有する半導体装置の製造方法。
（７）（１）から（５）のいずれかに記載された半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。
１０，２１５，４０ 第１接合部、１１，４１ 第１接合電極、１２，２１３ 第１配線層、１３，２１６，２２６，２３ ビア、１４，２４，３１，３２，４１Ａ，４２Ａ，４６Ａ，４７Ａ，４８Ａ，５６Ａ，５７Ａ，５８Ａ，６１Ａ，６２Ａ，６６Ａ，６７Ａ，６８Ａ，７６Ａ，７７Ａ，７８Ａ，８１Ｂ，８２Ｂ，１０５，１０８ バリアメタル層、１５，１７，１９，２５，２７，２９，２１４，２２４ 層間絶縁層、１６，１８，２６，２８，２１７，２２７ 中間層、２０，６０，２２５ 第２接合部、２１，４２ 第２接合電極、２２，２２３ 第２配線層、３０，７０ 水、３３，４９，６９，７９ 接触部、４３ 第３接合電極、４６ 第１配線、４７ 第２配線、４８ 第３配線、５０ 接合面、５１，８３ 第１層間絶縁層、５２ 第１中間層、５３，８４ 第２層間絶縁層、５４ 第２中間層、５５，８５ 第３層間絶縁層、５６ 第１ビア、５７ 第２ビア、５８ 第３ビア、６１ 第４接合電極、６２ 第５接合電極、６３ 第６接合電極、６４ 第３保護層、６５ 第４保護層、６６ 第４配線、６７ 第５配線、６８ 第６配線、７１，８６ 第４層間絶縁層、７２ 第３中間層、７３ 第５層間絶縁層、７４ 第４中間層、７５ 第６層間絶縁層、７６ 第４ビア、７７ 第５ビア、７８ 第６ビア、８１Ａ，８２Ａ 導体層、１０１，１０４，１０７ レジスト層、１０２ 有機材料層、１０３ 酸化物層、１０６，１０９ 電極材料層、２００，３０１ 固体撮像装置、２０１ 第１半導体部材、２０２ 第２半導体部材、２０３ カラーフィルタ、２０４ オンチップマイクロレンズ、２１０ 光電変換部、２１１ 光電変換層、２１２ 第１多層配線部、２１８，４４，８１ 第１保護層、２２０ ＭＯＳトランジスタ、２２１ トランジスタ部、２２２ 第２多層配線部、２２８，４５，８２ 第２保護層、３００ カメラ、３０２ 光学系、３０３ シャッタ装置、３０４ 駆動回路、３０５ 信号処理回路

Claims (7)

  1. 第１半導体基体と第２半導体基体とが、接合電極の形成面を対向させて接合された半導体装置であって、
    前記第１半導体基体と、
    前記第１半導体基体上に形成された第１絶縁層と、
    前記第１絶縁層の表面に形成された第１接合電極と、
    少なくとも前記第１絶縁層表面から前記第１絶縁層の上層までの深さに形成され、前記第１絶縁層を介して前記第１接合電極の周囲を囲む第１保護層と、
    前記第２半導体基体と、
    前記第２半導体基体上に形成された第２絶縁層と、
    前記第２絶縁層の表面に形成された第２接合電極と、
    少なくとも前記第２絶縁層表面から前記第２絶縁層の上層までの深さに形成され、前記第２絶縁層を介して前記第２接合電極の周囲を囲む第２保護層と、を備え、
    前記第１半導体基体と前記第２半導体基体との接合面において、前記第１接合電極と前記第２接合電極とが接合し、
    前記第１保護層と前記第２保護層とが、前記接合面において接触する位置に設けられ、
    前記第１接合電極と前記第２接合電極との接合部が、前記第１保護層と前記第２保護層とで囲まれ、
    前記第１保護層と前記第２保護層とにより、前記第１絶縁層及び前記第２絶縁層中の水から前記第１接合電極と前記第２接合電極とが保護される
    半導体装置。
  2. 前記第１接合電極及び前記第２接合電極が形成されている表面に露出する前記第１保護層と前記第２保護層が、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、及び、ＴｉＮから選ばれる少なくとも１種を含んで構成されている請求項１に記載の半導体装置。
  3. 前記第１保護層と前記第２保護層は、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、及び、ＴｉＮから選ばれる少なくとも１種を含む前記第１絶縁層及び前記第２絶縁層の凹部内面を被覆する被覆層と、前記被覆層上に形成された前記第１接合電極及び前記第２接合電極を構成する材料からなる導体層とから構成されている請求項１又は２に記載の半導体装置。
  4. 前記第１保護層と前記第２保護層が１つの前記第１接合電極及び前記第２接合電極の接合部、又は、複数の前記第１接合電極及び前記第２接合電極の接合部と、他の接合電極同士の接合部との周囲を囲む請求項１から３のいずれかに記載の半導体装置。
  5. 前記第１絶縁層及び前記第２絶縁層が、ＳｉＮからなる請求項１から４のいずれかに記載の半導体装置。
  6. 第１半導体基体上に第１絶縁層を形成する工程と、
    前記第１絶縁層の表面に第１接合電極を形成する工程と、
    少なくとも前記第１絶縁層の表面から前記第１絶縁層の上層までの深さに、前記第１絶縁層を介して前記第１接合電極の周囲を囲む位置に第１保護層を形成する工程と、
    第２半導体基体上に第２絶縁層を形成する工程と、
    前記第２絶縁層の表面に第２接合電極を形成する工程と、
    少なくとも前記第２絶縁層の表面から前記第２絶縁層の上層までの深さに、前記第２絶縁層を介して前記第２接合電極の周囲を囲む位置に第２保護層を形成する工程と、
    前記第１半導体基体と前記第２半導体基体とを、前記第１接合電極と前記第２接合電極の形成面で対向させ、前記第１接合電極と前記第２接合電極との位置、及び、前記第１保護層と前記第２保護層との位置を合わせて接触させ、前記第１接合電極と前記第２接合電極とを接合する工程と、を有し、
    前記接合する工程において、前記第１保護層と前記第２保護層とを接合して、前記第１接合電極と前記第２接合電極との接合部を前記第１保護層と前記第２保護層とで囲みを、前記第１保護層と前記第２保護層とにより、前記第１絶縁層及び前記第２絶縁層中の水から、前記第１接合電極と前記第２接合電極と保護する
    半導体装置の製造方法。
  7. 半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備え、
    前記半導体装置は、第１半導体基体と第２半導体基体とが、接合電極の形成面を対向させて接合され、
    前記第１半導体基体と、
    前記第１半導体基体上に形成された第１絶縁層と、
    前記第１絶縁層の表面に形成された第１接合電極と、
    少なくとも前記第１絶縁層表面から前記第１絶縁層の上層までの深さに形成され、前記第１絶縁層を介して前記第１接合電極の周囲を囲む第１保護層と、
    前記第２半導体基体と、
    前記第２半導体基体上に形成された第２絶縁層と、
    前記第２絶縁層の表面に形成された第２接合電極と、
    少なくとも前記第２絶縁層表面から前記第２絶縁層の上層までの深さに形成され、前記第２絶縁層を介して前記第２接合電極の周囲を囲む第２保護層と、を備え、
    前記第１半導体基体と前記第２半導体基体との接合面において、前記第１接合電極と前記第２接合電極とが接合し、
    前記第１保護層と前記第２保護層とが、前記接合面において接触する位置に設けられ、
    前記第１接合電極と前記第２接合電極との接合部が、前記第１保護層と前記第２保護層とで囲まれ、
    前記第１保護層と前記第２保護層とにより、前記第１絶縁層及び前記第２絶縁層中の水から前記第１接合電極と前記第２接合電極とが保護される
    電子機器。
JP2011170666A 2011-07-05 2011-08-04 半導体装置、半導体装置の製造方法、及び、電子機器 Active JP5803398B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP2011170666A JP5803398B2 (ja) 2011-08-04 2011-08-04 半導体装置、半導体装置の製造方法、及び、電子機器
TW101121190A TWI495041B (zh) 2011-07-05 2012-06-13 半導體裝置、用於半導體裝置之製造方法及電子設備
US13/533,526 US8896125B2 (en) 2011-07-05 2012-06-26 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR1020120069684A KR102030852B1 (ko) 2011-07-05 2012-06-28 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
CN201210233277.XA CN102867847B (zh) 2011-07-05 2012-07-05 半导体器件、半导体器件制造方法及电子装置
US14/467,852 US9111763B2 (en) 2011-07-05 2014-08-25 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US14/718,942 US9443802B2 (en) 2011-07-05 2015-05-21 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US15/228,894 US9911778B2 (en) 2011-07-05 2016-08-04 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US15/228,860 US10038024B2 (en) 2011-07-05 2016-08-04 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US15/992,908 US10431621B2 (en) 2011-07-05 2018-05-30 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US16/410,877 US10985102B2 (en) 2011-07-05 2019-05-13 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR1020190069266A KR20190071647A (ko) 2011-07-05 2019-06-12 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
KR1020200069977A KR102298787B1 (ko) 2011-07-05 2020-06-10 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US17/194,641 US11569123B2 (en) 2011-07-05 2021-03-08 Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR1020210112763A KR102439964B1 (ko) 2011-07-05 2021-08-26 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
KR1020220109225A KR20220126271A (ko) 2011-07-05 2022-08-30 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011170666A JP5803398B2 (ja) 2011-08-04 2011-08-04 半導体装置、半導体装置の製造方法、及び、電子機器

Publications (3)

Publication Number Publication Date
JP2013038112A JP2013038112A (ja) 2013-02-21
JP2013038112A5 JP2013038112A5 (ja) 2014-09-18
JP5803398B2 true JP5803398B2 (ja) 2015-11-04

Family

ID=47887475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011170666A Active JP5803398B2 (ja) 2011-07-05 2011-08-04 半導体装置、半導体装置の製造方法、及び、電子機器

Country Status (1)

Country Link
JP (1) JP5803398B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161793B1 (ko) 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102267168B1 (ko) 2014-12-02 2021-06-21 삼성전자주식회사 반도체 장치의 제조 방법
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
US10355039B2 (en) * 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
JP6711614B2 (ja) * 2015-12-24 2020-06-17 キヤノン株式会社 半導体装置
JP6856983B2 (ja) * 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
WO2020079945A1 (ja) * 2018-10-15 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7321724B2 (ja) * 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
JP2020191334A (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN115244670A (zh) 2020-06-22 2022-10-25 积水化学工业株式会社 层叠体、固化性树脂组合物、层叠体的制造方法、具有接合电极的基板的制造方法、半导体装置和摄像装置
JP2022082187A (ja) * 2020-11-20 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP7425257B2 (ja) * 2021-12-23 2024-01-30 積水化学工業株式会社 硬化性樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
WO2023188831A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP5407660B2 (ja) * 2009-08-26 2014-02-05 ソニー株式会社 半導体装置の製造方法
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
JP2013038112A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
JP5803398B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
US11569123B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US10998368B2 (en) Semiconductor apparatus
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
KR102439964B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US9082820B2 (en) Manufacturing method of semiconductor apparatus
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
JP6140965B2 (ja) 半導体装置およびその製造方法
TWI569434B (zh) 攝像裝置及其之製造方法
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
KR100749263B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
KR20070035206A (ko) 이미지 센서 및 그 제조방법
JP6385515B2 (ja) 半導体装置およびその製造方法
KR20070034290A (ko) Ｍｉｍ 캐패시터 형성방법 및 이미지 센서 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150817

R151 Written notification of patent or utility model registration

Ref document number: 5803398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250