JP2022082187A - 固体撮像装置及びその製造方法、並びに電子機器 - Google Patents

固体撮像装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2022082187A
JP2022082187A JP2020193600A JP2020193600A JP2022082187A JP 2022082187 A JP2022082187 A JP 2022082187A JP 2020193600 A JP2020193600 A JP 2020193600A JP 2020193600 A JP2020193600 A JP 2020193600A JP 2022082187 A JP2022082187 A JP 2022082187A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
insulating film
light
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020193600A
Other languages
English (en)
Inventor
陽介 新田
Yosuke Nitta
宣年 藤井
Nobutoshi Fujii
卓 齋藤
Taku Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020193600A priority Critical patent/JP2022082187A/ja
Priority to US18/252,839 priority patent/US20240006437A1/en
Priority to PCT/JP2021/040907 priority patent/WO2022107625A1/ja
Publication of JP2022082187A publication Critical patent/JP2022082187A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】複数の半導体基体の間の接合強度を改善しつつ、複数の半導体基体の一方から他方へノイズが通過するのを抑制する。【解決手段】固体撮像装置は、光電変換部が形成された第1の半導体層、及び層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び層間絶縁膜を含む第2の多層配線層を有し、第2の多層配線層が第1の多層配線層と接合された第2半導体基体と、第1の多層配線層及び第2の多層配線層のうち少なくとも一方に、第1の多層配線層と第2の多層配線層との接合面に露出するように設けられた遮光層と、第1の多層配線層及び第2の多層配線層のうちの少なくとも一方に設けられ、遮光層と第1の多層配線層の層間絶縁膜との間、及び遮光層と第2の多層配線層の層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、を備える。【選択図】図3

Description

本技術(本開示に係る技術)は、固体撮像装置及びその製造方法に関し、特に、複数の半導体基体を接合して構成される固体撮像装置の技術に関する。
近年、半導体基体同士を貼り合わせて3次元集積回路等を作製する方法の中に、半導体基体の貼り合せ面に設けられた電極同士を直接接合する方法がある。例えば、受光素子が形成された第1半導体基体と周辺回路が形成された第2半導体基体とを、電極、例えばCu電極(Cu Pad)によって接合する方法がある。
また、以下の特許文献1に記載されたように、半導体基体同士を貼り合わせて3次元集積回路等を作製する方法の中に、半導体基体の接合面に金属薄膜を形成し、金属薄膜同士を接触させて貼り合わせる原子拡散接合という方法がある。そして、貼り合わせた後、熱処理を行うことにより、金属薄膜の一部を絶縁膜化していた。
特開2013-168419号公報
上述のような複数の半導体基体を接合して構成される固体撮像装置では、一方の半導体基体からのノイズにより、他方の半導体基体に設けられた素子、例えば光電変換部が影響を受けることがあった。また、複数の半導体基体を接合する場合、その接合強度が十分とは言えない場合もあった。
本技術は、複数の半導体基体の間の接合強度を改善しつつ、複数の半導体基体の一方から他方へノイズが通過するのを抑制することが可能な固体撮像装置及びその製造方法、並びに電子機器を提供することを目的とする。
本技術の一態様に係る固体撮像装置は、光電変換を行う光電変換部が形成された第1の半導体層、及び上記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び上記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有し、上記第2の多層配線層が上記第1の多層配線層と接合された第2半導体基体と、上記第1の多層配線層及び上記第2の多層配線層のうち少なくとも一方に、上記第1の多層配線層と上記第2の多層配線層との接合面に露出するように設けられた遮光層と、上記第1の多層配線層及び上記第2の多層配線層のうちの少なくとも一方に設けられ、上記遮光層と上記第1の多層配線層の上記層間絶縁膜との間、及び上記遮光層と上記第2の多層配線層の上記層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、を備える。
本技術の他の態様に係る固体撮像装置は、第1配線と第1層間絶縁膜とを含む第1配線層と、第2配線と第2層間絶縁膜とを含む第2配線層とを有し、上記第1配線層の第1面と上記第2配線層の第2面は対向するように配置され、上記第1面は第1領域と第2領域と第3領域とを有し、上記第1領域に設けられた、上記第1層間絶縁膜とは異なる第1絶縁膜と、上記第2領域に設けられた、上記第1配線と接する第1金属膜と、上記第3領域に設けられた、上記第1絶縁膜と上記第1層間絶縁膜とは異なる第2絶縁膜と接する第2金属膜と、を含む。
本技術の他の態様に係る固体撮像装置の製造方法は、光電変換を行う光電変換部が形成された第1の半導体層、及び上記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び上記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有する第2半導体基体と、を準備し、上記第1半導体基体の上記層間絶縁膜と上記第2半導体基体の上記層間絶縁膜とのうち少なくとも一方に酸化防止層を形成し、上記第1半導体基体の上記層間絶縁膜側の面と、上記第2半導体基体の上記層間絶縁膜側の面とに高融点金属膜を形成し、上記第1半導体基体と上記第2半導体基体とを、各々の上記高融点金属膜を接合することにより接合し、接合された上記第1半導体基体と上記第2半導体基体とを熱処理する。
本技術の他の態様に係る電子機器は、上記固体撮像装置と、被写体からの像光を上記固体撮像装置の撮像面上に結像させる光学レンズと、上記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備える。
図1は、本技術に係る固体撮像装置の構成例を示すブロック図である。 図2Aは、本技術に係る固体撮像装置の積層構造例を示す模式図である。 図2Bは、本技術に係る固体撮像装置の積層構造例を示す模式図である。 図2Cは、本技術に係る固体撮像装置の積層構造例を示す模式図である。 図3は、本技術の第1実施形態に係る固体撮像装置の要部を示す概略構成図である。 図4Aは、本技術の第1実施形態に係る固体撮像装置を模式的に示す平面図である。 図4Bは、図3のA-A切断線に沿った断面構造の要部を模式的に示す断面図である。 図5は、本技術の第1実施形態に係る第1半導体基体側の要部を示す概略構成図である。 図6Aは、本技術の第1実施形態に係る固体撮像装置の第1半導体基体側要部の製造方法の工程断面図である。 図6Bは、図6Aに引き続く工程断面図である。 図6Cは、図6Bに引き続く工程断面図である。 図6Dは、図6Cに引き続く工程断面図である。 図6Eは、図6Dに引き続く工程断面図である。 図6Fは、図6Eに引き続く工程断面図である。 図6Gは、図6Fに引き続く工程断面図である。 図6Hは、図6Gに引き続く工程断面図である。 図7は、本技術の第1実施形態に係る第2半導体基体側の要部を示す概略構成図である。 図8Aは、本技術の第1実施形態に係る固体撮像装置の第2半導体基体側要部の製造方法の工程断面図である。 図8Bは、図8Aに引き続く工程断面図である。 図8Cは、図8Bに引き続く工程断面図である。 図8Dは、図8Cに引き続く工程断面図である。 図8Eは、図8Dに引き続く工程断面図である。 図8Fは、図8Eに引き続く工程断面図である。 図8Gは、図8Fに引き続く工程断面図である。 図8Hは、図8Gに引き続く工程断面図である。 図9Aは、本技術の第1実施形態に係る接合層の製造方法の工程断面図である。 図9Bは、図9Aに引き続く工程断面図である。 図10は、遮光層の比較例を説明する図である。 図11は、本技術の第1実施形態の変形例1に係る第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。 図12Aは、本技術の第1実施形態の変形例1に係る固体撮像装置の第2半導体基体側要部の製造方法の工程断面図である。 図12Bは、図12Aに引き続く工程断面図である。 図12Cは、本技術の第1実施形態の変形例1に係る接合層の製造方法の工程断面図である。 図12Dは、図12Cに引き続く工程断面図である。 図13は、本技術の第1実施形態の変形例2に係る第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。 図14は、本技術の第1実施形態の変形例2に係る接合層の製造方法の工程断面図である。 図15は、本技術の第1実施形態の変形例3に係る第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。 図16Aは、本技術の第1実施形態の変形例3に係る固体撮像装置の第2半導体基体側要部の製造方法の工程断面図である。 図16Bは、図16Aに引き続く工程断面図である。 図16Cは、図16Bに引き続く工程断面図である。 図16Dは、図16Cに引き続く工程断面図である。 図16Eは、本技術の第1実施形態の変形例3に係る接合層の製造方法の工程断面図である。 図16Fは、図16Eに引き続く工程断面図である。 図17は、本技術の第1実施形態の変形例4に係る第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。 図18Aは、本技術の第1実施形態の変形例4に係る固体撮像装置の第2半導体基体側要部の製造方法の工程断面図である。 図18Bは、図18Aに引き続く工程断面図である。 図18Cは、本技術の第1実施形態の変形例4に係る接合層の製造方法の工程断面図である。 図18Dは、図18Cに引き続く工程断面図である。 図19は、本技術の第2実施形態に係る第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。 図20は、本技術の第2実施形態に係る固体撮像装置の酸化防止層及び遮光層の平面図である。 図21Aは、本技術の第2実施形態に係る固体撮像装置の第1半導体基体側要部の製造方法の工程断面図である。 図21Bは、図21Aに引き続く工程断面図である。 図21Cは、図21Bに引き続く工程断面図である。 図22Aは、本技術の第2実施形態に係る固体撮像装置の第2半導体基体側要部の製造方法の工程断面図である。 図22Bは、図22Aに引き続く工程断面図である。 図22Cは、図22Bに引き続く工程断面図である。 図23Aは、本技術の第2実施形態に係る接合層の製造方法の工程断面図である。 図23Bは、図23Aに引き続く工程断面図である。 図24は、本技術の第2実施形態の他の実施例に係る固体撮像装置の酸化防止層及び遮光層の平面図である。 図25は、本技術の第2実施形態の他の実施例に係る固体撮像装置の酸化防止層及び遮光層の平面図である。 図26は、本技術の第2実施形態の他の実施例に係る固体撮像装置の酸化防止層及び遮光層の平面図である。 図27は、本技術の第3実施形態に係る電子機器を示す概略構成図である。
〔実施形態〕
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す第1~第3の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
説明は以下の順序で行う。
1.固体撮像装置の構成例
2.固体撮像装置の積層構造例
3.第1実施形態
4.第1実施形態の変形例1
5.第1実施形態の変形例2
6.第1実施形態の変形例3
7.第1実施形態の変形例4
8.第2実施形態
9.第3実施形態
<固体撮像装置の構成例>
図1は、本技術に係る固体撮像装置の構成例を示すブロック図である。図1に示すように、固体撮像装置1は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサとして構成されている。固体撮像装置1は、図示しない半導体基板(例えばSi基板)に複数の画素2が規則的に2次元アレイ状に配列された画素領域(画素アレイ)3と、周辺回路部とを有する。
画素2は、光電変換を行う光電変換部(例えばフォトダイオード)と、複数の画素トランジスタ(MOSトランジスタ)を有する。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの3つのトランジスタで構成することができる。また、複数の画素トランジスタは、選択トランジスタを追加して4つのトランジスタで構成することもできる。なお、単位画素の等価回路は周知な技術と同様であるので、詳細な説明は省略する。
また、画素2は、1つの単位画素として構成することもできるし、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、フローティングディフュージョン、および複数の転送トランジスタ以外の他のトランジスタを共有する構造である。すなわち、共有画素では、複数の単位画素を構成するフォトダイオードおよび転送トランジスタが、他の1つずつの画素トランジスタを共有して構成されている。
周辺回路部は、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路7、および制御回路8を有する。
垂直駆動回路4は、例えばシフトレジスタによって構成されている。垂直駆動回路4は、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路4は、画素領域3の各画素2を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路4は、垂直信号線9を通して各画素2の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、カラム信号処理回路5に供給する。
カラム信号処理回路5は、例えば画素2の列毎に配置されている。カラム信号処理回路5は、1行分の画素2から出力される信号に対して画素列毎に、ノイズ除去などの信号処理を行う。具体的には、カラム信号処理回路5は、画素2固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling)や、信号増幅、A/D(Analog/Digital)変換等の信号処理を行う。カラム信号処理回路5の出力段には、水平選択スイッチ(図示せず)が水平信号線10との間に接続されて設けられている。
水平駆動回路6は、例えばシフトレジスタによって構成されている。水平駆動回路6は、水平走査パルスを順次出力することによって、カラム信号処理回路5それぞれを順番に選択し、カラム信号処理回路5それぞれからの画素信号を水平信号線10に出力させる。
出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路7は、例えば、バッファリングだけ行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
制御回路8は、入力クロックと、動作モード等を指令するデータを受け取り、また固体撮像装置1の内部情報等のデータを出力する。また、制御回路8は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5および水平駆動回路6等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路8は、これらの信号を垂直駆動回路4、カラム信号処理回路5、および水平駆動回路6等に入力する。
入出力端子12は、外部と信号のやりとりをする。
<固体撮像装置の積層構造例>
図2Aないし図2Cは、本技術に係る固体撮像装置の積層構造例を示す模式図である。図2Aないし図2Cを用いて、本技術が適用される固体撮像装置の積層構造例について説明する。
第1の例として、図2Aに示される固体撮像装置1aは、第1の半導体基板21と第2の半導体基板22とから構成されている。第1の半導体基板21には、画素領域23と制御回路24が搭載されている。第2の半導体基板22には、信号処理回路を含むロジック回路25が搭載されている。そして、第1の半導体基板21と第2の半導体基板22とが相互に電気的に接続されていることで、1つの半導体チップとしての固体撮像装置1aが構成されている。
第2の例として、図2Bに示される固体撮像装置1bは、第1の半導体基板21と第2の半導体基板22とから構成されている。第1の半導体基板21には、画素領域23が搭載されている。第2の半導体基板22には、制御回路24と、信号処理回路を含むロジック回路25とが搭載されている。そして、第1の半導体基板21と第2の半導体基板22とが相互に電気的に接続されていることで、1つの半導体チップとしての固体撮像装置1bが構成されている。
第3の例として、図2Cに示される固体撮像装置1cは、第1の半導体基板21と第2の半導体基板22とから構成されている。第1の半導体基板21には、画素領域23と、画素領域23を制御する制御回路24-1が搭載されている。第2の半導体基板22には、ロジック回路25を制御する制御回路24-2と、信号処理回路を含むロジック回路25とが搭載されている。そして、第1の半導体基板21と第2の半導体基板22とが相互に電気的に接続されていることで、1つの半導体チップとしての固体撮像装置1cが構成されている。
図示しないが、CMOS固体撮像装置の構成によっては、2つ以上の半導体基体を貼り合わせて構成することもできる。例えば、上記の第1および第2半導体基体以外に、メモリ素子アレイを備えた半導体基体、その他の回路素子を備えた半導体基体などを追加して3つ以上の半導体基体を貼り合わせて、1つのチップとしたCMOS固体撮像装置を構成することもできる。
<第1実施形態の固体撮像装置>
〈固体撮像装置の構成例〉
図3に、本技術に係る固体撮像装置、すなわち、裏面照射型のCMOS固体撮像装置の第1実施形態を示す。裏面照射型のCMOS固体撮像装置は、受光部が回路部の上部に配置され、表面照射型に比べて高感度で低ノイズのCMOS固体撮像装置である。第1実施形態に係る固体撮像装置31は、図2Aの固体撮像装置1aと同様の、画素領域23と制御回路24が形成された第1半導体基体26と、ロジック回路25が形成された第2半導体基体28とが積層されて貼り合わされた積層半導体チップ32を有して構成されている。ここで、第1半導体基体26と第2半導体基体28との積層方向を、固体撮像装置31の厚み方向とする。
[第1半導体基体の構成例]
第1半導体基体26は、薄膜化されたシリコンによる第1の半導体層(半導体層)33と、層間絶縁膜53を有する多層配線層37(第1の多層配線層、第1配線層)とを備える。多層配線層37に形成されている層間絶縁膜53は、多層の絶縁膜で形成されても良い。第1の半導体層33には、光電変換部となるフォトダイオードPDと複数の画素トランジスタTr1、Tr2からなる複数の画素を列状に2次元配列した画素領域34が形成されている。すなわち、第1半導体基体26は、複数のフォトダイオード(光電変換部)PDが設けられた画素領域34を有する。また、図示しないが、第1の半導体層33に制御回路24を構成する複数のMOSトランジスタが形成されている。第1の半導体層33の表面(主面)33a側には、層間絶縁膜53を介して複数、この例では5層のメタルM~Mによる配線35[35a~35d]および第1接続配線36を配置した多層配線層37が形成されている。配線35および第1接続配線36は、デュアルダマシン法で形成された銅(Cu)配線が用いられている。なお配線35及び第1接続配線36は銅以外の金属やその合金を用いても良い。
また、第1の半導体層33の、表面33aとは反対側の面は、光入射面33bである。
ここで、多層配線層37の、第1の半導体層33側の面と反対側の面を、表面S1(第1面)と表す。第1半導体基体26は多層配線層37を有するので、表面S1は第1半導体基体26の表面S1でもある。層間絶縁膜53は、表面S1に臨んでいる第1最上層層間絶縁膜53c(第1層間絶縁膜)を含む。表面S1は、第1半導体基体26の第1最上層層間絶縁膜53c側の面である。
第1最上層層間絶縁膜53cは、例えば、SiO、SiO、HfO、GeO、GaO、SiON等から構成されている。本第1実施形態では、第1最上層層間絶縁膜53cはSiOにより構成されていることとする。第1最上層層間絶縁膜53c以外の層間絶縁膜53は、第1最上層層間絶縁膜53cと同じ材料又は従来公知の半導体装置の層間絶縁層に適用される材料を用いることができる。
そして、この第1最上層層間絶縁膜53cには、第1接続パッド36bが設けられている。図4Bは、図3のA-A切断線に沿った断面構造の要部を示す断面図であり、第1半導体基体と第2半導体基体との接合部分を模式的に示す概略構成図である。図4Bに示すように、第1接続パッド36bは、第1接続配線36とCu拡散バリア性メタル膜72とを含む。図3に示すように、第1最上層層間絶縁膜53cには表面S1に臨む配線溝36aが設けられていて、第1接続配線36は、配線溝36aに埋め込まれている。これにより、5層目のメタルMによる第1接続配線36が形成されている。第1接続配線36は、図示してはいないが、導電ビア52を介して4層目のメタルMによる配線35d等に接続されている。図4Bに示すように、Cu拡散バリア性メタル膜は、第1接続配線36と第1最上層層間絶縁膜53cとの間に設けられている。図4Bに示すように、第1接続配線36とCu拡散バリア性メタル膜72とは、表面S1に臨んでいる。つまり、第1接続パッド36bは、表面S1に臨んでいる。Cu拡散バリア性メタル膜としては、例えばTa、TaN、Ti、TiN、W,WN、Ru、TiZrN、これらを含む合金膜が挙げられる。また、第1接続パッド36b及び第1接続パッド36bと同じレイヤのメタルによる配線を、他の配線と区別するために第1配線と呼ぶ。
また、第1半導体基体26は、第1最上層層間絶縁膜53cに設けられた第1酸化防止層71を有する。第1酸化防止層71の、第1最上層層間絶縁膜53c側の面と反対側の面は、表面S1に臨んでいる。
第1酸化防止層71は、層間絶縁膜53より吸湿性の低い物質(絶縁膜)で構成されている。第1酸化防止層71は、第1最上層層間絶縁膜53cより吸湿性の低い絶縁膜で構成されている。第1酸化防止層71として、例えば、窒化シリコン(Si)、酸化アルミニウム(Al)等が挙げられる。本第1実施形態では、第1酸化防止層71は窒化シリコンにより構成されていることとする。窒化シリコンの吸湿性は、SiOの吸湿性より低い。
固体撮像装置31は、受光側絶縁膜38と、受光側遮光膜39と、平坦化膜43と、カラーフィルタ44と、オン半導体チップレンズ45とをさらに備える。
第1の半導体層33の裏面側には、受光側絶縁膜38を介してオプティカルブラック領域41上を含んで受光側遮光膜39が形成され、さらに平坦化膜43を介して有効画素領域42上にカラーフィルタ44およびオン半導体チップレンズ45が形成されている。オプティカルブラック領域41上にもオン半導体チップレンズ45を形成することもできる。
図3において、画素トランジスタTr1、Tr2は、複数の画素トランジスタを代表して示している。第1半導体基体26では、薄膜化された第1の半導体層33にフォトダイオードPDが形成されている。フォトダイオードPDは、画素領域34を構成する有効画素領域42およびオプティカルブラック領域41に設けられている。
第1半導体基体26の多層配線層37では、対応する画素トランジスタと配線35間、隣り合う上下層の配線35間が、導電ビア52を介して接続されている。
[第2半導体基体の構成例]
第2半導体基体28は、シリコンによる第2の半導体層(半導体層)54と、層間絶縁膜56を有する多層配線層59(第2の多層配線層、第1配線層)とを備える。多層配線層59に形成されている層間絶縁膜56は、多層の絶縁膜で形成されても良い。第2の半導体層54は、半導体ウェル領域50を有する。第2の半導体層54の各半導体チップ部となる領域には、周辺回路を構成するロジック回路55が形成されている。ロジック回路55は、CMOSトランジスタを含む複数のMOSトランジスタTr11~Tr14で形成されている。第2の半導体層54の表面54a(主面、光入射面33b側の面、第1半導体26寄りの面)上には、層間絶縁膜56を介して複数層、本例では4層のメタルM11~M14による配線57[57a~57c]および第2接続配線58を配置した多層配線層59が形成されている。配線57および第2接続配線58は、デュアルダマシン法による銅(Cu)配線が用いられている。なお配線57及び第2接続配線58は銅以外の金属やその合金を用いても良い。
ここで、多層配線層59の、第2半導体基体28側の面と反対側の面を、表面S2(第2面)と表す。第2半導体基体28は多層配線層59を有するので、表面S2は第2半導体基体28の表面S2でもある。層間絶縁膜56は、表面S2に臨んでいる第2最上層層間絶縁膜56c(第2層間絶縁膜)を含む。表面S2は、第2半導体基体28の第2最上層層間絶縁膜56c側の面である。
第2最上層層間絶縁膜56cは、例えば、SiO、SiO、HfO、GeO、GaO、SiON等から構成されている。本第1実施形態では、第2最上層層間絶縁膜56cはSiOにより構成されていることとする。第1最上層層間絶縁膜53c以外の層間絶縁膜53は、第2最上層層間絶縁膜56cと同じ材料又は従来公知の半導体装置の層間絶縁層に適用される材料を用いることができる。
そして、この第2最上層層間絶縁膜56cには、第2接続パッド58bが設けられている。図4Bに示すように、第2接続パッド58bは、第2接続配線58とCu拡散バリア性メタル膜72とを含む。図3に示すように、第2最上層層間絶縁膜56cには表面S2に臨む配線溝58aが設けられていて、第2接続配線58は、配線溝58aに埋め込まれている。これにより、4層目のメタルM14による第2接続配線58が形成されている。第2接続配線58は、図示してはいないが、導電ビア64を介して3層目のメタルM13による配線57c等に接続されている。図4Bに示すように、Cu拡散バリア性メタル膜72は、第2接続配線58と第2最上層層間絶縁膜56cとの間に設けられている。第2接続配線58とCu拡散バリア性メタル膜72とは、表面S2に臨んでいる。つまり、第2接続パッド58bは、表面S2に臨んでいる。Cu拡散バリア性メタル膜としては、例えばTa、TaN、Ti、TiN、W,WN、Ru、TiZrN、これらを含む合金膜が挙げられる。また、第2接続パッド58b及び第2接続パッド58bと同じレイヤのメタルによる配線を、他の配線と区別するために第2配線と呼ぶ。
また、第2半導体基体28は、第2最上層層間絶縁膜56cに設けられた第2酸化防止層76を有する。第2酸化防止層76の、第2最上層層間絶縁膜56c側の面と反対側の面は、表面S2に臨んでいる。
第2酸化防止層76は、層間絶縁膜56より吸湿性の低い物質(絶縁膜)で構成されている。第2酸化防止層76は、第2最上層層間絶縁膜56cより吸湿性の低い絶縁膜で構成されている。第2酸化防止層76として、例えば、窒化シリコン、アルミナ(Al)等が挙げられる。本第1実施形態では、第2酸化防止層76は窒化シリコンにより構成されていることとする。窒化シリコンの吸湿性は、SiOの吸湿性より低い。
図3において、ロジック回路55の複数のMOSトランジスタを、MOSトランジスタTr11~Tr14で代表して示している。
第2半導体基体28の多層配線層59では、MOSトランジスタTr11~Tr14と配線57間、隣り合う上下層の配線57間が、導電ビア64を介して接続されている。
[接合層の構成例]
第1半導体基体26と第2半導体基体28とは、原子拡散接合により貼り合わされている。第1半導体基体26と第2半導体基体28とは、第1半導体基体26の最上層層間絶縁膜である第1最上層層間絶縁膜53cと、第2半導体基体28の最上層層間絶縁膜である第2最上層層間絶縁膜56cとが対向するように貼り合わされている。第1半導体基体26と第2半導体基体28とは、最上層層間絶縁膜同士が対向するように貼り合わされている。
原子拡散接合とは、具体的には、まず、第1半導体基体26の表面S1と第2半導体基体28の表面S2とに対して高融点金属膜を成膜し、成膜された高融点金属膜同士を接合させることにより、第1半導体基体26と第2半導体基体28とを接合させることである。つまり、この接合は金属同士の接合である。次いで、接合された第1半導体基体26と第2半導体基体28とに対して熱処理をして、高融点金属膜の一部を絶縁化させる。これにより、例えば電極と電極の間が短絡しないようにする。このような高融点金属膜により、後述する接合層84が形成される。
また、原子拡散接合に用いられる高融点金属の材料としては、例えば、チタン(Ti)、マンガン(Mn)、クロム(Cr)、金(Au)等が挙げられる。本第1実施形態では、高融点金属としてチタン(Ti)を用いる例について、説明する。
接合層84は、第1半導体基体26と第2半導体基体28との間に設けられていて、上述のように一部が絶縁化されている。図3に示すように、接合層84は、絶縁層85と、遮光層86と、導通層87とを含む。
まず、絶縁層85について説明する。絶縁層85は、上述の高融点金属膜が熱処理により酸化されて絶縁化した絶縁体(酸化物)、すなわち二酸化チタン(TiO)である。絶縁層85は、高融点金属膜のうちの一部が、第1最上層層間絶縁膜53c及び第2最上層層間絶縁膜56cからの湿度の影響を受け、酸素と反応して酸化膜となったものである。絶縁層85は、複数の導体の間を絶縁している。絶縁層85は、例えば、遮光層86と導通層87との間、複数の導通層87の間などを、電気的に絶縁している。
次に、導通層87について説明する。導通層87は、高融点金属膜が酸化されずにそのまま残ったものであり、導体、すなわちチタン(Ti)である。導通層87は、高融点金属膜のうちの一部が、第1接続パッド36bにより第1最上層層間絶縁膜53cと隔てられ、第2接続パッド58bにより第2最上層層間絶縁膜56cと隔てられることにより、湿度の影響を受けず、酸化されずに残ったものである。導通層87は、第1接続パッド36bと第2接続パッド58bとを電気的に導通させている。
最後に、遮光層86について説明する。遮光層86は、高融点金属膜が酸化されずにそのまま残ったものであり、導体、すなわちチタン(Ti)である。遮光層86は、高融点金属膜のうちの一部が、第1酸化防止層71により第1最上層層間絶縁膜53cと隔てられ、第2酸化防止層76により第2最上層層間絶縁膜56cと隔てられることより、湿度の影響を受けず、酸化されずに残ったものである。
図4Aは本技術の第1実施形態に係る固体撮像装置31を模式的に示す平面図である。図4は、遮光層86、第1酸化防止層71、第2酸化防止層76、第1接続パッド36b、及び第2接続パッド58b等について分かりやすく説明するために模式化されている。そのため、図4Aに示す固体撮像装置31は、図3に示す固体撮像装置31と多少異なって見える部分がある。
遮光層86は、第1半導体基体26と第2半導体基体28との間を遮蔽し、第1半導体基体26及び第2半導体基体28のうちの一方の半導体基体から他方の半導体基体へ向かうノイズの通過を抑制する機能及び遮蔽する機能を有する。なお、ノイズには例えば光学的ノイズや電気的なノイズが含まれ、遮光層86はそれらいずれかのノイズを遮蔽する機能を有する。遮光層86は、例えば、第2半導体基体28のロジック回路55と第1半導体基体26の画素領域34との間を遮蔽し、第2半導体基体28のロジック回路55から第1半導体基体26の画素領域34へ向かう電磁波等のノイズの通過を抑制する機能を有する。この機能を実現するために、図3に示すように、遮光層86は、第2半導体基体28と第1半導体基体26との間に設けられている。また、遮光層86は、厚み方向に投影した場合つまり平面視で、ノイズから保護したい部分及びノイズの主な発生源となる部分の少なくとも一方と重なるように設けられる。例えば、図4Aに示すように、ノイズから保護したい部分が画素領域34である場合、遮光層86は、厚み方向に投影した場合、つまり平面視で画素領域34と重なる位置に設けられている。ここで、図4Aの固体撮像装置31の長手方向はX方向に平行であり、短手方向はY方向に平行である。さらに、固体撮像装置31の厚み方向はZ方向に平行である。X方向、Y方向、Z方向は互いに直交している。遮光層86の面積は画素領域34の面積より大きく、遮光層86の輪郭86aは、画素領域34の輪郭34aより外側に設けられている。外側に設けられているというのは、遮光層86の輪郭86aが画素領域34の輪郭34aより固体撮像装置31の輪郭31aに近いということである。このように、画素領域34の投影面全面に遮光層86を設けている。
また、上述のような遮光層86を図4Aに示す位置に設けるために、第1酸化防止層71および第2酸化防止層76も、厚み方向に投影した場合、つまり平面視で画素領域34と重なる位置に設けられている。第1酸化防止層71の面積は画素領域34の面積より大きく、第1酸化防止層71の輪郭71aは、画素領域34の輪郭34aより外側に設けられている。第2酸化防止層76の面積は画素領域34の面積より大きく、第2酸化防止層76の輪郭76aは、画素領域34の輪郭34aより外側に設けられている。
そして、図3及び図4Aに示すように、遮光層86は、平面視で第1酸化防止層71および第2酸化防止層76と丁度重なる位置に設けられ、厚み方向において第1酸化防止層71および第2酸化防止層76と丁度重なっている。具体的には、遮光層86は、第1酸化防止層71の、表面S1に臨む面の全面に設けられ、遮光層86の第1半導体基体26側の面は、第1酸化防止層71の、表面S1に臨む面と接している。また、遮光層86は、第2酸化防止層76の、表面S2に臨む面の全面に設けられ、遮光層86の第2半導体基体28側の面は、第2酸化防止層76の、表面S2に臨む面と接している。このように、遮光層86は、第1酸化防止層71と第2酸化防止層76との間に設けられている。また、図4Aに示すように、遮光層86、第1酸化防止層71、及び第2酸化防止層76は、一辺の長さLcを有する正方形であり、互いに等しい面積を有している。
図4Bは、図4AのA-A切断線に沿った断面構造を示す断面図である。絶縁層85は、第1半導体基体26側の第1絶縁層(第1絶縁膜)78と、第2半導体基体28側の第2絶縁層(第3絶縁膜)79とを含む。遮光層86は、第1半導体基体26側の第1遮光層(第2金属膜)80と、第2半導体基体28側の第2遮光層(第4金属膜)81とを含む。導通層87は、第1半導体基体26側の第1導通層(第1金属膜)82と、第2半導体基体28側の第2導通層(第3金属膜)83とを含む。第1酸化防止層71は第1半導体基体26に設けられた酸化防止層であり、第2酸化防止層76は第2半導体基体28に設けられた酸化防止層である。つまり、第1半導体基体26及び第2半導体基体28の両方に酸化防止層が設けられている。第1遮光層、第2遮光層、第1導通層、及び第2導通層は、いずれも金属膜である。また、第1最上層層間絶縁膜53cは、第1配線、第1絶縁層78、第1酸化防止層71と接している。
第1酸化防止層(第2絶縁膜)71は、遮光層86と第1最上層層間絶縁膜53cとの間を隔てている。具体的には、第1酸化防止層71は、第1遮光層80と第1最上層層間絶縁膜53cとの間を隔てている。
第1遮光層80は、平面視で第1酸化防止層71と丁度重なる位置に設けられ、厚み方向において第1酸化防止層71と丁度重なっている。具体的には、第1遮光層80は、第1酸化防止層71の、表面S1に臨む面の全面に設けられ、第1遮光層80の第1半導体基体26側の面は、第1酸化防止層71の、表面S1に臨む面と接している。
第2酸化防止層(第4絶縁膜)76は、遮光層86と第2最上層層間絶縁膜56cとの間を隔てている。具体的には、第2酸化防止層76は、第2遮光層81と第2最上層層間絶縁膜56cとの間を隔てている。
第2遮光層81は、平面視で第2酸化防止層76と丁度重なる位置に設けられ、厚み方向において第2酸化防止層76と丁度重なっている。具体的には、第2遮光層81は、第2酸化防止層76の、表面S2に臨む面の全面に設けられ、第2遮光層81の第2酸化防止層76側の面は、第2酸化防止層76の、表面S2に臨む面と接している。
また、第1遮光層80の第2半導体基体28側の面と、第2遮光層81の第1半導体基体26側の面とは、原子拡散接合されている。
第1接続パッド36bは、導通層87と第1最上層層間絶縁膜53cとの間を隔てている。具体的には、第1接続パッド36bは、第1導通層82と第1最上層層間絶縁膜53cとの間を隔てている。第2導通層83は、第1接続パッド36bの、表面S1に臨む面の全面に設けられ、第1導通層82の第1半導体基体26側の面は、第1接続パッド36bの、表面S1に臨む面と接している。また、第1導通層82は、第1接続パッド36bと厚み方向において丁度重なっている。
第2接続パッド58bは、導通層87と第2最上層層間絶縁膜56cとの間を隔てている。具体的には、第2接続パッド58bは、第2導通層83と第2最上層層間絶縁膜56cとの間を隔てている。第2導通層83は、第2接続パッド58bの、表面S2に臨む面の全面に設けられ、第2導通層83の第2半導体基体28側の面は、第2接続パッド58bの、表面S2に臨む面と接している。また、第2導通層83は、第2接続パッド58bと厚み方向において丁度重なっている。
また、第1導通層82の第2半導体基体28側の面と、第2導通層83の第1半導体基体26側の面とは、原子拡散接合されている。
第1絶縁層78は、第1最上層層間絶縁膜53cの、表面S1に臨む面の全面に設けられ、第1絶縁層78の第1半導体基体26側の面は、第1最上層層間絶縁膜53cの、表面S1に臨む面と接している。
第2絶縁層79は、第2最上層層間絶縁膜56cの、表面S2に臨む面の全面に設けられ、第2絶縁層79の第2半導体基体28側の面は、第2最上層層間絶縁膜56cの、表面S2に臨む面と接している。
また、第1絶縁層78の第2半導体基体28側の面と、第2絶縁層79の第1半導体基体26側の面とは、酸化される前に原子拡散接合されている。
〈固体撮像装置の製造方法例〉
以下、図面を参照して第1実施形態に係る固体撮像装置31の製造方法例を説明する。まず、画素領域を有する第1半導体基体26側の製造方法例について、説明する。
[第1半導体基体側の製造方法例]
図5は、本技術の第1実施形態に係る第1半導体基体26側の要部を示す概略構成図である。このような第1半導体基体26側を得るために、例えばシリコンによる第1の半導体ウエハの各半導体チップ部となる領域に、各画素の光電変換部となるフォトダイオードPDを形成する。フォトダイオードPDは、画素領域34を構成する有効画素領域42およびオプティカルブラック領域41に形成する。
さらに、第1の半導体層33の表面33a側に各画素を構成する複数の画素トランジスタを形成する。画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成することができる。ここでは、前述したように、画素トランジスタTr1、Tr2を代表して示す。各画素トランジスタTr1、Tr2は、図示しないが、一対のソース・ドレイン領域と、ゲート絶縁膜を介して形成したゲート電極とを有して形成されている。
第1の半導体層33の表面33aには、層間絶縁膜53を介して複数層、本例では4層メタルM~Mによる配線35[35a、35b、35c、35d]を、導電ビア52を含めて形成する。配線35は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜53にビアファーストによる接続孔と配線溝を同時に形成し、Cu拡散を防止するためのCu拡散バリア性メタル膜を形成した後、めっき法によりCu材料層を埋め込む。次いで、CMP(化学機械研磨)法により余剰のCu材料層を除去し、平坦化された導電ビアと一体のCu配線が形成されている。その後、図示しないがCu拡散バリア性絶縁膜を成膜する。Cuバリア性絶縁膜としては、例えば、窒化シリコン、SiC、siCN,SiON等の絶縁膜を用いることができる。この工程を繰り返して、4層のメタルM~Mによる配線35a~35dを形成する。
その後、図5に示すように、メタルMを覆うように層間絶縁膜53を形成する。次いで、第1酸化防止層71、第1接続パッド36b、及び、第1接続パッド36bと配線35とを接続する図示しない導電ビア52を形成し、第1高融点金属膜75を形成する。この第1酸化防止層71、第1接続パッド36b、及び第1高融点金属膜75の形成方法について、図6Aから図6Hを参照して詳細に説明する。ここでは、メタルM以前の層は図示を省略する。
まず、図6Aに示すように、メタルMを覆うように層間絶縁膜53aを形成する。さらに、層間絶縁膜53aを覆うように、酸化防止膜70を形成する。次いで、図6Bに示すように、リソグラフィおよびエッチング技術を用いて、酸化防止膜70の不要な部分を除去して第1酸化防止層71を形成する。エッチング技術としては、ドライエッチング技術を用いる。不要な部分を除去することにより、第1遮光層80を配置したい領域に第1酸化防止層71を形成することができる。
そして、図6Cに示すように、第1酸化防止層71を覆うように層間絶縁膜53bを形成する。ここで、第1最上層層間絶縁膜53cは、層間絶縁膜53aと層間絶縁膜53bとを含む。次いで、図6Dに示すように、第1最上層層間絶縁膜53c(層間絶縁膜53b)の表面をCMP法により平坦化する。この時点では、第1酸化防止層71は層間絶縁膜53bの表面に露出していない。
次いで、図6Eに示すように、第1最上層層間絶縁膜53cに対し、リソグラフィおよびエッチング技術を用いて、配線溝36aを形成する。そして、図6Fに示すように、配線溝36aが形成された第1最上層層間絶縁膜53cを覆うようにCu拡散バリア性メタル膜72を形成する。その後、Cu拡散バリア性メタル膜72が形成された配線溝36aに対し、めっき法によりCu材料層74を埋め込む。
次いで、CMP法により、余剰のCu材料層74、Cu拡散バリア性メタル膜72、及び第1最上層層間絶縁膜53cを除去する。余剰部分の研磨は、表面が平坦化され、かつ第1酸化防止層71が露出するまで行う。なお、CMP法の条件は、例えば第1酸化防止層71がディッシングしにくい条件に設定されている。これにより、図6Gに示すように、平坦化された表面S1が得られ、第1接続パッド36bが形成される。そして、表面S1は、第1酸化防止層71の、表面S1に臨む面S11(第3領域)と、第1接続パッド36b及び第1接続パッド36bと同じレイヤのメタルによる配線の、表面S1に臨む面S12(第2領域)と、第1最上層層間絶縁膜53cの、表面S1に臨む面S13(第1領域)とを含む。
次いで、図6Hに示すように、上述のようにして得られた第1半導体基体26の表面S1を覆うように、第1高融点金属膜75を形成する。第1高融点金属膜75は、真空中で高融点金属をスパッタ(Sputtering)することにより形成されている。ここで、第1高融点金属膜75のうち、面S11と接触する部分を第1部分A、面S12と接触する部分を第2部分B、面S13と接触する部分を第3部分Cと表す。以上が第1半導体基体側の製造方法例の説明である。
[第2半導体基体側の製造方法例]
次に、ロジック回路を有する第2半導体基体28側の製造方法例について、説明する。図7は、本技術の第1実施形態に係る第2半導体基体28側の要部を示す概略構成図である。このような第2半導体基体28側を得るために、例えばシリコンによる第2の半導体ウエハの各半導体チップ部となる領域に、ロジック回路55を構成する複数のMOSトランジスタTr11~Tr14を形成する。ここでは、前述したように、MOSトランジスタTr11~Tr14を代表して示す。
第2の半導体層54の表面側の上部には、層間絶縁膜56を介して複数層、本例では3層のメタルM11~M13による配線57[57a、57b、57c]を、導電ビア64を含めて形成する。配線57は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜にビアファーストによる接続孔と配線溝を同時に形成し、Cu拡散を防止するためのCu拡散バリア性メタル膜とCuシード膜を形成した後、めっき法によりCu材料層を埋め込む。次いで、CMP(化学機械研磨)法により余剰のCu材料層を除去し、平坦化された導電ビアと一体のCu配線が形成される。その後、図示しないがCu拡散バリア性絶縁膜を成膜する。Cuバリア性絶縁膜としては、例えば、窒化シリコン、SiC、siCN,SiON等の絶縁膜、を用いることができる。この工程を繰り返して、3層のメタルM11~M13による配線57a~57cを形成する。
その後、図7に示すように、メタルM13を覆うように層間絶縁膜56を形成する。次いで、第2酸化防止層76、第2接続パッド58b、及び、第2接続パッド58bを配線57と接続する図示しない導電ビア64を形成する。そして、第2高融点金属膜77を形成する。この第2酸化防止層76、第2接続パッド58b、及び第2高融点金属膜77の形成方法について、図8Aから図8Hを参照して詳細に説明する。ここでは、メタルM13以前の層は図示を省略する。
まず、図8Aに示すように、メタルM13を覆うように層間絶縁膜56aを形成する。さらに、層間絶縁膜56aを覆うように、酸化防止膜70を形成する。次いで、図8Bに示すように、リソグラフィおよびエッチング技術を用いて、酸化防止膜70の不要な部分を除去して第2酸化防止層76を形成する。エッチング技術としては、ドライエッチング技術を用いる。不要な部分を除去することにより、第2遮光層81を配置したい領域に第2酸化防止層76を形成することができる。
そして、図8Cに示すように、第2酸化防止層76を覆うように層間絶縁膜56bを形成する。ここで、第2最上層層間絶縁膜56cは、層間絶縁膜56aと層間絶縁膜56bとを含む。次いで、図8Dに示すように、第2最上層層間絶縁膜56c(層間絶縁膜56b)の表面をCMP法により平坦化する。この時点では、第2酸化防止層76は層間絶縁膜56bの表面に露出していない。
次いで、図8Eに示すように、第2最上層層間絶縁膜56cに対し、リソグラフィおよびエッチング技術を用いて、配線溝58aを形成する。そして、図8Fに示すように、配線溝58aが形成された第2最上層層間絶縁膜56cを覆うようにCu拡散バリア性メタル膜72を形成する。その後、Cu拡散バリア性メタル膜72が形成された配線溝58aに対し、めっき法によりCu材料層74を埋め込む。
次いで、CMP法により、余剰のCu材料層74、Cu拡散バリア性メタル膜72、及び第2最上層層間絶縁膜56cを除去する。余剰部分の研磨は、表面が平坦化され、かつ第2酸化防止層76が露出するまで行う。なお、CMP法の条件は、例えば第2酸化防止層76がディッシングしにくい条件に設定されている。これにより、図8Gに示すように、平坦化された表面S2が得られ、第2接続パッド58bが形成される。そして、表面S2は、第2酸化防止層76の、表面S2に臨む面S21(第6領域)と、第2接続パッド58b及び第2接続パッド58bと同じレイヤのメタルによる配線の、表面S2に臨む面S22(第5領域)と、第2最上層層間絶縁膜56cの、表面S2に臨む面S23(第4領域)とを含む。
次いで、図8Hに示すように、上述のようにして得られた第2半導体基体28の表面S2を覆うように、第2高融点金属膜77を形成する。第2高融点金属膜77は、真空中で高融点金属をスパッタ(Sputtering)することにより形成されている。ここで、第2高融点金属膜77のうち、面S21と接触する部分を第1部分A、面S22と接触する部分を第2部分B、面S23と接触する部分を第3部分Cと表す。以上が第2半導体基体28側の製造方法例の説明である。なお、第2高融点金属膜77は、例えば、第1高融点金属膜75と同じ材料を用いて形成され、第1高融点金属膜75と同じ膜厚を有していても良い。
[接合層の形成例]
以下、図9Aから図9Bを参照して、第1半導体基体26側と第2半導体基体28側とを接合して、接合層84を形成する例について詳細に説明する。まず、図9Aに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。この時、第1半導体基体26側と第2半導体基体28側との位置合わせを行い、厚み方向において、第1半導体基体26側の第1部分Aと第2半導体基体28側の第1部分Aとが重なり、第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが重なり、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとが重なるようにする。
次いで、図9Bに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が接触するように重ねる。すると、互いの高融点金属膜同士が接合されて、一体化する。そして、接合された第1半導体基体26及び第2半導体基体28を熱処理する。この熱処理は、第1高融点金属膜75及び第2高融点金属膜77の第3部分Cを絶縁膜化するために行う。この熱処理は、例えば、酸素ガス雰囲気中又は水蒸気雰囲気中でわれる。
上述の第1高融点金属膜75の第3部分Cは、第1最上層層間絶縁膜53cに直接接触している部分である。熱処理されると、第1高融点金属膜75の第3部分Cは、第1最上層層間絶縁膜53cからの湿度の影響を受け、酸素と反応して酸化膜となる。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、第1部分のTiは酸素と反応し、絶縁膜であるTiOになる。
同様に、上述の第2高融点金属膜77の第3部分Cは、第2最上層層間絶縁膜56cに直接接触している部分である。熱処理されると、第2高融点金属膜77の第3部分Cは、第2最上層層間絶縁膜56cからの湿度の影響を受け、酸素と反応して酸化膜となる。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、第1部分のTiは酸素と反応し、絶縁膜である二酸化チタン(TiO)になる。
このように、第1高融点金属膜75及び第2高融点金属膜77の第3部分Cは酸化され、第1絶縁層78及び第2絶縁層79を形成する。
第1高融点金属膜75の第1部分Aは、第1最上層層間絶縁膜53cより吸湿性が低い第1酸化防止層71と接している。すなわち、第1最上層層間絶縁膜53cと第1高融点金属膜75の第1部分Aとの間は、吸湿性が低い第1酸化防止層71により隔てられている。このような構造により、第1高融点金属膜75の第1部分Aは、第1最上層層間絶縁膜53cの湿度の影響を直接受けることはない。これにより、第1高融点金属膜75の第1部分Aは酸化されることなくそのまま残る。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、チタン(Ti)は酸化されることはなくそのまま残る。
同様に、第2高融点金属膜77の第1部分Aは、第2最上層層間絶縁膜56cより吸湿性が低い第2酸化防止層76と接している。すなわち、第2最上層層間絶縁膜56cと第2高融点金属膜77の第1部分Aとの間は、吸湿性が低い第2酸化防止層76により隔てられている。このような構造により、第2高融点金属膜77の第1部分Aは、第2最上層層間絶縁膜56cの湿度の影響を直接受けることはない。これにより、第2高融点金属膜77の第1部分Aは酸化されることなくそのまま残る。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、チタン(Ti)は酸化されることはなくそのまま残る。
このように、第1高融点金属膜75及び第2高融点金属膜77の第1部分Aは、酸化されることなく熱処理後もそのまま残り、第1遮光層80及び第2遮光層81を形成する。
第1高融点金属膜75の第2部分Bは、第1接続パッド36bと接している。すなわち第1最上層層間絶縁膜53cと第1高融点金属膜75の第2部分Bとの間は、第1接続パッド36bにより隔てられている。このような構造により、第1高融点金属膜75の第2部分Bは、第1最上層層間絶縁膜53cの湿度の影響を直接受けることはない。これにより、第1高融点金属膜75の第2部分Bは酸化されることなくそのまま残る。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、チタン(Ti)は酸化されることはなくそのまま残る。
同様に、第2高融点金属膜77の第2部分Bは、第2接続パッド58bと接している。すなわち第2最上層層間絶縁膜56cと第2高融点金属膜77の第2部分Bとの間は、第2接続パッド58bにより隔てられている。このような構造により、第2高融点金属膜77の第2部分Bは、第2最上層層間絶縁膜56cの湿度の影響を直接受けることはない。これにより、第2高融点金属膜77の第2部分Bは酸化されることなくそのまま残る。以上が、第1半導体基体26と第2半導体基体28との接合及び接合された第1半導体基体26及び第2半導体基体28の熱処理についての説明である。本第1実施形態では高融点金属としてチタン(Ti)を用いているので、チタン(Ti)は酸化されることはなくそのまま残る。
このように、第1高融点金属膜75及び第2高融点金属膜77の第2部分Bは、酸化されることなく熱処理後もそのまま残り、第1導通層82及び第2導通層83を形成する。第2接続パッド58bは、導通層87を介して、第1接続パッド36bと電気的に接続されている。
以上のようにして、第1半導体基体26と第2半導体基体28とが接合される。そして図4Bに示すように、絶縁層85と、遮光層86と、導通層87とを含む接合層84が形成される。
[薄膜化、レンズ形成、チップ化]
次に、このように接合された第1の半導体ウエハ及び第2の半導体ウエハを、裏面側からフォトダイオードPDの必要膜厚が残るようにCMP法等を用いて研削、研磨して薄膜化する。次いで、薄膜化した表面上に受光側絶縁膜38を介して、オプティカルブラック領域に対応するフォトダイオードPD上を含んで受光側遮光膜39を形成する。また、平坦化膜43を介して有効画素領域に対応するフォトダイオードPD上にカラーフィルタ44およびオン半導体チップレンズ45を形成する。
次いで、接合された第1の半導体ウエハおよび第2の半導体ウエハを各半導体チップに分離する半導体チップ化を行い、図3に示す目的の固体撮像装置31を得る。以上が固体撮像装置31の製造方法例である。
〈効果〉
ここで、まず、遮光層の比較例について、説明する。図10に示すように、ノイズ対策として大面積の遮光層186を、第1半導体基体26の表面S1に臨む5層目のメタルMと第2半導体基体28の表面S2に臨む4層目のメタルM14で構成した場合、貼り合わせ前のCMPにより、メタルM及びメタルM14がディッシングして、メタルMとメタルM14との間に空隙Vが生じてしまう場合がある。その場合、第1半導体基体26と第2半導体基体28の接合強度が低下してしまう。
また、接合強度を改善するために、メタルM及びメタルM14で一部に穴をあけて、絶縁膜同士の接合部分を設けることもできる。しかし、これでは遮光層186にノイズが通過可能な隙間が生じてしまう。
また、金属と絶縁膜、例えばCUとSiOのような異種材料同士の接合の場合、接合強度は、同種材料同士、例えば金属同士、絶縁膜同士の場合より、低下してしまう。よって、金属同士の接合、絶縁膜同士の接合を用いる方が、強度面では有用である。
この第1実施形態に係る固体撮像装置31では、第1高融点金属膜75と第2高融点金属膜77とを原子拡散接合させて遮光層86を形成し、第1半導体基体26と第2半導体基体28とを接合している。この接合は金属同士の接合であるため、例えば金属と絶縁膜のような異種素材間接合より高い接合強度を得ることができる。
また、この第1実施形態に係る固体撮像装置31では、第1酸化防止層71および第2酸化防止層76を設けることにより高融点金属を遮光層86として残すことができるので、画素領域34の下に大面積の遮光層86を設けることができる。これにより、第1半導体基体26側と第2半導体基体28側との間の接合強度を改善しつつ、第1半導体基体26側と第2半導体基体28側との間で電磁波などのノイズが通過するのを抑制できる。
なお、図4Aにおいて、遮光層86は電位固定されていないが、電位固定されていても良い。電位固定は、例えば接地電位であっても良い。
<第1実施形態の変形例1>
〈固体撮像装置の構成例〉
本技術の第1実施形態の変形例1について、以下に説明する。本第1実施形態の変形例1が上述の第1実施形態と相違する点は、接合層84に替えて接合層84Aを有する点であり、それ以外の固体撮像装置31の構成は、基本的に上述の第1実施形態の固体撮像装置31と同様の構成になっている。
[接合層の構成例]
図11に示すように、接合層84Aは、絶縁層85Aと、遮光層86と、導通層87と、空隙88とを含む。絶縁層85Aは、第1半導体基体26側の第1絶縁層78Aと、第2半導体基体28側の第2絶縁層79Aを含む。第1絶縁層78Aと第2絶縁層79Aとは、厚み方向において離れて設けられている。
第1絶縁層78Aの、第1最上層層間絶縁膜53c側の面と反対側の面S78Aは、面S12より第1最上層層間絶縁膜53c側寄りに設けられている。すなわち、面S78Aは、第1接続パッド36bと第1導通層82との境界より第1最上層層間絶縁膜53c側寄りに設けられている。これにより、第1接続パッド36bは、面S78Aから突出している。
また、第2絶縁層79Aの、第2最上層層間絶縁膜56c側の面と反対側の面S79Aは、面S22より第2最上層層間絶縁膜56c側寄りに設けられている。すなわち、面S79Aは、第2接続パッド58bと第2導通層83との境界より第2最上層層間絶縁膜56c側寄りに設けられている。これにより、第2接続パッド58bは、面S79Aから突出している。
面S78Aと面S79Aとは、厚み方向に離れている。また、厚み方向における面S78Aと面S79Aとの間の距離は、導通層87の厚みより大きい。
空隙88は、厚み方向において、第1絶縁層78Aと第2絶縁層79Aとの間に設けられている。空隙88は、第1接続パッド36bと、導通層87と、導通層87を介して第1接続パッド36bに電気的に接続された第2接続パッド58bとの各々に接している。また、空隙88は、厚み方向と垂直な方向において、第1接続パッド36bと第1導通層82との境界、第1導通層82と第2導通層83との境界、及び第2接続パッド58bと第2導通層83との境界に隣接して設けられている。
絶縁層85A及び空隙88は、例えば、遮光層86と導通層87との間、複数の導通層87の間、遮光層86と第1接続パッド36bとの間、遮光層86と第2接続パッド58bとの間などを、電気的に絶縁している。
〈固体撮像装置の製造方法例〉
以下、図12Aから図12Dを参照して、固体撮像装置31の製造方法について説明する。ここでは、第1半導体基体26側と第2半導体基体28側とを準備するが、接合部分に関連する構成は第1半導体基体26側と第2半導体基体28側とで同じであるため、以下、代表して第2半導体基体28側の製造方法について、図面を参照して説明する。なお、第1実施形態と同じ工程については、詳細な説明は省略する。
まず、第1実施形態の図8Fに示すように、第2酸化防止層76、配線溝58a、Cu拡散バリア性メタル膜72、及びCu材料層74を順次形成する。次いで、図12Aに示すように、CMP法により、余剰のCu拡散バリア性メタル膜72、Cu材料層74、及び第2最上層層間絶縁膜56cを除去する。このとき、スラリーの選択比をうまく利用して、第2最上層層間絶縁膜56cだけディッシングさせる。これにより、第2半導体基体28の表面S2が得られる。表面S2は、凹凸を有している。そして、表面S2は、第2酸化防止層76の、表面S2に臨む面S21と、第2接続パッド58bの、表面S2に臨む面S22と、第2最上層層間絶縁膜56cの、表面S2に臨む面S23とを含む。面S21、面S22、及び面S23は、厚み方向に垂直な面である。次いで、図12Bに示すように、第2半導体基体28の表面S2を覆うように、第2高融点金属膜77を形成する。ここで、第2高融点金属膜77のうち、面S21と接触する部分を第1部分A、面S22と接触する部分を第2部分B、面S23と接触する部分を第3部分Cと表す。このようにして、第2半導体基体28側を得る。そして、同様に、第1最上層層間絶縁膜53cだけディッシングさせた第1半導体基体26側を得る。
次いで、図12Cに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。この時、第1半導体基体26側と第2半導体基体28側との位置合わせを行い、厚み方向において、第1半導体基体26側の第1部分Aと第2半導体基体28側の第1部分Aとが重なり、第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが重なり、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとが重なるようにする。
次いで、図12Dに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が接触するように重ねる。すると、互いの高融点金属膜同士が接合されて、一体化する。第1半導体基体26側の第1部分Aと第2半導体基体28側の第1部分Aとが接触すると、遮光層86が形成される。第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが接触すると、導通層87が形成される。一方、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとは、第1最上層層間絶縁膜53c及び第2最上層層間絶縁膜56cがディッシングされているため接触せず、それ故接合されない。そして、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとの間に空隙88が形成される。
次いで、図12Dの第1半導体基体26及び第2半導体基体28を熱処理する。熱処理により、第1半導体基体26側の第3部分Cは酸素と反応して二酸化チタン(TiO)になり、第2絶縁層79Aが形成される。そして、第2半導体基体28側の第3部分Cは酸素と反応して二酸化チタン(TiO)になり、第1絶縁層78Aが形成される。このようにして、絶縁層85Aが形成される。
以上のようにして、図11に示す、絶縁層85Aと、遮光層86と、導通層87と、空隙88とを含む接合層84Aが形成される。以上が固体撮像装置31の製造方法例である。
〈効果〉
この第1実施形態に係る固体撮像装置31では、上述の第1実施形態に係る固体撮像装置31と同様の効果が得られる。
また、この第1実施形態に係る固体撮像装置31では、空隙88を有するので、第1接続パッド36bおよび第2接続パッド58bの耐エレクトロマイグレーション性を向上できる。
<第1実施形態の変形例2>
〈固体撮像装置の構成例〉
本技術の第1実施形態の変形例2について、以下に説明する。本第1実施形態の変形例2が上述の第1実施形態と相違する点は、接合層84に替えて接合層84Bを有する点であり、それ以外の固体撮像装置31の構成は、基本的に上述の第1実施形態の固体撮像装置31と同様の構成になっている。
[接合層の構成例]
接合層84Bは、絶縁層85Bと、遮光層86Bと、導通層87Bとを含む。接合層84Bは、第1半導体基体26側と第1半導体基体26側の接合時に、接合位置のずれが生じた場合に得られるものである。図13は、そのような位置ずれの一例であり、第1半導体基体26側と第1半導体基体26側との間には、X方向に沿って距離Laの位置ずれがある場合を示している。
位置ずれにより、第1酸化防止層71と第2酸化防止層76とは、厚み方向に投影した場合、つまり平面視で、一部が重なっていない。そして、第1酸化防止層71と第2酸化防止層76とは、平面視で上述の一部を除く部分は重なっている。第1酸化防止層71は、平面視で第2酸化防止層76と重なる第4部分71bと、平面視で第2酸化防止層76と重ならない第5部分71cとを有する。同様に、第2酸化防止層76も、厚み方向に投影した場合、つまり平面視で第1酸化防止層71と重なる第4部分76bと、平面視で第1酸化防止層71と重ならない第5部分76cとを有する。
遮光層86Bは、厚み方向において第1酸化防止層71および第2酸化防止層76の少なくとも一方と重なっている。遮光層86Bは、第1遮光層80と第2遮光層81とを含む。第1遮光層80は、厚み方向において第2遮光層81と重なる第4部分80aと、厚み方向において第2遮光層81と重ならない第5部分80bとを有する。同様に、第2遮光層81は、厚み方向において第1遮光層80と重なる第4部分81aと、厚み方向において第2遮光層81と重ならない第5部分81bとを有する。
第1遮光層80の第4部分80aは、第1酸化防止層71の第4部分71bの、表面S1に臨む面の全面に設けられ、第4部分80aの第1半導体基体26側の面は、第4部分71bの、表面S1に臨む面と接している。第1遮光層80の第5部分80bは、第1酸化防止層71の第5部分71cの、表面S1に臨む面の全面に設けられ、第5部分80bの第1半導体基体26側の面は、第5部分71cの、表面S1に臨む面と接している。
第2遮光層81の第4部分81aは、第2酸化防止層76の第4部分76bの、表面S2に臨む面の全面に設けられ、第4部分81aの第2半導体基体28側の面は、第4部分76bの、表面S2に臨む面と接している。第2遮光層81の第5部分81bは、第2酸化防止層76の第5部分76cの、表面S2に臨む面の全面に設けられ、第5部分81bの第2半導体基体28側の面は、第5部分76cの、表面S2に臨む面と接している。
遮光層86BのX方向の長さは、第2遮光層81のX方向の長さ(距離Laと距離Lbとの和)と、第1遮光層80の第5部分80bのX方向の長さ(距離La)との和に等しい。ここで、第2遮光層81のX方向の長さと、第1遮光層80のX方向の長さは等しく、どちらの長さも距離Laと距離Lbとの和に等しい。このように、遮光層86Bは、距離Laの位置ずれに応じて、そのX方向の長さ及び面積が大きくなっている。
導通層87Bは、第1導通層82と第2導通層83とを含む。図13に示すように、第1導通層82及び第2導通層83は、厚み方向において、重なる部分と重ならない部分とを有する。絶縁層85Bは、第1絶縁層78と第2絶縁層79とを含む。第1絶縁層78及び第2絶縁層79は、厚み方向において、重なる部分と重ならない部分とを有する。以上が固体撮像装置31の構成例である。
〈固体撮像装置の製造方法例〉
以下、図面を参照して、固体撮像装置31の製造方法について説明する。まず、第1実施形態と同じ工程を経て、第1半導体基体26側と、第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。そして、図14に示すように、準備した第1半導体基体26側と第2半導体基体28側とを、位置合わせを行った後に接合する。これにより、第1高融点金属膜75と第2高融点金属膜77とが接合される。しかし、このとき結果として、第1半導体基体26側と第2半導体基体28側との間にX方向に沿って距離Laの位置ずれが生じている。
次いで、原子拡散接合された第1半導体基体26及び第2半導体基体28を熱処理する。熱処理されると、第1高融点金属膜75のうち、第1酸化防止層71の第4部分71b及び第5部分71cと接する部分は、酸化されずにチタン(Ti)のまま残り、図13の第1遮光層80が形成される。
ここで、第1高融点金属膜75のうち第5部分71cに接する部分と第2半導体基体28の第2最上層層間絶縁膜56cとの間には第2高融点金属膜77が存在する。よって、第1高融点金属膜75のうち第5部分71cに接する部分と第2半導体基体28の第2最上層層間絶縁膜56cとは直接接触しておらず、両者の間には第2高融点金属膜77の厚み相当の距離がある。故に、第1高融点金属膜75のうち第5部分71cと接する部分は、酸化されずにチタン(Ti)のまま残る。なお、第1高融点金属膜75のうち第5部分71cに接する部分と第2半導体基体28の第2最上層層間絶縁膜56cとの間に存在する第2高融点金属膜77は、熱処理により酸化される。
同様に、第2高融点金属膜77のうち、第2酸化防止層76の第4部分76b及び第5部分76cと接する部分は、酸化されずにチタン(Ti)のまま残り、図13の第2遮光層81が形成される。
ここで、第2高融点金属膜77のうち第5部分76cに接する部分と第1半導体基体26の第1最上層層間絶縁膜53cとの間には第1高融点金属膜75が存在する。よって、第2高融点金属膜77のうち第5部分76cに接する部分と第1半導体基体26の第1最上層層間絶縁膜53cとは直接接触しておらず、両者の間には第1高融点金属膜75の厚み相当の距離がある。故に、第2高融点金属膜77のうち第5部分76cに接する部分は、酸化されずにチタン(Ti)のまま残る。なお、第2高融点金属膜77のうち第5部分76cに接する部分と第1半導体基体26の第1最上層層間絶縁膜53cとの間に存在する第1高融点金属膜75は、熱処理により酸化される。
また、熱処理されると、第1高融点金属膜75のうち、第1接続パッド36bと接する部分は、酸化されずにチタン(Ti)のまま残り、図13の第1導通層82が形成される。同様に、第2高融点金属膜77のうち、第2接続パッド58bと接する部分は、酸化されずにチタン(Ti)のまま残り、図13の第2導通層83が形成される。
また、熱処理されると、第1高融点金属膜75のうち、第1酸化防止層71及び第1接続パッド36bのいずれにも接しない部分は、酸化されて二酸化チタン(TiO)になり、図13の第1絶縁層78が形成される。同様に、第2高融点金属膜77のうち、第2酸化防止層76及び第2接続パッド58bのいずれにも接しない部分は、酸化されて二酸化チタン(TiO)になり、図13の第2絶縁層79が形成される。以上が固体撮像装置31の製造方法例である。
〈効果〉
この第1実施形態の変形例2に係る固体撮像装置31では、上述の第1実施形態に係る固体撮像装置31と同様の効果が得られる。さらに、接続パッドがずれた部分から生じる電極材料の拡散を絶縁層85Bが抑制する。
また、この第1実施形態の変形例2に係る固体撮像装置31では、第1半導体基体26側と第2半導体基体28側との間に接合ずれが生じた場合であっても、ずれに応じて遮光層86Bの面積も広がるので、第1半導体基体26側と第2半導体基体28側との間の接合強度を改善しつつ、第1半導体基体26側と第2半導体基体28側との間で電磁波などのノイズが通過するのを抑制できる。
<第1実施形態の変形例3>
〈固体撮像装置の構成例〉
本技術の第1実施形態の変形例3について、以下に説明する。本第1実施形態の変形例3が上述の第1実施形態と相違する点は、接合層84に替えて接合層84Cを有する点、及び第1酸化防止層71のみを有する点であり、それ以外の固体撮像装置31の構成は、基本的に上述の第1実施形態の固体撮像装置31と同様の構成になっている。
[接合層の構成例]
図15に示すように、接合層84Cは、絶縁層85Cと、遮光層86Cと、導通層87とを含む。絶縁層85Cは、第1絶縁層78と第2絶縁層79Cとを含む。遮光層86Cは、第1遮光層80を含むが、第1実施形態の第2遮光層81を含んでいない。また、酸化防止層は、第1半導体基体26のみに設けられていて(第1酸化防止層71)、第2半導体基体28には設けられていない。
遮光層86Cは、平面視で第1酸化防止層71と丁度重なる位置に設けられ、厚み方向において第1酸化防止層71と丁度重なっている。具体的には、遮光層86Cは、第1酸化防止層71の、表面S1に臨む面の全面に設けられ、遮光層86Cの第1半導体基体26側の面は、第1酸化防止層71の、表面S1に臨む面と接している。
また、遮光層86Cすなわち第1遮光層80の第2半導体基体28側の面は、第1実施形態では第2遮光層81と接していたが、本第1実施形態の変形例3では第2遮光層81は設けられておらず、第2絶縁層79Cと接している。遮光層86Cと接する第2絶縁層79Cは、第2半導体基体28側の面が第2半導体基体28の第2最上層層間絶縁膜56cと接している。第2絶縁層79Cは、このように遮光層86Cと第2最上層層間絶縁膜56cとの間に形成される部分を有するので、第1実施形態の第2絶縁層79より広範囲に設けられている。以上が固体撮像装置31の構成例である。
〈固体撮像装置の製造方法例〉
以下、図面を参照して、固体撮像装置31の製造方法について説明する。ここでは、第1半導体基体26側のみに酸化防止層を設ける。第1半導体基体26側の製造方法については、すでに第1実施形態において説明したので、ここではその詳細な説明は、省略する。そして、酸化防止層を設けない第2半導体基体28側製造方法については、図16Aから図16Dを参照して説明する。まず、図16Aに示すように、第2最上層層間絶縁膜56cに対し、リソグラフィおよびエッチング技術を用いて、配線溝58aを形成する。
そして、図16Bに示すように、配線溝58aが形成された第2最上層層間絶縁膜56cを覆うようにCu拡散バリア性メタル膜72を形成する。その後、図16Bに示すように、Cu拡散バリア性メタル膜72が形成された配線溝58aに対し、めっき法によりCu材料層74を埋め込む。
次いで、CMP法により、余剰のCu材料層74、Cu拡散バリア性メタル膜72、及び第2最上層層間絶縁膜56cを除去する。これにより、図16Cに示すように、平坦化された表面S2が得られ、第2接続パッド58bが形成される。そして、表面S2は、第2接続パッド58bの、表面S2に臨む面S22と、第2最上層層間絶縁膜56cの、表面S2に臨む面S23とを含む。
次いで、図16Dに示すように、上述のようにして得られた第2半導体基体28の表面S2を覆うように、第2高融点金属膜77を形成する。ここで、第2高融点金属膜77のうち、面S22と接触する部分を第2部分B、面S23と接触する部分を第3部分Cと表す。このようにして、第2半導体基体28側を得る。さらに、第1実施形態で説明した製造方法により、第1半導体基体26側を得る。
次いで、図16Eに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。この時、第1半導体基体26側と第2半導体基体28側との位置合わせを行い、厚み方向において、第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが重なり、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとが重なるようにする。ここで、第2半導体基体28側は第1部分Aを有さないので、第1半導体基体26側の第1部分Aを、第2半導体基体28側の第3部分Cと重なるようにする。
次いで、図16Fに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が接触するように重ねる。すると、互いの高融点金属膜同士が接合されて、一体化する。
次いで、原子拡散接合された第1半導体基体26及び第2半導体基体28を熱処理する。熱処理されると、第1高融点金属膜75の第1部分Aは、酸化されずにチタン(Ti)のまま残り、図15の第1遮光層80が形成される。ここで、第2半導体基体28には酸化防止層が形成されていないが、第1高融点金属膜75の第1部分Aと第2半導体基体28の第2最上層層間絶縁膜56cとの間には第2高融点金属膜77が存在する。よって、第1高融点金属膜75の第1部分Aと第2半導体基体28の第2最上層層間絶縁膜56cとは直接接触しておらず、両者の間には第2高融点金属膜77の厚み相当の距離がある。故に、第1高融点金属膜75の第1部分Aは、酸化されずにチタン(Ti)のまま残る。なお、第1高融点金属膜75の第1部分Aと第2半導体基体28の第2最上層層間絶縁膜56cとの間に存在する第2高融点金属膜77は、熱処理により酸化される。
また、熱処理されると、第1高融点金属膜75の第2部分Bは、酸化されずにチタン(Ti)のまま残り、図15の第1導通層82が形成される。同様に、第2高融点金属膜77の第2部分Bは、酸化されずにチタン(Ti)のまま残り、図15の第2導通層83が形成される。
また、熱処理されると、第1高融点金属膜75の第3部分Cは、酸化されて二酸化チタン(TiO)になり、図15の第1絶縁層78が形成される。同様に、第2高融点金属膜77の第3部分Cは、酸化されて二酸化チタン(TiO)になり、図15の第2絶縁層79が形成される。以上が固体撮像装置31の製造方法例である。
〈効果〉
この第1実施形態の変形例3に係る固体撮像装置31では、上述の第1実施形態に係る固体撮像装置31と同様の効果が得られる。
また、この第1実施形態の変形例3に係る固体撮像装置31では、第1半導体基体26のみに第1酸化防止層71が設けられるので、第2半導体基体28の製造工程を削減できる。
なお、酸化防止層は、第1半導体基体26のみに設けられていたが、第2半導体基体28のみに設けられていても良い。酸化防止層は、第1半導体基体26及び第2半導体基体28のいずれか一方のみに設けられていれば良い。
酸化防止層が第2半導体基体28のみに設けられている場合、遮光層86Cは、平面視で第2酸化防止層76と丁度重なる位置に設けられ、厚み方向において第2酸化防止層76と丁度重なっている。具体的には、遮光層86Cは、第2酸化防止層76の、表面S2に臨む面の全面に設けられ、遮光層86Cの第2半導体基体28側の面は、第2酸化防止層76の、表面S2に臨む面と接している。
<第1実施形態の変形例4>
〈固体撮像装置の構成例〉
本技術の第1実施形態の変形例4について、以下に説明する。本第1実施形態の変形例3が上述の第1実施形態と相違する点は、接合層84に替えて接合層84Dを有する点、及び第2酸化防止層76Dがディッシングされた形状を有する点であり、それ以外の固体撮像装置31の構成は、基本的に上述の第1実施形態の固体撮像装置31と同様の構成になっている。
[接合層の構成例]
図17に示すように、接合層84Dは、絶縁層85と、遮光層86Dと、導通層87と、空隙89を含む。遮光層86Dは、第1遮光層80と第2遮光層81Dとを含む。第1半導体基体26には第1酸化防止層71が設けられ、第2半導体基体28には第2酸化防止層76Dが設けられている。
第2酸化防止層76Dは、表面S2に臨む面がディッシングされた形状を有している。第2酸化防止層76Dの、表面S2に臨む面は、厚み方向に垂直な方向における中央部分が、第2半導体基体28側へ窪んだ形状を有している。CMP処理の条件又はその他の条件等によっては、このように、ディッシングが生じる場合がある。
第2遮光層81Dは、平面視で第2酸化防止層76Dと丁度重なる位置に設けられ、厚み方向において第2酸化防止層76Dと丁度重なっている。具体的には、第2遮光層81Dは、第2酸化防止層Dの、表面S2に臨む面の全面に設けられ、第2遮光層81Dの第2酸化防止層76D側の面は、第2酸化防止層Dの、表面S2に臨む面と接している。ここで、第2遮光層81Dの第2酸化防止層76D側と反対側の面、すなわち第1半導体基体26側の面を面S81Dと表す。
第2酸化防止層76Dがディッシングされた形状を有しているので、第2遮光層81Dも、第2酸化防止層76Dのディッシングされた形状に沿って設けられている。第2遮光層81Dは、厚み方向に垂直な方向における中央部分が、第2半導体基体28側へ窪んだ形状を有している。そのため、第1遮光層80の第2半導体基体28側の面、すなわち第1酸化防止層71側と反対側の面(以下、面S80Dと表す)の中央部分と、第2遮光層81DのS81Dの中央部分とは、厚み方向に離れて設けられていて、接触していない。そのため、厚み方向に垂直な方向における中央部分において、第1半導体基体26側寄りの第1遮光層80と第2半導体基体28側寄りの第2遮光層81Dとの間に空隙89が設けられている。このように、第1遮光層80と第2遮光層81Dとは、厚み方向において接触する部分と接触しない部分とを有している。
〈固体撮像装置の製造方法例〉
以下、図面を参照して、固体撮像装置31の製造方法について説明する。第1半導体基体26側の製造方法については、すでに第1実施形態において説明したので、ここではその詳細な説明は、省略する。以下、第2半導体基体28側製造方法について、説明する。なお、第1実施形態と同じ工程については、詳細な説明は省略する。
まず、第1実施形態の図8Fに示すように、第2酸化防止層76、配線溝58a、Cu拡散バリア性メタル膜72、及びCu材料層74を順次形成する。次いで、図18Aに示すように、CMP法により、余剰のCu拡散バリア性メタル膜72、Cu材料層74、及び第2最上層層間絶縁膜56cを除去し、第2接続パッド58bと、第2半導体基体28の表面S2とを得る。第2酸化防止層76は、表面S2に臨む面がCMP処理によりディッシングされ、第2酸化防止層76Dになっている。そして、表面S2は、第2酸化防止層76Dの、表面S2に臨む面S21と、第2接続パッド58bの、表面S2に臨む面S22と、第2最上層層間絶縁膜56cの、表面S2に臨む面S23とを含む。
次いで、図18Bに示すように、第2半導体基体28の表面S2を覆うように、第2高融点金属膜77を形成する。ここで、第2高融点金属膜77のうち、面S21と接触する部分を第1部分A、面S22と接触する部分を第2部分B、面S23と接触する部分を第3部分Cと表す。このようにして、第2半導体基体28側を得る。
次いで、図18Cに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。この時、第1半導体基体26側と第2半導体基体28側との位置合わせを行い、厚み方向において、第1半導体基体26側の第1部分Aと第2半導体基体28側の第1部分Aとが重なり、第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが重なり、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとが重なるようにする。
次いで、図18Dに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が接触するように重ねる。すると、互いの高融点金属膜同士が接合されて、一体化する。しかし、第1遮光層80と第2遮光層81Dとは、厚み方向において接触しない部分を有している。これにより、空隙89が形成される。
そして、図18Dの第1半導体基体26及び第2半導体基体28を熱処理することにより、図17に示す固体撮像装置31が形成される。以上が固体撮像装置31の製造方法例である。
〈効果〉
この第1実施形態の変形例3に係る固体撮像装置31では、上述の第1実施形態に係る固体撮像装置31と同様の効果が得られる。
また、この第1実施形態の変形例3に係る固体撮像装置31では、Cu材料層74を形成した後の平坦化の負担を少なくすることができる。
なお、第2酸化防止層76Dがディッシングされた形状を有していたが、第1酸化防止層71がディッシングされた形状を有していても良い。その場合、第1遮光層80も、第1酸化防止層71のディッシングされた形状に沿って設けられることになる。さらに、第2酸化防止層76D及び、第1酸化防止層71の両方がディッシングされた形状を有していても良い。
また、図17及び図18Aから18Dに示すディッシング量は強調して描かれたものであり、実際のディッシング量はそれに限定されるものではない。
<第2実施形態>
〈固体撮像装置の構成例〉
本技術の第2実施形態について、以下に説明する。本第2実施形態が上述の第1実施形態と相違する点は、接合層84に替えて接合層84Eを有する点、第1酸化防止層71に替えて第1酸化防止層71Eを有する点、及び第2酸化防止層76に替えて第2酸化防止層76Eを有する点であり、それ以外の固体撮像装置31の構成は、基本的に上述の第1実施形態の固体撮像装置31と同様の構成になっている。
[接合層の構成例]
図19及び図20に示すように、接合層84Eは、絶縁層85と、遮光層86Eと、導通層87とを含む。遮光層86Eは、第1半導体基体26側の第1遮光層80Eと、第2半導体基体28側の第2遮光層81Eとを含む。
第1酸化防止層71Eは、第1半導体基体26に設けられた酸化防止層であり、第1最上層層間絶縁膜53cより吸湿性の低い物質(絶縁膜)で構成されている。第2酸化防止層76Eは、第2半導体基体28に設けられた酸化防止層であり、第2最上層層間絶縁膜56cより吸湿性の低い物質(絶縁膜)で構成されていて、第2酸化防止層76E-1と第2酸化防止層76E-2とを含む。
第1酸化防止層71Eと第2酸化防止層76Eとは、厚み方向と垂直な方向に沿って交互(互い違い)に設けられている。図19及び図20は、第1酸化防止層71Eと第2酸化防止層76Eとが、X方向に沿って交互に設けられている例を示している。具体的には、X方向に沿って、導通層87側寄りから、第2酸化防止層76E-1、第1酸化防止層71E、第2酸化防止層76E-2の順序で設けられている。
図20は、第1半導体基体26側上方から、遮光層86Eと、第1酸化防止層71Eと、第2酸化防止層76Eとを観察した平面図である。第1酸化防止層71Eと第2酸化防止層76Eとは、厚み方向に離れた位置に設けられているが、平面視では、図20のように重なって見える。この平面視において第1酸化防止層71Eと第2酸化防止層76Eとが占める領域を、酸化防止層形成領域90Eと表す。このように、酸化防止層形成領域90Eは、厚み方向に離れた位置に設けられた、酸化防止層形成領域90Eの平面視における面積より小さい複数の酸化防止層が占める領域である。また、図20に示すように、酸化防止層形成領域90Eは、平面視で一辺の長さLcを有する正方形である。
第2酸化防止層76E-1と第2酸化防止層76E-2との間のX方向の距離は、第1酸化防止層71EのX方向の幅より小さい距離に設けている。第2酸化防止層76E-1と第1酸化防止層71Eとは、厚み方向に投影した場合、つまり平面視で一部が重なっている。第2酸化防止層76E-1と第1酸化防止層71Eとは、平面視で重なる部分と重ならない部分とを有する。さらに、第1酸化防止層71Eと第2酸化防止層76E-2とは、厚み方向に投影した場合、つまり平面視で一部が重なっている。第1酸化防止層71Eと第2酸化防止層76E-2とは、平面視で重なる部分と重ならない部分とを有する。平面視において、複数の酸化防止層である第1酸化防止層71E、第2酸化防止層76E-1、及び第2酸化防止層76E-2は、一部が平面視で重なりながら酸化防止層形成領域90Eを隙間なく埋め尽くしている。
図20に示すように、第1酸化防止層71E、第2酸化防止層76E-1、及び第2酸化防止層76E-2は、いずれも平面視で長方形である。第1酸化防止層71E、第2酸化防止層76E-1、及び第2酸化防止層76E-2のX方向の長さは、酸化防止層形成領域90Eの一辺の長さLcより小さく、Y方向の長さは、長さLcと等しく設けられている。第1酸化防止層71E、第2酸化防止層76E-1、及び第2酸化防止層76E-2のX方向の長さは、等しく設けられている。
第2遮光層81Eは、第2遮光層81E-1と第2遮光層81E-2とを含む。第2遮光層81E-1は、平面視で第2酸化防止層76E-1と丁度重なる位置に設けられ、厚み方向において第2酸化防止層76E-1と丁度重なっている。具体的には、第2遮光層81E-1は、第2酸化防止層76E-1の、表面S2に臨む面の全面に設けられ、第2遮光層81E-1の第2酸化防止層76E-1側の面は、第2酸化防止層76E-1の、表面S2に臨む面と接している。
第1遮光層80Eは、平面視で第1酸化防止層71Eと丁度重なる位置に設けられ、厚み方向において第1酸化防止層71Eと丁度重なっている。具体的には、第1遮光層80Eは、第1酸化防止層71Eの、表面S1に臨む面の全面に設けられ、第1遮光層80Eの第1半導体基体26側の面は、第1酸化防止層71Eの、表面S1に臨む面と接している。
第2遮光層81E-2は、平面視で第2酸化防止層76E-2と丁度重なる位置に設けられ、厚み方向において第2酸化防止層76E-2と丁度重なっている。具体的には、第2遮光層81E-2は、第2酸化防止層76E-2の、表面S2に臨む面の全面に設けられ、第2遮光層81E-2の第2酸化防止層76E-2側の面は、第2酸化防止層76E-2の、表面S2に臨む面と接している。
第1遮光層80Eと第2遮光層81Eとは、厚み方向と垂直な方向に沿って交互に設けられている。具体的には、X方向に沿って、導通層87側寄りから、第2遮光層81E-1、第1遮光層80E、第2遮光層81E-2の順序で設けられている。
第2遮光層81E-1と第1遮光層80Eとは、平面視及び厚み方向において、一部が重なり、重なった部分は接合されている。さらに、第1遮光層80Eと第2遮光層81E-2とは、平面視及び厚み方向において、一部が重なり、重なった部分は接合されている。図20に示すように、遮光層86Eは、平面視において、一辺の長さLcを有する正方形である。平面視において、第1遮光層80E、第2遮光層81E-1、第2遮光層81E-2は、X方向に沿って一部が重なりながら遮光層86Eの領域を隙間なく埋め尽くしている。
〈固体撮像装置の製造方法例〉
以下、図面を参照して、固体撮像装置31の製造方法について説明する。まず、第1半導体基体26側から説明する。図21Aに示すように、リソグラフィおよびエッチング技術を用いて、第1酸化防止層71Eを形成する。そして、図21Bに示すように、第1接続パッド36b及び表面S1を形成する。表面S1は、第1酸化防止層71Eの、表面S1に臨む面S11と、第1接続パッド36bの、表面S1に臨む面S12と、第1最上層層間絶縁膜53cの、表面S1に臨む面S13とを含む。
次いで、図21Cに示すように、上述のようにして得られた第1半導体基体26の表面S1を覆うように、第1高融点金属膜75を形成する。第1高融点金属膜75のうち、面S11と接触する部分を第1部分A、面S12と接触する部分を第2部分B、面S13と接触する部分を第3部分Cと表す。このようにして、第1半導体基体26側を得る。
次に第2半導体基体28側について説明する。図22Aに示すように、リソグラフィおよびエッチング技術を用いて、第2酸化防止層76E-1および76E-2を形成する。第2酸化防止層76E-1と第2酸化防止層76E-2との間のX方向の距離は、第1酸化防止層71EのX方向の幅より小さく形成する。そして、図22Bに示すように、第2接続パッド58b及び表面S2を形成する。表面S2は、第2酸化防止層76E-1の、表面S2に臨む面S21-1と、第2酸化防止層76E-2の、表面S2に臨む面S21-2と、第2接続パッド58bの、表面S2に臨む面S22と、第2最上層層間絶縁膜56cの、表面S2に臨む面S23とを含む。
次いで、図22Cに示すように、上述のようにして得られた第2半導体基体28の表面S2を覆うように、第2高融点金属膜77を形成する。第2高融点金属膜77のうち、面S21-1と接触する部分を第1部分A-1、面S21-2と接触する部分を第1部分A-2、面S22と接触する部分を第2部分B、面S23と接触する部分を第3部分Cと表す。このようにして、第2半導体基体28側を得る。
その後、図23Aに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が向かい合うように準備する。この時、第1半導体基体26側と第2半導体基体28側との位置合わせを行い、厚み方向において、第1半導体基体26側の第2部分Bと第2半導体基体28側の第2部分Bとが重なり、第1半導体基体26側の第3部分Cと第2半導体基体28側の第3部分Cとが重なるようにする。ここで、第2酸化防止層76E-1と第2酸化防止層76E-2との間のX方向の距離が、第1酸化防止層71EのX方向の幅より小さく形成されている。それ故、X方向における第1酸化防止層71Eと第2酸化防止層76Eとの平面視の重ね合わせのマージンは、大きく設定されている。
次いで、図23Bに示すように、第1半導体基体26側と第2半導体基体28側とを、互いの高融点金属膜同士が接触するように重ねる。すると、互いの高融点金属膜同士が接合されて、一体化する。そして、図23Bの第1半導体基体26及び第2半導体基体28を熱処理することにより、図19に示す固体撮像装置31が形成される。以上が固体撮像装置31の製造方法例である。
〈効果〉
この第2実施形態に係る固体撮像装置31では、上述の第1実施形態に係る固体撮像装置31と同様の効果が得られる。
また、この第2実施形態に係る固体撮像装置31では、面積が小さい複数の酸化防止層を備えているので、Cu材料層74を形成した後の平坦化において、酸化防止層のディッシングを低減、抑制できる。これにより、第1半導体基体26側と第2半導体基体28側との接触をより確実にし、第1半導体基体26側と第2半導体基体28側との間の接合強度を改善しつつ、第1半導体基体26側と第2半導体基体28側との間で電磁波などのノイズが通過するのを抑制できる。
また、この第2実施形態に係る固体撮像装置31では、厚み方向に投影した場合、つまり平面視で第2酸化防止層76E-1、第1酸化防止層71E、第2酸化防止層76E-2の一部を平面視で重ねて設けることにより、第1半導体基体26側と第1半導体基体26側との接合ずれを吸収できる。これにより、第1遮光層80E、第2遮光層81E-1、第2遮光層81E-2は、一部が重なりながら遮光層86Eの領域を隙間なく埋め尽くすことができる。
なお、第1酸化防止層71E、第2酸化防止層76E-1、及び第2酸化防止層76E-2のX方向の長さは、等しく設けられていたが、異なる長さに設けられていても良い。その場合、第1遮光層80E、第2遮光層81E-1、及び第2遮光層81E-2のX方向の長さも異なる長さに設けられることになる。
また、第1酸化防止層71Eと、第2酸化防止層76E-1と、第2酸化防止層76E-2とは、X方向に沿って交互に設けられていたが、Y方向に沿って交互に設けられていても良い。その場合、第1遮光層80E、第2遮光層81E-1、第2遮光層81E-2は、Y方向に沿って交互に設けられ,一部が重なりながら遮光層86Eの領域を隙間なく埋め尽くすことになる。
また、第2酸化防止層76E-1と第2酸化防止層76E-2との間のX方向の距離は、第1酸化防止層71EのX方向の幅より小さい距離に設けていたが、第1酸化防止層71EのX方向の幅と同じ距離に設けても良い。その場合、第1遮光層80E、第2遮光層81E-1、第2遮光層81E-2は、Y方向に沿って一部が重なり合うことなく、遮光層86Eの領域を隙間なく埋め尽くすことになる。これは、第1半導体基体26側と第1半導体基体26側との間の接合ずれが無い又は小さい場合に有用である。
また、第2酸化防止層76Eは第2酸化防止層76E-1と、第2酸化防止層76E-2との複数の酸化防止層を含んでいたが、複数の酸化防止層を含むのは第1酸化防止層71Eの方であっても良い。その場合、遮光層86Eは、複数の第1遮光層80Eと一つの第2遮光層81Eを含むことになる。
また、酸化防止層形成領域90Eは、第1酸化防止層71Eと、第2酸化防止層76E-1と、第2酸化防止層76E-2との3つの酸化防止層により占められていたが、図24に示す他の実施例のように、第1酸化防止層71Eと、第2酸化防止層76Eとの2つの酸化防止層により占められていても良い。その場合、遮光層86Eは第1遮光層80Eと第2遮光層81Eとの2つの遮光層を含む。そして、第1遮光層80E及び第2遮光層81Eは、X方向に沿って交互に設けられ、一部が重なりながら遮光層86Eの領域を隙間なく埋め尽くすことになる。さらに、第1酸化防止層71Eが2つ以上の酸化防止層を含み、かつ第2酸化防止層76Eが2つ以上の酸化防止層を含み、第1酸化防止層71Eと第2酸化防止層76Eとが交互に設けられていても良い。その場合、第1遮光層80Eが複数の遮光層を含み、第2遮光層81Eが複数の遮光層を含み、第1遮光層80Eと第2遮光層81Eが交互に設けられることになる。
また、第1酸化防止層71Eと、第2酸化防止層76E-1と、第2酸化防止層76E-2とは、X方向に沿って交互に設けられていたが、図25の他の実施例に示すように、X方向に対して斜めの方向に沿って交互に設けられていても良い。X方向に対して斜めの方向とは、X方向に対して90度より小さい角度をなす方向である。その場合、第1遮光層80E、第2遮光層81E-1、第2遮光層81E-2は、X方向に対して斜めの方向に沿って交互に設けられ、一部が重なりながら遮光層86Eの領域を隙間なく埋め尽くすことになる。
また、図26の他の実施例に示すように、第1酸化防止層71E及び第2酸化防止層76Eのいずれか一方、本例では、第1酸化防止層71Eが上面から見て縦横所定のピッチで複数の開口91を有する形状92に形成され、他方、本例では第2酸化防止層76Eが上面から見て第1酸化防止層71Eの開口91を塞ぐドット93に設けられていても良い。平面視における酸化防止層形成領域90Eは、厚み方向に離れた位置に設けられた、第1酸化防止層71Eと第2酸化防止層76Eとにより、隙間なく埋め尽くされている。
同様に、第1遮光層80E及び第2遮光層81Eのいずれか一方、本例では、第1遮光層80Eが上面から見て縦横所定のピッチで複数の開口91を有する形状92に形成され、他方、本例では第2遮光層81Eが上面から見て第1遮光層80Eの開口91を塞ぐドット93に設けられていても良い。平面視における遮光層86Eの領域は、一部が接合された第1遮光層80Eと第2遮光層81Eとにより、隙間なく埋め尽くされている。
<第3実施形態:電子機器>
次に、本技術の第3実施形態に係る電子機器について説明する。図27は、本技術の第3実施形態に係る電子機器100の概略構成図である。
第3実施形態に係る電子機器100は、固体撮像装置101と、光学レンズ102と、シャッタ装置103と、駆動回路104と、信号処理回路105とを備えている。第3実施形態の電子機器100は、固体撮像装置101として、本技術の第1実施形態及びその変形例、第2実施形態のいずれかに係る固体撮像装置31を電子機器(例えば、カメラ)に用いた場合の実施形態を示す。
光学レンズ102は、被写体からの像光(入射光106)を固体撮像装置101の撮像面上に結像させる。これにより、固体撮像装置101内に一定期間にわたって信号電荷が蓄積される。シャッタ装置103は、固体撮像装置101への光照射期間及び遮光期間を制御する。駆動回路104は、固体撮像装置101の転送動作及びシャッタ装置103のシャッタ動作を制御する駆動信号を供給する。駆動回路104から供給される駆動信号(タイミング信号)により、固体撮像装置101の信号転送を行なう。信号処理回路105は、固体撮像装置101から出力される信号(画素信号)に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
なお、固体撮像装置31を適用できる電子機器100としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
(その他の実施形態)
上記のように、本発明は第1~第3実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
又、第1~第3実施形態及びその変形例で説明したそれぞれの技術的思想を互いに組み合わせることも可能である。例えば、第1実施形態の変形例2で説明した位置ずれがある場合の接合層84Bに係る技術的思想を、第2実施形態に係る接合層84Eに適用する等、それぞれの技術的思想に沿った種々の組み合わせが可能である。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
また、上述の第1実施形態及びその変形例1から変形例4と、上述の第2実施形態とにおいて、平面視で画素領域34の投影面全面に遮光層を設けていたが、画素領域34の投影面の一部に遮光層を設けても良い。その場合、ノイズがより多く発生する領域例えば第2半導体基体28の信号読み出し回路と、第1半導体基体26の画素領域34との間に遮光層を設けても良い。
また、上述の第1実施形態及びその変形例1から変形例4と、上述の第2実施形態とにおいて、第1酸化防止層、第2酸化防止層、及び酸化防止層形成領域90Eは、正方形であったが、例えば長方形等、その他の形状であっても良い。
また、上述の第1実施形態及びその変形例1から変形例4と、上述の第2実施形態とにおいて、多層配線層37の表面S1に第1高融点金属膜75が設けられていた。すなわち第1高融点金属膜75は多層配線層37に含まれていなかった。しかし、第1高融点金属膜75が多層配線層37に含まれる構成であっても良い。その場合、熱処理後の第1高融点金属膜75の各部、例えば第1実施形態を例に挙げて説明すると、図4Bに示す第1絶縁層78、第1遮光層80、及び第1導通層82についても、多層配線層37に含まれる。
さらに、上述の第1実施形態及びその変形例1から変形例4と、上述の第2実施形態とにおいて、多層配線層59の表面S2に第2高融点金属膜77が設けられていた。すなわち第2高融点金属膜77は多層配線層59に含まれていなかった。しかし、第2高融点金属膜77が多層配線層59に含まれる構成であっても良い。その場合、熱処理後の第2高融点金属膜77の各部、例えば第1実施形態を例に挙げて説明すると、図4Bに示す第2絶縁層79、第2遮光層81、及び第2導通層83についても、多層配線層59に含まれる。
上述のような第1高融点金属膜75を含む多層配線層37と第2高融点金属膜77を含む多層配線層59との接合面は、例えば第1実施形態を例に挙げて説明すると、図4Bに示す接合面S3である。そして、多層配線層37に含まれる第1絶縁層78、第1遮光層80、及び第1導通層82と、多層配線層59に含まれる第2絶縁層79、第2遮光層81、及び第2導通層83とは、接合面S3に露出している。
また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
なお、本技術は、以下のような構成としてもよい。
(1)
光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、
回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有し、前記第2の多層配線層が前記第1の多層配線層と接合された第2半導体基体と、
前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記第1の多層配線層と前記第2の多層配線層との接合面に露出するように設けられた遮光層と、
前記第1の多層配線層及び前記第2の多層配線層のうちの少なくとも一方に設けられ、前記遮光層と前記第1の多層配線層の前記層間絶縁膜との間、及び前記遮光層と前記第2の多層配線層の前記層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、
を備えた固体撮像装置。
(2)
前記遮光層はTi、Mn、Cr、Auのいずれかを含む、(1)に記載の固体撮像装置。
(3)
前記酸化防止層は前記層間絶縁膜よりも吸湿性の低い物質である、(1)または(2)に記載の固体撮像装置。
(4)
前記酸化防止層は窒化シリコンまたは酸化アルミニウムである、(3)に記載の固体撮像装置。
(5)
前記第1の多層配線層及び前記第2の多層配線層のうち少なく一方に、前記接合面のうちの前記遮光層が露出する領域とは異なる領域に露出するように設けられ、前記遮光層と同じ材料の導通層を含む、(1)から(4)のいずれかに記載の固体撮像装置。
(6)
前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記接合面に露出するように設けられ、前記層間絶縁膜とは異なる材料の絶縁層を含む、(1)から(5)のいずれかに記載の固体撮像装置。
(7)
前記絶縁層は前記遮光層と同じ材料の酸化物である、(6)に記載の固体撮像装置。
(8)
前記第1半導体基体は、前記光電変換部が複数設けられた画素領域を有し
前記酸化防止層は、平面視で前記画素領域に重なっている、(1)から(7)のいずれかに記載の固体撮像装置。
(9)
前記酸化防止層の平面視の輪郭は、前記画素領域の平面視の輪郭より外側にある、(8)に記載の固体撮像装置。
(10)
前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、平面視で重なる部分を有する、(1)から(9)のいずれかに記載の固体撮像装置。
(11)
前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、平面視で重ならない部分を有する、(1)から(10)のいずれかに記載の固体撮像装置。
(12)
前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、厚み方向と垂直な方向に沿って交互に設けられている、(1)から(11)のいずれかに記載の固体撮像装置。
(13)
前記遮光層は、前記第1の多層配線層に設けられた前記酸化防止層により前記第1半導体基体の前記層間絶縁膜との間が隔てられた第1遮光層と、前記第2の多層配線層に設けられた前記酸化防止層により前記第2半導体基体の前記層間絶縁膜との間が隔てられた第2遮光層と、を含み、
前記第1遮光層と前記第2遮光層とは、厚み方向において接触しない部分を有している、(1)から(11)のいずれかに記載の固体撮像装置。
(14)
前記第1半導体基体の前記第1の多層配線層に設けられた第1接続パッドと、
前記第2半導体基体の前記第2の多層配線層に設けられ、前記第1接続パッドと電気的に接続された第2接続パッドと、
前記第1接続パッドと前記第2接続パッドとの各々に接している空隙と、
を有する、(1)から(13)のいずれかに記載の固体撮像装置。
(15)
第1配線と第1層間絶縁膜とを含む第1配線層と、
第2配線と第2層間絶縁膜とを含む第2配線層とを有し、
前記第1配線層の第1面と前記第2配線層の第2面は対向するように配置され、
前記第1面は第1領域と第2領域と第3領域とを有し、
前記第1領域に設けられた、前記第1層間絶縁膜とは異なる第1絶縁膜と、
前記第2領域に設けられた、前記第1配線と接する第1金属膜と、
前記第3領域に設けられた、前記第1絶縁膜と前記第1層間絶縁膜とは異なる第2絶縁膜と接する第2金属膜と、を含む
固体撮像装置。
(16)
前記第1配線層に接するように配置された半導体層は、光電変換部またはロジック回路を有する(15)に記載の固体撮像装置。
(17)
前記第2面は第4領域と第5領域と第6領域とを有し、
前記第4領域に設けられ、前記第2層間絶縁膜とは異なる第3絶縁膜と、
前記第5領域に設けられ、前記第2配線と接する第3金属膜と、
前記第6領域に設けられ、前記第3絶縁膜と前記第2層間絶縁膜とは異なる第4絶縁膜と接する第4金属膜と、を含み、
前記第1領域と前記第2領域と前記第3領域とは、それぞれ前記第4領域と前記第5領域と前記第6領域と対向する、
(15)または(16)に記載の固体撮像装置。
(18)
前記第1層間絶縁膜は前記第1配線または前記第1絶縁膜または前記第2絶縁膜と接している(15)から(17)のいずれかに記載の固体撮像装置。
(19)
光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有する第2半導体基体と、を準備し、
前記第1半導体基体の前記層間絶縁膜と前記第2半導体基体の前記層間絶縁膜とのうち少なくとも一方に酸化防止層を形成し、
前記第1半導体基体の前記層間絶縁膜側の面と、前記第2半導体基体の前記層間絶縁膜側の面とに高融点金属膜を形成し、
前記第1半導体基体と前記第2半導体基体とを、各々の前記高融点金属膜を接合することにより接合し、
接合された前記第1半導体基体と前記第2半導体基体とを熱処理する、固体撮像装置の製造方法。
(20)
光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有し、前記第2の多層配線層が前記第1の多層配線層と接合された第2半導体基体と、前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記第1の多層配線層と前記第2の多層配線層との接合面に露出するように設けられた遮光層と、前記第1の多層配線層及び前記第2の多層配線層のうちの少なくとも一方に設けられ、前記遮光層と前記第1の多層配線層の前記層間絶縁膜との間、及び前記遮光層と前記第2の多層配線層の前記層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、を備えた固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
を備えた電子機器。
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
26...第1半導体基体
28...第2半導体基体
31...固体撮像装置
31a、34a、71a、76a、86a...輪郭
34...画素領域
36...第1接続配線
36a、58a...配線溝
36b...第1接続パッド
53c...第1最上層層間絶縁膜
56c...第2最上層層間絶縁膜
58...第2接続配線
58b...第2接続パッド
70...酸化防止膜
71、71E...第1酸化防止層
72...Cu拡散バリア性メタル膜
74...Cu材料層
75...第1高融点金属膜
76、76D、76E、76E-1、76E-2...第2酸化防止層
77...第2高融点金属膜
78、78A...第1絶縁層
79、79A、79C...第2絶縁層
80、80E...第1遮光層
81、81E、81E-1、81E-2...第2遮光層
82...第1導通層
83...第2導通層
84、84A、84B、84C、84D、84E...接合層
85、85A、85B、85C...絶縁層
86、86B、86C、86D、86E...遮光層
87、87B...導通層
88、89...空隙
90E...酸化防止層形成領域
201...距離画像機器

Claims (20)

  1. 光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、
    回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有し、前記第2の多層配線層が前記第1の多層配線層と接合された第2半導体基体と、
    前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記第1の多層配線層と前記第2の多層配線層との接合面に露出するように設けられた遮光層と、
    前記第1の多層配線層及び前記第2の多層配線層のうちの少なくとも一方に設けられ、前記遮光層と前記第1の多層配線層の前記層間絶縁膜との間、及び前記遮光層と前記第2の多層配線層の前記層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、
    を備えた固体撮像装置。
  2. 前記遮光層はTi、Mn、Cr、Auのいずれかを含む、請求項1に記載の固体撮像装置。
  3. 前記酸化防止層は前記層間絶縁膜よりも吸湿性の低い物質である、請求項1に記載の固体撮像装置。
  4. 前記酸化防止層は窒化シリコンまたは酸化アルミニウムである、請求項3に記載の固体撮像装置。
  5. 前記第1の多層配線層及び前記第2の多層配線層のうち少なく一方に、前記接合面のうちの前記遮光層が露出する領域とは異なる領域に露出するように設けられ、前記遮光層と同じ材料の導通層を含む、請求項1に記載の固体撮像装置。
  6. 前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記接合面に露出するように設けられ、前記層間絶縁膜とは異なる材料の絶縁層を含む、請求項1に記載の固体撮像装置。
  7. 前記絶縁層は前記遮光層と同じ材料の酸化物である、請求項6に記載の固体撮像装置。
  8. 前記第1半導体基体は、前記光電変換部が複数設けられた画素領域を有し
    前記酸化防止層は、平面視で前記画素領域に重なっている、請求項1に記載の固体撮像装置。
  9. 前記酸化防止層の平面視の輪郭は、前記画素領域の平面視の輪郭より外側にある、請求項8に記載の固体撮像装置。
  10. 前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
    前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、平面視で重なる部分を有する、請求項1に記載の固体撮像装置。
  11. 前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
    前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、平面視で重ならない部分を有する、請求項1に記載の固体撮像装置。
  12. 前記酸化防止層は、前記第1の多層配線層及び前記第2の多層配線層の両方に設けられ、
    前記第1の多層配線層に設けられた前記酸化防止層と前記第2の多層配線層に設けられた前記酸化防止層とは、厚み方向と垂直な方向に沿って交互に設けられている、請求項1に記載の固体撮像装置。
  13. 前記遮光層は、前記第1の多層配線層に設けられた前記酸化防止層により前記第1半導体基体の前記層間絶縁膜との間が隔てられた第1遮光層と、前記第2の多層配線層に設けられた前記酸化防止層により前記第2半導体基体の前記層間絶縁膜との間が隔てられた第2遮光層と、を含み、
    前記第1遮光層と前記第2遮光層とは、厚み方向において接触しない部分を有している、請求項1に記載の固体撮像装置。
  14. 前記第1半導体基体の前記第1の多層配線層に設けられた第1接続パッドと、
    前記第2半導体基体の前記第2の多層配線層に設けられ、前記第1接続パッドと電気的に接続された第2接続パッドと、
    前記第1接続パッドと前記第2接続パッドとの各々に接している空隙と、
    を有する、請求項1に記載の固体撮像装置。
  15. 第1配線と第1層間絶縁膜とを含む第1配線層と、
    第2配線と第2層間絶縁膜とを含む第2配線層とを有し、
    前記第1配線層の第1面と前記第2配線層の第2面は対向するように配置され、
    前記第1面は第1領域と第2領域と第3領域とを有し、
    前記第1領域に設けられた、前記第1層間絶縁膜とは異なる第1絶縁膜と、
    前記第2領域に設けられた、前記第1配線と接する第1金属膜と、
    前記第3領域に設けられた、前記第1絶縁膜と前記第1層間絶縁膜とは異なる第2絶縁膜と接する第2金属膜と、を含む
    固体撮像装置。
  16. 前記第1配線層に接するように配置された半導体層は、光電変換部またはロジック回路を有する請求項15に記載の固体撮像装置。
  17. 前記第2面は第4領域と第5領域と第6領域とを有し、
    前記第4領域に設けられ、前記第2層間絶縁膜とは異なる第3絶縁膜と、
    前記第5領域に設けられ、前記第2配線と接する第3金属膜と、
    前記第6領域に設けられ、前記第3絶縁膜と前記第2層間絶縁膜とは異なる第4絶縁膜と接する第4金属膜と、を含み、
    前記第1領域と前記第2領域と前記第3領域とは、それぞれ前記第4領域と前記第5領域と前記第6領域と対向する、
    請求項15に記載の固体撮像装置。
  18. 前記第1層間絶縁膜は前記第1配線または前記第1絶縁膜または前記第2絶縁膜と接している請求項15に記載の固体撮像装置。
  19. 光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有する第2半導体基体と、を準備し、
    前記第1半導体基体の前記層間絶縁膜と前記第2半導体基体の前記層間絶縁膜とのうち少なくとも一方に酸化防止層を形成し、
    前記第1半導体基体の前記層間絶縁膜側の面と、前記第2半導体基体の前記層間絶縁膜側の面とに高融点金属膜を形成し、
    前記第1半導体基体と前記第2半導体基体とを、各々の前記高融点金属膜を接合することにより接合し、
    接合された前記第1半導体基体と前記第2半導体基体とを熱処理する、固体撮像装置の製造方法。
  20. 光電変換を行う光電変換部が形成された第1の半導体層、及び前記第1の半導体層の光入射面とは反対側に形成された層間絶縁膜を含む第1の多層配線層を有する第1半導体基体と、回路が形成された第2の半導体層、及び前記第2の半導体層の光入射面側に形成された層間絶縁膜を含む第2の多層配線層を有し、前記第2の多層配線層が前記第1の多層配線層と接合された第2半導体基体と、前記第1の多層配線層及び前記第2の多層配線層のうち少なくとも一方に、前記第1の多層配線層と前記第2の多層配線層との接合面に露出するように設けられた遮光層と、前記第1の多層配線層及び前記第2の多層配線層のうちの少なくとも一方に設けられ、前記遮光層と前記第1の多層配線層の前記層間絶縁膜との間、及び前記遮光層と前記第2の多層配線層の前記層間絶縁膜との間の少なくとも一方に設けられた酸化防止層と、を備えた固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
    を備えた電子機器。
JP2020193600A 2020-11-20 2020-11-20 固体撮像装置及びその製造方法、並びに電子機器 Pending JP2022082187A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020193600A JP2022082187A (ja) 2020-11-20 2020-11-20 固体撮像装置及びその製造方法、並びに電子機器
US18/252,839 US20240006437A1 (en) 2020-11-20 2021-11-08 Solid-state imaging device and method for manufacturing same, and electronic instrument
PCT/JP2021/040907 WO2022107625A1 (ja) 2020-11-20 2021-11-08 固体撮像装置及びその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020193600A JP2022082187A (ja) 2020-11-20 2020-11-20 固体撮像装置及びその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2022082187A true JP2022082187A (ja) 2022-06-01

Family

ID=81708739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020193600A Pending JP2022082187A (ja) 2020-11-20 2020-11-20 固体撮像装置及びその製造方法、並びに電子機器

Country Status (3)

Country Link
US (1) US20240006437A1 (ja)
JP (1) JP2022082187A (ja)
WO (1) WO2022107625A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5803398B2 (ja) * 2011-08-04 2015-11-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6031765B2 (ja) * 2011-07-05 2016-11-24 ソニー株式会社 半導体装置、電子機器、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20240006437A1 (en) 2024-01-04
WO2022107625A1 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
US10879293B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
JP5696513B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
KR101672557B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
TWI445167B (zh) 固態成像器件,其製造方法及電子裝置
US11908879B2 (en) Semiconductor device
KR102537626B1 (ko) 촬상 장치 및 전자 기기
KR102426811B1 (ko) 적층형 디바이스 및 제조 방법, 및, 전자 기기
WO2022107625A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
WO2021199665A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JP7001120B2 (ja) 固体撮像装置及び電子機器
WO2022123934A1 (ja) 固体撮像装置及び電子機器