WO2024024450A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2024024450A1
WO2024024450A1 PCT/JP2023/025222 JP2023025222W WO2024024450A1 WO 2024024450 A1 WO2024024450 A1 WO 2024024450A1 JP 2023025222 W JP2023025222 W JP 2023025222W WO 2024024450 A1 WO2024024450 A1 WO 2024024450A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
oxide layer
insulating film
semiconductor device
conductive layer
Prior art date
Application number
PCT/JP2023/025222
Other languages
English (en)
French (fr)
Inventor
司 三浦
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024024450A1 publication Critical patent/WO2024024450A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半導体装置（100）は、第１電極（6）を有する第１基板（2）と、前記第１電極に対向して配置される第２電極（8）を有する第２基板（3）と、前記第１電極及び前記第２電極の間に配置され、前記第１電極又は前記第２電極の少なくとも一方の酸化層（7）と、を備え、微細化を妨げることなく、キャパシタの容量を増やせる。

Description

半導体装置及びその製造方法
　本開示は、半導体装置及びその製造方法に関する。
　イメージセンサ等の撮像装置は、高解像度化する傾向にあり、感度を落とさずに画素サイズを微細化することが求められている。
　微細化を図るために、複数のチップを積層させた撮像装置が実用化されている（例えば、特許文献１参照）。特許文献１に開示された撮像装置は、画素内で画素信号のアナログ－デジタル変換を行う画素ＡＤＣ（Analog Digital Converter）方式を採用している。画素ＡＤＣ方式では、全画素が同じタイミングでアナログ－デジタル変換を行うため、動きのある被写体を撮像したときの撮像画像の歪みをなくすことができる。
特開２０２１－１７６２０６号公報
　画素ＡＤＣ方式の撮像装置は、ランダムノイズの影響を受けやすいことから、ランダムノイズの影響を軽減するために、画素内に設けるキャパシタの容量を増やす対策を取る必要がある。
　しかしながら、画素ＡＤＣ方式の撮像装置は、画素内にＡＤ変換に必要な比較器などを設けなければならず、キャパシタの容量を増やすのは容易ではない。
　画素ＡＤＣ方式でないカラムＡＤＣ方式の撮像装置であっても、画素サイズの微細化が進んでおり、画素内のキャパシタの容量を増やすスペースを確保するのが困難である。
　そこで、本開示では、微細化を妨げることなく、キャパシタの容量を増やすことができる半導体装置及びその製造方法を提供するものである。
　上記の課題を解決するために、本開示によれば、第１電極を有する第１基板と、
　前記第１電極に対向して配置される第２電極を有する第２基板と、
　前記第１電極及び前記第２電極の間に配置され、前記第１電極又は前記第２電極の少なくとも一方の酸化層と、を備える、半導体装置が提供される。
　前記第１電極、前記酸化層、及び前記第２電極を含んでキャパシタが構成されてもよい。
　前記第１電極及び前記酸化層の間、又は、前記第２電極及び前記酸化層の間の少なくとも一方に配置され、前記酸化層よりも薄い絶縁膜を備えてもよい。
　前記絶縁膜は、酸化物、窒化物、又は金属酸化物を含んでもよい。
　前記酸化層は、
　前記第１電極の表面を酸化した第１酸化層と、
　前記第２電極の表面を酸化した第２酸化層と、を有し、
　前記キャパシタは、前記第１電極、前記第１酸化層、前記第２酸化層、及び前記第２電極を含んで構成されてもよい。
　前記第１酸化層及び前記第２酸化層の間に積層される第１絶縁膜及び第２絶縁膜を備え、
　前記第１絶縁膜及び前記第２絶縁膜は、前記第１酸化層及び前記第２酸化層よりも薄くてもよい。
　前記第１絶縁膜及び前記第２絶縁膜は、酸化物、窒化物、又は金属酸化物を含んでもよい。
　前記第１電極と同じ層高さに、前記第１電極と離隔して配置される第１導電層と、
　前記第２電極と同じ高さに、前記第２電極と離隔して配置される第２導電層と、を備え、
　前記第１導電層及び前記第２導電層は、対向して配置されて互いに接合されてもよい。
　前記第１電極、前記第２電極、前記第１導電層、及び前記第２導電層は、同一の金属材料を含んでもよい。
　前記第１電極及び前記第２電極は、第１金属材料を含み、
　前記第１導電層及び前記第２導電層は、前記第１金属材料とは異なる第２金属材料を含んでもよい。
　前記第１金属材料は、前記第２金属材料よりも、熱拡散を生じにくい材料であってもよい。
　前記酸化層は、１ｎｍ以上で、かつ１０ｎｍ以下の厚さであってもよい。
　前記絶縁膜は、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さであってもよい。
　前記第１絶縁膜及び前記第２絶縁膜のそれぞれは、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さであってもよい。
　前記第１基板は、光電変換を行う複数の画素を有し、
　前記第２基板は、前記複数の画素で光電変換された画素信号の信号処理を行う信号処理回路を有し、
　前記画素は、
　光電変換素子と、
　前記光電変換素子で光電変換された電気信号を参照信号と比較して、比較結果を示す信号を出力するアナログ－デジタル変換器と、
　前記キャパシタと、を有してもよい。
　前記キャパシタは、前記第１基板と前記第２基板の接合面における、対応する画素の領域内に配置されてもよい。
　本開示によれば、第１基板上に第１導電層及び第１電極を形成する工程と、
　第２基板上に第２導電層及び第２電極を形成する工程と、
　前記第１電極又は前記第２電極の少なくとも一方の表面を酸化させて、酸化層を形成する工程と、
　前記第１導電層及び前記第２導電層を対向配置させて互いに接触させて接合させるとともに、前記第１電極及び前記第２電極を対向配置させて、前記第１電極、前記酸化層、及び前記第２電極を含むキャパシタを形成する工程と、を備える、半導体装置の製造方法が提供される。
　前記酸化層が形成された前記第１基板又は前記第２基板の少なくとも一方の表面に、前記酸化層よりも薄い絶縁膜を形成する工程と、を備えてもよい。
　前記酸化層を形成する工程は、
　前記第１電極の表面を酸化させて第１酸化層を形成する工程と、
　前記第２電極の表面を酸化させて第２酸化層を形成する工程と、を含み、
　前記絶縁膜を形成する工程は、
　前記第１酸化層の表面に、前記第１酸化層よりも薄い第１絶縁膜を形成する工程と、
　前記第２酸化層の表面に、前記第２酸化層よりも薄い第２絶縁膜を形成する工程と、を含み、
　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層を対向配置させるとともに、前記第１電極及び前記第２電極を対向配置させた状態で、前記第１絶縁膜及び前記第２絶縁膜を接触させて熱処理を行うことにより、前記第１導電層及び前記第２導電層を接触させるとともに、前記第１電極及び前記第２電極の間に前記第１酸化層及び前記第２酸化層を配置させてもよい。
　前記第１導電層及び前記第１電極は、互いに異なる金属材料を含み、
　前記第２導電層及び前記第２電極は、互いに異なる金属材料を含み、
　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層の金属材料同士が接触するように熱処理を行い、かつ前記第１電極及び前記第２電極の金属材料同士が接触しないように熱処理を行ってもよい。
本開示に係る半導体装置１の概略構成を示すブロック図。 画素アレイ部内の２次元アレイ状に配列された各画素の構成を示すブロック図。 図２の画素回路４１と比較回路５１の詳細を示す回路図。 画素チップとロジックチップを積層して固体撮像装置を構成する一例を示す図。 画素チップ２とロジックチップ３の接合面付近の模式的な平面図。 図５ＡのＡ－Ａ線の断面図。 第２キャパシタＣ２の製造工程を説明する工程断面図。 図６Ａに続く工程断面図。 図６Ｂに続く工程断面図。 図６Ｃに続く工程断面図。 図７Ａに続く工程断面図。 図７Ｂに続く工程断面図。 図８Ａに続く工程断面図。 図８Ｂに続く工程断面図。 図８Ｃに続く工程断面図。 図９Ａに続く工程断面図。 図９Ｂに続く工程断面図。 図１０Ａに続く工程断面図。 第１変形例による半導体装置の最終的な断面構造を示す断面図。 第１酸化層の形成工程を省略した第２変形例による半導体装置の断面図。 第２酸化層の形成工程を省略した第２変形例による半導体装置の断面図。 第３変形例による半導体装置１の断面図。 電子機器の概略構成を示すブロック図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、半導体装置及びその製造方法の実施形態について説明する。以下では、半導体装置の主要な構成部分を中心に説明するが、半導体装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　＜撮像装置の概略構成例＞
　図１は本開示に係る半導体装置１の概略構成を示すブロック図である。図１の半導体装置１は、固体撮像装置１００を備えている。
　図１の固体撮像装置１００は、例えばシリコン（Ｓｉ）を材料とする半導体基板２０を備えており、半導体基板２０には、画素２１が２次元アレイ状に配列された画素アレイ部２２が設けられている。画素アレイ部２２には、時刻コード発生部２６で生成された時刻コードを各画素２１に転送する時刻コード転送部２３が設けられている。半導体基板２０上の画素アレイ部２２の周辺には、画素駆動回路２４、ＤＡＣ（D/A Converter）２５、時刻コード発生部２６、垂直駆動回路２７、出力部２８、及びタイミング生成回路２９が設けられている。
　図２は画素アレイ部２２内の２次元アレイ状に配列された各画素２１の構成を示すブロック図である。各画素２１は、図２に示すように、画素回路４１とＡＤＣ（Analog Digital Converter）４２を有する。各画素２１は、画素内の受光素子（例えば、フォトダイオード）で受光した光量に応じた電荷信号を生成し、デジタルの画素信号に変換して出力する。このように、図１の固体撮像装置１００は、画素２１ごとにＡＤＣ４２を有する画素ＡＤＣ方式の撮像装置である。
　図１の画素駆動回路２４は、画素２１内の画素回路４１（図２）を駆動する。ＤＡＣ２５は、時間経過に応じてレベル（電圧）が単調減少するスロープ信号である参照信号ＲＥＦ（基準電圧信号）ＲＥＦを生成し、各画素２１に供給する。時刻コード発生部２６は、各画素２１が、アナログの画素信号ＳＩＧをデジタルの信号に変換（ＡＤ変換）する際に使用する時刻コードを生成し、対応する時刻コード転送部２３に供給する。時刻コード発生部２６は、画素アレイ部２２に対して複数個設けられており、画素アレイ部２２内には、時刻コード発生部２６に対応する数だけ、時刻コード転送部２３が設けられている。即ち、時刻コード発生部２６と、そこで生成された時刻コードを転送する時刻コード転送部２３は、１対１に対応する。
　垂直駆動回路２７は、画素２１内で生成されたデジタルの画素信号を、タイミング生成回路２９から供給されるタイミング信号に基づいて、所定の順番で時刻コード転送部２３を介して出力部２８に出力させる制御を行う。画素２１から出力されたデジタルの画素信号は、出力部２８から固体撮像装置１００の外部へ出力される。出力部２８は、黒レベルを補正する黒レベル補正処理やＣＤＳ（Correlated Double Sampling；相関２重サンプリング）処理など、所定のデジタル信号処理を必要に応じて行い、その後、外部へ出力する。このように、出力部２８は、各種の演算処理や信号処理を行う機能を内蔵している。
　タイミング生成回路２９は、各種のタイミング信号を生成するタイミングジェネレータなどを有し、生成した各種のタイミング信号を、画素駆動回路２４、ＤＡＣ２５、垂直駆動回路２７等に供給する。
　図１の固体撮像装置１００は、後述するように、画素チップ２とロジックチップ３に分けて構成能であり、画素チップ２とロジックチップ３は積層されて、Ｃｕ－Ｃｕ接合により接合及び各種信号の伝送を行う。
　＜画素の詳細構成例＞
　上述したように、画素２１は、画素回路４１とＡＤＣ４２を有する。図２に示すように、画素回路４１は、受光した光量に応じた電荷信号をアナログの画素信号ＳＩＧとしてＡＤＣ４２に出力する。ＡＤＣ４２は、画素回路４１から供給されたアナログの画素信号ＳＩＧをデジタル信号に変換する。ＡＤＣ４２は、比較回路５１とデータ記憶部５２とを有する。
　比較回路５１は、ＤＡＣ２５から供給される参照信号ＲＥＦと画素信号ＳＩＧを比較し、比較結果を表す出力信号ＶＣＯを出力する。比較回路５１は、参照信号ＲＥＦと画素信号ＳＩＧが同一（の電圧）になったとき、出力信号ＶＣＯを反転させる。
　比較回路５１は、差動入力回路６１、電圧変換回路６２、及び正帰還回路（ＰＦＢ：positive feedback）６３を有する。比較回路５１の詳細な構成は、図３を参照して後述する。
　データ記憶部５２には、比較回路５１から出力信号ＶＣＯが入力される他、垂直駆動回路２７から、画素信号の書き込み動作であることを表すＷＲ信号（以下では、書き込み制御信号ＷＲともいう）、画素信号の読み出し動作であることを表すＲＤ信号（以下では、読み出し制御信号ＲＤともいう）、及び、画素信号の読み出し動作中における画素２１の読み出しタイミングを制御するＷＯＲＤ信号が、垂直駆動回路２７から供給される。また、時刻コード転送部２３を介して、時刻コード発生部２６で生成された時刻コードも供給される。
　データ記憶部５２は、ＷＲ信号及びＲＤ信号に基づいて、時刻コードの書き込み動作と読み出し動作を制御するラッチ制御回路（記憶制御部）７１と、時刻コードを記憶するラッチ記憶部７２とを有する。
　ラッチ制御回路７１は、時刻コードの書き込み動作においては、比較回路５１からハイレベルの出力信号ＶＣＯが入力されている間、時刻コード転送部２３から供給される、単位時間ごとに更新される時刻コードをラッチ記憶部７２に記憶させる。そして、参照信号ＲＥＦと画素信号ＳＩＧが同一（の電圧）になり、比較回路５１から供給される出力信号ＶＣＯがローレベルに反転されたとき、供給される時刻コードの書き込み（更新）を中止し、最後にラッチ記憶部７２に記憶された時刻コードをラッチ記憶部７２に保持させる。ラッチ記憶部７２に記憶された時刻コードは、画素信号ＳＩＧと参照信号ＲＥＦが等しくなった時刻を表しており、画素信号ＳＩＧがその時刻の基準電圧であったことを示すデータ、即ち、デジタル化された光量値を表す。
　参照信号ＲＥＦの掃引が終了し、画素アレイ部２２内の全ての画素２１のラッチ記憶部７２に時刻コードが記憶された後、画素２１の動作が、書き込み動作から読み出し動作に変更される。
　ラッチ制御回路７１は、時刻コードの読み出し動作においては、読み出し制御信号ＲＤと読み出しタイミングを制御するＷＯＲＤ信号に基づいて、画素２１が自分の読み出しタイミングとなったときに、ラッチ記憶部７２に記憶されている時刻コード（デジタルの画素信号）を、時刻コード転送部２３に出力する。時刻コード転送部２３は、供給された時刻コードを、読出し方向（図１の出力部２８に向かう列方向（垂直方向））に順次転送し、出力部２８に供給する。時刻コード転送部２３は、隣接して配置された複数の画素を含むクラスタを単位として、時刻コードを転送する場合もある。
　＜画素回路の詳細構成例＞
　図３を参照して、画素回路４１の詳細構成について説明する。図３は図２の画素回路４１と比較回路５１の詳細を示す回路図である。
　画素回路４１は、光電変換素子としてのフォトダイオード（ＰＤ）１２１、排出トランジスタ１２２、転送トランジスタ１２３、リセットトランジスタ１２４、及び、ＦＤ（浮遊拡散層）１２５を有する。画素回路４１用の接地ノードＶＳＳ’は、比較回路５１内の差動入力回路６１と正帰還回路６３の接地ノードＶＳＳとは分離している。図３では、複数の画素回路４１が１つのＦＤ１２５を共有する例を示しているが、画素回路４１ごとに別々にＦＤ１２５を設けてもよい。
　排出トランジスタ１２２は、露光期間を調整する場合に使用される。具体的には、露光期間を任意のタイミングで開始したいときに排出トランジスタ１２２をオンさせると、それまでの間にフォトダイオード１２１に蓄積されていた電荷が排出されるので、排出トランジスタ１２２がオフされた以降から、露光期間が開始されることになる。
　転送トランジスタ１２３は、フォトダイオード１２１で生成された電荷をＦＤ１２５に転送する。リセットトランジスタ１２４は、ＦＤ１２５に保持されている電荷をリセットする。ＦＤ１２５は、差動入力回路６１のトランジスタ８２のゲートに接続されている。これにより、差動入力回路６１のトランジスタ８２は、画素回路４１の増幅トランジスタとしても機能する。
　リセットトランジスタ１２４のソースは、差動入力回路６１のトランジスタ８２のゲート、及び、ＦＤ１２５に接続されており、リセットトランジスタ１２４のドレインは、トランジスタ８２のドレインと接続されている。したがって、ＦＤ１２５の電荷をリセットするための固定のリセット電圧がない。これは、差動入力回路６１の回路状態を制御することで、ＦＤ１２５をリセットするリセット電圧を、参照信号ＲＥＦを用いて任意に設定可能であるためである。
　比較回路５１は、差動入力回路６１、電圧変換回路６２、及び正帰還回路６３を有する。
　差動入力回路６１は、画素２１内の画素回路４１から出力された画素信号ＳＩＧと、ＤＡＣ２５から出力された参照信号ＲＥＦとを比較し、画素信号ＳＩＧが参照信号ＲＥＦよりも高いときに所定の信号（電流）を出力する。
　差動入力回路６１は、差動対となるトランジスタ８１及び８２、カレントミラーを構成するトランジスタ８３及び８４、入力バイアス電流Ｖｂに応じた電流ＩＢを供給する定電流源としてのトランジスタ８５、並びに、差動入力回路６１の出力信号ＨＶＯを出力するトランジスタ８６を有する。
　トランジスタ８１、８２、及び８５は、ＮＭＯＳ（Negative Channel MOS）トランジスタであり、トランジスタ８３、８４、及び８６は、ＰＭＯＳ（Positive Channel MOS）トランジスタである。
　差動対となるトランジスタ８１及び８２のうち、トランジスタ８１のゲートには、ＤＡＣ２５から出力された参照信号ＲＥＦが入力され、トランジスタ８２のゲートには、画素２１内の画素回路４１から出力された画素信号ＳＩＧが入力される。トランジスタ８１と８２のソースは、トランジスタ８５のドレインと接続され、トランジスタ８５のソースは、所定の電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ２＜ＶＤＤ１）に接続されている。
　トランジスタ８１のドレインは、カレントミラー回路を構成するトランジスタ８３及び８４のゲート及びトランジスタ８３のドレインと接続され、トランジスタ８２のドレインは、トランジスタ８４のドレイン及びトランジスタ８６のゲートと接続されている。トランジスタ８３、８４、及び８６のソースは、第１電源電圧ＶＤＤ１に接続されている。
　電圧変換回路６２は、例えば、ＮＭＯＳ型のトランジスタ９１である。トランジスタ９１のドレインは、差動入力回路６１のトランジスタ８６のドレインと接続され、トランジスタ９１のソースは、正帰還回路６３内の所定の接続点に接続され、トランジスタ９１のゲートは、バイアス電圧ＶＢＩＡＳに接続されている。
　差動入力回路６１を構成するトランジスタ８１～８６は、第１電源電圧ＶＤＤ１までの高電圧で動作する回路であり、正帰還回路６３は、第１電源電圧ＶＤＤ１よりも低い第２電源電圧ＶＤＤ２で動作する回路である。電圧変換回路６２は、差動入力回路６１から入力される出力信号ＨＶＯを、正帰還回路６３が動作可能な低電圧の信号（変換信号）ＬＶＩに変換して、正帰還回路６３に供給する。
　バイアス電圧ＶＢＩＡＳは、定電圧で動作する正帰還回路６３の各トランジスタ１０１～１０５を破壊しない電圧に変換する電圧であれば良い。例えば、バイアス電圧ＶＢＩＡＳは、正帰還回路６３の第２電源電圧ＶＤＤ２と同じ電圧（ＶＢＩＡＳ＝ＶＤＤ２）とすることができ、ＶＣＯを接続しても同様の電圧変換効果が得られる。
　正帰還回路６３は、差動入力回路６１からの出力信号ＨＶＯを第２電源電圧ＶＤＤ２に対応する信号に変換した変換信号ＬＶＩに基づいて、画素信号ＳＩＧが参照信号ＲＥＦよりも高いときに反転する比較結果信号を出力する。また、正帰還回路６３は、比較結果信号として出力する出力信号ＶＣＯが反転するときの遷移速度を高速化する。
　正帰還回路６３は、５つのトランジスタ１０１～１０７を有する。ここで、トランジスタ１０１、１０２、１０４、及び１０５は、ＰＭＯＳトランジスタであり、トランジスタ１０３、１０６、及び１０７は、ＮＭＯＳトランジスタである。
　電圧変換回路６２の出力端であるトランジスタ９１のソースは、トランジスタ１０２及び１０３のドレインと、トランジスタ１０４及び１０６のゲートに接続されている。トランジスタ１０１及び１０４のソースは、第２電源電圧ＶＤＤ２に接続され、トランジスタ１０１のドレインは、トランジスタ１０２のソースと接続され、トランジスタ１０２のゲートは、正帰還回路６３の出力端でもあるトランジスタ１０５及び１０７のドレインと接続されている。トランジスタ１０３、１０６、及び１０７のソースは、所定の電圧ＶＳＳに接続されている。トランジスタ１０１のゲートには初期化信号ＩＮＩ２が供給され、トランジスタ１０３のゲートには初期化信号ＩＮＩが供給される。
　トランジスタ１０５及び１０７のゲートには、FORCEVCO信号が入力される。FORCEVCO信号がハイレベルのときには、トランジスタ１０７がオンし、ＶＣＯ信号はローレベルになる。
　本実施形態による固体撮像装置１００を備えた半導体装置１は、２つのチップを積層して構成することができる。図４は画素チップ（第１基板）２とロジックチップ（第２基板）３を積層して固体撮像装置１００を構成する一例を示す図である。画素チップ２は光入射面側に配置され、画素チップ２の下側、すなわち光入射面とは反対の面側にロジックチップ３が配置される。画素チップ２とロジックチップ３は、例えばＣｕ－Ｃｕ接合により接合される。
　画素チップ２には、複数の画素２１が配列された画素アレイ部２２などが配置される。ロジックチップ３には、画素駆動回路２４、ＤＡＣ（D/A Converter）２５、時刻コード発生部２６、垂直駆動回路２７、出力部２８、及びタイミング生成回路２９などが配置される。例えば、図３の枠６０の範囲内の回路は画素チップ２に配置され、枠６０以外はロジックチップ３に配置される。
　画素チップ２内のトランジスタ８１のドレインと、ロジックチップ３内のトランジスタ８３のソース及びトランジスタ８４のゲートとは、例えばＣｕ－Ｃｕ接合（以下、第１Ｃｕ－Ｃｕ接合）にて電気的に接続されている。このＣｕ－Ｃｕ接合の領域を第１Ｃｕ－Ｃｕ接合領域４と呼ぶ。
　同様に、画素チップ２内のトランジスタ８２のドレインと、ロジックチップ３内のトランジスタ８４のソース及びトランジスタ８６のゲートとは、例えばＣｕ－Ｃｕ接合（以下、第２Ｃｕ－Ｃｕ接合）にて電気的に接続されている。このＣｕ－Ｃｕ接合の領域を第２Ｃｕ－Ｃｕ接合領域５と呼ぶ。
　トランジスタ８６のソース－ドレイン間には２つのキャパシタＣ１、Ｃ２が並列に接続されている。これら２つのキャパシタＣ１、Ｃ２は、ランダムノイズを抑制する作用を行う。本明細書では、これらの２つのキャパシタＣ１、Ｃ２を第１キャパシタＣ１及び第２キャパシタＣ２と呼ぶ。第１キャパシタＣ１はロジックチップ３に配置され、第２キャパシタＣ２は、画素チップ２とロジックチップ３のＣｕ－Ｃｕ接合面の近傍に配置される。
　図５Ａは画素チップ２とロジックチップ３の接合面付近の模式的な平面図、図５Ｂは図５ＡのＡ－Ａ線の断面図である。図５Ａ及び図５Ｂには、上述した第１Ｃｕ－Ｃｕ接合領域４、第２Ｃｕ－Ｃｕ接合領域５、及び第２キャパシタＣ２が図示されている。
　図５Ａに示すように、画素チップ２とロジックチップ３の接合面には、第１Ｃｕ－Ｃｕ接合領域４と第２Ｃｕ－Ｃｕ接合領域５以外にも、多数のＣｕ－Ｃｕ接合領域が設けられるが、接合面には、これらＣｕ－Ｃｕ接合領域が配置されていない空き領域がある。この空き領域に第２キャパシタＣ２が配置される。
　第２キャパシタＣ２は、図５Ｂに示すように、例えば、第１電極６、酸化層７、及び第２電極８を積層させた構造を有する。第１電極６は画素チップ２側に配置され、第２電極８はロジックチップ３側に配置される。酸化層７は、単層でもよいし、複数の酸化層７の積層体でもよい。
　第１電極６と第２電極８の間には、上述した酸化層７の他に、絶縁膜９が配置されていてもよい。絶縁膜９は、例えば、酸化物、窒化物、又は金属酸化物を含んでいる。絶縁膜９は、酸化層７よりも薄いことを想定している。
　酸化層７は、第１電極６の表面を酸化した第１酸化層７ａと、第２電極８の表面を酸化した第２酸化層７ｂとを含む積層体でもよい。第１酸化層７ａと第２酸化層７ｂの間に、上述した絶縁膜９が配置されていてもよい。絶縁膜９は、第１酸化層７ａ及び第２酸化層７ｂよりも薄いことを想定している。
　絶縁膜９は、第１絶縁膜９ａと第２絶縁膜９ｂを含む積層体でもよい。この場合、第１酸化層７ａと第２酸化層７ｂの間に、第１絶縁膜９ａと第２絶縁膜９ｂが配置される。第１絶縁膜９ａと第２絶縁膜９ｂはいずれも、第１酸化層７ａより薄く、かつ第２酸化層７ｂより薄い。第１絶縁膜９ａと第２絶縁膜９ｂは、酸化物、窒化物、又は金属酸化物を含んでいてもよい。
　図５Ｂに示すように、第２キャパシタＣ２は画素チップ２とロジックチップ３の接合面に沿って配置されており、接合面の近傍には、第１Ｃｕ－Ｃｕ接合領域４及び第２Ｃｕ－Ｃｕ接合領域５などの複数のＣｕ－Ｃｕ接合領域が配置されている。
　これらＣｕ－Ｃｕ接合領域４、５は、画素チップ２内の第１Ｃｕ層（第１導電層）１０ａと、ロジックチップ３内の第２Ｃｕ層（第２導電層）１０ｂを対向して配置させて直接接合した領域である。第２キャパシタＣ２を構成する第１電極６は、第１Ｃｕ層１０ａと同じ層高さに配置されており、第１Ｃｕ層１０ａを形成する製造工程にて第１電極６を形成できる。同様に、第２キャパシタＣ２を構成する第２電極８は、第２Ｃｕ層１０ｂと同じ層高さに配置されており、第２Ｃｕ層１０ｂを形成する製造工程にて第２電極８を形成できる。
　第２キャパシタＣ２を構成する第１電極６及び第２電極８と、Ｃｕ－Ｃｕ接合領域を構成する第１Ｃｕ層（第１導電層）１０ａ及び第２Ｃｕ層（第２導電層）１０ｂは、同一の金属材料を含んでいてもよい。あるいは、第１電極６及び第２電極８の金属材料（第１金属材料）と、第１Ｃｕ層（第１導電層）１０ａ及び第２Ｃｕ層（第２導電層）１０ｂの金属材料（第２金属材料）とは異なっていてもよい。この場合、後述するように、第１金属材料は、第２金属材料よりも熱拡散を生じにくい材料であることが望ましい。
　（第２キャパシタＣ２の製造工程）
　図６Ａ～図１０Ｂは第２キャパシタＣ２の製造工程を説明する工程断面図である。図６Ａ～図１０Ｂでは、画素チップ２及びロジックチップ３の配線層の一部の断面構造を図示している。
　まず、図６Ａに示すように、画素チップ２の配線層に、第１電極６と第１Ｃｕ層１０ａが形成される。次に、図６Ｂに示すように、第１電極６を除いて、第１Ｃｕ層１０ａの上面がレジスト１１で覆われる。なお、第１Ｃｕ層１０ａの上面は、ロジックチップ３に対向して配置される面である。第１Ｃｕ層１０ａの上面をレジスト１１で覆うのは、第１Ｃｕ層１０ａの表面が酸化されないようにするためである。
　次に、図６Ｃに示すように、第１電極６の上面に対して酸化処理を施す。これにより、第１電極６の上面に第１酸化層７ａが形成される。第１酸化層７ａは第１電極６の酸化物であり、例えば１～１０ｎｍの範囲内の厚さを有する。このように、第１電極６の上面部分だけが第１酸化層７ａになる。
　次に、図７Ａに示すように、エッチング等により、レジスト１１が除去される。この状態では、画素チップ２の上面が必ずしも平坦ではないため、図７Ｂに示すように、画素チップ２の上面の全域を薄い第１絶縁膜９ａで覆う。第１絶縁膜９ａの成膜方法としては、例えば、ＡＬＤ（Atomic Layer Deposition）法などが用いられる。この第１絶縁膜９ａは、第１酸化層７ａよりも薄い膜である。具体的には、第１絶縁膜９ａは、０．１～１ｎｍの範囲内の厚さを有する。
　画素チップ２の上面を第１絶縁膜９ａで覆うことにより、画素チップ２の上面を平坦化することができる。後述するように、画素チップ２の上面は、ロジックチップ３の上面と対向して配置されて、Ｃｕ－Ｃｕ接合により接合されるが、両チップの上面を予め平坦化しておくことで、Ｃｕ－Ｃｕ接合時に接合面にボイドが発生しなくなり、導通性能を向上できる。
　図６及び図７の工程に前後して、ロジックチップ３の配線層の加工が行われる。具体的には、図８Ａに示すように、ロジックチップ３の配線層に、第２電極８と第２Ｃｕ層１０ｂが形成される。次に、図８Ｂに示すように、第２電極８を除いて、第２Ｃｕ層１０ｂの上面がレジスト１１で覆われる。次に、図８Ｃに示すように、第２電極８の上面に対して酸化処理を施して、第２電極８の酸化物である第２酸化層７ｂが形成される。第２酸化層７ｂの厚さは、第１酸化層７ａと同程度である。次に、図９Ａに示すようにレジスト１１が除去される。次に、図９Ｂに示すように、ロジックチップ３の上面の全域が薄い第２絶縁膜９ｂで覆われる。第２絶縁膜９ｂの膜厚は、第１絶縁膜９ａの膜厚と同程度である。
　以上の工程により、画素チップ２の配線層の加工と、ロジックチップ３の配線層の加工が完了し、次に両チップの接合工程が行われる。
　具体的には、図１０Ａに示すように、画素チップ２とロジックチップ３の上面同士を対向させて接触させる。これにより、画素チップ２の第１絶縁膜９ａとロジックチップ３の第２絶縁膜９ｂとが接触され、この状態で、熱処理が行われる。熱処理を行うことで、図１０Ｂに示すように、第１Ｃｕ層１０ａと第２Ｃｕ層１０ｂはその間の薄い第１絶縁膜９ａ及び第２絶縁膜９ｂを破って互いに拡散し、電気的な導通が確保される。
　一方、第１電極６と第２電極８の間には、第１絶縁膜９ａ及び第２絶縁膜９ｂよりも厚い第１酸化層７ａ及び第２酸化層７ｂが配置されているため、第１電極６と第２電極８の金属材料が第１酸化層７ａと第２酸化層７ｂを突き破ることはなく、第１電極６と第２電極８の間に酸化層７が残存する。
　以上により、画素チップ２とロジックチップ３の接合面に沿って、第１Ｃｕ－Ｃｕ接合領域４及び第２Ｃｕ－Ｃｕ接合領域５を含む複数のＣｕ－Ｃｕ接合領域と、第２キャパシタＣ２とが形成される。
　画素チップ２とロジックチップ３の上面を平坦化するための第１絶縁膜９ａ及び第２絶縁膜９ｂは、ＡＬＤ法などで形成される酸化膜以外に、窒化膜でもよいし、Ｈｉｇｈ－ｋ材料からなる金属酸化膜でもよい。図７Ｂと図９Ｂでは、画素チップ２側とロジックチップ３側の双方に第１絶縁膜９ａと第２絶縁膜９ｂを形成しているが、いずれか一方を省略してもよい。
　（第１変形例）
　図６Ａ～図１０Ｂに示した半導体装置１の製造工程では、第１電極６及び第２電極８の上に第１酸化層７ａ及び第２酸化層７ｂを形成してレジスト１１を除去した後に、画素チップ２及びロジックチップ３の上面にそれぞれ第１絶縁膜９ａ及び第２絶縁膜９ｂを形成しているが、レジスト１１を除去した段階で、画素チップ２及びロジックチップ３の上面が平坦である場合には、第１絶縁膜９ａ及び第２絶縁膜９ｂの形成工程を省略してもよい。
　図１１は第１絶縁膜９ａ及び第２絶縁膜９ｂの形成工程を省略した第１変形例による半導体装置１の最終的な断面構造を示す断面図である。図１０Ｂと比べて、図１１では第１絶縁膜９ａ及び第２絶縁膜９ｂからなる絶縁膜９が省略されている。第１絶縁膜９ａ及び第２絶縁膜９ｂを形成せずに画素チップ２とロジックチップ３を接触させて熱処理を行う場合、画素チップ２とロジックチップ３の各上面が平坦でないと、両チップを接触させたときにボイドが発生し、電気的導通が不完全になるおそれがある。よって、図１１のように、第１絶縁膜９ａ及び第２絶縁膜９ｂの製造工程を省略した場合には、ＣＭＰ（Chemical Mechanical Polishing）などの何らかの平坦化工程を行った後に両チップを接合してもよい。
　（第２変形例）
　図６Ａ～図１０Ｂに示した半導体装置１の製造工程では、画素チップ２の配線層内の第１電極６の上面に第１酸化層７ａを形成し、かつロジックチップ３の配線層内の第２電極８の上面に第２酸化層７ｂを形成しているが、第１酸化層７ａと第２酸化層７ｂのいずれか一方だけを形成し、他方を省略してもよい。
　図１２は画素チップ２側の第１酸化層７ａの形成工程を省略した第２変形例による半導体装置１の断面図である。図１２の場合、ロジックチップ３の配線層内の第２電極８の上面に第２酸化層７ｂが形成され、さらにその上に第２絶縁膜９ｂが形成される。一方、画素チップ２の配線装置内の第１電極６は露出したままで、ロジックチップ３と接合される。これにより、第１電極６と第２電極８の間には、第２酸化層７ｂと第２絶縁膜９ｂが配置され、第１酸化層７ａと第１絶縁膜９ａは省略される。これにより、第２キャパシタＣ２の容量は、第１酸化層７ａと第１絶縁膜９ａを設ける場合よりも大きくなる。
　図１３はロジックチップ３側の第２酸化層７ｂの形成工程を省略した第２変形例による半導体装置１の断面図である。図１３の場合、画素チップ２の配線層内の第１電極６の上面に第１酸化層７ａが形成され、さらにその上に第１絶縁膜９ａが形成される。一方、ロジックチップ３の配線装置内の第２電極８は露出したままで、画素チップ２と接合される。これにより、第１電極６と第２電極８の間には、第１酸化層７ａと第１絶縁膜９ａが配置され、第２酸化層７ｂと第２絶縁膜９ｂは省略される。これにより、第２キャパシタＣ２の容量は、第２酸化層７ｂと第２絶縁膜９ｂを設ける場合よりも大きくなる。
　（第３変形例）
　第２キャパシタＣ２を構成する第１電極６層及び第２電極８層の金属材料は、必ずしもＣｕである必要はない。Ｃｕは熱処理を行ったときに熱拡散を起こしやすい。このため、Ｃｕ－Ｃｕ接合領域に絶縁膜９が配置されていても、Ｃｕは絶縁膜９を破って拡散し、導電性が確保される。これに対して、第２キャパシタＣ２を構成する第１電極６層と第２電極８層は、その間に酸化層７を維持する必要がある。そこで、第１電極６層と第２電極８層の材料は、Ｃｕよりも熱拡散しにくい材料が望ましい。
　図１４は第３変形例による半導体装置１の断面図である。図１４では、第１Ｃｕ－Ｃｕ接合領域４及び第２Ｃｕ－Ｃｕ接合領域５などのＣｕ－Ｃｕ接合領域の金属材料である銅とは別の金属材料で、第２キャパシタＣ２の第１電極６及び第２電極８を形成する例を示している。第１電極６及び第２電極８の金属材料としては、熱拡散を起こしにくい金属（例えば、アルミニウムなど）が選択される。これにより、画素チップ２とロジックチップ３の表面を平坦化するために第１絶縁膜９ａと第２絶縁膜９ｂを形成した後に熱拡散処理を行っても、第１電極６及び第２電極８の金属材料が熱拡散しなくなり、第２キャパシタＣ２の容量の変動を抑制できる。
　なお、第１電極６及び第２電極８の材料を銅以外にするには、図６Ａ及び図８Ａの工程の前に、まずはＣｕ－Ｃｕ接合領域にＣｕ層を形成した後、Ｃｕ層をレジスト１１で覆って、第１電極６及び第２電極８の形成箇所にＡｌ層などを形成し、その後にレジスト１１を除去し、図６Ｂ及び図８Ｂ以降の製造工程を行えばよい。
　上述した実施形態では、固体撮像装置１００を備えた半導体装置１を画素チップ２とロジックチップ３で構成し、これらチップをＣｕ－ｃｕ接合にて接合するとともに、これらチップの接合面に沿ってキャパシタ（第２キャパシタＣ２）を形成する例を説明したが、本実施形態による半導体装置１は、固体撮像装置１００以外の機能を備えていてもよい。すなわち、本実施形態による半導体装置１は、第１電極６を有する第１基板と、第１電極６に対向して配置される第２電極８を有する第２基板と、第１電極６及び第２電極８の間に配置される酸化層７とを備えていればよい。この場合、酸化層７は、第１電極６又は第２電極８の酸化層である。よって、本開示の半導体装置１では、固体撮像装置１００を必ずしも備えている必要はない。
　このように、本実施形態では、画素チップ２等の第１基板と、ロジックチップ３等の第２基板の接合面に沿って設けられるＣｕ－Ｃｕ接合領域の空き領域に、Ｃｕ－Ｃｕ接合領域の形成工程を利用して、キャパシタ（第２キャパシタＣ２）を形成する。これにより、実装面積を広げることなく、また、製造工程を追加することなく、所望の容量のキャパシタを形成できる。
　本実施形態による固体撮像装置１００は、種々の電子機器２０１に内蔵することができる。図１５は電子機器２０１の概略構成を示すブロック図である。図１５の電子機器２０１は、例えば、デジタルスチルカメラ又はデジタルビデオカメラなどの撮像装置、撮像機能を備えたスマートフォン、携帯電話、タブレット、又はＰＣ（Personal Computer）などである。
　図１５の電子機器２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、及びメモリ２０８を備えており、静止画像及び動画像の少なくとも一方を撮像可能である。
　光学系２０２は、１枚又は複数枚のレンズを有し、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に撮像させる。
　シャッタ装置２０３は、光学系２０２及び固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間及び遮光期間を制御する。
　固体撮像素子２０４は、上述した本実施形態による固体撮像装置１００と同様の機能を有する。固体撮像素子２０４は、光学系２０２及びシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路２０５は、固体撮像素子２０４の転送動作及びシャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４及びシャッタ装置２０３を駆動する。
　信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
　このように構成されている電子機器２０１においても、固体撮像素子２０４を第１基板に配置するとともに、信号処理回路２０６を第２基板に配置し、第２基板の接合面に沿って設けられるＣｕ－Ｃｕ接合領域の空き領域に、Ｃｕ－Ｃｕ接合領域の形成工程を利用して、キャパシタ（第２キャパシタＣ２）を形成することで、実装面積を広げることなく、また、製造工程を追加することなく、所望の容量のキャパシタを形成できる。
　＜＜応用例＞＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１６では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図１７は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１７には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図１６に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）
（Global　System　of　Mobile　communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　なお、図１６に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　なお、図１～図４等を用いて説明した本実施形態に係る半導体装置１の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。
　以上説明した車両制御システム７０００において、図１～図３等を用いて説明した本実施形態に係る半導体装置１は、図１６に示した応用例の撮像部７４１０及び統合制御ユニット７６００に適用することができる。例えば、半導体装置１の処理動作は、統合制御ユニット７６００のマイクロコンピュータ７６１０、記憶部７６９０、車載ネットワークＩ／Ｆ７６８０が行うことができる。
　また、図１～図４等を用いて説明した半導体装置１の少なくとも一部の構成要素は、図１６に示した統合制御ユニット７６００のためのモジュール（例えば、一つのダイで構成される集積回路モジュール）において実現されてもよい。あるいは、図１～図４等を用いて説明した半導体装置１が、図１６に示した車両制御システム７０００の複数の制御ユニットによって実現されてもよい。
　なお、本技術は以下のような構成を取ることができる。
　（１）第１電極を有する第１基板と、
　前記第１電極に対向して配置される第２電極を有する第２基板と、
　前記第１電極及び前記第２電極の間に配置され、前記第１電極又は前記第２電極の少なくとも一方の酸化層と、を備える、半導体装置。
　（２）前記第１電極、前記酸化層、及び前記第２電極を含んでキャパシタが構成される、（１）に記載の半導体装置。
　（３）前記第１電極及び前記酸化層の間、又は、前記第２電極及び前記酸化層の間の少なくとも一方に配置され、前記酸化層よりも薄い絶縁膜を備える、（１）又は（２）に記載の半導体装置。
　（４）前記絶縁膜は、酸化物、窒化物、又は金属酸化物を含む、（３）に記載の半導体装置。
　（５）前記酸化層は、
　前記第１電極の表面を酸化した第１酸化層と、
　前記第２電極の表面を酸化した第２酸化層と、を有し、
　前記キャパシタは、前記第１電極、前記第１酸化層、前記第２酸化層、及び前記第２電極を含んで構成される、（２）に記載の半導体装置。
　（６）前記第１酸化層及び前記第２酸化層の間に積層される第１絶縁膜及び第２絶縁膜を備え、
　前記第１絶縁膜及び前記第２絶縁膜は、前記第１酸化層及び前記第２酸化層よりも薄い、（５）に記載の半導体装置。
　（７）前記第１絶縁膜及び前記第２絶縁膜は、酸化物、窒化物、又は金属酸化物を含む、（６）に記載の半導体装置。
　（８）前記第１電極と同じ層高さに、前記第１電極と離隔して配置される第１導電層と、
　前記第２電極と同じ高さに、前記第２電極と離隔して配置される第２導電層と、を備え、
　前記第１導電層及び前記第２導電層は、対向して配置されて互いに接合される、（１）乃至（７）のいずれか一項に記載の半導体装置。
　（９）前記第１電極、前記第２電極、前記第１導電層、及び前記第２導電層は、同一の金属材料を含む、（８）に記載の半導体装置。
　（１０）前記第１電極及び前記第２電極は、第１金属材料を含み、
　前記第１導電層及び前記第２導電層は、前記第１金属材料とは異なる第２金属材料を含む、（８）に記載の半導体装置。
　（１１）前記第１金属材料は、前記第２金属材料よりも、熱拡散を生じにくい材料である、（１０）に記載の半導体装置。
　（１２）前記酸化層は、１ｎｍ以上で、かつ１０ｎｍ以下の厚さである、（１）乃至（１１）のいずれか一項に記載の半導体装置。
　（１３）前記絶縁膜は、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さである、（３）又は（４）に記載の半導体装置。
　（１４）前記第１絶縁膜及び前記第２絶縁膜のそれぞれは、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さである、（６）又は（７）に記載の半導体装置。
　（１５）前記第１基板は、光電変換を行う複数の画素を有し、
　前記第２基板は、前記複数の画素で光電変換された画素信号の信号処理を行う信号処理回路を有し、
　前記画素は、
　光電変換素子と、
　前記光電変換素子で光電変換された電気信号を参照信号と比較して、比較結果を示す信号を出力するアナログ－デジタル変換器と、
　前記キャパシタと、を有する、
　（２）に記載の半導体装置。
　（１６）前記キャパシタは、前記第１基板と前記第２基板の接合面における、対応する画素の領域内に配置される、（１５）に記載の半導体装置。
　（１７）第１基板上に第１導電層及び第１電極を形成する工程と、
　第２基板上に第２導電層及び第２電極を形成する工程と、
　前記第１電極又は前記第２電極の少なくとも一方の表面を酸化させて、酸化層を形成する工程と、
　前記第１導電層及び前記第２導電層を対向配置させて互いに接触させて接合させるとともに、前記第１電極及び前記第２電極を対向配置させて、前記第１電極、前記酸化層、及び前記第２電極を含むキャパシタを形成する工程と、を備える、半導体装置の製造方法。
　（１８）前記酸化層が形成された前記第１基板又は前記第２基板の少なくとも一方の表面に、前記酸化層よりも薄い絶縁膜を形成する工程と、を備える、（１７）に記載の半導体装置の製造方法。
　（１９）前記酸化層を形成する工程は、
　前記第１電極の表面を酸化させて第１酸化層を形成する工程と、
　前記第２電極の表面を酸化させて第２酸化層を形成する工程と、を含み、
　前記絶縁膜を形成する工程は、
　前記第１酸化層の表面に、前記第１酸化層よりも薄い第１絶縁膜を形成する工程と、
　前記第２酸化層の表面に、前記第２酸化層よりも薄い第２絶縁膜を形成する工程と、を含み、
　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層を対向配置させるとともに、前記第１電極及び前記第２電極を対向配置させた状態で、前記第１絶縁膜及び前記第２絶縁膜を接触させて熱処理を行うことにより、前記第１導電層及び前記第２導電層を接触させるとともに、前記第１電極及び前記第２電極の間に前記第１酸化層及び前記第２酸化層を配置させる、（１８）に記載の半導体装置の製造方法。
　（２０）前記第１導電層及び前記第１電極は、互いに異なる金属材料を含み、
　前記第２導電層及び前記第２電極は、互いに異なる金属材料を含み、
　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層の金属材料同士が接触するように熱処理を行い、かつ前記第１電極及び前記第２電極の金属材料同士が接触しないように熱処理を行う、（１９）に記載の半導体装置の製造方法。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
１　半導体装置、２　画素チップ、３　ロジックチップ、４　第１Ｃｕ－Ｃｕ接合領域、５　第２Ｃｕ－Ｃｕ接合領域、６　第１電極、７　酸化層、７ａ　第１酸化層、７ｂ　第２酸化層、８　第２電極、９　絶縁膜、９ａ　第１絶縁膜、９ｂ　第２絶縁膜、１０ａ　第１Ｃｕ層（第１導電層）、１０ｂ　第２Ｃｕ層（第２導電層）、１１　レジスト、２０　半導体基板、２１　画素、２２　画素アレイ部、２３　時刻コード転送部、２４　画素駆動回路、２６　時刻コード発生部、２７　垂直駆動回路、２８　出力部、２９　タイミング生成回路、４１　画素回路、５１　比較回路、５２　データ記憶部、６１　差動入力回路、６２　電圧変換回路、６３　正帰還回路、７１　ラッチ制御回路、７２　ラッチ記憶部、１００　固体撮像装置

Claims (20)

  1. 　第１電極を有する第１基板と、
    　前記第１電極に対向して配置される第２電極を有する第２基板と、
    　前記第１電極及び前記第２電極の間に配置され、前記第１電極又は前記第２電極の少なくとも一方の酸化層と、を備える、半導体装置。
  2. 　前記第１電極、前記酸化層、及び前記第２電極を含んでキャパシタが構成される、請求項１に記載の半導体装置。
  3. 　前記第１電極及び前記酸化層の間、又は、前記第２電極及び前記酸化層の間の少なくとも一方に配置され、前記酸化層よりも薄い絶縁膜を備える、請求項１に記載の半導体装置。
  4. 　前記絶縁膜は、酸化物、窒化物、又は金属酸化物を含む、請求項３に記載の半導体装置。
  5. 　前記酸化層は、
    　前記第１電極の表面を酸化した第１酸化層と、
    　前記第２電極の表面を酸化した第２酸化層と、を有し、
    　前記キャパシタは、前記第１電極、前記第１酸化層、前記第２酸化層、及び前記第２電極を含んで構成される、請求項２に記載の半導体装置。
  6. 　前記第１酸化層及び前記第２酸化層の間に積層される第１絶縁膜及び第２絶縁膜を備え、
    　前記第１絶縁膜及び前記第２絶縁膜は、前記第１酸化層及び前記第２酸化層よりも薄い、請求項５に記載の半導体装置。
  7. 　前記第１絶縁膜及び前記第２絶縁膜は、酸化物、窒化物、又は金属酸化物を含む、請求項６に記載の半導体装置。
  8. 　前記第１電極と同じ層高さに、前記第１電極と離隔して配置される第１導電層と、
    　前記第２電極と同じ高さに、前記第２電極と離隔して配置される第２導電層と、を備え、
    　前記第１導電層及び前記第２導電層は、対向して配置されて互いに接合される、請求項１に記載の半導体装置。
  9. 　前記第１電極、前記第２電極、前記第１導電層、及び前記第２導電層は、同一の金属材料を含む、請求項８に記載の半導体装置。
  10. 　前記第１電極及び前記第２電極は、第１金属材料を含み、
    　前記第１導電層及び前記第２導電層は、前記第１金属材料とは異なる第２金属材料を含む、請求項８に記載の半導体装置。
  11. 　前記第１金属材料は、前記第２金属材料よりも、熱拡散を生じにくい材料である、請求項１０に記載の半導体装置。
  12. 　前記酸化層は、１ｎｍ以上で、かつ１０ｎｍ以下の厚さである、請求項１に記載の半導体装置。
  13. 　前記絶縁膜は、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さである、請求項３に記載の半導体装置。
  14. 　前記第１絶縁膜及び前記第２絶縁膜のそれぞれは、０．１ｎｍ以上で、かつ１ｎｍ以下の厚さである、請求項６に記載の半導体装置。
  15. 　前記第１基板は、光電変換を行う複数の画素を有し、
    　前記第２基板は、前記複数の画素で光電変換された画素信号の信号処理を行う信号処理回路を有し、
    　前記画素は、
    　光電変換素子と、
    　前記光電変換素子で光電変換された電気信号を参照信号と比較して、比較結果を示す信号を出力するアナログ－デジタル変換器と、
    　前記キャパシタと、を有する、
    　請求項２に記載の半導体装置。
  16. 　前記キャパシタは、前記第１基板と前記第２基板の接合面における、対応する画素の領域内に配置される、請求項１５に記載の半導体装置。
  17. 　第１基板上に第１導電層及び第１電極を形成する工程と、
    　第２基板上に第２導電層及び第２電極を形成する工程と、
    　前記第１電極又は前記第２電極の少なくとも一方の表面を酸化させて、酸化層を形成する工程と、
    　前記第１導電層及び前記第２導電層を対向配置させて互いに接触させて接合させるとともに、前記第１電極及び前記第２電極を対向配置させて、前記第１電極、前記酸化層、及び前記第２電極を含むキャパシタを形成する工程と、を備える、半導体装置の製造方法。
  18. 　前記酸化層が形成された前記第１基板又は前記第２基板の少なくとも一方の表面に、前記酸化層よりも薄い絶縁膜を形成する工程と、を備える、請求項１７に記載の半導体装置の製造方法。
  19. 　前記酸化層を形成する工程は、
    　前記第１電極の表面を酸化させて第１酸化層を形成する工程と、
    　前記第２電極の表面を酸化させて第２酸化層を形成する工程と、を含み、
    　前記絶縁膜を形成する工程は、
    　前記第１酸化層の表面に、前記第１酸化層よりも薄い第１絶縁膜を形成する工程と、
    　前記第２酸化層の表面に、前記第２酸化層よりも薄い第２絶縁膜を形成する工程と、を含み、
    　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層を対向配置させるとともに、前記第１電極及び前記第２電極を対向配置させた状態で、前記第１絶縁膜及び前記第２絶縁膜を接触させて熱処理を行うことにより、前記第１導電層及び前記第２導電層を接触させるとともに、前記第１電極及び前記第２電極の間に前記第１酸化層及び前記第２酸化層を配置させる、請求項１８に記載の半導体装置の製造方法。
  20. 　前記第１導電層及び前記第１電極は、互いに異なる金属材料を含み、
    　前記第２導電層及び前記第２電極は、互いに異なる金属材料を含み、
    　前記キャパシタを形成する工程は、前記第１導電層及び前記第２導電層の金属材料同士が接触するように熱処理を行い、かつ前記第１電極及び前記第２電極の金属材料同士が接触しないように熱処理を行う、請求項１９に記載の半導体装置の製造方法。
PCT/JP2023/025222 2022-07-26 2023-07-07 半導体装置及びその製造方法 WO2024024450A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-119071 2022-07-26
JP2022119071 2022-07-26

Publications (1)

Publication Number Publication Date
WO2024024450A1 true WO2024024450A1 (ja) 2024-02-01

Family

ID=89706186

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/025222 WO2024024450A1 (ja) 2022-07-26 2023-07-07 半導体装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2024024450A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080838A (ja) * 2011-10-04 2013-05-02 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2014187166A (ja) * 2013-03-22 2014-10-02 Sony Corp 半導体装置、および製造方法
US20160020235A1 (en) * 2014-07-16 2016-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
US20180342544A1 (en) * 2014-09-30 2018-11-29 Apple Inc. Image Sensor with a Cross-Wafer Capacitator
US20190123088A1 (en) * 2017-10-24 2019-04-25 Samsung Electronics Co., Ltd. Stacked cmos image sensor
WO2020235234A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022075190A1 (ja) * 2020-10-08 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080838A (ja) * 2011-10-04 2013-05-02 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2014187166A (ja) * 2013-03-22 2014-10-02 Sony Corp 半導体装置、および製造方法
US20160020235A1 (en) * 2014-07-16 2016-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
US20180342544A1 (en) * 2014-09-30 2018-11-29 Apple Inc. Image Sensor with a Cross-Wafer Capacitator
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
US20190123088A1 (en) * 2017-10-24 2019-04-25 Samsung Electronics Co., Ltd. Stacked cmos image sensor
WO2020235234A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022075190A1 (ja) * 2020-10-08 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
US11895398B2 (en) Imaging device and imaging system
US20230047180A1 (en) Imaging device and imaging method
WO2020195822A1 (ja) 撮像システム
TW202147825A (zh) 攝像裝置及攝像方法
JP2018073967A (ja) 半導体装置、固体撮像装置、及び、製造方法
US20210127081A1 (en) Image sensor, imaging device, and electronic device
WO2022124086A1 (ja) 固体撮像素子及び電子機器
WO2024024450A1 (ja) 半導体装置及びその製造方法
WO2021153428A1 (ja) 撮像装置、電子機器及び撮像方法
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
WO2024048292A1 (ja) 光検出素子、撮像装置、及び車両制御システム
WO2024057471A1 (ja) 光電変換素子、固体撮像素子、測距システム
WO2023203811A1 (ja) 光検出装置
WO2024038828A1 (ja) 光検出装置
WO2024075492A1 (ja) 固体撮像装置及び比較装置
WO2023229018A1 (ja) 光検出装置
WO2022186040A1 (ja) 撮像装置、その駆動方法、および電子機器
WO2022102471A1 (ja) 撮像素子および撮像装置
US20240080587A1 (en) Solid-state imaging device and electronic instrument
WO2023234101A1 (ja) 固体撮像装置
WO2022270110A1 (ja) 撮像装置および電子機器
WO2022102549A1 (ja) 固体撮像装置
WO2023181663A1 (ja) 比較器、増幅器及び固体撮像装置
WO2022065032A1 (ja) 撮像装置及び撮像方法
WO2022065034A1 (ja) 撮像装置及び撮像方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23846182

Country of ref document: EP

Kind code of ref document: A1