JP2018073851A - 半導体装置、製造方法、及び、固体撮像装置 - Google Patents

半導体装置、製造方法、及び、固体撮像装置 Download PDF

Info

Publication number
JP2018073851A
JP2018073851A JP2016207539A JP2016207539A JP2018073851A JP 2018073851 A JP2018073851 A JP 2018073851A JP 2016207539 A JP2016207539 A JP 2016207539A JP 2016207539 A JP2016207539 A JP 2016207539A JP 2018073851 A JP2018073851 A JP 2018073851A
Authority
JP
Japan
Prior art keywords
substrate
metal
electrode
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016207539A
Other languages
English (en)
Inventor
瑛子 平田
Eiko Hirata
瑛子 平田
忠之 木村
Tadayuki Kimura
忠之 木村
康史 三好
Yasushi Miyoshi
康史 三好
克規 平松
Katsunori Hiramatsu
克規 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2016207539A priority Critical patent/JP2018073851A/ja
Priority to CN201780063625.4A priority patent/CN110073475B/zh
Priority to PCT/JP2017/036649 priority patent/WO2018079243A1/ja
Priority to US16/337,120 priority patent/US11018110B2/en
Publication of JP2018073851A publication Critical patent/JP2018073851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • H01L2224/02126Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/031Manufacture and pre-treatment of the bonding area preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03616Chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05547Structure comprising a core and a coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05551Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805Shape
    • H01L2224/08057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805Shape
    • H01L2224/0807Shape of bonding interfaces, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/08111Disposition the bonding area being disposed in a recess of the surface of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/8003Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80035Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by heating means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80357Bonding interfaces of the bonding area being flush with the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909Post-treatment of the bonding area
    • H01L2224/8093Reshaping
    • H01L2224/80935Reshaping by heating means, e.g. reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909Post-treatment of the bonding area
    • H01L2224/80948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Abstract

【課題】2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにする。【解決手段】金属で形成された第1の電極を有する第1の基板と、第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、第1の電極が形成される溝の側面と、第1の電極と金属接合される第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている半導体装置が提供される。本技術は、例えば、CMOSイメージセンサ等の固体撮像装置に適用することができる。【選択図】図3

Description

本技術は、半導体装置、製造方法、及び、固体撮像装置に関し、特に、2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにした半導体装置、製造方法、及び、固体撮像装置に関する。
従来、2次元構造の半導体装置の高集化は、微細プロセスの導入と実装密度の向上によって実現されてきたが、これらによる2次元構造の高集化には、物理的な限界がある。そこで、さらなる半導体装置の小型化及び画素の高密度化を実現するため、3次元構造の半導体装置が開発されている。
また、特許文献1には、表面に形成された凹部内に、銅(Cu)を、隙間なく埋め込むためのCu層形成方法が開示されている。
特開2014−86537号公報
ところで、3次元構造の半導体装置において、2枚の基板を貼り合わせて構成する際に、接合後の熱処理によって、ポンピング現象(Cuポンピング)が発生すると、膨張した銅(Cu)の応力により、接合強度が低下して、接合が不十分となり、電気的な接続不良や剥がれが発生する恐れがある。
本技術はこのような状況に鑑みてなされたものであり、2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにするものである。
本技術の第1の側面の半導体装置は、金属で形成された第1の電極を有する第1の基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、前記第1の電極が形成される溝の側面と、前記第1の電極と金属接合される前記第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている半導体装置である。
本技術の第1の側面の固体撮像装置は、上述した本技術の第1の側面の半導体装置に対応する固体撮像装置である。
本技術の第1の側面の製造方法は、金属で形成された電極が形成される溝の側面の一部に、側面あれを形成し、前記溝に、その一部が側面あれとなる前記溝の形状に応じた金属シードを形成し、前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記側面あれに応じた前記金属シードにより金属めっきが不十分となることで形成される空間に、膨張した前記金属が入り込む半導体装置の製造方法である。
本技術の第1の側面の製造方法は、金属で形成された電極が形成される溝の側面の一部に、鋭角な凹凸の形状を形成し、前記溝に、前記溝の形状に応じた金属シードを形成し、前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記凹凸の形状に応じた前記金属シードにより金属めっきが不十分になることで形成される空間に、膨張した前記金属が入り込む半導体装置の製造方法である。
本技術の第2の側面の半導体装置は、金属で形成された第1の電極を有する第1の基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面の金属の表面の一部に、凹みが形成されている半導体装置である。
本技術の第2の側面の固体撮像装置は、上述した本技術の第2の側面の半導体装置に対応する固体撮像装置である。
本技術の第2の側面の製造方法は、金属で形成された電極と、前記電極の外周部に密集した金属のパターンである密集パターンとが形成された積層膜の上面を、CMPにより平坦化し、前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、前記第1の基板と前記第2の基板の熱処理に際し、前記CMPによる平坦化時にエロージョンが発生することで形成される凹みによる空間に、膨張した前記金属が入り込む半導体装置の製造方法である。
本技術の第3の側面の半導体装置は、金属で形成された第1の電極を有する第1の基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、前記第1の電極及び前記第2の電極の表面積が拡大するように、電極の形状が変形されている半導体装置である。
本技術の第3の側面の固体撮像装置は、上述した本技術の第3の側面の半導体装置に対応する固体撮像装置である。
本技術の第3の側面の製造方法は、金属で形成された電極を積層膜に形成する際に、前記電極の表面積を拡大するようにその形状を変形し、前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、前記第1の基板と前記第2の基板の熱処理に際し、前記電極の表面積が拡大されることで、電極周辺部及び電極接合部にかかる応力を緩和する半導体装置の製造方法である。
本技術の第4の側面の半導体装置は、金属で形成された第1の電極を有する第1の基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、前記第1の電極が形成される溝の側面又は底面の一部と、前記第2の電極が形成される溝の側面又は底面の一部は、接合時に前記金属の存在しない空間を形成するための形状を有する半導体装置である。
本技術の第4の側面の固体撮像装置は、上述した本技術の第4の側面の半導体装置に対応する固体撮像装置である。
本技術の第4の側面の製造方法は、電極を形成するための金属を、積層膜に形成された溝に埋め込む際に、前記溝の側面又は底面の一部に、前記金属の存在しない空間を形成し、前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、前記第1の基板と前記第2の基板の熱処理に際し、前記空間に、膨張した前記金属が入り込む半導体装置の製造方法である。
本技術の第1の側面乃至第4の側面によれば、2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の一実施の形態の構成を示す図である。 2枚の基板を貼り合わせる際に、ポンピング現象が発生するときの接合部の様子を表した断面図である。 第1の実施の形態の固体撮像装置の構造を示す要部断面図である。 第1の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第1の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第1の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 第1の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 基板の貼合せ面の上部形状の例を示す図である。 第2の実施の形態の固体撮像装置の構造を示す要部断面図である。 第2の実施の形態の固体撮像装置の製造工程の流れを説明する図である。 貼合せ面のCuパッドの構成例を示す上面図である。 貼合せ面のCuパッドの構成例を示す上面図である。 第3の実施の形態の固体撮像装置の構造を示す要部断面図である。 第3の実施の形態の固体撮像装置の接合時と熱処理時の構造を示す図である。 従来の固体撮像装置の接合時と熱処理時の構造を示す図である。 電極の表面積を広げるためのHH’断面上の形状の例を示す図である。 低熱膨張材を用いる場合のHH’断面上の形状の例を示す図である。 第3の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第3の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第3の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第3の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第4の製造工程の流れを説明する図である。 第3の実施の形態の固体撮像装置の第4の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第1の構造を示す要部断面図である。 第4の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第1の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第2の構造を示す要部断面図である。 第4の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第2の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第3の構造を示す要部断面図である。 第4の実施の形態の固体撮像装置の第3の製造工程の流れを説明する図である。 第4の実施の形態の固体撮像装置の第3の製造工程の流れを説明する図である。 本技術を適用した固体撮像装置を用いた電子機器の構成例を示す図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
1.固体撮像装置の概略構成例
2.第1の実施の形態:金属めっきを不十分にしてボイドを形成した構造
3.第2の実施の形態:金属表面の一部の凹凸により空間を形成した構造
4.第3の実施の形態:電極の表面積を拡大させた構造
5.第4の実施の形態:金属の側面や配線パターンの底部に空間を形成した構造
6.電子機器の構成例
7.応用例
<1.固体撮像装置の概略構成例>
(固体撮像装置の構成例)
図1は、本技術を適用した固体撮像装置の一実施の形態の構成を示す図である。
図1において、固体撮像装置1は、センサ基板としての第1基板11と、この第1基板11に対して積層された状態で貼り合わされた回路基板としての第2基板21とからなる3次元構造の半導体装置である。この固体撮像装置1は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等のイメージセンサとして構成される。
固体撮像装置1において、第1基板11には、光電変換部を含む複数の画素12が規則的に2次元配列された画素領域13が設けられている。この画素領域13では、複数の画素駆動線14が行方向に配線され、複数の垂直信号線15が列方向に配線されており、1つの画素12が、1本の画素駆動線14と1本の垂直信号線15とに接続される状態で配置されている。
また、各画素12には、光電変換部と、フローティングディフュージョン(FD:Floating Diffusion)と、複数のトランジスタ等で構成された画素回路とが設けられる。なお、複数の画素12で、画素回路の一部を共有している場合もある。
一方で、第2基板21には、垂直駆動回路22、カラム信号処理回路23、水平駆動回路24、及びシステム制御回路25などの周辺回路が設けられている。
固体撮像装置1は、以上のように構成される。
ところで、固体撮像装置1は、第1基板11と第2基板21とを貼り合わせて構成されるが、それらの基板の接合後の熱処理において、いわゆるポンピング現象(Cuポンピング)が発生して、電極に用いられる銅(Cu)が膨張(隆起)することが知られている。この熱処理による局所的な銅(Cu)の隆起現象(熱応力による塑性変形)によって、ウェハ接合強度が低下して、接合が不十分となり、電気的な接続不良や剥がれが発生する恐れがある。
(ポンピング現象発生時の接合部)
図2には、2枚の基板を貼り合わせる際に、ポンピング現象が発生するときの電極の接合部の様子を表している。
図2Aに示すように、貼り合わされる2枚の基板のうち、上側の基板には、層間絶縁膜901−1と、ライナー絶縁膜902−1と、層間絶縁膜903−1とが積層された積層膜900−1が形成されている。この積層膜900−1には、電極として、銅(Cu)からなる金属膜905−1が形成されている。なお、積層膜900−1と金属膜905−1との間には、金属シード904−1が形成されている。
一方で、下側の基板には、上側の基板と同様に、層間絶縁膜901−2乃至層間絶縁膜903−2が積層された積層膜900−2に、金属膜905−2としての銅(Cu)が形成されている。
図2Bには、貼り合わせ後の2枚の基板の接合部の構造を示している。そして、図2Bに示した接合部の状態で、熱処理が行われると、接合部は、図2Cに示した状態となる。すなわち、熱処理によって、ポンピング現象が発生し、上下の基板の積層膜900−1,900−2に形成された金属膜905−1,905−2としての銅(Cu)が膨張している(図中の910−1,910−2)。
このようなポンピング現象が発生すると、ウェハ接合強度が低下して、接合が不十分となり、電気的な接続不良や剥がれが発生する恐れがあるのは、先に述べた通りである。そこで、本技術では、4つの解決手段を提案することで、2枚の基板を貼り合わせる際にして、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにする。
以下、この4つの解決手段を、第1の実施の形態乃至第4の実施の形態の4つの実施の形態によって説明する。
<2.第1の実施の形態>
まず、図3乃至図8を参照して、第1の実施の形態について説明する。この第1の実施の形態では、固体撮像装置1の構造として、第1基板11と第2基板21との接合部で、銅(Cu)のめっきを不十分にすることで、ボイドが形成されるようにする。
これにより、接合時に、銅(Cu)が存在しない空間が形成され、熱処理時に、膨張した銅(Cu)が、その空間に入り込んでいくため、応力が緩和される。その結果として、第1の実施の形態では、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(接合部の構造)
図3は、第1の実施の形態の固体撮像装置1の構造を示す要部断面図である。以下、この要部断面図を参照して、第1の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図3Aは、接合前の断面図であり、図3Bは、接合後の断面図である。
図3Aに示すように、第1基板11と第2基板21では、層間絶縁膜101と、ライナー絶縁膜102と、層間絶縁膜103とが積層された積層膜100がそれぞれ形成されている。ここで、層間絶縁膜101と層間絶縁膜103としては、例えば、PSiO膜を用いることができる。また、ライナー絶縁膜102としては、例えば、SiC膜を用いることができる。
この積層膜100には、ビア111が形成され、そこに、銅(Cu)等の金属膜105が埋め込まれている。なお、ここでは、金属膜105として、銅(Cu)が用いられる場合を一例に説明する。
ここで、積層膜100において、ビア111と、金属膜105としての銅(Cu)との間には、金属シード104が形成されている。ただし、積層膜100のうち、層間絶縁膜103側、すなわち、接合する側のビア111の側面(配線用のトレンチの側面)には、側面あれにより凹凸が形成され、そこに、Cuシードとしての金属シード104が形成されている。
そして、側面あれ(の凹凸)に応じた金属シード104が形成されていることから、金属膜105としての銅(Cu)のCuめっき成長の際に、銅(Cu)の成長が不十分となり、ビア111の側面の鋭角の凹凸に応じたボイド131が形成されることになる。
このようにして、ボイド131がそれぞれ形成された第1基板11と第2基板21とを貼り合わせて、第1貼合せ面11Sと第2貼合せ面21Sとが接合されると、図3Bに示すような構造となる。なお、第1の実施の形態においては、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
すなわち、図3Bに示すように、接合時において、第1基板11の第1貼合せ面11S側には、ビア111−1に埋め込まれた金属膜105−1としての銅(Cu)に対し、ビア111−1の側面の鋭角の凹凸に応じたボイド131−1が形成される。一方で、第2基板21の第2貼合せ面21S側には、ビア111−2に埋め込まれた金属膜105−2としての銅(Cu)に対し、ビア111−2の側面の鋭角の凹凸に応じたボイド131−2が形成される。
このようなボイド131−1,131−2を形成して、接合時に、金属膜105−1,105−2としての銅(Cu)が存在しない空間130が形成されるようにすることで、接合後の熱処理時には、膨張した銅(Cu)が、ボイド131−1,131−2により形成される空間130に入り込んでいくため、応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(第1の製造工程)
次に、図4及び図5の模式図を参照して、第1の実施の形態の固体撮像装置の第1の製造工程の流れを説明する。
なお、図示は省略しているが、この第1の製造工程においては、図4及び図5に示した工程の前段で、層間絶縁膜101と、ライナー絶縁膜102と、層間絶縁膜103とが積層され、積層膜100が形成されている。また、リソグラフィ工程とエッチング工程が行われ、積層膜100に、ビア111が形成されている。
その後、第1の製造工程においては、まず、側面あれ形成工程が行われる。この側面あれ形成工程では、図4Aに示すように、積層膜100に形成されたビア111の側面に、側面あれ121が形成される。
このとき、積層膜100のうち、層間絶縁膜103側、すなわち、接合する側のビア111の側面(配線用のトレンチの側面)にのみ、側面あれ121が形成される。この側面あれ121によって、接合する側のビア111の側面に、凹凸が形成される。
次に、金属シード形成工程が行われる。この金属シード形成工程では、図4Bに示すように、積層膜100に形成されたビア111内に、金属シード104が形成(成膜)される。この金属シード104は、バリアメタルであって、金属膜105が銅(Cu)である場合には、Cuシードとされる。
このとき、ビア111の接合側の側面にのみ、側面あれ121が形成されている。そのため、積層膜100のうち、層間絶縁膜101とライナー絶縁膜102側のビア111の側面では、金属シード104が平坦に形成される。一方で、層間絶縁膜103側、すなわち、接合側のビア111の側面では、側面あれ121が形成されているため、側面あれ121(の凹凸)に応じて、金属シード104が形成される。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図4Cに示すように、積層膜100に形成されたビア111に、金属膜105としての銅(Cu)が埋め込まれる。ここでは、金属膜105としての銅(Cu)は、スパッタされた後に、めっき法により形成される。つまり、金属膜形成工程においては、Cuめっき成長が行われる。
このとき、層間絶縁膜103側、すなわち、接合側のビア111の側面では、側面あれ121(の凹凸)に応じて金属シード104が形成されていることから、その部分では、金属膜105としての銅(Cu)のCuめっき成長の際に、銅(Cu)の成長が不十分となり、ビア111の側面の鋭角の凹凸に応じたボイド131が形成されることになる。
次に、接合工程が行われる。この接合工程では、図5Dに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。これにより、金属膜105−1と金属膜105−2とが接合(Cu-Cu接合)される。
ここで、第1貼合せ面11S側には、ビア111−1に埋め込まれた金属膜105−1としての銅(Cu)に対し、ビア111−1の側面の鋭角の凹凸に応じたボイド131−1が形成されていた。一方で、第2貼合せ面21S側には、ビア111−2に埋め込まれた金属膜105−2としての銅(Cu)に対し、ビア111−2の側面の鋭角の凹凸に応じたボイド131−2が形成されていた。
このように、第1貼合せ面11S側に、ボイド131−1が形成され、第2貼合せ面21S側に、ボイド131−2が形成されていたため、これらのボイド131−1,131−2によって、接合時には、図5Dに示すように、金属膜105−1,105−2としての銅(Cu)が存在しない空間130が形成されることになる。
その後、図示はしていないが、熱処理工程が行われる。この熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、ビア111−1,111−2に埋め込まれた金属膜105−1,105−2としての銅(Cu)に、熱処理が加わった場合に、銅(Cu)が膨張することは先に述べた通りである。また、図5Dに示したように、接合時の構造では、第1貼合せ面11S側に形成されたボイド131−1と、第2貼合せ面21S側に形成されたボイド131−2によって、銅(Cu)が存在しない空間130が形成されている。
そのため、熱処理時には、膨張した銅(Cu)が、空間130に入り込んでいくため、応力が緩和されることになる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
第1の製造工程は、以上のように行われる。
上述した説明では、ビア111の側面で、側面あれ121を設けて金属シード104を形成することで、ボイド131が形成されるようにしたが、ボイド131を形成するための工程は、これに限定されるものではない。以下、ボイド131を形成するための他の工程として、第2の製造方法について説明する。
(第2の製造工程)
ここでは、図6及び図7の模式図を参照して、第1の実施の形態の固体撮像装置の第2の製造工程の流れを説明する。
なお、図示は省略しているが、この第2の製造工程においては、図6及び図7に示した工程の前段で、層間絶縁膜101と、ライナー絶縁膜102と、層間絶縁膜103とが積層され、積層膜100が形成されている。また、リソグラフィ工程とエッチング工程が行われ、積層膜100に、ビア111が形成されている。
その後、第2の製造工程においては、まず、電極加工工程が行われる。この電極加工工程では、図6Aに示すように、ビア111が形成された積層膜100上に、フォトレジスト151が塗布され、そのレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜103に、レジストパターンを転写する。
この電極加工工程を行うことで、図6Aの上面図に示すように、ビア111の側面には、鋭角の凹凸が形成されることになる。ただし、このとき、積層膜100のうち、層間絶縁膜103側、すなわち、接合する側のビア111の側面(配線用のトレンチの側面)にのみ、鋭角の凹凸が形成される。
次に、金属シード形成工程が行われる。この金属シード形成工程では、図6Bに示すように、積層膜100に形成されたビア111内に、Cuシードとしての金属シード104が形成(成膜)される。
このとき、ビア111の接合側の側面にのみ、鋭角の凹凸が形成されている。そのため、積層膜100のうち、層間絶縁膜101とライナー絶縁膜102側のビア111の側面では、金属シード104が平坦に形成される。
一方で、層間絶縁膜103側、すなわち、接合側のビア111の側面では、鋭角の凹凸が形成されているため、その凹凸に応じて金属シード104が成膜される。図6Bの上面図には、ビア111の側面の凹凸に応じて金属シード104が形成されることを図示している。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図6Cに示すように、積層膜100に形成されたビア111に、金属膜105としての銅(Cu)が埋め込まれる。ここでは、金属膜105としての銅(Cu)が、スパッタされた後に、めっき法により形成されるため、Cuめっき成長が行われる。
このとき、層間絶縁膜103側、すなわち、接合側のビア111の側面には、鋭角の凹凸に応じた金属シード104が形成されていることから、その部分では、金属膜105としての銅(Cu)のCuめっき成長の際に、銅(Cu)の成長が不十分となり、ビア111の側面の鋭角の凹凸に応じたボイド132が形成されることになる。より具体的には、図6Cの上面図に示すように、ビア111の側面の凹みごとに、ボイド132が形成される。
次に、接合工程が行われる。この接合工程では、図7Dに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。これにより、金属膜105−1と金属膜105−2とが接合(Cu-Cu接合)される。
ここで、第1貼合せ面11S側には、ビア111−1に埋め込まれた金属膜105−1としての銅(Cu)に対し、ビア111−1の側面の鋭角の凹凸に応じたボイド132−1が形成されていた。一方で、第2貼合せ面21S側には、ビア111−2に埋め込まれた金属膜105−2としての銅(Cu)に対し、ビア111−2の側面の鋭角の凹凸に応じたボイド132−2が形成されていた。
このように、第1貼合せ面11S側に、ボイド132−1が形成され、第2貼合せ面21S側に、ボイド132−2が形成されていたため、これらのボイド132−1,132−2によって、接合時には、図7Dに示すように、金属膜105−1,105−2としての銅(Cu)が存在しない空間130が形成されることになる。
その後、図示はしていないが、熱処理工程が行われる。この熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図7Dに示したように、接合時の構造では、第1貼合せ面11S側に形成されたボイド132−1と、第2貼合せ面21S側に形成されたボイド132−2によって、銅(Cu)が存在しない空間130が形成されている。
そのため、熱処理時に、ビア111−1,111−2に埋め込まれた金属膜105−1,105−2としての銅(Cu)が膨張して、空間130に入り込んでいくため、応力が緩和されることになる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
第2の製造工程は、以上のように行われる。
なお、第2の製造工程において、電極加工工程(図6A)で、接合側のビア111の側面に形成される鋭角の凹凸としては、図6Aの上面図に示した上部形状に限らず、例えば、図8Aや図8Bに示すような上部形状とすることができる。つまり、金属シード104としてのCuシードを形成(成膜)する際に、カバレッジの悪い条件(バイアスを低下させた条件)で形成(成膜)することで、金属膜105としての銅(Cu)のCuめっき成長の際に、銅(Cu)の成長が不十分となり、ボイド132ができやすくなるので、そのような条件を満たす形状であれば、いずれの形状であってもよい。
また、上述した説明では、貼り合わされる第1基板11と第2基板21の構造が、同一の構造であるとして説明したが、基板ごとに異なる構造であってもよい。例えば、第1基板11が、図5Aの構造からなる一方で、第2の基板21が、図7Aの構造からなるようにすることができる。また、第1基板11と第2基板21のうちの一方の基板でのみ、ボイド(空間)が形成されるようにしてもよい。
さらに、接合側のビア111の側面に形成される鋭角の凹凸の設計方法であるが、例えば、次のように行うことができる。すなわち、あらかじめ、熱処理後の銅(Cu)の膨張量(増加体積)を予測して、その予測値から、どのような凹凸にすればよいかを決定することができる。なお、当該予測値を求める際には、熱処理時の温度や、銅(Cu)の体積膨張係数などの条件を考慮することができる。
以上、第1の実施の形態について説明した。
<3.第2の実施の形態>
次に、図9乃至図12を参照して、第2の実施の形態について説明する。この第2の実施の形態では、固体撮像装置1の構造として、第1基板11と第2基板21との接合部で、Cu-Cu接合される銅(Cu)の表面の一部に、凹凸が形成されるようにする。
これにより、接合時に、銅(Cu)が存在しない空間が形成され、熱処理時に、膨張した銅(Cu)が、その空間に入り込んでいくため、応力が緩和される。その結果として、第2の実施の形態では、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(接合部の構造)
図9は、第2の実施の形態の固体撮像装置の構造を示す要部断面図である。以下、この要部断面図を参照して、第2の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図9Aは、接合前の断面図であり、図9Bは、接合後の断面図である。
図9Aに示すように、第1基板11と第2基板21では、層間絶縁膜201と、ライナー絶縁膜202と、層間絶縁膜203とが積層された積層膜200がそれぞれ形成されている。ここで、層間絶縁膜201と層間絶縁膜203としては、例えば、PSiO膜を用いることができる。また、ライナー絶縁膜202としては、例えば、SiC膜を用いることができる。
なお、第2の実施の形態においても、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
この積層膜200−1には、ビア211−1が形成され、そこに、銅(Cu)等の金属膜205−1が埋め込まれている。なお、ここでも、金属膜205−1として、銅(Cu)が用いられる場合を一例に説明する。また、積層膜200−1において、ビア211−1と、金属膜205−1との間には、金属シード204−1が形成されている。
ここで、ビア211−1に埋め込まれた金属膜205−1としての銅(Cu)の表面の一部には、凹部231−1が形成されている。ただし、凹部231−1は、金属シード204−1や層間絶縁膜203−1の一部を含むようにしてもよい。
また、第2基板21は、第1基板11と同様に、積層膜200−2に、ビア211−2が形成され、そこに、銅(Cu)等の金属膜205−2が埋め込まれる。そして、この金属膜205−2としての銅(Cu)の表面の一部には、凹部231−2が形成されている。
このように、第1基板11において、金属膜205−1としての銅(Cu)の表面の一部には、凹部231−1が形成される一方で、第2基板21において、金属膜205−2としての銅(Cu)の表面の一部には、凹部231−2が形成される。
そして、第1基板11と第2基板21とを貼り合わせて、凹部231−1が形成された第1貼合せ面11Sと、凹部231−2が形成された第2貼合せ面21Sとが接合されると、図9Bに示すような構造となる。
すなわち、図9Bに示すように、接合時において、第1基板11の第1貼合せ面11S側には、ビア211−1に埋め込まれた金属膜205−1としての銅(Cu)の表面の一部に、凹部231−1が形成される。一方で、第2基板21の第2貼合せ面21S側には、ビア211−2に埋め込まれた金属膜205−2としての銅(Cu)の表面の一部に、凹部231−2が形成される。
このような凹部231−1,231−2を形成して、接合時に、金属膜205−1,205−2としての銅(Cu)が存在しない空間230が形成されるようにすることで、接合後の熱処理時には、膨張した銅(Cu)が、凹部231−1,231−2により形成される空間230に入り込んでいくため、応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(製造工程)
次に、図10の模式図を参照して、第2の実施の形態の固体撮像装置の製造工程の流れを説明する。
ここでは、ダマシン法(Damascene)で、Cu-Cu接合パッドを形成する際に、パッド外周部に、密集したパターンを配置することで、銅(Cu)が、CMP(Chemical Mechanical Polishing)などの手法を用いて平坦化される際に、エロージョンが発生してパッド外周部の密集パターンに、凹みが形成されるので、この凹みを、先に述べた凹部(凹部231)として利用する場合を説明する。
なお、図示は省略しているが、この製造工程においては、図10に示した工程の前段で、層間絶縁膜201と、ライナー絶縁膜202と、層間絶縁膜203とが積層され、積層膜200が形成されている。また、リソグラフィ工程とエッチング工程が行われ、積層膜200に、ビア211が形成されている。さらに、金属シード形成工程が行われ、ビア211内に金属シード204が形成されている。
その後、製造工程においては、まず、金属膜形成工程が行われる。この金属膜形成工程では、図10Aに示すように、金属膜205としての銅(Cu)が、積層膜200を覆うようにして形成され、積層膜200に形成されたビア211に、金属膜205としての銅(Cu)が埋め込まれる。ここでは、金属膜105としての銅(Cu)は、スパッタされた後に、めっき法により形成される(Cuめっきされる)。
次に、平坦化工程が行われる。この平坦化工程では、図10Bに示すように、積層膜200の上面に形成された金属膜205としての銅(Cu)が、CMP等の手法を用いて除去される。その際に、パッド外周部の密集パターンに、エロージョンが発生し、凹みが形成されることは、先に述べた通りである。
ここで、図10Bに示した2つの断面図は、図11に示した貼合せ面(のCuパッド)の上面図のV1-V1’断面と、V2-V2’断面に対応している。図11の上面図に示すように、Cuパッド外周部に、LSが密集したパターン(密集パターン)が形成されている。
そして、図10Bの上側に示したV1-V1’断面では、図11に示したCuバッド外周部のパターンが密集している領域に、エロージョンが発生して、凹みが形成されている。第2の実施の形態では、この凹みを、凹部232として利用することができる。
また、図10Bの下側に示したV2-V2’断面では、図11に示したCuパッド外周部のブリッジが形成された部分(パターンが密集している領域)に、エロージョンが発生して、凹みが形成されている。第2の実施の形態では、この凹みを、凹部232として利用することができる。
次に、接合工程が行われる。この接合工程では、図10Cに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。これにより、金属膜205−1と金属膜205−2とが接合(Cu-Cu接合)される。
ここで、第1貼合せ面11S側には、ビア211−1に埋め込まれた金属膜205−1としての銅(Cu)に対し、CMP時のエロージョンに応じた凹部232−1が形成されていた。一方で、第2貼合せ面21S側には、ビア211−2に埋め込まれた金属膜205−2としての銅(Cu)に対し、CMP時のエロージョンに応じた凹部232−2が形成されていた。
このように、第1貼合せ面11S側に、凹部232−1が形成され、第2貼合せ面21S側に、凹部232−2が形成されていたため、これらの凹部232−1,232−2によって、接合時には、図10Cに示すように、金属膜205−1,205−2としての銅(Cu)が存在しない空間230が形成されることになる。
その後、図示はしていないが、熱処理工程が行われる。この熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図10Cに示したように、接合時の構造では、第1貼合せ面11S側に形成された凹部232−1と、第2貼合せ面21S側に形成された凹部232−2によって、銅(Cu)が存在しない空間230が形成されている。
そのため、熱処理時に、ビア211−1,211−2に埋め込まれた金属膜205−1,205−2としての銅(Cu)が膨張して、空間230に入り込んでいくため、応力が緩和されることになる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
製造工程は、以上のように行われる。
なお、上述したCMP時のエロージョンが発生することで形成される凹部232の大きさと形は、例えば、図11の上面図に示した密集パターンの密度、幅、及び配置により調整することができる。つまり、密集パターンの密度等によって、エロージョンによる凹みを制御することが可能となる。
ここで、上述した説明では、密集パターンとして、図11の上面図に示したようなLSの密集したパターンを説明したが、密集パターンは、例えば、ドット(Dot)など、他のパターンであってもよい。図12には、密集パターンがドットである場合の例を示している。このようなドットが密集したパターンの場合でも、エロージョンに応じた凹部232を形成することができる。
また、上述の製造工程では、エロージョンを利用した場合を説明したが、例えば、図9に示したように、ビア211に埋め込まれた金属膜205としての銅(Cu)の一部を加工して、凹部231が形成されるようにしてもよい。また、上述した説明では、貼り合わされる第1基板11と第2基板21の構造が、同一の構造であるとして説明したが、基板ごとに異なる構造であってもよい(異なる凹部が形成されるようにしてもよい)。さらに、第1基板11と第2基板21のうちの一方の基板でのみ、凹部が形成されるようにしてもよい。
以上、第2の実施の形態について説明した。
<4.第3の実施の形態>
次に、図13乃至図26を参照して、第3の実施の形態について説明する。この第3の実施の形態では、固体撮像装置1の構造として、第1基板11と第2基板21との接合部で、電極(電極ビア部)の表面積を拡大するようにする。
これにより、接合後の熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和される。その結果として、第3の実施の形態では、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
(接合部の構造)
図13は、第3の実施の形態の固体撮像装置の構造を示す要部断面図である。以下、この要部断面図を参照して、第3の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図13においては、上面図とともに、そのVV’断面を表した断面図(縦方向断面図)と、そのHH’断面を表した断面図(横方向断面図)を示している。
図13に示すように、第1基板11と第2基板21では、層間絶縁膜301と、ライナー絶縁膜302と、層間絶縁膜303とが積層された積層膜300aがそれぞれ形成されている。ここで、層間絶縁膜301と層間絶縁膜303としては、例えば、PSiO膜を用いることができる。また、ライナー絶縁膜302としては、例えば、SiC膜を用いることができる。
積層膜300aは、下部電極等が形成された積層膜300bとともに、積層膜を形成している。この積層膜300aには、ビア311とトレンチ312が形成され、そこに、銅(Cu)等の金属膜305が埋め込まれている。なお、ここでも、金属膜305として、銅(Cu)が用いられる場合を一例に説明する。また、積層膜300aにおいて、ビア311及びトレンチ312と、金属膜305との間には、金属シード304が形成されている。
ここで、図13の上面図に示すように、金属膜305としての銅(Cu)は、矩形の形状からなるトレンチ312に埋め込まれている。一方で、HH’断面に示すように、ビア311内の金属膜305と金属シード304は、凹形状からなる。このように、ビア311(電極ビア部)の形状を、凹形状とすることで、例えば、電極ビア部の形状を円形状とした場合と比べて、電極の表面積を拡大させることができる。
そして、電極の表面積がそれぞれ拡大された第1基板11と第2基板21とを貼り合わせて、第1貼合せ面11Sと第2貼合せ面21Sとが接合されると、図14に示すような構造となる。
なお、第3の実施の形態においても、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
すなわち、図14Bに示すように、接合時において、第1基板11の第1貼合せ面11S側では、ビア311−1内の金属膜305−1としての銅(Cu)と、金属シード304−1としてのCuシードは、HH’断面上で凹形状からなり、電極の表面積が広げられている。一方で、第2基板21の第2貼合せ面21S側では、ビア311−2内の金属膜305−2としての銅(Cu)と、金属シード304−2としてのCuシードは、HH’断面上で凹形状からなり、電極の表面積が広げられている。
このように、貼り合わされる各基板において、電極の表面積を広げておくことで、接合後の熱処理時には、銅(Cu)が膨張するが、電極と接触する面における単位面積当たりの応力を低減することができる(図14Bの矢印で示す応力)。
そのため、熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和されることになる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
なお、比較のために、図15には、ビア内の金属膜905と金属シード904のHH’断面上の形状が、円形状となる場合の接合時の状態を示しているが、HH’断面上の形状を、円形状とした場合には、凹形状とした場合と比べて、電極の表面積が狭くなるので、電極と接触する面における単位面積当たりの応力を低減することはできない(図15Bの矢印で示す応力)。そのため、ポンピング現象が発生してしまうことは、先に述べた通りである。
また、上述した説明では、ビア311内の金属膜305のHH’断面上の形状として、凹形状とした場合を説明したが、電極の表面積を拡大することができれば、他の形状を用いるようにしてもよい。例えば、図16Aや図16Bに示すように、凹凸の数を増やしたり、長さを変化させたりすることでも、電極の表面積を拡大することが可能となる。つまり、金属膜305のHH’断面上の形状としては、凹部又は凸部を1又は複数個有するように形成することができる。
また、ビア311内の金属膜305のHH’断面上の形状を、凹形状とした場合に、その凹部と接触又は隣接する領域の材料を変化させるようにしてもよい。例えば、図17に示すように、凹形状からなる金属膜305に挟み込まれるように、低熱膨張材341を埋め込むことができる。
これにより、低熱膨張材341を挿入する前と比べて、この低熱膨張材341を用いた領域に、応力が集中するため、接合部における応力をさらに緩和することが可能となる。なお、低熱膨張材341を埋め込む場合の詳細については、後述する第3の製造工程(図22乃至図24)と、第4の製造工程(図25,図26)で説明する。
また、貼り合わされる各基板において、基板面平行方向の電極断面積、すなわち、金属膜305のHH’断面の断面積は、一定とする制約を設けることが望ましい。これは、電極部の電気抵抗及び電極部により生じる応力の総和の変動を抑制する目的のためである。さらに、ビア311及びトレンチ312に埋め込まれる金属膜305は、金属シード304を介して他の材料と接触しているため、電極の形状の変形に伴うデバイス不良発生リスクを低減することができる。
(第1の製造工程)
まず、図18及び図19の模式図を参照して、第3の実施の形態の固体撮像装置の第1の製造工程の流れを説明する。
なお、図18及び図19においては、上面図とともに、そのVV’断面を表した断面図(縦方向断面図)を図示している。これらの図示する図面の関係は、後述する第2の製造工程乃至第4の製造工程においても同様である。
また、図示は省略しているが、この第1の製造工程においては、図18及び図19に示した工程の前段で、積層膜300b上に、層間絶縁膜301が形成されている。
その後、第1の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図18Aに示すように、層間絶縁膜301上に、フォトレジスト351が塗布され、ビア311を形成するためのレジストパターンが生成される。このフォトレジスト351の上面は、図18Aの上面図に示すような凹形状のパターンからなる。
続いて、第1エッチング工程が行われる。この第1エッチング工程では、図18Bに示すように、図18Aの第1リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜301にレジストパターンを転写する。これにより、層間絶縁膜301には、ビア311が形成される。このビア311の上面は、図18Bの上面図に示すような凹形状からなる。
次に、第1金属膜形成工程が行われる。この第1金属膜形成工程では、図18Cに示すように、まず、層間絶縁膜301に形成されたビア311内に、Cuシード等の金属シード304が形成された後に、銅(Cu)等の金属膜305が形成される。なお、図18Cの上面図に示すように、金属膜305としての銅(Cu)は、凹形状からなるビア311に埋め込まれることになる。
次に、第2リソグラフィ工程が行われる。なお、図示は省略しているが、この第2リソグラフィ工程の前段で、第1金属膜形成工程後の層間絶縁膜301上に、ライナー絶縁膜302と層間絶縁膜303が積層されている。そして、第2リソグラフィ工程では、図19Dに示すように、層間絶縁膜303上に、フォトレジスト352が塗布され、トレンチ312を形成するためのパターニングが行われる。このフォトレジスト352の上面は、図19Dの上面図に示すような矩形の形状のパターンからなる。
なお、上述の第1エッチング工程と同様であるため、図示はしていないが、第2リソグラフィ工程の後に、第2エッチング工程が行われ、第2リソグラフィ工程で生成されたレジストパターンを利用したエッチングにより、ライナー絶縁膜302と層間絶縁膜303に、トレンチ312が形成される。
そして、その後に、第2金属膜形成工程が行われる。この第2金属膜形成工程では、図19Eに示すように、ライナー絶縁膜302と層間絶縁膜303に形成されたトレンチ312内に、Cuシード等の金属シード304が形成された後に、銅(Cu)等の金属膜305が形成される。
なお、図19Eの上面図に示すように、金属膜305としての銅(Cu)は、矩形の形状からなるトレンチ312に埋め込まれることになる。また、HH’断面を表した断面図(横方向断面図)に示すように、ビア311内の金属膜305と金属シード304は、凹形状からなる。
その後、図示はしていないが、接合工程と熱処理工程が行われる。接合工程では、上述した図14Bと同様に、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。また、熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図19EのHH’断面を表した断面図(横方向断面図)に示すように、ビア311内の金属膜305としての銅(Cu)と、金属シード304としてのCuシードは、凹形状からなり、電極ビア部の表面積が広げられている。すなわち、図14と図15の横方向断面図で比較したように、電極ビア部の形状を、従来の円形状から、凹形状とすることで、その表面積が拡大されている。
そのため、熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
第1の製造工程は、以上のように行われる。
(第2の製造工程)
次に、図20及び図21の模式図を参照して、第3の実施の形態の固体撮像装置の第2の製造工程の流れを説明する。
なお、図示は省略しているが、この第2の製造工程においては、図20及び図21に示した工程の前段で、積層膜300b上に、層間絶縁膜301と、ライナー絶縁膜302と、層間絶縁膜303とが積層された積層膜300aが形成されている。
その後、第2の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図20Aに示すように、層間絶縁膜303上に、フォトレジスト351が塗布され、ビア311を形成するためのレジストパターンが生成される。このフォトレジスト351の上面は、図20Aの上面図に示すような凹形状のパターンからなる。
続いて、第1エッチング工程が行われる。この第1エッチング工程では、図20Bに示すように、第1リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、積層膜300aにレジストパターンを転写する。これにより、積層膜300aには、ビア311が形成される。このビア311の上面は、図20Bの上面図に示すような凹形状からなる。
次に、第2リソグラフィ工程が行われる。この第2リソグラフィ工程では、図20Cに示すように、積層膜300aに形成されたビア311内に、埋め込み材361が埋め込まれ、この埋め込み材361上に、上層膜362が形成される。そして、上層膜362上に、フォトレジスト352が塗布され、トレンチ312を形成するためのレジストパターンが生成される。このフォトレジスト352の上面は、図20Cの上面図に示すような矩形の形状のパターンからなる。
続いて、第2エッチング工程が行われる。この第2エッチング工程では、図21Dに示すように、図20Cの第2リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜303にレジストパターンを転写する。これにより、層間絶縁膜303には、トレンチ312が形成される。このトレンチ312の上面は、図21Dの上面図に示すような矩形の形状からなる。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図21Eに示すように、積層膜300aに形成されたビア311とトレンチ312内に、Cuシード等の金属シード304が形成された後に、銅(Cu)等の金属膜305が形成される。
なお、図21Eの上面図に示すように、金属膜305としての銅(Cu)は、矩形の形状からなるトレンチ312とともに、凹形状からなるビア311に埋め込まれることになる。すなわち、HH’断面を表した断面図(横方向断面図)に示すように、ビア311内の金属膜305と金属シード304は、凹形状からなる。
その後、図示はしていないが、接合工程と熱処理工程が行われる。接合工程では、上述した図14Bと同様に、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。また、熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図21EのHH’断面を表した断面図(横方向断面図)に示すように、ビア311内の金属膜305としての銅(Cu)と、金属シード304としてのCuシードは、凹形状からなり、電極ビア部の表面積が広げられている。
そのため、熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
第2の製造工程は、以上のように行われる。
(第3の製造工程)
次に、図22乃至図24の模式図を参照して、第3の実施の形態の固体撮像装置の第3の製造工程の流れを説明する。
なお、図示は省略しているが、この第3の製造工程においては、図22乃至図24に示した工程の前段で、積層膜300b上に、層間絶縁膜301が形成されている。
その後、第3の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図22Aに示すように、層間絶縁膜301上に、フォトレジスト353が塗布され、ビア311aを形成するためのレジストパターンが生成される。このフォトレジスト353の上面は、図22Aの上面図に示すような矩形の形状のパターンからなる。
続いて、第1エッチング工程が行われる。この第1エッチング工程では、図22Bに示すように、図22Aの第1リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜301にレジストパターンを転写する。これにより、層間絶縁膜301には、ビア311aが形成される。このビア311aの上面は、図22Bの上面図に示すような矩形の形状からなる。
次に、低熱膨張材埋め込み工程が行われる。この低熱膨張材埋め込み工程では、図22Cに示すように、層間絶縁膜301に形成されたビア311a内に、低熱膨張材341が埋め込まれる。ここで、層間絶縁膜としての層間絶縁膜301と、低熱膨張材341としては、例えば、次のような材料を用いることができる。
すなわち、層間絶縁膜301として、SiOCHに代表されるLow-k材(BD熱膨張率 = 11ppm/K)を用いた場合には、低熱膨張材341として、TEOS等のSiO2(TEOS熱膨張率 = 0.6ppm/K)を用いることができる。ただし、層間絶縁膜301として、熱膨張率の低いSiO2が選択された場合には、半導体分野で一般的に用いられる絶縁膜の中で、低熱膨張材341として選択できるものが存在しなくなる点は、留意すべきである。
次に、平坦化工程が行われる。この平坦化工程では、図23Dに示すように、ビア311a内以外の余分な低熱膨張材341が、例えば、CMPなどの手法を用いて除去される。これにより図23Dの上面図に示すように、層間絶縁膜301に形成されたビア311a内に、低熱膨張材341が埋め込まれることになる。
次に、第2リソグラフィ工程が行われる。この第2リソグラフィ工程では、図23Eに示すように、層間絶縁膜301上に、フォトレジスト354が塗布され、ビア311bを形成するためのレジストパターンが生成される。このフォトレジスト354の上面は、図23Eの上面図に示すような凹形状のパターンからなる。
続いて、第2エッチング工程が行われる。この第2エッチング工程では、図23Fに示すように、図23Eの第2リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜301にレジストパターンを転写する。これにより、層間絶縁膜301には、ビア311bが形成される。
このビア311bの上面は、図23Fの上面図に示すような凹形状からなる。つまり、層間絶縁膜301においては、ビア311aに埋め込まれた低熱膨張材341を挟み込むように、ビア311bが形成される。
なお、上述の第1の製造工程(図18C,図19D)と同様であるため、図示はしていないが、第2エッチング工程の後に、第1金属膜形成工程が行われ、ビア311b内に、金属シード304(Cuシード)と金属膜305(銅(Cu))が形成される。そして、ライナー絶縁膜302と層間絶縁膜303を積層した後に、さらに、第3リソグラフィ工程と第3エッチング工程が行われる。これにより、ライナー絶縁膜302と層間絶縁膜303に、トレンチ312が形成される。
そして、その後に、第2金属膜形成工程が行われる。この第2金属膜形成工程では、図24Gに示すように、ライナー絶縁膜302と層間絶縁膜303に形成されたトレンチ312内に、Cuシード等の金属シード304が形成された後に、銅(Cu)等の金属膜305が形成される。
なお、図24Gの上面図に示すように、金属膜305としての銅(Cu)は、矩形の形状からなるトレンチ312に埋め込まれることになる。また、HH’断面を表した断面図(横方向断面図)に示すように、ビア311b内の金属膜305と金属シード304は、凹形状からなるとともに、ビア311bに挟み込まれるように形成されたビア311a内には、低熱膨張材341が矩形の形状で埋め込まれている。
その後、図示はしていないが、接合工程と熱処理工程が行われる。接合工程では、上述した図14Bと同様に、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。また、熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図24GのHH’断面を表した断面図(横方向断面図)に示すように、ビア311b内の金属膜305としての銅(Cu)と、金属シード304としてのCuシードは、凹形状からなり、電極ビア部の表面積が広げられている。また、ビア311a内には、矩形の形状の低熱膨張材341が埋め込まれ、電極凹部に接触する領域の材料が変化している。
そのため、熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和される。また、低熱膨張材341を挿入する前と比べて、この低熱膨張材341を用いた領域に、応力が集中するため、接合部における応力をさらに緩和することが可能となる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
第3の製造工程は、以上のように行われる。
(第4の製造工程)
最後に、図25及び図26の模式図を参照して、第3の実施の形態の固体撮像装置の第4の製造工程の流れを説明する。
なお、図示は省略しているが、この第4の製造工程においては、図25及び図26に示した工程の前段で、積層膜300b上に、層間絶縁膜301が形成されている。
その後、第4の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図25Aに示すように、層間絶縁膜301上に、フォトレジスト353が塗布され、ビア311aを形成するためのレジストパターンが生成される。このフォトレジスト353の上面は、図25Aの上面図に示すような矩形の形状のパターンからなる。
なお、上述の第3の製造工程(図22B,図23D)と同様であるため、図示はしていないが、第1リソグラフィ工程の後に、第1エッチング工程と低熱膨張材埋め込み工程が行われ、層間絶縁膜301に形成されたビア311a内に、低熱膨張材341が埋め込まれる。
次に、平坦化工程が行われる。この平坦化工程では、図25Bに示すように、ビア311a内以外の低熱膨張材341が、例えば、CMPなどの手法を用いて除去される。これにより、図25Bの上面図に示すように、層間絶縁膜301に形成されたビア311a内に、低熱膨張材341が埋め込まれることになる。
次に、膜積層工程が行われる。この膜積層工程では、図25Cに示すように、低熱膨張材341が埋め込まれた層間絶縁膜301に対し、ライナー絶縁膜302と層間絶縁膜303が積層される。
次に、第2リソグラフィ工程が行われる。この第2リソグラフィ工程では、図26Dに示すように、積層された積層膜300上に、フォトレジスト354が塗布され、ビア311bを形成するためのレジストパターンが生成される。このフォトレジスト354の上面は、図26Dの上面図に示すような凹形状のパターンからなる。
続いて、第2エッチング工程が行われる。この第2エッチング工程では、図26Eに示すように、図26Dの第2リソグラフィ工程で生成されたレジストパターンをマスクとして、ドライエッチングにより、積層膜300aにレジストパターンを転写する。これにより、積層膜300aには、ビア311bが形成される。
このビア311bの上面は、図26Eの上面図に示すような凹形状からなる。つまり、積層膜300aにおいて、層間絶縁膜301では、ビア311aに埋め込まれた低熱膨張材341を挟み込むように、ビア311bが形成される。
なお、上述の第2の製造工程(図20C,図21D)と同様であるため、図示はしていないが、第2エッチング工程の後に、第3リソグラフィ工程と第3エッチング工程が行われ、層間絶縁膜303に、トレンチ312が形成される。
そして、その後に、金属膜形成工程が行われる。この金属膜形成工程では、図26Fに示すように、積層膜300に形成されたビア311とトレンチ312内に、Cuシード等の金属シード304が形成された後に、銅(Cu)等の金属膜305が形成される。
なお、図26Fの上面図に示すように、金属膜305としての銅(Cu)は、矩形の形状からなるトレンチ312とともに、凹形状からなるビア311bに埋め込まれることになる。すなわち、HH’断面を表した断面図(横方向断面図)に示すように、ビア311b内の金属膜305と金属シード304は、凹形状からなるとともに、ビア311bに挟み込まれるように形成されたビア311a内には、低熱膨張材341が矩形の形状に埋め込まれている。
その後、図示はしていないが、接合工程と熱処理工程が行われる。接合工程では、上述した図14Bと同様に、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。また、熱処理工程では、接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図26FのHH’断面を表した断面図(横方向断面図)に示すように、ビア311b内の金属膜305としての銅(Cu)と、金属シード304としてのCuシードは、凹形状からなり、電極ビア部の表面積が広げられている。また、ビア311a内には、矩形の形状の低熱膨張材341が埋め込まれ、電極凹部に接触する領域の材料が変化している。
そのため、熱処理時に、膨張した銅(Cu)による電極周辺及び電極接合部にかかる応力が緩和される。また、低熱膨張材341を挿入する前と比べて、この低熱膨張材341を用いた領域に、応力が集中するため、接合部における応力をさらに緩和することが可能となる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。特に、トランジスタ特性変動、及びポンピング現象による接合不良を抑制することができる。
第4の製造工程は、以上のように行われる。
以上、第3の実施の形態について説明した。
<5.第4の実施の形態>
最後に、図27乃至図37を参照して、第4の実施の形態について説明する。この第4の実施の形態では、固体撮像装置1の構造として、第1基板11と第2基板21との接合部で、銅(Cu)の側面の一部や、配線パターンの底部に、空間が形成されるようにする。
これより、接合時に、銅(Cu)が存在しない空間が形成され、熱処理時に、膨張した銅(Cu)が、その空間に入り込んでいくため、応力が緩和される。その結果として、第4の実施の形態では、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(接合部の第1の構造)
図27は、第4の実施の形態の固体撮像装置の第1の構造を示す要部断面図である。この要部断面図を参照して、第4の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図27Aは、接合前の断面図であり、図27Bは、接合後の断面図である。
図27Aに示すように、第1基板11と第2基板21では、層間絶縁膜401と、ライナー絶縁膜402と、層間絶縁膜403とが積層された積層膜400がそれぞれ形成されている。ここで、層間絶縁膜401と層間絶縁膜403としては、例えば、PSiO膜を用いることができる。また、ライナー絶縁膜402としては、例えば、SiC膜を用いることができる。
この積層膜400には、下部電極との接続孔用のビア411と、配線用のトレンチ412が形成され、そこに、銅(Cu)等の金属膜405が埋め込まれている。なお、ここでも、金属膜405して、銅(Cu)が用いられる場合を一例に説明する。
積層膜400において、接続孔用のビア411と、金属膜405との間には、金属シード404が形成されている。また、積層膜400において、配線用のトレンチ412と、金属膜405との間には、金属シード404のほかに、第1側面膜406と第2側面膜407が形成されている。
ここで、積層膜400のトレンチ412に形成された金属膜405としての銅(Cu)の周囲は、外周側から順に、第1側面膜406、第2側面膜407、金属シード404に囲まれているが、金属シード404と第2側面膜407の上表面は、金属膜405と第1側面膜406の上表面よりも低い位置にあるため、そこに空間431が形成されている。
このようにして、空間431がそれぞれ形成された第1基板11と第2基板21とを貼り合わせて、第1貼合せ面11Sと第2貼合せ面21Sとが接合されると、図27Bに示すような構造となる。
なお、第4の実施の形態においても、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
すなわち、図27Bに示すように、接合時において、第1基板11の第1貼合せ面11S側には、金属シード404−1と第2側面膜407−1の上表面が、金属膜405−1と第1側面膜406−1の上表面よりも低い位置にあるため、そこに空間431−1が形成される。一方で、第2基板21の第2貼合せ面21S側には、金属シード404−2と第2側面膜407−2の上表面が、金属膜405−2と第1側面膜406−2の上表面よりも低い位置にあるため、そこに空間431−2が形成される。
このような空間431−1,431−2を形成して、接合時に、金属膜405−1,405−2としての銅(Cu)が存在しない空間430が形成されるようにすることで、接合後の熱処理時には、膨張した銅(Cu)が、空間431−1,431−2により形成される空間430に入り込んでいくため、応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(第1の製造工程)
次に、図28乃至図31の模式図を参照して、第4の実施の形態の固体撮像装置の第1の製造工程の流れを説明する。
なお、図示は省略しているが、この第1の製造工程においては、図28乃至図31に示した工程の前段で、基板上に、層間絶縁膜401と、ライナー絶縁膜402と、層間絶縁膜403とが積層された積層膜400が、PCVD法により形成されている。
その後、第1の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図28Aに示すように、層間絶縁膜403上に、フォトレジスト451が塗布され、配線用のトレンチ412を形成するためのレジストパターンが生成される。
続いて、第1エッチング工程が行われる。この第1エッチング工程では、図28Bに示すように、図28Aの第1リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜403にレジストパターンを転写する。これにより、配線用のトレンチ412が形成される。
次に、側面膜形成工程が行われる。この側面膜形成工程では、図28Cに示すように、トレンチ412の側面に、Ru等の第1側面膜406と、PSiN等の第2側面膜407が形成される。
ここでは、トレンチ412の側面に、Ru等の第1側面膜406を、スパッタ法により、例えば10nm程度形成した後に、全面に、PSiN等の第2側面膜407を、PCVD法により、例えば50nm形成し、ドライエッチングを用いて側面にのみ、第2側面膜407を残すようにした後、第1側面膜406を全面エッチバックにより除去することで、側面と第2側面膜407の下に、第1側面膜406を残すようにする。
次に、第2リソグラフィ工程が行われる。この第2リソグラフィ工程では、図29Dに示すように、層間絶縁膜403とトレンチ412の側面に、フォトレジスト452が塗布され、下部電極との接続孔用のビア411を形成するためのレジストパターンが生成される。
続いて、第2エッチング工程が行われる。この第2エッチング工程では、図29Eに示すように、図29Dの第2リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、層間絶縁膜401とライナー絶縁膜402を加工する。これにより、接続孔用のビア411が形成される。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図29Fに示すように、配線用に形成されたトレンチ412と、接続孔用に形成されたビア411に、金属シード404と金属膜405が埋め込まれる。ここでは、Cuシード等の金属シード404が形成された後に、銅(Cu)等の金属膜405が形成される。
また、ここでは、銅(Cu)等の金属膜405は、スパッタされた後に、めっき法により形成される。また、金属シード404は、バリアメタルであって、例えば、Ta/TaN(10/15nm)を用いることができる。
次に、平坦化工程が行われる。この平坦化工程では、図30Gに示すように、ビア411及びトレンチ412内以外の余分な、金属シード404や金属膜405が、例えば、CMPなどの手法を用いて除去される。その際に、Ta/TaN等の金属シード404を過剰研磨することで、銅(Cu)等の金属膜405の上表面よりも低くなるようにする。
次に、第3リソグラフィ工程が行われる。この第3リソグラフィ工程では、図30Hに示すように、層間絶縁膜403と金属シード404上に、フォトレジスト453が塗布され、第2側面膜407を加工するためのレジストパターンが生成される。
続いて、第3エッチング工程が行われる。この第3エッチング工程では、図30Iに示すように、図30Hの第3リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングにより、第2側面膜407を加工する。これにより、SiN等の第2側面膜407が除去され、銅(Cu)等の金属膜405の側面に、空間431を作り出すことができる。
ここで、図30Iの上面図に示すように、積層膜400に形成された金属膜405としての銅(Cu)の周囲は、外周側から順に、Ru等の第1側面膜406、SiN等の第2側面膜407、Ta/TaN等の金属シード404に囲まれているが、金属シード404と第2側面膜407の上表面は、金属膜405と第1側面膜406の上表面よりも低い位置にあるため、そこに空間431が形成されている。例えば、金属シード404等の上表面は、金属膜405等の上表面よりも、10nm以上低くなるように形成することができる。
次に、接合工程が行われる。この接合工程では、図31Jに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
そして、接合工程で、第1貼合せ面11Sと第2貼合せ面21Sとが貼り合わされることで、図31Jに示すように、第1貼合せ面11S側に形成された空間431−1と、第2貼合せ面21S側に形成された空間431−2によって、空間430が形成される。
次に、熱処理工程が行われる。この熱処理工程では、図31Jの接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図31Jに示したように、接合時の構造では、第1貼合せ面11S側に形成された空間431−1と、第2貼合せ面21S側に形成された空間431−2によって、空間430が形成されている。そのため、熱処理時に、図31Kに示すように、金属膜405−1,405−2としての銅(Cu)が膨張して、空間430に入り込んでいくため、応力が緩和されることになる。
すなわち、接合後に、熱処理(アニール)を行うと、銅(Cu)の熱膨張による体積増加した分は、空間430に移動するため、Cuポンピングは生じず、良好な、貼り合わせ特性を得ることができる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
第1の製造工程は、以上のように行われる。
なお、第1の製造工程では、銅(Cu)等の金属膜405の側面に、空間431(空間431−1,431−2)を作り出す際に、Ta/TaN等の金属シード404やSiN等の第2側面膜407の一部を残しているが、熱処理の条件によっては、それらの全てを除去してもよい。その場合には、空間431を広げることができる。
また、第1の製造工程では、Ta/TaN等の金属シード404を、図30Gの平坦化工程時の過剰研磨により除去しているが、その工程を行わずに、Ta/TaN等の金属シード404の溝がない状態で、図30Iの第3エッチング工程により、金属シード404をエッチングして加工するようにしてもよい。
(接合部の第2の構造)
図32は、第4の実施の形態の固体撮像装置の第2の構造を示す要部断面図である。この要部断面図を参照して、第4の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図32Aは、接合前の断面図であり、図32Bは、接合後の断面図である。
図32Aに示すように、第1基板11と第2基板21では、積層膜400aと積層膜400bとの積層膜がそれぞれ形成される。また、積層膜400aには、層間絶縁膜401と、ライナー絶縁膜402と、層間絶縁膜403とが積層される。ここで、層間絶縁膜401と層間絶縁膜403としては、例えば、PSiO膜を用いることができる。また、ライナー絶縁膜402としては、例えば、SiC膜を用いることができる。
この積層膜400aには、下部電極との接続孔用のビア411と、配線用のトレンチ412が形成され、そこに、銅(Cu)等の金属膜405が埋め込まれている。なお、ここでも、金属膜405して、銅(Cu)が用いられる場合を一例に説明する。また、積層膜400aにおいて、ビア411及びトレンチ412と、金属膜405との間には、金属シード404が形成されている。
ここで、積層膜400aにおいて、層間絶縁膜401上の上面には、微細な凹凸からなる溝パターンが形成されており、これにより、配線用のトレンチ412の底部には、微細な凹凸が形成されている。そのため、この凹凸によって、金属膜形成時に、銅(Cu)等の金属膜405が完全に埋め込まれず、そこに、空間430が形成されている。
このようにして、空間430がそれぞれ形成された第1基板11と第2基板21とを貼り合わせて、第1貼合せ面11Sと第2貼合せ面21Sとが接合されると、図32Bに示すような構造となる。
すなわち、図32Bに示すように、接合時において、第1基板11の第1貼合せ面11S側には、配線用のトレンチ412−1の底部に、微細な凹凸が形成されているため、そこに空間430−1が形成される。一方で、第2基板21の第2貼合せ面21S側には、配線用のトレンチ412−2の底部に、微細な凹凸が形成されているため、そこに空間430−2が形成される。
このように、接合時に、金属膜405−1,405−2としての銅(Cu)が存在しない空間430−1,430−2が形成されるようにすることで、接合後の熱処理時には、膨張した銅(Cu)が、空間430−1,430−2に入り込んでいくため、応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(第2の製造工程)
次に、図33及び図34の模式図を参照して、第4の実施の形態の固体撮像装置の第2の製造工程の流れを説明する。
なお、図示は省略しているが、この第2の製造工程においては、図33及び図34に示した工程の前段で、下部電極を含む積層膜400b上に、層間絶縁膜401が形成されている。
その後、第2の製造工程においては、まず、第1リソグラフィ工程が行われる。この第1リソグラフィ工程では、図33Aに示すように、層間絶縁膜401上に、フォトレジスト454が塗布され、微細な凹凸からなる溝パターンを形成するためのレジストパターンが生成される。
続いて、第1エッチング工程が行われる。この第1エッチング工程では、図33Bに示すように、図33Aの第1リソグラフィ工程で生成されるレジストパターンをマスクとして、層間絶縁膜401を、レジストマスクがなくなるまで加工することで、層間絶縁膜401に転写されたレジストパターンの肩が落ちるようにした後に、PCVD法によって、ライナー絶縁膜402が形成される。
次に、積層膜形成工程が行われる。この積層膜形成工程では、図33Cに示すように、積層膜上に、PCVD法によって、層間絶縁膜403が形成される。また、このとき、CMPなどの手法を用いた平坦化工程が行われ、層間絶縁膜403の上面が平坦化される。
次に、第2リソグラフィ工程と第2エッチング工程が行われる。ここでは、図示はしていないが、第2リソグラフィ工程では、フォトレジストが塗布され、配線用のトレンチ412を形成するためのレジストパターンが生成される。そして、第2エッチング工程では、そのレジストパターンをマスクとして、ドライエッチングを行うことで、図34Dに示すように、層間絶縁膜403に、配線用のトレンチ412が形成される。
また、第2リソグラフィ工程では、フォトレジストが塗布され、下部電極との接続孔用のビア411を形成するためのレジストパターンが生成される。そして、第2エッチング工程では、そのレジストパターンをマスクとして、ドライエッチングを行うことで、図34Dに示すように、層間絶縁膜401に、接続孔用のビア411が形成される。
ここで、図34Dの上面図に示すように、接続孔用のビア411が形成された層間絶縁膜401の上面には、微細な凹凸からなる溝パターン432が形成されている。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図34Eに示すように、配線用のトレンチ412と接続孔用のビア411に、金属シード404と金属膜405が埋め込まれる。なお、ここでは、Cuシード等の金属シード404が形成された後に、銅(Cu)等の金属膜405が形成される。
また、層間絶縁膜401上の上面に、溝パターン432が形成されることで、配線用のトレンチ412の底部には、微細な凹凸が形成されることになる。そのため、この凹凸によって、金属膜形成時に、金属膜405が完全に埋め込まれず、そこに、空間430が形成されている。
次に、接合工程が行われる。この接合工程では、図34Fに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
そして、接合工程で、第1貼合せ面11Sと第2貼合せ面21Sとが貼り合わされることで、図34Fに示すように、第1貼合せ面11S側には、空間430−1が形成され、第2貼合せ面21S側には、空間430−2が形成される。
次に、熱処理工程が行われる。この熱処理工程では、図34Fの接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図34Fに示したように、接合時の構造では、第1貼合せ面11S側に、空間430−1が形成され、第2貼合せ面21S側に、空間430−2が形成されている。そのため、熱処理時に、第1貼合せ面11S側では、金属膜405−1としての銅(Cu)が膨張して、空間430−1に入り込むため、応力が緩和される。一方で、第2貼合せ面21S側でも、金属膜405−2としての銅(Cu)が膨張して、空間430−2に入り込むため、応力が緩和される。
すなわち、空間430−1が形成された電極構造を持った第1基板11と、空間430−2が形成された電極構造を持った第2基板21を貼り合わせることで、接合後の熱処理で、銅(Cu)が膨張しても、配線底部に空間430−1,430−2があることで、Cuポンピングは抑制されるため、良好な、貼り合わせ特性を得ることができる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
第2の製造工程は、以上のように行われる。
(接合部の第3の構造)
図35は、第4の実施の形態の固体撮像装置の第3の構造を示す要部断面図である。この要部断面図を参照して、第4の実施の形態の固体撮像装置1の詳細な構成を説明する。なお、図35Aは、接合前の断面図であり、図35Bは、接合後の断面図である。
図35Aに示すように、第1基板11と第2基板21では、積層膜400aと積層膜400bとの積層膜がそれぞれ形成される。また、積層膜400aには、層間絶縁膜401が積層される。ここで、層間絶縁膜401としては、例えば、PSiO膜を用いることができる。
この積層膜400aには、下部電極との接続孔用のビア411と、配線用のトレンチ412が形成され、そこに、銅(Cu)等の金属膜405aが埋め込まれている。なお、ここでも、金属膜405aして、銅(Cu)が用いられる場合を一例に説明する。
また、積層膜400aにおいて、ビア411及びトレンチ412と、金属膜405aとの間には、金属シード404aが形成されている。なお、積層膜400bにおいても、金属膜405bと金属シード404bが形成され、下部電極を形成している。
ここで、積層膜400aにおいて、接続孔用のビア411の底部が、ワイングラス状に形成されているため、金属膜形成時に、そこには、銅(Cu)等の金属膜405aが入り込まず、空間430が形成されている。
このようにして、空間430がそれぞれ形成された第1基板11と第2基板21とを貼り合わせて、第1貼合せ面11Sと第2貼合せ面21Sとが接合されると、図35Bに示すような構造となる。
すなわち、図35Bに示すように、接合時において、第1基板11の第1貼合せ面11S側では、接続孔用のビア411−1の底部が、ワイングラス状に形成されているため、そこに空間430−1が形成される。一方で、第2基板21の第2貼合せ面21S側では、接続孔用のビア411−2の底部が、ワイングラス状に形成されているため、そこに空間430−2が形成される。
このように、接合時に、金属膜405−1,405−2としての銅(Cu)が存在しない空間430−1,430−2が形成されるようにすることで、接合後の熱処理時には、膨張した銅(Cu)が、空間430−1,430−2に入り込んでいくため、応力が緩和される。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
(第3の製造工程)
次に、図36及び図37の模式図を参照して、第4の実施の形態の固体撮像装置の第3の製造工程の流れを説明する。
なお、図示は省略しているが、この第3の製造工程においては、図36及び図37に示した工程の前段で、下部電極を含む積層膜400b上に、層間絶縁膜401が形成されている。また、この層間絶縁膜401には、第1リソグラフィ工程と第1エッチング工程により、配線用のトレンチ412が形成されている。
その後、第3の製造工程においては、まず、第2リソグラフィ工程が行われる。この第2リソグラフィ工程では、図36Aに示すように、層間絶縁膜401に、フォトレジスト455が塗布され、下部電極との接続孔用のビア411を形成するためのレジストパターンが生成される。
続いて、第2エッチング工程が行われる。この第2エッチング工程では、図36Bに示すように、図36Aの第2リソグラフィ工程で生成されるレジストパターンをマスクとして、ドライエッチングを行うことで、層間絶縁膜401に、接続孔用のビア411が形成される。
このとき、オーバーエッチを過剰に行うことで、レジスト側面に電子が帯電するので、ここでは、イオンの軌道が曲がる電子シェーディング効果を利用して、接続孔用のビア411の底部が、ワイングラス状に形成されるようにする。そのため、ビア411の底部には、凸部433が形成されている。
次に、金属膜形成工程が行われる。この金属膜形成工程では、図36Cに示すように、配線用のトレンチ412と接続孔用のビア411に、金属シード404aと金属膜405aが埋め込まれる。なお、ここでは、Cuシード等の金属シード404aが形成された後に、銅(Cu)等の金属膜405aが形成される。
次に、平坦化工程が行われる。この平坦化工程では、図37Dに示すように、ビア411及びトレンチ412内以外の余分な、金属シード404aや金属膜405aが、例えば、CMPなどの手法を用いて除去される。その際に、接続孔用のビア411の底部が、ワイングラス状に形成され、凸部433が形成されていたため、そこには、銅(Cu)等の金属膜405aが入り込まず、空間430を作り出すことができる。
次に、接合工程が行われる。この接合工程では、図37Eに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
そして、接合工程で、図37Eに示すように、第1貼合せ面11S側には、空間430−1が形成され、第2貼合せ面21S側には、空間430−2が形成される。
次に、熱処理工程が行われる。この熱処理工程では、図37Eの接合工程で接合された第1基板11と第2基板21に対し、熱処理が行われる。この熱処理の条件としては、例えば、数百℃の温度で、数時間の間で行うことができる。
ここで、図37Eに示したように、接合時の構造では、第1貼合せ面11S側に、空間430−1が形成され、第2貼合せ面21S側に、空間430−2が形成されている。そのため、図37Fに示すように、熱処理時に、第1貼合せ面11S側では、金属膜405a−1としての銅(Cu)が膨張して、空間430−1に入り込むため、応力が緩和される。一方で、第2貼合せ面21S側でも、金属膜405a−2としての銅(Cu)が膨張して、空間430−2に入り込むため、応力が緩和される。
すなわち、空間430−1が形成された電極構造を持った第1基板11と、空間430−2が形成された電極構造を持った第2基板21を貼り合わせることで、接合後の熱処理で、銅(Cu)が膨張しても、配線底部に空間430−1,430−2があることで、Cuポンピングは抑制されるため、良好な、貼り合わせ特性を得ることができる。その結果として、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができる。
第3の製造工程は、以上のように行われる。
以上、第4の実施の形態について説明した。
<6.電子機器の構成例>
上述した半導体装置としての固体撮像装置1は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話機、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
図38は、本技術を適用した固体撮像装置を用いた電子機器の構成例を示す図である。図38においては、このような電子機器の一例として、静止画像又は動画撮影可能なビデオカメラとしての撮像装置1000の構成例を示している。
図38において、撮像装置1000は、固体撮像装置1001と、固体撮像装置1001の受光センサ部に入射光を導く光学系1002と、シャッタ装置1003と、固体撮像装置1001を駆動する駆動回路1004と、固体撮像装置1001の出力信号を処理する信号処理回路1005とを有する。
固体撮像装置1001としては、上述した固体撮像装置1(図1)が適用される。光学系(光学レンズ)1002は、被写体からの像光(入射光)を、固体撮像装置1001の撮像面上に結像させる。これにより、固体撮像装置1001内に、一定期間、信号電荷が蓄積される。このような光学系1002は、複数の光学レンズから構成された光学レンズ系としてもよい。
シャッタ装置1003は、固体撮像装置1001への光照射期間及び遮光期間を制御する。駆動回路1004は、固体撮像装置1001及びシャッタ装置1003に駆動信号を供給し、供給した駆動信号(タイミング信号)により、固体撮像装置1001の信号処理回路1005への信号出力動作の制御、及びシャッタ装置1003のシャッタ動作を制御する。すなわち、駆動回路1004は、駆動信号(タイミング信号)の供給により、固体撮像装置1001から信号処理回路1005への信号転送動作を行う。
信号処理回路1005は、固体撮像装置1001から転送された信号に対して、各種の信号処理を行う。この信号処理で得られる映像信号は、例えば、後段のメモリ等の記憶媒体に記憶されるか、あるいは、モニタに出力される。
以上説明した本技術を適用した固体撮像装置を用いた電子機器によれば、2枚の基板を積層させて貼り合わせる際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止させた固体撮像装置1を、固体撮像装置1001として用いることができる。
<7.応用例>
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
図39は、本開示に係る技術が適用され得る体内情報取得システム5400の概略的な構成の一例を示す図である。図39を参照すると、体内情報取得システム5400は、カプセル型内視鏡5401と、体内情報取得システム5400の動作を統括的に制御する外部制御装置5423と、から構成される。検査時には、カプセル型内視鏡5401が患者によって飲み込まれる。カプセル型内視鏡5401は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像(以下、体内画像ともいう)を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置5423に順次無線送信する。外部制御装置5423は、受信した体内画像についての情報に基づいて、表示装置(図示せず)に当該体内画像を表示するための画像データを生成する。体内情報取得システム5400では、このようにして、カプセル型内視鏡5401が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した画像を随時得ることができる。
カプセル型内視鏡5401と外部制御装置5423の構成及び機能についてより詳細に説明する。図示するように、カプセル型内視鏡5401は、カプセル型の筐体5403内に、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、給電部5415、電源部5417、状態検出部5419及び制御部5421の機能が搭載されて構成される。
光源部5405は、例えばLED(light emitting diode)等の光源から構成され、撮像部5407の撮像視野に対して光を照射する。
撮像部5407は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光(以下、観察光という)は、当該光学系によって集光され、当該撮像素子に入射する。当該撮像素子は、観察光を受光して光電変換することにより、観察光に対応した電気信号、すなわち観察像に対応した画像信号を生成する。撮像部5407によって生成された画像信号は、画像処理部5409に提供される。なお、撮像部5407の撮像素子としては、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ又はCCD(Charge Coupled Device)イメージセンサ等、各種の公知の撮像素子が用いられてよい。
画像処理部5409は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等のプロセッサによって構成され、撮像部5407によって生成された画像信号に対して各種の信号処理を行う。当該信号処理は、画像信号を外部制御装置5423に伝送するための最小限の処理(例えば、画像データの圧縮、フレームレートの変換、データレートの変換及び/又はフォーマットの変換等)であってよい。画像処理部5409が必要最小限の処理のみを行うように構成されることにより、当該画像処理部5409を、より小型、より低消費電力で実現することができるため、カプセル型内視鏡5401に好適である。ただし、筐体5403内のスペースや消費電力に余裕がある場合であれば、画像処理部5409において、更なる信号処理(例えば、ノイズ除去処理や他の高画質化処理等)が行われてもよい。画像処理部5409は、信号処理を施した画像信号を、RAWデータとして無線通信部5411に提供する。なお、画像処理部5409は、状態検出部5419によってカプセル型内視鏡5401の状態(動きや姿勢等)についての情報が取得されている場合には、当該情報と紐付けて、画像信号を無線通信部5411に提供してもよい。これにより、画像が撮像された体内における位置や画像の撮像方向等と、撮像画像とを関連付けることができる。
無線通信部5411は、外部制御装置5423との間で各種の情報を送受信可能な通信装置によって構成される。当該通信装置は、アンテナ5413と、信号の送受信のための変調処理等を行う処理回路等から構成される。無線通信部5411は、画像処理部5409によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ5413を介して外部制御装置5423に送信する。また、無線通信部5411は、外部制御装置5423から、カプセル型内視鏡5401の駆動制御に関する制御信号を、アンテナ5413を介して受信する。無線通信部5411は、受信した制御信号を制御部5421に提供する。
給電部5415は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部5415では、いわゆる非接触充電の原理を用いて電力が生成される。具体的には、給電部5415のアンテナコイルに対して外部から所定の周波数の磁界(電磁波)が与えられることにより、当該アンテナコイルに誘導起電力が発生する。当該電磁波は、例えば外部制御装置5423からアンテナ5425を介して送信される搬送波であってよい。当該誘導起電力から電力再生回路によって電力が再生され、昇圧回路においてその電位が適宜調整されることにより、蓄電用の電力が生成される。給電部5415によって生成された電力は、電源部5417に蓄電される。
電源部5417は、二次電池によって構成され、給電部5415によって生成された電力を蓄電する。図39では、図面が煩雑になることを避けるために、電源部5417からの電力の供給先を示す矢印等の図示を省略しているが、電源部5417に蓄電された電力は、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、状態検出部5419及び制御部5421に供給され、これらの駆動に用いられ得る。
状態検出部5419は、加速度センサ及び/又はジャイロセンサ等の、カプセル型内視鏡5401の状態を検出するためのセンサから構成される。状態検出部5419は、当該センサによる検出結果から、カプセル型内視鏡5401の状態についての情報を取得することができる。状態検出部5419は、取得したカプセル型内視鏡5401の状態についての情報を、画像処理部5409に提供する。画像処理部5409では、上述したように、当該カプセル型内視鏡5401の状態についての情報が、画像信号と紐付けられ得る。
制御部5421は、CPU等のプロセッサによって構成され、所定のプログラムに従って動作することによりカプセル型内視鏡5401の動作を統括的に制御する。制御部5421は、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、給電部5415、電源部5417及び状態検出部5419の駆動を、外部制御装置5423から送信される制御信号に従って適宜制御することにより、以上説明したような各部における機能を実現させる。
外部制御装置5423は、CPU、GPU等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイコン若しくは制御基板等であり得る。外部制御装置5423は、アンテナ5425を有し、当該アンテナ5425を介して、カプセル型内視鏡5401との間で各種の情報を送受信可能に構成される。具体的には、外部制御装置5423は、カプセル型内視鏡5401の制御部5421に対して制御信号を送信することにより、カプセル型内視鏡5401の動作を制御する。例えば、外部制御装置5423からの制御信号により、光源部5405における観察対象に対する光の照射条件が変更され得る。また、外部制御装置5423からの制御信号により、撮像条件(例えば、撮像部5407におけるフレームレート、露出値等)が変更され得る。また、外部制御装置5423からの制御信号により、画像処理部5409における処理の内容や、無線通信部5411が画像信号を送信する条件(例えば、送信間隔、送信画像数等)が変更されてもよい。
また、外部制御装置5423は、カプセル型内視鏡5401から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理(デモザイク処理)、高画質化処理(帯域強調処理、超解像処理、NR(Noise reduction)処理及び/又は手ブレ補正処理等)、並びに/又は拡大処理(電子ズーム処理)等、各種の公知の信号処理が行われてよい。外部制御装置5423は、表示装置(図示せず)の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置5423は、生成した画像データを記録装置(図示せず)に記録させたり、印刷装置(図示せず)に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システム5400の一例について説明した。以上説明した構成のうち、撮像部5407の撮像素子として、固体撮像装置1を用いることができる。この固体撮像装置1によれば、2枚の基板を積層させて貼り合わせる際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止させることができる。
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図40は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム7000の概略的な構成例を示すブロック図である。車両制御システム7000は、通信ネットワーク7010を介して接続された複数の電子制御ユニットを備える。図40に示した例では、車両制御システム7000は、駆動系制御ユニット7100、ボディ系制御ユニット7200、バッテリ制御ユニット7300、車外情報検出ユニット7400、車内情報検出ユニット7500、及び統合制御ユニット7600を備える。これらの複数の制御ユニットを接続する通信ネットワーク7010は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)又はFlexRay(登録商標)等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク7010を介して他の制御ユニットとの間で通信を行うためのネットワークI/Fを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信I/Fを備える。図40では、統合制御ユニット7600の機能構成として、マイクロコンピュータ7610、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660、音声画像出力部7670、車載ネットワークI/F7680及び記憶部7690が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信I/F及び記憶部等を備える。
駆動系制御ユニット7100は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット7100は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット7100は、ABS(Antilock Brake System)又はESC(Electronic Stability Control)等の制御装置としての機能を有してもよい。
駆動系制御ユニット7100には、車両状態検出部7110が接続される。車両状態検出部7110には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット7100は、車両状態検出部7110から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット7200は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット7200は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット7200には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット7200は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット7300は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池7310を制御する。例えば、バッテリ制御ユニット7300には、二次電池7310を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット7300は、これらの信号を用いて演算処理を行い、二次電池7310の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット7400は、車両制御システム7000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット7400には、撮像部7410及び車外情報検出部7420のうちの少なくとも一方が接続される。撮像部7410には、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部7420には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム7000を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びLIDAR(Light Detection and Ranging、Laser Imaging Detection and Ranging)装置のうちの少なくとも一つであってよい。これらの撮像部7410及び車外情報検出部7420は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図41は、撮像部7410及び車外情報検出部7420の設置位置の例を示す。撮像部7910,7912,7914,7916,7918は、例えば、車両7900のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部7910及び車室内のフロントガラスの上部に備えられる撮像部7918は、主として車両7900の前方の画像を取得する。サイドミラーに備えられる撮像部7912,7914は、主として車両7900の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部7916は、主として車両7900の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部7918は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図41には、それぞれの撮像部7910,7912,7914,7916の撮影範囲の一例が示されている。撮像範囲aは、フロントノーズに設けられた撮像部7910の撮像範囲を示し、撮像範囲b,cは、それぞれサイドミラーに設けられた撮像部7912,7914の撮像範囲を示し、撮像範囲dは、リアバンパ又はバックドアに設けられた撮像部7916の撮像範囲を示す。例えば、撮像部7910,7912,7914,7916で撮像された画像データが重ね合わせられることにより、車両7900を上方から見た俯瞰画像が得られる。
車両7900のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7922,7924,7926,7928,7930は、例えば超音波センサ又はレーダ装置であってよい。車両7900のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7926,7930は、例えばLIDAR装置であってよい。これらの車外情報検出部7920〜7930は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図40に戻って説明を続ける。車外情報検出ユニット7400は、撮像部7410に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット7400は、接続されている車外情報検出部7420から検出情報を受信する。車外情報検出部7420が超音波センサ、レーダ装置又はLIDAR装置である場合には、車外情報検出ユニット7400は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット7400は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット7400は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部7410により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット7400は、異なる撮像部7410により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット7500は、車内の情報を検出する。車内情報検出ユニット7500には、例えば、運転者の状態を検出する運転者状態検出部7510が接続される。運転者状態検出部7510は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット7500は、運転者状態検出部7510から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット7500は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット7600は、各種プログラムにしたがって車両制御システム7000内の動作全般を制御する。統合制御ユニット7600には、入力部7800が接続されている。入力部7800は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット7600には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部7800は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム7000の操作に対応した携帯電話又はPDA(Personal Digital Assistant)等の外部接続機器であってもよい。入力部7800は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部7800は、例えば、上記の入力部7800を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット7600に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部7800を操作することにより、車両制御システム7000に対して各種のデータを入力したり処理動作を指示したりする。
記憶部7690は、マイクロコンピュータにより実行される各種プログラムを記憶するROM(Read Only Memory)、及び各種パラメータ、演算結果又はセンサ値等を記憶するRAM(Random Access Memory)を含んでいてもよい。また、記憶部7690は、HDD(Hard Disc Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信I/F7620は、外部環境7750に存在する様々な機器との間の通信を仲介する汎用的な通信I/Fである。汎用通信I/F7620は、GSM(Global System of Mobile communications)、WiMAX、LTE(Long Term Evolution)若しくはLTE−A(LTE−Advanced)などのセルラー通信プロトコル、又は無線LAN(Wi−Fi(登録商標)ともいう)、Bluetooth(登録商標)などのその他の無線通信プロトコルを実装してよい。汎用通信I/F7620は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク(例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク)上に存在する機器(例えば、アプリケーションサーバ又は制御サーバ)へ接続してもよい。また、汎用通信I/F7620は、例えばP2P(Peer To Peer)技術を用いて、車両の近傍に存在する端末(例えば、運転者、歩行者若しくは店舗の端末、又はMTC(Machine Type Communication)端末)と接続してもよい。
専用通信I/F7630は、車両における使用を目的として策定された通信プロトコルをサポートする通信I/Fである。専用通信I/F7630は、例えば、下位レイヤのIEEE802.11pと上位レイヤのIEEE1609との組合せであるWAVE(Wireless Access in Vehicle Environment)、DSRC(Dedicated Short Range Communications)、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信I/F7630は、典型的には、車車間(Vehicle to Vehicle)通信、路車間(Vehicle to Infrastructure)通信、車両と家との間(Vehicle to Home)の通信及び歩車間(Vehicle to Pedestrian)通信のうちの1つ以上を含む概念であるV2X通信を遂行する。
測位部7640は、例えば、GNSS(Global Navigation Satellite System)衛星からのGNSS信号(例えば、GPS(Global Positioning System)衛星からのGPS信号)を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部7640は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、PHS若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部7650は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部7650の機能は、上述した専用通信I/F7630に含まれてもよい。
車内機器I/F7660は、マイクロコンピュータ7610と車内に存在する様々な車内機器7760との間の接続を仲介する通信インタフェースである。車内機器I/F7660は、無線LAN、Bluetooth(登録商標)、NFC(Near Field Communication)又はWUSB(Wireless USB)といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器I/F7660は、図示しない接続端子(及び、必要であればケーブル)を介して、USB(Universal Serial Bus)、HDMI(High-Definition Multimedia Interface)、又はMHL(Mobile High-definition Link)等の有線接続を確立してもよい。車内機器7760は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも1つを含んでいてもよい。また、車内機器7760は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器I/F7660は、これらの車内機器7760との間で、制御信号又はデータ信号を交換する。
車載ネットワークI/F7680は、マイクロコンピュータ7610と通信ネットワーク7010との間の通信を仲介するインタフェースである。車載ネットワークI/F7680は、通信ネットワーク7010によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット7600のマイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム7000を制御する。例えば、マイクロコンピュータ7610は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット7100に対して制御指令を出力してもよい。例えば、マイクロコンピュータ7610は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ7610は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の3次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ7610は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部7670は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図40の例では、出力装置として、オーディオスピーカ7710、表示部7720及びインストルメントパネル7730が例示されている。表示部7720は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部7720は、AR(Augmented Reality)表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ7610が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図40に示した例において、通信ネットワーク7010を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム7000が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク7010を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク7010を介して相互に検出情報を送受信してもよい。
以上説明した車両制御システム7000において、撮像部7410の撮像素子として、固体撮像装置1を用いることができる。この固体撮像装置1によれば、2枚の基板を積層させて貼り合わせる際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止させることができる。
なお、本技術は、以下のような構成をとることができる。
(1)
金属で形成された第1の電極を有する第1の基板と、
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の電極が形成される溝の側面と、前記第1の電極と金属接合される前記第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている
半導体装置。
(2)
前記溝の側面の一部には、側面あれが形成され、
前記溝と前記金属との間には、その一部が側面あれとなる前記溝の形状に応じた金属シードが形成される
前記(1)に記載の半導体装置。
(3)
前記溝の側面の一部は、鋭角な凹凸の形状からなり、
前記溝と前記金属との間には、前記溝の形状に応じた金属シードが形成される
前記(1)に記載の半導体装置。
(4)
金属で形成された電極が形成される溝の側面の一部に、側面あれを形成し、
前記溝に、その一部が側面あれとなる前記溝の形状に応じた金属シードを形成し、
前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、
前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記側面あれに応じた前記金属シードにより金属めっきが不十分となることで形成される空間に、膨張した前記金属が入り込む
半導体装置の製造方法。
(5)
金属で形成された電極が形成される溝の側面の一部に、鋭角な凹凸の形状を形成し、
前記溝に、前記溝の形状に応じた金属シードを形成し、
前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、
前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記凹凸の形状に応じた前記金属シードにより金属めっきが不十分になることで形成される空間に、膨張した前記金属が入り込む
半導体装置の製造方法。
(6)
金属で形成された第1の電極を有する第1の基板と、
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面の金属の表面の一部に、凹みが形成されている
半導体装置。
(7)
前記第1の電極及び前記第2の電極の少なくとも一方の電極の外周部には、密集した金属のパターンである密集パターンが形成され、
前記密集パターンの表面には、CMP(Chemical Mechanical Polishing)による平坦化時にエロージョンが発生することで、前記凹みが形成されている
前記(6)に記載の半導体装置。
(8)
前記エロージョンが発生することで形成される前記凹みの大きさと形は、前記密集パターンの密度、幅、及び配置により調整される
前記(7)に記載の半導体装置。
(9)
金属で形成された電極と、前記電極の外周部に密集した金属のパターンである密集パターンとが形成された積層膜の上面を、CMPにより平坦化し、
前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
前記第1の基板と前記第2の基板の熱処理に際し、前記CMPによる平坦化時にエロージョンが発生することで形成される凹みによる空間に、膨張した前記金属が入り込む
半導体装置の製造方法。
(10)
金属で形成された第1の電極を有する第1の基板と、
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の電極及び前記第2の電極の表面積が拡大するように、電極の形状が変形されている
半導体装置。
(11)
前記第1の基板において、前記第1の電極は、第1の積層膜に形成され、
前記第1の基板の貼合せ面と平行方向における前記第1の電極の断面積は、一定であり、
前記第2の基板において、前記第2の電極は、第2の積層膜に形成され、
前記第2の基板の貼合せ面と平行方向における前記第2の電極の断面積は、一定である
前記(10)に記載の半導体装置。
(12)
前記第1の電極の断面は、凹部又は凸部を、1又は複数個有し、
前記第2の電極の断面は、凹部又は凸部を、1又は複数個有する
前記(10)又は(11)に記載の半導体装置。
(13)
前記凹部に接触する領域に、前記凹部で用いられる材料よりも、より低熱膨張率の材料を用いる
前記(12)に記載の半導体装置。
(14)
金属で形成された電極を積層膜に形成する際に、前記電極の表面積を拡大するようにその形状を変形し、
前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
前記第1の基板と前記第2の基板の熱処理に際し、前記電極の表面積が拡大されることで、電極周辺部及び電極接合部にかかる応力を緩和する
半導体装置の製造方法。
(15)
金属で形成された第1の電極を有する第1の基板と、
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の電極が形成される溝の側面又は底面の一部と、前記第2の電極が形成される溝の側面又は底面の一部は、接合時に前記金属の存在しない空間を形成するための形状を有する
半導体装置。
(16)
前記溝の側面と前記金属との間には、前記金属の上表面よりも、上表面の位置が低い膜が形成される
前記(15)に記載の半導体装置。
(17)
前記溝の底部の一部は、凹凸の形状からなる
前記(15)に記載の半導体装置。
(18)
前記溝の底部の一部は、ワイングラス状に形成される
前記(15)に記載の半導体装置。
(19)
電極を形成するための金属を、積層膜に形成された溝に埋め込む際に、前記溝の側面又は底面の一部に、前記金属の存在しない空間を形成し、
前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
前記第1の基板と前記第2の基板の熱処理に際し、前記空間に、膨張した前記金属が入り込む
半導体装置の製造方法。
(20)
前記(1)乃至(3)、前記(6)乃至(8)、前記(10)乃至(13)、及び前記(15)乃至(18)のいずれかに記載の半導体装置であって、
前記第1の基板は、光電変換部を含む複数の画素が2次元配列された画素領域を有するセンサ基板であり、
前記第2の基板は、所定の回路を有する回路基板である
固体撮像装置。
1 固体撮像装置, 11 第1基板, 11S 第1貼合せ面, 12 画素, 13 画素領域, 14 画素駆動線, 15 垂直信号線, 21 第2基板, 21S 第2貼合せ面, 22 垂直駆動回路, 23 カラム信号処理回路, 24 水平駆動回路, 25 システム制御回路, 100,200,300,400 積層膜, 101,201,301,401 層間絶縁膜, 102,202,302,402 ライナー絶縁膜, 103,203,303,403 層間絶縁膜, 104,204,304,404 金属シード, 105,205,305,405 金属膜, 111,211,311,411 ビア, 112,212,312,412 トレンチ, 121 側面あれ, 130 空間, 131,132 ボイド, 230 空間, 231,232 凹部, 341 低熱膨張材, 430 空間, 431 空間, 432 溝パターン, 433 凸部, 1000 撮像装置, 1001 固体撮像装置

Claims (20)

  1. 金属で形成された第1の電極を有する第1の基板と、
    前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
    を備え、
    前記第1の電極が形成される溝の側面と、前記第1の電極と金属接合される前記第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている
    半導体装置。
  2. 前記溝の側面の一部には、側面あれが形成され、
    前記溝と前記金属との間には、その一部が側面あれとなる前記溝の形状に応じた金属シードが形成される
    請求項1に記載の半導体装置。
  3. 前記溝の側面の一部は、鋭角な凹凸の形状からなり、
    前記溝と前記金属との間には、前記溝の形状に応じた金属シードが形成される
    請求項1に記載の半導体装置。
  4. 金属で形成された電極が形成される溝の側面の一部に、側面あれを形成し、
    前記溝に、その一部が側面あれとなる前記溝の形状に応じた金属シードを形成し、
    前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、
    前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
    前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記側面あれに応じた前記金属シードにより金属めっきが不十分となることで形成される空間に、膨張した前記金属が入り込む
    半導体装置の製造方法。
  5. 金属で形成された電極が形成される溝の側面の一部に、鋭角な凹凸の形状を形成し、
    前記溝に、前記溝の形状に応じた金属シードを形成し、
    前記金属シードが形成された前記溝に、金属めっき成長によって、前記金属を形成し、
    前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
    前記第1の基板と前記第2の基板の熱処理に際し、前記金属めっき成長で、前記凹凸の形状に応じた前記金属シードにより金属めっきが不十分になることで形成される空間に、膨張した前記金属が入り込む
    半導体装置の製造方法。
  6. 金属で形成された第1の電極を有する第1の基板と、
    前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
    を備え、
    前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面の金属の表面の一部に、凹みが形成されている
    半導体装置。
  7. 前記第1の電極及び前記第2の電極の少なくとも一方の電極の外周部には、密集した金属のパターンである密集パターンが形成され、
    前記密集パターンの表面には、CMP(Chemical Mechanical Polishing)による平坦化時にエロージョンが発生することで、前記凹みが形成されている
    請求項6に記載の半導体装置。
  8. 前記エロージョンが発生することで形成される前記凹みの大きさと形は、前記密集パターンの密度、幅、及び配置により調整される
    請求項7に記載の半導体装置。
  9. 金属で形成された電極と、前記電極の外周部に密集した金属のパターンである密集パターンとが形成された積層膜の上面を、CMPにより平坦化し、
    前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
    前記第1の基板と前記第2の基板の熱処理に際し、前記CMPによる平坦化時にエロージョンが発生することで形成される凹みによる空間に、膨張した前記金属が入り込む
    半導体装置の製造方法。
  10. 金属で形成された第1の電極を有する第1の基板と、
    前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
    を備え、
    前記第1の電極及び前記第2の電極の表面積が拡大するように、電極の形状が変形されている
    半導体装置。
  11. 前記第1の基板において、前記第1の電極は、第1の積層膜に形成され、
    前記第1の基板の貼合せ面と平行方向における前記第1の電極の断面積は、一定であり、
    前記第2の基板において、前記第2の電極は、第2の積層膜に形成され、
    前記第2の基板の貼合せ面と平行方向における前記第2の電極の断面積は、一定である
    請求項10に記載の半導体装置。
  12. 前記第1の電極の断面は、凹部又は凸部を、1又は複数個有し、
    前記第2の電極の断面は、凹部又は凸部を、1又は複数個有する
    請求項11に記載の半導体装置。
  13. 前記凹部に接触する領域に、前記凹部で用いられる材料よりも、より低熱膨張率の材料を用いる
    請求項12に記載の半導体装置。
  14. 金属で形成された電極を積層膜に形成する際に、前記電極の表面積を拡大するようにその形状を変形し、
    前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
    前記第1の基板と前記第2の基板の熱処理に際し、前記電極の表面積が拡大されることで、電極周辺部及び電極接合部にかかる応力を緩和する
    半導体装置の製造方法。
  15. 金属で形成された第1の電極を有する第1の基板と、
    前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
    を備え、
    前記第1の電極が形成される溝の側面又は底面の一部と、前記第2の電極が形成される溝の側面又は底面の一部は、接合時に前記金属の存在しない空間を形成するための形状を有する
    半導体装置。
  16. 前記溝の側面と前記金属との間には、前記金属の上表面よりも、上表面の位置が低い膜が形成される
    請求項15に記載の半導体装置。
  17. 前記溝の底部の一部は、凹凸の形状からなる
    請求項15に記載の半導体装置。
  18. 前記溝の底部の一部は、ワイングラス状に形成される
    請求項15に記載の半導体装置。
  19. 電極を形成するための金属を、積層膜に形成された溝に埋め込む際に、前記溝の側面又は底面の一部に、前記金属の存在しない空間を形成し、
    前記電極を有する第1の基板と、前記電極を有する第2の基板とを貼り合わせ、
    前記第1の基板と前記第2の基板の熱処理に際し、前記空間に、膨張した前記金属が入り込む
    半導体装置の製造方法。
  20. 請求項1に記載の半導体装置であって、
    前記第1の基板は、光電変換部を含む複数の画素が2次元配列された画素領域を有するセンサ基板であり、
    前記第2の基板は、所定の回路を有する回路基板である
    固体撮像装置。
JP2016207539A 2016-10-24 2016-10-24 半導体装置、製造方法、及び、固体撮像装置 Pending JP2018073851A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016207539A JP2018073851A (ja) 2016-10-24 2016-10-24 半導体装置、製造方法、及び、固体撮像装置
CN201780063625.4A CN110073475B (zh) 2016-10-24 2017-10-10 半导体器件、制造方法和固态成像器件
PCT/JP2017/036649 WO2018079243A1 (ja) 2016-10-24 2017-10-10 半導体装置、製造方法、及び、固体撮像装置
US16/337,120 US11018110B2 (en) 2016-10-24 2017-10-10 Semiconductor device, manufacturing method, and solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016207539A JP2018073851A (ja) 2016-10-24 2016-10-24 半導体装置、製造方法、及び、固体撮像装置

Publications (1)

Publication Number Publication Date
JP2018073851A true JP2018073851A (ja) 2018-05-10

Family

ID=62023483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016207539A Pending JP2018073851A (ja) 2016-10-24 2016-10-24 半導体装置、製造方法、及び、固体撮像装置

Country Status (4)

Country Link
US (1) US11018110B2 (ja)
JP (1) JP2018073851A (ja)
CN (1) CN110073475B (ja)
WO (1) WO2018079243A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079945A1 (ja) * 2018-10-15 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
EP3832712A1 (en) * 2019-12-04 2021-06-09 INTEL Corporation Selective recess of interconnects for probing hybrid bond devices
US11101312B2 (en) 2019-01-31 2021-08-24 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244916B2 (en) * 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11721653B2 (en) * 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11430761B2 (en) * 2020-02-18 2022-08-30 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
JP2021136271A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2005135988A (ja) * 2003-10-28 2005-05-26 Toshiba Corp 半導体装置の製造方法
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
JP2010114337A (ja) * 2008-11-10 2010-05-20 Hitachi Cable Ltd 発光素子
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法,及電子裝置
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
EP2463896B1 (en) 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
JP5970747B2 (ja) * 2011-05-24 2016-08-17 ソニー株式会社 半導体装置
CN103503122B (zh) 2011-05-24 2016-05-18 索尼公司 半导体装置
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5948924B2 (ja) * 2012-02-09 2016-07-06 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器
CN102593087B (zh) * 2012-03-01 2014-09-03 华进半导体封装先导技术研发中心有限公司 一种用于三维集成混合键合结构及其键合方法
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
CN105280509B (zh) * 2015-09-10 2018-04-27 武汉新芯集成电路制造有限公司 一种基于低熔点铜共晶金属的晶圆混合键合方法
WO2018105975A1 (ko) * 2016-12-05 2018-06-14 엘지이노텍 주식회사 반도체 소자, 반도체 소자 제조방법 및 감지 장치
JP6841199B2 (ja) * 2017-09-29 2021-03-10 三菱電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079945A1 (ja) * 2018-10-15 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JPWO2020079945A1 (ja) * 2018-10-15 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11101312B2 (en) 2019-01-31 2021-08-24 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
EP3832712A1 (en) * 2019-12-04 2021-06-09 INTEL Corporation Selective recess of interconnects for probing hybrid bond devices
US11189585B2 (en) 2019-12-04 2021-11-30 Intel Corporation Selective recess of interconnects for probing hybrid bond devices
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2018079243A1 (ja) 2018-05-03
CN110073475A (zh) 2019-07-30
CN110073475B (zh) 2023-05-12
US20200035643A1 (en) 2020-01-30
US11018110B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
WO2018079243A1 (ja) 半導体装置、製造方法、及び、固体撮像装置
JP7235906B2 (ja) 固体撮像装置
JP2018073967A (ja) 半導体装置、固体撮像装置、及び、製造方法
JP2019110260A (ja) 固体撮像装置、及びその製造方法
WO2018074581A1 (ja) 電子基板、および電子装置
US20210127081A1 (en) Image sensor, imaging device, and electronic device
US10608681B2 (en) Transmission device and communication system
US20220310699A1 (en) Solid-state image sensor and electronic apparatus
WO2022124086A1 (ja) 固体撮像素子及び電子機器
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
WO2023248346A1 (ja) 撮像装置
WO2024024450A1 (ja) 半導体装置及びその製造方法
US11968462B2 (en) Solid-state image pickup apparatus, correction method, and electronic apparatus
WO2024057471A1 (ja) 光電変換素子、固体撮像素子、測距システム
WO2023188831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2022102549A1 (ja) 固体撮像装置
WO2022102471A1 (ja) 撮像素子および撮像装置
WO2022270110A1 (ja) 撮像装置および電子機器
WO2024038828A1 (ja) 光検出装置