JP7353121B2 - 半導体装置および機器 - Google Patents

半導体装置および機器 Download PDF

Info

Publication number
JP7353121B2
JP7353121B2 JP2019185458A JP2019185458A JP7353121B2 JP 7353121 B2 JP7353121 B2 JP 7353121B2 JP 2019185458 A JP2019185458 A JP 2019185458A JP 2019185458 A JP2019185458 A JP 2019185458A JP 7353121 B2 JP7353121 B2 JP 7353121B2
Authority
JP
Japan
Prior art keywords
opening
semiconductor device
joint
edge
joints
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019185458A
Other languages
English (en)
Other versions
JP2021061351A5 (ja
JP2021061351A (ja
Inventor
俊之 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019185458A priority Critical patent/JP7353121B2/ja
Priority to CN202011049822.0A priority patent/CN112635501B/zh
Priority to US17/038,177 priority patent/US11342293B2/en
Publication of JP2021061351A publication Critical patent/JP2021061351A/ja
Publication of JP2021061351A5 publication Critical patent/JP2021061351A5/ja
Application granted granted Critical
Publication of JP7353121B2 publication Critical patent/JP7353121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および機器に関する。
特許文献１に、素子や配線構造を有する２つの半導体部品を積層することによって、三次元構造の半導体装置を形成することが記載されている。この半導体装置では、２つの半導体部品のそれぞれの接合面に電極が形成され、この電極同士を接合することによって２つの半導体部品の素子が電気的に接続される。
特開２０１７－１２０９３９号公報
半導体部品の接合面の金属パッドは、一般にダマシン法として知られている配線形成技術を用いて形成されうる。例えば、半導体部品の接合面をなす絶縁層に溝を形成し、溝の上から銅メッキを行い、ＣＭＰ（化学的機械研磨）を用いて溝以外の銅を除去することによって、金属パッドが形成される。金属パッドの密度にばらつきがある面をＣＭＰによって研磨した場合に、密度が高い部分が過剰に研磨されうる。その結果、半導体部品の接合面が平坦にならず、２つの半導体部品を積層した場合に両者の間に内部空間が生じる場合がある。積層後、半導体部品をダイシングしたり半導体部品に開口を形成したりする際にこの内部空間が外部に通じてしまうと、大気中の水分や異物が内部空間に侵入し、金属パッドが腐食する恐れがある。本発明の一部の側面は、互いに積層された２つの半導体部品に囲まれた内部空間が外部に通ずることを抑制するための技術を提供することを目的とする。
上記課題に鑑みて、半導体装置であって、第１の絶縁層と、前記第１の絶縁層の第１の面に設けられた凹部に埋め込まれた複数の第１の金属パッドとを有する第１の半導体部品と、第２の絶縁層と、前記第２の絶縁層の第２の面に設けられた凹部に埋め込まれた複数の第２の金属パッドとを有する第２の半導体部品と、を備え、前記第１の半導体部品と前記第２の半導体部品とは、前記第１の面と前記第２の面とが対向するように互いに積層されており、前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合することによって複数の接合部が形成されており、前記半導体装置に、前記第１の絶縁層と前記第２の絶縁層との間の接合面を通る第１の開口および第２の開口が形成されており、前記半導体装置は、前記複数の接合部を取り囲むエッジを有し、前記第１の開口と前記第２の開口とは、前記半導体装置のエッジに沿って並んでおり、前記複数の接合部は、前記第１の開口と前記第２の開口との間にある第１の接合部を含み、前記エッジに平行な方向において前記第１の接合部と前記第１の開口との間には前記複数の接合部のいずれも位置せず、前記接合面において、前記エッジに平行な方向における前記第１の接合部の幅をＷｄとし、前記エッジに平行な方向における前記第１の開口の幅をＷｏとし、前記第１の開口と前記第２の開口との間の距離をＤｏｏとし、前記第１の開口と前記第１の接合部との間の距離をＤｏｄとし、前記第１の開口と前記エッジとの間の距離をＤｏｅとすると、Ｄｏｏ＜２×Ｗｏ、Ｄｏｅ＜２×Ｗｏ、かつＤｏｄ＞Ｗｄを満たすことを特徴とする半導体装置が提供される。
上記手段により、互いに積層された２つの半導体部品に囲まれた内部空間が外部に通ずることが抑制される。
本発明の実施形態に係る固体撮像装置の構造の例を説明する模式図。 本発明の実施形態に係る半導体装置の構造の例を説明する模式図。 本発明の実施形態に係る半導体装置の各部材のサイズの例を説明する模式図。 本発明の実施形態に係る半導体装置の製造方法の例を説明する模式図。 本発明の実施形態に係る半導体装置と比較例の半導体装置を対比する模式図。 本発明の別の実施形態に係る半導体装置の構造の例を説明する模式図。 本発明の別の実施形態に係る半導体装置の各部材のサイズの例を説明する模式図。 本発明の別の実施形態に係る半導体装置の構造の例を説明する模式図。 本発明の実施形態に係る機器を説明する模式図。
以下、添付図面を参照して実施形態を詳しく説明する。以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
＜第１の実施形態＞
図１を参照して、本発明の第１の実施形態に係る半導体装置１００の構造の例について説明する。図１は、半導体装置１００の平面図である。図１は、半導体装置１００の一例として光電変換装置（例えば、固体撮像装置）を示す。半導体装置１００は、その中央に、複数の画素１０３が２次元アレイ状に配置された画素領域１０２を有する。各画素１０３は、例えばフォトダイオードのような光電変換素子と、トランジスタのようなスイッチ素子とを含んでもよい。
半導体装置１００はさらに、複数の開口１０４を有する。図１では１つの開口１０４のみに参照符号を付しているが、この開口１０４と同一の形状を有する１６個の要素はすべて開口１０４である。開口１０４は、後述するように、半導体装置１００のボンディングパッドを露出する。複数の開口１０４の一部は、半導体装置１００の１つのエッジ１０１に沿って並んでいる。図１では、エッジ１０１に沿って８つの開口１０４が並んでいる。半導体装置１００のエッジは、半導体装置１００を個片化するために半導体ウエハをダイシングすることによって得られる。エッジ１０１に沿って並んだ開口１０４のそれぞれとエッジ１０１との間の距離は、画素領域１０２とエッジ１０１との間の距離よりも短い。また、複数の開口１０４の他の一部は、エッジ１０１とは反対側にあるエッジに沿って並んでいる。図１の例では、複数の開口１０４が２つのエッジに沿って配置されている。これに代えて、複数の開口１０４は１つのエッジのみに沿って配置されてもよいし、３つまたは４つのエッジに沿って配置されてもよい。
図２を参照して、半導体装置１００の構造の詳細について説明する。図２（ａ）は、図１の領域１０５における半導体装置１００の断面図を示す。図２（ｂ）は、半導体部品２１０と半導体部品２２０との間の接合面２００における半導体装置１００の構造を示す。図２（ａ）は、図２（ｂ）のＡ－Ａ’線における断面図である。
半導体装置１００は、半導体部品２１０と半導体部品２２０とを有する。半導体部品２１０のうち半導体部品２２０側の面を接合面２１４と呼ぶ。半導体部品２２０のうち半導体部品２１０側の面を接合面２２４と呼ぶ。半導体部品２１０と半導体部品２２０とは、接合面２１４と接合面２２４とが対向するように互いに積層された状態で接合されている。
半導体部品２１０は、半導体層２１１と、半導体層２１１の一方の面を覆う絶縁層２１２とを有する。半導体層２１１は、例えばシリコンなどの半導体で形成される。絶縁層２１２は、例えばシリコン化合物などの絶縁体で形成される。絶縁層２１２は複層膜であってもよく、例えばシリコン酸化物層、シリコン窒化物層およびシリコン炭化物層の３種のシリコン化合物層のうちの少なくとも２種のシリコン化合物層を含む複層膜であってもよい。半導体部品２１０に、回路素子および配線部材（いずれも不図示）が形成されている。回路素子や配線構造は既存の構成であってもよいため、その説明を省略する。半導体装置１００が光電変換装置である場合に、半導体部品２１０に光電変換部が設けられていてもよい。
絶縁層２１２のうち半導体層２１１から遠い方の面が半導体部品２１０の接合面２１４となる。接合面２１４に設けられた凹部に複数の金属パッド２１３が埋め込まれている。図２（ａ）では、１つの金属パッド２１３のみに参照符号を付しているが、半導体部品２１０において同じハッチングを付している部材はすべて金属パッド２１３である。金属パッド２１３は、絶縁層２１２の接合面２１４に形成された開口内に埋め込まれている。金属パッド２１３は、例えば銅などの金属で形成される。半導体部品２１０はさらに、絶縁層２１２内にボンディングパッド２０１ａ、２０１ｂを有する。ボンディングパッド２０１ａ、２０１ｂは、銅、アルミニウム、タングステンなどの金属で形成される。ボンディングパッド２０１ａ、２０１ｂは、配線層と同層の金属パターンの一部であってもよい。
半導体部品２２０は、半導体層２２１と、半導体層２２１の一方の面を覆う絶縁層２２２とを有する。半導体層２２１は、例えばシリコンなどの半導体で形成される。絶縁層２２２は、例えばシリコン化合物などの絶縁体で形成される。絶縁層２２２は複層膜であってもよく、例えばシリコン酸化物層、シリコン窒化物層およびシリコン炭化物層の３種のシリコン化合物層のうちの少なくとも２種のシリコン化合物層を含む複層膜であってもよい。半導体部品２２０に、回路素子および配線構造（いずれも不図示）が形成されている。回路素子や配線構造は既存の構成であってもよいため、その説明を省略する。半導体装置１００が光電変換装置である場合に、半導体部品２２０に、上述の光電変換部の電荷に基づく信号を処理する信号処理部が設けられていてもよい。
絶縁層２２２のうち半導体層２２１から遠い方の面が半導体部品２２０の接合面２２４となる。接合面２２４に設けられた凹部に複数の金属パッド２２３が埋め込まれている。図１では、１つの金属パッド２２３のみに参照符号を付しているが、半導体部品２２０において同じハッチングを付している部材はすべて金属パッド２２３である。金属パッドは、絶縁層２２２の接合面２２４に形成された開口内に埋め込まれている。金属パッド２１３は、例えば銅などの金属で形成される。
半導体装置１００に、半導体部品２２０の半導体層２２１側から、ボンディングパッド２０１ａを露出する開口１０４ａと、ボンディングパッド２０１ｂを露出する開口１０４ｂとが形成されている。開口１０４ａおよび１０４ｂは、複数の開口１０４のうちの隣り合う２つの開口である。開口１０４ａ、１０４ｂを通じてボンディングパッド２０１ａ、２０１ｂにボンディングワイヤ（不図示）が接続される。複数の開口１０４はいずれも接合面２００を通る。
接合面２００に、夫々が、複数の第１の金属パッド２１３の各々と複数の金属パッド２２３の各々とが互いに接合することによって形成される複数の接合部２３２が配置されている。複数の金属パッド２１３と複数の金属パッド２２３とは、１対１に対応していてもよい。これに代えて、金属パッド２２３に接合されない金属パッド２１３が存在してもよく、金属パッド２１３に接合されない金属パッド２２３が存在してもよい。以下では説明を簡単にするために、複数の金属パッド２１３と複数の金属パッド２２３とが１対１に対応しており、それらのすべてのペアが接合部２３２を形成するとする。すなわち、金属パッド２１３と接合部２３２とは１対１に対応し、金属パッド２２３と接合部２３２とは１対１に対応する。複数の接合部２３２は、半導体装置１００が有するエッジ（その一部にエッジ１０１を含む）によって取り囲まれている。
複数の接合部２３２は、通常の接合部と、ダミーの接合部とを含んでもよい。通常の接合部とは、電力供給または信号伝送に使用される接合部のことである。通常の接合部は、半導体部品２１０内の回路素子または配線部材および半導体部品２２０内の回路素子または配線部材に電気的に接続されてもよい。ダミーの接合部とは、電力供給および信号伝送の何れにも使用されない金属パッドのことである。ダミーの接合部は、半導体部品２１０内の回路素子または配線部材および半導体部品２２０内の回路素子または配線部材に電気的に接続されていなくてもよい。
複数の接合部２３２は、接合面２００にわたって全体的に配置されている。例えば、複数の接合部２３２の一部は、画素領域１０２に重なる領域に配置される。さらに、複数の接合部２３２の一部は、開口１０４ａと開口１０４ｂとの間の領域２０２に配置される。ただし、複数の接合部２３２は、開口１０４ａおよび１０４ｂとその付近とには配置されない。さらに、本実施形態で、複数の接合部２３２は、エッジ１０１の付近にも配置されない。エッジ１０１の付近とは、例えばエッジ１０１から開口１０４ａまでの距離と同程度の範囲であってもよい。複数の接合部２３２は、均一な密度（例えば、等間隔）で配置されてもよい。それによって、２つの半導体部品２１０、２２０の接合強度が高まる。
開口１０４ａと開口１０４ｂとの間の領域２０２とは、開口１０４ａおよび開口１０４ｂに外接する第１の共通外接線と、開口１０４ａおよび開口１０４ｂに外接する第２の共通外接線と、開口１０４ａと、開口１０４ｂと、で囲まれた領域である。共通外接線とは２つの開口１０４ａ、１０４ｂが接線に対して同じ側にある場合の接線である。２つの開口１０４ａ、１０４ｂが接線に対して逆の側にある場合の接線は共通内接線であり、共通外接線とは区別される。領域２０２において、第１の共通外接線と第２の共通外接線は互いに交差しない。開口１０４ａと開口１０４ｂとが合同であれば、第１の共通外接線と第２の共通外接線は平行でありうる。
図３を参照して、半導体装置１００の各要素のサイズの例について説明する。図３は、図２（ｂ）の一部に着目した図である。接合面２００における開口１０４ａの幅をＷｏとする。Ｗｏは、エッジ１０１に平行な方向における開口１０４ａの幅であってもよい。本明細書において、２つの方向が平行であるとは２つの方向のなす角が０度であることを示しているが、実施形態としては誤差を含んだ概念であってもよく、例えば互いに沿った２つの方向のなす角が５度以下であってもよい。開口１０４ａが長方形（正方形を含む）の輪郭を有する場合に、Ｗｏは、エッジ１０１に平行な方向の辺の長さであってもよい。開口１０４ａが正方形の輪郭を有する場合に、Ｗｏは、この正方形の１辺の長さであってもよい。他の開口１０４も開口１０４ａと同じサイズを有していてもよい。
接合面２００における接合部２３２の幅をＷｄとする。Ｗｄは、エッジ１０１に平行な方向における接合部２３２の幅であってもよい。接合部２３２が長方形（正方形を含む）の輪郭を有する場合に、Ｗｄは、エッジ１０１に平行な方向の辺の長さであってもよい。接合部２３２が正方形の輪郭を有する場合に、Ｗｄは、この正方形の１辺の長さであってもよい。
接合面２００における互いに隣接する２つの開口１０４ａ、１０４ｂの間の距離をＤｏｏとする。Ｄｏｏは、エッジ１０１に平行な方向における距離であってもよい。Ｄｏｏは、２つの開口１０４ａ、１０４ｂの間の最短距離であってもよい。
領域２０２に含まれる１つ以上の接合部２３２のうち、接合部２３２ａと開口１０４ａとの間には他の接合部２３２のいずれも位置しない。本例では、領域２０２に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部を接合部２３２ａと表す。ただし、領域２０２に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部が接合部２３２ａであることは必須ではない。接合部２３２ａと開口１０４ａとの間ではない位置であって、接合部２３２ａよりも開口１０４ａに近い位置に、他の接合部２３２を置くことも可能である。しかし、そのような接合部２３２ａよりも開口１０４ａに近い接合部２３２が、以下に説明するような接合部２３２の位置の条件を満足しない場合には、同条件を満足する場合に比べて得られる効果は低下しうる。そのため、接合部２３２ａは、領域２０２に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部であることが好ましい。接合面２００における開口１０４ａと接合部２３２ａとの間の距離をＤｏｄとする。Ｄｏｄは、エッジ１０１に平行な方向における距離であってもよい。Ｄｏｄは、開口１０４ａと接合部２３２ａとの間の最短距離であってもよい。
接合面２００における互いに隣接する２つの接合部２３２の間の距離をＳｄとする。互いに隣接する２つの接合部２３２は、エッジ１０１に平行な方向において隣り合っていてもよい。Ｓｄは、エッジ１０１に平行な方向における距離であってもよい。Ｓｄは、互いに隣接する２つの接合部２３２の間の最短距離であってもよい。
接合面２００における開口１０４ａとエッジ１０１との間の距離をＤｏｅとする。Ｄｏｅは、エッジ１０１に垂直な方向における距離であってもよい。本明細書において、２つの方向が直交するとは２つの方向のなす角が９０度であることを示しているが、実施形態としては誤差を含んだ概念であってもよく、例えば互いに交わる２つの方向のなす角が８５度以上９０度以下であってもよい。Ｄｏｏは、開口１０４ａとエッジ１０１との間の最短距離であってもよい。
本実施形態では、図１に示すように、複数の開口１０４の一部が半導体装置１００のエッジ１０１に沿って並んでいる。この状態を開口１０４に関する上述の長さを用いて、Ｄｏｏ＜２×ＷｏかつＤｏｅ＜２×Ｗｏと表してもよい。開口１０４ａの幅Ｗｏは、５０μｍ≦Ｗｏ≦２００μｍを満たしてもよく、８０μｍ≦Ｗｏ≦１２０μｍを満たしてもよく、例えば１００μｍであってもよい。開口１０４ａ、１０４ｂの間の距離Ｄｏｏは、５０μｍ≦Ｄｏｏ≦２５０μｍを満たしてもよく、１２０μｍ≦Ｄｏｏ≦１６０μｍを満たしてもよく、例えば１４０μｍであってもよい。開口１０４ａと開口１０４ｂとの間に十分な個数の接合部２３２を配置するために、Ｗｏ＜Ｄｏｏを満たしてもよい。開口１０４ａとエッジ１０１との間の距離Ｄｏｅは、５０μｍ≦Ｄｏｅ≦２００μｍを満たしてもよく、７０μｍ≦Ｄｏｅ≦１５０μｍを満たしてもよく、Ｄｏｅ≦Ｄｏｏを満たしてもよい。
接合部２３２の幅Ｗｄは、１μｍ≦Ｗｄ≦１０μｍを満たしてもよく、１μｍ≦Ｗｄ≦５μｍを満たしてもよく、例えば３μｍであってもよい。接合部２３２の間の距離Ｓｄは、１μｍ≦Ｓｄ≦１０μｍを満たしてもよく、１μｍ≦Ｓｄ≦５μｍを満たしてもよく、例えば３μｍであってもよい。このようなサイズであれば、領域２０２のような小さい領域に複数の接合部２３２を均一な密度で配置することが容易となる。これによって、領域２０２における半導体部品２１０、２２０の接合強度が高まる。また、この接合面２１４、２２４と接合強度との観点から、接合部２３２の密度は０．３未満であってもよく、すなわちＷｄ２／（Ｗｄ＋Ｓｄ）２＜０．３を満たしてもよい。
後述するように、Ｄｏｄが小さすぎると、２つの半導体部品２１０、２２０の間に形成された内部空間が開口１０４ａに通ずる恐れがある。そこで、Ｄｏｄ＞Ｗｄを満たしてもよく、Ｄｏｄ≧Ｗｄ＋Ｓｄを満たしてもよい。また、開口１０４ａ付近での接合強度を高めるために、Ｄｏｄ＜Ｄｏｏ／４を満たしてもよく、Ｄｏｄ＜３×（Ｗｄ＋Ｓｄ）を満たしてもよく、Ｄｏｄ≦２×（Ｗｄ＋Ｓｄ）を満たしてもよい。３μｍ＜Ｄｏｄ≦３０μｍを満たしてもよく、６μｍ≦Ｄｏｄ≦２０μｍを満たしてもよく、９μｍ≦Ｄｏｄ≦１２μｍを満たしてもよい。例えば、Ｗｄ＝Ｓｄ＝３μｍにおいて、９μｍ≦Ｄｏｄ≦１２μｍを満たす場合には、１．５×（Ｗｄ＋Ｓｄ）≦Ｄｏｄ≦２×（Ｗｄ＋Ｓｄ）を満たすことになる。開口１０４ａと開口１０４ｂとの間に十分な個数の接合部２３２を配置するために、Ｄｏｏ＞１０×（Ｗｄ＋Ｓｄ）を満たしてもよい。例えば、開口１０４ａと開口１０４ｂとの間において、開口１０４ａと開口１０４ｂとを結ぶ方向に沿って５個以上の接合部２３２を配置することができる。さらに、開口１０４ａと開口１０４ｂとの間において、開口１０４ａと開口１０４ｂとを結ぶ方向に沿って１０個以上の接合部２３２を配置することができる。
上述の例では、開口１０４ａと接合部２３２ａとの関係について説明した。他の開口と他の接合部とについても同様の関係が成り立ってもよい。例えば、領域２０２に含まれる１つ以上の接合部２３２のうち開口１０４ｂに最も近い接合部を接合部２３２ａ’と表す。接合部２３２ａ’は、領域２０２に含まれる１つ以上の接合部２３２のうち、開口１０４ａとの間に他の接合部２３２のいずれも位置しない接合部２３２の一例である。開口１０４ｂと接合部２３２ａ’との間にも、開口１０４ａと接合部２３２ａと同様の関係が成り立ってもよい。その際に、Ｗｄ，Ｗｏ、Ｄｏｄ、Ｄｏｏ、ＤｏｅをそれぞれＷｄ’，Ｗｏ’、Ｄｏｄ’、Ｄｏｏ’、Ｄｏｅ’と読み替えてもよい。さらに、Ｗｄとは別の方向における接合部２３２の幅をＷｄ”と表してもよい。
図４を参照して、半導体装置１００の製造方法の例について説明する。図４の各図は、図２（ａ）の断面図の一部に着目した部分に対応する。図４（ａ）に示すように、回路素子が形成された半導体層２１１に絶縁層２１２を形成する。絶縁層２１２には、ボンディングパッド２０１ａと、配線層（不図示）とが埋設されている。その後、絶縁層２１２の表面に、複数の金属パッド２１３を形成するための溝４０１を形成する。溝４０１は、例えばフォトリソグラフィおよびドライエッチングによって形成される。同様に、回路素子が形成された半導体層２２１に絶縁層２２２を形成する。絶縁層２２２は、配線層（不図示）が埋設されている。その後、絶縁層２２２の表面に、複数の金属パッド２２３を形成するための溝４０２を形成する。
続いて、図４（ｂ）に示すように、絶縁層２１２の表面を金属層４０３で覆う。金属層４０３は例えば銅で形成される。金属層４０３は、例えばスパッタリングによってシード層を形成した後、メッキを用いてシード層を十分な膜厚に成長することによって形成される。金属層４０３の一部は溝４０１に入り込む。同様に、絶縁層２２２の表面を金属層４０４で覆う。
続いて、図４（ｃ）に示すように、金属層４０３に対してＣＭＰを行うことによって、金属層４０３のち溝４０１に入り込んだ部分以外を除去する。これによって、金属層４０３の残った部分が複数の金属パッド２１３となる。絶縁層２１２のうち溝４０１が形成された領域は溝４０１が形成されていない領域に比べて研磨速度が高いため、金属パッド２１３が形成された領域はその他の領域に比べて絶縁層２１２の厚さが薄くなる。このような研磨量のばらつきはエロ―ジョンと呼ばれうる。図４（ｃ）では、説明のために、絶縁層２１２の厚さのばらつきを強調している。同様に、金属層４０４に対してＣＭＰを行うことによって、金属層４０４のち溝４０２に入り込んだ部分以外を除去する。これによって、金属層４０４の残った部分が複数の金属パッド２２３となる。絶縁層２２２においても、金属パッド２２３が形成された領域はその他の領域に比べて絶縁層２２２の厚さが薄くなる。
続いて、図４（ｄ）に示すように、複数の金属パッド２１３と複数の金属パッド２２３とが互いに接合するように、絶縁層２１２と絶縁層２２２とを互いに積層する。その後、熱処理を行うことによって、金属パッド２１３、２２３が膨張し、金属パッド２１３と金属パッド２２３とが互いに接合する。これによって、複数の接合部２３２が形成される。絶縁層２１２、２２２の表面はほとんど膨張しないため、絶縁層２１２と絶縁層２２２との間に内部空間４０５が形成される。この内部空間４０５は、絶縁層２１２と絶縁層２２２とによって全体的に覆われている。複数の接合部２３２の一部は内部空間４０５に面している。その後、半導体層２１１、２２１に対してＣＭＰ等を行うことによって、これらを所望の厚さにしてもよい。
続いて、図４（ｅ）に示すように、半導体層２２１側から、ボンディングパッド２０１ａを露出するように開口１０４ａを形成する。この開口１０４ａは、接合面２００を通る。その後、このように形成された半導体装置を個片化することによって、半導体装置１００が形成される。
図５を参照して、本実施形態の効果について説明する。図５（ａ）は、図４（ｅ）に対応する。図５（ｂ）は、比較例に係る構造を示す。図５（ａ）に示す本実施形態に係る構造では、開口１０４ａと、接合部２３２ａとの間の距離Ｄｏｄがある程度大きい（具体的に、Ｄｏｄ＞Ｗｄ）。そのため、開口１０４ａが内部空間４０５に通じておらず（すなわち、絶縁層２１２および絶縁層２２２によって分断されており）、開口１０４ａから内部空間４０５に水分や異物が侵入されにくい。その結果、接合部２３２の腐食が抑制される。
一方、図５（ｂ）に示す比較例に係る構造では、開口１０４ａと、これに隣接する接合部２３２との間の距離Ｄｏｄが小さい（具体的に、Ｄｏｄ＜Ｗｄ）。そのため、開口１０４ａが内部空間４０５に通じてしまい、開口１０４ａから内部空間４０５に水分や異物が侵入されやすい。その結果、接合部２３２の腐食が発生する。
以上のように、本実施形態によれば、互いに隣接する２つの開口１０４の間に接合部２３２を配置しつつ、エロ―ジョンに起因する内部空間４０５が開口１０４ａに通ずることを抑制できる。したがって、２つの半導体部品２１０、２２０の接合強度を向上しつつ、接合部２３２の腐食による劣化を抑制でき、その結果、高品質で安価な半導体装置１００を提供できる。
＜第２の実施形態＞
図６を参照して、本発明の第２の実施形態に係る半導体装置６００の構造の例について説明する。半導体装置６００のうち、半導体装置１００と同様の構成要素については重複する説明を省略する。すなわち、別段の記載がない限り、半導体装置１００についての上述の説明は半導体装置６００に対しても当てはまる。
図６（ａ）は、図１の領域１０５における半導体装置６００の断面図を示す。図６（ｂ）は、半導体部品２１０と半導体部品２２０との間の接合面２００における半導体装置６００の構造を示す。図６（ａ）は、図６（ｂ）のＢ－Ｂ’線における断面図である。
複数の接合部２３２は、接合面２００にわたって全体的に配置されている。例えば、複数の接合部２３２の一部は、画素領域１０２に重なる領域に配置される。本実施形態では、複数の接合部２３２の一部は、開口１０４ａとエッジ１０１との間の領域６０１に配置される。ただし、複数の接合部２３２は、開口１０４ａおよび１０４ｂとその付近とには配置されない。また、複数の接合部２３２の一部は、開口１０４ａと開口１０４ｂとの間の領域２０２に配置されない。開口１０４ａとエッジ１０１との間の領域６０１とは、エッジ１０１に直交し開口１０４ａに外接する２本の外接線と、開口１０４ａと、エッジ１０１と、で囲まれた領域である。
図７を参照して、半導体装置６００の各要素のサイズの例について説明する。図７は、図６（ｂ）の一部に着目した図である。接合面２００における開口１０４ａの幅をＷｏとする。Ｗｏは、エッジ１０１に垂直な方向における開口１０４ａの幅であってもよい。開口１０４ａが長方形（正方形を含む）の輪郭を有する場合に、Ｗｏは、エッジ１０１に垂直な方向の辺の長さであってもよい。開口１０４ａが正方形の輪郭を有する場合に、Ｗｏは、この正方形の１辺の長さであってもよい。他の開口１０４も開口１０４ａと同じサイズを有していてもよい。
接合面２００における接合部２３２の幅をＷｄとする。Ｗｄは、エッジ１０１に垂直な方向における接合部２３２の幅であってもよい。接合部２３２が長方形（正方形を含む）の輪郭を有する場合に、Ｗｄは、エッジ１０１に垂直な方向の辺の長さであってもよい。接合部２３２が正方形の輪郭を有する場合に、Ｗｄは、この正方形の１辺の長さであってもよい。
領域６０１に含まれる１つ以上の接合部２３２のうち、接合部２３２ｂとエッジ１０１との間には他の接合部２３２のいずれも位置しない。本例では、領域６０１に含まれる１つ以上の接合部２３２のうちエッジ１０１に最も近い接合部を接合部２３２ｂと表す。ただし、領域２０２に含まれる１つ以上の接合部２３２のうちエッジ１０１に最も近い接合部が接合部２３２ｂであることは必須ではない。接合部２３２ｂとエッジ１０１との間ではない位置であって、接合部２３２ｂよりもエッジ１０１に近い位置に、他の接合部２３２を置くことも可能である。しかし、そのような接合部２３２ｂよりもエッジ１０１に近い接合部２３２が、以下に説明するような接合部２３２の位置の条件を満足しない場合には、同条件を満足する場合に比べて得られる効果は低下しうる。そのため、接合部２３２ｂは、領域６０１に含まれる１つ以上の接合部２３２のうちエッジ１０１に最も近い接合部であることが好ましい。接合面２００におけるエッジ１０１と接合部２３２ｂとの間の距離をＤｅｄとする。Ｄｅｄは、エッジ１０１に垂直な方向における距離であってもよい。Ｄｅｄは、エッジ１０１と接合部２３２ｂとの間の最短距離であってもよい。
領域６０１に含まれる１つ以上の接合部２３２のうち、接合部２３２ｃと開口１０４ａとの間には他の接合部２３２のいずれも位置しない。本例では、領域６０１に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部を接合部２３２ｃと表す。ただし、領域６０１に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部が接合部２３２ｃであることは必須ではない。接合部２３２ｃと開口１０４ａとの間ではない位置であって、接合部２３２ｃよりも開口１０４ａに近い位置に、他の接合部２３２を置くことも可能である。しかし、そのような接合部２３２ｃよりも開口１０４ａに近い接合部２３２が、以下に説明するような接合部２３２の位置の条件を満足しない場合には、同条件を満足する場合に比べて得られる効果は低下しうる。そのため、接合部２３２ｃは、領域２０２に含まれる１つ以上の接合部２３２のうち開口１０４ａに最も近い接合部であることが好ましい。接合面２００における開口１０４ａと接合部２３２ｃとの間の距離をＤｏｄとする。Ｄｏｄは、エッジ１０１に垂直な方向における距離であってもよい。Ｄｏｄは、開口１０４ａと接合部２３２ｃとの間の最短距離であってもよい。
接合面２００における互いに隣接する２つの接合部２３２の間の距離をＳｄとする。互いに隣接する２つの接合部２３２は、エッジ１０１に垂直な方向において隣り合ってもよい。Ｓｄは、エッジ１０１に垂直な方向における距離であってもよい。Ｓｄは、互いに隣接する２つの接合部２３２の間の最短距離であってもよい。
接合面２００における開口１０４ａとエッジ１０１との間の距離をＤｏｅとする。Ｄｏｅは、エッジ１０１に垂直な方向における距離であってもよい。Ｄｏｅは、開口１０４ａとエッジ１０１との間の最短距離であってもよい。
本実施形態では、図１に示すように、複数の開口１０４の一部が半導体装置１００のエッジ１０１に沿って並んでいる。この状態を開口１０４に関する上述の長さを用いて、Ｄｏｏ＜２×ＷｏかつＤｏｅ＜２×Ｗｏと表してもよい。開口１０４ａの幅Ｗｏは、５０μｍ≦Ｗｏ≦２００μｍを満たしてもよく、８０μｍ≦Ｗｏ≦１２０μｍを満たしてもよく、例えば１００μｍであってもよい。開口１０４ａ、１０４ｂの間の距離Ｄｏｏは、５０μｍ≦Ｄｏｏ≦２５０μｍを満たしてもよく、１２０μｍ≦Ｄｏｏ≦１６０μｍを満たしてもよく、例えば１４０μｍであってもよい。開口１０４ａと開口１０４ｂとの間に十分な個数の接合部２３２を配置するために、Ｗｏ＜Ｄｏｏを満たしてもよい。
接合部２３２の幅Ｗｄは、１μｍ≦Ｗｄ≦１０μｍを満たしてもよく、１μｍ≦Ｗｄ≦５μｍを満たしてもよく、例えば３μｍであってもよい。接合部２３２の間の距離Ｓｄは、１μｍ≦Ｓｄ≦１０μｍを満たしてもよく、１μｍ≦Ｓｄ≦５μｍを満たしてもよく、例えば３μｍであってもよい。このようなサイズであれば、領域６０１のような小さい領域に複数の接合部２３２を均一な密度で配置することが容易となる。これによって、領域６０１における半導体部品２１０、２２０の接合強度が高まる。また、この接合面２１４、２２４と接合強度との観点から、接合部２３２の密度は０．３未満であってもよく、すなわちＷｄ２／（Ｗｄ＋Ｓｄ）２＜０．３を満たしてもよい。
上述したように、Ｄｏｄが小さすぎると、２つの半導体部品２１０、２２０の間に形成された内部空間が開口１０４ａに通ずる恐れがある。そこで、Ｄｏｄ＞Ｗｄを満たしてもよく、Ｄｏｄ＞Ｗｄ＋Ｓｄを満たしてもよい。また、開口１０４ａ付近での接合強度を高めるために、Ｄｏｄ＜Ｄｏｅ／４を満たしてもよく、Ｄｏｄ＜３×（Ｗｄ＋Ｓｄ）を満たしてもよく、さらに、Ｄｏｄ≦２×（Ｗｄ＋Ｓｄ）を満たしてもよい。３μｍ＜Ｄｏｄ≦３０μｍを満たしてもよく、６μｍ≦Ｄｏｄ≦２０μｍを満たしてもよく、９μｍ≦Ｄｏｄ≦１２μｍを満たしてもよい。例えば、Ｗｄ＝Ｓｄ＝３μｍにおいて、９μｍ≦Ｄｏｄ≦１２μｍを満たす場合には、１．５×（Ｗｄ＋Ｓｄ）≦Ｄｏｄ≦２×（Ｗｄ＋Ｓｄ）を満たすことになる。開口１０４ａとエッジ１０１との間に十分な個数の接合部２３２を配置するために、Ｄｏｅ＞１０×（Ｗｄ＋Ｓｄ）を満たしてもよい。例えば、開口１０４ａとエッジ１０１との間において、開口１０４ａとエッジ１０１とを結ぶ方向に沿って５個以上の接合部２３２を配置することができる。さらに、開口１０４ａとエッジ１０１との間において、開口１０４ａとエッジ１０１とを結ぶ方向に沿って１０個以上の接合部２３２を配置することができる。
同様に、Ｄｅｄが小さすぎると、２つの半導体部品２１０、２２０の間に形成された内部空間がエッジ１０１に通ずる恐れがある。そこで、Ｄｅｄ＞Ｗｄを満たしてもよく、Ｄｅｄ≧Ｗｄ＋Ｓｄを満たしてもよい。また、開口１０４ａ付近での接合強度を高めるために、Ｄｅｄ＜Ｄｏｅを満たしてもよく、Ｄｅｄ＜Ｄｏｅ／４を満たしてもよい。さらに、開口１０４ａ付近での接合強度を高めるために、Ｄｅｄ＜３×（Ｗｄ＋Ｓｄ）を満たしてもよく、Ｄｅｄ＜２×（Ｗｄ＋Ｓｄ）を満たしてもよい。３μｍ＜Ｄｅｄ≦３０μｍを満たしてもよく、６μｍ≦Ｄｅｄ≦２０μｍを満たしてもよく、９μｍ≦Ｄｅｄ≦１２μｍを満たしてもよい。開口１０４ａとエッジ１０１との間に十分な個数の接合部２３２を配置するために、Ｄｏｅ＞１０×（Ｗｄ＋Ｓｄ）を満たしてもよい。例えば、開口１０４ａとエッジ１０１との間において、開口１０４ａとエッジ１０１を結ぶ方向に沿って５個以上の接合部２３２を配置することができる。さらに、開口１０４ａとエッジ１０１との間において、開口１０４ａと開口１０４ｂとを結ぶ方向に沿って１０個以上の接合部２３２を配置することができる。
以上のように、本実施形態によれば、互いに隣接する２つの開口１０４の間に接合部２３２を配置しつつ、エロ―ジョンに起因する内部空間が開口１０４ａ又はエッジ１０１に通ずることを抑制できる。したがって、２つの半導体部品２１０、２２０の接合強度を向上しつつ、接合部２３２の腐食による劣化を抑制でき、その結果、高品質で安価な半導体装置１００を提供できる。
＜第３の実施形態＞
図８を参照して、本発明の第３の実施形態に係る半導体装置８００の構造の例について説明する。半導体装置８００のうち、半導体装置１００又は６００と同様の構成要素については重複する説明を省略する。すなわち、別段の記載がない限り、半導体装置１００又は６００についての上述の説明は半導体装置８００に対しても当てはまる。
図８は、半導体部品２１０と半導体部品２２０との間の接合面２００のうち図１の領域１０５における半導体装置８００の構造を示す。複数の接合部２３２は、接合面２００にわたって全体的に配置されている。例えば、複数の接合部２３２の一部は、画素領域１０２に重なる領域に配置される。さらに、複数の接合部２３２の一部は、開口１０４ａと開口１０４ｂとの間の領域２０２に配置される。また、複数の接合部２３２の一部は、開口１０４ａとエッジ１０１との間の領域６０１に配置される。ただし、複数の接合部２３２は、開口１０４ａおよび１０４ｂとその付近とには配置されない。半導体装置８００の断面構造は第１の実施形態および第２の実施形態と同様であるため省略する。
＜一般的な実施形態＞
上述の第１の実施形態から第３の実施形態は、以下のように一般化できる。半導体装置は、接合面２００に交差する面（以下、交差面と呼ぶ）を有する。交差面、第１の実施形態では、接合面２００を通る開口１０４に面する面である。また、交差面は、第２の実施形態では、半導体装置６００のエッジ１０１、または接合面２００を通る開口１０４に面する面である。複数の接合部２３２のうち、交差面に最も近い接合部を直近接合部と呼ぶ。接合面２００において、直近接合部の幅をＷｄとし、交差面と直近接合部との間の距離をＤｆｄとし、複数の接合部２３２のうち隣り合う２つの接合部の間隔をＳｄとすると、Ｗｄ＜Ｄｆｄおよび／またはＤｆｄ＜３×（Ｗｄ＋Ｓｄ）を満たす。Ｗｄ＋Ｓｄ≦Ｄｆｄを満たしてもよく、Ｄｆｄ≦２×（Ｗｄ＋Ｓｄ）を満たしてもよい。Ｄｆｄは、第１の実施形態ではＤｏｄに一致（Ｄｆｄ＝Ｄｏｄ）し、第２の実施形態ではＤｏｄ又はＤｅｄに一致（Ｄｆｄ＝ＤｏｄまたはＤｅｄ）する。また、絶縁層の一部を介して互いに対向する２つ交差面の間の距離をＤｆｆとすると、Ｄｆｄ＜Ｄｆｆを満たしうる。Ｄｆｆは、第１の実施形態ではＤｏｏに一致（Ｄｆｆ＝Ｄｏｏ）し、第２の実施形態ではＤｏｅに一致（Ｄｆｆ＝Ｄｏｅ）する。第１の実施形態に示した図３にはエッジ１０１とエッジ１０１への直近接合部との距離Ｄｆｄを記載しており、エッジ１０１とエッジ１０１への直近接合部との関係において、Ｗｄ＜Ｄｆｄを満たし、さらに、Ｄｆｄ＜Ｄｆｆ（Ｄｆｄ＜Ｄｏｅ）を満たす。第２の実施形態においては、エッジ１０１とエッジ１０１への直近接合部との関係において、Ｗｄ＜Ｄｆｄを満たし、Ｄｆｄ＜Ｄｆｆを満たし、さらに、Ｄｆｄ＜３×（Ｗｄ＋Ｓｄ）を満たす。
＜その他の実施形態＞
以下、図９が示す、半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述の半導体装置１００、６００および８００のいずれかであってもよい。半導体装置９３０は、半導体デバイス９１０と、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子（ボンディングパッド２０１ａ、２０１ｂ）とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、および機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。
処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えてもよい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。
また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。
また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、分析測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨の記載があれば、「ＡはＢでない」旨の記載を省略しても、本明細書は「ＡはＢでない」旨を開示しているものとする。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢでない」場合を考慮していることが前提だからである。
発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
１００ 半導体装置、２１０ 半導体部品、２２０ 半導体部品、２１３ 金属パッド

Claims (21)

  1. 半導体装置であって、
    第１の絶縁層と、前記第１の絶縁層の第１の面に設けられた凹部に埋め込まれた複数の第１の金属パッドとを有する第１の半導体部品と、
    第２の絶縁層と、前記第２の絶縁層の第２の面に設けられた凹部に埋め込まれた複数の第２の金属パッドとを有する第２の半導体部品と、を備え、
    前記第１の半導体部品と前記第２の半導体部品とは、前記第１の面と前記第２の面とが対向するように互いに積層されており、
    前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合することによって複数の接合部が形成されており、
    前記半導体装置に、前記第１の絶縁層と前記第２の絶縁層との間の接合面を通る第１の開口および第２の開口が形成されており、
    前記半導体装置は、前記複数の接合部を取り囲むエッジを有し、
    前記第１の開口と前記第２の開口とは、前記半導体装置のエッジに沿って並んでおり、
    前記複数の接合部は、前記第１の開口と前記第２の開口との間にある第１の接合部を含み、前記エッジに平行な方向において前記第１の接合部と前記第１の開口との間には前記複数の接合部のいずれも位置せず、
    前記接合面において、前記エッジに平行な方向における前記第１の接合部の幅をＷｄとし、前記エッジに平行な方向における前記第１の開口の幅をＷｏとし、前記第１の開口と前記第２の開口との間の距離をＤｏｏとし、前記第１の開口と前記第１の接合部との間の距離をＤｏｄとし、前記第１の開口と前記エッジとの間の距離をＤｏｅとすると、
    Ｄｏｏ＜２×Ｗｏ、Ｄｏｅ＜２×Ｗｏ、かつＤｏｄ＞Ｗｄ
    を満たすことを特徴とする半導体装置。
  2. 前記接合面において、前記複数の接合部のうち前記エッジに平行な方向において前記第１の接合部に隣り合う別の接合部と前記第１の接合部との間隔をＳｄとすると、Ｄｏｏ＞１０×（Ｗｄ＋Ｓｄ）をさらに満たすことを特徴とする請求項１に記載の半導体装置。
  3. 前記接合面において、前記複数の接合部のうち前記第１の接合部に隣り合う別の接合部と前記第１の接合部との間隔をＳｄとすると、Ｄｏｄ＜３×（Ｗｄ＋Ｓｄ）をさらに満たすことを特徴とする請求項１または２に記載の半導体装置。
  4. Ｄｏｄ＜Ｄｏｏ／４をさらに満たすことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記複数の接合部は、前記第１の開口と前記第２の開口との間において、前記第１の開口と前記第２の開口とを結ぶ方向に沿って並ぶ５個以上の接合部を含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第１の接合部は、前記複数の接合部のうちで前記第１の開口と前記第２の開口との間において前記第１の開口に最も近い接合部であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記複数の接合部は、前記第１の開口と前記第２の開口との間にある第２の接合部を含み、前記第２の接合部と前記第２の開口との間には前記複数の接合部のいずれも位置せず、
    前記接合面において、前記エッジに平行な方向における前記第２の接合部の幅をＷｄ’とし、前記エッジに平行な方向における前記第２の開口の幅をＷｏ’とし、前記第２の開口と前記第２の接合部との間の距離をＤｏｄ’とし、前記第２の開口と前記エッジとの間の距離をＤｏｅ’とすると、
    Ｄｏｏ＜２×Ｗｏ’、Ｄｏｅ’＜２×Ｗｏ’、かつＤｏｄ’＞Ｗｄ’
    を満たすことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記第２の接合部は、前記複数の接合部のうちで前記第１の開口と前記第２の開口との間において前記第２の開口に最も近い接合部であることを特徴とする請求項７に記載の半導体装置。
  9. Ｗｏ＜Ｄｏｏをさらに満たすことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記接合面において、前記複数の接合部のうちの１つの接合部の前記エッジに垂直な方向における幅をＷｄ”とし、前記エッジと前記１つの接合部との間の距離をＤｆｄとすると、
    Ｗｄ”＜Ｄｆｄ
    を満たすことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 半導体装置であって、
    第１の絶縁層と、前記第１の絶縁層の第１の面に設けられた凹部に埋め込まれた複数の第１の金属パッドとを有する第１の半導体部品と、
    第２の絶縁層と、前記第２の絶縁層の第２の面に設けられた凹部に埋め込まれた複数の第２の金属パッドとを有する第２の半導体部品と、を備え、
    前記第１の半導体部品と前記第２の半導体部品とは、前記第１の面と前記第２の面とが対向するように互いに積層されており、
    前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合することによって複数の接合部が形成されており、
    前記半導体装置に、前記第１の絶縁層と前記第２の絶縁層との間の接合面を通る開口が形成されており、
    前記半導体装置は、前記複数の接合部を取り囲むエッジを有し、
    前記複数の接合部は、前記開口と前記エッジとの間にある第１の接合部を含み、前記エッジに垂直な方向において前記第１の接合部と前記開口との間には前記複数の接合部のいずれも位置せず、
    前記接合面において、前記エッジに垂直な方向における前記第１の接合部の幅をＷｄとし、前記エッジに垂直な方向における前記開口の幅をＷｏとし、前記開口と前記エッジとの間の距離をＤｏｅとし、前記開口と前記第１の接合部との間の距離をＤｏｄとすると、
    Ｄｏｅ＜２×ＷｏかつＤｏｄ＞Ｗｄ
    を満たすことを特徴とする半導体装置。
  12. 前記接合面において、前記複数の接合部のうち前記第１の接合部に隣り合う別の接合部と前記第１の接合部との間隔をＳｄとすると、Ｄｏｅ＞１０×（Ｗｄ＋Ｓｄ）をさらに満たすことを特徴とする請求項１１に記載の半導体装置。
  13. 前記接合面において、前記複数の接合部のうち前記エッジに垂直な方向において前記第１の接合部に隣り合う別の接合部と前記第１の接合部との間隔をＳｄとすると、Ｄｏｄ＜３×（Ｗｄ＋Ｓｄ）をさらに満たすことを特徴とする請求項１１または１２に記載の半導体装置。
  14. Ｄｏｄ＜Ｄｏｅ／４を満たすことを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置。
  15. 前記複数の接合部は、前記開口と前記エッジとの間において、前記開口と前記エッジとを結ぶ方向に沿って並ぶ５個以上の接合部を含むことを特徴とする請求項１１乃至１４のいずれか１項に記載の半導体装置。
  16. 前記第１の接合部は、前記複数の接合部のうちで前記開口と前記エッジとの間において前記開口に最も近い接合部であることを特徴とする請求項１１乃至１５のいずれか１項に記載の半導体装置。
  17. 前記複数の接合部は、前記開口と前記エッジとの間にある第２の接合部を含み、前記第２の接合部と前記エッジとの間には前記複数の接合部のいずれも位置せず、
    前記接合面において、前記エッジに垂直な方向における前記第２の接合部の幅をＷｄ’とし、前記エッジと前記第２の接合部との間の距離をＤｅｄとし、前記複数の接合部のうちで前記第２の接合部に隣り合う接合部と前記第２の接合部との間隔をＳｄ’とすると、
    Ｄｅｄ＜３×（Ｗｄ’＋Ｓｄ’）
    をさらに満たすことを特徴とする請求項１１乃至１５のいずれか１項に記載の半導体装置。
  18. Ｗｄ２／（Ｗｄ＋Ｓｄ）２＜０．３をさらに満たすことを特徴とする請求項２、３、１２および１３の何れか１項に記載の半導体装置。
  19. ５０μｍ≦Ｗｏ≦２００μｍ、および、１μｍ≦Ｗｄ≦１０μｍをさらに満たすことを特徴とする請求項１乃至１８の何れか１項に記載の半導体装置。
  20. 前記半導体装置は光電変換装置であることを特徴とする請求項１乃至１９の何れか１項に記載の半導体装置。
  21. 請求項１乃至２０のいずれか１項に記載の半導体装置と、
    前記半導体装置に対応する光学装置、
    前記半導体装置を制御する制御装置、
    前記半導体装置から得られた情報を処理する処理装置、
    前記半導体装置から得られた情報を表示する表示装置、
    前記半導体装置から得られた情報を記憶する記憶装置、および
    前記半導体装置から得られた情報に基づいて動作する機械装置、
    の６つのうちの少なくともいずれかと、を備える機器。
JP2019185458A 2019-10-08 2019-10-08 半導体装置および機器 Active JP7353121B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019185458A JP7353121B2 (ja) 2019-10-08 2019-10-08 半導体装置および機器
CN202011049822.0A CN112635501B (zh) 2019-10-08 2020-09-29 半导体装置和设备
US17/038,177 US11342293B2 (en) 2019-10-08 2020-09-30 Semiconductor apparatus and equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019185458A JP7353121B2 (ja) 2019-10-08 2019-10-08 半導体装置および機器

Publications (3)

Publication Number Publication Date
JP2021061351A JP2021061351A (ja) 2021-04-15
JP2021061351A5 JP2021061351A5 (ja) 2022-10-05
JP7353121B2 true JP7353121B2 (ja) 2023-09-29

Family

ID=75275202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019185458A Active JP7353121B2 (ja) 2019-10-08 2019-10-08 半導体装置および機器

Country Status (3)

Country Link
US (1) US11342293B2 (ja)
JP (1) JP7353121B2 (ja)
CN (1) CN112635501B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800725B1 (en) * 2020-01-20 2023-10-24 Monolithic 3D Inc. 3D semiconductor devices and structures with electronic circuit units

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035413A (ja) 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置
JP2012019147A (ja) 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012256736A (ja) 2011-06-09 2012-12-27 Sony Corp 半導体装置
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
JP2019153675A (ja) 2018-03-02 2019-09-12 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155874B1 (ko) 1995-08-31 1998-12-01 김광호 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3425582B2 (ja) 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3719650B2 (ja) 2000-12-22 2005-11-24 松下電器産業株式会社 半導体装置
JP2002198419A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法、半導体装置の設計方法
US6617663B2 (en) 2001-03-05 2003-09-09 Seiko Epson Corporation Methods of manufacturing semiconductor devices
US6638863B2 (en) 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP2003224098A (ja) 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
CA2479873A1 (en) 2002-04-12 2003-10-23 Acm Research, Inc. Electropolishing and electroplating methods
JP3536104B2 (ja) 2002-04-26 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
JP2004153015A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
KR20040093277A (ko) * 2003-04-29 2004-11-05 매그나칩 반도체 유한회사 버팅콘택을 포함하여 구성된 퓨즈를 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법
WO2004097916A1 (ja) 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
KR100546354B1 (ko) 2003-07-28 2006-01-26 삼성전자주식회사 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자
JP4615846B2 (ja) 2003-11-14 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4191110B2 (ja) 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006165040A (ja) 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及び半導体装置のパターン設計方法
JP2006339406A (ja) 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置
JP2007250705A (ja) 2006-03-15 2007-09-27 Nec Electronics Corp 半導体集積回路装置及びダミーパターンの配置方法
JP2007251070A (ja) * 2006-03-18 2007-09-27 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007294783A (ja) 2006-04-27 2007-11-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置の設計支援システム
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
JP2008041984A (ja) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009147150A (ja) 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2010287638A (ja) 2009-06-10 2010-12-24 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
JP6342033B2 (ja) 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP5843475B2 (ja) 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5693060B2 (ja) 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
WO2012161044A1 (ja) 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
JP5837783B2 (ja) 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7058479B2 (ja) 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
US11127773B2 (en) * 2017-04-04 2021-09-21 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP7037547B2 (ja) * 2017-04-04 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2019114595A (ja) 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
JP2019140237A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および撮像システム
CN108511475B (zh) * 2018-05-17 2023-10-10 黄琴 一种超小型pad的辅助焊接元件的制造方法和辅助焊接方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035413A (ja) 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012019147A (ja) 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2012256736A (ja) 2011-06-09 2012-12-27 Sony Corp 半導体装置
JP2014072297A (ja) 2012-09-28 2014-04-21 Canon Inc 半導体装置およびその製造方法
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
JP2019153675A (ja) 2018-03-02 2019-09-12 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
CN112635501B (zh) 2023-08-15
JP2021061351A (ja) 2021-04-15
US20210104481A1 (en) 2021-04-08
CN112635501A (zh) 2021-04-09
US11342293B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
US11069735B2 (en) Semiconductor device and imaging device
US10236238B2 (en) Semiconductor device
EP3525239B1 (en) Photoelectric conversion apparatus and equipment
CN108695349B (zh) 具有层压层的半导体装置和设备
TWI520320B (zh) 固態成像器件及電子裝置
JP7353729B2 (ja) 半導体装置、半導体装置の製造方法
JP5970747B2 (ja) 半導体装置
JP7158846B2 (ja) 半導体装置および機器
JP7476369B2 (ja) 配線板を備えるユニット、モジュールおよび機器
JP7353121B2 (ja) 半導体装置および機器
JP2020123697A (ja) 半導体装置、半導体ウエハ、機器、製造方法
JP7282500B2 (ja) 半導体装置、機器、半導体装置の製造方法
JP7417393B2 (ja) 半導体装置及び半導体ウエハ
JP7328176B2 (ja) 光電変換装置および機器
JP2022018705A (ja) 半導体装置
JP7479830B2 (ja) 半導体装置および機器
US20230317749A1 (en) Photoelectric conversion device and equipment
US20230008401A1 (en) Semiconductor device, equipment, and manufacturing method of semiconductor device
JP6957559B2 (ja) 半導体装置および機器
US20240213285A1 (en) Semiconductor device and apparatus
JP2024092692A (ja) 半導体装置および機器
JP2023010578A (ja) 半導体装置、機器、および半導体装置の製造方法
JP2009059857A (ja) Ｃｃｄ型固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230919

R151 Written notification of patent or utility model registration

Ref document number: 7353121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151