JP7158846B2 - 半導体装置および機器 - Google Patents

半導体装置および機器 Download PDF

Info

Publication number
JP7158846B2
JP7158846B2 JP2017230988A JP2017230988A JP7158846B2 JP 7158846 B2 JP7158846 B2 JP 7158846B2 JP 2017230988 A JP2017230988 A JP 2017230988A JP 2017230988 A JP2017230988 A JP 2017230988A JP 7158846 B2 JP7158846 B2 JP 7158846B2
Authority
JP
Japan
Prior art keywords
conductor
semiconductor device
conductor portion
semiconductor layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017230988A
Other languages
English (en)
Other versions
JP2019102619A (ja
JP2019102619A5 (ja
Inventor
英明 石野
拓海 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017230988A priority Critical patent/JP7158846B2/ja
Priority to US16/193,998 priority patent/US10622397B2/en
Priority to CN201811448155.6A priority patent/CN109860031A/zh
Publication of JP2019102619A publication Critical patent/JP2019102619A/ja
Publication of JP2019102619A5 publication Critical patent/JP2019102619A5/ja
Application granted granted Critical
Publication of JP7158846B2 publication Critical patent/JP7158846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05086—Structure of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05088—Shape of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、複数の半導体層を積層した半導体装置に関する。
複数の半導体層を積層し、複数の半導体層の間の複数の構造体が接合された半導体装置が知られている。特許文献１，２では接合面に導電体と絶縁体が配されている。
特許文献１には、複数の光電変換素子が配列した画素部が配された部材に、電極と接続部を含む電極部が配されていることが開示されている。電極部では、半導体基板に開口が設けられている。
特許文献２には、配線層を、層間絶縁膜と、層間絶縁膜内に埋め込まれた電極と、電極の周囲に配設されたダミー電極と、によって構成することが開示されている。
特開２０１２－０３３８７８号公報 特開２０１２－２５６７３６号公報
半導体層が開口を有する場合、開口に重なる位置において、構造体の接合強度が低下し、半導体装置の信頼性が低下する可能性がある。
そこで本発明は、半導体装置の信頼性を向上することを目的とする。
上記課題を解決するための手段は、互いに積層された第１半導体層および第２半導体層と、前記第１半導体層と前記第２半導体層との間に配された第１構造体と、前記第１構造体と前記第２半導体層との間に配された第２構造体と、を備え、前記第１構造体と前記第２構造体とが互いに接合された半導体装置であって、前記第２半導体層は開口を有し、前記第１構造体と前記第２構造体との接合面のうち、前記第１半導体層と前記第２半導体層とが積層された第１方向における前記第１半導体層と前記開口との間の部分は、第１導電体部と、第２導電体部と、前記第１方向に直交する第２方向において前記第１導電体部と前記第２導電体部との間に位置する絶縁体部と、を含むことを特徴とする。
また、上記課題を解決するための手段は、互いに積層された第１半導体層および第２半導体層と、前記第１半導体層と前記第２半導体層との間に配された第１構造体と、前記第１構造体と前記第２半導体層との間に配された第２構造体と、を備え、前記第１構造体と前記第２構造体とが互いに接合された半導体装置であって、前記第２半導体層は開口を有し、前記第１半導体層と前記第２半導体層とが積層された第１方向における前記第１半導体層と前記開口との間において、前記第１構造体に含まれる第１導電体部と、前記第２構造体に含まれる第２導電体部と、が前記第１構造体と前記第２構造体との接合面で接合され、前記第１構造体に含まれ、前記第１導電体部を囲む第１絶縁体部と、を有し、前記第２構造体は、前記開口によって外部に露出された電極と、前記第１方向に直交する第２方向において前記電極と並ぶように配された第２絶縁体部とを有し、前記電極と前記第２絶縁体部との間には溝が設けられ、前記溝が前記電極の外部に露出された面に対向する面よりも前記第１構造体側に達することを特徴とする。
本発明によれば、半導体装置の信頼性を向上するうえで有利な技術を提供することができる。
半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の製造方法を説明する図。 半導体装置の製造方法を説明する図。 半導体装置の製造方法を説明する図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図１（ａ）は本発明の実施形態に係る半導体装置ＡＰＲの断面模式図である。半導体装置ＡＰＲは、互いに積層された半導体層１００および半導体層２００を備える。半導体装置ＡＰＲは、半導体層１００と半導体層２００との間に配された配線構造体１０と、配線構造体１０と半導体層２００との間に配された配線構造体２０と、を備える。半導体装置ＡＰＲにおいては配線構造体１０と配線構造体２０とが接合されている。配線構造体１０と配線構造体２０との接合は、配線構造体１０の接合領域３１１と配線構造体２０の接合領域３２１で構成された接合面３００で成されている。接合面３００は、接合領域３１１の表面と接合領域３２１の表面とを含む。図１（ａ）には、半導体層１００と半導体層２００とが積層された積層方向Ｚと、積層方向Ｚに直交する直交方向Ｘ，Ｙを示している。直交方向Ｘと直交方向Ｙは互いに直交する。
配線構造体１０は、層間絶縁膜１０３、コンタクトプラグ１０４、配線層１０５、層間絶縁膜１０６、配線層１０７、ビアプラグ１０８、層間絶縁膜１０９、配線層１１０、ビアプラグ１１１を含む。ビアプラグ１０８は配線層１０５と配線層１０７を接続し、ビアプラグ１１１は、配線層１０７と配線層１１０を接続する。ＳＴＩ構造を有する素子分離１０１は半導体層１００の素子領域（活性領域）を画定する。配線構造体１０は配線層１１０の上に配された絶縁体部材１１２と、導電体部１１３、１１４を含む。導電体部１１３、１１４は絶縁体部材１１２に設けられた凹部の中に埋め込まれたダマシン構造を有する。導電体部１１３、１１４の少なくとも一部は、配線構造体１０の配線層１１０に接続している。特に、配線層１１０は配線１１１１を含み、導電体部１１３に接続する。配線構造体１０に設けられた配線１１１１は、積層方向Ｚにおいて半導体層１００と開口３０２との間に位置する。本例では導電体部１１３、１１４はデュアルダマシン構造を有している。導電体部１１３、１１４のうち、デュアルダマシン構造のトレンチに対応する領域が、導電体部２１６、２１７との接合領域３１１に含まれる。導電体部１１３、１１４のうち、デュアルダマシン構造のビアに対応する領域が配線層１１０への接続領域３１２に含まれる。
配線構造体２０は、層間絶縁膜２０３、コンタクトプラグ２０４、配線層２０５、層間絶縁膜２０６、配線層２０７、ビアプラグ２０８、層間絶縁膜２０９、配線層２１０、ビアプラグ２１１からなる。ビアプラグ２０８は配線層２０５と配線層２０７を接続し、ビアプラグ２１１は配線層２０７と配線層２１０を接続する。配線構造体２０は、電極２１４１、２１４２と、電極２１４２と配線層２１０とを接続するビアプラグ２１３をさらに含む。ＳＴＩ構造を有する素子分離２０１は半導体層２００の素子領域（活性領域）を画定する。配線構造体２０は電極２１４１、２１４２の上に配された絶縁体部材２１５と、導電体部２１６、２１７を含む。導電体部２１６、２１７は絶縁体部材２１５に設けられた凹部の中に埋め込まれたダマシン構造を有する。導電体部２１６、２１７の少なくとも一部は、配線構造体２０の電極２１４１、２１４２に接続している。本例では導電体部２１６、２１７はデュアルダマシン構造を有している。導電体部２１６、２１７のうち、デュアルダマシン構造のトレンチに対応する領域が、導電体部１１３、１１４との接合領域３２１に含まれる。導電体部２１６、２１７のうち、デュアルダマシン構造のビアに対応する領域が電極２１４２、２１４１への接続領域３２２に含まれる。
導電体部１１３、１１４、２１６、２１７の主成分は好ましくは銅であるが、これに限定されることはなく、導電体部１１３、１１４、２１６、２１７の主成分は金や銀であってもよい。絶縁体部材１１２、２１５の主成分は好ましくはシリコン化合物であるが、これに限定されることはなく、絶縁体部材２１５の主成分は樹脂であってもよい。
半導体層２００は開口３０２を有する。接合面３００および接合領域３１１、３２１は特定部分３０４を含む。特定部分３０４は、半導体層１００と半導体層２００とが積層された積層方向Ｚにおける半導体層１００と開口３０２との間に位置する。特定部分３０４は積層方向Ｚにおいて開口３０２に重なる部分であり、接合面３００および接合領域３１１、３２１に対する開口３０２の正射影に含まれる部分である。
特定部分３０４は、複数の導電体部１１３と、絶縁体部材１１２とを含む。複数の導電体部１１３および絶縁体部材１１２は配線構造体１０に含まれる。そのため、複数の導電体部１１３および絶縁体部材１１２は、積層方向Ｚにおける半導体層１００と配線構造体２０との間に位置する。複数の導電体部１１３は直交方向Ｘにおいて並ぶ。直交方向Ｘにおいて、複数の導電体部１１３のうちの２つの導電体部の間に、絶縁体部材１１２が位置する。絶縁体部材１１２のうちの導電体部１１３の間に位置する部分を絶縁体部と称する。特定部分３０４は、積層方向Ｚにおける半導体層１００と配線構造体２０との間に、複数の導電体部１１３と、直交方向Ｘにおいて複数の導電体部１１３の間に位置する絶縁体部と、で構成されている。
特定部分３０４は、複数の導電体部２１６と、絶縁体部材２１５とを含む。複数の導電体部２１６および絶縁体部材２１５は配線構造体２０に含まれる。複数の導電体部２１６は直交方向Ｘにおいて並ぶ。直交方向Ｘにおいて、複数の導電体部２１６のうちの２つの導電体部の間に、絶縁体部材２１５が位置する。絶縁体部材２１５のうちの導電体部２１６の間に位置する部分を絶縁体部と称する。特定部分３０４のうちの、複数の導電体部２１６の少なくとも１つは、複数の導電体部１１３の少なくとも１つと接合されている。
接合面３００において、絶縁体部材２１５と絶縁体部材１１２とが互いに接合している。特定部分３０４では、絶縁体部材１１２で構成された接合領域３１１の絶縁体部は、接合領域３１１の絶縁部材２１５に接触する。また、特定部分３０４では、絶縁体部材２１５で構成された接合領域３２１の絶縁体部は、接合領域３１１の絶縁部材１１２に接触する。このように、特定部分３０４では、配線構造体１０および配線構造体２０の一方の接合領域３１１、３２１の絶縁体部が、配線構造体１０および配線構造体２０の他方に含まれる絶縁体部材１１２、２１５に接触している。特定部分３０４において、絶縁体部材１１２のうちの複数の導電体部１１３の間に位置する絶縁体部は、絶縁体部材２１５のうちの複数の導電体部２１６の間に位置する絶縁体部と接合している。なお、「接合」とは２つの部材の間に分子間力による接着力が生じていることを意味しており、２つの部材が接着層などにより離間している場合も含む。一方、接触とは２つの部材が離間していないことを意味しており、２つの部材の間に分子間力による接着力が生じていない場合も含む。
接合面３００のうちの特定部分３０４以外の部分である非特定部分は、複数の導電体部１１４と、絶縁体部材１１２とを含む。複数の導電体部１１４および絶縁体部材１１２は配線構造体１０に含まれる。複数の導電体部１１４は直交方向Ｘにおいて並ぶ。直交方向Ｘにおいて、複数の導電体部１１４のうちの２つの導電体部の間に、絶縁体部材１１２が位置する。絶縁体部材１１２のうちの導電体部１１３の間に位置する部分を絶縁体部と称する。
接合面３００のうちの特定部分３０４以外の部分である非特定部分は、複数の導電体部２１７と、絶縁体部材２１５とを含む。複数の導電体部２１７および絶縁体部材２１５は配線構造体２０に含まれる。複数の導電体部２１７は直交方向Ｘにおいて並ぶ。直交方向Ｘにおいて、複数の導電体部２１７のうちの２つの導電体部の間に、絶縁体部材２１５が位置する。絶縁体部材２１５のうちの導電体部２１７の間に位置する部分を絶縁体部と称する。
開口３０２に重なる特定部分３０４において、複数の導電体部２１６、１１３の間に絶縁体部材２１５、１１２の一部である絶縁体部が位置することで、特定部分３０４における接合強度を高めることができる。
配線構造体２０には、積層方向Ｚにおいて特定部分３０４と開口３０２との間に、電極２１４１が設けられている。特定部分３０４には上述のように複数の導電体部２１６と複数の導電体部２１６の間の絶縁体部が位置する。そのため、積層方向Ｚにおいて、複数の導電体部２１６と開口３０２との間に、電極２１４１が位置することになる。また、積層方向Ｚにおいて、複数の導電体部２１６の間の絶縁体部と開口３０２との間に、電極２１４１が位置することになる。
本例では、電極２１４１は、積層方向Ｚにおいて半導体層１００と半導体層２００との間に位置する部分を有する。つまり、本例の電極２１４１は、積層方向Ｚにおいて開口３０２と半導体層１００との間に位置しない部分を有する。これは、直交方向Ｘにおける電極２１４１の幅Ｗ１ｘが、直交方向Ｘにおける開口３０２の幅Ｗ２ｘよりも大きいからである。図示しないが、直交方向Ｙにおける電極２１４１の幅Ｗ１ｙも、直交方向Ｙにおける開口３０２の幅Ｗ２ｙよりも大きい。
電極２１４１の主成分は好ましくはアルミニウムであるが、これに限定されることはなく、電極２１４１の主成分は銅であってもよい。
開口３０２の中には導電部材３０３が設けられている。導電部材３０３は電極２１４１へ電気的に接続されている。本例の導電部材３０３はワイヤボンディング法によって形成されたボンディングワイヤである。導電部材３０３はボンディングワイヤに限定されることはない。導電部材３０３は堆積法やメッキ法によって形成された貫通ビアや、印刷法やメッキ法によって形成されたバンプであってもよい。導電部材３０３の主成分は金属、金属合金、金属化合物など、導電部材３０３の形態に応じて適宜選択することができる。
特定部分３０４において導電体部１１３、２１６の間に絶縁体部を配置することによって、導電部材３０３を設けることにより接合面３００に機械的なストレスが加わっても、接合面３００での接合強度の低下を抑制できる。その結果、半導体装置ＡＲＰの信頼性を向上できる。
本実施形態では、半導体層１００は半導体層２００よりも厚い。例えば半導体層１００の厚さは例えば１０～１０００μｍ、好ましくは１００～８００μｍであり、半導体層２００の厚さは例えば１～１００μｍ、好ましくは１～１０μｍである。半導体層１００を厚くすることで、半導体層１００で特定部分３０４を支持し、特定部分３０４の接合強度を高めることができる。
図１（ｂ）は、半導体装置ＡＰＲを説明する模式図である。半導体装置ＡＰＲは、半導体層１００および半導体層２００を含む半導体デバイスＩＣのほかに、半導体デバイスＩＣを実装するためのパッケージＰＫＧを含む。本例の半導体装置ＡＰＲは光電変換装置である。半導体デバイスＩＣは、画素回路ＰＸＣがマトリックス配列された画素領域ＰＸとその周辺の周辺領域ＰＲを有する。周辺領域ＰＲには周辺回路を設けることができる。半導体装置ＡＰＲ備える機器ＥＱＰを示している。光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかをさらに備え得る。機器ＥＱＰの詳細は後述する。
図１（ａ）に示すように、半導体層２００にはフォトダイオードＰＤとフローティングディフュージョンＦＤが設けられている。半導体層２００に設けられた転送ゲートＴＧはフォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。このほか、半導体層２００にはフォトダイオードＰＤで生成された電荷を画素信号に変換する画素回路ＰＸＣが設けられている。画素回路ＰＸＣは、リセットトランジスタ、増幅トランジスタ、選択トランジスタなどの画素トランジスタ２０２を含みうる。
光電変換装置としての半導体装置ＡＰＲでは、半導体層２００の上に、マイクロレンズやカラーフィルタを含む光学部材３０２が配置されている。
半導体層１００には複数のトランジスタ１０２設けられている。半導体層１００の複数のトランジスタはＣＭＯＳ回路を構成しうる。光電変換装置としての半導体装置ＡＰＲでは、半導体層１００の集積回路は、画素信号を処理する、ＡＤ変換回路やノイズ除去回路などの信号処理回路を含みうる。半導体層１００のトランジスタのソース・ドレインはコバルトシリサイドやニッケルシリサイドなどのシリサイド層を有しうる。半導体層１００のトランジスタのゲート電極はシリサイド層や金属層、金属化合物層を有しうる。半導体層１００のトランジスタのゲート絶縁膜は、窒化シリコン膜あるいは金属酸化膜でありうる。
図２（ａ）～（ｅ）に導電体部２１６、１１３の例を示す。導電体部２１６には４種類ある。第１種の導電体部２１６１は、導電体部１１３と接合し、電極２１４１と接続する。第２種の導電体部２１６２は、導電体部１１３と接合し、電極２１４１と接続しない。第３種の導電体部２１６３は、導電体部１１３と接合せず、電極２１４１と接続する。第４種の導電体部２１６４は、導電体部１１３と接合せず、電極２１４１と接続しない。導電体部１１３と接合しない第３種の導電体部２１６３および第４種の導電体部２１６４は絶縁体部材１１２に接触する。つまり、電極２１４１は、２つの導電体部の一方（導電体部２１６１、２１６３）に接続しており、２つの導電体部の他方（導電体部２１６２、２１６４））には接続していない。なお本例では、導電体部１１３と接合する導電体部２１６１、２１６２は、接合面３００において部分的に絶縁体部材１１２に接触する。
導電体部１１３にも４種類ある。第１種の導電体部１１３１は、導電体部２１６と接合し、配線１１１１と接続する。第２種の導電体部１１３２は、導電体部２１６と接合し、配線１１１１と接続しない。第３種の導電体部１１３３は、導電体部２１６と接合せず、配線１１１１と接続する。第４種の導電体部１１３４は、導電体部２１６と接合せず、配線１１１１と接続しない。導電体部２１６と接合しない第３種の導電体部１１３３および第４種の導電体部１１３４は絶縁体部材２１５に接触する。なお本例では、導電体部２１６と接合する導電体部１１３１、１１３２は、接合面３００において部分的に絶縁体部材２１５に接触する。
導電体部２１６の４種類の導電体部２１６１、２１６２、２１６３、２１６４と、導電体部１１３の４種類の導電体部１１３１、１１３２、１１３３、１１３４の組み合わせは１２種類になる。特定部分３０４には、２種類以上の導電体部があることが好ましく、４種類以上の導電体部があることがより好ましい。
図２（ａ）の例では第１、３種の導電体部２１６１、２１６３と、第１、３種の導電体部１１３１、１１３３とが設けられている。第１種の導電体部２１６１と、第３種の導電体部２１６３とが交互に設けられ、第１種の導電体部１１３１と、第３種の導電体部１１３３とが交互に設けられている。
図２（ｂ）～（ｄ）の例では、第１、２種の導電体部２１６１、２１６２と、第１、２種の導電体部１１３１、１１３２とが設けられている。図２（ｂ）の例では、複数の第１種の導電体部２１６１、１３３１の間に、複数の第２種の導電体部２１６２、１３３２が設けられている。図２（ｃ）の例では、複数の第２種の導電体部２１６２、１３３２の間に、複数の第１種の導電体部２１６１、１３３１が設けられている。図２（ｃ）の例では、第２種の導電体部２１６２、１３３２の組と、第１種の導電体部２１６１、１３３１の組が交互に設けられている。
図２（ｅ）の例では、第１、３、４種の導電体部２１６１、２１６３、２１６４と、第１、３、４種の導電体部１１３１、１１３３、１１３４とが設けられている。第１種の導電体部２１６１と、第４種の導電体部２１６４とが交互に設けられ、第１種の導電体部１１３１と、第４種の導電体部１１３４とが交互に設けられている。
図２（ｂ）～（ｄ）に示すように、特定部分３０４には、電極２１４１や配線１１１１に接続されていない導電体部２１６２、２１６４、１１３２、１１３４を配置している。これにより、特定部分３０４の接続領域３１２、３２２におけるビアの密度が、非特定部分の接続領域３１２、３２２におけるビアの密度と極端に異なることを抑制できる。これによって、接合面３００の平坦性を向上し、接合強度を高めることができる。
図３（ａ）～（ｄ）に、開口３０２、電極２１４１に対する導電体部２１６、１１３の配置関係の例を平面図で示す。図４（ａ）～（ｄ）は、導電体部２１６と導電体部１１３の少なくとも一方が、図４（ａ）～（ｄ）に示した形態であることを意味している。導電体部２１６と導電体部１１３の両方が同じパターンであってもよいし、導電体部２１６と導電体部１１３と異なるパターンであってもよい。
図３（ａ）に示す第１例では、電極２１４１に対して、導電体部２１６、１１３を行列状に配置する。そして、導電体部２１６、１１３に挟まれた絶縁体部２１５、２１２をＸ方向およびＹ方向の両方に延びる格子状に配置する。導電体部２１６と導電体部１１３とでずれていてもよい。このように導電体部２１６、１１３と絶縁体部２１５、２１２を規則正しく形成することで、接合面３００へのストレスを効率よく緩和できる。第１例の変形例として、絶縁体部２１５、２１２を行列状に配置し、導電体部２１６、１１３をＸ方向およびＹ方向の格子状に配置してもよい。
図３（ｂ）に示す第２例では、電極２１４１に対して、導電体部２１６、１１３をＸ方向およびＹ方向の一方のみに延びるストライプ状に配置する。そして、導電体部２１６、１１３に挟まれた絶縁体部２１５、２１２をＸ方向およびＹ方向の一方のみに延びる格子状に配置する。導電体部２１６と導電体部１１３とでずれていてもよい。このように導電体部２１６、１１３と絶縁体部２１５、２１２を規則正しく形成することで、接合面３００へのストレスを効率よく緩和できる。
図３（ｃ）に示す第３例では、電極２１４１に対して、導電体部２１６、１１３をＸ方向およびＹ方向の一方のみに延びる格子状に配置する。そして、導電体部２１６、１１３に挟まれた絶縁体部２１５、２１２をＸ方向およびＹ方向の一方のみに延びるストライプ状に配置する。導電体部２１６と導電体部１１３とでずれていてもよい。このように導電体部２１６、１１３と絶縁体部２１５、２１２を規則正しく形成することで、接合面３００へのストレスを効率よく緩和できる。
図３（ｄ）に示す第４例では、電極２１４１に対して、導電体部２１６、１１３と絶縁体部２１５、２１２を互いに、交互に取り囲むように配置する。導電体部２１６と導電体部１１３とでずれていてもよい。このように導電体部２１６、１１３と絶縁体部２１５、２１２を規則正しく形成することで、接合面３００へのストレスを効率よく緩和できる。
図４（ａ）、（ｂ）は図１の半導体装置ＡＰＲの他の形態を示す、半導体装置ＡＰＲの断面図である。なお、図３（ｅ）、（ｆ）は、図４（ａ）、（ｂ）の一部に対応する図１の半導体装置ＡＰＲの平面図である。
図４（ａ）、（ｂ）では、直交方向Ｘにおける電極２１４１の幅Ｗ１ｘが、直交方向Ｘにおける開口３０２の幅Ｗ２ｘよりも小さい。（Ｗ１ｘ＜Ｗ２ｘ）。図３（ｅ）、（ｆ）に示すように、直交方向Ｙにおける電極２１４１の幅Ｗ１ｙも、直交方向Ｙにおける開口３０２の幅Ｗ２ｙよりも小さい（Ｗ１ｙ＜Ｗ２ｙ）。
配線構造体２０は、直交方向Ｘ，Ｙにおいて電極２１４１と並ぶように配された電極２１４２と、直交方向Ｘ，Ｙにおいて電極２１４１と電極２１４２との間に配された絶縁体部材２１５と、を含む。そして、電極２１４１と絶縁体部材２１５との間には溝８０１が設けられている。直交方向Ｘ，Ｙにおいて絶縁体部材２１５は電極２１４１と並ぶように配置される。溝８０１は開口３０２に連通しうる。図３（ａ）の形態では、溝８０１は配線構造体２０に設けられていて、配線構造体１０に設けられていない。電極２１４１が溝８０１で絶縁体部材２１５から分離されているため、接合面３００へのストレスが更に効率よく緩和される。
図４（ｂ）の形態では、溝８０１は配線構造体２０に設けられていて、配線構造体１０に達しており、配線構造体１０にも設けられている。この場合、接合面３００内において、特定部分３０４が溝８０１で非特定部分から分離されているため、接合面３００へのストレスが更に効率よく緩和される。
図３（ｆ）に示す形態では、開口３０２の内壁の一部には半導体層２００によって凸部８０２が形成されている。直交方向Ｘにおける開口３０２の内壁の凸部８０２に対応する部分の幅Ｗ３ｘが、直交方向Ｘにおける電極２１４１の幅Ｗ１ｘよりも小さくなっている。また、直交方向Ｙにおける開口３０２の内壁の凸部８０２に対応する部分の幅Ｗ３ｙが、直交方向Ｙにおける電極２１４１の幅Ｗ１ｙよりも小さくなっている。そのため、特定部分３０４が溝８０１で非特定部分から分離されつつ、一部では、特定部分３０４が非特定部分と連続している。これにより、接合面３００の強度を図３（ｅ）の形態に比べて向上することができる。
図５～７を用いて、半導体装置ＡＰＲの製造方法を説明する。図５（ａ）に示す第１部品１００１を準備する。第１部品１００１は、半導体層１００、素子分離１０１、ゲート電極１０２、第１層間絶縁膜１０３、コンタクトプラグ１０４からなる。さらに第１部品１００１は、第１配線層１０５、第２層間絶縁膜１０６、第２配線層１０７、第１配線層１０５と第２配線層１０７を接続するビアプラグ１０８からなる。さらに、第１部品１００１は、第３層間絶縁膜１０９、第３配線層１１０、第２配線層１０７と第３配線層１１０を接続するビアプラグ１１１からなる。また、配線層の数は任意に選択可能である。また、本図例では半導体層１００の表面にＭＯＳトランジスタのみを配置しているが、本実施形態はこれに限ったものではない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層１００の一部を利用した抵抗、ゲート電極１０２を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなどを配置することも可能である。
次に図５（ａ）に示すとおり、絶縁体部材１１２を形成する。絶縁体部材１１２は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。
次に図５（ｂ）に示すとおり、絶縁体部材１１２に導電体部を埋め込むための複数の凹部１１６を形成する。複数の凹部１１６の少なくとも一部は、配線層１１０に達するビアホールを有するように形成される。なお、この凹部１１６を基板接合後の特定部分３０４に複数個配置するとともに、特定部分３０４以外にも配置する。その際、特定部分３０４とそれ以外の領域とで凹部１１６を適切な密度で配置する。凹部１１６はトレンチと、トレンチの底に配されたビアホールを含む。トレンチは接合領域３１１に、ビアホールは接続領域３１２に形成される。
次に図５（ｃ）に示すとおり、導電体材料１１５を基板表面の全面にわたって形成する。その際、凹部１１６は導電体材料１１５で埋め込まれる。導電体材料１１５の材質としては銅があり得る。
次に図５（ｄ）に示すとおり、化学機械研磨法により余分な導電体材料１１５を除去して、導電体部１１３、１１４を形成する。以上により、接合前の第１部品１００１が完成する。なおこの化学機械研磨時に、特定部分３０４とそれ以外の領域に導電体部１１３がそれぞれ複数個、適切な密度で形成されるため、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の第１部品１００１の基板表面の平坦性が向上する。
また、図６（ｅ）に示す第２部品１００２を準備する。第２部品１００２は、半導体層２００、素子分離２０１、ゲート電極２０２、第１層間絶縁膜２０３、コンタクトプラグ２０４からなる。第２部品１００２は、さらに第１配線層２０５、第２層間絶縁膜２０６、第２配線層２０７、第１配線層２０５と第２配線層２０７を接続するビアプラグ２０８からなる。第２部品１００２はさらに、第３層間絶縁膜２０９、第３配線層２１０、第２配線層２０７と第３配線層２１０を接続するビアプラグ２１１からなる。また配線層数は任意に選択可能である。また、本図例では半導体層２００の表面にＭＯＳトランジスタのみを配置しているが、本実施形態はこれに限ったものではない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層２００の一部を利用した抵抗、ゲート電極２０２を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなども配置することも可能である。
次に絶縁膜２１２を形成する。絶縁膜２１２は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。
次に絶縁膜２１２の表面からエッチングにより溝を形成して、ＰＶＤやＣＶＤにより基板表面の全面にわたり導電体を形成して溝を導電体で埋め込む。導電体を化学機械研磨やエッチバック等により基板表面の導電体を除去することで、図６（ｅ）に示すとおり、絶縁膜２１２にビアプラグ２１３を形成する。次に、導電体膜を形成する。導電体膜の材質はアルミニウムなどがあり得る。
次に、導電体膜をパターンニングする。パターニングはフォトリソグラフィーとエッチングによりおこなう。パターンニングによって、導電体膜の一部は電極２１４１となり、また一部は電極２１４２となる。
次に、絶縁膜２１５を形成する。絶縁膜２１５は例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。例えば、シリコン酸化膜を形成したのちに化学機械研磨による平坦化を行い、その上にシリコン窒化膜を形成することで、２種類の膜からなり、かつ表面が平坦化された絶縁膜２１５を形成することができる。
次に図６（ｆ）に示すとおり、絶縁膜２１５に導電体部を埋め込むための複数の凹部２１９を形成する。凹部２１９はトレンチと、トレンチの底に配されたビアホールを含む。複数の凹部２１９の少なくとも一部は電極２１４２、２１４１に達するビアホールを有するように形成される。トレンチは接合領域３２１に、ビアホールは接続領域３２２に形成される。なお、この凹部２１９を基板接合後の特定部分３０４に複数個配置するとともに、特定部分３０４以外にも配置する。その際、特定部分３０４とそれ以外の領域とで凹部２１９を適切な密度で配置する。
次に図６（ｇ）に示すとおり、導電体材料２１８を基板表面の全面にわたって形成する。その際、凹部２１９は導電体材料２１８で埋め込まれる。導電体材料２１８の材質としては銅があり得る。
次に図６（ｈ）に示すとおり、化学機械研磨により余分な導電体材料２１８を除去して、電極２１４１に接続された導電体部２１６を形成し、電極２１４２に接続された導電体部２１７を形成する。以上により、接合前の第２部品１００２が完成する。なおこの化学機械研磨時に、特定部分３０４とそれ以外の領域に導電体部２１６、２１７がそれぞれ複数個、適切な密度で形成されるため、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の第２部品１００２の基板表面の平坦性が向上する。
次に図７（ｉ）に示すとおり、第２部品１００２を反転させて、第１部品１００１と第２部品１００２を接合面３００で接合する。接合後は第１部品１００１の上に第２部品１００２が積層された構造となる。その際、第１部品１００１と第２部品１００２の表面が平坦なので、接合不良を低減できる。
次に図７（ｊ）に示すとおり、第２部品１００２の半導体層２００を数十～数μｍ程度の厚さになるまで薄化する。薄化の方法としては、バックグラインド、化学機械研磨、エッチング等がある。
次に図７（ｊ）に示すとおり、第２部品１００２の表面に絶縁膜３０１を形成する。絶縁膜３０１は任意に選択しうる。例えば、絶縁膜３０１は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。
次に図７（ｊ）に示すとおり、積層された基板の最上層表面から電極２１４１の一部を露出する開口３０２をエッチングで形成する。開口３０２形成のためのエッチングにはフォトレジスト３０２０が用いられる。
なお、半導体層２００の薄化後の適当なタイミングで、半導体層２００の上にカラーフィルタやマクロレンズを形成することができる。
その後、ワイヤボンディングにより開口３０２に電極２１４１接続された導電部材３０３を形成する。その際、接合面３００に機械的なストレスがかかるが、特定部分３０４には、接合面３００に平行な方向（直交方向Ｘ，Ｙ）において、導電体部に挟まれた絶縁体部が備わっているため、ストレスが効率よく緩和される。よって、そのストレスによる接合不良を低減できる。
なお、本実施例では、第１部品１００１が、第１部品の第３配線層１１０、ビア１１３０、導電体部１１３１、第２部品１００２の導電体部２１６１、ビア２１６０を介して電極２１４１と電気的に接続するが、本実施形態はこれに限ったものではない。
図４（ａ）、（ｂ）に示した溝８０１は、フォトレジスト３０２０を電極２１４１よりも幅を大きく形成し、電極２１４１をマスクにして絶縁体部材２１５をエッチングすることで自己整合的に形成される。その場合、電極２１４１の側面には絶縁体部材２１５の一部からなるサイドウォールが形成される場合もあり、サイドウォールと絶縁体部材２１５との間に溝８０１が位置することになる。
また、製造方法の観点から、接合面３００となるそれぞれの部品表面は、接合前の時点で可能な限り平坦であることが望ましい。平坦性が低いと部品同市が十分に接合されず、半導体装置の不良が誘発されうる。電極２１４１は５０～５００μｍ角程度の大きさがあり表面積が大きいため、特定部分３０４における導電体部の配置パターンが部品表面の平坦性を左右しうる。
一例として、特定部分３０４に電極と同一形状かつ同一表面積の導電体部をただ１つ置いた場合を述べる。この場合、ワイヤボンディング時に発生する機械的なストレスが、電極から導電体部を介して接合面へと伝わる際に十分に緩和されず、接合面に大きなストレスがかかりうる。これにより、半導体装置の不良が誘発されうる。
また表面積の大きな導電体部はＣＭＰによるディッシングの影響を受けやすいため、接合前の基板に大きな凹凸が形成されうる。それにより基板どうしが十分に接合されず、製造不良につながりうる。
本実施形態は、特定部分３０４において、導電体部１１３、２１６に挟まれた絶縁体部を備える。この絶縁体部によって、特定部分３０４において接合面３００に生じる機械的なストレスが分散されて、接合面３００にかかるストレスが緩和される。これにより、ストレスが原因となって発生する接合不良を低減できる。また、それに加えて電極外周の電極に接する溝を設けることで、ワイヤボンディング時の機械的なストレスを更に緩和できる。
また本実施形態の半導体装置の製造方法によれば、化学機械研磨法により導電体部を形成する際に、ディッシングやエロージョンが抑制される。これにより接合前の基板表面の平坦性が向上するので、基板の接合不良による製造不良を低減できる。
図１（ａ）に示した機器ＥＱＰについて詳述する。半導体装置ＡＰＲは半導体層１００を有する半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは半導体装置ＡＰＲに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは半導体装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの光電変換装置である。処理装置ＰＲＣＳは半導体装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置ＤＳＰＬは半導体装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、半導体装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、半導体装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、半導体装置ＡＰＲが有する記憶回路や演算回路とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。機械装置ＭＣＨＮは、半導体装置ＡＰＲから出力され信号に基づいて制御されてもよい。
図１（ａ）に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器でありうる。輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、半導体装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、半導体装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。あるは、機器ＥＱＰは内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器であってもよい。
本実施形態による半導体装置ＡＰＲを用いれば、半導体装置の高性能化が可能となる。そのため、半導体装置ＡＰＲを輸送機器に搭載して輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。また、輸送機器に搭載なように信頼性を高めることができる。よって、輸送機器の製造、販売を行う上で、本実施形態の半導体装置ＡＰＲの輸送機器への搭載を決定することは、輸送機器の性能を高める上で有利である。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。
ＡＰＲ 半導体装置
１００ 半導体層
２００ 半導体層
１０ 配線構造体
２０ 配線構造体
３００ 接合面
３０２ 開口
３０４ 特定部分
１１２ 絶縁体部材
１１３ 導電体部
２１５ 絶縁体部材
２１６ 導電体部

Claims (14)

  1. 第１方向に積層された第１半導体層および第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に配された第１構造体と、
    前記第１構造体と前記第２半導体層との間に配された第２構造体と、
    を備え、前記第１構造体と前記第２構造体とが互いに接合された半導体装置であって、
    前記第２半導体層は開口を有し、
    前記第１構造体は、第１導電体部と、前記第１方向に直交する第２方向において前記第１導電体部に並ぶ第４導電体部と、前記第１導電体部を囲む第１絶縁体部と、を有し、
    前記第２構造体は前記開口によって外部に露出された面を有する電極と、前記第２方向において前記電極と並ぶ部分を有する第２絶縁体部と、第２導電体部と、前記第２導電体部に対し前記第２方向に並ぶ第３導電体部と、前記第２方向において前記第２導電体部と前記第３導電体部との間に位置する前記第２絶縁体部の一部と、を含み
    前記第１方向における前記第１半導体層と前記開口との間において、前記第１導電体部と、前記第２導電体部と、が前記第１構造体と前記第２構造体との接合面で接合され、前記第３導電体部と前記第４導電体部と、が前記接合面で接合され、
    前記電極と前記第２絶縁体部との間には溝が設けられ、前記溝が前記電極の前記外部に露出された面に対向する面よりも前記第１構造体側に達することを特徴とする半導体装置。
  2. 前記第３導電体部は前記第１絶縁体部に接触している、請求項１に記載の半導体装置。
  3. 前記第１導電体部と前記第４導電体部との間に位置する前記第１絶縁体部の一部が、前記第２導電体部と前記第３導電体部との間に位置する前記第２絶縁体部の一部に接触している、請求項１又は２に記載の半導体装置。
  4. 前記第１構造体には、前記第１方向において前記第１半導体層と前記開口との間に、配線が設けられている、請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記配線は、前記第１導電体部および前記第４導電体部の一方に接続しており、前記第１導電体部および前記第４導電体部の他方には接続していない、請求項４に記載の半導体装置。
  6. 前記第１導電体部および前記第４導電体部の一方は、前記第２絶縁体部に接触している、請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記電極は、前記第２導電体部および前記第３導電体部の一方に接続しており、前記第２導電体部および前記第３導電体部の他方には接続していない、請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記第２方向における前記電極の幅が、前記第２方向における前記開口の幅よりも小さい、請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記電極の主成分はアルミニウムであり、前記第１導電体部および前記第２導電体部の主成分は銅である、請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記開口の中には導電部材が配置されている、請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 前記第１半導体層は前記第２半導体層よりも厚い、請求項１乃至１０のいずれか１項に記載の半導体装置。
  12. 前記第２半導体層にはフォトダイオードが設けられており、
    前記第１半導体層にはトランジスタが設けられている、
    請求項１乃至１１のいずれか１項に記載の半導体装置。
  13. 前記溝が前記開口に連通することを特徴とする
    請求項１乃至１２のいずれか１項に記載の半導体装置。
  14. 請求項１乃至１３のいずれか１項に記載の半導体装置を備える機器であって、
    前記半導体装置に結像する光学系、前記半導体装置を制御する制御装置、前記半導体装置から出力された信号を処理する処理装置、前記半導体装置で得られた情報を表示する表示装置、および、前記半導体装置で得られた情報を記憶する記憶装置、および、前記半導体装置から出力され信号に基づいて制御される機械装置の少なくともいずれか、をさらに備えることを特徴とする機器。
JP2017230988A 2017-11-30 2017-11-30 半導体装置および機器 Active JP7158846B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017230988A JP7158846B2 (ja) 2017-11-30 2017-11-30 半導体装置および機器
US16/193,998 US10622397B2 (en) 2017-11-30 2018-11-16 Semiconductor apparatus and equipment
CN201811448155.6A CN109860031A (zh) 2017-11-30 2018-11-30 半导体装置和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230988A JP7158846B2 (ja) 2017-11-30 2017-11-30 半導体装置および機器

Publications (3)

Publication Number Publication Date
JP2019102619A JP2019102619A (ja) 2019-06-24
JP2019102619A5 JP2019102619A5 (ja) 2021-01-14
JP7158846B2 true JP7158846B2 (ja) 2022-10-24

Family

ID=66632678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230988A Active JP7158846B2 (ja) 2017-11-30 2017-11-30 半導体装置および機器

Country Status (3)

Country Link
US (1) US10622397B2 (ja)
JP (1) JP7158846B2 (ja)
CN (1) CN109860031A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7277248B2 (ja) * 2019-04-26 2023-05-18 キヤノン株式会社 半導体装置及びその製造方法
JP7417393B2 (ja) * 2019-09-27 2024-01-18 キヤノン株式会社 半導体装置及び半導体ウエハ
US11114373B1 (en) * 2020-02-26 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232646A (ja) 2012-04-27 2013-11-14 Taiwan Semiconductor Manufacturing Co Ltd センサーデバイス及びｉｃ装置
JP2015029047A (ja) 2013-07-05 2015-02-12 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
WO2016174758A1 (ja) 2015-04-30 2016-11-03 オリンパス株式会社 固体撮像装置および撮像システム
JP2017085100A (ja) 2015-10-26 2017-05-18 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 表面照射型イメージセンサ用パッド構造及びその形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4032454B2 (ja) * 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP2010074072A (ja) * 2008-09-22 2010-04-02 Nec Corp 半導体装置および半導体装置の製造方法
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5843475B2 (ja) 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP2012019096A (ja) 2010-07-08 2012-01-26 Nec Corp 半導体チップの接合方法及び半導体チップの接合装置
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
KR20150005113A (ko) * 2013-07-04 2015-01-14 에스케이하이닉스 주식회사 광학 신호 경로를 포함하는 반도체 패키지
JP2015076502A (ja) * 2013-10-09 2015-04-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US9536920B2 (en) * 2014-03-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensor having a barrier layer
CN107004060B (zh) * 2014-11-25 2022-02-18 Pdf决策公司 用于半导体制造工艺的经改进工艺控制技术
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
JP6233376B2 (ja) 2015-09-28 2017-11-22 ソニー株式会社 固体撮像装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232646A (ja) 2012-04-27 2013-11-14 Taiwan Semiconductor Manufacturing Co Ltd センサーデバイス及びｉｃ装置
JP2015029047A (ja) 2013-07-05 2015-02-12 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
WO2016174758A1 (ja) 2015-04-30 2016-11-03 オリンパス株式会社 固体撮像装置および撮像システム
JP2017085100A (ja) 2015-10-26 2017-05-18 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 表面照射型イメージセンサ用パッド構造及びその形成方法

Also Published As

Publication number Publication date
US10622397B2 (en) 2020-04-14
JP2019102619A (ja) 2019-06-24
US20190165027A1 (en) 2019-05-30
CN109860031A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US7101726B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
JP7158846B2 (ja) 半導体装置および機器
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2012015278A (ja) 固体撮像装置、固体撮像装置用の部材、及び撮像システム
JP7321724B2 (ja) 半導体装置および機器
JP6256562B2 (ja) 固体撮像装置及び電子機器
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP2021027276A (ja) 光電変換装置および機器
JP2020123697A (ja) 半導体装置、半導体ウエハ、機器、製造方法
US11276723B2 (en) Semiconductor device, apparatus, and method for producing semiconductor device
JP7140718B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP6233376B2 (ja) 固体撮像装置及び電子機器
CN112635501B (zh) 半导体装置和设备
US20230317749A1 (en) Photoelectric conversion device and equipment
US20240213285A1 (en) Semiconductor device and apparatus
JP2024092692A (ja) 半導体装置および機器
JP2023088114A (ja) 光電変換装置、機器、および、光電変換装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221012

R151 Written notification of patent or utility model registration

Ref document number: 7158846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151