JP7417393B2 - 半導体装置及び半導体ウエハ - Google Patents

半導体装置及び半導体ウエハ Download PDF

Info

Publication number
JP7417393B2
JP7417393B2 JP2019177782A JP2019177782A JP7417393B2 JP 7417393 B2 JP7417393 B2 JP 7417393B2 JP 2019177782 A JP2019177782 A JP 2019177782A JP 2019177782 A JP2019177782 A JP 2019177782A JP 7417393 B2 JP7417393 B2 JP 7417393B2
Authority
JP
Japan
Prior art keywords
range
semiconductor
semiconductor device
opening
joints
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019177782A
Other languages
English (en)
Other versions
JP2021057417A (ja
JP2021057417A5 (ja
Inventor
真里 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019177782A priority Critical patent/JP7417393B2/ja
Priority to US17/032,225 priority patent/US11342317B2/en
Publication of JP2021057417A publication Critical patent/JP2021057417A/ja
Publication of JP2021057417A5 publication Critical patent/JP2021057417A5/ja
Application granted granted Critical
Publication of JP7417393B2 publication Critical patent/JP7417393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06163—Random array, i.e. array with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び半導体ウエハに関する。
特許文献１に、素子や配線構造を有する２つの半導体部品を積層することによって、三次元構造の半導体装置を形成することが記載されている。この半導体装置では、２つの半導体部品のそれぞれの接合面に電極が形成され、この電極同士を接合することによって２つの半導体部品の素子が電気的に接続される。特許文献２には、２つの半導体部品の接合強度を高めるために、それぞれの半導体部品の接合面にダミー電極を形成し、ダミー電極同士を接合することが記載されている。
特開２００６－１９１０８１号公報 特開２０１２－２５６７３６号公報
半導体部品の接合面は、半導体部品内のボンディングパッドを露出するための開口やアライメントマークが形成される領域を含む。このような領域にはダミー電極や他の電極のような金属パッドを配置できない。金属パッドが配置されない領域の絶縁膜は、金属パッドが形成された領域と比較して厚くなる。この状態の２つの半導体部品を重ね合わせて接合すると、半導体部品に余計な力がかかり、半導体部品の割れの原因となる。特に、金属パッドが配置されない２つの領域が半導体部品の劈開面に平行な方向に位置すると、この方向に沿って半導体部品に力が加わることになり、半導体部品がいっそう割れやすくなる。本発明の一部の側面は、２つの半導体部品が積層された半導体装置の強度を向上するための技術を提供することを目的とする。
上記課題に鑑みて、半導体装置であって、複数の第１の金属パッドが配置された第１の半導体部品と、複数の第２の金属パッドが配置された第２の半導体部品と、を備え、前記第１の半導体部品と前記第２の半導体部品とは、互いに接合面で接合するように互いに積層されており、前記接合面には、夫々が、前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合した、複数の接合部が配置されており、前記接合面を含む平面内には、直径１０μｍ以上の円形の輪郭を有する第１の範囲と、直径１０μｍ以上の円形の輪郭を有する第２の範囲と、を規定可能であり、前記第１の範囲および前記第２の範囲のそれぞれの内部に、前記複数の接合部のいずれをも含まず、前記第１の範囲と前記第２の範囲との間に、前記複数の接合部の少なくとも一部が位置し、前記複数の接合部は、前記第１の範囲と前記第２の範囲との間において、前記第１の範囲および前記第２の範囲を通り、かつ、前記第１の範囲の中心と第２の範囲の中心を結ぶ方向に平行な任意の直線が、前記複数の接合部のうちの少なくとも１つの接合部に交差するように配置され、前記第１の範囲と前記第２の範囲との中心間の距離が１０μｍ以上１０００μｍ以下であり、前記方向は前記第１の半導体部品の１つの辺に平行であり、第１の開口および第２の開口が配置され、前記接合面に対する平面視において、前記第１の範囲の全体は、前記第１の開口の中に位置し、前記第２の範囲の全体は、前記第２の開口の中に位置することを特徴とする半導体装置が提供される。
上記手段により、２つの半導体部品が積層された半導体装置の強度が向上する。
本発明の実施形態に係る半導体装置の構造例を説明する模式図。 本発明の実施形態に係る半導体ウエハの構造例を説明する模式図。 本発明の実施形態に係る半導体装置の変形例を説明する模式図。 本発明の実施形態に係る機器を説明する模式図。
以下、添付図面を参照して実施形態を詳しく説明する。以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
図１を参照して、本発明の一部の実施形態に係る半導体装置１００の構造例について説明する。図１（ａ）は、半導体装置１００の断面を示す。図１（ｂ）は、半導体部品１１０のうち、半導体部品１２０側の面を示す。半導体装置１００は、半導体部品１１０と半導体部品１２０とを有する。半導体部品１１０と半導体部品１２０とは互いに積層された状態で接合されている。半導体部品１１０のうち半導体部品１２０側の面を接合面１１４と呼ぶ。半導体部品１２０のうち半導体部品１１０側の面を接合面１２４と呼ぶ。
半導体部品１１０は、半導体層１１１と、半導体層１１１の一方の面を覆う絶縁膜１１２とを有する。半導体層１１１は、例えばシリコンなどの半導体で形成される。絶縁膜１１２は、例えばシリコン化合物などの絶縁体で形成される。絶縁膜１１２は複層膜であってもよく、例えばシリコン酸化物層、シリコン窒化物層およびシリコン炭化物層の３種のシリコン化合物層のうちの少なくとも２種のシリコン化合物層を含む複層膜であってもよい。半導体部品１１０に、回路素子及び配線部材（いずれも不図示）が形成されている。回路素子や配線構造は既存の構成であってもよいため、その説明を省略する。半導体装置１００が光電変換装置である場合に、半導体部品１１０に光電変換部が設けられていてもよい。
絶縁膜１１２のうち半導体層１１１から遠い方の面が半導体部品１１０の接合面１１４となる。接合面１１４に複数の金属パッド１１３が配置されている。図１では、１つの金属パッド１１３のみに参照符号を付しているが、半導体部品１１０において同じハッチングを付している部材はすべて金属パッド１１３である。金属パッドは、絶縁膜１１２の接合面１１４に形成された開口内に形成される。半導体部品１１０はさらに、絶縁膜１１２内にボンディングパッド１０１、１０２を有する。
半導体部品１２０は、半導体層１２１と、半導体層１２１の一方の面を覆う絶縁膜１２２とを有する。半導体層１２１は、例えばシリコンなどの半導体で形成される。絶縁膜１２２は、例えばシリコン化合物などの絶縁体で形成される。絶縁膜１２２は複層膜であってもよく、例えばシリコン酸化物層、シリコン窒化物層およびシリコン炭化物層の３種のシリコン化合物層のうちの少なくとも２種のシリコン化合物層を含む複層膜であってもよい。半導体部品１２０に、回路素子及び配線構造（いずれも不図示）が形成されている。回路素子や配線構造は既存の構成であってもよいため、その説明を省略する。半導体装置１００が光電変換装置である場合に、半導体部品１２０に、上述の光電変換部の電荷に基づく信号を処理する信号処理部が設けられていてもよい。
絶縁膜１２２のうち半導体層１２１から遠い方の面が半導体部品１２０の接合面１２４となる。接合面１２４に複数の金属パッド１２３が配置されている。図１では、１つの金属パッド１２３のみに参照符号を付しているが、半導体部品１２０において同じハッチングを付している部材はすべて金属パッド１２３である。金属パッドは、絶縁膜１２２の接合面１２４に形成された開口内に形成される。
半導体部品１１０と半導体部品１２０とは、互いに接合面で接合するように互いに積層されている。この積層された状態において、接合面１１４と接合面１２４とは同一面となる。そのため、以下の接合面１１４に対する説明は、接合面１２４についても同様に当てはまる。接合面１１４には、夫々が、複数の第１の金属パッド１１３の各々と複数の金属パッド１２３の各々とが互いに接合した、複数の接合部１３２が配置されている。複数の金属パッド１１３と複数の金属パッド１２３とは、１対１に対応していてもよい。これに代えて、金属パッド１２３に接合されない金属パッド１１３が存在してもよく、金属パッド１１３に接合されない金属パッド１２３が存在してもよい。以下では説明を簡単にするために、複数の金属パッド１１３と複数の金属パッド１２３とが１対１に対応しており、それらのすべてのペアが接合部を形成するとする。すなわち、金属パッド１１３と接合部１３２とは１対１に対応し、金属パッド１２３と接合部１３２とは１対１に対応する。
複数の接合部１３２は、通常の接合部と、ダミーの接合部とを含んでもよい。通常の接合部とは、電力供給又は信号伝送に使用される接合部のことである。通常の接合部は、半導体部品１１０内の回路素子又は配線部材および半導体部品１２０内の回路素子又は配線部材に電気的に接続されてもよい。ダミーの接合部とは、電力供給及び信号伝送の何れにも使用されない金属パッドのことである。ダミーの接合部は、半導体部品１１０内の回路素子又は配線部材および半導体部品１２０内の回路素子又は配線部材に電気的に接続されていなくてもよい。
接合面１１４における１つの接合部１３２の形状について説明する。接合部１３２は、直径１０μｍの円形の輪郭を有する範囲に収まる形状であってもよい。例えば、接合部１３２は、１辺が７μｍ以下の正方形の輪郭を有してもよい。さらに、接合部１３２は、直径７μｍの円形の輪郭を有する範囲に収まる形状であってもよい。例えば、接合部１３２は、１辺が５μｍ以下の正方形の輪郭を有してもよい。さらに、接合部１３２は、直径５μｍの円形の輪郭を有する範囲に収まる形状であってもよい。例えば、接合部１３２は、１辺が３．５μｍ以下の正方形の輪郭を有してもよい。また、接合部１３２は、直径１μｍの円形の輪郭を有する範囲に収まらない形状であってもよい。例えば、接合部１３２は、１辺が０．７μｍ以上の正方形の輪郭を有してもよい。具体的に、接合部１３２は、１辺が１μｍ以上５μｍ以下（例えば、３μｍ）の正方形の輪郭を有してもよい。接合部１３２の形状は、金属パッド１１３の形状および金属パッド１２３の形状と同じであってもよい。
半導体装置１００に、半導体部品１２０の半導体層１２１側から、ボンディングパッド１０１を露出する開口１０３と、ボンディングパッド１０２を露出する開口１０４とが形成されている。開口１０３、１０４を通じてボンディングパッド１０１、１０２にボンディングワイヤ（不図示）が接続される。開口１０３は、接合面１１４において、直径１０μｍの円を包含する形状を有していてもよい。この形状は、例えば１辺が１０μｍの正方形であってもよい。さらに、開口１０３は、接合面１１４において、直径５０μｍの円を包含する形状を有していてもよい。この形状は、例えば１辺が５０μｍの正方形であってもよい。さらに、開口１０３は、接合面１１４において、直径１５０μｍの円に収まる形状を有していてもよい。この形状は、例えば１辺が１０６μｍの正方形であってもよい。
図１（ｂ）を参照して、半導体部品１１０の接合面１１４において複数の接合部１３２がどのように配置されるかについて説明する。複数の接合部１３２は、接合面１１４を含む平面内に２つの範囲１１６、１１７を規定可能なように配置されている。範囲１１６および範囲１１７はそれぞれ、直径１０μｍ以上の円形の輪郭を有する。範囲１１６の輪郭および範囲１１７の輪郭はそれぞれ、直径１００μｍ以下の円形であってもよい。例えば、範囲１１６の輪郭および範囲１１７の輪郭はそれぞれ、直径５０μｍの円形であってもよい。範囲１１６の輪郭および範囲１１７の輪郭は互いに合同であってもよいし、合同でなくてもよい。すなわち、両者の輪郭がともに円である場合に、これらの円の直径が等しくてもよいし、等しくなくてもよい。以下において、範囲１１６についての説明は、別段の記載がない限り、範囲１１７についても同様に当てはまる。そのため、範囲１１７については重複する説明を省略する。
範囲１１６は、その内部に、複数の接合部１３２のいずれをも含まない。ここで、内部に複数の接合部１３２のいずれをも含まないとは、１つの接合部１３２の全体を含まないだけでなく、１つの接合部１３２の一部も含まないことを指す。すなわち、範囲１１６は、接合面１１４に配置された接合部１３２と交差しない。範囲１１６の全体は、開口１０３の中に位置する。範囲１１７の全体は、開口１０４の中に位置する。開口１０３の輪郭は、接合面１１４において、範囲１１６の輪郭の少なくとも３点が内接する形状であってもよい。開口１０４の輪郭は、接合面１１４において、範囲１１７の輪郭の少なくとも３点が内接する形状であってもよい。範囲１１６、１１７と開口１０３、１０４が重なることに限らない。例えば、接合面１１４において、２つの範囲１１６、１１７の少なくとも一方の内部に、アライメントマークが形成されてもよい。これに代えて、２つの範囲１１６、１１７の少なくとも一方の内部は、特徴的な構成を有さず、単に絶縁膜１１２の表面であってもよい。例えば、２つの範囲１１６、１１７の全体が絶縁膜１１２と絶縁膜１２２との接合部で構成されてもよい。
範囲１１６と範囲１１７との間に、複数の接合部１３２の少なくとも一部が位置する。範囲１１６と範囲１１７との間とは、範囲１１６および範囲１１７に外接する第１の共通外接線と、範囲１１６および範囲１１７に外接する第２の共通外接線と、範囲１１６と、範囲１１７と、で囲まれた領域である。共通外接線とは２つの円（範囲１１６と範囲１１７）が接線に対して同じ側にある場合の接線である。２つの円（範囲１１６と範囲１１７）が接線に対して逆の側にある場合の接線は共通内接線であり、共通外接線とは区別される。範囲１１６と範囲１１７との間において、第１の共通外接線と第２の共通外接線は互いに交差しない。範囲１１６と範囲１１７とが合同であれば、第１の共通外接線と第２の共通外接線は平行でありうる。範囲１１６と範囲１１７の中心を結ぶ方向を方向１３３と呼ぶ。複数の接合部１３２は、複数の範囲１１６と範囲１１７との間において、複数の範囲１１６と範囲１１７を通りかつ方向１３３に平行な任意の直線が、複数の接合部１３２のうちの少なくとも１つの接合部１３２に交差するように配置されている。「任意の直線」とは、この条件を満たすすべての直線を意味する。以下の「任意の直線」についても同様である。例えば、２つの範囲１１６、１１７を通りかつ方向１３３に平行な直線１３０ａは、複数の接合部１３２のうち２つの接合部１３２と交差する。２つの範囲１１６、１１７を通り、かつ方向１３３に平行な別の直線１３０ｂは、複数の接合部１３２のうち３つの接合部１３２と交差する。このように、２つの範囲１１６、１１７を通り、かつ方向１３３に平行な直線１３０ａ、１３０ｂは、複数の接合部１３２のうちの少なくとも２つの接合部１３２と交差することが好ましい。本明細書において、２つの方向が平行であるとは２つの方向のなす角が０度であることを示しているが、実施形態としては誤差を含んだ概念であってもよく、例えば互いに沿った２つの方向のなす角が５度以下であってもよい。方向１３３は、接合面１１４の１つの辺１１５に沿った方向であってもよく、接合面１１４の１つの辺１１５に平行な方向であってもよい。直線１３０ａ、１３０ｂは、接合面１１４の１つの辺１１５に沿った方向であってもよく、接合面１１４の１つの辺１１５に平行な方向であってもよい。
上述の接合部１３２の配置による効果を説明する。比較例として、複数の接合部１３２がアレイ状に配置されている場合を検討する。一般に、後述するように、半導体部品１１０は、半導体ウエハを劈開面に沿ってダイシングすることによって形成される。そのため、半導体部品１１０の端面の辺１１５に平行な方向は、半導体部品１１０の劈開面に平行な方向に一致するため、半導体部品１１０はこの方向に沿って割れやすい。複数の接合部１３２をアレイ状に配置すると、２つの範囲１１６、１１７を通りかつ接合面１１４の１つの辺１１５に平行であるが、複数の接合部１３２の何れにも交差しない直線が存在する。このような直線に沿って絶縁膜１１２が厚くなる部分が連続するため、この部分で半導体部品１１０が割れやすくなる。特に、接合部１３２が配置されない領域（範囲１１６、１１７の内部）は、開口１０３、１０４の形成前に絶縁膜１１２の膜厚が大きいため、この２つの領域の間の部分で半導体部品１１０が割れやすい。一方、図１に示す接合部１３２の配置では、２つの範囲１１６、１１７を通りかつ方向１３３に平行な任意の直線が、複数の接合部１３２の何れかに交差する。そのため、半導体部品１１０が割れにくくなり、その結果、半導体装置１００の強度が向上する。
上記の例では、２つの範囲１１６、１１７を通りかつ方向１３３に平行な任意の直線が、複数の接合部１３２の何れかに交差する。これに加えて、２つの範囲１１６、１１７を通る任意の直線（例えば、直線１３１ａや直線１３１ｂ）が、複数の接合部１３２の何れかに交差するように複数の接合部１３２が配置されてもよい。これによって、方向１３３に平行な方向だけでなく、他の方向においても半導体部品１１０が割れにくくなる。
複数の接合部１３２は、均等に分散されていてもよいし、偏って分散されていてもよい。例えば、２つの範囲１１６、１１７の中心同士を結ぶ直線上で接合部１３２が密に配置され、この直線から離れるにつれて接合部１３２の密度が低減するように複数の接合部１３２が配置されてもよい。
２つの範囲１１６、１１７の間に十分な数の接合部１３２が配置されるように、２つの範囲１１６、１１７の中心間の距離は、例えば１０μｍ以上であってもよい。また、２つの範囲１１６、１１７の中心間の距離は、例えば１０００μｍ以下であってもよい。よって、２つの範囲１１６、１１７の中心間の距離は、１０μｍ以上１０００μｍ以下であってもよい。
上記では、接合部１３２の配置について説明した。金属パッド１１３および金属パッド１２３によって接合部１３２が形成されるため、金属パッド１１３および金属パッド１２３も接合部１３２と同様に配置される。
図２を参照して、本発明の一部の実施形態に係る半導体ウエハ２００の構造例について説明する。図２（ａ）は、半導体ウエハ２００の平面図を示す。図２（ｂ）は、半導体ウエハ２００の一部分を示す。半導体ウエハ２００は、複数の区画２０２に分割されており、各区画２０２に半導体部品１１０を構成するための回路構成が形成される。また、図示しないが半導体ウエハ２００とは別の半導体ウエハは、複数の区画２０２に対応した複数の区画に分割されており、各区画に半導体部品１２０を構成するための回路構成が形成される。半導体ウエハ２００の金属パッド１１３と別の半導体ウエハの金属パッド１２３とが接合され、接合部１３２が形成される。これにより、半導体部品１１０を有する半導体ウエハ２００と、半導体部品１２０を有する別の半導体ウエハとが接合および積層された積層体が形成される。
その後、ボンディングパッド１０１、１０２の上方において別の半導体ウエハをエッチングし、さらに半導体ウエハ２００のボンディングパッド１０１、１０２の上方において絶縁膜１１２をエッチングすることによって、開口１０３、１０４を形成する。開口１０３、１０４を形成するためのエッチングでは、エッチング装置の汚染を防止するために、接合面１１４のうち金属パッドが配置されていない領域（範囲１１６、１１７）を通るように開口１０３、１０４が形成される。さらに、開口１０３、１０４が形成された半導体ウエハの積層体は、スクライブライン２０１に沿ってダイシングされる。これによって、各々が半導体部品１１０、１２０を有する複数の半導体装置１００が形成される。
図２（ｂ）に、半導体部品１１０を形成するための区画２０２について説明する。１つの区画２０２内に、複数の金属パッド１１３が配置されている。半導体ウエハ２００における金属パッド１１３の配置は半導体部品１１０における金属パッド１１３の配置と同様であるため、以下では相違点について説明し、重複する説明を省略する。
半導体ウエハ２００にはまだ開口１０３、１０４が形成されていないため、範囲１１６、１１７は、半導体ウエハ２００の面内の円形領域である。この円形領域には、金属パッドが配置されていない。
２つの範囲１１６、１１７を通りかつ半導体ウエハ２００の端面に平行な任意の直線は、複数の金属パッド１１３の何れかに交差する。例えば、２つの範囲１１６、１１７を通り且つ接合面１１４の１つの辺１１５に平行な直線２３０ａは、複数の金属パッド１１３のうち２つの金属パッド１１３と交差する。２つの範囲１１６、１１７を通り且つ接合面１１４の１つの辺１１５に平行な直線２３０ｂは、複数の金属パッド１１３のうち３つの金属パッド１１３と交差する。これに加えて、２つの範囲１１６、１１７に交差する任意の直線（例えば、直線２３１ａや直線２３１ｂ）が、複数の金属パッド１１３の何れかに交差するように複数の金属パッド１１３が配置されてもよい。
例えば、半導体ウエハ２００がシリコンウエハである場合に、劈開面は、ミラー指数を用いて（１１０）又は（１１１）となる。一般に、スクライブライン２０１は、半導体ウエハ２００の劈開面と平行となるように設定される。そのため、半導体部品１１０の端面の辺１１５は、半導体ウエハ２００の劈開面と平行となる。
図３を参照して、半導体装置１００の変形例について説明する。図１の例では、半導体部品１１０が、接合面１１４の辺１１５に直交する方向において、２つの範囲１１６、１１７と辺１１５との間に複数の接合部１３２の一部を含む。本明細書において、２つの方向が直交するとは２つの方向のなす角が９０度であることを示しているが、実施形態としては誤差を含んだ概念であってもよく、例えば互いに交わる２つの方向のなす角が８５度以上９０度以下であってもよい。これに代えて、図３の例では、半導体部品１１０が、接合面１１４の辺１１５に直交する方向において、２つの範囲１１６、１１７と辺１１５との間に複数の接合部１３２の一部を含まない。これによって、２つの範囲１１６、１１７を接合面１１４の辺１１５の近くに規定することが可能となる。これによって、辺１１５を形成するための半導体ウエハのダイシングの仕上がりを向上できる。なお、ここでは半導体ウエハを接合した後にダイシングする例を示したが、半導体ウエハをダイシングして半導体チップを得た後に、半導体チップ同士を接合して、半導体装置１００を製造することもできる。
以下、図４が示す、半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述の半導体装置１００であってもよい。半導体装置９３０は、半導体デバイス９１０と、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子（ボンディングパッド１０１、１０２）とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、および機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。
処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えてもよい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。
また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。
また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、分析測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨の記載があれば、「ＡはＢでない」旨の記載を省略しても、本明細書は「ＡはＢでない」旨を開示していると云える。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢである」場合を考慮していることが前提だからである。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
１００ 半導体装置、１１０ 半導体部品、１１３ 金属パッド、１１６ 範囲、１１７ 範囲

Claims (21)

  1. 半導体装置であって、
    複数の第１の金属パッドが配置された第１の半導体部品と、
    複数の第２の金属パッドが配置された第２の半導体部品と、を備え、
    前記第１の半導体部品と前記第２の半導体部品とは、互いに接合面で接合するように互いに積層されており、
    前記接合面には、夫々が、前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合した、複数の接合部が配置されており、
    前記接合面を含む平面内には、直径１０μｍ以上の円形の輪郭を有する第１の範囲と、直径１０μｍ以上の円形の輪郭を有する第２の範囲と、を規定可能であり、
    前記第１の範囲および前記第２の範囲のそれぞれの内部に、前記複数の接合部のいずれをも含まず、
    前記第１の範囲と前記第２の範囲との間に、前記複数の接合部の少なくとも一部が位置し、
    前記複数の接合部は、前記第１の範囲と前記第２の範囲との間において、
    前記第１の範囲および前記第２の範囲を通り、かつ、前記第１の範囲の中心と第２の範囲の中心を結ぶ方向に平行な任意の直線が、前記複数の接合部のうちの少なくとも１つの接合部に交差するように配置され、
    前記第１の範囲と前記第２の範囲との中心間の距離が１０μｍ以上１０００μｍ以下であり、
    前記方向は前記第１の半導体部品の１つの辺に平行であり、
    第１の開口および第２の開口が配置され、
    前記接合面に対する平面視において、前記第１の範囲の全体は、前記第１の開口の中に位置し、前記第２の範囲の全体は、前記第２の開口の中に位置することを特徴とする半導体装置。
  2. 前記接合面に対する平面視において、前記第１の開口が有する少なくとも３つ以上の辺に前記第１の範囲が接し、前記第２の開口が有する少なくとも３つ以上の辺に前記第２の範囲が接することを特徴とする請求項１に記載の半導体装置。
  3. 半導体装置であって、
    複数の第１の金属パッドが配置された第１の半導体部品と、
    複数の第２の金属パッドが配置された第２の半導体部品と、を備え、
    前記第１の半導体部品と前記第２の半導体部品とは、互いに接合面で接合するように互いに積層されており、
    前記接合面には、夫々が、前記複数の第１の金属パッドの各々と前記複数の第２の金属パッドの各々とが互いに接合した、複数の接合部が配置されており、
    前記接合面を含む平面内には、直径１０μｍ以上の円形の輪郭を有する第１の範囲と、直径１０μｍ以上の円形の輪郭を有する第２の範囲と、を規定可能であり、
    前記第１の範囲および前記第２の範囲のそれぞれの内部に、前記複数の接合部のいずれをも含まず、
    前記第１の範囲と前記第２の範囲との間に、前記複数の接合部の少なくとも一部が位置し、
    前記複数の接合部は、前記第１の範囲と前記第２の範囲との間において、
    前記第１の範囲および前記第２の範囲を通り、かつ、前記第１の範囲の中心と第２の範囲の中心を結ぶ方向に平行な任意の直線が、前記複数の接合部のうちの少なくとも１つの接合部に交差するように配置され、
    前記第１の範囲と前記第２の範囲との中心間の距離が１０μｍ以上１０００μｍ以下であり、
    第１の開口および第２の開口が配置され、
    前記接合面に対する平面視において、前記第１の開口が有する少なくとも３つ以上の辺に前記第１の範囲が接し、前記第２の開口が有する少なくとも３つ以上の辺に前記第２の範囲が接することを特徴とする半導体装置。
  4. アライメントマークを有し、
    前記第１の開口および前記第２の開口の少なくとも一方は前記アライメントマークを露出するために配置されることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  5. 第１のボンディングパッドおよび第２のボンディングパッドを有し、
    前記第１の開口は前記第１のボンディングパッドを露出するために配置され、
    前記第２の開口は前記第２のボンディングパッドを露出するために配置されることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  6. 前記第１の半導体部品は、前記第１のボンディングパッドおよび前記第２のボンディングパッドを有し、
    前記第２の半導体部品に、前記第１の開口および前記第２の開口が形成されており、
    前記第１の範囲の全体は、前記第１の開口の中に位置し、前記第２の範囲の全体は、前記第２の開口の中に位置することを特徴とする請求項５に記載の半導体装置。
  7. 前記複数の接合部の少なくとも１つは、電力供給及び信号伝送の何れにも使用されないことを特徴とする請求項１乃至６の何れか１項に記載の半導体装置。
  8. 前記第１の範囲の前記輪郭および前記第２の範囲の前記輪郭はそれぞれ、直径１００μｍ以下の円形であることを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
  9. 前記第１の範囲の前記輪郭および前記第２の範囲の前記輪郭は互いに合同であることを特徴とする請求項１乃至８の何れか１項に記載の半導体装置。
  10. 前記複数の接合部のうちの少なくとも１つの接合部は、直径１０μｍの円形の輪郭を有する範囲に収まる形状であることを特徴とする請求項１乃至８の何れか１項に記載の半導体装置。
  11. 前記複数の接合部のうちの少なくとも１つの接合部は、直径１μｍの円形の輪郭を有する範囲に収まらない形状であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１の半導体部品は、前記１つの辺に直交する方向において、前記第１の範囲と前記１つの辺との間と、前記第２の範囲と前記１つの辺との間とに、前記複数の第１の金属パッドの一部を含むことを特徴とする請求項１、２、又は請求項１に従属する請求項４乃至１１の何れか１項に記載の半導体装置。
  13. 前記第１の半導体部品は、前記１つの辺に直交する方向において、前記第１の範囲と前記１つの辺との間と、前記第２の範囲と前記１つの辺との間との何れにも金属パッドを含まないことを特徴とする請求項１、２、又は請求項１に従属する請求項４乃至１１の何れか１項に記載の半導体装置。
  14. 前記第１の範囲および前記第２の範囲を通り前記方向に平行な前記任意の直線が、前記複数の接合部のうちの少なくとも２つの接合部に交差することを特徴とする請求項１乃至１３の何れか１項に記載の半導体装置。
  15. 前記第１の範囲と前記第２の範囲との間において、前記第１の範囲および前記第２の範囲を通る任意の直線が前記複数の接合部のうちの何れかに交差することを特徴とする請求項１乃至１４の何れか１項に記載の半導体装置。
  16. 前記第１の範囲の前記輪郭および前記第２の範囲の前記輪郭はそれぞれ、直径５０μｍの円形であることを特徴とする請求項１乃至１５の何れか１項に記載の半導体装置。
  17. 第１の半導体部品には光電変換部が設けられており、第２の半導体部品には前記光電変換部の電荷に基づく信号を処理する信号処理部が設けられていることを特徴とする請求項１乃至１６の何れか１項に記載の半導体装置。
  18. 請求項１乃至１７のいずれか１項に記載の半導体装置と、
    前記半導体装置に対応する光学装置、
    前記半導体装置を制御する制御装置、
    前記半導体装置から得られた情報を処理する処理装置、
    前記半導体装置から得られた情報を表示する表示装置、
    前記半導体装置から得られた情報を記憶する記憶装置、および
    前記半導体装置から得られた情報に基づいて動作する機械装置、
    の６つのうちの少なくともいずれかと、を備える機器。
  19. 半導体ウエハであって、
    複数の金属パッドが配置され、別の半導体ウエハと前記複数の金属パッドを介して接合するための接合面を備え、
    前記接合面を含む平面内には、直径１０μｍ以上の円形の輪郭を有する第１の範囲と、直径１０μｍ以上の円形の輪郭を有する第２の範囲と、を規定可能であり、
    前記第１の範囲および前記第２の範囲のそれぞれの内部に、前記複数の金属パッドのいずれをも含まず、
    前記第１の範囲と前記第２の範囲との間に、前記複数の金属パッドの少なくとも一部が位置し、
    前記複数の金属パッドは、前記第１の範囲と前記第２の範囲との間において、
    前記第１の範囲および前記第２の範囲を通り、かつ、前記半導体ウエハの端面に平行な任意の直線が、前記複数の金属パッドのうちの少なくとも１つの金属パッドに交差するように配置され、
    前記第１の範囲と前記第２の範囲との中心間の距離が１０μｍ以上１０００μｍ以下であり、
    前記第１の範囲の中心と第２の範囲の中心を結ぶ方向は前記半導体ウエハの端面に平行であり、
    第１の開口および第２の開口が前記別の半導体ウエハに配置され、
    前記接合面に対する平面視において、前記第１の範囲の全体は、前記第１の開口の中に位置し、前記第２の範囲の全体は、前記第２の開口の中に位置することを特徴とする半導体ウエハ。
  20. 前記第１の範囲の前記輪郭および前記第２の範囲の前記輪郭はそれぞれ、直径１００μｍ以下の円形であることを特徴とする請求項１９に記載の半導体ウエハ。
  21. 前記第１の範囲と前記第２の範囲との間において、前記第１の範囲および前記第２の範囲を通る任意の直線が前記複数の金属パッドのうちの何れかに交差することを特徴とする請求項１９又は２０に記載の半導体ウエハ。
JP2019177782A 2019-09-27 2019-09-27 半導体装置及び半導体ウエハ Active JP7417393B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019177782A JP7417393B2 (ja) 2019-09-27 2019-09-27 半導体装置及び半導体ウエハ
US17/032,225 US11342317B2 (en) 2019-09-27 2020-09-25 Semiconductor apparatus and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019177782A JP7417393B2 (ja) 2019-09-27 2019-09-27 半導体装置及び半導体ウエハ

Publications (3)

Publication Number Publication Date
JP2021057417A JP2021057417A (ja) 2021-04-08
JP2021057417A5 JP2021057417A5 (ja) 2022-10-05
JP7417393B2 true JP7417393B2 (ja) 2024-01-18

Family

ID=75161709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019177782A Active JP7417393B2 (ja) 2019-09-27 2019-09-27 半導体装置及び半導体ウエハ

Country Status (2)

Country Link
US (1) US11342317B2 (ja)
JP (1) JP7417393B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024719A (ja) 2005-07-19 2007-02-01 Matsushita Electric Ind Co Ltd 半導体装置の評価方法
JP2009123734A (ja) 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
WO2012161044A1 (ja) 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
JP2012256787A (ja) 2011-06-10 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
WO2016185883A1 (ja) 2015-05-18 2016-11-24 ソニー株式会社 半導体装置および撮像装置
JP2018154033A (ja) 2017-03-17 2018-10-04 株式会社リコー 液体吐出ヘッド、液体吐出ヘッドの製造方法、液体吐出ユニット、および液体を吐出する装置
JP2019102619A (ja) 2017-11-30 2019-06-24 キヤノン株式会社 半導体装置および機器
JP2020092146A (ja) 2018-12-04 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
EP2518768B1 (en) 2009-12-26 2019-03-20 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
JP2011159916A (ja) 2010-02-03 2011-08-18 Panasonic Corp 半導体装置および半導体装置の接続体
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
JP5286382B2 (ja) 2011-04-11 2013-09-11 株式会社日立製作所 半導体装置およびその製造方法
US8704226B2 (en) 2011-04-13 2014-04-22 Panasonic Corporation Three-dimensional integrated circuit having redundant relief structure for chip bonding section
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP5968736B2 (ja) 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2014154643A (ja) 2013-02-06 2014-08-25 Olympus Corp 積層型固体撮像装置および撮像装置
US9536777B2 (en) * 2013-03-13 2017-01-03 Taiwan Semiconductor Manufacutring Company, Ltd. Interconnect apparatus and method
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6467981B2 (ja) 2015-02-25 2019-02-13 株式会社デンソー 半導体装置およびその製造方法
JPWO2016174758A1 (ja) 2015-04-30 2018-02-22 オリンパス株式会社 固体撮像装置および撮像システム
JP2018160589A (ja) 2017-03-23 2018-10-11 富士通株式会社 電子装置、及び電子装置の製造方法
JP7527755B2 (ja) * 2018-02-09 2024-08-05 キヤノン株式会社 光電変換装置および撮像システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024719A (ja) 2005-07-19 2007-02-01 Matsushita Electric Ind Co Ltd 半導体装置の評価方法
JP2009123734A (ja) 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
WO2012161044A1 (ja) 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
JP2012256787A (ja) 2011-06-10 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
WO2016185883A1 (ja) 2015-05-18 2016-11-24 ソニー株式会社 半導体装置および撮像装置
JP2018154033A (ja) 2017-03-17 2018-10-04 株式会社リコー 液体吐出ヘッド、液体吐出ヘッドの製造方法、液体吐出ユニット、および液体を吐出する装置
JP2019102619A (ja) 2017-11-30 2019-06-24 キヤノン株式会社 半導体装置および機器
JP2020092146A (ja) 2018-12-04 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器

Also Published As

Publication number Publication date
JP2021057417A (ja) 2021-04-08
US20210098439A1 (en) 2021-04-01
US11342317B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
JP7151748B2 (ja) 半導体装置および撮像装置
CN108695349B (zh) 具有层压层的半导体装置和设备
KR102574526B1 (ko) 반도체 장치
US10204947B2 (en) Cover-glass-free array camera with individually light-shielded cameras
JP6779929B2 (ja) 光電変換装置および機器
CN105247848A (zh) 摄像装置、摄像装置的制造方法以及内窥镜系统
JP7158846B2 (ja) 半導体装置および機器
US11990402B2 (en) Semiconductor apparatus and equipment
JP7551277B2 (ja) 半導体装置、機器
JP7282500B2 (ja) 半導体装置、機器、半導体装置の製造方法
JP7417393B2 (ja) 半導体装置及び半導体ウエハ
JP7353121B2 (ja) 半導体装置および機器
JP7479830B2 (ja) 半導体装置および機器
JP4667480B2 (ja) カメラモジュール
US20230317749A1 (en) Photoelectric conversion device and equipment
US20230008401A1 (en) Semiconductor device, equipment, and manufacturing method of semiconductor device
JP4371679B2 (ja) 半導体集積装置及びその製造方法
US20240347565A1 (en) Electronic component and equipment
JP2024074533A (ja) 電子部品および機器
JP2022112911A (ja) 光電変換装置、その製造方法及び機器
JP2024092692A (ja) 半導体装置および機器
JP2024132859A (ja) 光電変換装置、光電変換システム、および移動体
WO2015107849A1 (ja) 半導体装置、及び撮像モジュール

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240105

R151 Written notification of patent or utility model registration

Ref document number: 7417393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151