JPWO2016174758A1 - 固体撮像装置および撮像システム - Google Patents
固体撮像装置および撮像システム Download PDFInfo
- Publication number
- JPWO2016174758A1 JPWO2016174758A1 JP2017515339A JP2017515339A JPWO2016174758A1 JP WO2016174758 A1 JPWO2016174758 A1 JP WO2016174758A1 JP 2017515339 A JP2017515339 A JP 2017515339A JP 2017515339 A JP2017515339 A JP 2017515339A JP WO2016174758 A1 JPWO2016174758 A1 JP WO2016174758A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solid
- imaging device
- state imaging
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 345
- 230000002093 peripheral effect Effects 0.000 claims abstract description 63
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H01L27/14636—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H01L27/0296—
-
- H01L27/146—
-
- H01L27/14634—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06177—Combinations of arrays with different layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
固体撮像装置は、例えば、複数の基板が積層され、かつ複数の基板がその間に配される基板接続部によって電気的に接続されて、構成される場合がある。
例えば、特許文献1には、上述したような積層型の固体撮像装置が記載されている。この固体撮像装置は、第1基板に外部に露出するパッド(電極部)が形成される。第1基板に積層される第2基板には、積層時に積層方向から見てパッドと重なる領域に、保護ダイオード回路(静電保護回路)が配される。第1基板と第2基板の間には、積層方向から見てパッド全体と重なる位置に接続部(基板接続部)が配置される。
STD耐性が低下すると、固体撮像装置に静電ノイズが混入したり、回路が破損して固体撮像装置の信頼性が低下したりする可能性がある。
基板接続部には、例えば、基板接合用のバンプが配された状態で加圧されるため、その近傍領域の応力が高くなりやすい。
したがって、特許文献1に記載の積層型の固体撮像装置は、基板の接合時の圧力によって、保護ダイオード回路のSTD耐性が設計値から変化しやすい。このため、固体撮像装置の信頼性が低下することが懸念される。
[第1の実施形態]
本発明の第1の実施形態の固体撮像装置および撮像システムについて説明する。
図1は、本発明の第1の実施形態の撮像システムの構成を示す模式的な構成図である。図2は、本発明の第1の実施形態の固体撮像装置の構成例を示す模式的な断面図である。図3Aは、本発明の第1の実施形態の固体撮像装置の第1基板の構成を示す模式的な平面図である。図3Bは、本発明の第1の実施形態の固体撮像装置の第2基板の構成を示す模式的な平面図である。
各図面は、模式図のため、各部の寸法および形状は誇張されている(以下の図面も同様)。
撮像システム8は、被写体を撮像する種々の用途に用いることができる。例えば、撮像システム8は、デジタルカメラ、デジタルビデオカメラ、内視鏡、撮像機能を有する携帯電話などに用いることができる。
レンズユニット2は、レンズの配置位置を変えて、焦点位置合わせやズーミングを行うレンズ駆動機構2aを備える。ただし、レンズユニット2は、焦点位置が固定されていてもよい。この場合には、レンズ駆動機構2aは省略できる。
ただし、固体撮像装置1において、完全な電子式シャッタを構成する場合には、シャッタ7は省略することができる。
固体撮像装置1の詳細構成は、後述する。
画像信号処理装置3が行う画像処理の例としては、例えば、ノイズ除去処理、シェーディング補正処理、階調補正処理、色調補正処理などを挙げることができる。
画像信号処理装置3は、後述する記録装置4および表示装置6と電気的に接続される。画像信号処理装置3は、画像処理した画像信号を記録装置4および表示装置6に送出する。
表示装置6は、画像信号処理装置3から送出される画像信号を表示する。表示装置6の種類は特に限定されない。表示装置6は、例えば、液晶ディスプレイ、有機ELディスプレイなどであってもよい。
本実施形態における撮像制御装置5が行う制御の例は、以下の通りである。
撮像制御装置5は、固体撮像装置1が撮像する画像に基づいて、レンズユニット2の焦点位置合わせを行う。
撮像制御装置5は、シャッタ7の動作を制御して露出制御を行う。
撮像制御装置5は、図示略の操作部からの操作入力に応じて、画像信号処理装置3の画像処理を変更することができる。
撮像制御装置5は、図示略の操作部からの操作入力に応じて、表示装置6の表示モードを切り換える。表示装置6の表示モードとしては、例えば、撮像される静止画像を表示するモード、撮像される動画を表示するモード、記録装置4に記憶された画像を再生するモード、操作メニューを表示するモードなどを挙げることができる。
図2に示すように、固体撮像装置1は、第1基板10および第2基板20を備える。第1基板10および第2基板20は、積層方向Lにおいて互いに積層され、固体撮像素子本体50を構成する。
第1基板10および第2基板20は、互いに対向する対向面10a、20a同士が当接した状態で互いに接合されている。
第1基板10および第2基板20には、例えば、シリコン基板に半導体製造プロセスを用いて各種の回路部が形成されている。
第1基板10および第2基板20の外形は、図3A、3Bに示すように、同面積の矩形状が望ましいが、それぞれの外形が異なってもよい。
接続表面101aは、固体撮像装置1の外部から適宜の金属と接触または接合することによって電気的に接続可能である。
電極パッド101は、第1基板10の外部と電気的に接続するため、適宜の配線が接続されるが、図2では図示を省略している。
本実施形態では、一例として、電極パッド101および接続表面101aはいずれも矩形である。
配線部110は、例えば、互いに電気的に接続する金属層とビアとを交互に配置して、全体として積層方向Lに延びている。
配線部110は、対向面10a、20aの間に配された後述する第1の基板接続部102と接続される。配線部110は、電極パッド101と第1の基板接続部102とを電気的に接続する。
これらの帯状の領域は、いずれの領域においても電極パッド101を形成することができる。
例えば、画素部200の領域の四辺と対向する4つの領域にわたって、電極パッド101が配置されてもよい。例えば、画素部200の領域の二辺と対向する2つの領域にわたって、電極パッド101が配置されてもよい。
図3Aでは、一例として、画素部200の領域の一方の長辺と、第1基板10の外形とに挟まれた1つの帯状の領域のみに、複数の電極パッド101を図示している。
さらに、図3Aに示す電極パッド101の個数も一例である。電極パッド101の個数は4つには限定されず、3以下でもよいし、5以上でもよい。
各電極パッド101は、画素部200と重なりを有しておらず、積層方向Lから見るとき、画素部200と各電極パッド101とは、領域G1を隔てて対向している。
このため、画素部200は、積層方向Lから見て、各光電変換素子201に対応する複数の画素に区画されている。
マイクロレンズ部113と光電変換素子201との間には、例えば、赤色、緑色、青色等のカラーフィルタが形成されていてもよい。
周辺回路部300は、読み出し回路および制御回路を含む。周辺回路部300は、第2基板20において、半導体製造プロセスを用いて形成される。
周辺回路部300の読み出し回路は、画素部200における各光電変換素子201の電荷に基づく信号を読み出す。
周辺回路部300の制御回路は、読み出し回路の読み出しタイミングを制御し、各光電変換素子201から読み出した信号を、光電変換素子201の配置位置に対応する画像信号として出力する。
第2基板20における帯状の領域は、積層方向Lから見るとき、少なくとも、第1基板10において電極パッド101が形成された領域と重なる。
図2に示すように、このような電気的接続をとるため、第1基板10および第2基板20の間には第1の基板接続部102(電極部に接続される基板接続部)が配置され、第2基板20の内部には第2の基板接続部115が配置される。
第1の基板接続部102における接続電極は、接続される電極パッド101ごとに1つでもよいし、複数でもよい。本実施形態では、1つの電極パッド101に対する第1の基板接続部102は、積層方向Lから見るとき、矩形状の領域に配置された複数の接続電極を有する。
ただし、図2、図3A、図3Bは模式図のため、接続電極の個数は図2と、図3A、図3Bとでは正確には対応していない。
例えば、図3A、図3Bに示すように、本実施形態における第1の基板接続部102の形成領域102a、(図示二点鎖線参照)は、一例として、矩形状である。
本実施形態では、第1の基板接続部102は、電極パッド101下において、画素部200および周辺回路部300から遠ざかる方に偏って配置される。積層方向Lから見たとき、第1の基板接続部102と画素部200および周辺回路部300との間には、電極パッド101と重なり、かつ第1の基板接続部102の形成領域102aと重ならない領域が形成される。
第2の基板接続部115は、積層方向Lから見るとき、電極パッド101と重ならない領域に配置される。
第2の基板接続部115は、積層方向Lから見るとき、例えば、画素部200または周辺回路部300と重なる領域に配置されてもよい。第2の基板接続部115は、積層方向Lから見るとき、例えば、画素部200または周辺回路部300の外側において電極パッド101と重ならない領域に配置されともよい。
図2に例示する第2の基板接続部115の場合、第2の基板接続部115は、積層方向Lから見たときに、画素部200の外側、かつ周辺回路部300の内側となる領域に配置されている。
第2の基板接続部115は、配線の必要に応じて設けることができ、個数は特に限定されない。
配線部111は、配線部110と同様に、例えば、互いに電気的に接続する金属層とビアとを交互に配置される。配線部111は、配線部111を構成するいずれかの金属層によって、周辺回路部300に向かって延びる。
静電保護回路103は、積層方向Lから見るとき、第1の基板接続部102および第2の基板接続部115のいずれにも重ならない領域に配置される。ここで、第1の基板接続部102および第2の基板接続部115と重ならないとは、積層方向Lから見るときに、いずれの接続電極とも重ならないという意味である。
静電保護回路103の回路構成は、各電極パッド101における入出力の種類に応じて異なっていてもよい。さらに、IO部100には、各電極パッド101における入出力の種類に応じて、上記以外の回路要素を含むことができる。
図4から図8は、それぞれ、本発明の第1の実施形態の固体撮像装置の静電保護回路を含む回路例(第1例から第5例)を示す模式的な回路図である。図9は、本発明の第1の実施形態の固体撮像装置の配線状態の構成例を示す模式的な断面図である。
第1例のIO部100は、電極パッド101、配線部110、第1の基板接続部102、配線部111、静電保護回路103A、およびドライバ回路104Aを備える。配線部111は、第1の基板接続部102とドライバ回路104Aとを電気的に接続している。
なお、図4は模式図のため、IO部100の主要な回路要素のみを示している。図示の回路要素の他にも、例えば、抵抗等の適宜の回路要素を備えてもよい(図5〜図8も同様)。
第1保護回路103aは、各NMOSトランジスタのソースおよびゲートが定電圧VDDの電源ラインに接続され、ドレインが配線部111に接続される。
第2保護回路103bは、各PMOSトランジスタのソースおよびゲートがグランド(GND)ラインに接続され、ドレインが配線部111に接続される。
ただし、電極パッド101にSTDなどによって、過大な電圧が印加されると、第1保護回路103aまたは第2保護回路103bに電流が流れ、過大な電流が電源ラインまたはグランドラインに逃がされる。このため、電極パッド101にSTDが入力されても、ドライバ回路104Aおよび周辺回路部300の故障を防止することができる。
この第1保護回路103aおよび第2保護回路103bは、例えば、固体撮像装置が撮像システムに組み込まれていない状態(固体撮像装置の電極パッド101に各電圧が入力されていない状態)でも機能する。すなわち電源ライン、グランドラインの電位に関わらず、電極パッド101にSTDなどによって過大な電圧が印加された時に、電源ラインまたはグランドラインに過大な電流を流し、ドライバ回路104Aや周辺回路部300の故障を防止するように機能する。
第2例のIO部100は、電極パッド101、配線部110、第1の基板接続部102、配線部111、静電保護回路103A、およびドライバ回路104Bを備える。配線部111は、第1の基板接続部102とドライバ回路104Bとを電気的に接続している。
ドライバ回路104Bは、入力ポートが配線部114を介して周辺回路部300に接続され、出力ポートが配線部111に接続される。このため、ドライバ回路104Bは、周辺回路部300から送出されるデジタル信号を電極パッド101に出力する。
しかし、STDなどによって、外部から電極パッド101に過大な電圧が印加されると、第1保護回路103aまたは第2保護回路103bに電流が流れ、過大な電流が電源ラインまたはグランドラインに逃がされる。このため、電極パッド101にSTDが入力されても、ドライバ回路104Bおよび周辺回路部300の故障を防止することができる。
第3例のIO部100は、電極パッド101、配線部110、第1の基板接続部102、配線部111、および静電保護回路103Aを備える。配線部111は、配線部114を介して、周辺回路部300に電気的に接続している。
本例は、上記第1例において、ドライバ回路104Aを削除した例になっている。このため、電極パッド101は、外部から入力される電気信号をそのまま周辺回路部300に入力するアナログ入力端子、または周辺回路部300からの出力信号を外部にそのまま出力するアナログ出力端子に用いることができる。
しかし、STDなどによって、外部から電極パッド101に過大な電圧が印加されると、第1保護回路103aまたは第2保護回路103bに電流が流れ、過大な電流が電源ラインまたはグランドラインに逃がされる。このため、電極パッド101にSTDが入力されても、周辺回路部300の故障を防止することができる。
第4例のIO部100は、電極パッド101、配線部110、第1の基板接続部102、配線部111、および静電保護回路103Bを備える。配線部111は、配線部114を介して、周辺回路部300に電気的に接続している。
本例は、上記第1例において、静電保護回路103Aに代えて静電保護回路103Bを備え、ドライバ回路104Aを削除した例になっている。
静電保護回路103Bは、上記第1例の静電保護回路103Aから第1保護回路103aを削除して構成される。
しかし、STDなどによって、外部から電極パッド101に過大な電圧が印加されると、第2保護回路103bに電流が流れ、過大な電流がグランドラインに逃がされる。このため、電極パッド101にSTDが入力されても、周辺回路部300の故障を防止することができる。
第5例のIO部100は、電極パッド101、配線部110、第1の基板接続部102、配線部111、および静電保護回路103Cを備える。配線部111は、配線部114を介して、周辺回路部300に電気的に接続している。
本例は、上記第1例において、静電保護回路103Aに代えて静電保護回路103Cを備え、ドライバ回路104Aを削除した例になっている。
静電保護回路103Cは、上記第1例の静電保護回路103Aから第2保護回路103bを削除して構成される。
しかし、STDなどによって、外部から電極パッド101に過大な電圧が印加されると、第1保護回路103aに電流が流れ、過大な電流が電源ラインに逃がされる。このため、電極パッド101にSTDが入力されても、周辺回路部300の故障を防止することができる。
次に、第1基板10の対向面10aと、第2基板20の対向面20aとを対向させ、それぞれの第1の基板接続部102および第2の基板接続部115の接続電極の間に接続材を配置して、重ね合わせる。
次に、第1基板10および第2基板20を積層方向Lにおいて加圧する。これにより、互いに対向する接続電極および対向面10a、20aが密着して接合される。さらに、接続材によって、接続電極同士が電気的にも接続される。
このようにして、固体撮像素子本体50が製造される。
図9に、電極パッド101がワイヤボンディングされた例を示す。電極パッド101は、接続表面101aにおいて、ボンディングワイヤ30が接続されている。ワイヤボンディング後の接続表面101aは、外部に向かって露出された部分と、外部に露出されたボンディングワイヤ30によって覆われている部分とを有する。このため、電極パッド101は、電気的には、外部からのSTD影響を受けやすい状態である。さらにこの状態では、接続表面101aやボンディングワイヤ30が帯電しSTDを発生させることもある。
このような構成によって、静電保護回路103は、接続のためにある程度の面積が必要となる電極パッド101の形成範囲内に形成される。固体撮像装置1では、電極パッド101と重ならない領域に静電保護回路103を配置する場合に比べて、第1基板10および第2基板20の大きさを低減することができる。
静電保護回路103は、静電保護回路103を構成するトランジスタやダイオードなどの回路素子の電気特性が設計値から変化すると、STD耐性が大きく変わる可能性がある。しかし、本実施形態によれば、第1基板10および第2基板20の接合時には、静電保護回路103に過大な応力がかからない。このため、静電保護回路103の回路素子は、電気特性の設計値からのずれが生じにくい。固体撮像装置1の静電保護回路103は、第1基板10および第2基板20の接合後も、良好なSTD耐性を保つことができる。
固体撮像装置1は、第1基板10および第2基板20の接合時に、静電保護回路103への影響を考慮して加圧力を低減する必要がないため、接合の信頼性を高めることもできる。
さらに、第1基板10および第2基板20の接合後、固体撮像素子本体50を固定したり、配線したりする場合に、固体撮像素子本体50が積層方向Lに加圧される場合がある。この場合にも、固体撮像装置1の構成によれば、静電保護回路103のSTD耐性の変化を抑制することができる。
本発明の第2の実施形態の固体撮像装置および撮像システムについて説明する。
図10は、本発明の第2の実施形態の固体撮像装置の構成例を示す模式的な断面図である。図11Aは、本発明の第2の実施形態の固体撮像装置の第1基板の構成を示す模式的な平面図である。図11Bは、本発明の第2の実施形態の固体撮像装置の第2基板の構成を示す模式的な平面図である。
図10に示すように、固体撮像装置1Aは、上記第1の実施形態の固体撮像装置1の第1基板10、第2基板20に代えて、第1基板10A、第2基板20Aを備える。以下、上記第1の実施形態と異なる点を中心に説明する。
このため、図11Aに示すように、画素部200と電極パッド101Aとの間には、領域G1よりも狭い領域g1が形成されている。
図10、図11Aに示すように、第1基板10Aにおける配線部110および第1の基板接続部102は、積層方向Lから見るとき、接続表面101aよりも画素部200側の電極パッド101Aと重なる領域に配置される。すなわち、接続表面101aと対向面10aとの間には、配線部110および第1の基板接続部102は配置されていない。
固体撮像装置1Aでは、積層方向Lから見るとき、静電保護回路103は電極パッド101Aと重なる領域に配置され、かつ、静電保護回路103は第1の基板接続部102と重ならない。このため、本実施形態でも、上記第1の実施形態と同様、基板サイズがコンパクトであっても、基板接合時の静電気放電耐性の変化を抑制することができる。
このため、ボンディングワイヤ30を、電極パッド101Aに接合する場合、接続表面101aを通して伝達される圧力や応力等の負荷が、第1の基板接続部102に伝達されにくい。この結果、ワイヤボンディング時に、第1の基板接続部102が受ける負荷が低減されるため、第1の基板接続部102における接続の信頼性が良好となる。
本発明の第3の実施形態の固体撮像装置および撮像システムについて説明する。
図12Aは、本発明の第3の実施形態の固体撮像装置の第1基板の構成を示す模式的な平面図である。図12Bは、本発明の第3の実施形態の固体撮像装置の第2基板の構成を示す模式的な平面図である。
断面図の図示は省略するが、固体撮像装置1Bは、上記第1の実施形態の第1基板10、第2基板20に代えて、第1基板10B(図12A参照)、第2基板20B(図12B参照)を備える。以下、上記第1の実施形態と異なる点を中心に説明する。
第1の基板接続部102Bは、積層方向Lから見るとき、各電極パッド101が対向する方向における各電極パッド101の外縁部の近傍に、第1接続部112Aおよび第2接続部112Bを備える。第1接続部112Aは図示左側の側面の近傍に位置し、第2接続部112Bは図示右側の側面の近傍に位置する。
第1接続部112Aの形成領域112aと第2接続部112Bの形成領域112bとは、いずれも電極パッド101の外縁部に平行な矩形状である。かつ、第1接続部112Aおよび第2接続部112Bは、積層方向Lから見るとき、電極パッド101と重ならない領域(電極パッド101の外側)に位置する。
さらに、本実施形態では、第1接続部112Aおよび第2接続部112Bは、積層方向Lから見るとき、領域G1、G2のいずれにも重ならない領域に位置する。
第2基板20Bにおいて、積層方向Lから見るとき、配線部111は、電極パッド101、第1接続部112A、および第2接続部112Bを覆う範囲に形成される。
静電保護回路103は、図示略の配線部111と電気的に接続される。
本実施形態では、積層方向Lから見るとき、静電保護回路103は、電極パッド101と重なる領域、かつ、第1の基板接続部102Bと重ならない領域に配置される。このため、本実施形態でも、上記第1の実施形態と同様、基板サイズがコンパクトであっても、基板接合時の静電気放電耐性の変化を抑制することができる。
本発明の第4の実施形態の固体撮像装置および撮像システムについて説明する。
図13Aは、本発明の第4の実施形態の固体撮像装置の第1基板の構成を示す模式的な平面図である。図13Bは、本発明の第4の実施形態の固体撮像装置の第2基板の構成を示す模式的な平面図である。
断面図の図示は省略するが、固体撮像装置1Cは、上記第1の実施形態の第1基板10、第2基板20に代えて、第1基板10C(図13A参照)、第2基板20C(図13B参照)を備える。以下、上記第1の実施形態と異なる点を中心に説明する。
第1の基板接続部102Cは、上記第3の実施形態と同様の第1接続部112Aと、第3接続部112Cとを備える。
第3接続部112Cは、積層方向Lから見るとき、各電極パッド101において、画素部200と対向する外縁部と反対側の外縁部の近傍に位置する。このため、第3接続部112Cは、積層方向Lから見るとき、電極パッド101を間に挟んで画素部200と対向している。
第3接続部112Cの形成領域112cは、電極パッド101の外縁部に平行な矩形状である。かつ、第3接続部112Cは、積層方向Lから見るとき、電極パッド101と重ならない領域(電極パッド101の外側)に位置する。このため、本実施形態では、第1接続部112Aおよび第3接続部112Cは、積層方向Lから見るとき、領域G1、G2のいずれにも重ならない領域に位置する。
第2基板20Cにおいて、積層方向Lから見るとき、配線部111は、電極パッド101、第1接続部112A、および第3接続部112Cを覆う範囲に形成される。
本実施形態では、静電保護回路103は、積層方向Lから見るとき、電極パッド101を間に挟んで、形成領域112aと対向する位置に配置される。
静電保護回路103は、図示略の配線部111と電気的に接続される。
本実施形態では、積層方向Lから見るとき、静電保護回路103は、第1の基板接続部102Cと重ならない領域に配置される。このため、本実施形態でも、上記第1の実施形態と同様、基板接合時の静電気放電耐性の変化を抑制することができる。
さらに、本実施形態では、静電保護回路103は、電極パッド101と重ならない電極パッド101の側方の領域であって、各電極パッド101が隣り合う方向に配置される。
隣り合う電極パッド101は、配線を行うために、ある程度の間隔をあける必要がある。このため、通常、隣り合う電極パッド101の間のスペースは、有効活用されていない領域として空いている。本実施形態では、このような空きスペースに静電保護回路103を配置するため、空きスペースを有効活用して、基板サイズを拡大することなく静電保護回路103を配置することができる。
このように、本実施形態は、静電保護回路103が電極パッド101と重なっていなくとも、基板サイズをコンパクトにすることができる場合の例になっている。
このため、ボンディングワイヤ30を、電極パッド101に接合する場合、電極パッド101を通して伝達される圧力や応力等の負荷が、第1の基板接続部102Cに伝達されにくい。この結果、ワイヤボンディング時に、第1の基板接続部102Cが受ける負荷が低減されるため、第1の基板接続部102Cにおける接続の信頼性が良好となる。
本発明の第5の実施形態の固体撮像装置および撮像システムについて説明する。
図14Aは、本発明の第5の実施形態の固体撮像装置の第1基板の構成を示す模式的な平面図である。図14Bは、本発明の第5の実施形態の固体撮像装置の第2基板の構成を示す模式的な平面図である。
断面図の図示は省略するが、固体撮像装置1Dは、上記第1の実施形態の第1基板10、第2基板20に代えて、第1基板10D(図14A参照)、第2基板20D(図14B参照)を備える。以下、上記第1の実施形態と異なる点を中心に説明する。
第1の基板接続部102Dは、上記第4の実施形態と同様の第3接続部112Cと、上記第3の実施形態と同様の第2接続部112Bとを備える。
ただし、本実施形態の第3接続部112Cおよび第2接続部112Bは、いずれも、積層方向Lから見るとき、それぞれの位置は、近傍の電極パッド101と重なる位置(電極パッド101の内側)に配置される。
本実施形態では、静電保護回路103は、積層方向Lから見るとき、第2接続部112Bと対向し、電極パッド101および領域G1、G2と重ならない領域に配置される。
第2基板20Dにおいて、積層方向Lから見るとき、配線部111は、第2接続部112B、第3接続部112C、および静電保護回路103を覆う範囲に形成される。
静電保護回路103は、図示略の配線部111と電気的に接続される。
本実施形態では、積層方向Lから見るとき、静電保護回路103は、第1の基板接続部102Dと重ならない領域に配置される。このため、本実施形態でも、上記第1の実施形態と同様、基板接合時の静電気放電耐性の変化を抑制することができる。
さらに、本実施形態では、静電保護回路103は、上記第4の実施形態と同様、電極パッド101と重ならない電極パッド101の側方の領域であって、各電極パッド101が隣り合う方向に配置される。このため、上記第4の実施形態と同様、電極パッド101間の空きスペースに静電保護回路103を配置するため、空きスペースを有効活用して、基板サイズを拡大することなく静電保護回路103を配置することができる。
このため、上記第4の実施形態と同様に、第1の基板接続部102Dにおける接続の信頼性が良好となる。
例えば、上記第5の実施形態において、第2接続部112Bに代えて、第1接続部112Aを備える構成としてもよい。
例えば、上記第4および第5の実施形態において、第3接続部112Cを削除してもよい。
例えば、上記第3の実施形態において、第1の基板接続部102Bに、第3接続部112Cを追加してもよい。
2 レンズユニット
3 画像信号処理装置
4 記録装置
5 撮像制御装置
6 表示装置
8 撮像システム
10、10A、10B、10C、10D 第1基板
10a、20a 対向面
20、10A、20B、20C、20D 第2基板
30 ボンディングワイヤ
50 固体撮像素子本体
100 IO部
101、101A 電極パッド(電極部)
101a 接続表面
102、102B、102C、102D 第1の基板接続部(電極部に接続される基板接続部)
103、103A、103B、103C 静電保護回路
103a 第1保護回路
103b 第2保護回路
104A、104B ドライバ回路
110、111、114 配線部
112A 第1接続部
112B 第2接続部
112C 第3接続部
115 第2の基板接続部
200 画素部
201 光電変換素子
300 周辺回路部(周辺回路)
G2、g2 領域(電極部と周辺回路との間に挟まれる領域)
L 積層方向
Claims (5)
- 光電変換素子が配された第1基板と、
前記第1基板に積層して配置され、前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路の少なくとも一部が配された第2基板と、
前記第1基板に設けられ、前記第1基板の外部に向かって電気的に接続可能に設けられた接続表面を有する電極部と、
前記第1基板と前記第2基板との間に配置され、前記第1基板および前記第2基板とを電気的に接続する基板接続部と、
前記第2基板において、前記基板接続部のうち前記電極部に接続された基板接続部と前記周辺回路との間の回路に接続された静電保護回路と、
を備え、
前記第1基板および前記第2基板が積層される積層方向から見るとき、前記静電保護回路は、前記基板接続部のいずれとも重ならない位置に配置されている、
固体撮像装置。 - 前記電極部の面積は、前記電極部に接続された基板接続部の面積より大きく、
前記静電保護回路は、前記積層方向から見るとき、前記電極部と重なる位置に配置されている、
請求項1に記載の固体撮像装置。 - 前記積層方向から見るとき、
前記電極部は、前記周辺回路よりも外側の前記第1基板に配置され、
かつ、前記電極部に接続された基板接続部は、前記電極部と前記周辺回路との間に挟まれる領域を除く位置に配置されている、
請求項1記載の固体撮像装置。 - 前記積層方向から見るとき、
前記電極部と前記電極部に接続された基板接続部とは、互いに重ならない位置に配置されている、
請求項3記載の固体撮像装置。 - 請求項1から4のいずれか1項に記載の固体撮像装置を備える、撮像システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/062942 WO2016174758A1 (ja) | 2015-04-30 | 2015-04-30 | 固体撮像装置および撮像システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2016174758A1 true JPWO2016174758A1 (ja) | 2018-02-22 |
Family
ID=57198256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017515339A Ceased JPWO2016174758A1 (ja) | 2015-04-30 | 2015-04-30 | 固体撮像装置および撮像システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10312282B2 (ja) |
JP (1) | JPWO2016174758A1 (ja) |
WO (1) | WO2016174758A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103408A (ja) * | 2015-12-04 | 2017-06-08 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7158846B2 (ja) * | 2017-11-30 | 2022-10-24 | キヤノン株式会社 | 半導体装置および機器 |
WO2019186853A1 (ja) * | 2018-03-29 | 2019-10-03 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
JP2020150037A (ja) * | 2019-03-11 | 2020-09-17 | キオクシア株式会社 | 半導体装置およびその製造方法 |
JP7417393B2 (ja) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
JP2021180258A (ja) * | 2020-05-14 | 2021-11-18 | キヤノン株式会社 | 光電変換装置、撮像システム、移動体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP2012054495A (ja) * | 2010-09-03 | 2012-03-15 | Sony Corp | 半導体集積回路、電子機器、固体撮像装置、撮像装置 |
JP2013182941A (ja) * | 2012-02-29 | 2013-09-12 | Canon Inc | 固体撮像装置およびその製造方法 |
WO2014174894A1 (ja) * | 2013-04-23 | 2014-10-30 | シャープ株式会社 | 回路内蔵光電変換装置およびその製造方法 |
JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5693060B2 (ja) | 2010-06-30 | 2015-04-01 | キヤノン株式会社 | 固体撮像装置、及び撮像システム |
-
2015
- 2015-04-30 WO PCT/JP2015/062942 patent/WO2016174758A1/ja active Application Filing
- 2015-04-30 JP JP2017515339A patent/JPWO2016174758A1/ja not_active Ceased
-
2017
- 2017-10-19 US US15/788,026 patent/US10312282B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP2012054495A (ja) * | 2010-09-03 | 2012-03-15 | Sony Corp | 半導体集積回路、電子機器、固体撮像装置、撮像装置 |
JP2013182941A (ja) * | 2012-02-29 | 2013-09-12 | Canon Inc | 固体撮像装置およびその製造方法 |
WO2014174894A1 (ja) * | 2013-04-23 | 2014-10-30 | シャープ株式会社 | 回路内蔵光電変換装置およびその製造方法 |
JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180040660A1 (en) | 2018-02-08 |
US10312282B2 (en) | 2019-06-04 |
WO2016174758A1 (ja) | 2016-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10312282B2 (en) | Solid-state imaging device and imaging system | |
CN107086225B (zh) | 固态图像传感装置和电子设备 | |
JP5716347B2 (ja) | 固体撮像装置及び電子機器 | |
US20210167113A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101411800B1 (ko) | 고체 촬상 장치 및 촬상 시스템 | |
JP5820979B2 (ja) | 固体撮像デバイス | |
US7345328B2 (en) | Solid-state image pick-up device of photoelectric converting film lamination type | |
WO2013187001A1 (ja) | 固体撮像素子および撮像装置 | |
WO2014148276A1 (ja) | 半導体装置、電子機器 | |
JP2012033878A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2012009547A (ja) | 固体撮像装置、電子機器 | |
US20150340400A1 (en) | Stacked solid-state imaging device and imaging apparatus | |
JP6071613B2 (ja) | 半導体基板、半導体装置、撮像素子、および撮像装置 | |
JP2022000897A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
US10002892B2 (en) | Solid-state imaging device and electronic device | |
JP4625872B1 (ja) | 固体撮像素子及び撮像装置 | |
JP6633850B2 (ja) | 積層型固体撮像素子 | |
JP2022112593A (ja) | 半導体素子、機器、チップ | |
WO2019142785A1 (ja) | 撮像ユニット及び撮像装置 | |
JP5325750B2 (ja) | 固体撮像素子、撮像装置 | |
JP2024052863A (ja) | 半導体装置および機器 | |
JP7427410B2 (ja) | 撮像装置及びカメラ | |
JP6990317B2 (ja) | 撮像ユニット及び撮像装置 | |
WO2022264778A1 (ja) | 固体撮像装置及び撮像装置 | |
CN117897966A (zh) | 摄像元件及摄像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20170802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20191224 |