JP6633850B2

JP6633850B2 - 積層型固体撮像素子

Info

Publication number: JP6633850B2
Application number: JP2015137027A
Authority: JP
Inventors: 祐士田仲
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2015-07-08
Filing date: 2015-07-08
Publication date: 2020-01-22
Anticipated expiration: 2035-07-08
Also published as: JP2017022207A

Description

本発明は、積層型固体撮像素子に関する。

近年では、高解像度化や高フレームレート化のニーズが高まってきており、より高速に読み出しを行い得る固体撮像素子が要求されている。
そこで、複数画素をまとめたセル毎にマイクロパッドが形成された裏面入射型のＭＯＳ型イメージセンサチップと信号処理チップとがマイクロバンプによって接続された半導体モジュールが提案されている（特許文献１）。特許文献１の技術によれば、読み出し回路が列毎で共有されているわけではなく、セル毎で共有されているため、読み出し速度の高速化を実現することが可能である。

特許第４３４９２３２号

しかしながら、提案されている固体撮像素子では、必ずしも十分に良好な画質が得られない場合がある。

本発明の目的は、画質の向上を実現し得る固体撮像素子を提供することにある。

実施形態の一観点によれば、第１の透過波長域を有する第１の光学フィルタが平面視において重なり合うように配された複数の第１の画素部と、前記第１の透過波長域よりも長波長側に位置する第２の透過波長域を有する第２の光学フィルタが平面視において重なり合うように配された複数の第２の画素部とを含む画素アレイが一方の主面側に形成された第１の基板と、一方の主面側が前記第１の基板の他方の主面側に対向するように配された第２の基板と、前記第１の基板の前記他方の主面側に前記画素アレイにおける複数の画素部からなるセル毎に形成され、遮光性を有する複数の第１のバンプパッドと、前記第２の基板の前記一方の主面側に前記複数の第１のバンプパッドに対応するように形成された複数の第２のバンプパッドと、前記第１の基板の前記他方の主面側及び前記第２の基板の前記一方の主面側のうちの一方に前記複数の第１のバンプパッドまたは前記複数の第２のバンプパッドが占めている領域及び前記複数の第１のバンプパッドまたは前記複数の第２のバンプパッドの各々から電気的に分離するための分離領域を除いて前記画素アレイが占めている領域の全体を遮蔽するように形成された遮光膜とを有し、前記複数の第１のバンプパッドと前記複数の第２のバンプパッドとが複数のバンプによってそれぞれ接合されており、前記複数の第１の画素部と前記分離領域とが平面視において重なり合い、且つ、前記複数の第２の画素部と前記分離領域とが平面視において重なり合わないように、前記分離領域がレイアウトされていることを特徴とする積層型固体撮像素子が提供される。

本発明によれば、第１の基板の画素部に入射される光が第２の基板に達することを防止し、画質の向上を実現し得る積層型固体撮像素子を提供することができる。

第１実施形態による積層型固体撮像素子を示す斜視図である。第１実施形態による積層型固体撮像素子の回路図である。第１実施形態による積層型固体撮像素子の断面図である。第１実施形態による積層型固体撮像素子におけるレイアウトを示す平面図である。第２実施形態による積層型固体撮像素子の断面図である。第２実施形態による積層型固体撮像素子におけるレイアウトを示す平面図である。第３実施形態による積層型固体撮像素子の断面図である。第３実施形態による積層型固体撮像素子におけるレイアウトを示す平面図である。

画素部が形成された第１の基板に入射される光が、信号処理部が形成された第２の基板にまで達すると、光の入射に起因するリーク電流等が信号処理部において生じ、画質に悪影響を及ぼす場合が想定される。本願発明者は、鋭意検討した結果、画質の向上を実現し得る以下のような積層型固体撮像素子を想到した。
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。

［第１実施形態］
第１実施形態による積層型固体撮像素子について図１乃至図４を用いて説明する。図１は、本実施形態による積層型固体撮像素子を示す斜視図である。図２は、本実施形態による積層型固体撮像素子の回路図である。図３は、本実施形態による積層型固体撮像素子の断面図である。図４は、本実施形態による積層型固体撮像素子におけるレイアウトを示す平面図である。なお、図３は、図４のＩ−Ｉ′断面に対応している。

図１に示すように、本実施形態による積層型固体撮像素子は、第１の基板１００と第２の基板２００とを互いに積層するとともに、バンプ３１（図３参照）を用いて接合することによって形成されている。

第１の基板（第１のチップ、撮像素子基板）１００は、裏面照射型のＣＭＯＳ撮像素子（ＣＭＯＳセンサ）を構成するものである。第１の基板１００は、半導体基板１１０を含んでいる。半導体基板１１０の一方の主面側（図１における上側の面）には、複数の画素部１０が２次元状に配列されており、２次元状に配列された複数の画素部１０によって画素アレイ１１１が形成されている。

半導体基板１１０の他方の主面側（図１における下側の面）には、複数の配線層１２１，１２２，１２３を含む多層配線構造１２０が形成されている。多層配線構造１２０は、例えば、各々の画素部１０に電源を供給するための配線、各々の画素部１０に駆動信号を供給するための配線、各々の画素部１０で光電変換を行うことにより得られた信号を伝達するための配線等を含んでいる。

多層配線構造１２０の最上層に位置する配線層１２１、即ち、多層配線構造１２０に含まれる複数の配線層１２１，１２２，１２３のうちの第２の基板２００に最も近い配線層１２１には、バンプパッド１１と遮光膜１２とが形成されている。バンプパッド（電極パッド）１１と遮光膜１２とは、同一導電膜をパターニングすることにより形成されたものである。かかる導電膜は、遮光性を有する導電膜である。このため、バンプパッド１１と遮光膜１２とは、いずれも遮光性を有している。

バンプパッド１１と遮光膜１２との間には、バンプパッド１１と遮光膜１２とを電気的に分離（絶縁）するための分離領域（境界領域）１３４（図３参照）が存在している。かかる分離領域１３４には、遮光性を有する導電膜が存在していない。遮光膜１２は、バンプパッド１１が占めている領域と分離領域１３４とを除いて、画素アレイ１１１が占めている領域の全体を遮蔽するように形成されている。バンプパッド１１と遮光膜１２とが相俟って、第１の基板１００に入射される光が第２の基板２００に達するのを防止する役割を果たす。

第２の基板（第２のチップ、信号処理基板）２００は、所定の信号処理を行うものである。第２の基板２００は、半導体基板２１０を含んでいる。半導体基板２１０の一方の主面側（図１における上側の面）には、複数の信号処理部２０が形成されている。なお、信号処理部２０の詳細については、図２を用いて後述することとする。

信号処理部２０が形成された半導体基板２１０上には、複数の配線層２２１，２２２，２２３を含む多層配線構造２２０が形成されている。多層配線構造２２０は、例えば、各々の信号処理部２０に電源を供給する配線、各々の信号処理部２０に駆動信号を供給する配線、各々の信号処理部２０から出力されるアナログ信号やデジタル信号を伝達する配線等を含んでいる。

多層配線構造２２０の最上層に位置する配線層２２１、即ち、多層配線構造２２０に含まれる複数の配線層２２１、２２２、２２３のうちの第１の基板１００に最も近い配線層２２１には、バンプパッド２１が形成されている。バンプパッド２１は、第１の基板１００側に配されたバンプパッド１１に対応するように配されている。

なお、ここでは、遮光膜１２を第１の基板１００側に形成する場合を例に説明したが、遮光膜１２を第２の基板２００側に形成してもよい。この場合には、遮光性を有する同一の導電膜をパターニングすることにより、バンプパッド２１と遮光膜１２とを形成すればよい。この場合、多層配線構造２２０の最上層に位置する配線層２２１に、バンプパッド２１と遮光膜１２とが位置することとなる。この場合、バンプパッド２１が占めている領域と、バンプパッド２１と遮光膜１２とを電気的に分離するための分離領域（図示せず）とを除いて、画素アレイ１１１が占めている領域の全体を遮蔽するように遮光膜１２を形成すればよい。

第１の基板１００側に形成されたバンプパッド１１と第２の基板２００側に形成されたバンプパッド２１とは、バンプ３１（図３参照）を介して接合されている。

次に、本実施形態による撮像装置の回路構成について図２を用いて説明する。図２に示すように、各々の画素部１０には、フォトダイオード１３と、転送スイッチ１４と、フローティングディフュージョン部１５と、増幅ＭＯＳアンプ１６と、選択スイッチ１７と、リセットスイッチ１８とが設けられている。

フォトダイオード（ＰＤ）１３は、レンズ光学系を介して入射する光を光電変換する光電変換部として機能する。

転送スイッチ（転送トランジスタ）１４は、フォトダイオード１３で発生する電荷をフローティングディフュージョン（ＦＤ）部１５に転送するためのものである。転送スイッチ１４は、そのゲートに入力される転送信号（転送パルス信号）φＴＸによって駆動される。なお、転送信号φＴＸは、画素制御回路３０から供給されるようになっている。

フローティングディフュージョン部１５は、電荷を一時的に蓄積するとともに、蓄積した電荷を電圧信号に変換する電荷−電圧変換部として機能するものである。

増幅ＭＯＳアンプ１６は、ソースフォロアであり、増幅ＭＯＳアンプ１６のゲートには、フローティングディフュージョン部１５で電荷−電圧変換を行うことにより得られる信号が入力される。増幅ＭＯＳアンプ１６のドレインは電源線ＶＤＤに接続されており、増幅ＭＯＳアンプ１６のソースは選択スイッチ１７に接続されている。

選択スイッチ１７のドレインは増幅ＭＯＳアンプ１６に接続されており、選択スイッチ１７のソースは信号線１９に接続されている。選択スイッチ１７は、そのゲートに入力される選択信号（選択パルス信号）φＳＥＬによって駆動される。選択信号φＳＥＬをアクティブレベル（ハイレベル）に設定すると、当該選択信号φＳＥＬがゲートに入力されている選択スイッチ１７が導通状態となり、当該選択スイッチ１７に接続されている増幅ＭＯＳアンプ１６のソースが信号線１９に電気的に接続される。なお、選択信号φＳＥＬは、画素制御回路３０から供給されるようになっている。

信号線１９は、複数の画素部１０によって共有されている。ここでは、４つの画素部１０が１つの信号線１９を共有している場合を例に説明する。各々の画素部１０の回路構成は同等であるが、ここでは説明の便宜のため、それぞれの画素部に１０_（１）、１０_（２）、１０_（３）、１０_（４）という符号を付している。

例えば、画素部１０_（１）を信号線１９に電気的に接続させる場合には、画素部１０_（１）に対応する選択信号φＳＥＬ_（１）をアクティブレベルに設定する。選択信号φＳＥＬ_（１）をアクティブレベルに設定すると、選択スイッチ１７が導通状態となり、画素部１０_（１）が信号線１９に電気的に接続される。同様に、画素部１０_（２）を信号線１９に電気的に接続させる場合には、画素部１０_（２）に対応する選択信号φＳＥＬ_（２）をアクティブレベルに設定する。画素部１０_（３）を信号線１９に電気的に接続させる場合には、画素部１０_（３）に対応する選択信号φＳＥＬ_（３）をアクティブレベルに設定する。画素部１０_（４）を信号線１９に電気的に接続させる場合には、画素部１０_（４）に対応する選択信号φＳＥＬ_（４）をアクティブレベルに設定する。信号線１９は、多層配線構造１２０を構成する配線を介してバンプパッド１１に電気的に接続されている。バンプパッド１１は、上述したように、バンプ３１を介してバンプパッド２１に電気的に接続されている。バンプパッド２１は、多層配線構造２２０を構成する配線を介して信号処理部２０に接続されている。従って、選択信号φＳＥＬ_（１）〜φＳＥＬ_（４）を順次アクティブレベルに設定することにより、画素部１０_（１）〜１０_（４）を信号処理部２０に順次接続することが可能である。

リセットスイッチ１８は、そのドレインが電源線ＶＤＤに接続されており、そのソースがフローティングディフュージョン部１５に接続されている。リセットスイッチ１８は、そのゲートに入力されるリセット信号（リセットパルス信号）φＲＥＳによって駆動され、フローティングディフュージョン部１５に蓄積されている電荷を除去する。なお、リセット信号φＲＥＳは、画素制御回路３０から供給されるようになっている。

フローティングディフュージョン部１５と増幅ＭＯＳアンプ１６とによって、フローティングディフュージョンアンプ１３５が構成されている。選択スイッチ１７をアクティブにすることによって、フローティングディフュージョンアンプ１３５の出力が信号処理部２０に接続される。

信号処理部２０は、フローティングディフュージョンアンプ１３５に定電流を供給するための定電流源（定電流回路）２２と、信号処理を行うための信号処理回路２３とを有している。信号処理回路２３は、ＣＤＳ（Correlated Double Sampling、相関２重サンプリング）回路１３６と、Ａ／Ｄ変換（Analog/Digital Conversion）回路１３７とを含んでいる。信号処理部２０によって所定の信号処理が行われ、信号処理部２０から出力される信号は例えば多層配線構造２２０を介して外部に出力される。信号処理部２０は、画素部１０から出力される信号を読み出すための読み出し回路を構成する。

なお、ここでは、定電流源２２を第２の基板２００側に設ける場合を例に説明したが、定電流源２２を第１の基板１００側に設けてもよい。また、ここでは、Ａ／Ｄ変換回路１３７を設ける場合を例に説明したが、Ａ／Ｄ変換回路１３７の代わりにアナログアンプ回路を設けるようにしてもよい。

図３に示すように、第２の基板２００上に第１の基板１００が配されている。第１の基板１００と第２の基板２００とは、多層配線構造１２０，２２０が形成されている側が互いに対向するように配されている。第１の基板１００の半導体基板１１０の一方の主面側（図３における上側の面）、即ち、半導体基板１１０の裏面側には、画素部１０ａ、１０ｂが形成されている。符号１０ａを用いて示している画素部は、平面視においてバンプパッド１１、２１と重なり合っていない画素部である。符号１０ｂを用いて示している画素部は、平面視においてバンプパッド１１、２１と重なり合っている画素部である。

画素部１０ａ、１０ｂが形成された半導体基板１１０の一方の主面側（図３における上側の面）には、画素部１０ａ、１０ｂに到達させる光の成分や光の入射角等を制御するためのフィルタ層（カラーフィルタ層、光学フィルタ層）１３２が形成されている。カラーフィルタ層１３２上には、集光を行うためのマイクロレンズ１３１が形成されている。

第１の基板１００側に形成されたバンプパッド１１と第２の基板２００側に形成されたバンプパッド２１とがバンプ３１を介して接続されている。バンプパッド１１とバンプパッド２１とバンプ３１とにより接合部３２が構成されている。

バンプパッド１１と遮光膜１２との間には、バンプパッド１１と遮光膜１２とを電気的に分離するための分離領域１３４が存在している。分離領域１３４には、遮光性を有する導電膜が存在していないため、分離領域１３４は遮光機能を有していない。

なお、ここでは、画素部１０で光電変換を行うことによって得られる信号が接合部３２を介して信号処理部２０に出力される場合を例に説明したが、これに限定されるものではない。例えば、接合部３２を介して電源を供給するようにしてもよいし、接合部３２を介して駆動信号等を入出力するようにしてもよい。

次に、本実施形態による積層型固体撮像素子のレイアウトについて図４を用いて説明する。Ｒは、カラーフィルタ層１３２に設けられた複数のカラーフィルタのうちの赤色のカラーフィルタを示している。Ｇｒ、Ｇｂは、カラーフィルタ層１３２に設けられた複数のカラーフィルタのうちの緑色のカラーフィルタを示している。Ｂは、カラーフィルタ層１３２に設けられた複数のカラーフィルタのうちの青色のカラーフィルタを示している。本実施形態では、カラーフィルタ層１３２におけるカラーフィルタＲ，Ｇｒ，Ｇｂ，Ｂの配列パターンがベイヤ配列になっている。

図４から分かるように、赤色のカラーフィルタＲと緑色のカラーフィルタＧｒ，Ｇｂは、画素部１０ａ上に配されており、平面視においてバンプパッド１１と重なり合っていない。一方、青色のカラーフィルタＢは、画素部１０ｂ上に配されており、平面視においてバンプパッド１１と重なり合っている。また、青色のカラーフィルタＢは、分離領域１３４とも平面視において重なり合っている。

青色のカラーフィルタＢを通過する光の波長は、赤色のカラーフィルタＲや緑色のカラーフィルタＧｒ、Ｇｂを通過する光の波長よりも短い。比較的長い波長の光は、半導体基板１１０の材料として一般的に用いられるシリコン基板を比較的透過しやすいが、比較的短い波長の光は、シリコン基板を比較的透過しにくい。このため、青色のカラーフィルタＢを通過した光は、赤色や緑色のカラーフィルタＲ，Ｇｒ，Ｇｂを通過した光と比較して、多層配線構造１２０の最上層に位置する配線層１２１まで到達しにくい。平面視において分離領域１３４と重なり合うように配されているのが青色のカラーフィルタＢであるため、本実施形態では、分離領域１３４に達する光が極めて少ない。このため、本実施形態によれば、分離領域１３４を通過する光を十分に低減することができる。分離領域１３４を通過する光を十分に低減し得るため、本実施形態によれば、光の入射に起因するリーク電流等が信号処理部２０において生じるのを十分に抑制することができる。従って、本実施形態によれば、良好な画質を得ることが可能な積層型固体撮像素子を提供することができる。

なお、本実施形態では、赤色、緑色、青色のカラーフィルタがカラーフィルタ層１３２に設けられている場合を例に説明したが、カラーフィルタ層１３２に配するカラーフィルタは、赤色、緑色、青色に限定されるものではない。例えば、Ｃｙ（シアン色）、Ｍｇ（マゼンタ色）、Ｙｅ（イエロー色）のカラーフィルタ（補色フィルタ）をカラーフィルタ層１３２に配するようにしてもよい。この場合には、Ｃｙのカラーフィルタと分離領域１３４とが平面視において重なり合うようにすればよい。

［第２実施形態］
第２実施形態による積層型固体撮像素子を図５及び図６を用いて説明する。図５は、本実施形態による積層型固体撮像素子を示す断面図である。図６は、本実施形態による積層型固体撮像素子におけるレイアウトを示す平面図である。なお、図５は、図６のII−II′断面に対応している。図１乃至図４に示す第１実施形態による積層型固体撮像素子と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

本実施形態による積層型固体撮像素子は、焦点検出画素１０ｃのうちの入射光が到達しない領域と平面視において重なり合うように、分離領域１３４を配するものである。

図５に示すように、第１の基板１００の半導体基板１１０の一方の主面側（図５における上側の面）、即ち、半導体基板１１０の裏面側には、画素部１０ａ、１０ｃが形成されている。符号１０ａを用いて示している画素部は、平面視においてバンプパッド１１、２１と重なり合っていない画素部である。符号１０ｃを用いて示している画素部は、平面視においてバンプパッド１１、２１と重なり合っている画素部である。

画素部１０ａ、１０ｂが形成された半導体基板１１０の一方の主面側（図５における上側の面）には、画素部１０ａ、１０ｂに到達させる光の成分や光の入射角等を制御するためのカラーフィルタ層１３２が形成されている。画素部１０ａにおいては、当該画素部１０ａの全体を覆うようにカラーフィルタ層１３２が形成されている。一方、画素部１０ｃにおいては、当該画素部１０ｃの半分の領域を覆うようにカラーフィルタ層１３２が形成されており、当該画素部１０ｃの残りの半分の領域を覆うように遮光部材（遮光層）１３３が形成されている。遮光部材１３３は、撮影レンズ（図示せず）の複数の瞳領域（図示せず）のうちの一部の瞳領域を通過した光を遮断するように配される。このような画素部１０ｃは、例えば焦点検出画素として用いられ、画素部１０ｃには入射光が到達しない領域が生じる。本実施形態では、画素部１０ｃのうちの入射光が到達しない領域と平面視において重なり合うように、分離領域１３４が配されている。

例えば、図５に示すように、画素部１０ｃ上に配されたマイクロレンズ１３１の左半分が遮光部材１３３によって遮光されている場合を例に説明する。マイクロレンズ１３１は、半導体基板１１０の一方の主面側（図５における上側の面）、即ち、半導体基板１１０の裏面にピントが合うように設計されている。このようなマイクロレンズ１３１の左半分を遮光するように遮光部材１３３が配されている。このため、図５の場合には、画素部１０ｃのうちの右側の部分が、入射光が到達しない領域となる。本実施形態では、入射光が到達しないこのような領域に、分離領域１３４が配されている。

図６に示すように、ある箇所においては画素部１０ｃのうちの左半分に遮光部材１３３が配されるが、他の箇所においては画素部１０ｃのうちの右半分に遮光部材１３３が配される。画素部１０ｃのうちの右半分に遮光部材１３３を配する場合には、画素部１０ｃのうちの左側の部分が、入射光が到達しない領域となる。このような箇所においては、画素部１０ｃのうちの左側の部分に分離領域１３４が配されている。

なお、ここでは、焦点検出画素に分離領域１３４を配する場合を例に説明したが、これに限定されるものではない。例えば、光学的に黒（Optical Black）の画素部（図示せず）、即ち、オプティカルブラック画素を画素アレイ１１１に周期的に配置し、かかるオプティカルブラック画素と分離領域１３４とが平面視において重なり合うようにしてもよい。オプティカルブラックの画素部には、当該画素部に入射する光束を遮るための遮光部が設けられる。

［第３実施形態］
第３実施形態による積層型固体撮像素子を図７及び図８を用いて説明する。図７は、本実施形態による積層型固体撮像素子を示す断面図である。図８は、本実施形態による積層型固体撮像素子のレイアウトを示す平面図である。なお、図７は、図８のIII−III′断面に対応している。図１乃至図６に示す第１又は第２実施形態による積層型固体撮像素子と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

本実施形態による積層型固体撮像素子は、バンプパッド１１のサイズが画素部１０のサイズよりも大きく設定されているものである。
ることが可能である。

図７に示すように、第１の基板１００の半導体基板１１０の一方の主面側（図７における上側の面）、即ち、半導体基板１１０の裏面側には、画素部１０ｄ、１０ｅが形成されている。画素部１０ｄは、平面視において分離領域１３４と重なり合っている画素部である。画素部１０ｅは、平面視において分離領域１３４と重なり合っていない画素部である。

赤色のカラーフィルタＲは、画素部１０ｅ上に配されており、バンプパッド１１とは平面視において重なり合っているが、分離領域１３４とは平面視において重なり合っていない。一方、緑色と青色のカラーフィルタＧｒ，Ｇｂ，Ｂは、画素部１０ｄ上に配されており、分離領域１３４と平面視において重なり合っている。

緑色や青色のカラーフィルタＧｒ，Ｇｂ，Ｂを通過する光の波長は、赤色のカラーフィルタＲを通過する光の波長よりも短い。比較的長い波長の光は、半導体基板１１０の材料として一般的に用いられるシリコン基板を比較的透過しやすいが、比較的短い波長の光は、シリコン基板を比較的透過しにくい。このため、緑色や青色のカラーフィルタＧｒ，Ｇｂ，Ｂを通過した光は、赤色のカラーフィルタＲを通過した光と比較して、多層配線構造１２０の最上層に位置する配線層１２１まで到達しにくい。平面視において分離領域１３４と重なり合うように配されているのが緑色や青色のカラーフィルタＧｒ，Ｇｂ，Ｂであるため、本実施形態の場合にも、分離領域１３４に達する光は極めて少ない。このため、本実施形態によっても、分離領域１３４を通過する光を十分に低減することができる。分離領域１３４を通過する光を十分に低減し得るため、本実施形態によっても、光の入射に起因するリーク電流等が信号処理部２０において生じるのを十分に抑制することができる。従って、本実施形態によっても、良好な画質を得ることが可能な積層型固体撮像素子を提供することができる。

なお、本実施形態では、カラーフィルタのレイアウトがベイヤ配列である場合を例に説明したが、カラーフィルタのレイアウトはベイヤ配列に限定されるものではない。例えば、Ｃｙ、Ｍｇ、Ｙｅのカラーフィルタを有する積層型固体撮像素子に本発明を適用してもよい。この場合には、Ｙｅのカラーフィルタと画素部１０ｅとが平面視において重なり合うようにすればよい。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、上記実施形態では、カラーフィルタ層１３２に設けられているカラーフィルタ（光学フィルタ）が青色、緑色、赤色等である場合を例に説明したが、カラーフィルタ層１３２に設けられているカラーフィルタ（光学フィルタ）はこれらに限定されるものではない。透過波長域が比較的長波長側に位置する光学フィルタと分離領域１３４とが平面視において重なり合わないようにし、透過波長域が比較的短波長側に位置する光学フィルタと分離領域１３４とが平面視において重なり合うようにすればよい。

１０…画素部
１１，２１…マイクロパッド
１２…導電膜
１３…フォトダイオード
１４…転送スイッチ
１５…フローティングディフュージョン部
１６…増幅ＭＯＳアンプ
１７…選択スイッチ
１８…リセットスイッチ
１９…信号線
２０…信号処理部
２２…定電流源
２３…信号処理回路
３０…画素制御回路
１００…第１の基板
１１０…半導体基板
１１１…画素アレイ
１２０，２２０…多層配線構造
１２１，１２２，１２３，２２１，２２２，２２３…配線層
１３１…マイクロレンズ
１３２…カラーフィルタ層
１３３…遮光部材
２００…第２の基板
２１０…半導体基板

Claims

第１の透過波長域を有する第１の光学フィルタが平面視において重なり合うように配された複数の第１の画素部と、前記第１の透過波長域よりも長波長側に位置する第２の透過波長域を有する第２の光学フィルタが平面視において重なり合うように配された複数の第２の画素部とを含む画素アレイが一方の主面側に形成された第１の基板と、
一方の主面側が前記第１の基板の他方の主面側に対向するように配された第２の基板と、
前記第１の基板の前記他方の主面側に前記画素アレイにおける複数の画素部からなるセル毎に形成され、遮光性を有する複数の第１のバンプパッドと、
前記第２の基板の前記一方の主面側に前記複数の第１のバンプパッドに対応するように形成された複数の第２のバンプパッドと、
前記第１の基板の前記他方の主面側及び前記第２の基板の前記一方の主面側のうちの一方に前記複数の第１のバンプパッドまたは前記複数の第２のバンプパッドが占めている領域及び前記複数の第１のバンプパッドまたは前記複数の第２のバンプパッドの各々から電気的に分離するための分離領域を除いて前記画素アレイが占めている領域の全体を遮蔽するように形成された遮光膜と
を有し、
前記複数の第１のバンプパッドと前記複数の第２のバンプパッドとが複数のバンプによってそれぞれ接合されており、
前記複数の第１の画素部と前記分離領域とが平面視において重なり合い、且つ、前記複数の第２の画素部と前記分離領域とが平面視において重なり合わないように、前記分離領域がレイアウトされている
ことを特徴とする積層型固体撮像素子。
前記第１の光学フィルタは緑色のカラーフィルタと青色のカラーフィルタを含み、
前記第２の光学フィルタは赤色のカラーフィルタを含む
ことを特徴とする請求項１に記載の積層型固体撮像素子。
前記第１の光学フィルタはシアン色のカラーフィルタとイエロー色のカラーフィルタを含み、前記第２の光学フィルタはマゼンタ色のカラーフィルタを含むことを特徴とする請求項１に記載の積層型固体撮像素子。
前記第１の画素部は、レンズ光学系の複数の瞳領域のうちの一部の瞳領域を通過した光束を遮る遮光部が設けられた焦点検出画素であることを特徴とする請求項１に記載の積層型固体撮像素子。
前記第１の画素部は、入射する光束を遮るための遮光部が設けられたオプティカルブラックの画素部であることを特徴とする請求項１に記載の積層型固体撮像素子。