JP5716347B2 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP5716347B2
JP5716347B2 JP2010236420A JP2010236420A JP5716347B2 JP 5716347 B2 JP5716347 B2 JP 5716347B2 JP 2010236420 A JP2010236420 A JP 2010236420A JP 2010236420 A JP2010236420 A JP 2010236420A JP 5716347 B2 JP5716347 B2 JP 5716347B2
Authority
JP
Japan
Prior art keywords
wiring
connection
state imaging
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010236420A
Other languages
English (en)
Other versions
JP2012089739A (ja
Inventor
真知子 堀池
真知子 堀池
糸長　総一郎
総一郎 糸長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010236420A priority Critical patent/JP5716347B2/ja
Priority to KR1020110104449A priority patent/KR101863368B1/ko
Priority to TW100137413A priority patent/TWI499046B/zh
Priority to US13/273,887 priority patent/US8519459B2/en
Priority to CN201110322624.1A priority patent/CN102456700B/zh
Publication of JP2012089739A publication Critical patent/JP2012089739A/ja
Priority to US13/920,580 priority patent/US8946798B2/en
Application granted granted Critical
Publication of JP5716347B2 publication Critical patent/JP5716347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、固体撮像装置、及びこの固体撮像装置を備えたカメラ等の電子機器に関する。
固体撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭＯＳ型イメージセンサに代表される増幅型固体撮像装置が知られている。また、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからＭＯＳ型イメージセンサが多く用いられている。
ＭＯＳ型の固体撮像装置は、単位画素が光電変換部となるフォトダイオードと複数の画素トランジスタで形成され、この複数の単位画素が２次元アレイ状に配列された画素アレイ（画素領域）と、周辺回路領域を有して構成される。複数の画素トランジスタは、ＭＯＳトランジスタで形成され、転送トランジスタ、リセットトランジスタ、増幅とトランジスタの３トランジスタ、あるいは選択トランジスタを加えた４トランジスタで構成される。
従来、このようなＭＯＳ型固体撮像装置において、複数の画素を配列した画素アレイが形成された半導体チップと、信号処理を行うロジック回路が形成された半導体チップとを電気的に接続して１つのデバイスとして構成した固体撮像装置が種々提案されている。例えば、特許文献１では、各画素セル毎にマイクロパッド有する裏面照射型のイメージセンサチップと、信号処理回路が形成されマイクロパッドを有する信号処理チップとを、マイクロバンプによって接続した半導体モジュールが開示されている。
特許文献２では、イメージセンサを備えた第１の半導体チップと、アナログ／デジタル変換器アレイを備えた第２の半導体チップと、メモリ素子アレイを備えた第３の半導体チップとを積層した半導体イメージセンサ・モジュールが開示されている。第１の半導体チップと第２の半導体チップとは導電性接続導体であるバンプを介して接続される。第２の半導体チップと第３の半導体チップとは、第２の半導体チップを貫通する貫通コンタクトにより接続される。
引用文献１等に示されるように、イメージセンサチップと信号処理を行うロジック回路などの異種回路チップを混載する技術は、種々提案されている。従来技術では、機能チップがほぼ完成した状態で貫通接続孔を形成してチップ間を相互接続したり、バンプを介してチップ間を相互接続していた。
特開２００６−４９３６１号公報 ＷＯ２００６／１２９７６２号公報
本出願人は、先に、画素アレイを備えた半導体チップ部と、ロジック回路を備えた半導体チップ部とを貼り合わせ、夫々の性能を十分発揮できるようにして高性能化を図り、かつ量産性、コスト低減を図った固体撮像装置を提案した。この固体撮像装置は、共に半製品状態の画素アレイを備えた第１半導体チップ部と、ロジック回路を備えた第２半導体チップ部とを貼り合わせ、第１半導体チップ部を薄膜化した後、画素アレイとロジック回路の接続がなされる。接続は、第１半導体チップ部の所要の配線に接続する接続導体と、第１半導体チップ部を貫通して第２半導体チップ部の所要の配線に接続する貫通接続導体と、両接続導体を繋ぐ連結導体からなる接続配線を形成して行われる。その後、完成品状態にしてチップ化して、裏面照射型の固体撮像装置として構成される。
ところで、この固体撮像装置では、接続導体及び貫通接続導体は、第１半導体チップ部のシリコン基板を貫通する貫通孔内に絶縁膜を介して埋め込むように形成される。接続導体及び貫通接続導体は、横断面積が比較的に大きい。このため、接続導体及び貫通接続導体とシリコン基板との間に形成される寄生容量が無視できない場合、この寄生容量は、回路の駆動速度の低下を招き、固体撮像装置での高性能化の阻害要因となることが判明した。
さらに、貼り合わせ半導体チップ部間を接続導体及び貫通接続導体で接続する構成の固体撮像装置においては、各垂直信号線に相当する配線（つまり引き回し配線）毎に、対をなす上記の導体（接続導体及び貫通接続導体）が接続される。このとき、寄生容量である対グランド容量と隣接カップリング容量が発生する。対グランド容量は、配線とグランド電位である例えば半導体基板との間の寄生容量である。隣接カップリング容量は、隣り合う引き回し配線間、あるいは隣り合う対の導体間の寄生容量である。対グランド容量は、電源を強化したり、バッファ回路を設けて電流を流すようにすれば解消が可能である。しかし、隣接カップリング容量は、隣の列との干渉であるため、解消できない。
本発明は、上述の点に鑑み、少なくとも隣接カップリング容量を抑制し、高性能な固体撮像装置を提供するものである。また、この固体撮像装置を備えたカメラ等の電子機器を提供するものである。
本発明に係る固体撮像装置は、２つ以上の半導体チップ部が貼り合わされ、少なくとも第１の半導体チップ部に画素アレイと第１多層配線層が形成され、第２の半導体チップ部にロジック回路と第２多層配線層が形成された積層半導体チップを有する。さらに、本発明は、第１の半導体チップ部と第２の半導体チップ部との間を接続する複数の接続配線と、一方向に隣り合う接続配線間をシールドする第１シールド配線と、一方向と直行する方向に延びる複数の第１シールド配線を連結する第２シールド配線とを有する。各接続配線は、第１多層配線層内の所要の第１配線に繋がる第１の接続パッドに接続された接続導体と、第１の半導体チップ部を貫通して第２多層配線層内の所要の第２配線に繋がる第２の接続パッドに接続された貫通接続導体を有する。さらに、接続配線は、接続導体と貫通接続導体とを連結する連結導体とを有して形成される。第１シールド配線は、第１多層配線層又は／及び第２多層配線層内の所要の層の配線により形成される。第２シールド配線は、第１多層配線層内及び第２多層配線層内の所要の層の配線により形成される。本発明の固体撮像装置は、裏面照射型の固体撮像装置として構成されている。
本発明の固体撮像装置では、一方向に隣り合う接続配線間をシールドする第１シールド配線を有し、この第１のシールド配線が第１多層配線層又は／及び第２多層配線層内の所要の層の配線により形成されるので、隣接カップリング容量を容易に抑制できる。また、配線工程を増やすことなく、多層配線層の配線を用いて第１シールド配線を形成するので、構成も簡素化され、この種の固体撮像装置の製造も容易になる。
本発明に係る固体撮像装置の好ましい形態は、上記固体撮像装置において、さらに接続配線とこれに隣接する他の接続配線に繋がる第１配線及び第２配線との間をシールドする第２シールド配線を有する。第２シールド配線は、第１多層配線層及び第２多層配線層内の所要の層の配線により形成される。
本発明の固体撮像装置では、隣接する接続配線間の隣接カップリング容量が第１シールド配線で抑制できると共に、さらに接続配線とこれに隣接する他の接続配線に繋がる第１配線及び第２配線との間を第２シールド配線でシールドしている。第2シールド配線も第1多層配線層及び第2多層配線層内の所要の層の配線により形成している。従って、隣接する接続配線間、及び接続配線とこれに隣接する第1及び第2配線との間の隣接カップリング容量の全体を抑制することができる。
本発明に係る固体撮像装置は、２つ以上の半導体チップ部が貼り合わされ、少なくとも第１の半導体チップ部に画素アレイと第１多層配線層が形成され、第２の半導体チップ部にロジック回路と第２多層配線層が形成された積層半導体チップを有する。さらに、本発明は、第１の半導体チップ部と第２の半導体チップ部との間を接続する複数の接続配線と、これに隣接する他の接続配線に繋がる第１配線及び第２配線との間をシールドする第２シールド配線と有を有する。各接続配線は、第１多層配線層内の所要の第１配線に繋がる第１の接続パッドに接続された接続導体と、第１の半導体チップ部を貫通して第２多層配線層内の所要の第２配線に繋がる第２の接続パッドに接続された貫通接続導体を有する。さらに、接続配線は、接続導体と貫通接続導体とを連結する連結導体とを有して形成される。第２シールド配線は、第１多層配線層及び第２多層配線層内の所要の層の配線により形成される。本発明の固体撮像装置は、裏面照射型の固体撮像装置として構成されている。
本発明の固体撮像装置では、接続配線とこれに隣接する他の接続配線に繋がる第１配線及び第２配線との間に第2シールド橋線を有するので、接続配線と第1及び第2配線との間の隣接カップリング容量を容易に抑制できる。また、配線工程を増やすことなく、多層配線層の配線を用いて第２シールド配線を形成するので、構成も簡素化され、この種の固体撮像装置の製造も容易になる。
本発明に係る電子機器は、固体撮像装置と、固体撮像装置の光電変換部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備える。固体撮像装置は、上記本発明に係る固体撮像装置のいずれかで構成される。
本発明の電子機器では、固体撮像装置における隣接する接続配線間、又は／及び接続配線とこれに隣接する接続配線に繋がる第１、第２配線との間の隣接カップリング容量を抑制することができる。
本発明に係る固体撮像装置によれば、隣接する接続配線間のカップリング容量及び／又は接続配線とこれに隣接する他の接続配線に繋がる第１及び第２配線との間のカップリング容量を抑制することができ、高性能の固体撮像装置を提供することができる。
本発明に係る電子機器によれば、隣接カップリング容量を抑制して高性能化を図った、貼り合わせチップによる裏面照射型の固体撮像装置を備えることにより、高品質のカメラ等の電子機器を提供することができる。
本発明に適用されるＭＯＳ固体撮像装置の一例を示す概略構成図である。 Ａ〜Ｃ 本発明の実施の形態に係る固体撮像装置と従来例に係る固体撮像装置の模式図である。 本発明の実施の形態に適用される裏面照射型のＭＯＳ固体撮像装置の要部を示す断面図である。 本発明の実施の形態に適用される接続パッドのレイアウト例を示す平面図である。 Ａ〜Ｃ 本発明に係る固体撮像装置の第１実施の形態を示す要部の平面図、図Ａの矢印ｂ方向から見た断面図及び図Ａの矢印ｃから見た断面図である。 Ａ〜Ｃ 本発明に係る固体撮像装置の第２実施の形態を示す要部の平面図、図Ａの矢印ｂ方向から見た断面図及び図Ａの矢印ｃから見た断面図である。 Ａ〜Ｃ 本発明に係る固体撮像装置の第３実施の形態を示す要部の平面図、図Ａの矢印ｂ方向から見た断面図及び図Ａの矢印ｃから見た断面図である。 Ａ〜Ｃ 本発明に係る固体撮像装置の第４実施の形態を示す要部の平面図、図Ａの矢印ｂ方向から見た断面図及び図Ａの矢印ｃから見た断面図である。 本発明に係る固体撮像装置の第５実施の形態を示す要部の平面図である。 本発明に係る固体撮像装置の第６実施の形態を示す要部の平面図である。 本発明に係る固体撮像装置の第７実施の形態を示す要部の平面図である。 本発明に係る固体撮像装置の第８実施の形態を示す要部の平面図である。 本発明に係る固体撮像装置の第９実施の形態を示す要部の平面図である。 本発明の第１１実施の形態に係る電子機器を示す概略構成図である。
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＭＯＳ固体撮像装置の概略構成例
２．本発明に適用されるＭＯＳ固体撮像装置（固体撮像装置の構成例）
３．第１実施の形態（固体撮像装置の構成例）
４．第２実施の形態（固体撮像装置の構成例）
５．第３実施の形態（固体撮像装置の構成例）
６．第４実施の形態（固体撮像装置の構成例）
７．第５実施の形態（固体撮像装置の構成例）
８．第６実施の形態（固体撮像装置の構成例）
９．第７実施の形態（固体撮像装置の構成例）
１０．第８実施の形態（固体撮像装置の構成例）
１１．第９実施の形態（固体撮像装置の構成例）
１２．第１０実施の形態（固体撮像装置の構成例）
１３．第１１実施の形態（電子機器）
＜１．ＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の半導体装置に適用されるＭＯＳ固体撮像装置の概略構成を示す。このＭＯＳ固体撮像装置は、各実施の形態の固体撮像装置に適用される。本例の固体撮像装置１は、図１に示すように、半導体基板１１例えばシリコン基板に複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素アレイ（いわゆる画素領域）３と、周辺回路部とを有して構成される。画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタ追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素アレイ３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
図２に、本発明に係るＭＯＳ固体撮像装置の基本的な概略構成を示す。従来のＭＯＳ固体撮像装置１５１は、図２Ａに示すように、１つの半導体チップ１５２内に、画素アレイ１５３と、制御回路１５４と、信号処理するためのロジク回路１５５とを搭載して構成される。通常、画素アレイ１５３と制御回路１５４でイメージセンサ１５６が構成される。これに対して、本発明の一実施の形態におけるＭＯＳ固体撮像装置２１は、図２Ｂに示すように、第１の半導体チップ部２２に画素アレイ２３と制御回路２４を搭載し、第２の半導体チップ部２６に信号処理するための信号処理回路を含むロジック回路２５を搭載する。この第１及び第２の半導体チップ部２２及び２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ固体撮像装置２１が構成される。本発明の他の実施の形態におけるＭＯＳ固体撮像装置２７は、図２Ｃに示すように、第１の半導体チップ部２２に画素アレイ２３を搭載し、第２の半導体チップ部２６に制御回路２４と、信号処理回路を含むロジック回路２５を搭載する。この第１及び第２の半導体チップ部２２及び２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ固体撮像装置２７が構成される。
図示しないが、ＭＯＳ固体撮像装置の構成によっては、２つ以上の半導体チップ部を貼り合わせて構成することもできる。例えば、上記の第１及び第２の半導体チップ部以外に、メモリ素子アレイを備えた半導体チップ部、その他の回路素子を備えた半導体チップ部などを追加して３つ以上の半導体チップ部を貼り合わせて、１つのチップとしたＭＯＳ固体撮像装置を構成することもできる。
＜２．本発明に適用されるＭＯＳ固体撮像装置＞
[固体撮像装置の構成例]
図３に、本発明に適用される裏面照射型のＭＯＳ固体撮像装置の実施の形態を示す。本実施の形態に係るＭＯＳ固体撮像装置２７は、画素アレイ２３と制御回路２４が形成された第１の半導体チップ部２２と、ロジック回路２５が形成された第２の半導体チップ部２６とが貼り合わされた積層半導体チップ２７を有して構成される。第１の半導体チップ部２２と第２の半導体チップ部２６とは、互いの多層配線層４１及び５５が向かい合うようにして貼り合わされる。貼り合わせは、本例では保護膜４２及び５６を介して接着剤層５７にてなされる。その他、プラズマ接合で貼り合わせることもできる。
本実施の形態では、第１の半導体チップ部２２の一部の半導体部分を全て除去した半導体除去領域５２が形成され、この半導体除去領域５２内において、第１の半導体チップ部２２と第２の半導体チップ部２６との間を接続する接続配線６７が形成されて成る。半導体除去領域５２は、画素アレイ２３の各垂直信号線に相当する引き回し配線４０ｄ、５２ｄに接続される各接続配線６７が形成される部分を包含する全体領域であり、画素アレイ２３の外側に形成される。半導体除去領域５２は、いわゆる電極パッド領域に相当する。
第１の半導体チップ部２２は、薄膜化された第１の半導体基板３１に、光電変換部となるフォトダイオード（ＰＤ）と複数の画素トランジスタＴｒ１、Ｔｒ２からなる画素アレイ２３と、ＭＯＳトランジスタＴｒ３、Ｔｒ３からなる制御回路２４が形成される。画素トランジスタＴｒ１及びＴｒ２、ＭＯＳトランジスタＴｒ３及びＴｒ４は、それぞれ代表して示している。半導体基板３１の表面３１ａ側には、層間絶縁膜３９を介して複数、本例では３層のメタルＭ１〜Ｍ３による配線４０［４０ａ，４０ｂ，４０ｃ］を配置した多層配線層４１が形成される。
第２の半導体チップ部２６は、第２の半導体基板４５に、ＭＯＳトランジスタＴｒ６〜Ｔｒ８からなるロジック回路２５が形成される。半導体基板４５の表面４５ａ側には、層間絶縁膜４９を介して複数、本例では３層のメタルＭ１１〜Ｍ１３による配線５３［５３ａ，５３ｂ，５３ｃ］を配置した多層配線層５５が形成される。
第１の半導体チップ部２２の半導体除去領域５２では、第１の半導体基板３１の全てが例えばエッチングにより除去されている。半導体除去領域３１の底面、側面から半導体基板の表面に延長して、例えばシリコン酸化（ＳｉＯ２）膜５８とシリコン窒化（ＳｉＮ）膜５９による積層絶縁膜６１が形成される。積層絶縁膜６１は、半導体除去領域５２の凹部の側面に露出する半導体基板３１を保護する保護用絶縁膜であり、かつ画素における反射防止膜を兼ねている。
半導体除去領域５２では、シリコン窒化膜５９から第１の半導体チップ部２２における多層配線層４１の所要の配線、本例では３層目メタルＭ３による引き回し配線４０ｄに電気的に繋がる第１の接続パッド６５に達する接続孔６４が形成される。また、第１の半導体チップ部２２の多層配線層４１を貫通して第２の半導体チップ部２６における多層配線層５５の所要の配線、本例では１層目メタルＭ１１による第2の接続パッド６３に達する貫通接続孔６２が形成される。1層目メタルＭ１１による接続パッド６３は、2層目メタルＭ１２を介して３層目メタルＭ１３による引き回し配線５３ｄに電気的に繋がる。
接続配線６７は、接続孔６４，６２内に埋め込まれて第１の接続パッド６５に電気的に接続する接続導体６８と、第２の接続パッド６３に電気的に接続する貫通接続導体６９と、両導体６８及び６９の上端で電気的に連結する連結導体７１とにより形成される。
第１の半導体チップ部２２のフォトダイオード３４の光入射面となる裏面３１ｂ側上に遮光を必要とする領域を覆う遮光膜７２が形成される。さらに遮光膜７２を覆うように平坦化膜７３が形成され、平坦化膜７３上に各画素に対応してオンチップカラーフィルタ７４が形成され、その上にオンチップマイクロレンズ７５が形成され、裏面照射型の固体撮像装置２８が構成される。接続配線６７の外部に露出する連結導体７１が、外部配線とボンディングワイヤを介して接続するための電極パッドとなる。
本実施の形態に係る固体撮像装置２７によれば、第１の半導体チップ部２２に画素アレイ２３及び制御回路２４を形成し、第２の半導体チップ部２６に信号処理するロジック回路２５を形成している。このように画素アレイの機能とロジック機能を異なるチップ部に形成して貼り合わせた構成であるので、画素アレイ２３、ロジック回路２５のそれぞれに最適なプロセス技術を用いることができる。従って、画素アレイ２３、ロジック回路２５のそれぞれの性能を十分に発揮させることができ、高性能の固体撮像装置を提供することができる。
本実施の形態では、特に、第１の半導体チップ部２２の一部、すなわち接続導体及び貫通接続導体が形成される領域の半導体部分を全て除去している。この半導体部分が除去された半導体除去領域５２内に、接続導体６８及び貫通接続導体６９が形成されるので、接続導体６８及び貫通接続導体６９と半導体基板３１との間の寄生容量が低減し、固体撮像装置のより高性能化を図ることができる。
図２Ｃの構成を採用すれば、第１の半導体チップ部２２側には光を受ける画素アレイ２３を形成するだけで良く、制御回路２４及びロジック回路２５は分離して第２の半導体チップ部２６に形成することができる。これによって、それぞれの半導体チップ部２２，２６の製造に最適なプロセス技術を独立して選択することがきると共に、製品モジュールの面積も削減することができる。
本実施の形態では、画素アレイ２３及び制御回路２４を有する第１の半導体基板３１とロジック回路２５を有する第２の半導体基板４５を共に半製品状態で貼り合わせ、第１の半導体基板３１を薄膜化している。つまり、第２の半導体基板４５を、第１の半導体基板３１の薄膜化の際の支持基板として用いている。これによって、部材の節約、製造工程の節減を図ることができる。
本実施の形態では、第１の半導体基板３１を薄膜化し、さらに半導体部分が除去された半導体除去領域５２内に貫通接続孔６２及び接続孔６４の形成を行うので、孔のアスペクト比が小さくなり、高精度に接続孔６２及び６４を形成することができる。従って、高性能の固体撮像装置を高精度に製造することができる。
[固体撮像装置の構成の変形例１]
図示しないが、接続配線と、第１の半導体チップ部における多層配線層の配線及び第２の半導体チップ部における多層配線層の配線との接続構成の変形例１を説明する。この実施の形態では、接続配線６７の貫通接続導体６９が第２の半導体チップ部２６側の多層配線層５５の３層目メタルＭ１３による接続パッド６３に接続される。接続パッド６３は、同層の３層目メタルＭ１３による垂直信号線に相当する引き回し配線５３ｄに繋がる。他の構成は、図３で説明したと同様である。
[固体撮像装置の構成の変形例２]
図示しないが、接続配線と、第１の半導体チップ部における多層配線層の配線及び第２の半導体チップ部における多層配線層の配線との接続構成の変形例２を説明する。この実施の形態では、接続配線６７の接続導体６８が第１の半導体チップ部２２側の多層配線４１の１層目メタルＭ１による接続パッド６５に接続される。後述の図４で示す複数の接続配線のレイアウトを有する場合、各接続パッド６５にそれぞれ接続する垂直信号線に相当する引き回し配線は、１層目〜３層目のメタルＭ１〜Ｍ３から適宜選択して形成される。一方、接続配線６７の貫通接続導体６９は、第２の半導体チップ部２６側の多層配線層５５の３層目メタルＭ１３による接続パッド６３に接続される。この場合も、複数の接続パッド６３にそれぞれ接続する垂直信号線に相当する引き回し配線は、１層目〜３層目のメタルＭ１１〜Ｍ１３から適宜選択して形成される。この実施の形態では、所要の接続パッドに接続する引き回し配線が、他の接続パッド下を横切って配線することが可能になり、接続配線の緻密なレイアウトが形成できる。
[接続パッドのレイアウト例１]
図４に、上記固体撮像装置２７における画素アレイ２３の各垂直信号線に相当する引き回し配線に接続する接続配線のレイアウトを示す。本実施の形態では、第１の半導体チップ部２２における多層配線層４１の配線４０が複数層、本例では３層のメタルＭ１〜Ｍ３で形成される。第１の接続パッド６５は３層目メタルＭ３で形成され、垂直信号線に相当する引き回し配線が３層目メタルＭ３、あるいは３層目以外のメタルＭ２、Ｍ３で形成される。第２の半導体チップ部２６における多層配線層５５の配線５３が複数層、本例では３層のメタルＭ１１〜Ｍ１３で形成される。第２の接続パッド６３は３層目メタルＭ１３で形成され、垂直信号線に相当する引き回し配線が３層目メタルＭ１３、あるいは３層目以外のメタルＭ１２、Ｍ１１で形成される。
第２の接続パッド６３は、第１、第２の半導体チップ部２２，２６での貼り合わせの位置ずれを考慮して、第１の接続パッド６５より広い面積で形成される。対をなす第１及び第２の接続パッド６５及び６３を纏めて、接続パッド対９９という。
第１及び第２の接続パッド６５、６３は、平面上から見て八角形、好ましくは正八角形に形成される。接続パッド対９９を構成する第１及び第２の接続パッド６５及び６３は、垂直信号線に相当する引き回し配線４０ｄ，５３ｄが延長する垂直方向（いわゆる縦方向）に配列される。この接続パッド対９９は、引き回し配線４０ｄ、５３ｄが配列される水平方向に沿って複数配列されると共に、垂直方向に複数段、本例では３段配列されて、接続パッドアレイ９８が構成される。
接続パッド対９９に接続される垂直信号線に相当する引き回し配線の他のレイアウトを説明する。前述の図４の例では、３段に配列された接続パッド対の両側にそれぞれ第１の接続パッド６５に接続する引き回し配線４０ｄ（実線）と第２の接続パッド６３に接続する引き回し配線５３ｄ（破線）が配列されて構成とした。図示しないが、３段に配列された接続パッド対９９の片側にそれぞれ第１の接続パッド６５に接続する引き回し配線４０ｄ（実線）と第２の接続パッド６３に接続する引き回し配線５３ｄ（破線）が配列された構成とすることもできる。
なお、第１の半導体チップ部２２及び第２の半導体チップ部２６における多層配線層４１及び５５の配線を３層メタル以外の複数層メタル、例えば4層メタルなどで形成することもできる。その場合、引き回し配線を接続パッドと重なるように引き回せるように、接続パッドと引き回し配線を別の層のメタルで形成することが好ましい。
また、第２の半導体チップ部２６における多層配線層５５の配線５３を例えば４層のメタルで構成するとき、第２の接続パッド６３は４層目メタルで形成し、この接続パッド６３に接続される引き回し配線５３ｄは１層目メタルで形成することが好ましい。このとき、引き回し配線を第２の接続パッド６３と重なるように配置することができる。なお、これに限らず、第２の接続パッド６３及び引き回し配線５３ｄは、いずれの層のメタルで形成することもできる。
＜３．第１実施の形態＞
[固体撮像装置の構成例]
図５に、本発明に係る固体撮像装置、すなわちＭＯＳ固体撮像装置の第１実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する接続配線と、これに繋がる垂直信号線に相当する引き回し配線と、シールド配線部分を示す。図５Ａは平面図、図５Ｂは図５Ａの矢印ｂ方向から見た断面図、図５Ｃは図５Ａの矢印ｃから見た断面図である。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図５において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第１実施の形態に係わる固体撮像装置１０１は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。接続配線６７は、水平方向に複数配列され、また図示しないが垂直方向に複数段配列され、各接続配線６７における接続導体６８及び貫通接続導体６９にそれぞれ垂直信号線に相当する引き回し配線４０ｄ及び５３ｄが接続される。
本例では、接続導体６８が第１の半導体チップ部２２における多層配線層４１内の第１接続パッド６５を介してこれに繋がる垂直信号線に相当する引き回し配線４０ｄに接続される。第１接続パッド６５及びこれに繋がる引き回し配線４０ｄは、同じ３層目メタルＭ３で形成される。また、貫通接続導体６９が第２の半導体チップ部２６における多層配線層５５内の第２接続パッド６３を介してこれに繋がる垂直信号線に相当する引き回し配線５３ｄに接続される。第２接続パッド６３は１層目メタルＭ１１で形成され、これに繋がる引き回し配線５３ｄは、３層目メタルＭ１３で形成される。第２接続パッド６３は、２層目メタルＭ１２を介して３層目メタルＭ１３の引き回し配線５３ｄに接続される。
本実施の形態においては、接続配線６７と、この接続配線６７に隣接する他の接続配線６７に繋がる垂直信号線に相当する引き回し配線４０ｄ、５３ｄとの間をシールドするシールド配線１０３[１０３ａ、１０３ｂ]を有して構成される。すなわち、接続配線６７の接続導体６８と、この接続導体６８と隣接する他の接続導体６８に繋がる上記引き回し配線４０ｄとの間をシールドするシールド配線１０３ａが配置される。同時に、接続配線６７の貫通接続導体６９と、この貫通接続導体６９と隣接する他の貫通接続導体６９に繋がる上記引き回し配線５３ｄとの間をシールドするシールド配線１０３ｂが配置される。
シールド配線１０３ａ、１０３ｂは、それぞれ第１の半導体チップ部２２及び第２の半導体チップ部２６における第１多層配線層４１内及び第２多層配線層５５内の所要の層の配線メタルにより形成される。シールド配線１０３ａは、接続導体６８に繋がる引き回し配線４０ｄに平行し、かつ接続導体６８に対応する位置まで延長するように、この引き回し配線４０ｄとなる３層目メタルＭ３と同じ層の３層目メタルＭ３で形成される。シールド配線１０３ｂは、貫通接続導体６９に繋がる引き回し配線５３ｄに平行し、かつ貫通接続導体６９に対応する位置まで延長するように、この引き回し配線５３ｄとなる３層目メタルＭ１３と同じ層の３層目メタルＭ１３で形成される。シールド配線１０３[１０３ａ、１０３ｂ]の長さは、引き回し配線４０ｄ、５３ｄのパターンに応じて設定される。シールド配線１０３ａ、１０３ｂは、それぞれ対応する引き回し配線４０ｄ、５３ｄに対して同じ側に配置される。図５Ａではシールド配線１０３ａ、１０３ｂが右側に配置される。
第１実施の形態に係る固体撮像装置１０１によれば、各接続配線６７の接続導体６８及び貫通接続導体６９に繋がる引き回し配線４０ｄ、５３ｄに平行して接続導体６８、貫通接続導体６９まで延長するシールド配線１０３ａ、１０３ｂが形成される。丁度、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線の間に、２つのシールド配線１０３ａ、１０３ｂが配置される形になる。これにより、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線４０ｄ、５３ｄの間の隣接カップリング容量を抑制することができる。シールド配線１０３ａ、１０３ｂは、異なる層のメタルＭ３、Ｍ１３により形成されるので、３次元的な隣接カップリング容量を、容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１０３[１０３ａ，１０３ｂ]は、多層配線層４１、５５を構成する配線メタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１０３ａ，１０３ｂを形成できるので、構成も簡素化され、製造工程数を増やすことなく、本実施の形態の固体撮像装置１０１を製造することができる。
シールド配線１０３ａ、１０３ｂを形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜４．第２実施の形態＞
[固体撮像装置の構成例]
図６に、本発明に係る固体撮像装置、すなわちＭＯＳ固体撮像装置の第２実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する接続配線と、これに繋がる垂直信号線に相当する引き回し配線と、シールド配線部分を示す。図６Ａは平面図、図６Ｂは図６Ａの矢印ｂ方向から見た断面図、図６Ｃは図６Ａの矢印ｃから見た断面図である。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図６において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第２実施の形態に係る固体撮像装置１０５は、前述と同様に、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。接続配線６７は、水平方向に複数配列され、また図示しないが垂直方向に複数段配列され、各接続配線６７における接続導体６８及び貫通接続導体６９にそれぞれ垂直信号線に相当する引き回し配線４０ｄ及び５３ｄが接続される。
本例では、接続導体６８が第１の半導体チップ部２２における多層配線層４１内の第１接続パッド６５を介してこれに繋がる垂直信号線に相当する引き回し配線４０ｄに接続される。第１接続パッド６５及びこれに繋がる引き回し配線４０ｄは、同じ３層目メタルＭ３で形成される。また、貫通接続導体６９が第２の半導体チップ部２６における多層配線層５５内の第２接続パッド６３を介してこれに繋がる垂直信号線に相当する引き回し配線５３ｄに接続される。第２接続パッド６３は１層目メタルＭ１１で形成され、これに繋がる引き回し配線５３ｄは、３層目メタルＭ１３で形成される。第２接続パッド６３は、２層目メタルＭ１２を介して３層目メタルＭ１３の引き回し配線５３ｄに接続される。
本実施の形態においては、接続配線６７と、この接続配線６７に隣接する他の接続配線６７に繋がる垂直信号線に相当する引き回し配線４０ｄ、５３ｄとの間をシールドするシールド配線１０３[１０３ａ、１０３ｂ]を有して構成される。すなわち、接続配線６７の接続導体６８と、この接続導体６８と隣接する他の接続導体６８に繋がる上記引き回し配線４０ｄとの間をシールドするシールド配線１０３ａが配置される。同時に、接続配線６７の貫通接続導体６９と、この貫通接続導体６９と隣接する他の貫通接続導体６９に繋がる上記引き回し配線５３ｄとの間をシールドするシールド配線１０３ｂが配置される。
シールド配線１０３ａ、１０３ｂは、それぞれ第１の半導体チップ部２２及び第２の半導体チップ部２６における第１多層配線層４１内及び第２多層配線層５５内の所要の層の配線メタルにより形成される。シールド配線１０３ａは、接続導体６８に繋がる引き回し配線４０ｄに重なり、かつ接続導体６８に対応する位置まで延長するように、この引き回し配線４０ｄとなる３層目メタルＭ３と異なる２層目メタルＭ２で形成される。シールド配線１０３ｂは、貫通接続導体６９に繋がる引き回し配線５３ｄに重なり、かつ貫通接続導体６９に対応する位置まで延長するように、この引き回し配線５３ｄとなる３層目メタルＭ１３と異なる２層目メタルＭ１２で形成される。
第２実施の形態に係る固体撮像装置１０５によれば、各接続配線６７の接続導体６８及び貫通接続導体６９に繋がる引き回し配線４０ｄ、５３ｄにそれぞれ重なり、接続導体６８及び貫通接続導体６９まで延長するシールド配線１０３ａ、１０３ｂが形成される。従って、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線の間に、実質的に２つのシールド配線１０３ａ、１０３ｂが配置される形になる。これにより、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線４０ｄ、５３ｄと間の隣接カップリング容量を抑制することができる。シールド配線１０３ａ、１０３ｂは、異なる層のメタルにより形成されるので、３次元的な隣接カップリング容量を、容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１０３ａ、１０３ｂは、多層配線層４１、５５を構成する配線メタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１０３ａ、１０３ｂを形成できるので、構成も簡素化され、製造工程数を増やすことなく、本実施の形態の固体撮像装置１０５を製造することができる。
シールド配線１０３ａ、１０３ｂを形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜５．第３実施の形態＞
[固体撮像装置の構成例]
図７に、本発明に係る固体撮像装置、すなわちＭＯＳ固体撮像装置の第３実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する接続配線と、これに繋がる垂直信号線に相当する引き回し配線と、シールド配線部分を示す。図７Ａは平面図、図７Ｂは図７Ａの矢印ｂ方向から見た断面図、図７Ｃは図７Ａの矢印ｃから見た断面図である。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図７において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第３実施の形態に係る固体撮像装置１０６は、前述と同様に、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。接続配線６７は、水平方向に複数配列され、また図示しないが垂直方向に複数段配列され、各接続配線６７における接続導体６８及び貫通接続導体６９にそれぞれ垂直信号線に相当する引き回し配線４０ｄ及び５３ｄが接続される。
本例では、接続導体６７が第１の半導体チップ部２２における多層配線層４１内の第１接続パッド６５を介してこれに繋がる垂直信号線に相当する引き回し配線４０ｄに接続される。第１接続パッド６５及びこれに繋がる引き回し配線４０ｄは、同じ３層目メタルＭ３で形成される。また、貫通接続導体６８が第２の半導体チップ部２６における多層配線層５５内の第２接続パッド６３を介してこれに繋がる垂直信号線に相当する引き回し配線５３ｄに接続される。第２接続パッド６３は３層目メタルＭ１３で形成され、これに繋がる引き回し配線５３ｄは、１層目メタルＭ１１で形成される。第２接続パッド６３は、２層目メタルＭ１２を介して１層目メタルＭ１１の引き回し配線５３ｄに接続される。
本実施の形態においては、接続配線６７と、この接続配線６７に隣接する他の接続配線６７に繋がる垂直信号線に相当する引き回し配線４０ｄ、５３ｄとの間をシールドするシールド配線１０３[１０３ａ，１０３ｂ]を有して構成される。すなわち、接続配線６７の接続導体６８と、この接続導体６８と隣接する他の接続導体６８に繋がる上記引き回し配線４０ｄとの間をシールドするシールド配線１０３ａが配置される。同時に、接続配線６７の貫通接続導体６９と、この貫通接続導体６９と隣接する他の貫通接続導体６９に繋がる上記引き回し配線５３ｄとの間をシールドするシールド配線１０３ｂが配置される。
シールド配線１０３ａ，１０３ｂは、それぞれ第１の半導体チップ部２２及び第２の半導体チップ部２６における第１多層配線層４１内及び第２多層配線層５５内の所要の層の配線メタルにより形成される。シールド配線１０３ａは、接続導体６８に繋がる引き回し配線４０ｄに平行し、かつ接続導体６８に対応する位置まで延長するように、この引き回し配線４０ｄとなる３層目メタルＭ３と同じ層の３層目メタルＭ３で形成される。シールド配線１０３ｂは、貫通接続導体６９に繋がる引き回し配線５３ｄに重なり、かつ貫通接続導体６９に対応する位置まで延長するように、この引き回し配線５３ｄとなる３層目メタルＭ１３と異なる２層目メタルＭ１２で形成される。
第３実施の形態に係る固体撮像装置１０６によれば、各接続配線６７における接続導体６８に繋がる引き回し配線４０ｄに平行し、かる接続導体６８まで延長するように、同じ層のメタルによるシールド配線１０３ａが形成される。また、貫通接続導体６９に繋がる引き回し配線５３ｄに重なり、貫通接続導体６９まで延長するように、引き回し配線５３ｄと異なる層のメタルによるシールド配線１０３ｂが形成される。従って、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線４０ｄ，５３ｄの間に、実質的に２つのシールド配線１０３ａ，１０３ｂが配置される形になる。これにより、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線４０ｄ，５３ｄとの間の隣接カップリング容量を抑制することができる。シールド配線１０３ａ、１０３ｂは、異なる層のメタルにより形成されるので、３次元的な隣接カップリング容量を、容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１０３ａ、１０３ｂは、多層配線層４１、５５を構成する配線メタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１０３ａ、１０３ｂを形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１０６を製造することができる。
シールド配線１０３ａ、１０３ｂを形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
[変形例]
図７の引き回し配線４０ｄとシールド配線１０３ａの関係と、引き回し配線５３ｄとシールド配線１０３ｂの関係とを逆にして構成することもできる。すなわち、接続導体６８に繋がる接続パッド６５を３層目メタルＭ３で形成し、接続パッド６５に繋がる引き回し配線４０ｄを２層目メタルＭ２で形成し、シールド配線１０３ａを引き回し配線４０ｄに重なるように３層目又は１層目メタルＭ３、Ｍ１で形成する。また、貫通接続導体６９に接続パッド６３を介して繋がる引き回し配線５３ｄを３層目メタルＭ１３形成し、シールド配線１０３ｂを引き回し配線５３ｄと平行するように、３層目メタルＭ１３で形成する。
このような構成においても、第３実施の形態で説明したと同様の効果を奏する。
＜６．第４実施の形態＞
[固体撮像装置の構成例]
図８に、本発明に係る固体撮像装置、すなわちＭＯＳ固体撮像装置の第４実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する接続配線と、これに繋がる垂直信号線に相当する引き回し配線と、シールド配線部分を示す。図８Ａは平面図、図８Ｂは図８Ａの矢印ｂ方向から見た断面図、図８Ｃは図８Ａの矢印ｃから見た断面図である。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図８において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第４実施の形態に係る固体撮像装置１０７は、前述と同様に、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。接続配線６７は、水平方向に複数配列され、また図示しないが垂直方向に複数段配列され、各接続配線６７における接続導体６８及び貫通接続導体６９にそれぞれ垂直信号線に相当する引き回し配線４０ｄ、５３ｄが接続される。
本実施の形態では、接続導体６８が第１の半導体チップ部２２における多層配線層４１内の第１接続パッド６５を介してこれに繋がる垂直信号線に相当する引き回し配線４０ｄに接続される。第１接続パッド６５及びこれに繋がる引き回し配線４０ｄは、同じ２層目メタルＭ２で形成される。また、貫通接続導体６８が第２の半導体チップ部２６における多層配線層５５内の第２接続パッド６３を介してこれに繋がる垂直信号線に相当する引き回し配線５３ｄに接続される。第２接続パッド６３及びこれに繋がる引き回し配線６３ｄは、２層目メタルＭ１２で形成される。
本実施の形態では、接続配線６７と、この接続配線６７に隣接する他の接続配線６７に繋がる垂直信号線に相当する引き回し配線４０ｄ，５３ｄとの間をシールドするシールド配線１０３[１０３ａ、１０３ｂ]を有して構成される。すなわち、接続配線６７の接続導体６８と、この接続導体６８と隣接する他の接続導体６８に繋がる上記引き回し配線４０ｄとの間をシールドするシールド配線１０３ａが配置される。同時に、接続配線６７の貫通接続導体６９と、この貫通接続導体６９と隣接する他の貫通接続導体６９に繋がる上記引き回し配線５３ｄとの間をシールドするシールド配線１０３ｂが配置される。
シールド配線１０３ａは、第１の半導体チップ２２の多層配線層４１内の、接続導体６８に繋がる引き回し配線４０ｄを上下で挟み、接続導体６８まで延長するように１層目メタルＭ１及び３層目メタルＭ３による２つのシールド配線により構成される。シールド配線１０３ｂは、第２の半導体チップ２６の多層配線層５５内の、貫通接続導体６９に繋がる引き回し配線５３ｄを上下で挟み、貫通接続導体６９まで延長するように１層目メタルＭ１１及び３層目メタルＭ１３による２つのシールド配線により構成される。
第４実施の形態に係る固体撮像装置１０７によれば、それぞれの接続導体６８、貫通接続導体６９に繋がる引き回し配線４０ｄ，５３ｄが、上下のシールド配線１０３ａと１０３ａ、１０３ｂと１０３ｂにより挟まれて形成される。従って、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線４０ｄ，５３ｄの間に、実質的に２つのシールド配線１０３ａ，１０３ｂが配置される形になる。これにより、一の接続配線６７と、これに隣接する他の接続配線６７に繋がる引き回し配線の間４０ｄ，５３ｄとの間の隣接カップリング容量を抑制することができる。シールド配線１０３ａ、１０３ｂは、異なる層のメタルにより形成されるので、３次元的な隣接カップリング容量を、容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１０３ａ，１０３ｂは、それぞれの多層配線層４１、５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１０３ａ，１０３ｂを形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１０７を製造することができる。
シールド配線１０３ａ、１０３ｂを形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜７．第５実施の形態＞
[固体撮像装置の構成例]
図９に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第５実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する複数の接続配線が配置された接続配線アレイと、隣接する接続配線間のシールド配線部分を示す。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図９において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第５実施の形態に係る固体撮像装置１１１は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。複数の接続配線６７によって接続配線アレイ１０９が構成される。接続配線アレイ１０９は、接続配線６７が垂直方向に複数段、本例では３段配列された接続配線群１１０が、水平方向に複数列、本例では４列配列されて成る。各接続配線６７における接続導体６８及び貫通接続導体６９には、それぞれ垂直信号線に相当する引き回し配線４０ｄ，５３ｄ（図示せず）が接続される。同図では、引き回し配線４０ｄ，５３ｄを省略しているが、前述の図４と同じパターンで引き回し配線４０ｄ，５３ｄが接続される。引き回し配線４０ｄ，５３ｄは矢印ｙの方向に延長して形成される。
本実施の形態では、接続配線アレイ１０９において、上面から見て、各列に相当する接続配線群１１０が連続したシールド配線１１３で区分される。このシールド配線１１３は、各接続配線群１１０の両側を挟むようにして隣り合う接続配線群１１０間に配置されたシールド配線部１１３ａと、各シールド配線部１１３ａを上記引き回し配線の延長側の端部を連結するシールド配線部１１３ｂとを有している。すなわち、シールド配線１１３は、上記引き回し配線４０ｄ，５３ｄの延長側を閉じるように櫛歯状パターンに形成される。
このシールド配線１１３は、例えば、第１の半導体チップ部２２側の多層配線層４１における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第２の半導体チップ部２６側の多層配線層５５における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第１及び第２の半導体チップ２２及び２６における多層配線層４１，５５におけるそれぞれの所要のメタルで形成することができる。この場合、多層配線層４１における所要のメタルで上記櫛歯状パターンのシールド配線１１３を形成し、多層配線層５５における所要のメタルで上記櫛歯状パターンのシールド配線１１３を形成する。シールド配線１１３は、グランド電位（接地電位）が与えられる。
第５実施の形態に係る固体撮像装置１１１によれば、接続配線アレイ１０９において、上記引き回し配線の延長側と反対側を解放した櫛歯状パターンのシールド配線１１３で各接続配線群１１０が囲われるので、隣接する接続配線群１１０間がシールドされる。このため、隣接する接続配線群１１０間の隣接カップリング容量を抑制することができる。それぞれの多層配線層４１、５５におけるメタルで各々の櫛歯状パターンのシールド配線１１３を形成するときは、３次元的な隣接カップリング容量を、より容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１１３は、多層配線層４１又は／及び５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線を形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１１１を製造することができる。
シールド配線１１３を形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜８．第６実施の形態＞
[固体撮像装置の構成例]
図１０に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第６実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する複数の接続配線が配置された接続配線アレイと、隣接する接続配線間のシールド配線部分を示す。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図１０において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第６実施の形態に係る固体撮像装置１１２は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。複数の接続配線６７によって接続配線アレイ１０９が構成される。接続配線アレイ１０９は、接続配線６７が垂直方向に複数段、本例では３段配列された接続配線群１１０が、水平方向に複数列、本例では４列配列されて成る。各接続配線６７における接続導体６８及び貫通接続導体６９には、それぞれ垂直信号線に相当する引き回し配線４０ａ，５３ｄ（図示せず）が接続される。同図では、引き回し配線４０ｄ，５３ｄを省略しているが、前述の図４と同じパターンで引き回し配線４０ｄ，５３ｄが接続される。引き回し配線４０ｄ，５３ｄは矢印ｙの方向に延長して形成される。
本実施の形態では、接続配線アレイ１０９において、上面から見て、各列に相当する接続配線群１１０が連続したシールド配線１１３で区分される。このシールド配線１１３は、前述の第５実施の形態における櫛歯状パターンと上下逆にした櫛歯状パターンに形成される。すなわち、各接続配線群１１０の両側を挟むようにして隣り合う接続配線群１１０間に配置されたシールド配線部１１３ａと、各シールド配線部１１３ａを上記引き回し配線の延長側と反対側の端部を連結するシールド配線部１１３ｃとを有している。従って、シールド配線１１３は、上記引き回し配線の延長側を解放した櫛歯状パターンに形成される。
このシールド配線１１３は、例えば、第１の半導体チップ部２２側の多層配線層４１における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第２の半導体チップ部２６側の多層配線層５５における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第１及び第２の半導体チップ２２及び２６の多層配線層４１、５５におけるそれぞれの所要のメタルで形成することができる。この場合、多層配線層４１における所要のメタルで上記櫛歯状パターンのシールド配線１１３を形成し、多層配線層５５における所要のメタルで上記櫛歯状パターンのシールド配線１１３を形成する。シールド配線１１３は、グランド電位（接地電位）が与えられる。
第６実施の形態に係る固体撮像装置１１２によれば、接続配線アレイ１０９において、上記引き回し配線の延長側を解放した櫛歯状パターンのシールド配線１１３で各接続配線群１１０が囲われるので、隣接する接続配線群１１０間がシールドされる。このため、隣接する接続配線群１１０間の隣接カップリング容量を抑制することができる。それぞれの多層配線層４１、５５におけるメタルで各々の櫛歯状パターンのシールド配線１１３を形成するときは、３次元的な隣接カップリング容量を、より容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１１３は、多層配線層４１又は／及び５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線を形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１１２を製造することができる。
＜９．第７実施の形態＞
[固体撮像装置の構成例]
図１１に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第７実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する複数の接続配線が配置された接続配線アレイと、隣接する接続配線間のシールド配線部分を示す。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図１１において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第７実施の形態に係る固体撮像装置１１４は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。複数の接続配線６７によって接続配線アレイ１０９が構成される。接続配線アレイ１０９は、接続配線６７が垂直方向に複数段、本例では３段配列された接続配線群１１０が、水平方向に複数列、本例では４列配列されて成る。各接続配線６７における接続導体６８及び貫通接続導体６９には、それぞれ垂直信号線に相当する引き回し配線４０ｄ，５３ｄ（図示せず）が接続される。同図では、引き回し配線４０ｄ，５３ｄを省略しているが、前述の図４と同じパターンで引き回し配線４０ｄ，５３ｄが接続される。引き回し配線４０ｄ，５３ｄは矢印ｙの方向に延長して形成される。
本実施の形態では、接続配線アレイ１０９において、上面から見て、各列に相当する接続配線群１１０が連続したシールド配線１１３で区分される。このシールド配線１１３は次のようなパターンを有して形成される。シールド配線１１３は、各接続配線群１１０の両側を挟むようにして隣り合う接続配線群１１０間に配置されたシールド配線部１１３ａを有する。また、シールド配線１１３は、１列目の接続配線群１１０の上記引き回し配線の延長側と反対側を閉じるシールド配線部１１３ｄと、４列目の接続配線群１１０の上記引き回し配線の延長側を閉じるシールド配線部１１３ｅを有する。さらに、シールド配線１１３は、２列目の接続配線群１１０の１段目と２段目の接続配線６７間に差し渡るシールド配線部１１３ｆと、３列目の接続配線群１１０の３段目と４段目の接続配線６７間を差し渡るシールド配線部１１３ｇとを有する。
このシールド配線１１３は、例えば、第１の半導体チップ部２２側の多層配線層４１における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第２の半導体チップ部２６側の多層配線層５５における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第１及び第２の半導体チップ２２及び２６の多層配線層４１、５５におけるそれぞれの所要のメタルで形成することができる。この場合、多層配線層４１における所要のメタルで上記パターンのシールド配線１１３を形成し、多層配線層５５における所要のメタルで上記パターンのシールド配線１１３を形成する。シールド配線１１３は、グランド電位（接地電位）が与えられる。
第７実施の形態に係る固体撮像装置１１４によれば、図１１に示すパターンのシールド配線１１３により各隣接する接続配線群１１０間、及び一部の垂直方向の接続配線６７間がシールドされる。このため、隣接する接続配線群１１０間、及び一部の垂直方向の接続配線６７間の隣接カップリング容量を抑制することができる。それぞれの多層配線層４１、５５におけるメタルで各々の上記パターンのシールド配線１１３を形成するときは、３次元的な隣接カップリング容量を、より容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１１３は、多層配線層４１又は／及び５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１１３を形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１１４を製造することができる。
シールド配線１１３を形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜１０．第８実施の形態＞
[固体撮像装置の構成例]
図１２に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第８実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する複数の接続配線が配置された接続配線アレイと、隣接する接続配線間のシールド配線部分を示す。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図１２において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第８実施の形態に係る固体撮像装置１１５は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。複数の接続配線６７によって接続配線アレイ１０９が構成される。接続配線アレイ１０９は、接続配線６７が垂直方向に複数段、本例では３段配列された接続配線群１１０が、水平方向に複数列、本例では４列配列されて成る。各接続配線６７における接続導体６８及び貫通接続導体６９には、それぞれ垂直信号線に相当する引き回し配線４０ｄ、５３ｄ（図示せず）が接続される。同図では、引き回し配線４０ｄ，５３ｄを省略しているが、前述の図４と同じパターンで引き回し配線４０ｄ，５３ｄが接続される。引き回し配線４０ｄ，５３ｄは矢印ｙの方向に延長して形成される。
本実施の形態では、接続配線アレイ１０９において、上面から見て、各列に相当する接続配線群１１が連続したシールド配線１１３で区分される。すなわち、シールド配線１１３は、各列の接続配線群１１０間がシールドされるように、連続するジグザグ状パターンに形成される。
このシールド配線１１３は、例えば、第１の半導体２２の多層配線層４１における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第２の半導体チップ部２６側の多層配線層５５における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第１及び第２の半導体チップ２２及び２６の多層配線層４１、５５におけるそれぞれの所要のメタルで形成することができる。この場合、多層配線層４１における所要のメタルで上記ジグザグ状パターンのシールド配線１１３を形成し、多層配線層５５における所要のメタルで上記ジグザグ状パターンのシールド配線１１３を形成する。シールド配線１１３は、グランド電位（接地電位）が与えられる。
第８実施の形態に係る固体撮像装置１１５によれば、各隣接する接続配線群１１０間がジグザグ状パターンのシールド配線１１３によりシールドでるので、隣接する接続配線群１１０間の隣接カップリング容量を抑制することができる。それぞれの多層配線層４１、５５におけるメタルで各々のジグザグ状パターンのシールド配線１１３を形成するときは、３次元的な隣接カップリング容量を、より容易に低減することができる。従って、高性能の固体撮像装置を提供することができる。シールド配線１１３は、多層配線層４１又は／及び５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１１３を形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１１５を製造することができる。
シールド配線１１３を形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
＜１１．第９実施の形態＞
[固体撮像装置の構成例]
図１３に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第９実施の形態を示す。同図は、特に第１及び第２の半導体チップ部間を電気的に接続する複数の接続配線が配置された接続配線アレイと、隣接する接続配線間のシールド配線部分を示す。その他の構成は、前述の図３及び図４に示す実施の形態の構成を適用できるので、図１３において図３、図４と対応する部分には同一符号を付して詳細説明を省略する。
第９実施の形態に係る固体撮像装置１１６は、第１の半導体チップ部２２と第２の半導体チップ部２６が貼り合わされ、両半導体チップ部２２及び２６が接続導体６８及び貫通接続導体６９を有する接続配線６７により接続されて構成される。複数の接続配線６７によって接続配線アレイ１０９が構成される。接続配線アレイ１０９は、垂直方向に複数段配列された接続配線群１１０が、垂直方向に複数列、本例では５列配列されて成る。本例では、１、３、５列の奇数列の接続配線群１１０が３段の接続配線６７を有し、２、４列の偶数列の接続配線群１１０が２段の接続配線６７を有している。各接続配線６７における接続導体６８及び貫通接続導体６９には、それぞれ垂直信号線に相当する引き回し配線４０ｄ，５３ｄ（図示せず）が接続される。同図では、引き回し配線４０ｄ，５３ｄを省略しているが、前述の図４と同じパターンで引き回し配線４０ｄ，５３ｄが接続される。引き回し配線４０ｄ，５３ｄは矢印ｙの方向に延長して形成される。
本実施の形態では、接続配線アレイ１０９において、上面から見て、各列に相当する接続配線群１１０が連続したシールド配線１１３で区分される。このシールド配線１１３は図示するパターン形状を有する。すなわち、シールド配線１１３は、各接続配線群１１０の両側を挟むようにして接続配線群１１０間に配置されたシールド配線部１１３ａを有する。また、シールド配線１１３は、１行目、４行目の接続配線群１１０の引き回し配線の延長側と反対側が閉じられたシールド配線部１１３ｈと、３列目の接続配線群１１０をシールド配線１１３ａと共に取り囲むようにしたシールド配線部１１３ｉを有する。さらに、シールド配線１１３は、２列目の接続配線６７間を差し渡るシールド配線部１１３ｊと、４列目の接続配線群１１０の１段目と２段目の接続配線６７間を差し渡るシールド配線部１１３ｋとを有する。
このシールド配線１１３は、例えば、第１の半導体チップ部２２側の多層配線層４１における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第２の半導体チップ部２６側の多層配線層５５における所要の層のメタルで形成することができる。あるいは、シールド配線１１３は、第１及び第２の半導体チップ２２及び２６の多層配線層４１、５５におけるそれぞれの所要のメタルで形成することができる。この場合、多層配線層４１における所要のメタルで上記パターンのシールド配線１１３を形成し、多層配線層５５における所要のメタルで上記パターンのシールド配線１１３を形成する。シールド配線１１３は、グランド電位（接地電位）が与えられる。
第９実施の形態に係る固体撮像装置１１６によれば、図９に示すパターンのシールド配線１１３により各隣接する接続配線群１１０間、及び一部の垂直方向の接続配線６７間がシールドされる。このため、隣接する接続配線群１１０間、及び一部の垂直方向の接続配線６７間の隣接カップリング容量を抑制することができる。それぞれの多層配線層４１、５５におけるメタルで各々の上記パターンのシールド配線１１３を形成するときは、３次元的な隣接カップリング容量を、より容易に低減することができる。従って、高性能の固体撮像装置１１６を提供することができる。シールド配線１１３は、多層配線層４１又は／及び５５を構成するメタルを用いて形成される。このため、多層配線層４１、５５における配線のパターン工程と同時工程でシールド配線１１３を形成することができるので、製造工程数を増やすことなく、本実施の形態の固体撮像装置１１６を製造することができる。
シールド配線１１３を形成することにより、多層配線層４１、５５の表面がより均一な平面になるので、例えばＣＭＰ（化学機械研磨）等により第１の半導体チップ部２２のシリコン基板の薄膜化した後の形状も安定化する。
Figure 0005716347
表１に、第５実施の形態〜第９実施の形態に係る固体撮像装置１１１，１１２、１１４、１１５、１１６におけるシールド配線１１３のレイアウト毎のトータル容量及び隣接カップリング容量を比較して示す。表１では、第５実施の形態に係る固体撮像装置１１１のトータル容量及び隣接カップリング容量を基準としている。
ここで、隣接カップリング容量とは、接続配線アレイ１０９におけるトータルの隣接カップリング容量である。トータル容量とは、隣接カップリング容量と、他の容量（基板と貫通導体間で生じる容量と、シールドと貫通導体間で生じる容量との総和）との合計の容量である。
表１から明らかなように、第６実施の形態では、隣接カップリング容量を大きく下げることができる。トータル容量は上がる可能性がある。第７実施の形態では、トータル容量及び隣接カップリング容量を共に下げることができる。第８実施の形態では、トータル容量が下がり、隣接カップリング容量を大きく下げることができる。第９実施の形態では、トータル容量及び隣接カップリング容量を共に下げることができる。
＜１２．第１０実施の形態＞
[固体撮像装置の構成例]
次に、本発明に係る固体撮像装置、すなわち裏面照射型のＭＯＳ固体撮像装置の第１０実施の形態について説明する。第１０実施の形態に係る固体撮像装置は、図示しないが、前述の第１〜第４実施の形態で示したシールド配線１０３と、第５〜第９実施の形態で示したシールド配線１１３とを適宜組み合わせて構成される。
第１０実施の形態に係る固体撮像装置によれば、シールド配線１０３により、接続配線６７とこれに隣接する接続配線６７に繋がる垂直信号線に相当する引き回し配線との間の隣接カップリング容量を抑制することができる。同時に、シールド配線１１３により、隣接する接続配線群１１０間（一部接続配線間を含み）の隣接カップリング容量を抑制することができる。このように、シールド配線１０３、１１３を配置することにより、３次元的な隣接カップリング容量を更に抑制することができる。従って、更に高性能の固体撮像装置を提供することができる。
＜１３．第１１実施の形態＞
[電子機器の構成例]
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
図１４に、本発明に係る電子機器の一例としてカメラに適用した第１１実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ１２１は、固体撮像装置１２２と、固体撮像装置１２２の受光センサ部に入射光を導く光学系１２３と、シャッタ装置１２４を有する。さらに、カメラ１２１は、固体撮像装置１４２を駆動する駆動回路１２５と、固体撮像装置１２２の出力信号を処理する信号処理回路１２６とを有する。
固体撮像装置１２２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）１２３は、被写体からの像光（入射光）を固体撮像装置１２２の撮像面上に結像させる。これにより、固体撮像装置１２２内に、一定期間信号電荷が蓄積される。光学系１２３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置１２４は、固体撮像装置１２２への光照射期間及び遮光期間を制御する。駆動回路１２５は、固体撮像装置１２２の転送動作及びシャッタ装置１２４のシャッタ動作を制御する駆動信号を供給する。駆動回路１２５から供給される駆動信号（タイミング信号）により、固体撮像装置１２２の信号転送を行う。信号処理回路１２６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
第１１実施の形態に係るカメラなどの電子機器によれば、固体撮像装置１２２において高性能化が図られ、信頼性の高い電子機器を提供することができる。
２２・・第１の半導体チップ部、２６・・第２の半導体チップ部、４０ｄ、５３ｄ・・垂直信号線に相当する引き回し配線、６３、６５・・接続パッド、６７・・接続配線、６８・・接続導体、６９・・貫通接続導体、１０１，１０５〜１０７、１１１〜１１２、１１４〜１１６・・固体撮像装置、１０３、１１３・・シールド配線、１０９・・接続配線アレイ、１１０・・接続配線群、１２１・・カメラ

Claims (8)

  1. ２つ以上の半導体チップ部が貼り合わされ、少なくとも第１の半導体チップ部に画素アレイと第１多層配線層が形成され、第２の半導体チップ部にロジック回路と第２多層配線層が形成された積層半導体チップと、
    前記第１の半導体チップ部と前記第２の半導体チップ部との間を接続する複数の接続配線と、
    一方向の隣り合う前記接続配線間をシールドする第１シールド配線と、
    前記一方向と直行する方向に延びる複数の前記第１シールド配線を連結する第２シールド配線と、を有し、
    各接続配線は、
    前記第１多層配線層内の所要の第１配線に繋がる第１の接続パッドに接続された接続導体と、
    前記第１の半導体チップ部を貫通して前記第２多層配線層内の所要の第２配線に繋がる第２の接続パッドに接続された貫通接続導体と、
    前記接続導体と前記貫通接続導体とを連結する連結導体とを有し、
    前記第１シールド配線は、前記第１多層配線層又は／及び第２多層配線層内の所要の層の配線により形成され、
    前記第２シールド配線は、前記第１多層配線層内及び第２多層配線層内の所要の層の配線により形成されている
    裏面照射型の固体撮像装置として構成されている
    固体撮像装置。
  2. 前記接続配線が他方向に複数配列された接続配線群が前記一方向に複数配列され、
    各接続配線群が連続した前記第１シールド配線で区分されている
    請求項１記載の固体撮像装置。
  3. 前記画素アレイは、
    光電変換部と複数の画素トランジスタからなり行列状に配列されたる複数の画素と、
    各列の画素に共通接続した垂直信号線とを有し、
    前記垂直信号線が前記第１配線に相当する
    請求項２記載の固体撮像装置。
  4. 前記第１の半導体チップ部の一部の半導体部分の全てが除去された半導体除去領域を有し、
    前記半導体除去領域内に前記複数の接続配線が形成されている
    請求項３記載の固体撮像装置。
  5. ２つ以上の半導体チップ部が貼り合わされ、少なくとも第１の半導体チップ部に画素アレイと第１多層配線層が形成され、第２の半導体チップ部にロジック回路と第２多層配線層が形成された積層半導体チップと、
    前記第１の半導体チップ部と前記第２の半導体チップ部との間を接続する複数の接続配線と、
    前記接続配線とこれに隣接する他の接続配線に繋がる第１配線及び第２配線との間をシールドする第２シールド配線と有し、
    各接続配線は、
    前記第１多層配線層内の所要の第１配線に繋がる第１の接続パッドに接続された接続導体と、
    前記第１の半導体チップ部を貫通して前記第２多層配線層内の所要の第２配線に繋がる第２の接続パッドに接続された貫通接続導体と、
    前記接続導体と前記貫通接続導体とを連結する連結導体とを有し、
    前記第２シールド配線は、前記第１多層配線層内及び第２多層配線層内の所要の層の配線により形成され、
    裏面照射型の固体撮像装置として構成されている
    固体撮像装置。
  6. 前記画素アレイは、
    光電変換部と複数の画素トランジスタからなり行列状に配列されたる複数の画素と、
    各列の画素に共通接続した垂直信号線とを有し、
    前記垂直信号線が前記第１配線に相当する
    請求項５記載の固体撮像装置。
  7. 前記第１の半導体チップ部の一部の半導体部分の全てが除去された半導体除去領域を有し、
    前記半導体除去領域内に前記複数の接続配線が形成されている
    請求項６記載の固体撮像装置。
  8. 固体撮像装置と、
    前記固体撮像装置のフォトダイオードに入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
    前記固体撮像装置が、請求項１乃至７のいずれかに記載の固体撮像装置で構成されている
    電子機器。
JP2010236420A 2010-10-21 2010-10-21 固体撮像装置及び電子機器 Active JP5716347B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010236420A JP5716347B2 (ja) 2010-10-21 2010-10-21 固体撮像装置及び電子機器
KR1020110104449A KR101863368B1 (ko) 2010-10-21 2011-10-13 고체 촬상 장치 및 전자 기기
TW100137413A TWI499046B (zh) 2010-10-21 2011-10-14 固態成像裝置及電子設備
US13/273,887 US8519459B2 (en) 2010-10-21 2011-10-14 Solid-state imaging device and electronic equipment
CN201110322624.1A CN102456700B (zh) 2010-10-21 2011-10-21 固体摄像器件和电子装置
US13/920,580 US8946798B2 (en) 2010-10-21 2013-06-18 Solid-state imaging device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010236420A JP5716347B2 (ja) 2010-10-21 2010-10-21 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2012089739A JP2012089739A (ja) 2012-05-10
JP5716347B2 true JP5716347B2 (ja) 2015-05-13

Family

ID=45972288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010236420A Active JP5716347B2 (ja) 2010-10-21 2010-10-21 固体撮像装置及び電子機器

Country Status (5)

Country Link
US (2) US8519459B2 (ja)
JP (1) JP5716347B2 (ja)
KR (1) KR101863368B1 (ja)
CN (1) CN102456700B (ja)
TW (1) TWI499046B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP5581982B2 (ja) * 2010-11-10 2014-09-03 株式会社ニコン 撮像装置
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
JP6265120B2 (ja) 2012-06-08 2018-01-24 株式会社ニコン 撮像素子および撮像装置
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6116878B2 (ja) * 2012-12-03 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2014187261A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
US9402041B2 (en) 2013-07-11 2016-07-26 Canon Kabushiki Kaisha Solid-state image sensor and imaging apparatus using same
US8981512B1 (en) 2013-09-18 2015-03-17 Omnivision Technologies, Inc. Optical shield in a pixel cell planarization layer for black level correction
JP2015060909A (ja) 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
JP6192469B2 (ja) * 2013-10-01 2017-09-06 オリンパス株式会社 撮像装置
JP6278881B2 (ja) * 2013-12-06 2018-02-14 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP2015138862A (ja) 2014-01-22 2015-07-30 ソニー株式会社 固体撮像装置および電子機器
US9614000B2 (en) 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
US9531959B2 (en) * 2014-08-29 2016-12-27 Semiconductor Components Industries, Llc Imaging systems and methods for capturing image data at high scan rates
CN104795418B (zh) 2015-04-24 2018-09-18 上海珏芯光电科技有限公司 感光成像装置及其制造方法
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
JP2019153822A (ja) * 2016-07-13 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の制御方法
FR3073668B1 (fr) * 2017-11-14 2022-04-22 Thales Sa Systeme optique/electronique hybride ameliore
JP7023684B2 (ja) 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7023685B2 (ja) 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7471812B2 (ja) * 2019-02-25 2024-04-22 キヤノン株式会社 半導体装置および機器
GB2595671B (en) * 2020-06-02 2022-10-19 X Fab Global Services Gmbh Optical sensor comprising a photodiode array
JP7414791B2 (ja) * 2021-12-07 2024-01-16 キヤノン株式会社 光電変換装置、機器
WO2023210324A1 (ja) * 2022-04-27 2023-11-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446372A (en) * 1981-07-01 1984-05-01 Honeywell Inc. Detector cold shield
JPS6365840A (ja) * 1986-04-04 1988-03-24 オリンパス光学工業株式会社 内視鏡
JPH05275613A (ja) * 1992-03-25 1993-10-22 Mitsubishi Electric Corp 積層型半導体装置
US5227313A (en) * 1992-07-24 1993-07-13 Eastman Kodak Company Process for making backside illuminated image sensors
JP2000209379A (ja) * 1999-01-13 2000-07-28 Canon Inc デ―タ通信装置、デ―タ通信装置の制御方法、およびデ―タ通信装置の制御プログラムを格納したコンピュ―タ読取可能な記録媒体
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4390206B2 (ja) 2004-11-05 2009-12-24 熊本製粉株式会社 食品組成物の製造方法、及び食品組成物
US8049293B2 (en) 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4479729B2 (ja) 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
JP5223343B2 (ja) * 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP2010098219A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 裏面照射型固体撮像装置
US8487351B2 (en) * 2008-11-28 2013-07-16 Samsung Electronics Co., Ltd. Image sensor and image sensing system including the same
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
US8274124B2 (en) * 2010-07-07 2012-09-25 United Microelectronics Corp. Backside illuminated image sensor
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
CN102456700B (zh) 2016-08-03
KR101863368B1 (ko) 2018-07-04
US20130278807A1 (en) 2013-10-24
JP2012089739A (ja) 2012-05-10
TWI499046B (zh) 2015-09-01
US20120098081A1 (en) 2012-04-26
US8519459B2 (en) 2013-08-27
KR20120041660A (ko) 2012-05-02
US8946798B2 (en) 2015-02-03
CN102456700A (zh) 2012-05-16
TW201222794A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
JP5716347B2 (ja) 固体撮像装置及び電子機器
US10553637B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
KR101750567B1 (ko) 고체 촬상 장치 및 전자 기기
KR20210138539A (ko) 반도체 장치 및 전자 기기
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
KR101918293B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
KR20190139215A (ko) 고체 촬상 소자
JP6774393B2 (ja) 固体撮像装置、及び、電子機器
US12125867B2 (en) Imaging device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R151 Written notification of patent or utility model registration

Ref document number: 5716347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250