TWI499046B - 固態成像裝置及電子設備 - Google Patents

固態成像裝置及電子設備 Download PDF

Info

Publication number
TWI499046B
TWI499046B TW100137413A TW100137413A TWI499046B TW I499046 B TWI499046 B TW I499046B TW 100137413 A TW100137413 A TW 100137413A TW 100137413 A TW100137413 A TW 100137413A TW I499046 B TWI499046 B TW I499046B
Authority
TW
Taiwan
Prior art keywords
wire
semiconductor wafer
state imaging
solid
imaging device
Prior art date
Application number
TW100137413A
Other languages
English (en)
Other versions
TW201222794A (en
Inventor
Machiko Horiike
Kazuichiro Itonaga
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201222794A publication Critical patent/TW201222794A/zh
Application granted granted Critical
Publication of TWI499046B publication Critical patent/TWI499046B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Description

固態成像裝置及電子設備
本發明係關於一種固態成像裝置及電子設備，諸如設置有固態成像裝置之一相機。
作為一固態成像裝置，存在一種由一MOS類型影像感測器(諸如一CMOS(互補金屬氧化物半導體))代表之放大類型固態成像裝置。此外，存在一種由一CCD(電荷耦合裝置)影像感測器代表之電荷傳送類型固態成像裝置。該等固態成像裝置廣泛用在數位照相機、數位視訊攝影機及類似物中。近些年來，作為安裝在行動設備(包含具有相機之行動電話、PDA(個人數位助理)及類似物)上之一固態成像裝置，根據能量消耗廣泛使用MOS類型影像感測器，因為電源供應器之電壓低。
此一MOS類型固態成像裝置由一光電二極體(其之一單元像素充當一光電轉換單元)及複數個像素電晶體形成且經組態以具有一像素陣列(其中複數個單元像素配置成一二維陣列形狀(像素區域))及周邊電路區域。該複數個像素電晶體由MOS電晶體形成且經組態以包含一傳送電晶體、一重設電晶體、一放大電晶體之三個電晶體或增加一選擇電晶體之四個電晶體。
在有關技術之MOS類型固態成像裝置中，已多方面提出固態成像裝置，其藉由電連接其中形成配置有複數個像素之一像素陣列之一半導體晶片與其中形成執行信號處理之一邏輯電路之一半導體晶片而組態為一裝置。舉例而言，在日本未審查專利申請公開案第2006-49361號中，揭示一半導體模組，其中具有用於每一像素小單元之微襯墊之一背側照明類型影像感測器晶片及由一信號處理電路形成具有微襯墊之一信號處理晶片藉由微凸塊彼此連接。
在國際公開案第WO 2006/129762中，揭示一半導體影像感測器模組，其中堆疊設置有一影像感測器之一第一半導體晶片、設置有一類比/數位轉換器陣列之一第二半導體晶片及設置有一記憶體元件陣列之一第三半導體晶片。藉由一凸塊連接該第一半導體晶片及該第二半導體晶片，該凸塊係一導電連接導體。藉由一穿透接觸件連接該第二半導體晶片及該第三半導體晶片，該穿透接觸件穿透該第二半導體晶片。
如日本未審查專利申請公開案第2006-49361號及類似物中展示，已多方面提出藉由混合安裝不同種類的電路晶片(包含一影像感測器晶片)、執行信號處理之一邏輯電路及類似物之一技術。在有關技術中，一貫穿連接孔在功能晶片幾乎完成之一狀態中形成且使該等晶片彼此連接，或該等晶片藉由一凸塊彼此連接。
本案申請人先前提出一種固態成像裝置，其中設置有一像素陣列之一半導體晶片單元及設置有一邏輯電路之一半導體晶片單元結合在一起以便滿意呈現每一單元之效能、意欲高效能、大產量及成本減小。製作該固態成像裝置使得在一半處理狀態中設置有一像素陣列之一第一半導體晶片單元及設置有一邏輯電路之一第二半導體晶片單元結合在一起，該第一半導體晶片單元被製成一薄膜，且該像素陣列與該邏輯電路彼此連接。藉由形成以下而獲得連接：一連接導體，其連接至該第一半導體晶片單元之必要導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至該第二半導體晶片單元之必要導線；及連接導線，其由耦合兩個連接導體之一耦合導體構成。接著，該裝置在一成品狀態中被製成一晶片且組態為一背側照明類型固態成像裝置。
在該固態成像裝置中，形成該連接導體及該穿透連接導體以便被埋入一通孔中，該通孔經由一絕緣薄膜穿透該第一半導體晶片單元之一矽基板。該連接導體及該穿透連接導體之橫穿區域相對大。出於此原因，當難以忽略出現在該連接導體及該穿透連接導體與該矽基板之間之寄生電容時，發現該寄生電容造成電路之驅動速度之減小且會阻礙該固態成像裝置之高效能。
此外，在具有藉由該連接導體及該穿透連接導體連接結合的半導體晶片單元之組態之該固態成像裝置中，對應於每一垂直信號線之每一導線(換言之，一拉伸導線)連接至上文描述的成對導體(該連接導體及該穿透連接導體)。在此情況中，接地電容及相鄰耦合電容(其等係寄生電容)出現。該接地電容係導線與具有(舉例而言)一接地電位之一半導體基板之間之寄生電容。該相鄰耦合電容係相鄰拉伸導線之間或相鄰成對導體之間之寄生電容。若電源供應增強，或藉由提供一緩衝電路而使電流流動，則可解決接地電容。然而，不可能解決該相鄰耦合電容，這是因為相鄰行之間存在干涉。
可期望提供一種至少抑制相鄰耦合電容且具有高效能之固態成像裝置。此外，可期望提供設置有該固態成像裝置之電子設備(諸如一相機)。
根據本發明之一實施例，提供有一種背側照明類型固態成像裝置，其包含堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成。此外，本發明包含：一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第一屏蔽導線，其屏蔽其等之間在一個方向上之相鄰連接導線。該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線。此外，該連接導線形成包含一耦合導體，該耦合導體耦合該連接導體及該穿透連接導體。該第一屏蔽導線由該第一多層接線層及/或該第二多層接線層中之一必要層中之一接線形成。本發明之該固態成像裝置組態為一背側照明類型固態成像裝置。
在本發明之實施例之該固態成像裝置中，包含屏蔽在一個方向上之相鄰連接導線之該第一屏蔽導線，且該第一屏蔽導線由該第一多層接線層及/或該第二多層接線層中之一必要層中之一接線形成，藉此可抑制相鄰耦合電容。此外，因為在不增加接線過程數目之情況下使用該多層接線層中之該接線形成該第一屏蔽導線，所以簡化該組態且容易製造此種類之一固態成像裝置。
作為根據本發明之該固態成像裝置之一較佳實施例，該固態成像裝置可進一步包含一第二屏蔽導線，該第二屏蔽導線屏蔽該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線。該第二屏蔽導線可由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。
在本發明之實施例之該固態成像裝置中，由該第一屏蔽導線抑制相鄰連接導線之間之相鄰耦合電容，且一第二屏蔽導線屏蔽該連接導線與連接至相鄰於該連接導線之另一導線之該第一導線及該第二導線。該第二屏蔽導線亦由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。因此，可抑制相鄰連接導線之間及該連接導線與相鄰於該連接導線之該第一導線及該第二導線之間之整體相鄰耦合電容。
根據本發明之另一實施例，提供有一種背側照明類型固態成像裝置，其包含堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成。此外，本發明包含：一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第二屏蔽導線，其屏蔽連接至相鄰於該連接導線之另一連接導線之一第一導線及一第二導線。該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線。此外，該連接導線形成包含一耦合導體，該耦合導體耦合該連接導體及該穿透連接導體。該第二屏蔽導線由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。本發明之該固態成像裝置組態為一背側照明類型固態成像裝置。
在本發明之實施例之該固態成像裝置中，因為該第二屏蔽導線包含在該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線之間，所以可容易抑制該連接導線與該第一導線及該第二導線之間之相鄰耦合電容。此外，因為在不增加接線過程數目之情況下使用一多層接線層中之該接線形成該第二屏蔽導線，所以簡化該組態且容易製造此種類之一固態成像裝置。
根據本發明之又一實施例，提供電子設備，其包含：一固態成像裝置；一光學系統，其將入射光導向至該固態成像裝置之一光電轉換單元；及一信號處理電路，其處理該固態成像裝置之輸出信號。該固態成像裝置包含：堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成；一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第一屏蔽導線，其屏蔽其等之間在一個方向上之相鄰連接導線，其中該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線；及一耦合導體，其耦合該連接導體及該穿透連接導體，且該第一屏蔽導線由該第一多層接線層及/或該第二多層接線層中之一必要層中之一接線形成。
在本發明之實施例之該電子設備中，可抑制該固態成像裝置中之相鄰連接導線之間及/或該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線之間之相鄰耦合電容。
根據本發明之實施例之該固態成像裝置，可抑制相鄰連接導線之間之耦合電容及/或該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線之間之耦合電容且提供具有高效能之一固態成像裝置。
根據本發明之實施例之該電子設備，可提供設置有包含結合晶片且旨在藉由抑制相鄰耦合電容獲得高效能之一背側照明類型固態成像裝置之電子設備(諸如一高品質相機)。
下文中，將描述用於實施本發明之實施例(下文中，稱為實施例)。將按以下次序提供描述。
1. MOS固態成像裝置之輪廓組態實例
2.應用於本發明之MOS固態成像裝置(固態成像裝置之組態實例)
3.第一實施例(固態成像裝置之組態實例)
4.第二實施例(固態成像裝置之組態實例)
5.第三實施例(固態成像裝置之組態實例)
6.第四實施例(固態成像裝置之組態實例)
7.第五實施例(固態成像裝置之組態實例)
8.第六實施例(固態成像裝置之組態實例)
9.第七實施例(固態成像裝置之組態實例)
10.第八實施例(固態成像裝置之組態實例)
11.第九實施例(固態成像裝置之組態實例)
12.第十實施例(固態成像裝置之組態實例)
13.第十一實施例(電子設備)
<1. MOS固態成像裝置之輪廓組態實例>
圖1展示應用於本發明之一半導體裝置之一MOS固態成像裝置之一輪廓組態。該MOS固態成像裝置應用於每一實施例之固態成像裝置。如圖1中展示，此實例之該固態成像裝置1經組態以包含一像素陣列(所謂像素區域)3，其中包含一半導體基板11(舉例而言，一矽基板)上之複數個光電轉換單元之像素2規律地配置成一二維陣列形狀，及周邊電路部分。舉例而言，該像素2由充當一光電轉換單元之一光電二極體及複數個像素電晶體(所謂MOS電晶體)形成。該複數個像素電晶體可由三個電晶體(舉例而言，一傳送電晶體、一重設電晶體及一放大電晶體)構成。此外，該複數個像素電晶體可藉由增加一選擇電晶體而由四個電晶體構成。因為一單元像素之一等效電路與普通電路相同，所以將省略詳細描述。該像素2可組態為一單元像素。此外，該像素2亦可具有一共享像素結構。該共享像素結構由複數個光電二極體、複數個傳送電晶體、一個共享浮動擴散及其他共享像素電晶體之每一者構成。
該周邊電路部分由一垂直驅動電路4、行信號處理電路5、一水平驅動電路6、一輸出電路7、一控制電路8及類似物構成。
該控制電路8接收用於指示一操作模式之輸入時脈及資料及類似物且輸出該固態成像裝置之內部資訊之資料或類似物。換言之，該控制電路8基於垂直同步信號、水平同步信號及主控信號產生時脈信號或控制信號，其等充當該垂直驅動電路4、該行信號處理電路5、該水平驅動電路6及類似物之操作之一參考。此外，該控制電路輸入此等信號至該垂直驅動電路4、該行信號處理電路5、該水平驅動電路6及類似物。
舉例而言，該垂直驅動電路4包含一移位暫存器，選擇一像素驅動導線，供應用於驅動一像素之一脈衝至所選像素驅動導線且以列為單元驅動像素。換言之，該垂直驅動電路4在垂直方向上以列為單元依序選擇且掃描該像素陣列3之每一像素2，透過一垂直信號線9將基於根據(舉例而言)充當每一像素2之該光電轉換單元之該光電二極體中之感測光量產生的信號電荷之一像素信號供應至該行信號處理電路5。
舉例而言，該行信號處理電路5經配置用於該像素2之每一行且對每一像素行之一列執行信號處理(諸如移除自像素2輸出的信號之雜訊)。換言之，該行信號處理電路5執行信號處理，諸如用於移除該像素2特有之固定圖案雜訊之一CDS、信號放大、AD轉換或類似物。在該行信號處理電路5之輸出級中，提供連接在該水平信號線10之間之一水平選擇開關(圖中未展示)。
舉例而言，該水平驅動電路6包含一移位暫存器，藉由依序輸出水平掃描脈衝來依序選擇該等行信號處理電路5之每一者且造成來自該等行信號處理電路5之每一者之像素信號被輸出至該水平信號線10。
該輸出電路7對透過該水平信號線10自該等行信號處理電路5之每一者依序供應之信號執行信號處理且輸出。舉例而言，存在僅執行緩衝且執行黑色位準之調節、行不均勻之校正、各種數位信號處理或類似物之情況。一輸入及輸出終端12與外界交換信號。
圖2A至圖2C展示根據本發明之MOS固態成像裝置之基本輪廓組態。如圖2A中展示，有關技術之一MOS固態成像裝置151經組態以安裝有一像素陣列153、一控制電路154及一邏輯電路155用於一半導體晶片152中之信號處理。一般而言，該像素陣列153及該控制電路154構成一影像感測器156。另一方面，根據本發明之一實施例之一MOS固態成像裝置21具有安裝有一像素陣列23及一控制電路24之一第一半導體晶片單元22且具有安裝有包含用於處理信號之一信號處理電路之一邏輯電路25之一第二半導體晶片單元26，如圖2B中展示。藉由電連接該第一半導體晶片單元22及該第二半導體晶片單元26兩者將該MOS固態成像裝置21構成為一個半導體晶片。如圖2C中展示，根據本發明之另一實施例之一MOS固態成像裝置27具有安裝有該像素陣列23之該第一半導體晶片單元22且具有安裝有該控制電路24及包含一信號處理電路之該邏輯電路25之該第二半導體晶片單元26。藉由電連接該第一半導體晶片單元22及該第二半導體晶片單元26兩者將一MOS固態成像裝置27構成為一個半導體晶片。
雖然圖中未展示，但取決於一MOS固態成像裝置之一組態，可結合兩個或兩個以上半導體晶片單元。舉例而言，相比於上文描述的成為一個晶片之該第一半導體晶片單元及該第二半導體晶片單元，可藉由增加設置有一記憶體元件陣列之一半導體晶片單元、設置有其他電路元件之一半導體晶片單元而結合三個或三個以上半導體晶片單元來組態一MOS固態成像裝置。
<2.應用於本發明之MOS固態成像裝置> [固態成像裝置之組態實例]
圖3展示應用於本發明之一背側照明類型MOS固態成像裝置之一實施例。根據該實施例之一MOS固態成像裝置28經組態以包含一堆疊半導體晶片27，藉由結合形成有該像素陣列23及該控制電路24之該第一半導體晶片單元22與形成有該邏輯電路25之該第二半導體晶片單元26而獲得該堆疊半導體晶片27。結合該第一半導體晶片單元22及該第二半導體晶片單元26使得其等之多層接線層41及55彼此面對。在此實例中經由保護薄膜42及56利用一黏結層57實現結合。除此之外，可藉由電漿結合實現該結合。
在該實施例中，形成一半導體移除區域52，藉由移除該第一半導體晶片單元22之半導體部分之一部分而獲得該半導體移除區域52，且在該半導體移除區域52中，形成一連接導線67，其連接該第一半導體晶片單元22及該第二半導體晶片單元26。該半導體移除區域52係包含形成每一連接導線67(其連接至對應於該像素陣列23之每一垂直信號線之拉伸導線40d及53d)之部分之整個區域且形成在該像素陣列23外部。該半導體移除區域52對應於一所謂電極襯墊區域。
該第一半導體晶片單元22具有一第一半導體基板31，該第一半導體基板31被製成形成有該像素陣列23(其包含充當一光電轉換單元之一光電二極體及複數個像素電晶體Tr1及Tr2)及該控制電路24(其包含MOS電晶體Tr3及Tr4)之一薄膜。該等像素電晶體Tr1及Tr2及該等MOS電晶體Tr3及Tr4分別代表性地展示。在該半導體基板31之一表面31a側，多層接線層41由複數層(舉例而言，在此實例中為三層金屬M1至M3)形成，在其上接線40[40a、40b及40c]經配置穿過一中間層絕緣薄膜39。
該第二半導體晶片單元26具有一第二半導體基板45，該第二半導體基板45形成有包含MOS電晶體Tr6至Tr8之該邏輯電路25。在該半導體基板45之一表面45a側，多層接線層55由複數層(舉例而言，在此實例中為三層金屬M11至M13)形成，在其上接線53[53a、53b及53c]經配置穿過一中間層絕緣薄膜49。
在該第一半導體晶片單元22之該半導體移除區域52中，舉例而言，藉由蝕刻移除整個第一半導體基板31。舉例而言，藉由使一半導體移除區域52之底面及側面延伸至該半導體基板之表面而形成一堆疊絕緣薄膜61(舉例而言，藉由一層氧化矽(SiO2 )薄膜58及一層氮化矽(SiN)薄膜59)。該堆疊絕緣薄膜61係保護暴露在該半導體移除區域52之凹部之側面中之該半導體基板31之一保護絕緣薄膜且亦充當像素中之一防反射薄膜。
在該半導體移除區域52中，自該層氮化矽薄膜59形成一連接孔64，其到達一第一連接襯墊65，該第一連接襯墊65藉由該第一半導體晶片單元22中之在此實例中第三層中之列及該邏輯電路之功能且結合該等單元，所以對於該像素陣列23及該邏輯電路25之每一者可使用最佳處理技術。因此，可滿意呈現該像素陣列23及該邏輯電路25之每一者之效能且提供高效能之一固態成像裝置。
在該實施例中，特定言之，移除該第一半導體晶片單元22之一部分(即，形成該連接導體及該穿透連接導體之區域之整個半導體部分)。因為該連接導體68及該穿透連接導體69形成在移除該半導體部分之該半導體移除區域52中，所以可減小出現在該連接導體68及該穿透連接導體69與該半導體基板31之間之寄生電容且旨在獲得該固態成像裝置之更高效能。
若採用圖2C之組態，則僅接收光之該像素陣列23可形成在該第一半導體晶片單元22上，且該控制電路24及該邏輯電路25可分開且形成在該第二半導體晶片單元26上。因此，在製造期間可選擇獨立且最佳處理技術用於該等半導體晶片單元22及26之每一者且減小一產品模組之面積。
在該實施例中，包含該像素陣列23及該控制電路24之該第一半導體基板31在半完成狀態中與包含該邏輯電路25之該第二半導體基板45結合，且該第一半導體基板31被製成一薄膜。換言之，當該第一半導體基板31被製成一薄膜時，該第二半導體基板45用作為一支撐基板。因此，可節省構件且減少製程。
在該實施例中，因為該第一半導體基板31被製成一薄膜且該穿透連接孔62及該連接孔64形成在移除該半導體部分該金屬M3電連接至該多層接線層41之必要接線(即，佈線導線40d)。此外，形成一穿透連接孔62，其穿透該第一半導體晶片單元22之多層接線層41且藉由該第二半導體晶片單元26中之該多層接線層55之必要接線(即，在此實例中之第一層中之一金屬M11)到達該第二連接襯墊63。藉由該第一層中之該金屬M11之該連接襯墊63經由第二層中之一金屬M12藉由第三層中之一金屬M13電連接至一佈線導線53d。
該連接導線67由以下形成：一連接導體68，其電連接至埋入連接孔64及62中之該第一連接襯墊65；一穿透連接導體69，其電連接至該第二連接襯墊63；及一耦合導體71，其電耦合其之上端處之導體68及69兩者。
覆蓋光屏蔽所需之一區域之一光屏蔽薄膜72形成在充當該第一半導體晶片單元22之該光電二極體34之一光入射面之後面31b上。此外，形成一平坦化薄膜73以便覆蓋該光屏蔽薄膜72，一晶載彩色濾光片74形成在對應於每一像素之該平坦化薄膜73上，且一晶載微透鏡75形成在其上使得構成該背側照明類型固態成像裝置28。暴露於該連接導線67外部之該耦合導體71充當用於經由一外部導線及一結合導線之連接之一電極襯墊。
根據該實施例之該固態成像裝置28，該像素陣列23及該控制電路24形成在該第一半導體晶片單元22上，且用於信號處理之該邏輯電路25形成在該第二半導體晶片單元26上。因為該裝置經組態以形成不同晶片單元上之該像素陣之該半導體移除區域52中，所以降低該等孔之縱橫比，且可具高精度地形成該等連接孔62及64。因此，可製造具有高精度之一高效能固態成像裝置。
[固態成像裝置之組態之修改實例1]
雖然圖中未展示，但將描述在該連接導線與該第一半導體晶片單元中之該多層接線層之接線及該第二半導體晶片單元中之該多層接線層之接線之間之一連接組態之一修改實例1。在該實施例中，該連接導線67之該穿透連接導體69藉由該第二半導體晶片單元26側之該多層接線層55之第三層中之該金屬M13連接至該連接襯墊63。該連接襯墊63藉由相同層之該第三層中之該金屬M13連接至對應於該垂直信號線之該佈線導線53d。其他組態與圖3中描述的組態相同。
[固態成像裝置之組態之修改實例2]
雖然圖中未展示，但將描述在該連接導線與該第一半導體晶片單元中之該多層接線層之接線及該第二半導體晶片單元中之該多層接線層之接線之間之一連接組態之一修改實例2。在該實施例中，該連接導線67之該連接導體68藉由該第一半導體晶片單元22側之該多層接線層41之第一層中之該金屬M1連接至該連接襯墊65。當包含稍後描述的圖4中展示之複數個連接導線之佈局時，藉由適當選擇第一層至第三層中之該金屬M1至M3之一者而形成對應於連接至該連接襯墊65之每一者之該垂直信號線之一佈線導線。另一方面，該連接導線67之該穿透連接導體69藉由該第二半導體晶片單元26側之該多層接線層55之該第三層中之該金屬M13連接至該連接襯墊63。亦在此情況中，藉由適當選擇該第一層至該第三層中之該金屬M11至M13之一者而形成對應於連接至複數個連接襯墊63之每一者之該垂直信號線之一佈線導線。在該實施例中，可配置連接至一必要連接襯墊之一佈線導線以在其下方橫穿另一連接襯墊，藉此形成一連接導線之一優良佈局。
[連接襯墊之佈局實例1]
在圖4中，展示連接至對應於該固態成像裝置27中之該像素陣列23之每一垂直信號線之該佈線導線之該連接導線之一佈局。在該實施例中，該第一半導體晶片單元22中之該多層接線層41之該接線40由複數層形成，在此實例中係三層金屬M1至M3。該第一連接襯墊65由該第三層中之該金屬M3形成，且對應於該垂直信號線之該佈線導線由該第三層中之該金屬M3或第三層之外的金屬M2或M1形成。該多層接線層55之該接線53形成在該第二半導體晶片單元26中之複數層中，即，在此實例中由三層金屬M1至M3形成。該第二連接襯墊63由該第三層中之該金屬M13形成，且對應於該垂直信號線之該佈線導線由該第三層中之該金屬M13或除了第三層之外的金屬M12或M11形成。
考慮到在結合至該第一半導體晶片單元22及該第二半導體晶片單元26時之位置偏離，該第二連接襯墊63形成具有比該第一連接襯墊更大之一區域。一起製成為一對之該第一連接襯墊65及該第二連接襯墊63稱為一連接襯墊對99。
當俯視時，該第一連接襯墊65及該第二連接襯墊63形成一八邊形形狀或較佳為一等邊八邊形。構成該連接襯墊對99之該第一連接襯墊65及該第二連接襯墊63配置在垂直方向(所謂徑向方向)上，對應於該等垂直信號線之該等佈線導線40d及53d在該垂直方向上延伸。沿配置有該等佈線導線40d及53d之水平方向配置複數個連接襯墊對99且在該垂直方向上配置有複數級(在此實例中係一三級配置)以形成一連接襯墊陣列98。
將描述對應於連接至該連接襯墊對99之該等垂直信號線之該等佈線導線之其他佈局。在上文描述的圖4之實例中，在配置成三級之該連接襯墊對之兩側上，其經組態使得分別配置連接至該第一連接襯墊65之該佈線導線40d(實線)及連接至該第二連接襯墊63之該佈線導線53d(虛線)。圖中未展示，其可經組態使得在配置成三級之該連接襯墊對99之一單一側配置連接至該第一連接襯墊65之該佈線導線40d(實線)及連接至該第二連接襯墊63之該佈線導線53d(虛線)。
此外，亦可在包含複數層金屬層(舉例而言，四層金屬層而非三層金屬層)之該第一半導體晶片單元22及該第二半導體晶片單元26中形成該等多層接線層41及55之接線。在此情況中，該連接襯墊及該佈線導線較佳由分開層中之金屬形成使得該佈線導線經佈線以便與該連接襯墊重疊。
此外，當該第二半導體晶片單元26中之該多層接線層55之該接線53組態為(舉例而言)四層中之金屬時，該第二連接襯墊63較佳由第四層中之一金屬形成，且連接至該連接襯墊63之佈線導線53d由第一層中之金屬形成。在此情況中，可配置佈線導線與該第二連接襯墊63重疊。此外，並不限於該實例，且該第二連接襯墊63及該佈線導線53d可由任一層中之一金屬形成。
<3.第一實施例> [固態成像裝置之組態實例]
在圖5A至圖5C中，展示根據本發明之一固態成像裝置(即，MOS固態成像裝置之一第一實施例)。特定言之，在圖式中，展示電連接該第一半導體晶片單元及該第二半導體晶片單元之一連接導線、對應於連接至其之垂直信號線之佈線導線及屏蔽接線部分。圖5A係一平面圖，圖5B係在圖5A之箭頭VB方向上觀看之一橫截面圖，且圖5C係在圖5A之箭頭VC方向上觀看之一橫截面圖。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖5A至圖5C中之部分被給予相同元件符號且將省略其等之詳細描述。
根據該第一實施例之一固態成像裝置101經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線67在水平方向上呈複數個配置且(圖中未展示)在垂直方向上配置成複數級，且每一連接導線67中之該連接導體68及該穿透連接導體69分別連接至對應於垂直信號線之佈線導線40d及53d。
在此實例中，該連接導線68透過該第一半導體晶片單元22中之該多層接線層41中連接至其之該第一連接襯墊65連接至對應於一垂直信號線之該佈線導線40d。該第一連接襯墊65及連接至其之該佈線導線40d由相同第三層中之該金屬M3形成。此外，該穿透連接導線69透過該第二半導體晶片單元26中之該多層接線層55中連接至其之該第二連接襯墊63連接至對應於一垂直信號線之該佈線導線53d。該第二連接襯墊63由第一層中之該金屬M11形成，且連接至其之該佈線導線53d由第三層中之該金屬M13形成。該第二連接襯墊63透過第二層中之該金屬M12連接至第三層中之該金屬M13之該佈線導線53d。
在該實施例中，其經組態以包含屏蔽導線103[103a及103b]，該等屏蔽導線103屏蔽該連接導線67與對應於垂直信號線且連接至相鄰於該連接導線67之另一連接導線67之該等佈線導線40d及53d之間之間隙。換言之，配置有該屏蔽導線103a，其屏蔽該連接導線67之該連接導體68與連接至相鄰於該連接導體68之另一連接導體68之該佈線導線40d之間之間隙。同時，配置有該屏蔽導線103b，其屏蔽該連接導線67之該穿透連接導體69與連接至相鄰於該穿透連接導體69之另一穿透連接導體69之該佈線導線53d之間之間隙。
該屏蔽導線103a及103b由該第一半導體晶片單元22及該第二半導體晶片單元26中之該第一多層接線層41及該第二多層接線層55中之層中之必要接線金屬形成。該屏蔽導線103a與連接至該連接導體68之該佈線導線40d並聯且由與充當該佈線導線40d之該第三層中之該金屬M3相同的第三層中之金屬M3形成使得該屏蔽導線延伸至對應於該連接導體68之位置。該屏蔽導線103b與連接至該穿透連接導體69之該佈線導線53d並聯且由與充當該佈線導線53d之該第三層中之該金屬M13相同的第三層中之金屬M13形成使得該屏蔽導線延伸至對應於該穿透連接導體69之位置。根據該等佈線導線40d及53d之圖案來設定該等屏蔽導線103[103a及103b]之長度。該等屏蔽導線103a及103b配置在對應於其等之該等佈線導線40d及53d之相同側。在圖5A中，該等屏蔽導線103a及103b配置在其等之右側。
根據該第一實施例之該固態成像裝置101，形成該等屏蔽導線103a及103b，其等與連接至每一連接導線67之該連接導體68及該穿透連接導體69之該等佈線導線40d及53d並聯且延伸至該連接導體68及該穿透連接導體69。在此情況中，該兩個屏蔽導線103a及103b配置在一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線之間。因此，可抑制該一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線40d及53d之間之相鄰耦合電容。因為該等屏蔽導線103a及103b由不同層中之金屬M3及M13形成，所以可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該等多層接線層41及55之接線金屬形成該等屏蔽導線103[103a及103b]。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線103a及103b，所以可具一簡單組態地且在不增加製程之數目情況下製造該實施例之該固態成像裝置101。
因為形成該等屏蔽導線103a及103b，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<4.第二實施例> [固態成像裝置之組態實例]
在圖6A至圖6C中，展示根據本發明之一固態成像裝置(即，MOS固態成像裝置之一第二實施例)。特定言之，在圖式中，展示電連接該第一半導體晶片單元及該第二半導體晶片單元之一連接導線、對應於連接至其之垂直信號線之佈線導線及屏蔽接線部分。圖6A係一平面圖，圖6B係在圖6A之箭頭VIB方向上觀看之一橫截面圖，且圖6C係在圖6A之箭頭VIC方向上觀看之一橫截面圖。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖6A至圖6C中之部分被給予相同元件符號且將省略其等之詳細描述。
根據該第二實施例之一固態成像裝置105經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且以與上文描述相同的方式，由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線67在水平方向上呈複數個配置且(圖中未展示)在垂直方向上配置成複數級，且每一連接導線67中之該連接導體68及該穿透連接導體69分別連接至對應於垂直信號線之佈線導線40d及53d。
在此實例中，該連接導線68透過該第一半導體晶片單元22中之該多層接線層41中連接至其之該第一連接襯墊65連接至對應於一垂直信號線之該佈線導線40d。該第一連接襯墊65及連接至其之該佈線導線40d由相同第三層中之該金屬M3形成。此外，該穿透連接導線69透過該第二半導體晶片單元26中之該多層接線層55中連接至其之該第二連接襯墊63連接至對應於一垂直信號線之該佈線導線53d。該第二連接襯墊63由第一層中之該金屬M11形成，且連接至其之該佈線導線53d由第三層中之該金屬M13形成。該第二連接襯墊63透過第二層中之該金屬M12連接至第三層中之該金屬M13之該佈線導線53d。
在該實施例中，其經組態以包含屏蔽導線103[103a及103b]，該等屏蔽導線103屏蔽該連接導線67與對應於垂直信號線且連接至相鄰於該連接導線67之另一連接導線67之該等佈線導線40d及53d之間之間隙。換言之，配置有該屏蔽導線103a，其屏蔽該連接導線67之該連接導體68與連接至相鄰於該連接導體68之另一連接導體68之該佈線導線40d之間之間隙。同時，配置有該屏蔽導線103b，其屏蔽該連接導線67之該穿透連接導體69與連接至相鄰於該穿透連接導體69之另一穿透連接導體69之該佈線導線53d之間之間隙。
該屏蔽導線103a及103b由該第一半導體晶片單元22及該第二半導體晶片單元26中之該第一多層接線層41及該第二多層接線層55中之層中之必要接線金屬形成。該屏蔽導線103a與連接至該連接導體68之該佈線導線40d並聯且由與充當該佈線導線40d之該第三層中之該金屬M3不同的第二層中之金屬M2形成使得該屏蔽導線延伸至對應於該連接導體68之位置。該屏蔽導線103b與連接至該穿透連接導體69之該佈線導線53d並聯且由與充當該佈線導線53d之該第三層中之該金屬M13不同的第二層中之金屬M12形成使得該屏蔽導線延伸至對應於該穿透連接導體69之位置。
根據該第二實施例之該固態成像裝置105，形成該等屏蔽導線103a及103b，其等之每一者與連接至每一連接導線67之該連接導體68及該穿透連接導體69之該等佈線導線40d及53d重疊且延伸至該連接導體68及該穿透連接導體69。因此，該兩個屏蔽導線103a及103b配置在一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線之間。因此，可抑制該一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線40d及53d之間之相鄰耦合電容。因為該等屏蔽導線103a及103b由不同層中之金屬形成，所以可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該等多層接線層41及55之接線金屬形成該等屏蔽導線103a及103b。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線103a及103b，所以可具一簡單組態地且在不增加製程之數目情況下製造該實施例之該固態成像裝置105。
因為形成該等屏蔽導線103a及103b，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<5.第三實施例> [固態成像裝置之組態實例]
在圖7A至圖7C中，展示根據本發明之一固態成像裝置(即，MOS固態成像裝置之一第三實施例)。特定言之，在圖式中，展示電連接該第一半導體晶片單元及該第二半導體晶片單元之一連接導線、對應於連接至其之垂直信號線之佈線導線及屏蔽接線部分。圖7A係一平面圖，圖7B係在圖7A之箭頭VIIB方向上觀看之一橫截面圖，且圖7C係在圖7A之箭頭VIIC方向上觀看之一橫截面圖。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖7A至圖7C中之部分被給予相同元件符號且將省略其等之詳細描述。
根據該第三實施例之一固態成像裝置106經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且以與上文描述相同的方式，由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線67在水平方向上呈複數個配置且(圖中未展示)在垂直方向上配置成複數級，且每一連接導線67中之該連接導體68及該穿透連接導體69分別連接至對應於垂直信號線之佈線導線40d及53d。
在此實例中，該連接導線68透過該第一半導體晶片單元22中之該多層接線層41中連接至其之該第一連接襯墊65連接至對應於一垂直信號線之該佈線導線40d。該第一連接襯墊65及連接至其之該佈線導線40d由相同第三層中之該金屬M3形成。此外，該穿透連接導線69透過該第二半導體晶片單元26中之該多層接線層55中連接至其之該第二連接襯墊63連接至對應於一垂直信號線之該佈線導線53d。該第二連接襯墊63由第三層中之該金屬M13形成，且連接至其之該佈線導線53d由第一層中之該金屬M11形成。該第二連接襯墊63透過第二層中之該金屬M12連接至第一層中之該金屬M11之該佈線導線53d。
在該實施例中，其經組態以包含屏蔽導線103[103a及103b]，該等屏蔽導線103屏蔽該連接導線67與對應於垂直信號線且連接至相鄰於該連接導線67之另一連接導線67之該等佈線導線40d及53d之間之間隙。換言之，配置有該屏蔽導線103a，其屏蔽該連接導線67之該連接導體68與連接至相鄰於該連接導體68之另一連接導體68之該佈線導線40d之間之間隙。同時，配置有該屏蔽導線103b，其屏蔽該連接導線67之該穿透連接導體69與連接至相鄰於該穿透連接導體69之另一穿透連接導體69之該佈線導線53d之間之間隙。
該屏蔽導線103a及103b由該第一半導體晶片單元22及該第二半導體晶片單元26中之該第一多層接線層41及該第二多層接線層55中之層中之必要接線金屬形成。該屏蔽導線103a與連接至該連接導體68之該佈線導線40d並聯且由與充當該佈線導線40d之該第三層中之該金屬M3相同的第三層中之金屬M3形成使得該屏蔽導線延伸至對應於該連接導體68之位置。該屏蔽導線103b與連接至該穿透連接導體69之該佈線導線53d重疊且由與充當該佈線導線53d之該第三層中之該金屬M13不同的第二層中之金屬M12形成使得該屏蔽導線延伸至對應於該穿透連接導體69之位置。
根據該第三實施例之該固態成像裝置106，形成該屏蔽導線103a，使得該屏蔽導線與連接至該連接導線67之該連接導體68之該等佈線導線40d並聯且延伸至該連接導體68。此外，藉由來自該接線53b之一不同層中之一金屬形成該屏蔽導線103b使得該屏蔽導線與連接至該穿透連接導體69之該佈線導線53d重疊且延伸至該穿透連接導體69。因此，該兩個屏蔽導線103a及103b大體配置在一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線40d及53d之間。因此，可抑制該一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線40d及53d之間之相鄰耦合電容。因為該等屏蔽導線103a及103b由不同層中之金屬形成，所以可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該等多層接線層41及55之接線金屬形成該等屏蔽導線103a及103b。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線103a及103b，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置106。
因為形成該等屏蔽導線103a及103b，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
[修改實例]
其亦可經組態使得圖7A至圖7C之該佈線導線40d與該屏蔽導線103a、該佈線導線53d與該屏蔽導線103b之間之關係相反。換言之，連接至該連接導體68之該連接襯墊65由該第三層中之該金屬M3形成，連接至該連接襯墊65之該佈線導線40d由該第二層中之該金屬M2形成，且該屏蔽導線103a由該第三層中之該金屬M3或該第一層中之M1形成以便重疊該佈線導線40d。此外，透過該連接襯墊63連接至該穿透連接導體69之該佈線導線53d由該第三層中之該金屬M13形成，且該屏蔽導線103b由該第三層中之該金屬M13形成以便與該佈線導線53d並聯。
與第三實施例中描述之相同的效應亦呈現在上文組態中。
<6.第四實施例> [固態成像裝置之組態實例]
在圖8A至圖8C中，展示根據本發明之一固態成像裝置(即，MOS固態成像裝置之一第四實施例)。特定言之，在圖式中，展示電連接該第一半導體晶片單元及該第二半導體晶片單元之一連接導線、對應於連接至其之垂直信號線之佈線導線及屏蔽接線部分。圖8A係一平面圖，圖8B係在圖8A之箭頭VIIIB方向上觀看之一橫截面圖，且圖8C係在圖8A之箭頭VIIIC方向上觀看之一橫截面圖。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖8A至圖8C中之部分被給予相同元件符號且將省略其等之詳細描述。
根據該第四實施例之一固態成像裝置107經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且以與上文描述相同的方式，由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線67在水平方向上呈複數個配置且(圖中未展示)在垂直方向上配置成複數級，且每一連接導線67中之該連接導體68及該穿透連接導體69分別連接至對應於垂直信號線之該等佈線導線40d及53d。
在此實例中，該連接導線68透過該第一半導體晶片單元22中之該多層接線層41中連接至其之該第一連接襯墊65連接至對應於一垂直信號線之該佈線導線40d。該第一連接襯墊65及連接至其之該佈線導線40d由相同第二層中之該金屬M2形成。此外，該穿透連接導線69透過該第二半導體晶片單元26中之該多層接線層55中連接至其之該第二連接襯墊63連接至對應於一垂直信號線之該佈線導線53d。該第二連接襯墊63及連接至其之該佈線導線53d由第二層中之該金屬M12形成。
在該實施例中，其經組態以包含屏蔽導線103[103a及103b]，該等屏蔽導線103屏蔽該連接導線67與對應於垂直信號線且連接至相鄰於該連接導線67之另一連接導線67之該等佈線導線40d及53d之間之間隙。換言之，配置有該屏蔽導線103a，其屏蔽該連接導線67之該連接導體68與連接至相鄰於該連接導體68之另一連接導體68之該佈線導線40d之間之間隙。同時，配置有該屏蔽導線103b，其屏蔽該連接導線67之該穿透連接導體69與連接至相鄰於該穿透連接導體69之另一穿透連接導體69之該佈線導線53d之間之間隙。
該屏蔽導線103a由該第一層中之該金屬M1及該第三層中之該金屬M3形成之兩個屏蔽導線構成使得該等屏蔽導線在上側及下側內插連接至該第一半導體晶片單元22之該多層接線層41中之該連接導體68之該佈線導線40d且延伸至該連接導體68。該等屏蔽導線103b由該第一層中之該金屬M11及該第三層中之該金屬M13形成之兩個屏蔽導線構成使得該等屏蔽導線在上側及下側內插連接至該第二半導體晶片單元26之該多層接線層55中之該穿透連接導體69之該佈線導線53d且延伸至該穿透連接導體69。
根據該第四實施例之該固態成像裝置107，藉由在上側及下側內插兩對屏蔽導線103a及103b形成分別連接至該連接導體68及該穿透連接導體69之該等佈線導線40d及53d。因此，該兩對屏蔽導線103a及103b大體配置在一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線之間。因此，可抑制該一個連接導線67與連接至相鄰於該連接導線之另一連接導線67之該等佈線導線40d及53d之間之相鄰耦合電容。因為該等屏蔽導線103a及103b由不同層中之金屬形成，所以可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該等多層接線層41及55之接線金屬形成該等屏蔽導線103a及103b。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線103a及103b，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置107。
因為形成該等屏蔽導線103a及103b，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<7.第五實施例> [固態成像裝置之組態實例]
在圖9中，展示根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第五實施例)。特定言之，在圖式中，展示其中配置有電連接該第一半導體晶片單元及該第二半導體晶片單元之複數個連接導線之一連接導線陣列及相鄰連接導線之間之一屏蔽導線部分。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖9中之部分被給予相同元件符號，且將省略其等之詳細描述。
根據該第五實施例之一固態成像裝置111經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。連接導線陣列109由複數個連接導線67構成。對於該連接導線陣列109，連接導線組110在水平方向上配置成複數行(即，在該實例中配置成四行)，其中該等連接導線67在垂直方向上配置成複數級(即，在此實例中配置成三級)。每一連接導線67中之該連接導體68及該穿透連接導體69各連接至對應於垂直信號線之該等佈線導線40d及53d(圖中未展示)。在圖式中，省略該等佈線導線40d及53d，但以與上文描述的圖4中之圖案相同的圖案連接該等佈線導線40d及53d。該等佈線導線40d及53d形成為在箭頭y方向上延伸。
在此實例中，在該連接導線陣列109中，當俯視時，對應於每一行之該等連接導線組110由連續屏蔽導線113劃分。該等屏蔽導線113包含：一屏蔽導線部分113a，其配置在相鄰連接導線組110之間以便在兩側內插該等連接導線組110之每一者；及一屏蔽導線部分113b，其將該屏蔽導線部分113a連接至該佈線導線之延伸側之端部。換言之，該等屏蔽導線113形成為一梳狀圖案以便閉合該等佈線導線40d及53d之延伸側。
舉例而言，該等屏蔽導線113可由該第一半導體晶片單元22側之該多層接線層41中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第二半導體晶片單元26側之該多層接線層55中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第一半導體晶片單元22及該第二半導體晶片單元26中之該等多層接線層41及55之每一者之必要層中之一金屬形成。在此情況中，梳狀圖案之該等屏蔽導線113由該多層接線層41中之必要金屬形成，且梳狀圖案之該等屏蔽導線113由該多層接線層55中之必要金屬形成。該等屏蔽導線113被給定一接地電位。
根據該第五實施例之該固態成像裝置111，因為該等連接導線組110之每一者被梳狀圖案之該等屏蔽導線113(其等打開與該連接導線陣列109中之該等佈線導線之延伸側相反的側)包圍，所以相鄰連接導線組110被屏蔽。出於此原因，可抑制出現在相鄰連接導線組110之間之相鄰耦合電容。當梳狀圖案之該等屏蔽導線113由該等多層接線層41及55中之金屬形成時，可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該多層接線層41及/或55之金屬形成該等屏蔽導線113。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置111。
因為形成該等屏蔽導線113，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<8.第六實施例> [固態成像裝置之組態實例]
在圖10中，展示根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第六實施例)。特定言之，在圖式中，展示其中配置有電連接該第一半導體晶片單元及該第二半導體晶片單元之複數個連接導線之一連接導線陣列及相鄰連接導線之間之一屏蔽導線部分。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖10中之部分被給予相同元件符號，且將省略其等之詳細描述。
根據該第六實施例之一固態成像裝置112經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線陣列109由複數個連接導線67構成。對於該連接導線陣列109，連接導線組110在水平方向上配置成複數行(即，在該實例中配置成四行)，其中該等連接導線67在垂直方向上配置成複數級(即，在此實例中配置成三級)。每一連接導線67中之該連接導體68及該穿透連接導體69各連接至對應於垂直信號線之該等佈線導線40d及53d(圖中未展示)。在圖式中，省略該等佈線導線40d及53d，但以與上文描述的圖4中之圖案相同的圖案連接該等佈線導線40d及53d。該等佈線導線40d及53d形成為在箭頭y方向上延伸。
在此實例中，在該連接導線陣列109中，當俯視時，對應於每一行之該等連接導線組110由連續屏蔽導線113劃分。該等屏蔽導線113形成為藉由翻轉上文描述的第五實施例中之梳狀圖案而形成之一梳狀圖案。換言之，該等屏蔽導線113包含：一屏蔽導線部分113a，其配置在相鄰連接導線組110之間以便在兩側內插該等連接導線組110之每一者；及一屏蔽導線部分113c，其將該屏蔽導線部分113a連接至與該等佈線導線之延伸側相反的側之端部。因此，該等屏蔽導線113形成為一梳狀圖案以便打開該等佈線導線之延伸側。
舉例而言，該等屏蔽導線113可由該第一半導體晶片單元22側之該多層接線層41中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第二半導體晶片單元26側之該多層接線層55中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第一半導體晶片單元22及該第二半導體晶片單元26中之該等多層接線層41及55之每一者之必要層中之一金屬形成。在此情況中，梳狀圖案之該等屏蔽導線113由該多層接線層41中之必要金屬形成，且梳狀圖案之該等屏蔽導線113由該多層接線層55中之必要金屬形成。該等屏蔽導線113被給定一接地電位。
根據該第六實施例之該固態成像裝置112，因為該等連接導線組110之每一者被梳狀圖案之該等屏蔽導線113(在該連接導線陣列109中利用其等打開該等佈線導線之延伸側)包圍，所以相鄰連接導線組110被屏蔽。出於此原因，可抑制出現在相鄰連接導線組110之間之相鄰耦合電容。當梳狀圖案中之該等屏蔽導線113由該等多層接線層41及55中之金屬形成時，可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該多層接線層41及/或55之金屬形成該等屏蔽導線113。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置111。
<9.第七實施例> [固態成像裝置之組態實例]
在圖11中，展示根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第七實施例)。特定言之，在圖式中，展示其中配置有電連接該第一半導體晶片單元及該第二半導體晶片單元之複數個連接導線之一連接導線陣列及相鄰連接導線之間之一屏蔽導線部分。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖11中之部分被給予相同元件符號，且將省略其等之詳細描述。
根據該第七實施例之一固態成像裝置114經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線陣列109由複數個連接導線67構成。對於該連接導線陣列109，連接導線組110在水平方向上配置成複數行(即，在該實例中配置成四行)，其中該等連接導線67在垂直方向上配置成複數級(即，在此實例中配置成三級)。每一連接導線67中之該連接導體68及該穿透連接導體69各連接至對應於垂直信號線之該等佈線導線40d及53d(圖中未展示)。在圖式中，省略該等佈線導線40d及53d，但以與上文描述的圖4中之圖案相同的圖案連接該等佈線導線40d及53d。該等佈線導線40d及53d形成為在箭頭y方向上延伸。
在此實例中，在該連接導線陣列109中，當俯視時，對應於每一行之該等連接導線組110由連續屏蔽導線113劃分。按以下形狀形成該等屏蔽導線113。該等屏蔽導線113包含一屏蔽導線部分113a，其配置在相鄰連接導線組110之間以便在兩側內插該等連接導線組110之每一者。此外，該等屏蔽導線113包含：一屏蔽導線部分113d，其閉合與第一行中之該連接導線組110之該等佈線導線之延伸側相反的側；及一屏蔽導線部分113e，其閉合第四行中之該連接導線組110之該等佈線導線之延伸側。此外，該等屏蔽導線113包含：一屏蔽導線部分113f，其橫跨在第二行中之該連接導線組110之第一級與第二級之該等連接導線67之間；及一屏蔽導線部分113g，其橫跨在第三行中之該連接導線組110之第三級與第四級之該等連接導線67之間。
舉例而言，該等屏蔽導線113可由該第一半導體晶片單元22側之該多層接線層41中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第二半導體晶片單元26側之該多層接線層55中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第一半導體晶片單元22及該第二半導體晶片單元26中之該等多層接線層41及55之每一者之必要層中之一金屬形成。在此情況中，梳狀圖案之該等屏蔽導線113由該多層接線層41中之必要金屬形成，且梳狀圖案之該等屏蔽導線113由該多層接線層55中之必要金屬形成。該等屏蔽導線113被給定一接地電位。
根據該第七實施例之該固態成像裝置114，呈圖11中展示之圖案之該等屏蔽導線113屏蔽相鄰連接導線組110、垂直方向上之一些連接導線67。出於此原因，可抑制出現在相鄰連接導線組110與垂直方向上之一些連接導線67之間之相鄰耦合電容。當呈上文描述的圖案之該等屏蔽導線113由該等多層接線層41及55中之金屬形成時，可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該多層接線層41及/或55之金屬形成該等屏蔽導線113。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線113，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置114。
因為形成該等屏蔽導線113，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<10.第八實施例> [固態成像裝置之組態實例]
在圖12中，展示根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第八實施例)。特定言之，在圖式中，展示其中配置有電連接該第一半導體晶片單元及該第二半導體晶片單元之複數個連接導線之一連接導線陣列及相鄰連接導線之間之一屏蔽導線部分。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖12中之部分被給予相同元件符號，且將省略其等之詳細描述。
根據該第八實施例之一固態成像裝置115經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線陣列109由複數個連接導線67構成。對於該連接導線陣列109，連接導線組110在水平方向上配置成複數行(即，在該實例中配置成四行)，其中該等連接導線67在垂直方向上配置成複數級(即，在此實例中配置成三級)。每一連接導線67中之該連接導體68及該穿透連接導體69各連接至對應於垂直信號線之該等佈線導線40d及53d(圖中未展示)。在圖式中，省略該等佈線導線40d及53d，但以與上文描述的圖4中之圖案相同的圖案連接該等佈線導線40d及53d。該等佈線導線40d及53d形成為在箭頭y方向上延伸。
在此實例中，在該連接導線陣列109中，當俯視時，對應於每一行之該等連接導線組110由連續屏蔽導線113劃分。換言之，該等屏蔽導線113形成一連續鋸齒狀圖案以便屏蔽其等之間之每一行中之該等連接導線組110。
舉例而言，該等屏蔽導線113可由該第一半導體晶片單元22側之該多層接線層41中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第二半導體晶片單元26側之該多層接線層55中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第一半導體晶片單元22及該第二半導體晶片單元26中之該等多層接線層41及55之每一者之必要層中之一金屬形成。在此情況中，鋸齒狀圖案之該等屏蔽導線113由該多層接線層41中之必要金屬形成，且鋸齒狀圖案之該等屏蔽導線113由該多層接線層55中之必要金屬形成。該等屏蔽導線113被給定一接地電位。
根據該第八實施例之該固態成像裝置115，因為呈鋸齒狀圖案之該等屏蔽導線113屏蔽其等之間之相鄰連接導線組110，所以可抑制出現在相鄰連接導線組110之間之相鄰耦合電容。當鋸齒狀圖案之該等屏蔽導線113由該等多層接線層41及55中之金屬形成時，可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該多層接線層41及/或55之金屬形成該等屏蔽導線113。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線113，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置115。
因為形成該等屏蔽導線113，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
<11.第九實施例> [固態成像裝置之組態實例]
在圖13中，展示根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第九實施例)。特定言之，在圖式中，展示其中配置有電連接該第一半導體晶片單元及該第二半導體晶片單元之複數個連接導線之一連接導線陣列及相鄰連接導線之間之一屏蔽導線部分。因為上文描述的圖3及圖4中展示之實施例之組態可應用於其之其他組態，所以對應於圖3及圖4部分之圖13中之部分被給予相同元件符號，且將省略其等之詳細描述。
根據該第九實施例之一固態成像裝置116經組態使得該第一半導體晶片單元22及該第二半導體晶片單元26彼此結合，且由具有該連接導體68及該穿透連接導體69之該連接導線67連接半導體晶片單元22及26兩者。該連接導線陣列109由複數個連接導線67構成。該等連接導線組110在垂直方向上配置成複數行(即，在此實例中配置成五行)，其中該連接導線陣列109在垂直方向上配置成複數級。在此實例中，奇數行(第一行、第三行及第五行)之該等連接導線組110具有三級之該等連接導線67且偶數行(第二行及第四行)之該等連接導線組110具有兩級之該等連接導線67。每一連接導線67中之該連接導體68及該穿透連接導體69各連接至對應於垂直信號線之該等佈線導線40d及53d(圖中未展示)。在圖式中，省略該等佈線導線40d及53d，但以與上文描述的圖4中之圖案相同的圖案連接該等佈線導線40d及53d。該等佈線導線40d及53d形成為在箭頭y方向上延伸。
在此實例中，在該連接導線陣列109中，當俯視時，對應於每一行之該等連接導線組110由連續屏蔽導線113劃分。該等屏蔽導線113具有如圖式中展示之一圖案。換言之，該等屏蔽導線113具有一屏蔽導線部分113a，其配置在相鄰連接導線組110之間以便內插該等連接導線組110之每一者之兩側。此外，該等屏蔽導線113包含：一屏蔽導線部分113h，利用其閉合與第一行及第四行中之該等連接導線組110之該等佈線導線之延伸側相反的側；及一屏蔽導線部分113i，其利用該屏蔽導線部分113a包圍第三行中之該連接導線組110。此外，該等屏蔽導線113包含：一屏蔽導線部分113j，其橫跨在第二行中之該等連接導線67之間；及一屏蔽導線部分113k，其橫跨在第四行中之該連接導線組110之第一級及第二級之該等連接導線67之間。
舉例而言，該等屏蔽導線113可由該第一半導體晶片單元22側之該多層接線層41中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第二半導體晶片單元26側之該多層接線層55中之一必要層中之一金屬形成。或者，該等屏蔽導線113可由該第一半導體晶片單元22及該第二半導體晶片單元26中之該等多層接線層41及55之每一者之必要層中之一金屬形成。在此情況中，上文描述的圖案之該等屏蔽導線113由該多層接線層41中之必要金屬形成，且上文描述的圖案之該等屏蔽導線113由該多層接線層55中之必要金屬形成。該等屏蔽導線113被給定一接地電位。
根據該第九實施例之該固態成像裝置116，圖13中展示之圖案之該等屏蔽導線113屏蔽相鄰連接導線組110及其等之間垂直方向上之一些連接導線67。出於此原因，可抑制出現在相鄰連接導線組110與垂直方向上之一些連接導線67之間之相鄰耦合電容。當上文描述的圖案之該等屏蔽導線113由該等多層接線層41及55中之金屬形成時，可容易減小三維相鄰耦合電容。因此，可提供具有高效能之一固態成像裝置。使用構成該多層接線層41及/或55之金屬形成該等屏蔽導線113。出於此原因，因為在與該等多層接線層41及55之接線之圖案化製程同時執行之一製程中形成該等屏蔽導線113，所以可在不增加製程之數目情況下製造該實施例之該固態成像裝置116。
因為形成該等屏蔽導線113，該等多層接線層41及55之表面變得更均勻平坦，所以(舉例而言)藉由CMP(化學機械拋光)或類似物將該第一半導體晶片單元22之矽基板製成一薄膜，藉此穩定該形狀。
表格
表格展示根據第五實施例至第九實施例之該等固態成像裝置111、112、114、115及116之該等屏蔽導線113之每一佈局之總電容與相鄰耦合電容之比較。在表格中，根據第五實施例之該固態成像裝置111之總電容及相鄰耦合電容被設定為參考值。
此處，該相鄰耦合電容係該連接導線陣列109中之總相鄰耦合電容。該總電容係相鄰耦合電容之電容及其他電容之總和(出現在一基板與一穿透導體之間之電容與出現在一屏蔽與一穿透導體之間之電容之總和)。
從表格中明確，在第六實施例中，可急劇降低該相鄰耦合電容。該總電容很可能增加。在第七實施例中，該總電容及該相鄰耦合電容可一起降低。在第八實施例中，該總電容可降低且該相鄰耦合電容可急劇降低。在第九實施例中，該總電容及該相鄰耦合電容可一起降低。
<12.第十實施例> [固態成像裝置之組態實例]
接下來，將描述根據本發明之一固態成像裝置(即，一背側照明類型MOS固態成像裝置之一第十實施例)。根據該第十實施例之該固態成像裝置經組態使得上文描述的第一實施例至第四實施例中展示之該等屏蔽導線103與第五實施例至第九實施例中展示之該等屏蔽導線113適當結合，但圖中未展示。
根據該第十實施例之該固態成像裝置，可抑制出現在一連接導線67與對應於一垂直信號之佈線導線之間之相鄰耦合電容，該等佈線導線藉由該屏蔽導線103連接至相鄰於該連接導線67之另一連接導線67。同時，可藉由該屏蔽導線113抑制出現在相鄰連接導線組110(包含連接導線之一些)之間之相鄰耦合電容。如此，利用該等屏蔽導線103及113之配置，可進一步抑制三維相鄰耦合電容。因此，可提供具有較高效能之一固態成像裝置。
<13.第十一實施例> [電子設備之組態實例]
根據上文描述內容之該等固態成像裝置可應用於電子設備，諸如相機系統(舉例而言，數位相機、視訊攝影機及類似物)、具有一成像功能之行動電話、具有成像功能之其他設備及類似物。
圖14展示應用於作為根據本發明之電子設備之一實例之一相機之一第十一實施例。根據該實施例之該相機係可捕獲靜止影像或移動影像之一視訊攝影機之一實例。該實施例之該相機121包含：一固態成像裝置122；一光學系統123，其將入射光引導至該固態成像裝置122之一光接收感測器單元；及一快門裝置124。此外，該相機121包含：一驅動電路125，其驅動該固態成像裝置122；及一信號處理電路126，其處理該固態成像裝置122之輸出信號。
上文描述的實施例之該等固態成像裝置之任一者應用於該固態成像裝置122。該光學系統(光學透鏡)123利用來自一物體之影像光(入射光)在該固態成像裝置122之成像表面上形成一影像。因此，信號電荷累積在該固態成像裝置122中達一特定時間段。該光學系統123可係由複數個光學透鏡構成之一光學透鏡系統。該快門裝置124控制該固態成像裝置122之一光照射階段及一光屏蔽階段。該驅動電路125供應驅動信號用於控制該固態成像裝置122之一傳送操作及該快門裝置124之一快門操作。該固態成像裝置122利用自該驅動電路125供應之該等驅動信號(時序信號)傳送信號。該信號處理電路126執行各種信號之處理。經受信號處理之視訊信號儲存在一儲存媒體(諸如一記憶體)中或輸出至一監測器。
根據該第十一實施例之該電子設備(諸如一相機)，意欲使該固態成像裝置122具有高效能，藉此可提供具有高可靠性之電子設備。
本發明含有與2010年10月21日在日本專利局申請之日本優先專利申請案JP 2010-236420中揭示的主旨有關之主旨，該案之全文內容以引用方式併入本文中。
熟習此項技術者應瞭解取決於設計要求及其他因素可出現各種修改、組合、子組合及替代，只要其等在隨附申請專利範圍或其等之等效物範圍內。
1．．．固態成像裝置
2．．．像素
3．．．像素陣列
4．．．垂直驅動電路
5．．．行信號處理電路
6．．．水平驅動電路
7．．．輸出電路
8．．．控制電路
9．．．垂直信號線
10．．．水平信號線
11．．．半導體基板
12．．．輸入及輸出終端
21．．．MOS固態成像裝置
22．．．第一半導體晶片單元
23．．．像素陣列
24．．．控制電路
25．．．邏輯電路
26．．．第二半導體晶片單元
27．．．MOS固態成像裝置
28．．．MOS固態成像裝置
31．．．第一半導體基板
31a．．．表面
31b．．．後面
34．．．光電二極體
39．．．中間層絕緣薄膜
40．．．接線
40a．．．接線
40b．．．接線
40c．．．接線
40d．．．拉伸導線/佈線導線
41．．．多層接線層
42．．．保護薄膜
45．．．第二半導體基板
45a．．．表面
49．．．中間層絕緣薄膜
52．．．半導體移除區域
53．．．接線
53a．．．接線
53b．．．接線
53c．．．接線
53d．．．拉伸導線/佈線導線
55．．．多層接線層
56．．．保護薄膜
57．．．黏結層
58．．．氧化矽薄膜
59．．．氮化矽薄膜
61．．．堆疊絕緣薄膜
62．．．連接孔
63．．．第二連接襯墊
64．．．連接孔
65．．．第一連接襯墊
67．．．連接導線
68．．．連接導體
69．．．穿透連接導體
71．．．耦合導體
72．．．光屏蔽薄膜
73．．．平坦化薄膜
74．．．晶載彩色濾光片
75．．．晶載微透鏡
98．．．連接襯墊陣列
99．．．連接襯墊對
101．．．固態成像裝置
103．．．屏蔽導線
103a．．．屏蔽導線
103b．．．屏蔽導線
105．．．固態成像裝置
106．．．固態成像裝置
107．．．固態成像裝置
109．．．連接導線陣列
110．．．連接導線組
111．．．固態成像裝置
112．．．固態成像裝置
113．．．屏蔽導線
113a．．．屏蔽導線
113b．．．屏蔽導線
113c．．．屏蔽導線
113d．．．屏蔽導線
113e．．．屏蔽導線
113f．．．屏蔽導線
113g．．．屏蔽導線
113h．．．屏蔽導線
113i．．．屏蔽導線
113j．．．屏蔽導線
113k．．．屏蔽導線
114．．．固態成像裝置
115．．．固態成像裝置
116．．．固態成像裝置
151．．．MOS固態成像裝置
152．．．半導體晶片
153．．．像素陣列
154．．．控制電路
155．．．邏輯電路
156．．．影像感測器
121．．．相機
122．．．固態成像裝置
123．．．光學系統
124．．．快門裝置
125．．．驅動電路
126．．．信號處理電路
Tr1．．．MOS電晶體
Tr2．．．MOS電晶體
Tr3．．．MOS電晶體
Tr4．．．MOS電晶體
Tr6．．．MOS電晶體
Tr7．．．MOS電晶體
Tr8．．．MOS電晶體
M1．．．金屬
M2．．．金屬
M3．．．金屬
M11．．．金屬
M12．．．金屬
M13．．．金屬
圖1係展示應用本發明之一MOS固態成像裝置之一實例之一輪廓組態圖；
圖2A、圖2B及圖2C係根據本發明之一實施例之固態成像裝置及根據有關技術之一固態成像裝置之示意圖；
圖3係展示應用本發明之一實施例之一背側照明類型固態成像裝置之主要部分之一橫截面圖；
圖4係展示應用本發明之一實施例之一連接襯墊之佈局之一實例之一平面圖；
圖5A、圖5B及圖5C係展示根據本發明之固態成像裝置之一第一實施例之主要部分之一平面圖、從圖5A之箭頭VB方向觀看之一橫截面圖及從圖5A之箭頭VC方向觀看之一橫截面圖；
圖6A、圖6B及圖6C係展示根據本發明之固態成像裝置之一第二實施例之主要部分之一平面圖、從圖6A之箭頭VIB方向觀看之一橫截面圖及從圖6A之箭頭VIC方向觀看之一橫截面圖；
圖7A、圖7B及圖7C係展示根據本發明之固態成像裝置之一第三實施例之主要部分之一平面圖、從圖7A之箭頭VIIB方向觀看之一橫截面圖及從圖7A之箭頭VIIC方向觀看之一橫截面圖；
圖8A、圖8B及圖8C係展示根據本發明之固態成像裝置之一第四實施例之主要部分之一平面圖、從圖8A之箭頭VIIIB方向觀看之一橫截面圖及從圖8A之箭頭VIIIC方向觀看之一橫截面圖；
圖9係展示根據本發明之固態成像裝置之一第五實施例之主要部分之一平面圖；
圖10係展示根據本發明之固態成像裝置之一第六實施例之主要部分之一平面圖；
圖11係展示根據本發明之固態成像裝置之一第七實施例之主要部分之一平面圖；
圖12係展示根據本發明之固態成像裝置之一第八實施例之主要部分之一平面圖；
圖13係展示根據本發明之固態成像裝置之一第九實施例之主要部分之一平面圖；及
圖14係展示根據本發明之一第十一實施例之電子設備之一輪廓組態圖。
22．．．第一半導體晶片單元
23．．．像素陣列
24．．．控制電路
25．．．邏輯電路
26．．．第二半導體晶片單元
27．．．MOS固態成像裝置
28．．．MOS固態成像裝置
31．．．第一半導體基板
31a．．．表面
31b．．．後面
34．．．光電二極體
39．．．中間層絕緣薄膜
40．．．接線
40a．．．接線
40b．．．接線
40c．．．接線
40d．．．拉伸導線/佈線導線
41．．．多層接線層
42．．．保護薄膜
45．．．第二半導體基板
45a．．．表面
49．．．中間層絕緣薄膜
52．．．半導體移除區域
53．．．接線
53a．．．接線
53b．．．接線
53c．．．接線
53d．．．拉伸導線/佈線導線
55．．．多層接線層
56．．．保護薄膜
57．．．黏結層
58．．．氧化矽薄膜
59．．．氮化矽薄膜
61．．．堆疊絕緣薄膜
62．．．連接孔
63．．．第二連接襯墊
64．．．連接孔
65．．．第一連接襯墊
67．．．連接導線
68．．．連接導體
69．．．穿透連接導體
71．．．耦合導體
72．．．光屏蔽薄膜
73．．．平坦化薄膜
74．．．晶載彩色濾光片
75．．．晶載微透鏡
Tr1．．．MOS電晶體
Tr2．．．MOS電晶體
Tr3．．．MOS電晶體
Tr4．．．MOS電晶體
Tr6．．．MOS電晶體
Tr7．．．MOS電晶體
Tr8．．．MOS電晶體
M1．．．金屬
M2．．．金屬
M3．．．金屬
M11．．．金屬
M12．．．金屬
M13．．．金屬

Claims (16)

  1. 一種背側照明類型固態成像裝置，其包括：堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成；一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第一屏蔽導線，其屏蔽其等之間在一個方向上之相鄰連接導線，其中該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線；及一耦合導體，其耦合該連接導體及該穿透連接導體，且其中該第一屏蔽導線由該第一多層接線層及/或該第二多層接線層中之一必要層中之一接線形成。
  2. 如請求項1之固態成像裝置，其進一步包括：一第二屏蔽導線，其屏蔽該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線，其中該第二屏蔽導線由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。
  3. 如請求項1之固態成像裝置，其中連接導線組在一個方向上呈複數個配置，其中該連接導線在另一方向上呈複數個配置，且其中該等連接導線組之每一者由該連續第一屏蔽導線劃分。
  4. 如請求項3之固態成像裝置，其中該像素陣列包含一光電轉換單元及複數個像素，該等像素包含複數個像素電晶體且排列成一矩陣形狀及通常連接至每一行中之像素之一垂直信號線，且其中該垂直信號線對應於該第一導線。
  5. 如請求項4之固態成像裝置，其進一步包括：一半導體移除區域，其中移除該第一半導體晶片單元之一部分中之整個半導體部分，其中該連接導線形成在該半導體移除區域中。
  6. 一種背側照明類型固態成像裝置，其包括：堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成；一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第二屏蔽導線，其屏蔽該連接導線與連接至相鄰於該連接導線之另一連接導線之一第一導線及一第二導線，其中該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線；及一耦合導體，其耦合該連接導體及該穿透連接導體，且其中該第二屏蔽導線由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。
  7. 如請求項6之固態成像裝置，其中該像素陣列包含一光電轉換單元及複數個像素，該等像素包含複數個像素電晶體且排列成一矩陣形狀及通常連接至每一行中之像素之一垂直信號線，且其中該垂直信號線對應於該第一導線。
  8. 如請求項7之固態成像裝置，其進一步包括：一半導體移除區域，其中移除該第一半導體晶片單元之一部分中之整個半導體部分，其中該連接導線形成在該半導體移除區域中。
  9. 一種電子設備，其包括：一固態成像裝置；一光學系統，其將入射光引導至該固態成像裝置之一光電二極體；及一信號處理電路，其處理該固態成像裝置之輸出信號，該固態成像裝置包含：堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成；一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第一屏蔽導線，其屏蔽其等之間在一個方向上之相鄰連接導線，其中該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線；及一耦合導體，其耦合該連接導體及該穿透連接導體，且該第一屏蔽導線由該第一多層接線層及/或該第二多層接線層中之一必要層中之一接線形成。
  10. 如請求項9之電子設備，其中該固態成像裝置進一步包含一第二屏蔽導線，其屏蔽該連接導線與連接至相鄰於該連接導線之另一連接導線之該第一導線及該第二導線，其中該第二屏蔽導線由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。
  11. 如請求項9之電子設備，其中連接導線組在一個方向上呈複數個配置，其中該連接導線在另一方向上呈複數個配置，且其中該等連接導線組之每一者由該連續第一屏蔽導線劃分。
  12. 如請求項11之電子設備，其中該像素陣列包含一光電轉換單元及複數個像素，該等像素包含複數個像素電晶體且排列成一矩陣形狀及通常連接至每一行中之像素之一垂直信號線，且其中該垂直信號線對應於該第一導線。
  13. 如請求項12之電子設備，其中該固態成像裝置進一步包含一半導體移除區域，其中移除該第一半導體晶片單元之一部分中之整個半導體部分，其中該連接導線形成在該半導體移除區域中。
  14. 一種電子設備，其包括：一固態成像裝置；一光學系統，其將入射光引導至該固態成像裝置之一光電二極體；及一信號處理電路，其處理該固態成像裝置之輸出信號，該固態成像裝置包含：堆疊半導體晶片，形成其等使得兩個或兩個以上半導體晶片單元彼此結合，至少一第一半導體晶片單元由一像素陣列及一第一多層接線層形成，且一第二半導體晶片單元由一邏輯電路及一第二多層接線層形成；一連接導線，其連接該第一半導體晶片單元及該第二半導體晶片單元；及一第二屏蔽導線，其屏蔽該連接導線與連接至相鄰於該連接導線之另一連接導線之一第一導線及一第二導線，其中該連接導線包含：一連接導體，其連接至一第一連接襯墊，該第一連接襯墊連接至該第一多層接線層中之一必要第一導線；一穿透連接導體，其穿透該第一半導體晶片單元且連接至一第二連接襯墊，該第二連接襯墊連接至該第二多層接線層中之一必要第二導線；及一耦合導體，其耦合該連接導體及該穿透連接導體，且該第二屏蔽導線由該第一多層接線層及該第二多層接線層中之一必要層中之一接線形成。
  15. 如請求項14之電子設備，其中該像素陣列包含一光電轉換單元及複數個像素，該等像素包含複數個像素電晶體且排列成一矩陣形狀及通常連接至每一行中之像素之一垂直信號線，且其中該垂直信號線對應於該第一導線。
  16. 如請求項15之電子設備，其中該固態成像裝置進一步包含一半導體移除區域，其中移除該第一半導體晶片單元之一部分中之整個半導體部分，其中該連接導線形成在該半導體移除區域中。
TW100137413A 2010-10-21 2011-10-14 固態成像裝置及電子設備 TWI499046B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010236420A JP5716347B2 (ja) 2010-10-21 2010-10-21 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
TW201222794A TW201222794A (en) 2012-06-01
TWI499046B true TWI499046B (zh) 2015-09-01

Family

ID=45972288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137413A TWI499046B (zh) 2010-10-21 2011-10-14 固態成像裝置及電子設備

Country Status (5)

Country Link
US (2) US8519459B2 (zh)
JP (1) JP5716347B2 (zh)
KR (1) KR101863368B1 (zh)
CN (1) CN102456700B (zh)
TW (1) TWI499046B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP5581982B2 (ja) * 2010-11-10 2014-09-03 株式会社ニコン 撮像装置
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP6053505B2 (ja) * 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
CN109089061B (zh) 2012-06-08 2022-01-21 株式会社尼康 拍摄元件和拍摄装置
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6116878B2 (ja) * 2012-12-03 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2014187261A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
US9402041B2 (en) 2013-07-11 2016-07-26 Canon Kabushiki Kaisha Solid-state image sensor and imaging apparatus using same
US8981512B1 (en) 2013-09-18 2015-03-17 Omnivision Technologies, Inc. Optical shield in a pixel cell planarization layer for black level correction
JP2015060909A (ja) 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
JP6192469B2 (ja) * 2013-10-01 2017-09-06 オリンパス株式会社 撮像装置
JP6278881B2 (ja) * 2013-12-06 2018-02-14 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP2015138862A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 固体撮像装置および電子機器
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
US9531959B2 (en) * 2014-08-29 2016-12-27 Semiconductor Components Industries, Llc Imaging systems and methods for capturing image data at high scan rates
CN104795418B (zh) 2015-04-24 2018-09-18 上海珏芯光电科技有限公司 感光成像装置及其制造方法
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
JP2019153822A (ja) * 2016-07-13 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の制御方法
FR3073668B1 (fr) * 2017-11-14 2022-04-22 Thales Sa Systeme optique/electronique hybride ameliore
JP7023684B2 (ja) 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7023685B2 (ja) 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7471812B2 (ja) 2019-02-25 2024-04-22 キヤノン株式会社 半導体装置および機器
GB2595671B (en) * 2020-06-02 2022-10-19 X Fab Global Services Gmbh Optical sensor comprising a photodiode array
JP7414791B2 (ja) 2021-12-07 2024-01-16 キヤノン株式会社 光電変換装置、機器
WO2023210324A1 (ja) * 2022-04-27 2023-11-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745470A (en) * 1986-04-04 1988-05-17 Olympus Optical Co., Ltd. Endoscope using a chip carrier type solid state imaging device
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446372A (en) * 1981-07-01 1984-05-01 Honeywell Inc. Detector cold shield
JPH05275613A (ja) * 1992-03-25 1993-10-22 Mitsubishi Electric Corp 積層型半導体装置
US5227313A (en) * 1992-07-24 1993-07-13 Eastman Kodak Company Process for making backside illuminated image sensors
JP2000209379A (ja) * 1999-01-13 2000-07-28 Canon Inc デ―タ通信装置、デ―タ通信装置の制御方法、およびデ―タ通信装置の制御プログラムを格納したコンピュ―タ読取可能な記録媒体
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4390206B2 (ja) 2004-11-05 2009-12-24 熊本製粉株式会社 食品組成物の製造方法、及び食品組成物
US8049293B2 (en) 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4479729B2 (ja) 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
JP5223343B2 (ja) * 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP2010098219A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 裏面照射型固体撮像装置
US8487351B2 (en) * 2008-11-28 2013-07-16 Samsung Electronics Co., Ltd. Image sensor and image sensing system including the same
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
US8274124B2 (en) * 2010-07-07 2012-09-25 United Microelectronics Corp. Backside illuminated image sensor
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745470A (en) * 1986-04-04 1988-05-17 Olympus Optical Co., Ltd. Endoscope using a chip carrier type solid state imaging device
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
US20130278807A1 (en) 2013-10-24
US8946798B2 (en) 2015-02-03
US20120098081A1 (en) 2012-04-26
KR101863368B1 (ko) 2018-07-04
US8519459B2 (en) 2013-08-27
CN102456700A (zh) 2012-05-16
JP2012089739A (ja) 2012-05-10
CN102456700B (zh) 2016-08-03
KR20120041660A (ko) 2012-05-02
JP5716347B2 (ja) 2015-05-13
TW201222794A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
TWI499046B (zh) 固態成像裝置及電子設備
US10553637B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US11019296B2 (en) Solid-state imaging device and electronic apparatus
US8355069B2 (en) Solid-state image pickup device
KR101918293B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
KR20150066527A (ko) 반도체 장치, 고체 촬상 장치 및 전자기기
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2013051451A1 (ja) 固体撮像素子および電子機器
JP6717290B2 (ja) 半導体装置、および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees