WO2013051451A1 - 固体撮像素子および電子機器 - Google Patents

固体撮像素子および電子機器 Download PDF

Info

Publication number
WO2013051451A1
WO2013051451A1 PCT/JP2012/074851 JP2012074851W WO2013051451A1 WO 2013051451 A1 WO2013051451 A1 WO 2013051451A1 JP 2012074851 W JP2012074851 W JP 2012074851W WO 2013051451 A1 WO2013051451 A1 WO 2013051451A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
wiring
semiconductor substrate
solid
state imaging
Prior art date
Application number
PCT/JP2012/074851
Other languages
English (en)
French (fr)
Inventor
壽史 若野
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201280048257.3A priority Critical patent/CN103858235B/zh
Priority to EP18177447.2A priority patent/EP3410488B1/en
Priority to US14/346,616 priority patent/US9224778B2/en
Priority to EP12838082.1A priority patent/EP2765608B1/en
Priority to KR1020147007241A priority patent/KR102060843B1/ko
Publication of WO2013051451A1 publication Critical patent/WO2013051451A1/ja
Priority to US14/946,507 priority patent/US9397133B2/en
Priority to US15/170,002 priority patent/US9978799B2/en
Priority to US15/981,577 priority patent/US10483313B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device, and more particularly, to a solid-state imaging device and an electronic device that can more effectively reduce the number of conductor layers in a wiring layer.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Devices
  • incident light incident on a CMOS image sensor is photoelectrically converted in a PD (Photodiode) included in the pixel.
  • the charges generated in the PD are transferred to an FD (Floating Diffusion) via a transfer transistor, converted into a pixel signal having a level corresponding to the amount of received light, and read out.
  • FD Floating Diffusion
  • the wiring layer in which the wiring connected to the pixel is arranged is composed of a plurality of conductor layers (generally, three or more metal layers).
  • conductor layers generally, three or more metal layers.
  • the wiring layout is performed under various conditions such as an optical viewpoint for light incident on the solid-state image sensor and a balance viewpoint with a peripheral circuit on which a logic circuit for driving the solid-state image sensor is formed. Even if the number of conductor layers is reduced, an effective effect is not always obtained.
  • the present disclosure has been made in view of such a situation, and makes it possible to more effectively reduce the number of conductor layers in a wiring layer.
  • a solid-state imaging device includes a semiconductor substrate on which a plurality of pixels are arranged, and a plurality of conductor layers stacked on the semiconductor substrate and provided with a plurality of wirings embedded in an insulating film.
  • the wiring layer the wiring connected to the pixel is formed by the two conductor layers.
  • An electronic device includes a semiconductor substrate on which a plurality of pixels including photoelectric conversion elements are disposed, and a plurality of conductor layers that are stacked on the semiconductor substrate and in which a plurality of wirings are disposed.
  • a wiring layer configured to be embedded in an insulating film, and the wiring layer includes a solid-state imaging device in which a wiring connected to the pixel is formed of two conductive layers.
  • a semiconductor substrate in which a plurality of pixels are disposed and a wiring layer in which a plurality of conductor layers in which a plurality of wirings are disposed are embedded in an insulating film are stacked. Composed. In the wiring layer, the wiring connected to the pixel is formed by the two conductor layers.
  • the number of conductor layers in the wiring layer can be reduced more effectively.
  • FIG. 1 is a block diagram showing a configuration example of an embodiment of an image sensor to which the present invention is applied.
  • the image sensor 11 is a CMOS solid-state image sensor, and includes a pixel array unit 12, a vertical drive unit 13, a column processing unit 14, a horizontal drive unit 15, an output unit 16, and a drive control unit 17. Configured.
  • the pixel array unit 12 includes a plurality of pixels 21 arranged in an array, and is connected to the vertical driving unit 13 via a plurality of horizontal wirings 22 corresponding to the number of rows of the pixels 21, It is connected to the column processing unit 14 through a plurality of vertical wirings 23 corresponding to the number. That is, the plurality of pixels 21 included in the pixel array unit 12 are respectively arranged at points where the horizontal wiring 22 and the vertical wiring 23 intersect.
  • the vertical drive unit 13 supplies a drive signal (transfer signal, selection signal, reset signal, etc.) for driving each pixel 21 for each row of the plurality of pixels 21 included in the pixel array unit 12 and the horizontal wiring 22. Sequentially.
  • the column processing unit 14 performs a CDS (Correlated ⁇ DoubleCDSampling) process on the pixel signal output from each pixel 21 via the vertical wiring 23 to extract the signal level of the pixel signal, Pixel data corresponding to the amount of light received by the pixel 21 is acquired.
  • CDS Correlated ⁇ DoubleCDSampling
  • the horizontal driving unit 15 outputs a driving signal for sequentially outputting pixel data acquired from each pixel 21 from the column processing unit 14 for each column of the plurality of pixels 21 included in the pixel array unit 12. 14 are sequentially supplied.
  • the pixel data is supplied from the column processing unit 14 to the output unit 16 at a timing according to the drive signal of the horizontal driving unit 15, and the output unit 16 amplifies the pixel data, for example, to the image processing circuit in the subsequent stage. Output.
  • the drive control unit 17 controls the drive of each block inside the image sensor 11. For example, the drive control unit 17 generates a clock signal according to the drive cycle of each block and supplies the clock signal to each block.
  • FIG. 2 is a circuit diagram of the pixel 21.
  • 2A shows a configuration example (a so-called three-transistor type) of a pixel 21A having three transistors
  • FIG. 2B shows a configuration example (a configuration of a pixel 21B having four transistors ( A so-called four-transistor type) is shown.
  • the pixel 21A includes a PD 31, a transfer transistor 32, an FD 33, an amplification transistor 34, and a reset transistor 35.
  • the transfer signal line 22T constituting the horizontal wiring 22 is connected to the gate of the transfer transistor 32, and the reset signal line 22R constituting the horizontal wiring 22 is connected to the gate of the reset transistor 35.
  • An output signal line 23SIG constituting the vertical wiring 23 is connected to the source of the amplification transistor 34, and a predetermined power supply voltage is supplied to the drains of the reset transistor 35 and the amplification transistor 34.
  • the charge generated by the photoelectric conversion in the PD 31 is transferred from the PD 31 to the FD 33 when the transfer transistor 32 is turned on in accordance with the transfer signal supplied via the transfer signal line 22T.
  • the charge accumulated in the FD 33 is output as a pixel signal corresponding to the level by the amplification transistor 34 via the output signal line 23SIG.
  • the reset transistor 35 is turned on in accordance with the reset signal supplied via the reset signal line 22R, the charge accumulated in the FD 33 is reset.
  • selection and non-selection are made by the potential of the FD 33.
  • the pixel 21B includes a PD 31, a transfer transistor 32, an FD 33, an amplification transistor 34, a reset transistor 35, and a selection transistor 36.
  • the pixel 21B is different from the pixel 21A in that the amplification transistor 34 is connected to the output signal line 23SIG via the selection transistor 36, and the selection transistor 36 performs selection and non-selection of the pixel 21B. That is, when the selection transistor 36 is turned on according to the selection signal supplied via the selection signal line 22S connected to the gate of the selection transistor 36, the amplification transistor 34 and the output signal line 23SIG are connected.
  • a predetermined power supply voltage is supplied to the drains of the amplification transistor 34 and the reset transistor 35 in any configuration.
  • the power supply voltage may be common or non-common in the plurality of pixels 21 arranged in the pixel array unit 12, and may be configured to supply a fixed (constant) voltage, or may be generated by pulse driving. Either of the supplied configurations may be used.
  • a structure in which transistors (drive elements) are shared by a plurality of PDs 31 is proposed. ing.
  • a sharing unit two pixel sharing unit for sharing a transistor by two PDs 31 is arranged in an array in the pixel array unit 12.
  • a sharing unit (4 pixel sharing unit) for sharing a transistor by four PDs 31, a sharing unit (8 pixel sharing unit) for sharing a transistor by eight PDs 31, or a transistor by a number of other PDs 31 Share units that share
  • the pixel sharing structure will be described with reference to FIG.
  • FIG. 3 shows configuration examples of the 2-pixel sharing unit 41, the 4-pixel sharing unit 42, and the 8-pixel sharing unit 43 in the regions surrounded by the broken lines.
  • the two-pixel sharing unit 41 includes two PD31 1 and PD31 2 , two transfer transistors 32 1 and 32 2 , an FD 33, an amplification transistor 34, a reset transistor 35, and a selection transistor 36. . That is, the two PD31 1 and PD31 2 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36. As described with reference to FIG. 2A, a configuration without the selection transistor 36 (three-transistor type) may be employed.
  • 2-pixel sharing unit 41 together with the PD 31 1 is connected to the FD33 via the transfer transistor 32 1, PD 31 2 is connected to the FD33 via the transfer transistor 32 2.
  • the transfer transistors 32 1 and 32 2 are turned on at different timings according to the transfer signals supplied via the transfer signal lines 22T 1 and 22T 2 so that charges are transferred from the PD 31 1 and the PD 31 2 to the FD 33. To drive.
  • the amplifier transistor 34 has a structure to share the reset transistor 35 and the selection transistor 36,. Then, in the 4-pixel sharing unit 42, the transfer transistors 32 1 to 32 4, in accordance with the transfer signal supplied via the transfer signal line 22T 1 to 22T 4, turned on at different timings, from PD 31 1 to 31 4 FD 33 It is driven so that electric charge is transferred to.
  • the eight-pixel sharing unit 43 has a structure in which eight PDs 31 1 to 318 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36. Then, in the 8-pixel sharing unit 43, the transfer transistors 32 1 to 32 8, in accordance with the transfer signal supplied via the transfer signal line 22T 1 to 22T 8, turned on at different timings, from PD 31 1 to 31 8 FD 33 It is driven so that the electric charge is transferred to.
  • FIG. 4 is a diagram illustrating a cross-sectional configuration example in the vicinity of the pixel 21 of the image sensor 11.
  • the image sensor 11 is configured by bonding a sensor chip 51 and a signal processing chip 52 with an adhesive layer 53.
  • the sensor chip 51 is configured by laminating a semiconductor substrate 54 and a wiring layer 55, and the pixel array unit 12 of FIG. 1 is formed on the sensor chip 51.
  • the solid-state imaging device 21 has incident light on the back surface (the surface facing the upper side in FIG. 4) facing away from the front surface of the semiconductor substrate 54 on which the wiring layer 55 is provided with respect to the semiconductor substrate 54 of the sensor chip 51. Is a so-called back-illuminated CMOS image sensor.
  • a logic circuit for driving each pixel 21 of the pixel array unit 12, that is, the vertical drive unit 13, the column processing unit 14, the horizontal drive unit 15, the output unit 16, and the drive control of FIG. Part 17 is formed.
  • a PD 31 and an FD 33 formed of N-type impurity regions are formed for each pixel 21 inside a P-type silicon layer (P well) 56.
  • the gate electrode (transfer gate electrode 61 in FIG. 5) of the transfer transistor 32 is formed on the surface side of the semiconductor substrate 54 at a position between the PD 31 and the FD 33.
  • the semiconductor substrate 54 is a light receiving layer that receives incident light irradiated to the image sensor 11, and charges generated by the PD 31 receiving incident light and performing photoelectric conversion are transferred to the FD 33 via the transfer transistor 32. Is done.
  • the wiring layer 55 is configured by embedding a plurality of layers (metal layers) constituted by conductors forming the horizontal wiring 22 and the vertical wiring 23 of FIG.
  • the wiring layer 55 in the configuration example of FIG. 2, there is a two-layer structure consisting of the first metal layer 58 1 and the second metal layer 58 2.
  • vertical wirings 23 are formed on the first metal layer 58 1 serving as the side closer to the semiconductor substrate 54
  • the horizontal wires 22 are formed on the second metal layer 58 2 that becomes farther from the semiconductor substrate 54.
  • the imaging device 11 employs a back-illuminated structure to design the layout of the horizontal wiring 22 and the vertical wiring 23 formed in the wiring layer 55 without considering incident light incident on the PD 31. be able to.
  • a front-illuminated CMOS image sensor has a configuration in which incident light transmitted through the wiring layer is irradiated onto the PD, and therefore, the demerit that the layout of the wiring formed in the wiring layer adversely affects the amount of light received by the PD. was there.
  • the layout of the horizontal wiring 22 and the vertical wiring 23 can be designed without being adversely affected, so that the degree of freedom in layout is improved.
  • the image pickup device 11 employs a laminated structure in which the sensor chip 51 and the signal processing chip 52 are laminated, so that the number of metal layers 58 formed in the wiring layer 55 is set to the metal in the signal processing chip 52. It is possible to design without considering the number of layers. That is, for example, in a configuration in which a logic circuit is arranged around the sensor chip 51, the metal layer 58 formed in the wiring layer 55 of the sensor chip 51 and the metal layer formed in the logic circuit are considered in a comprehensive manner. Need to be designed. For this reason, for example, when the number of metal layers is reduced, the area of the logic circuit is increased, resulting in a demerit that the cost is increased.
  • the number of metal layers 58 formed on the wiring layer 55 can be determined without considering the number of metal layers in the signal processing chip 52, so Therefore, the degree of freedom of design for the metal layer 58 to be formed is improved.
  • the wiring layer 55 in order to improve the degree of freedom in designing the wiring layer 55, the wiring layer 55, employing a two-layer structure comprising a first metal layer 58 1 and the second metal layer 58 2
  • the metal layer 58 does not adversely affect the light receiving amount of the PD 31.
  • the area of the signal processing chip 52 does not increase.
  • the number of manufacturing steps can be reduced by reducing the number of metal layers 58, and the manufacturing cost can be reduced. Therefore, the metal layer 58 can be reduced as compared with the conventional image pickup device. The number of layers can be reduced more effectively.
  • the image pickup device 11A is configured by arranging an 8-pixel sharing unit 44 in an array, and the 8-pixel sharing unit 44 includes eight PD31 1 to PD31 8 including an amplifying transistor 34, a reset transistor 35, and a selection transistor 36. It is a shared structure. Further, as shown in FIG. 5, 8-pixel sharing unit 44, the transfer transistors 32 1 to transfer gate electrode 61 constituting the 32 8 1 61 8, the amplification gate electrode 62 constituting the amplifying transistor 34, a selection transistor 36 A selection gate electrode 63 to be configured and a reset gate electrode 64 to configure the reset transistor 35 are provided.
  • 8-pixel sharing unit 44 vertical ⁇ horizontal is 2 ⁇ 2 become so arranged four PD 31 1 to PD 31 4 was to share FD 33 1, arranged as vertical ⁇ horizontal is 2 ⁇ 2 four PD 31 5 to PD 31 8 which is is configured to share FD 33 2. That is, the 8-pixel sharing unit 44 includes four PDs 31 arranged in 2 ⁇ 2 sharing the FD 33 as one set, and one set is arranged in succession in the vertical direction (2 ⁇ 2 ⁇ n (n : 2)).
  • a power supply line 23VDD for supplying power necessary for driving the 8-pixel sharing unit 44 and an output signal line 23SIG for outputting a pixel signal obtained by the 8-pixel sharing unit 44 are provided in parallel.
  • the power supply line 23VDD and the output signal line 23SIG are vertical wirings 23 arranged to extend in the vertical direction of the image sensor 11 (direction toward the column processing unit 14), as shown in FIG.
  • the selection signal lines 22S supplies drive signals to the selected gate electrode 63
  • the reset gate electrode 64 Reset signal lines 22R for supplying drive signals are arranged in parallel.
  • illustration of the transfer signal line 22T 1 to 22T 4 is omitted, similarly to the transfer signal line 22T 5 to 22T 8, to pass through a region overlapping the transfer gate electrodes 61 1 to 61 4 the transfer signal line 22T 1 to 22T 4 is disposed.
  • the transfer signal lines 22T 1 to 22T 8 , the selection signal line 22S, and the reset signal line 22R are horizontal wirings 22 arranged so as to extend in the horizontal direction of the image sensor 11, as shown in FIG. .
  • the power supply line 23VDD and the output signal line 23SIG is formed on the first metal layer 58 1 in FIG. 4, the transfer signal line 22T 1 to 22T 8, the selection signal line 22S, and a reset signal line 22R, the second It is of formed in the metal layer 58 2. That is, in the image pickup device 11A, wirings connected to the pixel 21 in the wiring layer 55, the first and the metal layer 58 1 vertical wirings 23 are arranged, a second metal layer which is horizontally wire 22 is arranged It is formed of two layers of 58 2.
  • the power supply line 23VDD is shown as a single wiring in FIG. 5, but the power supply line 23VDD may be configured with a plurality of wirings depending on the wiring layout. In addition, it is preferable that the power supply line 23VDD is laid out so that the wiring width becomes thick within the range allowed by the wiring design rule. Thereby, the voltage drop (so-called IR drop) of the product of the current and the resistance accompanying the increase in power consumption can be reduced.
  • the transfer signal line 22T 1 to 22T 8, the selection signal line 22S and be disposed to the metal layer 58 different from the reset signal line 22R
  • the wiring layer 55 can have a two-layer structure.
  • the image pickup device 11 ⁇ / b> A ′ has eight pixels in which eight PD 31 1 to PD 318 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36 similarly to the image pickup device 11 ⁇ / b> A of FIG. 5.
  • a shared unit 44 is provided.
  • the image sensor 11A ′ is provided with a power supply line 23VDD and an output signal line 23SIG in the same manner as the image sensor 11A.
  • the image pickup device 11A ' is so as to extend in the horizontal direction, transfer signal line 22T 1 to 22T 8, the selection signal line 22S, and in parallel to the reset signal line 22R, the power supply line 22VDD 1 and 22VDD 2 is arranged Therefore, the configuration is different from that of the image sensor 11A.
  • the power supply line 23VDD, and a power supply line 22VDD 1 and 22VDD 2 are connected by a contact portion (not shown) at the location overlapping, respectively.
  • the power supply line 23VDD by a power supply line 22VDD 1 and 22VDD 2, by the total power required for driving the 8-pixel share unit 44 is supplied, to strengthen the power supply Can do. That is, in the image pickup device 11A ', the power supply line 23VDD with a main current path, by the power supply line 22VDD 1 and 22VDD 2 and auxiliary current path, it is possible to reduce the influence of the IR drop .
  • the imaging element 11A ' is, for example, the power supply line 23VDD and the output signal line 23SIG is formed in the first metal layer 58 1, the transfer signal line 22T 1 to 22T 8, the selection signal line 22S, the reset signal line 22R, and can the power supply line 22VDD 1 and 22VDD 2 constitutes a two-layer structure which is formed in two second metal layer 58.
  • the image pickup device 11B is configured by arranging four-pixel sharing units 45 in an array, and the four-pixel sharing unit 45 includes four PD31 1 to PD31 4 including an amplification transistor 34, a reset transistor 35, and a selection transistor 36. It is a shared structure. That is, the image pickup device 11A of Figure 5, whereas eight of the eight PD 31 1 to PD 31 8 was configured to share the transistors, the image pickup device 11B is four PD 31 1 to PD 31 4 the transistor The configuration is shared.
  • the four PD31 1 to PD31 4 are arranged (2 ⁇ 2 ⁇ n (n: 1)) so that the length ⁇ width is 2 ⁇ 2.
  • four pixels share unit 45 includes two PD 31 1 and PD 31 2 arranged in the horizontal direction share a FD 33 1, two PD 31 3 and PD 31 4 arranged in the horizontal direction is configured to share FD 33 2 ing.
  • the 4-pixel sharing unit 45 the transfer transistors 32 1 to 32 4 transfer gate electrodes 61 1 ⁇ to 61 4 'constituting the amplification gate electrode 62 constituting the amplifying transistor 34, the selection gate electrode constituting the selection transistor 36 63, and a reset gate electrode 64 constituting the reset transistor 35.
  • the reset transistor 35 is arranged alongside the amplification transistor 34 and the selection transistor 36. That is, in the 8-pixel sharing unit 44, between the contrast reset transistor 35 below the PD 31 1 to PD 31 8 has been arranged, the 4-pixel sharing unit 45, PD 31 1 and PD 31 2 and the PD 31 3 and PD 31 4 In addition, a reset transistor 35 is arranged. Accordingly, in the image sensor 11B, the reset signal line 22R is disposed adjacent to the selection signal line 22S.
  • the imaging device 11B is configured to share the transfer gate electrodes 61 1 ′ to 61 4 ′ between the four pixel sharing units 45 adjacent in the vertical direction. That is, the transfer gate electrode 61 1 ′ is shared by the transfer transistor 32 1 of the 4-pixel sharing unit 45 and the transfer transistor 32 3 of the 4-pixel sharing unit 45 ⁇ 1 disposed above the 4-pixel sharing unit 45. .
  • the transfer gate electrode 61 2 ′ is shared by the transfer transistor 32 2 of the 4-pixel sharing unit 45 and the transfer transistor 32 4 of the 4-pixel sharing unit 45 ⁇ 1 disposed above the 4-pixel sharing unit 45. .
  • the power supply line 23VDD for supplying power necessary for driving the four-pixel sharing unit 45 and the output signal line 23SIG for outputting the pixel signal obtained by the four-pixel sharing unit 45 are provided. Are arranged in parallel so as to extend in the vertical direction.
  • the transfer gate electrodes 61 1 to 61 4 transfer signal line for supplying a driving signal to 22T 1 to 22T 4, the selection gate electrode 63 Select signal line for supplying a drive signal to the 22S, supplies a drive signal to the reset gate electrode 64
  • the reset signal lines 22R are arranged to extend in the horizontal direction in parallel.
  • the power supply line 23VDD and the output signal line 23SIG are formed in the first metal layer 581, transfer signal lines 22T 1 to 22T 4 , selection signal The line 22S and the reset signal line 22R can be formed in the second metal layer 582.
  • the transfer signal line 22T 1 and 22T 2 is shared with the 4-pixel sharing unit 45 -1 adjacent above the 4-pixel sharing unit 45, the transfer signal lines 22T 3 and 22T 4 is 4 below the pixel share unit 45 Is shared with a 4-pixel sharing unit 45 +1 adjacent to.
  • the image sensor 11B ′ has a structure in which the four PD31 1 to PD31 4 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36, similarly to the image sensor 11B of FIG. Their arrangement is the same as that of the image sensor 11B.
  • the power supply line 22VDD is disposed as an auxiliary current path, as in the image sensor 11A' of FIG. That is, also in the image pickup device 11B ', the power supply line 23VDD can be used as a main current path and the power supply line 22VDD can be used as an auxiliary current path, so that the influence of IR drop can be reduced.
  • the 4-pixel sharing unit 46 has a structure in which four PD31 1 to PD31 4 arranged so that vertical ⁇ horizontal is 1 ⁇ 4 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36.
  • the two-pixel sharing unit 47 has a structure in which two PD31 1 and PD31 2 arranged so that vertical ⁇ horizontal is 1 ⁇ 2 share the amplification transistor 34, the reset transistor 35, and the selection transistor 36. It is said.
  • FIG. 9 the arrangement of the amplification transistor 34, the selection transistor 36, and the reset transistor 35 is shown as a layout when the 4-pixel sharing unit 46 is adopted.
  • the output signal line 23SIG is omitted, but the output signal line 23SIG is connected to the power supply line 23VDD on the same metal layer 58 as the power supply line 23VDD, for example. It is formed at an arbitrary position in parallel. Also it has been omitted also illustrated transfer signal lines 22T 3 and 22T 4.
  • the four pixels are configured shared unit 46 or 2-pixel sharing unit 47, and a power supply line 23VDD and the output signal line 23SIG, the transfer signal line 22T 1 to 22T 4, the selection signal line A two-layer structure in which 22S and the reset signal line 22R are formed in different metal layers 58 can be employed. Thereby, the number of metal layers 58 can be reduced more effectively.
  • the image sensor 11 ⁇ / b> C ′ has a structure that employs a 4-pixel sharing unit 46 or a 2-pixel sharing unit 47, as in the image sensor 11 ⁇ / b> C of FIG.
  • the imaging device 11C ', the imaging device 11A in FIG. 6' as well as, the power supply line 22VDD 1 and 22VDD 2 is arranged. That is, even the imaging device 11C ', the power supply line 23VDD with a main current path, it is possible to the power supply line 22VDD 1 and 22VDD 2 and auxiliary current path. Thereby, the influence of IR drop can be reduced.
  • the 8-pixel sharing, the 4-pixel sharing, and the 2-pixel sharing have been described.
  • a shared structure other than these numbers may be adopted, and a pixel having a single PD 31 may be used. It is possible to employ a configuration in which 21 are arranged in an array on the pixel array unit 12.
  • the number and layout of the power supply line 23VDD, the output signal line 23SIG, the transfer signal line 22T, the selection signal line 22S, and the reset signal line 22R are not limited to the above-described configuration example, and follow the wiring design rules. It can be arbitrarily designed in the range.
  • the metal layer 58 formed in the wiring layer 55 may have a two-layer structure.
  • the metal layer 58 does not have a function as a wiring and is not connected to the outside.
  • a structure of three or more layers in which metal layers (so-called dummy wirings) are formed may be used.
  • dummy wirings may be provided for the purpose of adjusting the capacitance between wirings or shielding unnecessary light.
  • the power supply line 23VDD and the output signal line 23SIG is formed in the first metal layer 58 1, the transfer signal line 22T 1 to 22T 8, the selection signal line 22S, and a reset signal line 22R is the It was formed on the second metal layer 58 2, but if the wiring layer 55 is a two-layer structure, is not limited to this configuration.
  • the power supply line 23VDD and the output signal line 23SIG is formed in two second metal layer 58, the transfer signal line 22T 1 to 22T 8, the selection signal line 22S, and a reset signal line 22R is the first metal layer 58 1 You may employ
  • the configuration of the solid-state imaging device according to the present technology can be adopted for a front-illuminated CMOS solid-state imaging device. .
  • the image pickup device 11 as described above is applied to various electronic devices such as an image pickup system such as a digital still camera or a digital video camera, a mobile phone having an image pickup function, or other devices having an image pickup function. can do.
  • an image pickup system such as a digital still camera or a digital video camera
  • a mobile phone having an image pickup function or other devices having an image pickup function. can do.
  • FIG. 11 is a block diagram illustrating a configuration example of an imaging device mounted on an electronic device.
  • the imaging apparatus 101 includes an optical system 102, an imaging element 103, and a DSP (Digital Signal Processor) 104, and a DSP 104, a display device 105, an operation system 106, and a memory 108 via a bus 107.
  • the recording apparatus 109 and the power supply system 110 are connected, and can capture still images and moving images.
  • the optical system 102 includes one or more lenses, guides image light (incident light) from a subject to the image sensor 103, and forms an image on a light receiving surface (sensor unit) of the image sensor 103.
  • the image sensor 11 As the image sensor 103, the image sensor 11 having any one of the above-described configuration examples is applied.
  • the image sensor 103 electrons are accumulated for a certain period according to an image formed on the light receiving surface via the optical system 102. Then, a signal corresponding to the electrons accumulated in the image sensor 104 is supplied to the DSP 104.
  • the DSP 104 performs various signal processing on the signal from the image sensor 103 to acquire an image, and temporarily stores the image data in the memory 108.
  • the image data stored in the memory 108 is recorded in the recording device 109 or supplied to the display device 105 to display the image.
  • the operation system 106 receives various operations by the user and supplies operation signals to each block of the imaging apparatus 101, and the power supply system 110 supplies power necessary for driving each block of the imaging apparatus 101.
  • the imaging apparatus 101 configured as described above, by applying the imaging element 11 as described above as the imaging element 103, it is possible to more effectively reduce the number of metal layers 58 and reduce the cost. Can be planned.
  • this technique can also take the following structures.
  • a wiring connected to the pixel is formed of two conductor layers.
  • a wiring for supplying electric power necessary for driving the pixel is disposed in the conductor layer on the side close to the semiconductor substrate, and the conductor layer on the side far from the semiconductor substrate is disposed on the conductor layer.
  • (1) or (1) or (1) or (2) is further provided on the conductor layer on which the wiring for supplying the driving signal for driving the pixel is provided, and the power for supplementing the power necessary for driving the pixel is provided.
  • the solid-state image sensor as described in 2).
  • the photoelectric conversion elements are arranged on the semiconductor substrate in the shared unit constituted by arranging a plurality of sets in succession, with four pieces being two in the vertical direction and two in the horizontal direction as one set.
  • the solid-state imaging device according to (5) (7)
  • the photoelectric conversion element is arranged on the semiconductor substrate in the shared unit composed of four pieces that are two in the vertical direction and two in the horizontal direction, and between the other shared units adjacent to each other,
  • the photoelectric conversion elements are arranged in four pieces, one in the vertical direction and four in the horizontal direction, or two pieces in which the photoelectric conversion elements are arranged in the vertical direction and two in the horizontal direction.
  • the solid-state imaging device according to (5), wherein the common unit is disposed on the semiconductor substrate.
  • the solid-state imaging device according to any one of (1) to (8), wherein a conductive layer that is not connected to the outside is formed in addition to the two conductive layers in the wiring layer.
  • (10) The structure according to any one of (1) to (9) above, wherein the light incident on the pixel is irradiated to the back surface of the semiconductor substrate facing away from the surface on which the wiring layer is laminated.

Abstract

本技術は、配線層における導体層の層数の削減をより有効に行うことができるようにする固体撮像素子および電子機器に関する。 撮像素子は、複数の画素が配置される半導体基板と、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層とが積層されて構成される。そして、配線層では、画素により得られた画素信号を出力する配線、および、画素の駆動に必要な電力を供給する配線、画素を駆動するための駆動信号を供給する配線が、２層の導体層で形成される。本技術は、例えば、裏面照射型CMOSイメージセンサに適用できる。

Description

固体撮像素子および電子機器
　本開示は、固体撮像素子および電子機器に関し、特に、配線層における導体層の層数の削減をより有効に行うことができるようにした固体撮像素子および電子機器に関する。
　従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）などの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。
　例えば、CMOSイメージセンサに入射した入射光は、画素が有するＰＤ（Photodiode：フォトダイオード）において光電変換される。そして、ＰＤで発生した電荷は、転送トランジスタを介してＦＤ（Floating Diffusion：フローティングディフュージョン）に転送され、受光量に応じたレベルの画素信号に変換されて読み出される。
　また、近年、固体撮像素子の小型化に伴って画素サイズの微細化が進められており、微細な画素においても十分な特性を得ることができる技術が開発されている。例えば、本願出願人は、裏面照射型CMOSイメージセンサにおいて、飽和信号量のバラツキを抑制することができる技術を提案している（特許文献１参照）。
特開２０１１－１１４３２４号公報
　ところで、従来の固体撮像素子において、画素に接続される配線が配設される配線層では、複数層の導体層（一般的に、３層以上の金属の層）で構成されていた。通常、導体層の層数を削減することにより、コストダウンを図るという効果を得ることができると想定される。しかしながら、固体撮像素子に入射する光に対する光学的な観点や、固体撮像素子を駆動するロジック回路が形成される周辺回路とのバランス的な観点など、様々な条件の下で配線のレイアウトは行われており、導体層の層数を削減しても、有効な効果が得られるとは限らなかった。
　本開示は、このような状況に鑑みてなされたものであり、配線層における導体層の層数の削減をより有効に行うことができるようにするものである。
　本開示の一側面の固体撮像素子は、複数の画素が配置される半導体基板と、前記半導体基板に対して積層され、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層とを備え、前記配線層では、前記画素に接続される配線が２層の前記導体層で形成される。
　本開示の一側面の電子機器は、光電変換素子を有する複数の画素が配置される半導体基板と、前記半導体基板に対して積層され、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層とを備え、前記配線層では、前記画素に接続される配線が２層の前記導体層で形成される固体撮像素子を有する。
　本開示の一側面においては、複数の画素が配置される半導体基板と、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層とが積層されて構成される。そして、配線層では、画素に接続される配線が２層の前記導体層で形成される。
　本開示の一側面によれば、配線層における導体層の層数の削減をより有効に行うことができる。
本発明を適用した撮像素子の一実施の形態の構成例を示すブロック図である。 画素の構成例を示す回路図である。 画素共有構造について説明する図である。 撮像素子の画素の近傍における断面的な構成例を示す図である。 水平配線および垂直配線のレイアウトの第１の構成例を示す図である。 水平配線および垂直配線のレイアウトの第１の構成例の変形例を示す図である。 水平配線および垂直配線のレイアウトの第２の構成例を示す図である。 水平配線および垂直配線のレイアウトの第２の構成例の変形例を示す図である。 水平配線および垂直配線のレイアウトの第３の構成例を示す図である。 水平配線および垂直配線のレイアウトの第３の構成例の変形例を示す図である。 電子機器に搭載される撮像装置の構成例を示すブロック図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　図１は、本発明を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
　図１に示すように、撮像素子１１はCMOS型固体撮像素子であり、画素アレイ部１２、垂直駆動部１３、カラム処理部１４、水平駆動部１５、出力部１６、および駆動制御部１７を備えて構成される。
　画素アレイ部１２は、アレイ状に配置された複数の画素２１を有しており、画素２１の行数に応じた複数の水平配線２２を介して垂直駆動部１３に接続され、画素２１の列数に応じた複数の垂直配線２３を介してカラム処理部１４に接続されている。即ち、画素アレイ部１２が有する複数の画素２１は、水平配線２２および垂直配線２３が交差する点にそれぞれ配置されている。
　垂直駆動部１３は、画素アレイ部１２が有する複数の画素２１の行ごとに、それぞれの画素２１を駆動するための駆動信号（転送信号や、選択信号、リセット信号など）を、水平配線２２を介して順次供給する。
　カラム処理部１４は、それぞれの画素２１から垂直配線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで画素信号の信号レベルを抽出し、画素２１の受光量に応じた画素データを取得する。
　水平駆動部１５は、画素アレイ部１２が有する複数の画素２１の列ごとに、それぞれの画素２１から取得された画素データをカラム処理部１４から順番に出力させるための駆動信号を、カラム処理部１４に順次供給する。
　出力部１６には、水平駆動部１５の駆動信号に従ったタイミングでカラム処理部１４から画素データが供給され、出力部１６は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。
　駆動制御部１７は、撮像素子１１の内部の各ブロックの駆動を制御する。例えば、駆動制御部１７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
　図２は、画素２１の回路図である。図２のＡには、３つのトランジスタを備えた画素２１Ａの構成例（いわゆる、３トランジスタ型）が示されており、図２のＢには、４つのトランジスタを備えた画素２１Ｂの構成例（いわゆる、４トランジスタ型）が示されている。
　図２のＡに示すように、画素２１Ａは、ＰＤ３１、転送トランジスタ３２、ＦＤ３３、増幅トランジスタ３４、およびリセットトランジスタ３５を備えて構成される。また、転送トランジスタ３２のゲートには、水平配線２２を構成する転送信号線２２Ｔが接続され、リセットトランジスタ３５のゲートには、水平配線２２を構成するリセット信号線２２Ｒが接続されている。また、増幅トランジスタ３４のソースには、垂直配線２３を構成する出力信号線２３ＳＩＧが接続されており、リセットトランジスタ３５および増幅トランジスタ３４のドレインには、所定の電源電圧が供給される。
　そして、画素２１Ａでは、ＰＤ３１における光電変換により発生した電荷は、転送信号線２２Ｔを介して供給される転送信号に従って転送トランジスタ３２がオンになると、ＰＤ３１からＦＤ３３に転送される。そして、ＦＤ３３に蓄積された電荷は、増幅トランジスタ３４により、そのレベルに応じた画素信号として出力信号線２３ＳＩＧを介して出力される。また、リセット信号線２２Ｒを介して供給されるリセット信号に従ってリセットトランジスタ３５がオンになると、ＦＤ３３に蓄積された電荷がリセットされる。なお、画素２１Ａでは、選択および非選択の区別は、ＦＤ３３の電位によってなされる。
　また、図２のＢに示すように、画素２１Ｂは、ＰＤ３１、転送トランジスタ３２、ＦＤ３３、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を備えて構成される。
　画素２１Ｂでは、選択トランジスタ３６を介して増幅トランジスタ３４が出力信号線２３ＳＩＧに接続される点で、画素２１Ａと異なる構成とされており、画素２１Ｂの選択および非選択は選択トランジスタ３６により行われる。即ち、選択トランジスタ３６のゲートに接続されている選択信号線２２Ｓを介して供給される選択信号に従って選択トランジスタ３６がオンになると、増幅トランジスタ３４と出力信号線２３ＳＩＧとが接続される。
　このように構成されている画素２１Ａおよび画素２１Ｂでは、いずれの構成においても、増幅トランジスタ３４およびリセットトランジスタ３５のドレインには、所定の電源電圧が供給される。この電源電圧としては、画素アレイ部１２に配置される複数の画素２１において、共通または非共通のどちらでもよく、また、固定（一定）の電圧が供給される構成、または、パルス駆動により電圧が供給される構成のどちらでもよい。
　ところで、近年、撮像素子１１の小型化に伴って画素２１の微細化が進められており、ＰＤ３１の開口率の向上を目的として、複数のＰＤ３１によりトランジスタ（駆動素子）を共有する構造が提案されている。このような画素共有構造では、例えば、２個のＰＤ３１によりトランジスタを共有する共有単位（２画素共有単位）で、画素アレイ部１２にアレイ状に配置される。また、例えば、４個のＰＤ３１でトランジスタを共有する共有単位（４画素共有単位）、８個のＰＤ３１でトランジスタを共有する共有単位（８画素共有単位）、または、それら以外の個数のＰＤ３１でトランジスタを共有する共有単位を採用することができる。
　図３を参照して、画素共有構造について説明する。
　図３には、２画素共有単位４１、４画素共有単位４２、および８画素共有単位４３の構成例が、それぞれの破線で囲われた領域に示されている。
　例えば、２画素共有単位４１は、２個のＰＤ３１１およびＰＤ３１２、２個の転送トランジスタ３２１および３２２、ＦＤ３３、増幅トランジスタ３４、リセットトランジスタ３５、並びに、選択トランジスタ３６を備えて構成される。即ち、２個のＰＤ３１１およびＰＤ３１２が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造となっている。なお、図２のＡを参照して説明したように、選択トランジスタ３６を備えない構成（３トランジスタ型）を採用してもよい。
　２画素共有単位４１では、ＰＤ３１１が転送トランジスタ３２１を介してＦＤ３３に接続されるとともに、ＰＤ３１２が転送トランジスタ３２２を介してＦＤ３３に接続される。そして、転送トランジスタ３２１および３２２は、転送信号線２２Ｔ１および２２Ｔ２を介して供給される転送信号に従って、それぞれ異なるタイミングでオンとなり、ＰＤ３１１およびＰＤ３１２からＦＤ３３に電荷が転送されるように駆動する。
　４画素共有単位４２は、２画素共有単位４１と同様に、４個のＰＤ３１１乃至３１４が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造となっている。そして、４画素共有単位４２では、転送トランジスタ３２１乃至３２４は、転送信号線２２Ｔ１乃至２２Ｔ４を介して供給される転送信号に従って、それぞれ異なるタイミングでオンとなり、ＰＤ３１１乃至３１４からＦＤ３３に電荷が転送されるように駆動する。
　８画素共有単位４３は、２画素共有単位４１と同様に、８個のＰＤ３１１乃至３１８が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造となっている。そして、８画素共有単位４３では、転送トランジスタ３２１乃至３２８は、転送信号線２２Ｔ１乃至２２Ｔ８を介して供給される転送信号に従って、それぞれ異なるタイミングでオンとなり、ＰＤ３１１乃至３１８からＦＤ３３に電荷が転送されるように駆動される。
　次に、図４は、撮像素子１１の画素２１の近傍における断面的な構成例を示す図である。
　図４に示すように、撮像素子１１は、センサチップ５１と信号処理チップ５２とが接着層５３により接着されて構成されている。
　センサチップ５１は、半導体基板５４および配線層５５が積層されて構成され、センサチップ５１には、図１の画素アレイ部１２が形成される。なお、固体撮像素子２１は、センサチップ５１の半導体基板５４に対して配線層５５が設けられる半導体基板５４の表面とは反対側を向く裏面（図４の上側を向く面）に対して入射光が照射される、いわゆる裏面照射型CMOSイメージセンサである。
　信号処理チップ５２には、画素アレイ部１２の各画素２１を駆動するためのロジック回路、即ち、図１の垂直駆動部１３、カラム処理部１４、水平駆動部１５、出力部１６、および駆動制御部１７が形成される。
　半導体基板５４では、例えば、Ｐ型のシリコン層（Ｐウェル）５６の内部に、Ｎ型の不純物領域により形成されたＰＤ３１およびＦＤ３３が画素２１ごとに形成されている。また、半導体基板５４の表面側には、ＰＤ３１およびＦＤ３３の間となる位置に、転送トランジスタ３２のゲート電極（図５の転送ゲート電極６１）が形成されている。半導体基板５４は、撮像素子１１に照射される入射光を受光する受光層であり、ＰＤ３１が入射光を受光して光電変換を行うことにより発生する電荷が、転送トランジスタ３２を介してＦＤ３３に転送される。
　配線層５５は、図１の水平配線２２および垂直配線２３を形成する導体により構成される複数の層（メタル層）が、層間絶縁膜５７に埋め込まれて構成されている。例えば、配線層５５は、図２の構成例では、第１のメタル層５８１および第２のメタル層５８２からなる２層構造とされている。例えば、半導体基板５４に近い側となる第１のメタル層５８１に垂直配線２３が形成され、半導体基板５４から遠い側となる第２のメタル層５８２に水平配線２２が形成される。
　ここで、撮像素子１１は、裏面照射型の構造を採用することにより、配線層５５に形成される水平配線２２および垂直配線２３のレイアウトを、ＰＤ３１に入射する入射光を考慮することなく設計することができる。つまり、例えば、表面照射型CMOSイメージセンサは、配線層を透過した入射光がＰＤに照射される構成であるため、配線層に形成される配線のレイアウトがＰＤの受光量に悪影響を与えるというデメリットがあった。これに対し、撮像素子１１では、このような悪影響を受けることなく水平配線２２および垂直配線２３のレイアウトを設計することができるので、レイアウトの自由度が向上することになる。
　さらに、撮像素子１１は、センサチップ５１および信号処理チップ５２が積層される積層構造を採用していることにより、配線層５５に形成されるメタル層５８の層数を、信号処理チップ５２におけるメタル層の層数を考慮することなく設計することができる。つまり、例えば、センサチップ５１の周辺にロジック回路が配置される構成では、センサチップ５１の配線層５５に形成されるメタル層５８と、ロジック回路に形成されるメタル層とを総合的に考慮して設計する必要がある。このため、例えば、メタル層の層数を削減した場合にはロジック回路の面積が拡大することになり、結果的にコストアップとなるというデメリットがあった。
　これに対し、撮像素子１１では、信号処理チップ５２におけるメタル層の層数を考慮することなく配線層５５に形成されるメタル層５８の層数を決定することができるので、配線層５５に形成されるメタル層５８に対する設計の自由度が向上することになる。
　このように、撮像素子１１では、配線層５５における設計に関して自由度が向上するため、配線層５５において、第１のメタル層５８１および第２のメタル層５８２からなる２層構造を採用しても、上述したようなデメリットの発生を回避することができる。つまり、配線のデザインルールにより許容される範囲内で配線密度を向上させても、メタル層５８がＰＤ３１の受光量に悪影響を与えることはない。また、メタル層５８の層数を削減しても、信号処理チップ５２の面積が拡大することもない。
　従って、撮像素子１１では、メタル層５８の層数を削減することによって、製造工数を削減することができ、製造コストのコストダウンを図ることができるので、従来の撮像素子よりも、メタル層５８の層数の削減をより有効に行うことができる。
　次に、図５を参照して、撮像素子１１における水平配線２２および垂直配線２３のレイアウトの第１の構成例について説明する。
　撮像素子１１Ａは、８画素共有単位４４がアレイ状に配置されて構成され、８画素共有単位４４は、８個のＰＤ３１１乃至ＰＤ３１８が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造とされる。また、図５に示すように、８画素共有単位４４は、転送トランジスタ３２１乃至３２８を構成する転送ゲート電極６１１乃至６１８、増幅トランジスタ３４を構成する増幅ゲート電極６２、選択トランジスタ３６を構成する選択ゲート電極６３、および、リセットトランジスタ３５を構成するリセットゲート電極６４を備えて構成される。
　また、８画素共有単位４４は、縦×横が２×２となるように配置された４個のＰＤ３１１乃至ＰＤ３１４がＦＤ３３１を共有し、縦×横が２×２となるように配置された４個のＰＤ３１５乃至ＰＤ３１８がＦＤ３３２を共有するように構成されている。即ち、８画素共有単位４４は、ＦＤ３３を共有する２×２で配置された４個のＰＤ３１を１セットとして、その１セットが縦方向に連続して２つ配置（２×２×ｎ（ｎ：２））されて構成されている。
　撮像素子１１Ａでは、８画素共有単位４４の駆動に必要な電力を供給するための電源供給線２３ＶＤＤ、および、８画素共有単位４４により得られた画素信号を出力するための出力信号線２３ＳＩＧが並行して配設されている。ここで、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧは、図１に示したように、撮像素子１１の垂直方向（カラム処理部１４に向かう方向）に延びるように配置される垂直配線２３である。
　また、撮像素子１１Ａでは、転送ゲート電極６１１乃至６１８に駆動信号を供給する転送信号線２２Ｔ１乃至２２Ｔ８、選択ゲート電極６３に駆動信号を供給する選択信号線２２Ｓ、リセットゲート電極６４に駆動信号を供給するリセット信号線２２Ｒが並行して配設されている。なお、図５では、転送信号線２２Ｔ１乃至２２Ｔ４の図示は省略されているが、転送信号線２２Ｔ５乃至２２Ｔ８と同様に、転送ゲート電極６１１乃至６１４に重なる領域を通過するように、転送信号線２２Ｔ１乃至２２Ｔ４が配設される。ここで、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒは、図１に示したように、撮像素子１１の水平方向に延びるように配置される水平配線２２である。
　例えば、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧは、図４の第１のメタル層５８１に形成され、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒは、第２のメタル層５８２に形成される。即ち、撮像素子１１Ａでは、配線層５５において画素２１に接続される配線が、垂直配線２３が配設される第１のメタル層５８１と、水平配線２２が配設される第２のメタル層５８２との２層で形成される。
　なお、電源供給線２３ＶＤＤは、図５においては、１本の配線により示されているが、配線レイアウトによっては、複数本の配線で電源供給線２３ＶＤＤを構成してもよい。また、電源供給線２３ＶＤＤは、配線のデザインルールにより許容される範囲内で、配線幅が太くなるようにレイアウトすることが好ましい。これにより、消費電力の増大に伴う電流と抵抗との積の電圧降下（いわゆる、ＩＲドロップ）を低減させることができる。
　このように、撮像素子１１Ａでは、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧと、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒとを異なるメタル層５８に配設することで、配線層５５を２層構造にすることができる。また、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒを、センサチップ５１に対して第１のメタル層５８１よりも遠い側となる第２のメタル層５８２に形成することで、配線とセンサチップ５１との間の容量による特性の低下を抑制することができる。
　また、撮像素子１１Ａとして裏面照射型CMOSイメージセンサを採用しているとき、本願出願人が出願済みの特許文献１で開示されている配線のレイアウトを採用することにより、容量均一性を確保することができる。これにより、飽和信号量のバラツキを抑制することができ、より良好な特性を得ることができる。
　次に、図６を参照して、水平配線２２および垂直配線２３のレイアウトの第１の構成例の変形例について説明する。
　図６に示すように、撮像素子１１Ａ’は、図５の撮像素子１１Ａと同様に、８個のＰＤ３１１乃至ＰＤ３１８が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する８画素共有単位４４を備えて構成される。また、撮像素子１１Ａ’は、撮像素子１１Ａと同様に、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧが配設される。
　そして、撮像素子１１Ａ’は、水平方向に延びるように、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒに並行して、電源供給線２２ＶＤＤ１および２２ＶＤＤ２が配設される点で、撮像素子１１Ａと異なる構成とされている。また、撮像素子１１Ａ’では、電源供給線２３ＶＤＤと、電源供給線２２ＶＤＤ１および２２ＶＤＤ２とがそれぞれ重なる箇所においてコンタクト部（図示せず）により接続されている。
　即ち、撮像素子１１Ａ’では、電源供給線２３ＶＤＤと、電源供給線２２ＶＤＤ１および２２ＶＤＤ２とによって、８画素共有単位４４の駆動に必要な全電力が供給されることにより、電源供給を強化することができる。つまり、撮像素子１１Ａ’では、電源供給線２３ＶＤＤをメインの電流経路とするとともに、電源供給線２２ＶＤＤ１および２２ＶＤＤ２を補助的な電流経路とすることにより、ＩＲドロップの影響を低減することができる。
　また、撮像素子１１Ａ’は、例えば、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧが第１のメタル層５８１に形成され、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、リセット信号線２２Ｒ、並びに、電源供給線２２ＶＤＤ１および２２ＶＤＤ２が第２のメタル層５８２に形成される２層構造で構成することができる。
　なお、撮像素子１１Ａ’においても、撮像素子１１Ａと同様に、本願出願人が出願済みの特許文献１で開示されている配線のレイアウトを採用することにより、より良好な特性を得ることができる。
　次に、図７を参照して、撮像素子１１における水平配線２２および垂直配線２３のレイアウトの第２の構成例について説明する。
　撮像素子１１Ｂは、４画素共有単位４５がアレイ状に配置されて構成され、４画素共有単位４５は、４個のＰＤ３１１乃至ＰＤ３１４が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造とされる。即ち、図５の撮像素子１１Ａは、８個の８個のＰＤ３１１乃至ＰＤ３１８がトランジスタを共有する構成であったのに対し、撮像素子１１Ｂは、４個のＰＤ３１１乃至ＰＤ３１４がトランジスタを共有する構成とされている。
　また、４画素共有単位４５では、４個のＰＤ３１１乃至ＰＤ３１４が、縦×横が２×２となるように配置（２×２×ｎ（ｎ：１））されている。そして、４画素共有単位４５は、横方向に並ぶ２個のＰＤ３１１およびＰＤ３１２がＦＤ３３１を共有し、横方向に並ぶ２個のＰＤ３１３およびＰＤ３１４がＦＤ３３２を共有するように構成されている。
　また、４画素共有単位４５は、転送トランジスタ３２１乃至３２４を構成する転送ゲート電極６１１’乃至６１４’、増幅トランジスタ３４を構成する増幅ゲート電極６２、選択トランジスタ３６を構成する選択ゲート電極６３、および、リセットトランジスタ３５を構成するリセットゲート電極６４を備えて構成される。
　なお、４画素共有単位４５では、図５の８画素共有単位４４と異なり、増幅トランジスタ３４および選択トランジスタ３６と並んでリセットトランジスタ３５が配置される。即ち、８画素共有単位４４では、ＰＤ３１１乃至ＰＤ３１８の下方にリセットトランジスタ３５が配置されていたのに対し、４画素共有単位４５では、ＰＤ３１１およびＰＤ３１２とＰＤ３１３およびＰＤ３１４との間に、リセットトランジスタ３５が配置されている。これに応じて、撮像素子１１Ｂでは、選択信号線２２Ｓに隣接してリセット信号線２２Ｒが配設される。
　ここで、撮像素子１１Ｂでは、縦方向に隣接する４画素共有単位４５どうしで、転送ゲート電極６１１’乃至６１４’を共有するように構成されている。即ち、転送ゲート電極６１１’は、４画素共有単位４５の転送トランジスタ３２１と、４画素共有単位４５の上方に配置される４画素共有単位４５－１の転送トランジスタ３２３とで共有される。また、転送ゲート電極６１２’は、４画素共有単位４５の転送トランジスタ３２２と、４画素共有単位４５の上方に配置される４画素共有単位４５－１の転送トランジスタ３２４とで共有される。同様に、転送ゲート電極６１３’および６１４’は、４画素共有単位４５の転送トランジスタ３２３および３２４と、４画素共有単位４５の下方に配置される４画素共有単位４５＋１の転送トランジスタ３２１および３２２とで共有される。
　また、撮像素子１１Ｂでは、４画素共有単位４５の駆動に必要な電力を供給するための電源供給線２３ＶＤＤ、および、４画素共有単位４５により得られた画素信号を出力するための出力信号線２３ＳＩＧが垂直方向に延びるように並行して配設されている。また、転送ゲート電極６１１乃至６１４に駆動信号を供給する転送信号線２２Ｔ１乃至２２Ｔ４、選択ゲート電極６３に駆動信号を供給する選択信号線２２Ｓ、リセットゲート電極６４に駆動信号を供給するリセット信号線２２Ｒが並行して水平方向に延びるように配設されている。
　そして、撮像素子１１Ｂにおいても、図５の撮像素子１１Ａと同様に、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧを第１のメタル層５８１に形成し、転送信号線２２Ｔ１乃至２２Ｔ４、選択信号線２２Ｓ、およびリセット信号線２２Ｒを第２のメタル層５８２に形成することができる。なお、転送信号線２２Ｔ１および２２Ｔ２は、４画素共有単位４５の上方に隣接する４画素共有単位４５－１と共有され、転送信号線２２Ｔ３および２２Ｔ４は、４画素共有単位４５の下方に隣接する４画素共有単位４５＋１と共有される。
　このように、撮像素子１１Ｂにおいても配線層５５において、第１のメタル層５８１と第２のメタル層５８２との２層構造を採用することができ、より有効にメタル層５８の層数を削減することができる。
　次に、図８を参照して、水平配線２２および垂直配線２３のレイアウトの第２の構成例の変形例について説明する。
　図８に示すように、撮像素子１１Ｂ’は、図７の撮像素子１１Ｂと同様に、４個のＰＤ３１１乃至ＰＤ３１４が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造とされ、それらの配置も撮像素子１１Ｂと同様である。
　そして、撮像素子１１Ｂ’では、図６の撮像素子１１Ａ’と同様に補助的な電流経路として、電源供給線２２ＶＤＤが配設される。即ち、撮像素子１１Ｂ’でも、電源供給線２３ＶＤＤをメインの電流経路とするとともに、電源供給線２２ＶＤＤを補助的な電流経路とすることができ、ＩＲドロップの影響を低減することができる。
　次に、図９を参照して、撮像素子１１における水平配線２２および垂直配線２３のレイアウトの第３の構成例について説明する。
　図９に示すように、撮像素子１１Ｃでは、縦方向に並ぶ４個のＰＤ３１がトランジスタを共有する４画素共有単位４６を有する構成、または、縦方向に並ぶ２個のＰＤ３１がトランジスタを共有する２画素共有単位４７を有する構成が採用される。
　４画素共有単位４６は、縦×横が１×４となるように配置されている４個のＰＤ３１１乃至ＰＤ３１４が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造とされる。
　一方、２画素共有単位４７は、縦×横が１×２となるように配置されている２個のＰＤ３１１およびＰＤ３１２が、増幅トランジスタ３４、リセットトランジスタ３５、および選択トランジスタ３６を共有する構造とされる。
　なお、図９では、増幅トランジスタ３４、選択トランジスタ３６、およびリセットトランジスタ３５の配置は、４画素共有単位４６が採用された場合のレイアウトが示されている。また、図９では、出力信号線２３ＳＩＧの図示が省略されているが、出力信号線２３ＳＩＧは、例えば、図５と同様に、電源供給線２３ＶＤＤと同一のメタル層５８に、電源供給線２３ＶＤＤと並行に任意の位置に形成される。また、転送信号線２２Ｔ３および２２Ｔ４の図示も省略されている。
　このように構成されている４画素共有単位４６または２画素共有単位４７を採用する撮像素子１１Ｃにおいても、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧと、転送信号線２２Ｔ１乃至２２Ｔ４、選択信号線２２Ｓ、およびリセット信号線２２Ｒとが、それぞれ異なるメタル層５８に形成される２層構造を採用することができる。これにより、より有効にメタル層５８の層数を削減することができる。
　次に、図１０を参照して、水平配線２２および垂直配線２３のレイアウトの第３の構成例の変形例について説明する。
　図１０に示すように、撮像素子１１Ｃ’は、図９の撮像素子１１Ｃと同様に、４画素共有単位４６または２画素共有単位４７を採用する構造とされる。
　そして、撮像素子１１Ｃ’は、図６の撮像素子１１Ａ’と同様に、電源供給線２２ＶＤＤ１および２２ＶＤＤ２が配設される。即ち、撮像素子１１Ｃ’でも、電源供給線２３ＶＤＤをメインの電流経路とするとともに、電源供給線２２ＶＤＤ１および２２ＶＤＤ２を補助的な電流経路とすることができる。これにより、ＩＲドロップの影響を低減することができる。
　なお、上述した構成例では、８画素共有、４画素共有、および２画素共有について説明したが、これらの個数以外の共有構造を採用してもよく、また、１個のＰＤ３１を有する構成の画素２１が画素アレイ部１２にアレイ状に配置される構成を採用することができる。また、電源供給線２３ＶＤＤ、出力信号線２３ＳＩＧ、転送信号線２２Ｔ、選択信号線２２Ｓ、およびリセット信号線２２Ｒの本数およびレイアウトは、上述の構成例に限られることなく、配線のデザインルールに従った範囲で、任意に設計することができる。
　また、配線層５５に形成されるメタル層５８としては、配線としての機能を備えるメタル層５８が２層構造であればよく、例えば、配線としての機能を備えずに、外部に非接続とされたメタル層（いわゆるダミー配線）が形成された３層以上の構成でもよい。例えば、配線間容量を調整することや、不要な光を遮光することを目的としてダミー配線を配設することがある。
　さらに、上述した構成例では、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧが第１のメタル層５８１に形成され、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒが第２のメタル層５８２に形成されるとしたが、配線層５５が２層構造であれば、この構成に限られることはない。つまり、電源供給線２３ＶＤＤおよび出力信号線２３ＳＩＧが第２のメタル層５８２に形成され、転送信号線２２Ｔ１乃至２２Ｔ８、選択信号線２２Ｓ、およびリセット信号線２２Ｒが第１のメタル層５８１に形成される構成を採用してもよい。
　なお、画素サイズが十分に大きく、配線による光学的な悪影響を考慮しなくて良い場合には、本技術における固体撮像素子の構成を、表面照射型のCMOS型固体撮像素子に採用することができる。
　また、上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１１は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図１１に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、ＤＳＰ（Digital Signal Processor）１０４を備えており、バス１０７を介して、ＤＳＰ１０４、表示装置１０５、操作系１０６、メモリ１０８、記録装置１０９、および電源系１１０が接続されて構成され、静止画像および動画像を撮像可能である。
　光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
　撮像素子１０３としては、上述したいずれかの構成例の撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０４に蓄積された電子に応じた信号がＤＳＰ１０４に供給される。
　ＤＳＰ１０４は、撮像素子１０３からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ１０８に一時的に記憶させる。メモリ１０８に記憶された画像のデータは、記録装置１０９に記録されたり、表示装置１０５に供給されて画像が表示されたりする。また、操作系１０６は、ユーザによる各種の操作を受け付けて撮像装置１０１の各ブロックに操作信号を供給し、電源系１１０は、撮像装置１０１の各ブロックの駆動に必要な電力を供給する。
　このように構成されている撮像装置１０１では、撮像素子１０３として、上述したような撮像素子１１を適用することにより、メタル層５８の層数の削減をより有効に行うことができ、コストダウンを図ることができる。
　なお、本技術は以下のような構成も取ることができる。
（１）
　複数の画素が配置される半導体基板と、
　前記半導体基板に対して積層され、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層と
　を備え、
　前記配線層では、前記画素に接続される配線が２層の前記導体層で形成される
　固体撮像素子。
（２）
　２層の前記導体層のうちの、前記半導体基板に近い側の前記導体層に前記画素の駆動に必要な電力を供給する配線が配設され、前記半導体基板から遠い側の前記導体層に前記画素を駆動するための駆動信号を供給する配線が配設される
　上記（１）に記載の固体撮像素子。
（３）
　前記画素を駆動するための駆動信号を供給する配線が配設される前記導体層に、前記画素の駆動に必要な電力を補助的に供給する配線がさらに配設される
　上記（１）または（２）に記載の固体撮像素子。
（４）
　前記画素を駆動するためのロジック回路が形成される信号処理基板
　をさらに備え、
　前記半導体基板および前記配線層を有するセンサ基板と、前記信号処理基板とが積層されて構成される
　上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
　前記駆動信号に従って駆動する駆動素子を所定数の光電変換素子が共有する共有単位で、前記半導体基板に前記画素が配置される
　上記（１）から（３）までのいずれかに記載の固体撮像素子。
（６）
　前記光電変換素子の配置が縦方向に２個かつ横方向に２個となる４個を１セットとして、複数のセットが連続して並べられて構成される前記共有単位で、前記半導体基板に配置される
　上記（５）に記載の固体撮像素子。
（７）
　前記光電変換素子の配置が縦方向に２個かつ横方向に２個となる４個で構成される前記共有単位で前記半導体基板に配置され、隣り合う他の前記共有単位との間で、前記光電変換素子で発生した電荷を転送する駆動素子の電極を共有する
　上記（５）に記載の固体撮像素子。
（８）
　前記光電変換素子の配置が縦方向に１個かつ横方向に４個となる４個、または、前記光電変換素子の配置が縦方向に１個かつ横方向に２個となる２個で構成される前記共有単位で前記半導体基板に配置される
上記（５）に記載の固体撮像素子。
（９）
　前記配線層には、２層の前記導体層の他に、外部に非接続とされた導体層が形成されている
　上記（１）から（８）までのいずれかに記載の固体撮像素子。
（１０）
　前記半導体基板に対して前記配線層が積層される表面とは反対側を向く裏面に対して前記画素に入射する光が照射される構造である
　上記（１）から（９）までのいずれかに記載の固体撮像素子。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　１１　撮像素子，　１２　画素アレイ部，　１３　垂直駆動部，　１４　カラム処理部，　１５　水平駆動部，　１６　出力部，　１７　駆動制御部，　２１　画素，　２２　水平配線，　２３　垂直配線，　３１　ＰＤ，　３２　転送トランジスタ，　３３　ＦＤ，　３４　増幅トランジスタ，　３５　リセットトランジスタ，　４１　２画素共有単位，　４２　４画素共有単位，　４３および４４　８画素共有単位，　４５および４６　４画素共有単位，　４７　２画素共有単位，　５１　センサチップ，　５２　信号処理チップ，　５３　接着層，　５４　半導体基板，　５５　配線層，　５６　シリコン層，　５７　層間絶縁膜，　５８　メタル層，　６１　転送ゲート電極，　６２　増幅ゲート電極，　６３　選択ゲート電極，　６４　リセットゲート電極

Claims (11)

  1. 　複数の画素が配置される半導体基板と、
    　前記半導体基板に対して積層され、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層と
    　を備え、
    　前記配線層では、前記画素に接続される配線が２層の前記導体層で形成される
    　固体撮像素子。
  2. 　２層の前記導体層のうちの、前記半導体基板に近い側の前記導体層に前記画素の駆動に必要な電力を供給する配線が配設され、前記半導体基板から遠い側の前記導体層に前記画素を駆動するための駆動信号を供給する配線が配設される
    　請求項１に記載の固体撮像素子。
  3. 　前記画素を駆動するための駆動信号を供給する配線が配設される前記導体層に、前記画素の駆動に必要な電力を補助的に供給する配線がさらに配設される
    　請求項２に記載の固体撮像素子。
  4. 　前記画素を駆動するためのロジック回路が形成される信号処理基板
    　をさらに備え、
    　前記半導体基板および前記配線層を有するセンサ基板と、前記信号処理基板とが積層されて構成される
    　請求項１に記載の固体撮像素子。
  5. 　前記駆動信号に従って駆動する駆動素子を所定数の光電変換素子が共有する共有単位で、前記半導体基板に前記画素が配置される
    　請求項１に記載の固体撮像素子。
  6. 　前記光電変換素子の配置が縦方向に２個かつ横方向に２個となる４個を１セットとして、複数のセットが連続して並べられて構成される前記共有単位で、前記半導体基板に配置される
    　請求項５に記載の固体撮像素子。
  7. 　前記光電変換素子の配置が縦方向に２個かつ横方向に２個となる４個で構成される前記共有単位で前記半導体基板に配置され、隣り合う他の前記共有単位との間で、前記光電変換素子で発生した電荷を転送する駆動素子の電極を共有する
    　請求項５に記載の固体撮像素子。
  8. 　前記光電変換素子の配置が縦方向に１個かつ横方向に４個となる４個、または、前記光電変換素子の配置が縦方向に１個かつ横方向に２個となる２個で構成される前記共有単位で前記半導体基板に配置される
    　請求項５に記載の固体撮像素子。
  9. 　前記配線層には、２層の前記導体層の他に、外部に非接続とされた導体層が形成されている
    　請求項１に記載の固体撮像素子。
  10. 　前記半導体基板に対して前記配線層が積層される表面とは反対側を向く裏面に対して前記画素に入射する光が照射される構造である
    　請求項１に記載の固体撮像素子。
  11. 　光電変換素子を有する複数の画素が配置される半導体基板と、
    　前記半導体基板に対して積層され、複数本の配線が配設された複数層の導体層が絶縁膜に埋め込まれて構成される配線層と
    　を備え、
    　前記配線層では、前記画素に接続される配線が２層の前記導体層で形成される
    　固体撮像素子を有する電子機器。
PCT/JP2012/074851 2011-10-07 2012-09-27 固体撮像素子および電子機器 WO2013051451A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201280048257.3A CN103858235B (zh) 2011-10-07 2012-09-27 固态图像传感器和电子设备
EP18177447.2A EP3410488B1 (en) 2011-10-07 2012-09-27 Solid-state image sensor and electronic device
US14/346,616 US9224778B2 (en) 2011-10-07 2012-09-27 Solid-state image sensor and electronic device
EP12838082.1A EP2765608B1 (en) 2011-10-07 2012-09-27 Solid-state image pickup element and electronic apparatus
KR1020147007241A KR102060843B1 (ko) 2011-10-07 2012-09-27 고체 촬상 소자 및 전자 기기
US14/946,507 US9397133B2 (en) 2011-10-07 2015-11-19 Solid-state image sensor and electronic device
US15/170,002 US9978799B2 (en) 2011-10-07 2016-06-01 Solid-state image sensor and electronic device
US15/981,577 US10483313B2 (en) 2011-10-07 2018-05-16 Solid-state image sensor and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-223325 2011-10-07
JP2011223325A JP2013084744A (ja) 2011-10-07 2011-10-07 固体撮像素子および電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/346,616 A-371-Of-International US9224778B2 (en) 2011-10-07 2012-09-27 Solid-state image sensor and electronic device
US14/946,507 Continuation US9397133B2 (en) 2011-10-07 2015-11-19 Solid-state image sensor and electronic device

Publications (1)

Publication Number Publication Date
WO2013051451A1 true WO2013051451A1 (ja) 2013-04-11

Family

ID=48043612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074851 WO2013051451A1 (ja) 2011-10-07 2012-09-27 固体撮像素子および電子機器

Country Status (8)

Country Link
US (4) US9224778B2 (ja)
EP (2) EP3410488B1 (ja)
JP (1) JP2013084744A (ja)
KR (1) KR102060843B1 (ja)
CN (2) CN103858235B (ja)
DE (1) DE202012013557U1 (ja)
TW (1) TW201316503A (ja)
WO (1) WO2013051451A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
EP3035667A4 (en) 2013-08-12 2017-03-22 Nikon Corporation Electronic device, electronic device control method, and control program
KR20150051755A (ko) 2013-11-05 2015-05-13 삼성디스플레이 주식회사 액정 렌즈 패널 및 그 제조 방법
CN104465687B (zh) * 2014-12-09 2018-01-05 上海集成电路研发中心有限公司 一种cmos图像传感器像素单元阵列
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR102453118B1 (ko) 2017-10-30 2022-10-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
US11258993B2 (en) * 2017-11-22 2022-02-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR20210009304A (ko) * 2018-05-16 2021-01-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2023137680A1 (en) * 2022-01-21 2023-07-27 Huawei Technologies Co.,Ltd. Imaging device array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353994A (ja) * 2004-06-14 2005-12-22 Sony Corp 固体撮像素子及びその駆動方法
JP2011114324A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP2011181595A (ja) * 2010-02-26 2011-09-15 Panasonic Corp 固体撮像装置およびカメラ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
JP3877860B2 (ja) * 1998-03-11 2007-02-07 松下電器産業株式会社 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2001332714A (ja) * 2000-05-22 2001-11-30 Canon Inc 固体撮像装置
US7301571B2 (en) * 2003-01-17 2007-11-27 Fujifilm Corporation Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
CN100470815C (zh) * 2004-09-09 2009-03-18 松下电器产业株式会社 固态图像传感器
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP4350768B2 (ja) * 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP4378394B2 (ja) * 2007-05-31 2009-12-02 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
CN101688915B (zh) * 2007-07-03 2012-11-21 浜松光子学株式会社 背面入射型测距传感器以及测距装置
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
KR101463609B1 (ko) * 2008-02-15 2014-11-21 삼성전자 주식회사 이미지 센서 및 그 제조 방법
KR101038889B1 (ko) * 2008-11-05 2011-06-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5476745B2 (ja) * 2009-03-05 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010273095A (ja) 2009-05-21 2010-12-02 Renesas Electronics Corp 撮像装置
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
EP3514831B1 (en) * 2009-12-26 2021-10-13 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP2011204797A (ja) 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5601001B2 (ja) * 2010-03-31 2014-10-08 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353994A (ja) * 2004-06-14 2005-12-22 Sony Corp 固体撮像素子及びその駆動方法
JP2011114324A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP2011181595A (ja) * 2010-02-26 2011-09-15 Panasonic Corp 固体撮像装置およびカメラ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2765608A4

Also Published As

Publication number Publication date
US10483313B2 (en) 2019-11-19
CN103858235A (zh) 2014-06-11
US20180261643A1 (en) 2018-09-13
TWI560859B (ja) 2016-12-01
US20160079296A1 (en) 2016-03-17
EP2765608B1 (en) 2018-07-25
US9397133B2 (en) 2016-07-19
CN103858235B (zh) 2016-08-24
EP2765608A1 (en) 2014-08-13
US9978799B2 (en) 2018-05-22
KR20140097113A (ko) 2014-08-06
DE202012013557U1 (de) 2017-10-26
US20160276391A1 (en) 2016-09-22
TW201316503A (zh) 2013-04-16
KR102060843B1 (ko) 2019-12-30
EP2765608A4 (en) 2016-02-10
JP2013084744A (ja) 2013-05-09
EP3410488A1 (en) 2018-12-05
CN106169492B (zh) 2020-02-18
US9224778B2 (en) 2015-12-29
US20140239433A1 (en) 2014-08-28
EP3410488B1 (en) 2020-03-11
CN106169492A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
US10483313B2 (en) Solid-state image sensor and electronic device
US10115762B2 (en) Solid-state image pickup device, method of manufacturing thereof, and electronic apparatus
US9806120B2 (en) Solid-state image pickup apparatus and electronic apparatus
JP6044847B2 (ja) 半導体装置及び電子機器
TWI412271B (zh) 固態成像裝置、相機、及電子裝置
US9124833B2 (en) Solid-state imaging apparatus
JP2011114324A (ja) 固体撮像装置及び電子機器
JP2011071347A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20070093335A (ko) 고체 촬상장치 및 그 구동방법
US10855941B2 (en) Solid-state imaging element and electronic device
JP6123866B2 (ja) 固体撮像装置、及び電子機器
JP2013058661A (ja) 固体撮像素子および電子機器
JP2014011253A (ja) 固体撮像装置および電子機器
JP5842903B2 (ja) 固体撮像装置、及び電子機器
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
JP2018050028A (ja) 固体撮像装置及び電子機器
CN110678984B (zh) 成像器件和电子装置
JP6804395B2 (ja) 固体撮像装置
CN110678984A (zh) 成像器件和电子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12838082

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012838082

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147007241

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14346616

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE