JP3877860B2 - 固体撮像素子付半導体装置及び該半導体装置の製造方法 - Google Patents

固体撮像素子付半導体装置及び該半導体装置の製造方法 Download PDF

Info

Publication number
JP3877860B2
JP3877860B2 JP06004298A JP6004298A JP3877860B2 JP 3877860 B2 JP3877860 B2 JP 3877860B2 JP 06004298 A JP06004298 A JP 06004298A JP 6004298 A JP6004298 A JP 6004298A JP 3877860 B2 JP3877860 B2 JP 3877860B2
Authority
JP
Japan
Prior art keywords
solid
pad electrode
electrode
peripheral circuit
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06004298A
Other languages
English (en)
Other versions
JPH11261044A (ja
Inventor
一人 西田
利明 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP06004298A priority Critical patent/JP3877860B2/ja
Publication of JPH11261044A publication Critical patent/JPH11261044A/ja
Application granted granted Critical
Publication of JP3877860B2 publication Critical patent/JP3877860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ（電荷結合素子）型固体撮像素子と映像信号処理回路等の周辺回路とを一体的に構成した固体撮像素子付半導体装置、及び該固体撮像素子付半導体装置の製造方法に関する。
【０００２】
【従来の技術、及び発明が解決しようとする課題】
最近、画像も併せた通信が普及するに従い、ノート型のパーソナルコンピュータや携帯情報端末器に組み込み可能な小型カメラの需要が高めってきている。このような小型カメラとして、固体撮像素子とカメラの信号処理回路等の周辺回路とをワンチップに集積したＬＳＩである、ワンチップカメラが提案されている。上記固体撮像素子としては従来よりＣＣＤ型固体撮像素子が良く知られているが、最近ではＭＯＳ型固体撮像素子が使用され始めている。これは、ＭＯＳ型固体撮像素子がデジタルＩＣと同じＭＯＳトランジスタで構成されていることから、ＣＣＤ型固体撮像素子を用いる場合に比べて、ＭＯＳ型固体撮像素子と映像信号処理回路等の周辺回路との集積化が比較的容易に行えるからである。しかしながら、現在のところＭＯＳ型固体撮像素子にて得られる画質は、ＣＣＤ型固体撮像素子による画質に比べて劣るという欠点がある。
このような欠点を解決するために、図１０から図１２に示すように、画質の点で勝るＣＣＤ型固体撮像素子を用いて、該固体撮像素子と、その周辺回路とを一つのパッケージに収めたＣＣＤカメラモジュール１が提案されている。即ち、該ＣＣＤカメラモジュール１は、ＣＣＤ型固体撮像素子１１と、該撮像素子１１の駆動回路１２と、上記撮像素子１１の出力信号の雑音低減回路１３と、映像信号処理等に使用されるＤＳＰ１４とをシリコン基板１５上に装着し、封止して１チップ化したものである。上記シリコン基板１５上には、アルミで配線パターンが描かれており、上記撮像素子１１、駆動回路１２、雑音低減回路１３及びＤＳＰ１４を構成する各ＬＳＩは、ボンディングワイヤ１６にて上記配線パターンと電気的に接続されている。シリコン基板１５は、セラミックパッケージ１７内に収納され、該セラミックパッケージ１７はフェースプレート１８にて密封される。尚、該フェースプレート１８においてＣＣＤ型固体撮像素子１１に対向する部分は、赤外線フィルタ１９にて形成されており、セラミックパッケージ１７外から内部に配置されるＣＣＤ型固体撮像素子１１へ透光可能に構成されている。さらにセラミックパッケージ１７を覆うようにしてレンズホルダ２０が取り付けられ、該レンズホルダ２０によって上記赤外線フィルタ１９に対向する位置にレンズ２１が支持されている。よって、該レンズ２１を通過した光は、赤外線フィルタ１９を通ってＣＣＤ型固体撮像素子１１へ到達する。
このように構成されるＣＣＤカメラモジュール１は、プリント基板２２の一方の側面２３に装着される。尚、該プリント基板２２の他方の側面２４には、映像信号の出力回路等の部品２５が取り付けられている。
【０００３】
しかしながら、上記ＣＣＤカメラモジュール１では、上述のように、一つのシリコン基板１５上にＣＣＤ型固体撮像素子１１、駆動回路１２、雑音低減回路１３及びＤＳＰ１４を構成する４つのＬＳＩチップが平面的に配置されており、ＣＣＤカメラモジュール１が占める平面的な面積が大きいという問題がある。
本発明はこのような問題点を解決するためになされたもので、ＣＣＤ型固体撮像素子を使用し、かつワンパッケージにて形成され、かつ面積の縮小化を図った固体撮像素子付半導体装置及び該半導体装置の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明の第１態様における固体撮像素子付半導体装置は、対向する２つの側面の一方には第１パッド電極及び第２パッド電極を有し、他方には第３パッド電極を有し、上記第１及び第２パッド電極と上記第３パッド電極とを電気的に接続した基板と、
上記第１パッド電極と金属線を介して電気的に接続される第１電極を受光側側面に有する固体撮像素子と、
上記固体撮像素子と電気的に接続される周辺回路用半導体チップであって、上記第２パッド電極にフリップチップ装着される第２電極を上記基板の上記一方の側面に対向して配置される電極形成面に有し、かつ上記固体撮像素子に対して当該周辺回路用半導体チップにおける上記電極形成面に対向する電極非形成面が上記固体撮像素子における上記受光側側面に対向する非受光側側面に対向して配置される周辺回路用半導体チップと、
を備え、さらに、
上記基板において、上記第１パッド電極は該基板の上記一方の側面の周縁部分に配置され上記第２パッド電極はその内側に配置され、上記第１パッド電極と上記第２パッド電極との間に設けられ、上記基板と上記基板に装着された上記周辺回路用半導体チップとの隙間である接続部分に注入される封止材が上記第１パッド電極へ流出するのを防止する流出防止部を有する、
ことを特徴とする。
【０００５】
又、本発明の第２態様における固体撮像素子付半導体装置の製造方法は、対向する２つの側面の一方には第１パッド電極及び第２パッド電極を有し、他方には第３パッド電極を有し上記第１及び第２パッド電極と上記第３パッド電極とを電気的に接続した基板における上記第２パッド電極と、受光により電荷を転送する固体撮像素子に電気的に接続される周辺回路用半導体チップの電極形成面に形成された第２電極とをフリップチップ装着し、
上記周辺回路用半導体チップにおいて上記電極形成面に対向する電極非形成面と、上記固体撮像素子の非受光側側面とを対向させ、
上記周辺回路用半導体チップ及び上記固体撮像素子が上記基板に取り付けられた後、上記固体撮像素子において上記非受光側側面に対向する受光側側面に形成される第１電極と上記基板の上記第１パッド電極とを金属線にて電気的に接続する、
固体撮像素子付半導体装置の製造方法であって、
上記基板に上記周辺回路用半導体チップをフリップチップ装着した後、上記周辺回路用半導体チップと上記基板との接続部分へ封止材を塗布するとき該封止材が上記第１パッド電極まで流れるのを流出防止部にて防止しながら塗布を行う、
ここで上記第１パッド電極は上記基板の上記一方の側面の周縁部分に配置され、上記第２パッド電極はその内側に配置され、上記流出防止部は、上記第１パッド電極と上記第２パッド電極との間に設けられる、
ことを特徴とする。
【０００６】
【発明の実施の形態】
本発明の実施形態における固体撮像素子付半導体装置、及び該固体撮像素子付半導体装置の製造方法について図を参照しながら以下に説明する。尚、各図において同じ構成部分については同じ符号を付している。
本実施形態では固体撮像素子としてＣＣＤ型固体撮像素子を用い、図１に示すように本実施形態のＣＣＤ付半導体装置１０１は、大別して、多層基板１１０と、周辺回路用半導体チップ１１１と、ＣＣＤ型固体撮像素子１１２とを有する。キャリアと呼ばれるインターポーザとしての多層基板１１０は、図２又は図７に示すように、一辺が６ｍｍの方形状の平面形状にてなり、例えばセラミックや樹脂材料にてなる板材１２１を複数の層に積層して形成され、その厚み方向において対向する２つの側面１２２，１２３の内、一方の側面１２２には上記周辺回路用半導体チップ１１１をフリップチップ装着する第２パッド電極１２４、及び上記ＣＣＤ型固体撮像素子１１２の第２電極１３６と金属線１３７にて電気的に接続される第１パッド電極１２５が形成される。尚、本実施形態では、多層基板１１０の周囲に沿って第１パッド電極１２５を形成し、その内側に第２パッド電極１２４が形成されている。他方の側面１２３には、当該半導体装置１１０を例えばプリント基板に電気的に接続するための第３パッド電極１２６が形成されている。尚、第３パッド電極１２６としては、ＬＧＡ（ランドグリッドアレイ）タイプや、ＢＧＡ（ボールグリッドアレイ）タイプが使用可能である。第２パッド電極１２４及び第１パッド電極１２５と、第３パッド電極１２６とを電気的に接続するために、上記板材１２１には、ビア１２７が板材１２１の板厚方向や該板厚方向に直交する延在方向等に沿って形成されている。尚、図２では、図１に示すパッケージ部材１７３等の図示を省略している。
尚、上記「多層」とは、上記延在方向に沿って形成される上記ビア１２７が上記板厚方向に複数層に形成されていることを意味する。よって多層基板１１０は、必ずしも上記板材１２１が積層されているものに限定されず、ビア１２７が複数層に形成されている限り板材１２１は一枚から構成される場合もある。
このように本実施形態では、多層基板１１０を使用することで、上記第１パッド電極１２５は第３パッド電極１２６のいずれかに接続されるので、例えば図１３に示すように、半導体デバイス２０の厚み方向に直交する方向に延在する内部リード６を設ける必要はなくＣＣＤ付半導体装置の面積を縮小化することができる。尚、上記面積の縮小化を問題としないときには上記内部リード６を有する半導体装置の構造としてももちろん良い。図１３において、１は第１半導体チップ、２は第２半導体チップ、３はバンプ、４は金属線、５はアイランド、７，８はパッド電極、９は封止材である。
【０００７】
周辺回路用半導体チップ１１１及びＣＣＤ型固体撮像素子１１２は、本実施形態では、シリコンウエハ上に集積回路を形成したチップそのもの、いわゆるベアチップであるが、これに限定することなく本明細書にて使用する「半導体チップ」は集積回路を形成した上記ベアチップを封止してなる、いわゆるＣＳＰ（チップサイズパッケージ）のような構造までも含む概念である。
ＣＣＤ型固体撮像素子１１２は、従来から使用されているものであり、当該ＣＣＤ型固体撮像素子１１２の厚み方向における一側面である受光側側面１３５には集光用レンズ１７１を有する感光部１７２を設け受光により電荷を転送する。又、図７の（ｅ）に示すように、ＣＣＤ型固体撮像素子１１２は、一辺５ｍｍの方形状の平面形状にてなり、本実施形態では周辺回路用半導体チップ１１１とほぼ同等の面積を占める。又、上記受光側側面１３５には、上記多層基板１１０の上記第１パッド電極１２５に金属線１３７を介して電気的に接続される一若しくは複数の第１電極１３６が形成されている。
【０００８】
周辺回路用半導体チップ１１１は、上記多層基板１１０を介して上記ＣＣＤ型固体撮像素子１１２と電気的に接続されるチップであって、図１１及び図１２に示す、駆動回路１２、雑音低減回路１３、及びＤＳＰ１４の機能を１チップ上に集積したものであり、ＣＣＤ型固体撮像素子１１２の駆動及び出力される映像信号の処理等の動作を行う。このような周辺回路用半導体チップ１１１は、図７に示すように、一辺が５ｍｍの方形状の平面形状にてなり上記第１パッド電極１２５の内側に配置されるように多層基板１１０よりも小さい面積にてなる。周辺回路用半導体チップ１１１の厚み方向における一側面である電極形成面１２８には、一若しくは複数の第２電極１２９が形成されている。該第２電極１２９には、図７の（ａ）から（ｃ）に示すように、バンプ１３０が形成された後、銀を含む導電性ペースト１３１が転写される。このような周辺回路用半導体チップ１１１は、当該周辺回路用半導体チップ１１１に形成されている第２電極１２９に対応して多層基板１１０の側面１２２に形成されている上記第２パッド電極１２４と、上記導電性ペースト１３１を介して上記バンプ１３０との電気的接続を図り、多層基板１１０の側面１２２にフリップチップ装着される。又、該取り付け後、周辺回路用半導体チップ１１１と多層基板１１０の側面１２２との隙間には、図７の（ｃ）に示すように封止材注入ノズル１３２から封止材１３３が注入され上記隙間の封止が行われる。
【０００９】
このような周辺回路用半導体チップ１１１及びＣＣＤ型固体撮像素子１１２について、図７の（ｄ）に示すように、周辺回路用半導体チップ１１１において電極形成面１２８に対向する電極非形成面１３４と、ＣＣＤ型固体撮像素子１１２において受光側側面１３５に対向する非受光側側面１３８とを対向させて配置して接着剤１３９にて接着し、多層基板１１０にフリップチップ装着された周辺回路用半導体チップ１１１にＣＣＤ型固体撮像素子１１２が固定される。尚、上記第１電極１３６は上述のように又図７の（ｆ）に示すように金属線１３７にて上記第１パッド電極１２５に電気的に接続される。
周辺回路用半導体チップ１１１とＣＣＤ型固体撮像素子１１２との固定を本実施形態では上述のように接着剤１３９にて行ったが、これに限定されるものではなく、凹、凸部材による係合等による例えば機械的な接合にて行うこともできる。
【００１０】
金属線１３７にて上記第１電極１３６と上記第１パッド電極１２５との電気的接続が図られた後、該金属線１３７、周辺回路用半導体チップ１１１、及びＣＣＤ型固体撮像素子１１２を密閉するために、多層基板１１０の側面１２２上にはパッケージ部材１７３が被せられる。該パッケージ部材１７３において、ＣＣＤ型固体撮像素子１１２の受光側側面１３５に対向する壁部１７４は、ＩＲ回折格子を備えた透光可能な材料にて形成される。よって、光は上記壁部１７４のＩＲ回折格子を通過してＣＣＤ型固体撮像素子１１２の集光用レンズ１７１に入射し感光部１７２に到達する。尚、パッケージ部材１７３を被せた状態において、壁部１７４の内面とＣＣＤ型固体撮像素子１１２の受光側側面１３５との隙間１７５は、約１ｍｍである。
【００１１】
図７を参照して上述した当該ＣＣＤ付半導体装置１０１の製造方法において、従来のフリップチップ装着技術や、ワイヤボンディング技術を使用することができるので、従来の製造工程の途中に、例えば周辺回路用半導体チップ１１１上にＣＣＤ型固体撮像素子１１２を固定する工程等を組み込むことができる。よって、新たに製造工程を開発する必要がなく、コストアップを抑えることができる。
【００１２】
上述のように当該ＣＣＤ付半導体装置１０１によれば、ＣＣＤ型固体撮像素子１１２と、周辺回路用半導体チップ１１１とを多層基板１１０の厚み方向に沿って重ねたことで、図１０に示す従来のＣＣＤカメラモジュール１に比べて平面的に面積の縮小化を図ることができる。
又、ＣＣＤ型固体撮像素子１１２を周辺回路用半導体チップ１１１と平面的にほぼ同等の大きさとすることで、従来の内部リード６が不要である多層基板１１０との相乗効果により、従来に比べて回路の高集積化、及び面積の縮小化を図ることができる。即ち、周辺回路用半導体チップ１１１において、フリップチップ装着により周辺回路用半導体チップ１１１の第２電極１２９と多層基板１１０の第２パッド電極１２４とは電気的に接続される。一方、このような状態においてＣＣＤ型固体撮像素子１１２における電気的接続を図るためには、金属線１３７を介して第１電極１３６に電気的接続される多層基板１１０の第１パッド電極１２５は、周辺回路用半導体チップ１１１の占有領域の周縁部に配置することになる。このような状態において面積の縮小化を図るために、第１パッド電極１２５が形成されている多層基板１１０の側面１２２に対向する側面１２３に第３パッド電極１２６を形成し、多層基板１１０内に形成したビア１２７により上記第１パッド電極１２５と上記第３パッド電極１２６の一部とを電気的に接続した。このように構成することで、図１３に示すように内部リード６を設ける必要がなくなり、半導体装置全体の面積の縮小化を図ることができる。上述のように、周辺回路用半導体チップ１１１の電極非形成面１３４とＣＣＤ型固体撮像素子１１２の非受光側側面１３８とを対向させ、第１電極１３６と上記第１パッド電極１２５とを金属線１３７にて電気的接続を図ったことから、周辺回路用半導体チップ１１１と同等の大きさにてなるＣＣＤ型固体撮像素子１１２を使用することができ、回路の高集積化を図ることができる。
【００１３】
図７を参照した上述の説明では、多層基板１１０に周辺回路用半導体チップ１１１をフリップチップ装着した後に、該周辺回路用半導体チップ１１１上にＣＣＤ型固体撮像素子１１２を固定したが、この工程順に限定されるものではない。即ち、まず、周辺回路用半導体チップ１１１の電極非形成面１３４と、ＣＣＤ型固体撮像素子１１２の非受光側側面１３８とを接着剤１３９にて接着した後、周辺回路用半導体チップ１１１を多層基板１１０にフリップチップ装着してもよい。
【００１４】
上述のＣＣＤ付半導体装置１０１は、周辺回路用半導体チップ１１１がともに一つのチップから構成される場合であるが、これに限定されるものではない。即ち、図３に示すＣＣＤ付半導体装置１０２のように上記周辺回路用半導体チップを複数のチップ１５１，１５２にて構成することもできる。この場合、チップ１５１の厚み寸法ｔ１と、チップ１５２の厚み寸法ｔ２とを同寸法とすることで、これらのチップ１５１，１５２上に上記ＣＣＤ型固体撮像素子１１２を載置することができ、かつ該ＣＣＤ型固体撮像素子１１２は、個々のチップ１５１，１５２における大きさよりも大きいものを使用することができる。
【００１５】
又、上記ＣＣＤ付半導体装置１０２の場合、多層基板１１０にフリップチップ装着された例えば２つのチップ１５１及びチップ１５２について、上述のように封止材１３３にて上記隙間の封止が行われるが、図８に示すように２つのチップ１５１，１５２に挟まれた部分１５３に注入される封止材１３３によって、積み重ねられる上記ＣＣＤ型固体撮像素子１１２の固定をも行うこともできる。即ち、チップ１５１，１５２とＣＣＤ型固体撮像素子１１２とを接着剤１３９を用いて接着するのではなく、封止材１３３に上記接着剤１３９の作用をも兼ねされる。このようにすることで、封止材１３３の硬化、並びに接着剤１３９の塗布及び硬化の工程を一度に済ますことができ、製造時間の短縮を図ることができる。
【００１６】
又、図４に示すようなＣＣＤ付半導体装置１０３を構成することもできる。
ＣＣＤ付半導体装置１０３は、上述の例えばＣＣＤ付半導体装置１０１において、多層基板１１０の側面１２２に形成されている第１パッド電極１２５と、それに隣接する第２パッド電極１２４との間に、図９に詳しく示すような流出防止部１６０を設けている。流出防止部１６０は、例えばセラミック材にて形成したり、ガラス材をプリントして形成したり、シート材から形成したりする。上述のように周辺回路用半導体チップ１１１が多層基板１１０にフリップチップ装着された後、周辺回路用半導体チップ１１１の電極形成面１２８と多層基板１１０の側面１２２との間には封止材１３３が注入されるが、該封止材１３３が第１パッド電極１２５へ流れ出ないように、上記流出防止部１６０は、堰として作用し上記封止材１３３の流出を防止する。多層基板１１０の厚み方向に沿った流出防止部１６０の高さは、封止される周辺回路用半導体チップ１１１の大きさ、又は上記封止材１３３の使用量によって変動し、当然ながら封止材１３３が第１パッド電極１２５側へ溢れ出ないような高さに設定される。
このような流出防止部１６０を設けることで、封止材１３３が流れる領域を規定することができることから、第１パッド電極１２５の設置位置に余裕を持たせる必要がなくなり、多層基板１１０の平面面積を縮小することができ、よって半導体装置全体の面積の縮小化を図ることができる。又、封止材１３３が第１パッド電極１２５に付着し金属線１３７の接続を阻害するという現象の発生を抑えることもできる。
尚、図９では、多層基板１１０の長手方向に沿って第１パッド電極１２５が配列されていることから、流出防止部１６０も上記長手方向に沿って第１パッド電極１２５と第２パッド電極１２４との間に形成しているが、これに限定されるものではない。即ち、もし上記長手方向に直交方向に沿って、多層基板１１０に第１パッド電極１２５が形成されているときには、それに対応して、流出防止部１６０を形成する。よって、多層基板１１０上に方形状に流出防止部１６０が形成される場合もある。
【００１７】
又、流出防止部１６０は、上述のように多層基板１１０の側面１２２に突設されるタイプに限定されるものではない。即ち、図５に示すように、多層基板１６１の側面１２２に形成した第１パッド電極１２５と第２パッド電極１２４との間に、流出する封止材１３３を受け止める凹部にてなる流出防止部１６２を形成してもよい。尚、流出防止部１６２の深さは、封止される周辺回路用半導体チップ１１１の大きさ、又は上記封止材１３３の使用量によって変動し、当然ながら封止材１３３が第１パッド電極１２５側へ溢れ出ないような深さに設定される。
【００１８】
さらに又、図６に示すような流出防止部１６３を設けることもできる。流出防止部１６３は、多層基板１１０の側面１２２に形成される上記第１パッド電極１２５における、上記多層基板１１０の厚み方向に沿った厚みを大きくしたものであり、上記第１パッド電極としての機能をも兼ねる。該流出防止部１６３の厚みは、封止される周辺回路用半導体チップ１１１の大きさ、又は上記封止材１３３の使用量によって変動し、当然ながら封止材１３３が第１パッド電極１２５側へ溢れ出ないような高さに設定される。
【００１９】
尚、図５及び図６では、流出防止部１６３に主に関係する部分を図示しているので、パッケージ部材１７３等の図示は省略している。
又、上述した流出防止部１６０，１６２，１６３のいずれかを、図３に示すＣＣＤ付半導体装置１０２に適用することももちろん可能である。
【００２０】
又、上述の実施形態では、画質を向上させる点からＣＣＤ型固体撮像素子１１２を使用したが、画質を問題にしないときには、ＣＣＤ型固体撮像素子１１２に代えてＭＯＳ型固体撮像素子を用いて構成することもできる。
【００２１】
又、上述の実施形態では、周辺回路用半導体チップ１１１の第２電極１２９と、多層基板１１０の第２パッド電極１２４とはバンプ１３０及びペースト１３１を介して電気的接続を図っているが、これに限定されるものではない。例えば、金属粒を含む導電性ペーストを例えば上記第２電極１２９に塗布した後、第２電極１２９と第２パッド電極１２４とを圧接し上記金属粒を潰すことで第２電極１２９と第２パッド電極１２４との導通を図っても良い。
【００２２】
【発明の効果】
以上詳述したように本発明の第１態様の固体撮像素子付半導体装置、及び第２態様の固体撮像素子付半導体装置の製造方法によれば、基板と、周辺回路用半導体チップと、固体撮像素子とを備える。上記基板は、対向する一方の側面に上記周辺回路用半導体チップがフリップチップ装着される第２パッド電極及び上記固体撮像素子の第２電極と電気的に接続される第１パッド電極を有し、他方の側面に上記第２パッド電極及び上記第１パッド電極と電気的に接続される第３パッド電極を有する。よって、例えば上記基板の厚み方向に直交する平面方向に延在する、従来の内部リードは不要となり、半導体装置全体の面積を縮小することができる。さらに又、周辺回路用半導体チップ上に固体撮像素子を重ねて配置することによっても、半導体装置全体の面積を縮小することができる。又、周辺回路用半導体チップ上に固体撮像素子を重ねて配置することによって、当該固体撮像素子付半導体装置をワンパッケージにて構成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態におけるＣＣＤ付半導体装置の断面図である。
【図２】 図１に示す多層基板、及び該多層基板と周辺回路用半導体チップとの装着部分の拡大図である。
【図３】 図１に示すＣＣＤ付半導体装置の他の実施形態における断面図である。
【図４】 図１に示すＣＣＤ付半導体装置のさらに別の実施形態における断面図である。
【図５】 図５に示す流出防止部の他の実施形態を示す図である。
【図６】 図５に示す流出防止部の別の実施形態を示す図である。
【図７】 図１に示すＣＣＤ付半導体装置の製造方法を説明するための斜視図である。
【図８】 図３に示すＣＣＤ付半導体装置における周辺回路用半導体チップ部分の封止を行うときの状態を示す斜視図である。
【図９】 図４に示す流出防止部を示す斜視図である。
【図１０】 従来のＣＣＤ付半導体装置の構造を示す断面図である。
【図１１】 図１０に示すＣＣＤ付半導体装置の平面図である。
【図１２】 図１０に示すＣＣＤ付半導体装置の機能ブロック図である。
【図１３】 従来の半導体装置を示す断面図である。
【符号の説明】
１０１，１０２，１０３…半導体装置、
１１０…多層基板、１１１…周辺回路用半導体チップ、
１１２…ＣＣＤ型固体撮像素子、１２１…板材、１２２，１２３…側面、
１２４…第２パッド電極、１２５…第１パッド電極、
１２６…第３パッド電極、１２８…電極形成面、１２９…第２電極、
１３３…封止材、１３４…電極非形成面、
１３５…受光側側面、１３６…第１電極、１３７…金属線、
１３８…非受光側側面、１３９…接着剤、
１５１，１５２…チップ、
１６０，１６２，１６３…流出防止部。

Claims (7)

  1. 対向する２つの側面の一方には第１パッド電極及び第２パッド電極を有し、他方には第３パッド電極を有し、上記第１及び第２パッド電極と上記第３パッド電極とを電気的に接続した基板と、
    上記第１パッド電極と金属線を介して電気的に接続される第１電極を受光側側面に有する固体撮像素子と、
    上記固体撮像素子と電気的に接続される周辺回路用半導体チップであって、上記第２パッド電極にフリップチップ装着される第２電極を上記基板の上記一方の側面に対向して配置される電極形成面に有し、かつ上記固体撮像素子に対して当該周辺回路用半導体チップにおける上記電極形成面に対向する電極非形成面が上記固体撮像素子における上記受光側側面に対向する非受光側側面に対向して配置される周辺回路用半導体チップと、
    を備え、さらに、
    上記基板において、上記第１パッド電極は該基板の上記一方の側面の周縁部分に配置され上記第２パッド電極はその内側に配置され、上記第１パッド電極と上記第２パッド電極との間に設けられ、上記基板と上記基板に装着された上記周辺回路用半導体チップとの隙間である接続部分に注入される封止材が上記第１パッド電極へ流出するのを防止する流出防止部を有する、
    ことを特徴とする固体撮像素子付半導体装置。
  2. 上記固体撮像素子の上記受光側側面には集光用レンズが形成され、当該固体撮像素子及び上記周辺回路用半導体チップを覆い密閉しかつ上記集光用レンズへ光が入射可能なパッケージ部材を上記基板における上記一方の側面上に設けた、請求項１記載の固体撮像素子付半導体装置。
  3. 上記固体撮像素子の上記非受光側側面と上記周辺回路用半導体チップの上記電極非形成面とは接着剤にて固定される、請求項１又は２記載の固体撮像素子付半導体装置。
  4. 上記周辺回路用半導体チップは、複数の半導体チップから構成される、請求項１ないし３のいずれかに記載の固体撮像素子付半導体装置。
  5. 対向する２つの側面の一方には第１パッド電極及び第２パッド電極を有し、他方には第３パッド電極を有し、上記第１及び第２パッド電極と上記第３パッド電極とを電気的に接続した基板と、
    上記第１パッド電極と金属線を介して電気的に接続される第１電極を受光側側面に有する固体撮像素子と、
    上記固体撮像素子と電気的に接続される周辺回路用半導体チップであって、上記第２パッド電極にフリップチップ装着される第２電極を上記基板の上記一方の側面に対向して配置される電極形成面に有し、かつ上記固体撮像素子に対して当該周辺回路用半導体チップにおける上記電極形成面に対向する電極非形成面が上記固体撮像素子における上記受光側側面に対向する非受光側側面に対向して配置される周辺回路用半導体チップと、
    を備え、
    上記固体撮像素子の上記非受光側側面と上記周辺回路用半導体チップの上記電極非形成面とは接着剤にて固定され、
    上記固体撮像素子の上記受光側側面には集光用レンズが形成され、
    上記集光用レンズが形成された固体撮像素子を上記接着剤にて固定した上記周辺回路用半導体チップ、及び、該周辺回路用半導体チップを覆い密閉しかつ上記集光用レンズへ光が入射可能なパッケージ部材を、上記基板における上記一方の側面である同一面上に設けた
    ことを特徴とする固体撮像素子付半導体装置。
  6. 対向する２つの側面の一方には第１パッド電極及び第２パッド電極を有し、他方には第３パッド電極を有し上記第１及び第２パッド電極と上記第３パッド電極とを電気的に接続した基板における上記第２パッド電極と、受光により電荷を転送する固体撮像素子に電気的に接続される周辺回路用半導体チップの電極形成面に形成された第２電極とをフリップチップ装着し、
    上記周辺回路用半導体チップにおいて上記電極形成面に対向する電極非形成面と、上記固体撮像素子の非受光側側面とを対向させ、
    上記周辺回路用半導体チップ及び上記固体撮像素子が上記基板に取り付けられた後、上記固体撮像素子において上記非受光側側面に対向する受光側側面に形成される第１電極と上記基板の上記第１パッド電極とを金属線にて電気的に接続する、
    固体撮像素子付半導体装置の製造方法であって、
    上記基板に上記周辺回路用半導体チップをフリップチップ装着した後、上記周辺回路用半導体チップと上記基板との接続部分へ封止材を塗布するとき該封止材が上記第１パッド電極まで流れるのを流出防止部にて防止しながら塗布を行う、
    ここで上記第１パッド電極は上記基板の上記一方の側面の周縁部分に配置され、上記第２パッド電極はその内側に配置され、上記流出防止部は、上記第１パッド電極と上記第２パッド電極との間に設けられる、
    ことを特徴とする固体撮像素子付半導体装置の製造方法。
  7. 上記基板に上記周辺回路用半導体チップをフリップチップ装着した後に上記周辺回路用半導体チップに上記固体撮像素子を固定するとき、上記フリップチップ装着後、上記周辺回路用半導体チップと上記基板との接続部分への上記封止材の塗布により上記周辺回路用半導体チップと上記固体撮像素子との固定をも併せて行う、請求項６記載の固体撮像素子付半導体装置の製造方法。
JP06004298A 1998-03-11 1998-03-11 固体撮像素子付半導体装置及び該半導体装置の製造方法 Expired - Fee Related JP3877860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06004298A JP3877860B2 (ja) 1998-03-11 1998-03-11 固体撮像素子付半導体装置及び該半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06004298A JP3877860B2 (ja) 1998-03-11 1998-03-11 固体撮像素子付半導体装置及び該半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11261044A JPH11261044A (ja) 1999-09-24
JP3877860B2 true JP3877860B2 (ja) 2007-02-07

Family

ID=13130635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06004298A Expired - Fee Related JP3877860B2 (ja) 1998-03-11 1998-03-11 固体撮像素子付半導体装置及び該半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3877860B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800910B1 (fr) * 1999-11-04 2003-08-22 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
JP2001358997A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置
JP4727850B2 (ja) * 2001-06-21 2011-07-20 ローム株式会社 半導体電子部品
FR2827425B1 (fr) * 2001-07-13 2004-07-02 Kingpak Tech Inc Structure empilee d'un detecteur d'image et procede pour fabriquer celle-ci
JPWO2003012863A1 (ja) 2001-07-31 2004-12-09 株式会社ルネサステクノロジ 半導体装置及びその製造方法
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP4191954B2 (ja) * 2002-05-17 2008-12-03 富士フイルム株式会社 撮像素子実装構造および撮像装置
JP2004312570A (ja) * 2003-04-10 2004-11-04 Seiko Precision Inc 固体撮像装置
US7470893B2 (en) 2003-05-23 2008-12-30 Hamamatsu Photonics K.K. Photo-detection device
KR100998041B1 (ko) 2003-12-16 2010-12-03 삼성테크윈 주식회사 디지털 카메라 모듈
TWI296154B (en) 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP4170968B2 (ja) 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
JP2004207760A (ja) * 2004-04-09 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置
JP4565931B2 (ja) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4365844B2 (ja) * 2006-09-08 2009-11-18 三菱電機株式会社 荷電粒子線の線量分布測定装置
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
WO2010073520A1 (ja) 2008-12-26 2010-07-01 パナソニック株式会社 固体撮像デバイスおよびその製造方法
KR101018202B1 (ko) 2009-03-30 2011-02-28 삼성전기주식회사 카메라 모듈
JP5299106B2 (ja) * 2009-06-16 2013-09-25 大日本印刷株式会社 撮像素子モジュール
JP2013122937A (ja) * 2010-03-26 2013-06-20 Panasonic Corp 光学半導体装置
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP2024042371A (ja) * 2022-09-15 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
JPH11261044A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
JP3877860B2 (ja) 固体撮像素子付半導体装置及び該半導体装置の製造方法
US10026770B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US10008533B2 (en) Semiconductor package
US7202460B2 (en) Camera module for compact electronic equipments
US6882020B2 (en) Camera module
US7417293B2 (en) Image sensor packaging structure
US7411306B2 (en) Packaging structure and method of an image sensor module
US8476729B2 (en) Solid-state imaging device comprising through-electrode
JP3891678B2 (ja) 半導体装置
US20110174527A1 (en) Element mounting board, semiconductor module, semiconductor device, method for fabricating the element mounting board, and method for fabricating semiconductor device
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
JP2005012221A (ja) 固体撮像用半導体装置
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
US11393859B2 (en) Image sensor package
US20040234190A1 (en) Optical modules and method for manufacturing the same, and electronic devices
JP2001156249A (ja) 集積回路アセンブリ
WO2024053466A1 (ja) 半導体装置および電子機器
JP2004221876A (ja) 光モジュール及びその製造方法並びに電子機器
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
JP2003060180A (ja) 半導体装置
KR200285408Y1 (ko) Ｃｍｏｓ 카메라 시스템용 이미지 센서 장치
JP2003198990A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees