JP4565931B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4565931B2
JP4565931B2 JP2004245893A JP2004245893A JP4565931B2 JP 4565931 B2 JP4565931 B2 JP 4565931B2 JP 2004245893 A JP2004245893 A JP 2004245893A JP 2004245893 A JP2004245893 A JP 2004245893A JP 4565931 B2 JP4565931 B2 JP 4565931B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
chip
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004245893A
Other languages
English (en)
Other versions
JP2006066551A5 (ja
JP2006066551A (ja
Inventor
道昭 杉山
祐介 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004245893A priority Critical patent/JP4565931B2/ja
Publication of JP2006066551A publication Critical patent/JP2006066551A/ja
Publication of JP2006066551A5 publication Critical patent/JP2006066551A5/ja
Application granted granted Critical
Publication of JP4565931B2 publication Critical patent/JP4565931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
従来のチップ積層型の半導体装置（マルチチップモジュール）では、そのパッケージ基板の主面上に実装された３個のチップのうち、ＤＲＡＭ（Dynamic Random Access Memory) が形成されたチップおよびフラッシュメモリが形成されたチップは、それぞれＡｕバンプを介してパッケージ基板の配線と電気的に接続されており、さらに２個のチップの上には高速マイクロプロセッサが形成されたチップが実装され、このチップはＡｕワイヤを介してパッケージ基板のボンディングパッドと電気的に接続されている（例えば、特許文献１参照）。
国際公開番号ＷＯ ０２／１０３７９３ Ａ１号公報（図２）
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド（電極）の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
本発明者は、接着剤を配線基板上に先に塗布した状態でフリップチップ接続を行う技術について検討した結果、以下のような問題を見出した。
チップ積層型の半導体装置の配線基板では、チップ搭載領域の外側に上段の半導体チップとワイヤ接続を行うための複数のワイヤ接続用端子が設けられている。そこで、フリップチップ接続の際に半導体チップをその裏面側から加圧すると、接着剤が先に塗布されているため、半導体チップから接着剤がはみ出していき、その後、ワイヤ接続用端子まで到達してワイヤ接続用端子に付着する。これによって、ワイヤ接続用端子ではワイヤボンディングが行えなくなるという問題が起こる。
さらに、接着剤の半導体チップからのはみ出し量はコントロールが困難なため、半導体チップの端部からワイヤ接続用端子までの距離を短くすることができない。すなわち、ワイヤ接続用端子に接着剤が到達しないように半導体チップの端部から十分離れた領域にワイヤ接続用端子が配置されている。これにより、配線基板の大きさを小さくすることができずに、その結果、半導体装置の小型化を図れないことが問題となる。
なお、前記特許文献１（国際公開番号ＷＯ ０２／１０３７９３ Ａ１号公報）には、ワイヤ接続用端子とチップ実装領域の間に溝（ダム領域）が設けられた構造（前記特許文献１の図８）が記載されているが、この構造では、チップ実装領域の外側に溝が設けられているため、接着剤の半導体チップからのはみ出し量を確実に制御するのが困難であるとともに、ワイヤ接続用端子とチップ実装領域との間の距離を大きく取る必要があり、半導体装置の小型化を図ることが難しくなる。
本発明の目的は、ワイヤボンディングの接続信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、小型化を図ることができる半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、（ａ）平面形状が、互いに対向する第１辺と、前記第１辺と交差する方向に延在し、互いに対向する第２辺を有する四角形から成り、主面と、前記第１辺に沿って前記主面に形成された複数のフリップチップ用端子と、前記第２辺に沿って前記主面に形成された複数のワイヤ接続用端子と、前記複数のフリップチップ用端子及び前記複数のワイヤ接続用端子のそれぞれを露出するように前記主面上に形成された絶縁膜と、前記複数のワイヤ接続用端子よりも内側の領域において前記第２辺に沿って前記絶縁膜に形成された複数の溝部とを有する配線基板を準備する工程、（ｂ）主面と、前記主面に形成された複数の電極と、前記複数の電極のそれぞれに形成された複数の突起電極と、前記主面と反対側の裏面とを有する第１半導体チップを準備する工程、（ｃ）前記配線基板の主面において、中央部に接着剤を配置する工程、（ｄ）前記第１半導体チップの前記主面を前記配線基板の前記主面に対向させて、前記第１半導体チップを前記配線基板に搭載する工程、（ｅ）前記第１半導体チップの前記裏面を押圧し、前記配線基板の前記複数のフリップチップ用端子と前記第１半導体チップの前記複数の突起電極とを熱圧着によって接続する工程、（ｆ）前記複数の電極が形成された主面と、前記主面と反対側の裏面とを有する第２半導体チップを準備する工程、（ｇ）前記第２半導体チップの前記裏面が前記第１半導体チップの前記裏面と対向するように、前記第２半導体チップを前記第１半導体チップ上に搭載する工程、（ｈ）前記第２半導体チップの前記複数の電極と前記配線基板の前記複数のワイヤ接続用端子とをそれぞれ複数のワイヤで電気的に接続する工程、を含むものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
配線基板がその主面に絶縁膜の表面より凹んだ溝部を有しており、前記溝部が半導体チップの内側から外側にまたがるように半導体チップを配置して半導体チップの裏面を押圧してフリップチップ接続する際に、半導体チップの下部からはみ出ようとする接着剤を溝部に流れ込ませることができる。これにより、フリップチップ接続時に半導体チップの下部からはみ出そうとする接着剤の流速を溝部によって低減することができるとともに、溝部に接着剤を溜めることができ、接着剤を溝部に留まらせることができる。その結果、ワイヤ接続用端子に接着剤が付着することを防止でき、ワイヤ接続用端子におけるワイヤとの接続を確実に行うことができる。これにより、チップ積層型の半導体装置におけるワイヤボンディングの接続信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図２は本発明の実施の形態１の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図３は本発明の実施の形態１の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図４は図２に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図５は図４に示すＡ部の構造を示す拡大部分断面図、図６は本発明の実施の形態１の変形例の配線基板の配線パターンを示す平面図、図７は図６に示すＢ部の構造を示す拡大部分平面図、図８は図６に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図、図９は図６に示す変形例の配線基板を用いた半導体装置の製造方法における２段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
本実施の形態１の半導体装置の製造方法は、図２および図３に示すように、半導体チップ１が配線基板にフリップチップ接続される半導体装置の製造方法であり、本実施の形態１では、前記半導体装置の一例として、２つの半導体チップ１，２を積み重ねて搭載したチップ積層型のＳＩＰ（System In Package)１０を取り上げて説明する。
本実施の形態１のＳＩＰ１０は、１段めの半導体チップ１と、その上に積み重ねられた２段めの半導体チップ（他の半導体チップ）２とを有しており、１段めの半導体チップ１は、配線基板であるパッケージ基板５の主面５ａ上に金バンプ（突起電極）１ｄを介してフリップチップ接続され、また、２段めの半導体チップ２は、１段めの半導体チップ１の裏面１ｂ上に積層して搭載され、パッケージ基板５とワイヤボンディングによって電気的に接続されている。
すなわち、ＳＩＰ１０では、１段めの半導体チップ１は、パッケージ基板５上にフェイスダウン実装され、また、２段めの半導体チップ２は、１段めの半導体チップ１上にフェイスアップ実装されている。
なお、ＳＩＰ１０では、半導体チップ１，２のそれぞれの機能が、フリップチップ接続される１段めの半導体チップ１がメモリ回路を有したメモリチップであり、また、ワイヤボンディングされる２段めの半導体チップ２が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
次に、ＳＩＰ１０に用いられる図１に示す配線基板であるパッケージ基板５について説明する。
パッケージ基板５の主面５ａには、銅などからなる図６に示す複数の配線５ｃと、フリップチップ接続用の複数のフリップチップ用端子（端子）５ｅと、ワイヤボンディング用の複数のワイヤ接続用端子（端子）５ｆと、各配線５ｃの一部または全部を覆って絶縁する図４に示す絶縁膜であるソルダレジスト膜５ｈと、ソルダレジスト膜５ｈを開口させて形成した溝部５ｄとが形成されている。
なお、フリップチップ用端子５ｅは、パッケージ基板５の主面５ａ上において、１段めの半導体チップ１の主面１ａの電極であるパッド１ｃ（図４参照）の配列に対応して配置されている。半導体チップ１が、例えば、対向する２辺に沿ってパッド１ｃが配列されている場合、パッケージ基板５上のフリップチップ用端子５ｅもこれに応じて、図１に示すように向かい合って２列に配置されている。
また、ワイヤ接続用端子５ｆは、２段めの半導体チップ２の主面２ａの電極であるパッド２ｃ（図９参照）の配列に対応して、例えば、外周全体に配置されている。
また、本実施の形態１のＳＩＰ１０には、そのパッケージ基板５の主面５ａに、図１に示すような溝部５ｄが形成されている。溝部５ｄは、図５に示すようにソルダレジスト膜５ｈの表面より凹んでおり、１段めの半導体チップ１のフリップチップ接続時に半導体チップ１をその裏面１ｂ側から押圧した際に、半導体チップ１の下部に配置した接着剤（ＮＣＰ７）の半導体チップ１からのはみ出しを低減するものである。
すなわち、半導体チップ１を押圧した際に半導体チップ１とパッケージ基板５との間で外側に向かって拡散して半導体チップ１からはみ出そうとする接着剤を溝部５ｄに留まらせ、かつはみ出そうとする際の接着剤の流速を溝部５ｄで小さくして半導体チップ１からの接着剤のはみ出しを低減するものである。
したがって、溝部５ｄは、半導体チップ１の端部に沿って配置されていることが好ましい。さらに、溝部５ｄは、半導体チップ１のパッド１ｃが設けられていない箇所に対応して配置されていることが好ましい。すなわち、半導体チップ１のパッド１ｃが設けられていて基板側とフリップチップ接続する箇所では、フリップチップ接続用の突起電極である金バンプ１ｄや基板側のフリップチップ用端子５ｅが存在するため、接着剤のはみ出しをこの金バンプ１ｄやフリップチップ用端子５ｅによって防ぐことが可能である。したがって、溝部５ｄは、半導体チップ１のパッド１ｃが設けられていない箇所、もしくはパッド１ｃは設けられているが基板側とフリップチップ接続を行わない箇所に対応して配置されていることが好ましい。
本実施の形態１のＳＩＰ１０の場合、フリップチップ接続される１段めの半導体チップ１は、主面１ａの対向する２辺に沿ってパッド１ｃおよび金バンプ１ｄが配置されているため、この主面１ａの金バンプ１ｄが設けられていない対向する２辺の端部にそれぞれ対応して溝部５ｄが形成されている。
これにより、金バンプ１ｄが設けられている辺に対応する箇所では、金バンプ１ｄと基板側のフリップチップ用端子５ｅによって接着剤のはみ出しを抑えることができ、一方、金バンプ１ｄが設けられていない辺に対応する箇所では溝部５ｄによって接着剤のはみ出しを低減することができる。
ただし、溝部５ｄを形成する箇所としては、半導体チップ１の辺単位に限るものではなく、同一の辺に対応した箇所においても金バンプ１ｄの数が少ない場合等には、前記その辺に対応した箇所で、かつ金バンプ１ｄが配置されていない箇所に溝部５ｄを形成してもよい。
なお、溝部５ｄは、半導体チップ１の端部に沿って細長く形成され、図５に示すようにソルダレジスト膜５ｈを開口して形成されたものである。つまり、ソルダレジスト膜５ｈの開口部でもある。そこで、ＳＩＰ１０においては、半導体チップ１をパッケージ基板５に搭載した際に、溝部５ｄが半導体チップ１の内側と外側とにまたがるような位置および幅で形成されている。
これにより、フリップチップ接続時に、半導体チップ１をその裏面１ｂ側から押圧した際の半導体チップ１からの接着剤のはみ出しを低減することができる。
また、本実施の形態１のＳＩＰ１０には、そのパッケージ基板５に図１に示すように、第２溝部５ｇが形成されている。この第２溝部５ｇは、溝部５ｄと同様に、ソルダレジスト膜５ｈの表面より凹んで、かつソルダレジスト膜５ｈを開口して細長く形成されたものであり、溝部５ｄとフリップチップ用端子５ｅの外側で、かつワイヤ接続用端子５ｆの列より内側の領域に形成されており、フリップチップ接続時に、溝部５ｄ上や金バンプ１ｄ間の隙間を通過してはみ出した接着剤をワイヤ接続用端子５ｆに到達する前に確実に留まらせる２次的な溝である。
したがって、第２溝部５ｇは、ワイヤ接続用端子５ｆの配列に対応してその内側に形成されており、フリップチップ接続の際に溝部５ｄ上や金バンプ１ｄ間の隙間を通過してはみ出した接着剤を、第２溝部５ｇによってワイヤ接続用端子５ｆに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子５ｆに接着剤が付着することを防止できる。
なお、本実施の形態１の半導体装置の製造方法でフリップチップ接続の際に使用する接着剤は、例えば、異方性導電フィルム（ＡＣＦ（Anisotropic Conductive Film)）、非導電性の樹脂フィルム（ＮＣＦ（Non-Conductive Film)）、異方性導電ペースト（ＡＣＰ（Anisotropic Conductive Paste））もしくは非導電性の樹脂ペースト（ＮＣＰ（Non-Conductive Paste) ）などであるが、ペースト状の接着剤を用いた場合に、接着剤のはみ出しがより多い傾向にあるため、本実施の形態１のパッケージ基板５における溝部５ｄは、ペースト状の接着剤に対してより有効である。
次に、図２〜図５を用いて、本実施の形態１の半導体装置の製造方法について説明する。
まず、図２に示すステップＳ１に示す配線基板の準備を行う。
ここでは、図１に示すようなパッケージ基板５を準備する。パッケージ基板５の主面５ａには、フリップチップ接続される半導体チップ１のパッド（電極）１ｃの配列に対応して対向する２列に配置された複数のフリップチップ用端子５ｅが設けられており、さらに、このフリップチップ用端子５ｅ列と直角を成す方向に同じく対向する２列に細長い溝部５ｄが形成されている。
また、パッケージ基板５の主面５ａにはその外周部に複数のワイヤ接続用端子５ｆが全周に亘って形成されており、さらにその内側には第２溝部５ｇが形成されている。
なお、このワイヤ接続用端子５ｆは、半導体チップ１の上に積層して搭載される２段めの半導体チップ２とワイヤ６で接続するための端子である。
その後、図２のステップＳ２に示すように、半田塗布（はんだ塗布）を行う。すなわち、各フリップチップ用端子５ｅ上に迎え半田用の半田層４を形成する。これは、ＳＩＰ１０のパッケージ基板５における半導体チップ１とのフリップチップ接続については、金バンプ１ｄと半田とによる金−半田接続を行うため、各フリップチップ用端子５ｅ上に半田層４（半田プリコート）を形成する必要があるためである。
その後、図２のステップＳ３に示すように、ＮＣＰ（Non-Conductive Paste) 塗布を行う。すなわち、ステップＳ２の半田塗布工程の後、パッケージ基板５の主面５ａ上に非導電性の樹脂接着剤であるＮＣＰ７を配置する。なお、チップ固定用の接着剤としては、ＮＣＰ７に限らず、ＡＣＦやＮＣＦもしくはＡＣＰなどを用いてもよいが、ここではＮＣＰ７を用いる場合を一例として取り上げて説明する。
ＮＣＰ７は、ノズル１４からパッケージ基板５上に滴下させて供給する。その際、図１に示すようにパッケージ基板５の主面５ａ上において溝部５ｄの内側の領域にＮＣＰ７を塗布する。すなわち、それぞれ対向する２つの溝部５ｄ間およびフリップチップ用端子５ｅ列間にＮＣＰ７を塗布する。また、ノズル１４からＮＣＰ７を滴下する際には、２つの溝部５ｄ間およびフリップチップ用端子５ｅ列間の領域にほぼ均等にＮＣＰ７が塗布されるように、例えば、図１に示すように、滴下後形状が２つの十字形を４５°回転方向にずらして重ね合わせた形状となるように滴下する。ただし、ＮＣＰ７の滴下後形状は、図１に示す形状に限定されるものではない。
なお、チップ固定用の接着剤としてＡＣＦやＮＣＦなどのフィルム状の接着剤を用いる場合には、ステップＳ３のＮＣＰ塗布工程において、溝部５ｄより内側に前記フィルム状の接着剤を貼り付ける。
その後、図２のステップＳ４に示すチップ搭載を行う。ここでは、ＮＣＰ７を介してパッケージ基板５の主面５ａ上に半導体チップ１を配置する。その際、半導体チップ１の主面１ａをパッケージ基板５の主面５ａと対向させてフェイスダウンで半導体チップ１を配置する。
さらに、パッケージ基板５に形成された溝部５ｄが、図５に示すように、半導体チップ１の内側から外側にまたがるような位置に半導体チップ１を配置する。
その後、図２のステップＳ５に示す熱圧着を行う。ここでは、ステージ１７上のパッケージ基板５上に配置した半導体チップ１の上方から加圧ブロック１５によって熱と荷重を半導体チップ１に付与して熱圧着で半導体チップ１をパッケージ基板５に固着する。
その際、図４に示すように、半導体チップ１のパッド１ｃに接続された金バンプ１ｄと、これに対応するパッケージ基板５のフリップチップ用端子５ｅとを位置合わせして熱圧着し、これによって半導体チップ１上の金バンプ１ｄとフリップチップ用端子５ｅ上の図２に示す半田層４とが接続してフリップチップ接続が完了する。なお、図４に示すようにチップ下に配置されたＮＣＰ７は、熱圧着によって半導体チップ１の主面１ａ全体に広がり、各フリップチップ接続部を保護する。
ここで、本実施の形態１の半導体装置の製造方法では、パッケージ基板５の主面５ａに絶縁性のソルダレジスト膜５ｈの表面より凹んだ溝部５ｄが形成されており、さらにこの溝部５ｄが半導体チップ１の内側から外側にまたがるような位置に半導体チップ１を配置することにより、フリップチップ接続時に、半導体チップ１の裏面１ｂを押圧してＮＣＰ７が全体に広がった際に、半導体チップ１の下部から外部にはみ出ようとするＮＣＰ７を溝部５ｄに流れ込ませることができる。
これにより、フリップチップ接続時に、半導体チップ１の下部からはみ出そうとするＮＣＰ７の流速を溝部５ｄによって低減することができるとともに、溝部５ｄにＮＣＰ７を溜めることができ、その結果、ＮＣＰ７を溝部５ｄに留まらせることができる。
したがって、ＮＣＰ７は、チップ搭載領域の外側に配置されたワイヤ接続用端子５ｆまで到達しないため、ワイヤ接続用端子５ｆにＮＣＰ７が付着することを防止でき、ワイヤ接続用端子５ｆにおけるワイヤ６との接続を確実に行うことができる。
これにより、チップ積層型のＳＩＰ１０におけるワイヤボンディングの接続信頼性の向上を図ることができる。
また、パッケージ基板５の主面５ａに、半導体チップ１の内側と外側にまたがる溝部５ｄが形成されたことにより、ＮＣＰ７の半導体チップ１の下部からのはみ出し量を制御することができ、はみ出し量を低減することができる。
これにより、図５に示すようなＮＣＰ７の半導体チップ１からのはみ出し距離９を小さくすることが可能になり、したがって、ワイヤ接続用端子５ｆの配置位置をチップ搭載領域に近づける（中央寄りに配置する）ことができる。
したがって、パッケージ基板５の大きさを小さくすることができ、その結果、ＳＩＰ１０の小型化を図ることができる。
また、溝部５ｄの外側で、かつワイヤ接続用端子５ｆの列より内側の領域に第２溝部５ｇが形成されていることにより、フリップチップ接続の際に溝部５ｄ上や金バンプ１ｄ間の隙間を通過してはみ出したＮＣＰ７をワイヤ接続用端子５ｆに到達する前に確実に留まらせることができる。すなわち、溝部５ｄと合わせてその外側に第２溝部５ｇが形成されていることにより、はみ出したＮＣＰ７をワイヤ接続用端子５ｆに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子５ｆにＮＣＰ７が付着することを確実に防止できる。
１段めの半導体チップ１のフリップチップ接続完了後、半導体チップ１の裏面１ｂ上に他の半導体チップである２段めの半導体チップ２を積み重ねて搭載する。
その際、まず、図３のステップＳ６に示すように、多点式ノズル１６によって１段めの半導体チップ１の裏面１ｂ上にペースト材を塗布するペースト塗布を行う。
その後、ステップＳ７に示すように、半導体チップ１の裏面１ｂ上に２段めの半導体チップ２を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ２の主面２ａを上方に向けて半導体チップ２の裏面２ｂと半導体チップ１の裏面１ｂとを接続する。すなわち、半導体チップ２を半導体チップ１上にフェイスアップ実装する。
その後、ステップＳ８に示すワイヤボンディングを行う。すなわち、半導体チップ２のパッド２ｃ（図９参照）とパッケージ基板５のワイヤ接続用端子５ｆとを導電性のワイヤ（例えば、金線）６で接続する。本実施の形態１の半導体装置の製造方法では、ワイヤ接続用端子５ｆにＮＣＰ７が付着することを防止できるため、ワイヤ６とワイヤ接続用端子５ｆとを確実に接続することができる。
その後、ステップＳ９に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体１２を形成する。なお、封止体１２を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
その後、ステップＳ１０に示すボール付けを行う。ここでは、パッケージ基板５の裏面５ｂに外部端子となる複数の半田ボール１１を取り付ける。例えば、パッケージ基板５の裏面５ｂに、複数の半田ボール１１を格子状に配置する。これにより、ＳＩＰ１０の組み立て完了となる。
次に、図６〜図９に示す本実施の形態１の変形例について説明する。
図６は、変形例のパッケージ基板５を示すものであり、チップ積層型の半導体装置に用いられる基板である。図６に示すパッケージ基板５においても、その主面５ａに溝部５ｄと第２溝部５ｇが形成されている。図７の拡大図に示すように、この一例では溝部５ｄには配線５ｃが露出している。本実施の形態１の半導体装置の製造方法におけるパッケージ基板５の溝部５ｄは、ソルダレジスト膜５ｈから配線５ｃを露出させて他の導体部と電気的に接続させるためのものではなく、フリップチップ接続時のＮＣＰ７などの接着剤のはみ出しを低減させるための凹部であり、ソルダレジスト膜５ｈを開口して形成されたものである。
したがって、図７に示すように、溝部５ｄには配線５ｃが露出していてもよいし、また、露出していなくてもよい。つまり、溝部５ｄは、フリップチップ接続用の接着剤のはみ出しを防ぐための凹部である。
なお、図６に示すパッケージ基板５は、図８に示すようにメモリ用チップ８の実装が可能となっている。すなわち、１段めの半導体チップ１に隣接してメモリ用チップ８を実装することが可能になっており、半導体装置として大きなメモリ容量を必要とする場合にも対応可能になっている。メモリ用チップ８は、パッケージ基板５とワイヤ６によって電気的に接続されている。
また、図７、図８に示すように、パッケージ基板５には半導体チップ１の内側と外側にまたがるように２つの溝部５ｄが形成されており、さらにワイヤ接続用端子５ｆの列の内側に第２溝部５ｇが形成されている。
また、図９には、２段めの半導体チップ２がパッケージ基板５とワイヤ６によって接続された構造が示されており、図６に示すパッケージ基板５によって組み立てられる半導体装置には、３つのチップ（半導体チップ１，２およびメモリ用チップ８）が搭載されている。
例えば、半導体チップ１とメモリ用チップ８がメモリ回路を有したチップであり、また、半導体チップ２が制御回路を有したマイコンチップである。つまり、メモリ回路を有したチップ同士が横並びで搭載されている。
なお、図６に示すパッケージ基板５を用いた半導体装置においても、溝部５ｄと第２溝部５ｇが形成されているため、フリップチップ接続時の接着剤のはみ出しを低減することができる。
（実施の形態２）
図１０は本発明の実施の形態２の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図、図１１は図１０に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図１２は図１０に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図、図１３は図１０に示す半導体装置の組み立てにおける２段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図、図１４は図１０に示す半導体装置の組み立てにおける３段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
本実施の形態２では、図１０に示すような３つの半導体チップ１，２，３を積み重ねて搭載したチップ積層型のＳＩＰ１３の一例を取り上げて説明する。
ＳＩＰ１３は、１段めの半導体チップ１と、その上に積み重ねられた２段めの半導体チップ（他の半導体チップ）２と、さらにその上に積み重ねられた３段めの半導体チップ３を有しており、１段めの半導体チップ１は、配線基板であるパッケージ基板５の主面５ａ上に金バンプ１ｄを介してフリップチップ接続され、また、２段めの半導体チップ２は、１段めの半導体チップ１の裏面１ｂ上に積層して搭載され、かつパッケージ基板５とワイヤボンディングによって電気的に接続され、さらに、３段めの半導体チップ３は、２段めの半導体チップ２の主面２ａ上にその裏面３ｂを接続して搭載され、かつパッケージ基板５とワイヤボンディングによって電気的に接続されている。
すなわち、ＳＩＰ１３では、１段めの半導体チップ１は、パッケージ基板５上にフリップチップ接続によってフェイスダウン実装され、また、２段めの半導体チップ２は、１段めの半導体チップ１上にフェイスアップ実装され、さらに、３段めの半導体チップ３も２段めの半導体チップ２上にフェイスアップ実装されている。
なお、ＳＩＰ１３では、１段めの半導体チップ１と２段めの半導体チップ２がメモリ回路を有したメモリチップであり、さらに、３段めの半導体チップ３が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
ＳＩＰ１３に用いられるパッケージ基板５においても、半導体チップ１の内側と外側にまたがるように、図１１に示すように２つの溝部５ｄが形成されており、さらに溝部５ｄの外側で、かつワイヤ接続用端子５ｆの列の内側に第２溝部５ｇが形成されている。
これにより、本実施の形態２のＳＩＰ１３においても、溝部５ｄと第２溝部５ｇが形成されているため、図１２に示すように１段めの半導体チップ１のフリップチップ接続時の接着剤であるＮＣＰ７のはみ出しを低減することができる。
また、ＳＩＰ１３では、１段めの半導体チップ１と２段めの半導体チップ２がメモリ回路を有したメモリチップである。したがって、両チップとも比較的パッド数が少ないため、それぞれ主面１ａ，２ａにおいて対向する２辺に沿ってパッド１ｃおよびパッド２ｃ（図１３参照）が設けられている。なお、図１２に示すパッド１ｃは、半導体チップ１を透過して示したものであり、本来、半導体チップ１の上方からは見えないものである。
このような構造においては、相互の半導体チップ１，２のパッド列を９０°向きを変えて積層することが好ましい。すなわち、図１１および図１２に示す半導体チップ１のパッド列の方向に対して、図１３に示すように半導体チップ２のパッド列の方向を９０°変えて半導体チップ１上に配置する。
これにより、パッケージ基板５において半導体チップ１と半導体チップ２それぞれに対する配線５ｃ（図６参照）の引き出し方向が９０°変わるため、パッケージ基板５における配線５ｃの引きまわしを容易にすることができる。その際、図１１に示すように、２列に配置された複数のフリップチップ用端子５ｅと、これに９０°向きを変えて対向する２列に溝部５ｄが形成されていることにより、金バンプ１ｄや基板側のフリップチップ用端子５ｅが設けられた方向へのＮＣＰ７のはみ出しは、この金バンプ１ｄや基板側のフリップチップ用端子５ｅによって防ぐことができ、一方、これと９０°向きを変えた方向に対しては、溝部５ｄによってＮＣＰ７のはみ出しを防ぐことができる。
また、図１４には、３段めの半導体チップ３がその主面３ａを上方に向けて搭載され、さらに主面３ａのパッド３ｃとこれに対応するパッケージ基板５のワイヤ接続用端子５ｆとがそれぞれワイヤ６によって接続された構造が示されている。
なお、本実施の形態２の半導体装置の製造方法によって得られるその他の効果については、実施の形態１と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、パッケージ基板５に形成された溝部５ｄが半導体チップ１の内側と外側にまたがっている場合を説明したが、溝部５ｄは、必ずしも半導体チップ１の内側と外側にまたがっていなくてもよく、半導体チップ１の側面１ｅの下部もしくは半導体チップ１の端部の際に対応した箇所に形成されていてもよい。
また、第２溝部５ｇは、必ずしも形成されていなくてもよく、少なくとも溝部５ｄが形成されていればよい。
さらに、実施の形態１では、図２に示す組み立てにおいて、ステップＳ２としてフリップチップ用端子５ｅ上に半田層４を形成するはんだ塗布工程を説明したが、予めフリップチップ用端子５ｅ上に半田層４が形成されたパッケージ基板５を納入してそこから半導体装置の組み立てを開始してもよく、その場合ステップＳ２に示すはんだ塗布工程を省略することができる。
すなわち、本発明の半導体装置の製造方法は、予め各フリップチップ用端子５ｅ上に半田層４が形成されたパッケージ基板（配線基板）５を納品して準備し、このパッケージ基板５を使用してＳＩＰ１０などの半導体装置を組み立ててもよい。
また、実施の形態１，２では、半導体装置の一例としてＳＩＰ１０やＳＩＰ１３を取り上げて説明したが、前記半導体装置は、フリップチップ接続が行われて組み立てられる装置であれば、ＳＩＰ１０，１３以外のＢＧＡやＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
本発明は、半導体製造技術に好適である。
本発明の実施の形態１の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。 本発明の実施の形態１の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。 本発明の実施の形態１の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。 図２に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。 図４に示すＡ部の構造を示す拡大部分断面図である。 本発明の実施の形態１の変形例の配線基板の配線パターンを示す平面図である。 図６に示すＢ部の構造を示す拡大部分平面図である。 図６に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図である。 図６に示す変形例の配線基板を用いた半導体装置の製造方法における２段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。 本発明の実施の形態２の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図である。 図１０に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。 図１０に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図である。 図１０に示す半導体装置の組み立てにおける２段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。 図１０に示す半導体装置の組み立てにおける３段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
符号の説明
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ パッド（電極）
１ｄ 金バンプ（突起電極）
１ｅ 側面
２ 半導体チップ（他の半導体チップ）
２ａ 主面
２ｂ 裏面
２ｃ パッド（電極）
３ 半導体チップ
３ａ 主面
３ｂ 裏面
３ｃ パッド
４ 半田層
５ パッケージ基板（配線基板）
５ａ 主面
５ｂ 裏面
５ｃ 配線
５ｄ 溝部
５ｅ フリップチップ用端子（端子）
５ｆ ワイヤ接続用端子（端子）
５ｇ 第２溝部
５ｈ ソルダレジスト膜（絶縁膜）
６ ワイヤ
７ ＮＣＰ（接着剤）
８ メモリ用チップ
９ はみ出し距離
１０ ＳＩＰ（半導体装置）
１１ 半田ボール
１２ 封止体
１３ ＳＩＰ（半導体装置）
１４ ノズル
１５ 加圧ブロック
１６ 多点式ノズル
１７ ステージ

Claims (9)

  1. （ａ）平面形状が、互いに対向する第１辺と、前記第１辺と交差する方向に延在し、互いに対向する第２辺を有する四角形から成り、主面と、前記第１辺に沿って前記主面に形成された複数のフリップチップ用端子と、前記第２辺に沿って前記主面に形成された複数のワイヤ接続用端子と、前記複数のフリップチップ用端子及び前記複数のワイヤ接続用端子のそれぞれを露出するように前記主面上に形成された絶縁膜と、前記複数のワイヤ接続用端子よりも内側の領域において前記第２辺に沿って前記絶縁膜に形成された複数の溝部とを有する配線基板を準備する工程、
    （ｂ）主面と、前記主面に形成された複数の電極と、前記複数の電極のそれぞれに形成された複数の突起電極と、前記主面と反対側の裏面とを有する第１半導体チップを準備する工程、
    （ｃ）前記配線基板の主面において、中央部に接着剤を配置する工程、
    （ｄ）前記第１半導体チップの前記主面を前記配線基板の前記主面に対向させて、前記第１半導体チップを前記配線基板に搭載する工程、
    （ｅ）前記第１半導体チップの前記裏面を押圧し、前記配線基板の前記複数のフリップチップ用端子と前記第１半導体チップの前記複数の突起電極とを熱圧着によって接続する工程、
    （ｆ）前記複数の電極が形成された主面と、前記主面と反対側の裏面とを有する第２半導体チップを準備する工程、
    （ｇ）前記第２半導体チップの前記裏面が前記第１半導体チップの前記裏面と対向するように、前記第２半導体チップを前記第１半導体チップ上に搭載する工程、
    （ｈ）前記第２半導体チップの前記複数の電極と前記配線基板の前記複数のワイヤ接続用端子とをそれぞれ複数のワイヤで電気的に接続する工程、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｃ）工程では、前記配線基板の主面において、前記複数のフリップチップ用端子及び前記複数の溝部に囲まれた領域にペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記複数のフリップチップ用端子及び前記複数の溝部よりも外側で、前記複数のワイヤ接続用端子よりも内側には第２溝部が形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程では、平面形状が、互いに対向する第３辺と、前記第３辺と交差する方向に延在し、互いに対向する第４辺を有する四角形から成り、前記主面と、前記第３辺に沿って前記主面に形成された前記複数の電極と、前記複数の電極のそれぞれに形成された前記複数の突起電極と、前記主面と反対側の前記裏面とを有する前記第１半導体チップを準備することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、前記（ｄ）工程では、前記第１半導体チップの前記第４辺が前記溝部と平面的に重なるように、前記第１半導体チップの前記主面を前記配線基板の前記主面に対向させて、前記第１半導体チップを前記配線基板に搭載することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記（ｈ）工程の後、前記第１半導体チップ、前記第２半導体チップ、前記複数のワイヤを封止用樹脂により封止することを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記配線基板の前記主面は、前記複数の溝部のそれぞれから露出していることを特徴とする半導体装置の製造方法。
  8. （ａ）平面形状が、互いに対向する第１辺と、前記第１辺と交差する方向に延在し、互いに対向する第２辺を有する四角形から成り、主面と、前記第１辺のみに沿って前記主面に形成された複数のフリップチップ用端子と、前記第２辺に沿って前記主面に形成された複数のワイヤ接続用端子と、前記複数のフリップチップ用端子及び複数のワイヤ接続用端子のそれぞれを露出するように前記主面上に形成された絶縁膜と、前記複数のワイヤ接続用端子よりも内側の領域において前記第２辺のみに沿って前記絶縁膜に形成された複数の溝部とを有する配線基板を準備する工程、
    （ｂ）平面形状が、互いに対向する第３辺と、前記第３辺と交差する方向に延在し、互いに対向する第４辺を有する四角形から成り、主面と、前記第３辺のみに沿って前記主面に形成された複数の電極と、前記複数の電極のそれぞれに形成された複数の突起電極と、前記主面と反対側の裏面とを有する第１半導体チップを準備する工程、
    （ｃ）前記配線基板の主面において、中央部に接着剤を配置する工程、
    （ｄ）前記第１半導体チップの前記主面を前記配線基板の前記主面に対向させて、前記第１半導体チップを前記配線基板に搭載する工程、
    （ｅ）前記第１半導体チップの前記裏面を押圧し、前記配線基板の前記複数のフリップチップ用端子と前記第１半導体チップの前記複数の突起電極とを熱圧着によって接続する工程、
    （ｆ）前記複数の電極が形成された主面と、前記主面と反対側の裏面とを有する第２半導体チップを準備する工程、
    （ｇ）前記第２半導体チップの前記裏面が前記第１半導体チップの前記裏面と対向するように、前記第２半導体チップを前記第１半導体チップ上に搭載する工程、
    （ｈ）前記第２半導体チップの前記複数の電極と前記配線基板の前記複数のワイヤ接続用端子とをそれぞれ複数のワイヤで電気的に接続する工程、
    を含むことを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記（ｃ）工程で使用する前記接着剤は、ペースト状から成ることを特徴とする半導体装置の製造方法。
JP2004245893A 2004-08-25 2004-08-25 半導体装置の製造方法 Expired - Fee Related JP4565931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004245893A JP4565931B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004245893A JP4565931B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006066551A JP2006066551A (ja) 2006-03-09
JP2006066551A5 JP2006066551A5 (ja) 2007-09-27
JP4565931B2 true JP4565931B2 (ja) 2010-10-20

Family

ID=36112766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245893A Expired - Fee Related JP4565931B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4565931B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
JP6157206B2 (ja) * 2012-11-28 2017-07-05 学校法人早稲田大学 積層構造体の製造方法
JP2017123446A (ja) * 2016-01-08 2017-07-13 株式会社日立製作所 半導体装置および半導体パッケージ装置
KR102495911B1 (ko) * 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
WO2022264822A1 (ja) * 2021-06-14 2022-12-22 株式会社村田製作所 二次電池

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283478A (ja) * 1991-12-23 1993-10-29 Motorola Inc ポリマーアンダーフィルの拡張を制御した半導体デバイス組立体
JPH07122592A (ja) * 1993-10-27 1995-05-12 Fujitsu Ltd 半導体装置の製造方法並びにその方法に使用する接合樹脂及び樹脂形成装置
JPH08181166A (ja) * 1994-12-22 1996-07-12 Ibiden Co Ltd プリント配線板
JPH09120975A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装構造
JPH1098077A (ja) * 1996-09-20 1998-04-14 Ricoh Co Ltd 半導体装置の製造方法
JPH11186322A (ja) * 1997-10-16 1999-07-09 Fujitsu Ltd フリップチップ実装用基板及びフリップチップ実装構造
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11261044A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2000208544A (ja) * 1999-01-14 2000-07-28 Toshiba Corp ベアｉｃチップおよび半導体装置
JP2001230274A (ja) * 2000-02-14 2001-08-24 Fujitsu Ltd 実装基板及び実装方法
JP2001244384A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Works Ltd ベアチップ搭載プリント配線基板
JP2001267452A (ja) * 2000-03-16 2001-09-28 Hitachi Ltd 半導体装置
JP2002124538A (ja) * 2000-10-12 2002-04-26 Eastern Co Ltd 回路基板
JP2004063805A (ja) * 2002-07-29 2004-02-26 Sony Corp 半導体装置
JP2004349399A (ja) * 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2005011978A (ja) * 2003-06-19 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283478A (ja) * 1991-12-23 1993-10-29 Motorola Inc ポリマーアンダーフィルの拡張を制御した半導体デバイス組立体
JPH07122592A (ja) * 1993-10-27 1995-05-12 Fujitsu Ltd 半導体装置の製造方法並びにその方法に使用する接合樹脂及び樹脂形成装置
JPH08181166A (ja) * 1994-12-22 1996-07-12 Ibiden Co Ltd プリント配線板
JPH09120975A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装構造
JPH1098077A (ja) * 1996-09-20 1998-04-14 Ricoh Co Ltd 半導体装置の製造方法
JPH11186322A (ja) * 1997-10-16 1999-07-09 Fujitsu Ltd フリップチップ実装用基板及びフリップチップ実装構造
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11261044A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2000208544A (ja) * 1999-01-14 2000-07-28 Toshiba Corp ベアｉｃチップおよび半導体装置
JP2001230274A (ja) * 2000-02-14 2001-08-24 Fujitsu Ltd 実装基板及び実装方法
JP2001244384A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Works Ltd ベアチップ搭載プリント配線基板
JP2001267452A (ja) * 2000-03-16 2001-09-28 Hitachi Ltd 半導体装置
JP2002124538A (ja) * 2000-10-12 2002-04-26 Eastern Co Ltd 回路基板
JP2004063805A (ja) * 2002-07-29 2004-02-26 Sony Corp 半導体装置
JP2004349399A (ja) * 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2005011978A (ja) * 2003-06-19 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2006066551A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US9117684B1 (en) Semiconductor package having a plurality of input/output members
US6960827B2 (en) Semiconductor device and manufacturing method thereof
JP5095074B2 (ja) パッケージ積層構造
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
US20030166312A1 (en) Methods for assembly and packaging of flip chip configured dice with interposer
US20030189257A1 (en) Multi-chip module and methods
KR20150041029A (ko) Bva 인터포저
JPH09331000A (ja) 半導体パッケージ
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP4477966B2 (ja) 半導体装置の製造方法
JP2001223326A (ja) 半導体装置
JP2001077294A (ja) 半導体装置
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP4565931B2 (ja) 半導体装置の製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP4544784B2 (ja) 半導体スタックドパッケージ及びその製造方法
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP2004119550A (ja) 半導体装置およびその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP2002231856A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees