JP6157206B2 - 積層構造体の製造方法 - Google Patents
積層構造体の製造方法 Download PDFInfo
- Publication number
- JP6157206B2 JP6157206B2 JP2013100949A JP2013100949A JP6157206B2 JP 6157206 B2 JP6157206 B2 JP 6157206B2 JP 2013100949 A JP2013100949 A JP 2013100949A JP 2013100949 A JP2013100949 A JP 2013100949A JP 6157206 B2 JP6157206 B2 JP 6157206B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- uncured resin
- resin portion
- laminated structure
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
(1)全体構成
図1は、本実施形態に係る接合構造を適用した積層構造体の構成を示す。積層構造体は、2以上の構造体を積層した3次元構造を有する。本実施形態の場合、積層構造体は、第1構造体2と、第2構造体10とを積層して形成される。
上記のように構成された接合構造を用いた積層構造体1の製造方法について説明する。本実施形態に係る積層構造体1の接合構造においては、第1構造体2と、第2構造体10をそれぞれ形成し、最後に第1構造体2と第2構造体10とを接合する。まず、第1構造体2の製造方法について説明する。
本実施形態に係る接合構造41は、未硬化樹脂部表面11から表面7が突出している第1電極6を第2電極14に圧着させて変形させることにより未硬化樹脂部9と受容部16を接触させて接合する。これにより、接合構造41は、従来のように電極と絶縁層の表面を揃えた平坦な構造を用いずに第1電極6と第2電極14を接合することができるので、より確実に電極同士を接合することができる。
また、接合構造41は、未硬化樹脂部9を流動させ受容部16と一体化させて接着部8を形成することにより、熱硬化性樹脂同士で第1構造体2と第2構造体10を接合するので、接合強度をより大きくすることができる。
次に第2実施形態に係る接合構造について説明する。
図6は、本実施形態に係る接合構造を適用した積層構造体の構成を示す。積層構造体は、2以上の構造体を積層した3次元構造を有する。本実施形態の場合、積層構造体は、第1構造体42と、第2構造体53とを積層して形成される。
上記のように構成された接合構造を用いた積層構造体の製造方法について説明する。本実施形態に係る積層構造体の接合構造においては、上記第1実施形態と同様、第1構造体42と、第2構造体53をそれぞれ形成し、最後に第1構造体42と第2構造体53とを接合する。まず、第1構造体42の製造方法について説明する。
本実施形態に係る接合構造69は、未硬化樹脂部表面72から表面71が突出している第1電極46を第2電極57に圧着させて変形させることにより未硬化樹脂部47と受容部58を接触させて接合するので、上記第1実施形態と同様の効果を得ることができる。
次に上記のように構成された接合構造の特性について説明する。
(1−1)評価に用いた試料について
まず第1電極6及び第2電極14としてAuバンプをSi基板4,12上にそれぞれ作製した。Auバンプは、直径が10μm、ピッチ100μm、高さ1.85μm、縦横に30個、合計900個作製した。図10に作製した第1電極6及び第2電極14を示す。本実施例の場合、第1電極6及び第2電極14は、AuバンプがTi膜上に形成されている。本図Aは第1電極6及び第2電極14を形成したSi基板4,12の平面を撮影した光学顕微鏡像、本図Bは作製した第1電極6及び第2電極14の走査電子顕微鏡(SEM:Scanning Electron Microscope)像である。
図5に示した積層構造体1の製造段階における図5Aの工程に対応して、まず室温で2.8MPaで加圧しながら5秒間保持した。次いで、図5Bの工程に対応して加圧した状態を保持しながら第1加熱温度として150℃に加熱し、300秒間保持した。加熱・加圧されることにより第1電極6及び第2電極14が潰され未硬化樹脂部9表面と受容部16表面とが接触すると共に、未硬化樹脂部9は流動し、充填部19へ流れ込む。
図20は製造した積層構造体1の接合構造41における断面SEM像である。本図から第1電極6と第2電極14、並びに接着部8と受容部16が共に接合していることが確認できた。なお第1電極6及び第2電極14の界面に見られるボイド39は、第1電極6及び第2電極14の表面粗さに起因する。
dispersive X-ray spectrometry)結果を示し、図22Aは図19の118A、図22Bは図19の118Bにおける測定結果である。図22A,Bはそれぞれ縦軸がカウント数、横軸がエネルギー(keV)を示す。図22Bは第2電極14のバルクの部分の測定結果であるので、C(炭素)が検出されていない。また図22Aは第1電極6及び第2電極14の界面における測定結果であるが、図22Bと同様にCが検出されていないことから、第1電極6及び第2電極14の界面には熱硬化性樹脂の残渣がないことが確認できた。
本実施例に係る接合構造41を用いてTEG(評価用素子)を作製し、各接合構造41の導通試験を行ったところ、900個のすべての接合構造41において電気接続も確認でき、実測値と計算値を比較した結果良好な抵抗値が得られた。
(2−1)評価に用いた試料について
まず第1電極46及び第2電極57となるAuバンプを、絶縁層44,55としてのSiO2層、配線層45,56が形成されたSi基板43,58上にそれぞれ作製した。SiO2層44,55は、厚さが500nmである。配線層45,56は、Si基板43,58側からTi層(厚さ30nm)48,59、Cu層(厚さ500nm)49,50、Ni層(厚さ200nm)50,61、Au層(厚さ200nm)51,62を順に積層して形成した。Auバンプは、Si基板43,58側からTi層(厚さ30nm)、Au層(3.5μm)が積層されており、直径が10μm、ピッチ100μm、高さ3.5μm、縦横に30個、合計900個作製した。
図9に示した積層構造体70の製造段階における図9Aの工程に対応して、まず室温で2.7MPaで加圧しながら5秒間保持した。次いで、図9Bの工程に対応して加圧した状態を保持しながら第1加熱温度として150℃に加熱し、300秒間保持した。加熱・加圧されることにより、第1電極46及び第2電極47が潰され未硬化樹脂部表面72と受容部表面74とが接触すると共に、未硬化樹脂部47は流動する。
図34は製造した積層構造体70の接合構造69における断面SEM像である。また図35Aは第1電極46と第2電極57の界面における拡大図、図35Bは接着部68における拡大図である。図34及び図35から、第1電極46と第2電極57の界面Au同士が良好に接合しており、さらに未硬化樹脂部47と受容部58が一体となって接着部68が形成されていることが確認できた。
本実施例に係る接合構造69を用いてTEG(評価用素子)を作製し、各接合構造69の導通試験を行ったところ、900個のすべての接合構造69において電気接続も確認でき、実測値と計算値を比較した結果良好な抵抗値が得られた。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。
2 第1構造体
6 第1電極
8 接着部
9 未硬化樹脂部
10 第2構造体
14 第2電極
16 受容部
18 充填室
19 充填部
23 境界線
41 接合構造
Claims (5)
- 2以上の構造体を積層した3次元構造を有する積層構造体の製造方法において、
第1構造体に形成され、周囲が熱硬化性樹脂を定着させた未硬化樹脂部で囲まれ、当該未硬化樹脂部から表面が突出している第1電極と、
第2構造体に形成され、受容部で囲まれた第2電極と
を所定の加熱温度において接合する工程を備え、
前記接合する工程は前記第1電極と前記第2電極を圧着して変形させることにより、前記未硬化樹脂部と前記受容部を接触させる工程を含み、
前記接合する工程は、
前記第1電極と前記第2電極を圧着して室温で保持した後、
前記未硬化樹脂部が流動する第1加熱温度と、
流動した前記未硬化樹脂部が硬化する第2加熱温度と
からなる前記所定の加熱温度で順に圧着し、
さらに加圧せずに前記第2加熱温度で保持する
ことを特徴とする積層構造体の製造方法。 - 前記第1電極及び前記第2電極はCMPで研磨されていることを特徴とする請求項1記載の積層構造体の製造方法。
- 前記第2電極は、前記受容部に形成された充填室内に設けられていることを特徴とする請求項1記載の積層構造体の製造方法。
- 前記接合する工程において、前記未硬化樹脂部が流動し前記充填室と接着することを特徴とする請求項3記載の積層構造体の製造方法。
- 前記第1構造体は、
前記第1電極が形成された基板表面に熱硬化性樹脂を塗布する工程と、
前記熱硬化性樹脂を前記基板上に定着させる工程と、
前記第1電極上に定着した前記熱硬化性樹脂を除去する工程と
により、前記未硬化樹脂部が形成されることを特徴とする請求項1〜4のいずれか1項記載の積層構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100949A JP6157206B2 (ja) | 2012-11-28 | 2013-05-13 | 積層構造体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012259738 | 2012-11-28 | ||
JP2012259738 | 2012-11-28 | ||
JP2013100949A JP6157206B2 (ja) | 2012-11-28 | 2013-05-13 | 積層構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014130993A JP2014130993A (ja) | 2014-07-10 |
JP6157206B2 true JP6157206B2 (ja) | 2017-07-05 |
Family
ID=51409116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013100949A Active JP6157206B2 (ja) | 2012-11-28 | 2013-05-13 | 積層構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6157206B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162815A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社ジェイテクト | 半導体部品及び半導体部品の製造方法 |
CN110383440A (zh) * | 2017-02-17 | 2019-10-25 | 索尼半导体解决方案公司 | 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 |
KR102594248B1 (ko) * | 2017-11-17 | 2023-10-25 | 린텍 가부시키가이샤 | 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법 |
CN111357088B (zh) * | 2017-11-17 | 2024-05-14 | 琳得科株式会社 | 带第一保护膜的半导体芯片及其制造方法、及半导体芯片-第一保护膜层叠体的评价方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429339A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3715861B2 (ja) * | 2000-03-21 | 2005-11-16 | ローム株式会社 | 半導体装置の組立方法 |
JP3477486B2 (ja) * | 2001-09-13 | 2003-12-10 | 松下電器産業株式会社 | 電子部品の実装体の製造方法 |
JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2006332141A (ja) * | 2005-05-24 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US20070207592A1 (en) * | 2006-03-03 | 2007-09-06 | Lu James J | Wafer bonding of damascene-patterned metal/adhesive redistribution layers |
JP4768546B2 (ja) * | 2006-08-16 | 2011-09-07 | 富士通株式会社 | 半導体装置の製造方法 |
JP4983181B2 (ja) * | 2006-09-26 | 2012-07-25 | 富士通株式会社 | 半導体装置の製造方法 |
WO2009122867A1 (ja) * | 2008-03-31 | 2009-10-08 | 日本電気株式会社 | 半導体装置、複合回路装置及びそれらの製造方法 |
US8076177B2 (en) * | 2010-05-14 | 2011-12-13 | International Business Machines Corporation | Scalable transfer-join bonding lock-and-key structures |
JP2012099575A (ja) * | 2010-10-29 | 2012-05-24 | Toshiba Corp | チップオンチップ構造体およびその製造方法 |
-
2013
- 2013-05-13 JP JP2013100949A patent/JP6157206B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014130993A (ja) | 2014-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rao et al. | Development of high density fan out wafer level package (HD FOWLP) with multi-layer fine pitch RDL for mobile applications | |
US7170185B1 (en) | Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding | |
US8106495B2 (en) | Semiconductor apparatus and manufacturing method thereof | |
JP4534062B2 (ja) | 半導体装置 | |
KR100609334B1 (ko) | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 | |
US7977155B2 (en) | Wafer-level flip-chip assembly methods | |
US8541291B2 (en) | Thermo-compression bonded electrical interconnect structure and method | |
US8138020B2 (en) | Wafer level integrated interconnect decal and manufacturing method thereof | |
US20130037943A1 (en) | Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package | |
US20090072407A1 (en) | Thermo-compression bonded electrical interconnect structure and method | |
WO2005119776A1 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
JP6157206B2 (ja) | 積層構造体の製造方法 | |
WO2009122867A1 (ja) | 半導体装置、複合回路装置及びそれらの製造方法 | |
JP5090610B2 (ja) | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング | |
Asahi et al. | High productivity thermal compression bonding for 3D-IC | |
JP2014120773A (ja) | パッケージ構造及びパッケージ方法 | |
US20070102827A1 (en) | Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding | |
CN104851816A (zh) | 一种多芯片高密度封装方法 | |
Nimura et al. | Study on hybrid Au–underfill resin bonding method with lock-and-key structure for 3-D integration | |
Ohyama et al. | Hybrid bonding of Cu/Sn microbump and adhesive with silica filler for 3D interconnection of single micron pitch | |
Nimura et al. | Hybrid Au-adhesive bonding using planar adhesive structure for 3-D LSI | |
WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
Nonaka et al. | Low temperature touch down and suppressing filler trapping bonding process with a wafer level pre-applied underfilling film adhesive | |
JP5974991B2 (ja) | 半導体装置 | |
Nimura et al. | Hybrid Au-Au bonding technology using planar adhesive structure for 3D integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6157206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |