CN110383440A - 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 - Google Patents

半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 Download PDF

Info

Publication number
CN110383440A
CN110383440A CN201880011114.2A CN201880011114A CN110383440A CN 110383440 A CN110383440 A CN 110383440A CN 201880011114 A CN201880011114 A CN 201880011114A CN 110383440 A CN110383440 A CN 110383440A
Authority
CN
China
Prior art keywords
shaped
semiconductor element
chips
protrusion
wiring plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880011114.2A
Other languages
English (en)
Inventor
梅沢让
恒见大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Study On Half Way Of Thinking
Sony Semiconductor Solutions Corp
Original Assignee
A Study On Half Way Of Thinking
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Study On Half Way Of Thinking filed Critical A Study On Half Way Of Thinking
Publication of CN110383440A publication Critical patent/CN110383440A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体装置，包括布线板以及倒装安装在布线板上的芯片状半导体元件，其中，在芯片状半导体元件的面对布线板的一侧的表面上提供多个焊料凸块和多个包括绝缘材料的突起，并且芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被倒装安装在布线板上。

Description

半导体装置、芯片状半导体元件、配备有半导体装置的电子设 备以及制造半导体装置的方法
技术领域
本技术涉及半导体装置、芯片状半导体元件、设置有半导体装置的电子设备以及制造半导体装置的方法。
背景技术
随着电子设备的小型化和薄化，还需要包括具有许多端子的芯片状半导体元件的封装的小型化和薄化。因此，提出了通过使用焊料凸块等将芯片状半导体元件(下文中有时简称为芯片)连接到诸如插入板的布线板的倒装安装系统。
首先，描述使用所谓的毛细管底部填充系统的安装系统，其中芯片和布线板电连接，然后将液体状底部填充材料涂布到芯片的周边，并且允许底部填充材料使用毛细管作用渗透到布线板和芯片之间的间隙中。该安装系统中的基本工艺如图28A所示。
当在芯片和布线板之间进行焊料接合时，需要进行焊剂处理以去除金属表面上的氧化膜。然而，残余焊剂导致底部填充密封工艺的可靠性降低。因此，在接合芯片和布线板之后，执行清洁处理以去除残余焊剂。接下来，将液体状底部填充材料涂布到芯片的周边，并且允许底部填充材料使用毛细管作用渗透到布线板和芯片之间的间隙中。然后，对底部填充材料进行固化处理以固化和密封。例如，日本专利申请公开No.2007-324418和日本专利申请公开No.2008-270257公开了在芯片上形成与电极不同的突起，以防止电极之间的短路并改善毛细管底部填充系统对底部填充材料的流动性。
在毛细管底部填充系统中，允许底部填充材料使用毛细管作用渗透到布线板和芯片之间的间隙中。因此，如果间隙变窄或者布线板和芯片之间的接合部分变窄，则由于焊剂的残留等导致底部填充材料的润湿性劣化，并且抑制了底部填充材料的渗透。因此，在通过毛细管底部填充系统使用密封的情况下，缩小间距是有限的。此外，毛细管底部填充系统的密封工艺需要相对长的时间，并且还需要诸如清洁焊剂的工艺，因此存在难以通过缩短使用毛细管底部填充系统的安装系统中的生产工艺中的节拍时间(takt time)来提高生产率的问题。
为此，例如在日本专利申请公开No.2002-203874中公开了一种基于底部填充材料的先前涂布系统的安装系统，其中底部填充材料被预先涂布，然后芯片和布线板电连接。该安装系统中的基本工艺如图28B所示。
底部填充材料的先前涂布系统具有不需要对残留焊剂进行清洁处理的优点，并且即使布线板和芯片之间的间隙变窄或者布线板和芯片之间的接合部分变窄也可以进行密封。
引用列表
专利文献
专利文献1：日本专利申请特许公开No.2007-324418
专利文献2：日本专利申请特许公开No.2008-270257
专利文献3：日本专利申请特许公开No.2002-203874
发明内容
本发明要解决的技术问题
根据上述专利文献3中公开的技术，需要选择性地涂布底部填充材料或在布线板和芯片以高精度定位之后通过在加热下加压来安装芯片。然而，从提高生产率的观点来看，优选的是，可以在不需要选择性涂布底部填充材料和以高精度定位的情况下执行芯片安装。
此外，在底部填充材料的先前涂布系统中，在芯片安装工艺中，由于焊剂功能的减小作用等，空隙可能保留在底部填充材料中。然而，在上述专利文献3中公开的技术中，关于如何允许在芯片安装时残留在底部填充材料中的空隙逃逸到外部，仅提到了底部填充材料的粘度降低的影响。
因此，本公开的目的是设置半导体装置(其不需要选择性涂布底部填充材料或以高精度定位，并且可以进一步减少芯片安装时底部填充材料中的空隙)、设置有半导体装置的电子设备、半导体装置中使用的芯片状半导体元件、以及制造半导体装置的方法。
问题的解决方案
用于实现上述目的的根据本公开的第一方面的半导体装置是一种半导体装置，包括：
布线板；以及
倒装安装在布线板上的芯片状半导体元件，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起，并且
芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被倒装安装在布线板上。
用于实现上述目的的根据本公开的第一方面的芯片状半导体元件是一种倒装安装在布线板上的芯片状半导体元件，其中向布线板涂布底部填充材料，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起。
用于实现上述目的的根据本公开的第一方面的电子设备是一种设置有半导体装置的电子设备，该半导体装置包括布线板和倒装安装在布线板上的芯片状半导体元件，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起，并且
芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被倒装安装在布线板上。
用于实现上述目的的根据本公开的第一方面的制造半导体装置的方法是一种制造半导体装置的方法，包括：
将芯片状半导体元件布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后涂布回流处理以将芯片状半导体元件倒装安装在布线板上，其中芯片状半导体元件在面对布线板的一侧的表面上设置有多个焊料凸块和多个包括绝缘材料的突起。
本发明的有益效果
在用于本公开的半导体装置的芯片状半导体元件中，多个焊料凸块和多个包括绝缘材料的突起设置在面对布线板的一侧的表面上。然后，芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被安装。可以在不需要选择性涂布底部填充材料或以高精度定位的情况下执行芯片安装，因为可以通过自对准进行位置校正，而无需对单个芯片进行加热/加压处理。此外，芯片状半导体元件的突起之间的间隙在回流处理时用作气体流路，从而在芯片安装时可以减少底部填充材料的空隙。
附图说明
图1是用于说明根据本公开的第一方面的半导体装置的示意性分解透视图。
图2是用于说明根据本公开的第一方面的半导体装置的基本制造工艺的流程图。
图3A和3B是用于说明芯片状半导体元件的电极和突起的布置的示意性透视图。图3A示出了形成突起之前的状态，并且图3B示出了形成突起之后的状态。
图4是用于说明布线板的电极布置的示意性透视图。
图5是用于说明布线板的电极和先前涂布的底部填充材料层的布置的示意性透视图。
图6A至6E是用于说明制造半导体装置的工艺的示意性局部横截面图。
图7A至7C是用于说明图6E之后的制造半导体装置的工艺的示意性局部横截面图。
图8A至8D是用于说明制造半导体装置的工艺的示意性局部横截面图。
图9是用于说明根据第二实施例的芯片状半导体元件的结构的示意性平面图。
图10是用于说明根据第三实施例的芯片状半导体元件的结构的示意性平面图。
图11是用于说明根据第四实施例的芯片状半导体元件的结构的示意性平面图。
图12A和12B是用于说明根据第五实施例的芯片状半导体元件的结构的示意性平面图，其中图12A示出了电极的布置关系，并且图12B示出了突起的布置关系。
图13是用于说明根据第五实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
图14A和14B是用于说明根据第六实施例的芯片状半导体元件的结构的示意性平面图，其中图14A示出了电极的布置关系，并且图14B示出了突起的布置关系。
图15是用于说明根据第六实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
图16A和16B是用于说明根据第七实施例的芯片状半导体元件的结构的示意性平面图，其中图16A示出了电极的布置关系，并且图16B示出了突起的布置关系。
图17是用于说明根据第七实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
图18A和18B是用于说明根据第八实施例的芯片状半导体元件的结构的示意性平面图，其中图18A示出了电极的布置关系，并且图18B示出了突起的布置关系。
图19是用于说明根据第八实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
图20是用于说明根据第九实施例的半导体装置的结构的示意性平面图，该半导体装置设置有一对芯片状半导体元件。
图21A和21B是用于说明根据第九实施例的一对芯片状半导体元件之一的结构的示意性平面图，其中图21A示出了电极的布置关系，并且图21B示出了突起的布置关系。
图22A和22B是用于说明根据第九实施例的一对芯片状半导体元件中的另一个的结构的示意性平面图，其中图22A示出了电极的布置关系，并且图22B示出了突起的布置关系。
图23A和23B是用于说明根据第十实施例的制造半导体装置的工艺的示意性局部横截面图。
图24是用于说明根据第十一实施例的芯片状半导体元件的突出部分的结构的示意图。
图25A和25B是用于说明根据第十一实施例的芯片状半导体元件的突出部分的功能的示意图。
图26是第十二实施例的视图，是使用根据本公开的半导体装置的电子设备的示意性透视图。
图27是示出图26所示的电子设备的电路配置的示意框图。
图28A和28B是用于说明制造半导体装置的工艺的工艺流程图。
具体实施方式
在下文中，参考附图基于实施例描述本公开。本公开不限于这些实施例，并且实施例中的各种数值和材料是示例。在以下描述中，相同的附图标记用于相同的元件或具有相同功能的元件，并且不再重复描述。注意，描述按以下顺序给出。
1.根据本公开的半导体装置、芯片状半导体元件、设置有半导体装置的电子设备、以及制造半导体装置的方法的整体描述
2.第一实施例
3.第二实施例
4.第三实施例
5.第四实施例
6.第五实施例
7.第六实施例
8.第七实施例
9.第八实施例
10.第九实施例
11.第十实施例
12.第十一实施例
13.第十二实施例
14.其他
[根据本公开的半导体装置、芯片状半导体元件、设置有半导体装置的电子设备、以及制造半导体装置的方法的整体描述]
在根据本公开的半导体装置、根据本公开的电子设备中使用的半导体装置、以及通过根据本公开的制造半导体装置的方法制造的半导体装置(下文中，它们有时简称为本公开的半导体装置)中，芯片状半导体元件可以包括突起，该突起被形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
在包括上述优选配置的本公开的半导体装置中，芯片状半导体元件可以通过设置在布线板上的焊料凸块与设置在芯片状半导体元件上的焊料凸块通过回流处理进行的熔合而以相对于布线板定位的状态被安装。
在包括上述各种优选配置的本公开的半导体装置中，可以选择性地涂布底部填充材料或者可以将底部填充材料共同涂布到布线板。从提高生产率的观点来看，这优选地共同涂布到布线板。
在包括上述各种优选配置的本公开的半导体装置中，底部填充材料优选地具有焊剂功能。根据该配置，去除了与底部填充材料接触的金属表面上的氧化物，从而可以极好地执行通过回流处理进行的焊料凸块的熔合。
如上所述，根据本公开的芯片状半导体元件是倒装安装在布线板上的芯片状半导体元件，其中向布线板涂布底部填充材料。在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起。然后，可以实现这样的配置，其中突起形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
根据本公开的芯片状半导体元件和在本公开的半导体芯片中使用的芯片状半导体元件(下文中，它们有时简称为本公开的芯片状半导体元件)可具有形成为高于设置在芯片状半导体元件上的焊料凸块的突起、形成为与焊料凸块一样高的突起、或者形成为低于焊料凸块的突起。
在具有上述各种优选配置的本公开的芯片状半导体元件中，可以在突起被布置在芯片状半导体元件的表面上的区域中以恒定的密度设置突起。
或者，可以在突起被布置在芯片状半导体元件的表面上的区域中根据区域中的位置，以不同的密度设置突起。
在这种情况下，可以横跨布置突起的区域来设置相邻突起之间的间隙。或者，芯片状半导体元件的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
在具有上述各种优选配置的本公开的芯片状半导体元件中，可以在芯片状半导体元件的表面上设置相同形状的突起。
或者，可以在芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。在这种情况下，可以设置多种类型的不同高度的突起。
在具有上述各种优选配置的本公开的芯片状半导体元件中，突起可以形成为在形状上随着与芯片状半导体元件的表面的距离而更小。例如，突起可以具有截锥形状，其中芯片状半导体元件的一侧上的表面作为底表面，并且横截面形状随着与芯片状半导体元件的表面的距离而变小。在具有上述各种优选配置的本公开的芯片状半导体元件中，突起可以具有对称的形状或不对称的形状。
包括上述各种优选配置的根据本公开的半导体装置、芯片状半导体元件、设置有半导体装置的电子设备、以及制造半导体装置的方法(它们在下文中有时简称为本公开)中使用的布线板的形状和配置不受特别限制，只要在实现本公开时没有障碍即可。例如，一个芯片状半导体元件可以安装在一个布线板上，或者多个芯片状半导体元件可以安装在一个布线板上。此外，可以布置芯片状半导体元件和表面安装部件。
设置在本公开的芯片状半导体元件上的突起可以通过使用光刻技术(例如通过使用PI基光敏树脂、酚基光敏树脂、PBO基光敏树脂、BCB基光敏树脂或丙烯酸基光敏树脂进行暴露)形成。或者，这也可以通过使用聚酰胺基树脂或ABS基树脂通过使用3D打印机技术形成。而且，这也可以通过使用玻璃基材料进行蚀刻来形成。
将底部填充材料涂布到布线板的方法不受特别限制，只要在实现本公开时没有障碍即可。例如，这可以通过各种打印方法(例如旋涂法、喷涂法和印刷法)涂布。
在本公开中使用的底部填充材料的材料不受特别限制，只要在实现本公开时没有障碍即可。具体地，可以使用下述任何材料：其粘度降低到在回流处理时不会抑制自对准的程度，可以在回流处理之后对其进行固化处理。作为底部填充材料的材料，例如可以示出环氧基材料。例如，通过长时间加热使固化剂反应来固化热固化底部填充材料。回流时的加热时间短，固化反应轻微，并且粘度随温度的升高而降低。
本说明书中的各种条件不仅在它们被严格建立的情况下被满足，而且在它们基本上被建立的情况下也被满足。允许存在由设计或制造引起的各种变化。此外，以下描述中使用的附图是示意性的，并且未示出实际尺寸或比率。
<第一实施例>
第一实施例涉及根据本公开的第一方面的半导体装置、芯片状半导体元件和制造半导体装置的方法。
图1是用于说明根据本公开的第一方面的半导体装置的示意性分解透视图。
注意，为了便于图示和说明，在图1中，夸大地示出了设置在芯片状半导体元件10和布线板20上的电极、突起等。此外，为了便于说明，尽管描述了一个芯片状半导体元件安装在一个布线板上，但是本公开不限于此。
半导体装置1设置有布线板20和倒装安装在布线板20上的芯片状半导体元件10。在芯片状半导体元件10的面对布线板20的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起。
芯片状半导体元件10被布置成在具有粘度随温度升高而降低的特性的底部填充材料22被涂布到布线板20的状态下通过底部填充材料22面对布线板，然后经受回流处理，使得被倒装安装在布线板20上。
芯片状半导体元件10包括突起，该突起形成为使得在芯片状半导体元件10被倒装安装的状态下其尖端不到达布线板20。然后，芯片状半导体元件10通过设置在布线板20上的焊料凸块与设置在芯片状半导体元件10上的焊料凸块通过回流处理进行的熔合而以相对于布线板20定位的状态安装。
描述半导体装置1的基本制造工艺。
图2是用于说明根据本公开的第一方面的半导体装置的基本制造工艺的工艺流程图。
如图2所示，底部填充材料22被共同涂布到布线板20(例如，参见后面描述的图5)。芯片状半导体元件10被布置成经由底部填充材料22面对布线板20。注意，此时，以可以执行自对准的精度布置芯片状半导体元件10就足够了。换句话说，不需要以使得布线板20和芯片状半导体元件10的电极正好彼此相对的高精度进行定位。接下来，进行共同回流处理。如后面将参考之后所述的图6和图7详细描述的，在回流处理期间发生焊料接合的自对准，并且芯片状半导体元件10以相对于布线板20定位的状态安装。之后，对底部填充材料22执行固化处理，并且半导体装置1完成。
如上所述，在芯片状半导体元件10的面对布线板20的一侧的表面上设置多个焊料凸块和包括绝缘材料的多个凸起。将详细描述倒装安装前的芯片状半导体元件10。
图3A和3B是用于说明芯片状半导体元件10的电极和突起的布置的示意性透视图。图3A示出了形成突起之前的状态，并且图3B示出了形成突起之后的状态。
在图中所示的示例中，沿矩形芯片状半导体元件10的每一侧以预定间隔设置焊料凸块11(参见图3A)。在该状态下的芯片状半导体元件10上，使用例如光刻技术在由焊料凸块11围绕的区域内部形成多个包括绝缘材料的突起12(参见图3B)。
在图中所示的示例中，突起12被形成为在形状上随着与芯片状半导体元件10的表面的距离而更小，并且具有对称的形状。突起12具有下述功能：通过毛细管作用将预先涂布到布线板20的底部填充材料22吸收到芯片状半导体元件的一侧以填充它。突起12被形成为高于焊料凸块11。
接下来，描述倒装安装之前的布线板20。
图4是用于说明布线板的电极布置的示意性透视图。图5是用于说明布线板的电极和先前涂布的底部填充材料层的布置的示意性透视图。
布线板20的面对芯片状半导体元件10的部分由附图标记20A表示。注意，在以下描述中，由附图标记20A表示的部分有时简称为面对部分20A。面对部分20A基本上是矩形的，在其上沿每一侧形成焊料凸块21，以对应于芯片状半导体元件10(参见图4)。在该状态下将底部填充材料22共同涂布到布线板20(参见图5)。
上面描述了半导体装置1的轮廓。随后，参考附图详细描述制造半导体装置1的方法。
本公开的制造半导体装置的方法包括下述工艺：将芯片状半导体元件10布置成在具有粘度随温度升高而降低的特性的底部填充材料22被涂布到布线板20的状态下通过底部填充材料22面对布线板20，然后涂布回流处理以将芯片状半导体元件10倒装安装在布线板20上，其中芯片状半导体元件10在面对布线板20的一侧的表面上设置有多个焊料凸块11和多个包括绝缘材料的突起12。
图6A至6E是用于说明制造半导体装置的工艺的示意性局部横截面图。图7A至7C是用于说明图6E之后的制造半导体装置的工艺的示意性局部横截面图。为了便于说明，在附图中，仅面对部分20A的一部分被示出为布线板。此外，以简化的方式示出了每个部件的形状等。
[工艺-100](参见图6A和6B)
准备芯片状半导体元件10，并且在其上形成作为电极的焊料凸块11(参照图6A)。接下来，使用例如光刻技术在由焊料凸块11围绕的区域内部形成多个包括绝缘材料的突起12(参见图6B)。
[工艺-110](参见图6C和6D)
准备布线板20，并且在面对部分20A上形成作为电极的焊料凸块21(参见图6C)。接下来，将底部填充材料22共同涂布到包括面对部分20A的整个表面上(参见图6D)。
如上所述，底部填充材料22被共同涂布到布线板20。不必将其选择性地涂布到面对部分20A。此外，在应用中使用具有焊剂功能的底部填充材料22。
[工艺-120](参见图6E)
之后，芯片状半导体元件10被布置成经由底部填充材料22面对布线板20。
[工艺-130](参见图7A和7B)
接下来，执行回流处理。
当底部填充材料22的粘度随着温度的升高而降低时，芯片状半导体元件10的突起12通过毛细管作用吸收底部填充材料22(参见图7A)。处于流动状态的底部填充材料由附图标记22A表示。
随后，芯片状半导体元件10和布线板20的焊料凸块11和21熔合以彼此吸引(参见图7B)。结果，发生自对准，并且芯片状半导体元件10相对于布线板20定位。因此，即使在[工艺-120]中芯片状半导体元件10的布置中仍然存在轻微偏差，也不会发生定位问题。
此外，由于芯片状半导体元件10通过焊料凸块11和21的熔合进一步下沉，因此促进了芯片状半导体元件10和布线板20之间的底部填充材料22A的填充。芯片状半导体元件10的突起之间的间隙成为底部填充材料22A的填充工艺中的气体流动路径。因此，可以减少芯片安装时底部填充材料22的空隙。可以通过突起12的设计来控制回流处理中的底部填充材料22A的吸收量和到达高度。
如果在底部填充材料22A的填充工艺中突起12的尖端到达布线板20，则抑制了由于焊料凸块11和21的熔合引起的自对准效果。因此，突起12被形成为使得在芯片状半导体元件10被倒装安装的状态下尖端不到达布线板20。注意，在一些情况下，用于设置其尖端到达布线板20的间隙间隔等的突起可以进一步被包括在不抑制自对准效果的范围内。
[工艺-140](参见图7C)
接下来，执行底部填充材料22A的固化处理。作为固化处理，可以根据底部填充材料的类型适当地选择优选的方法。固化后的底部填充材料由附图标记22B表示。结果，可以获得这样的半导体装置1：其中芯片状半导体元件10安装在布线板20上。
本公开的制造方法是预先涂布底部填充材料的方法，并且密封所需的节拍时间短于毛细管底部填充系统中的节拍时间。此外，在本公开的制造方法中，在安装芯片时不必对各个芯片涂布压力和热量。然后，由于表现出通过焊料接合的自对准，因此放松了布置芯片状半导体元件时的定位精度。因此，根据本公开的制造方法，可以简化工艺，并且可以显著缩短节拍时间和提前期。
注意，尽管在上面的描述中突起12被形成为高于焊料凸块11，但是本发明不限于此。例如，突起12可以与焊料凸块11一样高，或者突起12可以低于焊料凸块11。图8中示出了在突起12被制造为低于焊料凸块11的情况下的工艺图。
图8A对应于图6E。由于突起12低于焊料凸块11，因此焊料凸块11比突起12更早地与底部填充材料22接触。
图8B对应于图7A，并且图8C对应于图7B。当通过回流处理降低底部填充材料22的粘度时，首先通过焊料凸块11吸收树脂(参见图8B)，然后树脂也被突出部分12吸收(参见图8C)。
图8D对应于图7C。通过在回流处理之后执行固化处理，可以获得这样的半导体装置1：其中芯片状半导体元件10安装在布线板20上。
<第二实施例>
第二实施例涉及根据本公开的第一方面的芯片状半导体元件。
图9是用于说明根据第二实施例的芯片状半导体元件的结构的示意性平面图。
在根据第二实施例的芯片状半导体元件10中，沿着芯片状半导体元件10的外周的每一侧连续布置焊料凸块11。然后，在突起被布置在芯片状半导体元件10的表面上的区域(更具体地，由焊料凸块围绕的区域)中以恒定的密度设置突起12。
在这种配置中，在芯片状半导体元件10的表面上以相同的间距均匀地布置相同形状的突起12。突起12可以通过使用例如光刻技术形成，其中涂布光敏绝缘树脂材料，然后使用其上绘制了必要图案的光掩模进行暴露，然后执行显影工艺。
<第三实施例>
第三实施例还涉及根据本公开的第一方面的芯片状半导体元件。在第二实施例中，在布置突起的区域中以恒定的密度设置突起。另一方面，在第三实施例中，根据区域中的位置以不同的密度设置突起。
图10是用于说明根据第三实施例的芯片状半导体元件的结构的示意性平面图。
在第三实施例中，沿着芯片状半导体元件10的外周的每一侧连续布置焊料凸块11，并且在突起被布置在芯片状半导体元件10的表面上的区域中设置突起12。
然而，在第三实施例中，由焊料凸块11围绕的区域被分成多个块。然后，在块之间设置间隙13。在每个块中，以相同的间距均匀地布置相同形状的突起12。间隙13被设置为比块中的突起之间的间隙宽。在该结构中，横跨布置突起的区域布置相邻突起之间的间隙13。当安装芯片状半导体元件10时，间隙13用作气体流动路径，从而当安装芯片状半导体元件10时，可以有效地减小底部填充材料的空隙。
[第四实施例]
第四实施例是第三实施例的变形。在第三实施例中，在每个块中以相同的间距均匀地布置相同形状的突起。第四实施例与该布置的主要不同之处在于，设置了多种类型的具有不同形状的突起。
图11是用于说明根据第四实施例的芯片状半导体元件的结构的示意性平面图。
在第四实施例中，沿着芯片状半导体元件10的外周的每一侧连续布置焊料凸块11，并且在突起被布置在芯片状半导体元件10的表面上的区域中设置突起。然后，由焊料凸块11围绕的区域被分成多个块。然后，在块之间设置间隙13。
在芯片状半导体元件10的周边附近的块中，例如，布置类似于图10中所示的突起12的突起12A。另一方面，在芯片状半导体元件10的中心附近的块中，布置有具有较大直径的突起12B。突起12B也被形成为在形状上随着与芯片状半导体元件10的表面的距离而更小，并且是对称的。注意，突起12A和突起12B可以处于相同的高度或不同的高度。
如在第三实施例中那样，间隙13被设置为比块中的突起之间的间隙宽。如在第三实施例中那样，由于间隙13在安装芯片状半导体元件时用作气体流动路径，所以可以有效地减小安装芯片状半导体元件时底部填充材料的空隙。
[第五实施例]
第五实施例还涉及根据本公开的第一方面的芯片状半导体元件。
图12A和12B是用于说明根据第五实施例的芯片状半导体元件的结构的示意性平面图，其中图12A示出了电极的布置关系，并且图12B示出了突起的布置关系。图13是用于说明根据第五实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
在第二至第四实施例中，沿着芯片状半导体元件的外周的每一侧连续布置焊料凸块。另一方面，在第五实施例中，在芯片状半导体元件10的表面上以矩阵图案布置焊料凸块11。然后，布置突起以填充突起被布置在芯片状半导体元件10的表面上的区域(更具体地，未布置焊料凸块的区域)中的焊料凸块之间的空间。
在突起被布置在芯片状半导体元件10的表面上的区域中，根据区域中的位置以不同的密度设置突起。然后，在芯片状半导体元件10的表面上设置多种类型的具有不同形状的突起，并且芯片状半导体元件10的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
在图中所示的示例中，芯片状半导体元件10的表面被分成四个块。然后，基本上，配置成使得大尺寸突起12B以高密度布置在芯片状半导体元件10的中心附近的区域中，并且小尺寸突起12A以低密度布置为距芯片状半导体元件10的中心有一定距离。
[第六实施例]
第六实施例是第五实施例的变形。在第五实施例中，在芯片状半导体元件的表面上以矩阵图案布置焊料凸块。第六实施例与这种布置的不同之处在于，部分地未布置焊料凸块，而是形成突起。
图14A和14B是用于说明根据第六实施例的芯片状半导体元件的结构的示意性平面图，其中图14A示出了电极的布置关系，并且图14B示出了突起的布置关系。图15是用于说明根据第六实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
在第六实施例中，在由附图标记13表示的区域中没有布置焊料凸块11。突起12A和12B被布置成填充区域13。
[第七实施例]
第七实施例是第六实施例的变形。
图16A和16B是用于说明根据第七实施例的芯片状半导体元件的结构的示意性平面图，其中图16A示出了电极的布置关系，并且图16B示出了突起的布置关系。图17是用于说明根据第七实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
在第七实施例中，在没有布置焊料凸块11的区域13中，形成突起12C，突起12C被形成为与平面形状一致。
[第八实施例]
第八实施例还涉及根据本公开的第一方面的芯片状半导体元件。
图18A和18B是用于说明根据第八实施例的芯片状半导体元件的结构的示意性平面图，其中图18A示出了电极的布置关系，并且图18B示出了突起的布置关系。图19是用于说明根据第八实施例的芯片状半导体元件的结构的示意性平面图，其示出了电极和突起的布置关系。
在第一实施例中，参照图8A至8D描述在突起低于焊料凸块的情况下的工艺。在这种情况下，由于焊料凸块比凸起更早地与底部填充材料接触，所以优选的是布置焊料凸块等以确保通向芯片外部的通道。
在根据第八实施例的芯片状半导体元件10中，沿着芯片状半导体元件10的外周的每一侧布置焊料凸块11。然而，为了在芯片状半导体元件10的右侧和左侧的四个角和中央部分处确保通向芯片外部的通道，在这些部分中按间隔布置焊料凸块11。
然后，布置突起12C、12D和12E，以便在突起被布置在芯片状半导体元件10的表面上的区域(更具体地，由焊料凸块围绕的区域)中确保通向芯片外部的流动路径。
根据该配置，即使在回流时较早地使焊料凸块11与底部填充材料22接触，也能确保从芯片状半导体元件10的中心通向芯片外部的通道，这样可以有效地减小空隙。
[第九实施例]
第九实施例涉及根据本公开的第一方面的半导体装置和芯片状半导体元件。
在第一实施例中，描述了通过在布线板上安装一个芯片状半导体元件来形成半导体装置。另一方面，第九实施例的半导体装置具有所谓的多芯片配置。
图20是用于说明根据第九实施例的半导体装置的结构的示意性平面图，该半导体装置设置有一对芯片状半导体元件。
根据第九实施例的半导体装置1A是具有通过在布线板上安装芯片状半导体元件10A和10B而形成的多芯片配置的半导体装置。注意，在图20中，未示出布线板。
图21A和21B是用于说明根据第九实施例的一对芯片状半导体元件之一的结构的示意性平面图，其中图21A示出了电极的布置关系，并且图21B示出了突起的布置关系。
在一个芯片状半导体元件10A中，与第五实施例中一样，在芯片状半导体元件10A的表面上以矩阵图案布置焊料凸块11。然后，布置突起12A和12B，以在突起被布置在芯片状半导体元件10A的表面上的区域(更具体地，其上未布置焊料凸块的区域)中填充焊料凸块之间的空间。
图22A和22B是用于说明根据第九实施例的一对芯片状半导体元件中的另一个的结构的示意性平面图，其中图22A示出了电极的布置关系，并且图22B示出了突起的布置关系。
在另一个芯片状半导体元件10B中，与第六实施例中一样，部分地未布置焊料凸块11，而是形成突起。
在芯片状半导体元件10A和10B中的任何一个中，芯片状半导体元件的表面被分成四个块。然后，增加每个芯片状半导体元件的中心附近区域中的突起的尺寸和密度，并且其尺寸和密度朝向外侧减小。此外，在芯片状半导体元件10A和10B彼此面对的一侧，突起的尺寸和密度被制造为比其他侧的尺寸和密度更小和更低。通过降低突起的密度，可以防止底部填充材料在芯片状半导体元件10A和10B彼此面对的表面上的过量流入，并且可以适当控制在芯片状半导体元件之间产生的张力。
[第十实施例]
第十实施例涉及根据本公开的第一方面的半导体装置。
根据第十实施例的半导体装置是这样的半导体装置：其中通过倒装安装的线连接和通过引线键合的线连接被混合。
图23A和23B是用于说明制造根据第十实施例的半导体装置的工艺的示意性局部横截面图。
底部填充材料的共同涂布是引线键合中的障碍。因此，在与将被倒装安装的芯片状半导体元件10C对应的部分中，将底部填充材料22选择性地涂布到布线板20。然后，在芯片状半导体元件10D被布置在其上之后，执行回流处理，然后执行固化处理。图23A示出了回流处理期间的状态。
接下来，在安装芯片状半导体元件10D(将通过例如键合层30被引线键合在被倒装安装的芯片状半导体元件10C上)之后，通过引线键合40与电极23连线，使得可以获得半导体装置1B(参见图23B)。
[第十一实施例]
第十一实施例涉及根据本公开的第一方面的芯片状半导体元件。
在设置在芯片状半导体元件上的突起具有对称形状的情况下，当突起沉入软化的底部填充材料中时，底部填充材料基本上在突起周围各向同性地被推出。
在底部填充材料的填充性不均匀的情况下，可以想到使突起的形状不对称以及调整芯片状半导体元件的表面上的突起的布置密度。
图24是用于说明根据第十实施例的芯片状半导体元件的突出部分的结构的示意图。
图中所示的突出部分12具有不对称的形状，使得由左斜面相对于芯片状半导体元件表面形成的角度(由附图标记A1表示)和由右斜面相对于芯片状半导体元件表面形成的角度(由附图标记A2表示)是不同的，并且突起12的尖端的表面和芯片状半导体元件的侧面上的表面之间的中心位置是不同的。
图25A和25B是用于说明根据第十一实施例的芯片状半导体元件的突出部分的功能的示意图。
当芯片状半导体元件进一步从图25A所示的状态下沉到达图25B所示的状态时，处于流动状态的底部填充材料22A被更多地推出到突起12的右侧。由此，可以调节底部填充材料22的填充程度。
根据芯片状半导体元件的规格等，可以适当地选择优选的形状作为突起12的不对称形状。可以使用例如3D打印机技术等形成不对称突起。
[第十二实施例]
根据本公开的第十二实施例是一种电子设备，其上安装有通过上述实施例获得的半导体装置。电子设备的示意性配置在图26中示出。
例如，其中所需单元被布置在形成为水平长扁平形状的外壳1101的内部和外部的电子设备1100被用作游戏设备。
显示面板1102设置在外壳1101的前表面上的左右方向的中央，并且被布置成在圆周方向上间隔开的四个操作键1103和四个操作键1104设置在显示面板1102的左边和右边。此外，在外壳1101的前表面的下端设置有四个操作键1105。操作键1103、1104和1105用作方向键，并且输入键用于选择显示在显示面板1102上的菜单项，以推进游戏等。
用于连接外部设备的连接端子1106、用于供电的电源端子1107、用于与外部设备执行红外通信的光接收窗口1108等设置在外壳1101的上表面上。
随后，描述电子设备1100的电路配置。
图27是示出图26中所示的电子设备的电路配置的示意框图。
电子设备1100设置有主中央处理单元(CPU)1110和系统控制器1120。例如，通过与未示出的电池不同的系统向主CPU 1110和系统控制器1120供电。电子设备1100还包括设置信息保持单元1130，其包括用于保存由用户设置的各种信息的存储器等。主CPU 1110、系统控制器1120和设置信息保持单元1130被配置为根据本公开的集成半导体装置。
主CPU 1110包括菜单处理单元111和应用处理单元112，其中菜单处理单元111生成用于允许用户设置各种信息并选择应用的菜单屏幕，应用处理单元112执行应用。设置的信息由主CPU 1110传送到设置信息保持单元1130并保存在设置信息保持单元1130中。系统控制器1120包括操作输入接收单元121、通信处理单元122和电力控制单元123。操作输入接收单元121检测操作键1103、操作键1104和操作键1105的状态，通信处理单元122执行与外部设备的通信处理，并且电力控制单元123控制设置给每个单元的电力。
[其他]
尽管迄今为止具体描述了本公开的实施例，但是本公开不限于上述实施例，并且可以进行基于本公开的技术构思的各种修改。例如，在上述实施例中提到的数值、结构、基板、材料、工艺等仅仅是示例，并且还可以根据需要使用与那些不同的数值、结构、基板、材料，工艺等。
注意，本公开的技术还可以具有以下配置。
[A1]
一种半导体装置，包括：
布线板；以及
倒装安装在布线板上的芯片状半导体元件，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起，并且
芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被倒装安装在布线板上。
[A2]
根据上述[A1]的半导体装置，
其中，芯片状半导体元件包括突起，该突起被形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
[A3]
根据上述[A1]或[A2]的半导体装置，
其中，芯片状半导体元件通过设置在布线板上的焊料凸块与设置在芯片状半导体元件上的焊料凸块通过回流处理进行的熔合而以相对于布线板定位的状态被安装。
[A4]
根据上述[A1]至[A3]中任一项的半导体装置，
其中，底部填充材料被共同涂布到布线板。
[A5]
根据上述[A1]至[A4]中任一项的半导体装置，
其中，底部填充材料具有焊剂功能。
[A6]
根据上述[A1]至[A5]中任一项的半导体装置，
其中，在突起被布置在芯片状半导体元件的表面上的区域中以恒定的密度设置突起。
[A7]
根据上述[A1]至[A5]中任一项的半导体装置，
其中，在突起被布置在芯片状半导体元件的表面上的区域中根据区域中的位置，以不同的密度设置突起。
[A8]
根据上述[A7]的半导体装置，
其中，在布置突起的区域上设置芯片状半导体元件的表面上的相邻突起之间的间隙。
[A9]
根据上述[A7]或[A8]的半导体装置，
其中，芯片状半导体元件的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
[A10]
根据上述[A1]至[A9]中任一项的半导体装置，
其中，在芯片状半导体元件的表面上设置相同形状的突起。
[A11]
根据上述[A1]至[A9]中任一项的半导体装置，
其中，在芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。
[A12]
根据上述[A11]的半导体装置，
其中，在芯片状半导体元件的表面上设置多种类型的不同高度的突起。
[A13]
根据上述[A1]至[A12]中任一项的半导体装置，
其中，芯片状半导体元件的表面上的突起被形成为在形状上随着与芯片状半导体元件的表面的距离而更小。
[A14]
根据上述[A1]至[A13]中任一项的半导体装置，
其中，芯片状半导体元件的表面上的突起具有对称的形状。
[A15]
根据上述[A1]至[A13]中任一项的半导体装置，
其中，芯片状半导体元件的表面上的突起具有不对称的形状。
[B1]
一种倒装安装在布线板上的芯片状半导体元件，其中向布线板涂布底部填充材料，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起。
[B2]
根据上述[B1]的芯片状半导体元件，
其中，芯片状半导体元件包括突起，该突起被形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
[B3]
根据上述[B1]或[B2]的芯片状半导体元件，
其中，在突起被布置在芯片状半导体元件的表面上的区域中以恒定的密度设置突起。
[B4]
根据上述[B1]至[B3]中任一项的芯片状半导体元件，
其中，在突起被布置在芯片状半导体元件的表面上的区域中根据区域中的位置，以不同的密度设置突起。
[B5]
根据上述[B4]的芯片状半导体元件，
其中，在布置突起的区域上设置相邻突起之间的间隙。
[B6]
根据上述[B4]或[B5]的芯片状半导体元件，
其中，芯片状半导体元件的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
[B7]
根据上述[B1]至[B6]中任一项的芯片状半导体元件，
其中，在芯片状半导体元件的表面上设置相同形状的突起。
[B8]
根据上述[B1]至[B6]中任一项的芯片状半导体元件，
其中，在芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。
[B9]
根据上述[B8]的芯片状半导体元件，其中，设置多种类型的不同高度的突起。
[B10]
根据上述[B1]至[B9]中任一项的芯片状半导体元件，
其中，突起被形成为在形状上随着与芯片状半导体元件的表面的距离而更小。
[B11]
根据上述[B1]至[B10]中任一项的芯片状半导体元件，
其中，突起具有对称的形状。
[B12]
根据上述[B1]至[B10]中任一项的芯片状半导体元件，
其中，突起具有不对称的形状。
[C1]
一种包括半导体装置的电子设备，该半导体装置包括布线板和倒装安装在布线板上的芯片状半导体元件，
其中，在芯片状半导体元件的面对布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起，并且
芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后经受回流处理以被倒装安装在布线板上
[C2]
根据上述[C1]的电子设备，
其中，芯片状半导体元件包括突起，该突起被形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
[C3]
根据上述[C1]或[C2]的电子设备，
其中，芯片状半导体元件通过设置在布线板上的焊料凸块与设置在芯片状半导体元件上的焊料凸块通过回流处理进行的熔合而以相对于布线板定位的状态被安装。
[C4]
根据上述[C1]至[C3]中任一项的电子设备，
其中，底部填充材料被共同涂布到布线板。
[C5]
根据上述[C1]至[C4]中任一项的电子设备，
其中，底部填充材料具有焊剂功能。
[C6]
根据上述[C1]至[C5]中任一项的电子设备，
其中，在突起被布置在芯片状半导体元件的表面上的区域中以恒定的密度设置突起。
[C7]
根据上述[C1]至[C5]中任一项的电子设备，
其中，在突起被布置在芯片状半导体元件的表面上的区域中根据区域中的位置，以不同的密度设置突起。
[C8]
根据上述[C7]的电子设备，
其中，在布置突起的区域上设置芯片状半导体元件的表面上的相邻突起之间的间隙。
[C9]
根据上述[C7]或[C8]的电子设备，
其中，芯片状半导体元件的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
[C10]
根据上述[C1]至[C9]中任一项的电子设备，
其中，在芯片状半导体元件的表面上设置相同形状的突起。
[C11]
根据上述[C1]至[C9]中任一项的电子设备，
其中，在芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。
[C12]
根据上述[C11]的电子设备，
其中，在芯片状半导体元件的表面上设置多种类型的不同高度的突起。
[C13]
根据上述[C1]至[C12]中任一项的电子设备，
其中，芯片状半导体元件的表面上的突起被形成为在形状上随着与芯片状半导体元件的表面的距离而更小。
[C14]
根据上述[C1]至[C13]中任一项的电子设备，
其中，芯片状半导体元件的表面上的突起具有对称的形状。
[C15]
根据上述[C1]至[C13]中任一项的电子设备，
其中，芯片状半导体元件的表面上的突起具有不对称的形状。
[D1]
一种制造半导体装置的方法，包括：
将芯片状半导体元件布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过底部填充材料面对布线板，然后涂布回流处理以将芯片状半导体元件倒装安装在布线板上，其中芯片状半导体元件在面对布线板的一侧的表面上设置有多个焊料凸块和多个包括绝缘材料的突起。
[D2]
根据上述[D1]的制造半导体装置的方法，
其中，芯片状半导体元件包括突起，该突起被形成为使得在芯片状半导体元件被倒装安装的状态下尖端不到达布线板。
[D3]
根据上述[D1]或[D2]的制造半导体装置的方法，
其中，芯片状半导体元件通过设置在布线板上的焊料凸块与设置在芯片状半导体元件上的焊料凸块通过回流处理进行的熔合而以相对于布线板定位的状态被安装。
[D4]
根据上述[D1]至[D3]中任一项的制造半导体装置的方法，
其中，底部填充材料被共同涂布到布线板。
[D5]
根据上述[D1]至[D4]中任一项的制造半导体装置的方法，
其中，底部填充材料具有焊剂功能。
[D6]
根据上述[D1]至[D5]中任一项的制造半导体装置的方法，
其中，在突起被布置在芯片状半导体元件的表面上的区域中以恒定的密度设置突起。
[D7]
根据上述[D1]至[D5]中任一项的制造半导体装置的方法，
其中，在突起被布置在芯片状半导体元件的表面上的区域中根据区域中的位置，以不同的密度设置突起。
[D8]
根据上述[D7]的制造半导体装置的方法，
其中，在布置突起的区域上设置芯片状半导体元件的表面上的相邻突起之间的间隙。
[D9]
根据上述[D7]或[D8]的制造半导体装置的方法，
其中，芯片状半导体元件的表面的中心区域中的突起的密度高于围绕中心区域的周边区域中的突起的密度。
[D10]
根据上述[D1]至[D9]中任一项的制造半导体装置的方法，
其中，在芯片状半导体元件的表面上设置相同形状的突起。
[D11]
根据上述[D1]至[D9]中任一项的制造半导体装置的方法，
其中，在芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。
[D12]
根据上述[D11]的制造半导体装置的方法，
其中，在芯片状半导体元件的表面上设置多种类型的不同高度的突起。
[D13]
根据上述[D1]至[D12]中任一项的制造半导体装置的方法，
其中，芯片状半导体元件的表面上的突起被形成为在形状上随着与芯片状半导体元件的表面的距离而更小。
[D14]
根据上述[D1]至[D13]中任一项的制造半导体装置的方法，
其中，芯片状半导体元件的表面上的突起具有对称的形状。
[D15]
根据上述[D1]至[D13]中任一项的制造半导体装置的方法，
其中，芯片状半导体元件的表面上的突起具有不对称的形状。
参考标记列表
1、1A、1B 半导体装置
10、10A、10B、10C、10D 芯片状半导体元件
11 芯片状半导体元件的电极(焊料凸块)
12、12A、12B、12C、12D、12E、12F 突起
13 间隙
20 布线板
20A 面对部分
21 布线板的电极(焊料凸块)
22、22A、22B 底部填充材料
23 电极
30 键合层
40 键合线
1100 电子设备
1101 外壳
1102 显示面板
1103 操作键
1104 操作键
1105 操作键
1106 端子
1107 用于供电的电源端子
1108 光接收窗口
1110 主CPU
1111 菜单处理单元
1112 应用处理单元
1120 系统控制器
1121 操作输入接收单元
1122 通信处理单元
1123 输出控制单元
1130 设置信息保持单元。

Claims (19)

1.一种半导体装置，包括：
布线板；以及
倒装安装在所述布线板上的芯片状半导体元件，
其中，在所述芯片状半导体元件的面对所述布线板的一侧的表面上设置有多个焊料凸块和多个包括绝缘材料的突起，并且
所述芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到所述布线板的状态下通过所述底部填充材料面对所述布线板，然后经受回流处理以被倒装安装在所述布线板上。
2.根据权利要求1所述的半导体装置，
其中，所述芯片状半导体元件包括突起，该突起被形成为使得在所述芯片状半导体元件被倒装安装的状态下尖端不到达所述布线板。
3.根据权利要求1所述的半导体装置，
其中，所述芯片状半导体元件通过设置在所述布线板上的焊料凸块与设置在所述芯片状半导体元件上的焊料凸块通过所述回流处理进行的熔合而以相对于所述布线板定位的状态被安装。
4.根据权利要求1所述的半导体装置，
其中，所述底部填充材料被共同涂布到所述布线板。
5.根据权利要求1所述的半导体装置，
其中，所述底部填充材料具有焊剂功能。
6.一种倒装安装在布线板上的芯片状半导体元件，其中向所述布线板涂布底部填充材料，
其中，在所述芯片状半导体元件的面对所述布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起。
7.根据权利要求6所述的芯片状半导体元件，
其中，所述芯片状半导体元件包括突起，该突起被形成为使得在所述芯片状半导体元件被倒装安装的状态下尖端不到达所述布线板。
8.根据权利要求6所述的芯片状半导体元件，
其中，在所述突起被布置在所述芯片状半导体元件的表面上的区域中以恒定的密度设置所述突起。
9.根据权利要求6所述的芯片状半导体元件，
其中，在所述突起被布置在所述芯片状半导体元件的表面上的区域中根据所述区域中的位置，以不同的密度设置所述突起。
10.根据权利要求9所述的芯片状半导体元件，
其中，横跨布置所述突起的区域来设置相邻突起之间的间隙。
11.根据权利要求9所述的芯片状半导体元件，
其中，所述芯片状半导体元件的表面的中心区域中的突起的密度高于围绕所述中心区域的周边区域中的突起的密度。
12.根据权利要求6所述的芯片状半导体元件，
其中，在所述芯片状半导体元件的表面上设置相同形状的突起。
13.根据权利要求6所述的芯片状半导体元件，
其中，在所述芯片状半导体元件的表面上设置多种类型的具有不同形状的突起。
14.根据权利要求13所述的芯片状半导体元件，
其中，设置多种类型的不同高度的突起。
15.根据权利要求6所述的芯片状半导体元件，
其中，所述突起被形成为在形状上随着与所述芯片状半导体元件的表面的距离而更小。
16.根据权利要求6所述的芯片状半导体元件，
其中，所述突起是对称的。
17.根据权利要求6所述的芯片状半导体元件，
其中，所述突起是不对称的。
18.一种电子设备，包括：
半导体装置，所述半导体装置包括布线板和倒装安装在所述布线板上的芯片状半导体元件，
其中，在所述芯片状半导体元件的面对所述布线板的一侧的表面上设置多个焊料凸块和多个包括绝缘材料的突起，并且
所述芯片状半导体元件被布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到所述布线板的状态下通过所述底部填充材料面对所述布线板，然后经受回流处理以被倒装安装在所述布线板上。
19.一种制造半导体装置的方法，包括：
将芯片状半导体元件布置成在具有粘度随温度升高而降低的特性的底部填充材料被涂布到布线板的状态下通过所述底部填充材料面对布线板，然后涂布回流处理以将所述芯片状半导体元件倒装安装在所述布线板上，其中所述芯片状半导体元件在面对所述布线板的一侧的表面上设置有多个焊料凸块和多个包括绝缘材料的突起。
CN201880011114.2A 2017-02-17 2018-01-19 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 Pending CN110383440A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017027830 2017-02-17
JP2017-027830 2017-02-17
PCT/JP2018/001566 WO2018150809A1 (ja) 2017-02-17 2018-01-19 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN110383440A true CN110383440A (zh) 2019-10-25

Family

ID=63170137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011114.2A Pending CN110383440A (zh) 2017-02-17 2018-01-19 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法

Country Status (6)

Country Link
US (1) US20200006207A1 (zh)
JP (1) JPWO2018150809A1 (zh)
KR (1) KR20190117514A (zh)
CN (1) CN110383440A (zh)
TW (1) TWI759413B (zh)
WO (1) WO2018150809A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562952B2 (en) 2021-01-29 2023-01-24 Cirrus Logic, Inc. Chip scale package

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275162A (ja) * 1996-04-02 1997-10-21 Nippon Motorola Ltd 半導体装置
JPH11111768A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
US20020109241A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Molded flip chip package
US6489180B1 (en) * 2000-09-28 2002-12-03 Siliconware Precision Industries Co., Ltd. Flip-chip packaging process utilizing no-flow underfill technique
JP2007324418A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
US20080023829A1 (en) * 2006-07-31 2008-01-31 Promax Technology (Hong Kong) Limited Substrate and process for semiconductor flip chip package
JP2008172022A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
US20120212918A1 (en) * 2011-02-22 2012-08-23 Micro Systems Engineering Gmbh Electrical Component Having an Electrical Connection Arrangement and Method for the Manufacture Thereof
JP2012243947A (ja) * 2011-05-19 2012-12-10 Powertech Technology Inc 非アレイバンプのフリップチップモールドの構造体及び方法
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
JP3922882B2 (ja) 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
JP2004134653A (ja) * 2002-10-11 2004-04-30 Sharp Corp 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2008270257A (ja) 2007-04-16 2008-11-06 Denso Corp 半導体装置およびその製造方法
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013243333A (ja) * 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275162A (ja) * 1996-04-02 1997-10-21 Nippon Motorola Ltd 半導体装置
JPH11111768A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
US6489180B1 (en) * 2000-09-28 2002-12-03 Siliconware Precision Industries Co., Ltd. Flip-chip packaging process utilizing no-flow underfill technique
US20020109241A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Molded flip chip package
JP2007324418A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
US20080023829A1 (en) * 2006-07-31 2008-01-31 Promax Technology (Hong Kong) Limited Substrate and process for semiconductor flip chip package
JP2008172022A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
US20120212918A1 (en) * 2011-02-22 2012-08-23 Micro Systems Engineering Gmbh Electrical Component Having an Electrical Connection Arrangement and Method for the Manufacture Thereof
JP2012243947A (ja) * 2011-05-19 2012-12-10 Powertech Technology Inc 非アレイバンプのフリップチップモールドの構造体及び方法
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法

Also Published As

Publication number Publication date
WO2018150809A1 (ja) 2018-08-23
TWI759413B (zh) 2022-04-01
TW201832335A (zh) 2018-09-01
US20200006207A1 (en) 2020-01-02
JPWO2018150809A1 (ja) 2019-12-12
KR20190117514A (ko) 2019-10-16

Similar Documents

Publication Publication Date Title
TWI786337B (zh) 覆晶薄膜及其製造方法
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
KR20100137183A (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
TWI559464B (zh) 封裝模組及其基板結構
JP2000232180A (ja) 配線基板および半導体装置
CN107968082B (zh) 芯片焊盘、半导体装置及半导体装置的制造方法
CN110383440A (zh) 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法
JP2009105209A (ja) 電子装置及びその製造方法
CN103137581B (zh) 具有导电凸块的半导体装置、封装结构及制法
KR20180045842A (ko) 칩 패키징 구조 및 관련된 인너 리드 본딩 방법
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2007081064A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US20220302084A1 (en) Semiconductor device
JP2018120991A (ja) 半導体装置およびその製造方法
TW201810547A (zh) 半導體裝置及半導體裝置之製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2005167072A (ja) 半導体装置およびその製造方法
JP2013219284A (ja) 電子部品実装基板の製造方法
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JPWO2017141814A1 (ja) 電子装置およびその製造方法
JP2007149981A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191025

WD01 Invention patent application deemed withdrawn after publication