TW201810547A - 半導體裝置及半導體裝置之製造方法 - Google Patents

Abstract

實施形態提供一種可抑制可靠性降低之半導體裝置及其製造方法。 實施形態之半導體裝置包含具備絕緣層之第1基板、具備第4至第6導電性焊墊之第2基板、將第1、第4導電性焊墊間電性連接之第1凸塊、將第2、第5導電性焊墊間電性連接之第2凸塊、及將第3、第6導電性焊墊間電性連接之第3凸塊；上述絕緣層具有：第1開口部，其將第1導電性焊墊之至少一部分露出，且第1導電性焊墊之露出面積具有第1面積；第2開口部，其將第2導電性焊墊之至少一部分露出，且第2導電性焊墊之露出面積具有第2面積，上述第2面積係與第1面積不同之值；及第3開口部，其將第3導電性焊墊之至少一部分露出，且第3導電性焊墊之露出面積具有第3面積，上述第3面積係第1面積與第2面積之間之值。

Description

半導體裝置及半導體裝置之製造方法

實施形態係關於一種半導體裝置及半導體裝置之製造方法。

近年來，隨著通訊技術及資訊處理技術之發達，有將半導體裝置小型化及高速化之要求。為了應對此要求，於半導體裝置中，藉由使複數個半導體晶片積層而成之三維安裝，以縮短零件間之配線長度而因應動作頻率增大、且提高安裝面積效率為目的之半導體封裝體之開發日益進展。 於三維安裝構造之半導體裝置之製造中，進行經由焊球等凸塊將半導體晶片接合於安裝基板或半導體晶片上之倒裝晶片接合，且藉由底部填充樹脂將安裝基板或半導體晶片與其他半導體晶片之間密封。 於三維安裝構造之半導體裝置中，半導體晶片由於小型化、薄型化而非常薄，故容易變形。因此，容易發生半導體晶片之翹曲。若發生半導體晶片之翹曲，則會產生於安裝基板或半導體晶片與其他半導體晶片之間未被連接之凸塊，而產生連接不良之情形。如此，於三維安裝構造之半導體裝置中，存在因半導體晶片之翹曲而導致可靠性降低之問題。

實施形態提供一種可抑制可靠性降低之半導體裝置及其製造方法。 實施形態之半導體裝置具備：第1基板，其具備第1至第3導電性焊墊、及絕緣層；上述絕緣層具有：第1開口部，其將第1導電性焊墊之至少一部分露出，且所露出之第1導電性焊墊之露出面積具有第1面積；第2開口部，其將第2導電性焊墊之至少一部分露出，且所露出之第2導電性焊墊之露出面積具有第2面積，上述第2面積係與第1面積不同之值；及第3開口部，其將第3導電性焊墊之至少一部分露出，且所露出之第3導電性焊墊之露出面積具有第3面積；上述第3面積係第1面積與第2面積之間之值；第2基板，其以與第1基板對向之方式設置，且具備重疊於第1導電性焊墊之第4導電性焊墊、重疊於第2導電性焊墊之第5導電性焊墊、及重疊於第3導電性焊墊之第6導電性焊墊；第1凸塊，其將第1導電性焊墊與第4導電性焊墊之間電性連接；第2凸塊，其將第2導電性焊墊與第5導電性焊墊之間電性連接；以及第3凸塊，其將第3導電性焊墊與第6導電性焊墊之間電性連接。第2導電性焊墊較第1導電性焊墊更接近第1基板之幾何中心，第3導電性焊墊較第1導電性焊墊更接近第1基板之幾何中心，且較第2導電性焊墊更遠離第1基板之幾何中心。

以下，參照附圖對實施形態進行說明。另，附圖係模式性者，存在例如厚度與平面尺寸之關係、各層之厚度之比例等與實際情況不同之情形。另，於實施形態中，對實質上相同之構成要素標註相同之符號並省略說明。 圖1係用以說明半導體裝置之製造方法例之剖視模式圖。半導體裝置之製造方法例如具備如下步驟：將具備導電性焊墊11a至11c及絕緣層12之基板1、與具備導電性焊墊21a至21c之基板2，以導電性焊墊21a夾著凸塊31a而重疊於導電性焊墊11a、導電性焊墊21b夾著凸塊31b而重疊於導電性焊墊11b、導電性焊墊21c夾著凸塊31c而重疊於導電性焊墊11c之方式接合。另，導電性焊墊及凸塊之數量不限於圖1所示之數量。 基板1具有例如矩形之平面形狀。作為基板1，例如可使用配線基板。配線基板只要可搭載半導體元件且具有配線網即可。配線基板亦可具有例如矽基板等半導體基板、玻璃基板、樹脂基板、或金屬基板等。 導電性焊墊11b較導電性焊墊11a更接近基板1之幾何中心(以下表述為中心)。所謂基板1之中心例如為基板1之平面形狀之中心。另，導電性焊墊11c如圖1所示，較導電性焊墊11a更接近基板1之中心且較導電性焊墊11b更遠離基板1之中心。作為導電性焊墊11a至11c，例如可使用鋁、銅、鈦、氮化鈦、鉻、鎳、金或鈀等之單層或積層。 絕緣層12具有將導電性焊墊11a之至少一部分露出之開口部12a、將導電性焊墊11b之至少一部分露出之開口部12b、及將導電性焊墊11c之至少一部分露出之開口部12c。作為絕緣層12，例如可使用阻焊劑等絕緣材料。但不限於此，作為絕緣層12，例如可使用氧化矽層、氮化矽層等。又，除了氧化矽層、氮化矽層以外，亦可設置有機樹脂層作為絕緣層。開口部12a至開口部12c例如由蝕刻絕緣層12之一部分形成。 亦可於將基板1與基板2接合之步驟之前，進行於基板1上形成凸塊31a至凸塊31c之步驟。凸塊31a設置於導電性焊墊11a上。凸塊31b設置於導電性焊墊11b上。凸塊31c設置於導電性焊墊11c上。但不限於此，亦可於基板2上形成凸塊31a至凸塊31c。於該情形時，凸塊31a設置於導電性焊墊21a上(圖1中基板2之下表面側)，凸塊31b設置於導電性焊墊21b上(圖1中基板2之下表面側)，凸塊31c設置於導電性焊墊21c上(圖1中基板2之下表面層側)。 作為凸塊31a至凸塊31c，例如可使用焊球等焊料凸塊。作為焊料凸塊，例如可使用錫-銀系、錫-銀-銅系之無鉛焊料之凸塊。 基板2具有例如矩形之平面形狀。作為基板2，例如可使用半導體晶片等。又，作為基板2，亦可使用複數個半導體晶片之積層體或具有該晶片積層體之半導體封裝體。基板2具有例如矽基板等半導體基板。 導電性焊墊21a至21c各者之至少一部分於基板2露出。導電性焊墊21b如圖1所示較導電性焊墊21a接近基板2之中心。所謂基板2之中心例如為基板2之平面形狀之中心。另，導電性焊墊21c如圖1所示較導電性焊墊21a接近基板2之中心且較導電性焊墊21b遠離基板2之中心。作為導電性焊墊21a至21c，例如可使用鋁、銅、鈦、氮化鈦、鉻、鎳、金、或鈀等之單層或積層。 基板2以導電性焊墊21a至21c之形成面與導電性焊墊11a至11c之形成面相向之方式與基板1對向而接合。圖1所示之基板2以與基板1側之面為相反側之面凸起之方式翹曲。作為基板2而使用之半導體晶片非常薄，因此有於接合步驟之前或之後之步驟中翹曲之情形。此時，若凸塊31a至凸塊31c之高度彼此相同，便會產生連接不良之情形，即導電性焊墊21a至21c中位於基板1與基板2之間隔較大之區域之導電性焊墊不與凸塊連接之情形。 為了抑制上述連接不良，例如可考慮於基板1與基板2之間隔不同之每個區域形成不同尺寸之凸塊。然而，形成複數個不同尺寸之凸塊於製造步驟上較為困難。 本實施形態之半導體裝置之製造方法中，對於基板1與基板2之間隔不同之每個區域，使於絕緣層12之開口部露出之導電性焊墊之露出面積不同。如圖1所示，例如於開口部12a露出之導電性焊墊11a之露出面積具有面積S1。於開口部12b露出之導電性焊墊11b之露出面積，具有與面積S1不同之值即面積S2。於開口部12c露出之導電性焊墊11c之露出面積，具有面積S1與面積S2之間之值即面積S3。於圖1中，作為一例，面積S2係小於面積S1之值，面積S3係小於面積S1且大於面積S2之值，但不限於此，亦可為面積S2為大於面積S1之值，面積S3係大於面積S1且小於面積S2之值。 若於絕緣層12之開口部12a至12c露出之導電性焊墊11a至11c之露出面積彼此不同，則導電性焊墊11a至11c與凸塊31a至31c各者之接觸面積亦不同。因此，凸塊之高度對應於表面張力之差而變化。例如，凸塊31a具有與面積S1相對應之高度。凸塊31b具有與面積S2相對應之高度。凸塊31c具有與面積S3相對應之高度。於圖1中，凸塊31b較凸塊31a高，凸塊31c較凸塊31a高且較凸塊31b低，但不限於此。 藉由如此地使於絕緣層12之開口部12a至12c露出之導電性焊墊11a至11c之露出面積不同，則即使凸塊31a至31c之體積彼此相同，亦可使凸塊31a至31c之高度互不相同。再者，可藉由例如改變用於蝕刻絕緣層12之一部分而形成開口部12a至12c等之掩膜圖案，來使在開口部12a至12c露出之導電性焊墊11a至11c之露出面積不同。藉此，無需增加製造步驟，即可容易地形成高度不同之複數個凸塊。另，基板1若為例如配線基板，則較半導體基板即基板2不易翹曲，因此藉由將凸塊31a至31c形成於基板1上，可抑制凸塊31a至31c之位置偏移。 圖2係顯示接合步驟後之半導體裝置之構造例之剖視模式圖。如上所述，凸塊31a至31c之高度對應於基板1與基板2之間隔而不同。於接合步驟中，凸塊31a如圖2所示，以具有與導電性焊墊11a與導電性焊墊21a之間之間隔L1對應之高度之方式，將導電性焊墊11a與導電性焊墊21a之間電性連接。又，凸塊31b以具有與導電性焊墊11b及導電性焊墊21b之間之間隔L2對應之高度之方式，將導電性焊墊11b與導電性焊墊21b之間電性連接。進而，凸塊31c以具有與導電性焊墊11c與導電性焊墊21c之間之間隔L3對應之方式，將導電性焊墊11c與導電性焊墊21c之間電性連接。於圖2中，間隔L2較間隔L1寬，間隔L3較間隔L1寬且較間隔L2窄，但不限於此。 於接合步驟之後，於基板1與基板2之間形成底部填充樹脂等密封樹脂層4，藉此將基板1與基板2之間之區域密封。藉由以上步驟製造半導體裝置。 於本實施形態之半導體裝置之製造方法例中，於基板1與基板2之間之間隔不同之每個區域，使用高度不同之複數個凸塊將基板1與基板2接合。藉此，即使於在接合步驟之前或之後之步驟中有基板2翹曲之情形，亦可抑制基板1與基板2之間之連接不良。藉此，半導體裝置之可靠性提高。 半導體裝置之構造例不限於圖2所示之構造例。圖3係顯示半導體裝置之另一構造例之剖視模式圖。於圖3所示之半導體裝置中，與圖2所示之半導體裝置相比，如下之構成不同：於基板2露出之導電性焊墊21a至導電性焊墊21c各者，對應於基板1與基板2之間隔而具有互不相同之露出面積。 於圖3所示之半導體裝置中，於基板2露出之導電性焊墊21a之露出面積具有第1面積，於基板2露出之導電性焊墊21b之露出面積具有與第1面積不同之值即第2面積，於基板2露出之導電性焊墊21c之露出面積具有第1面積與第2面積之間之值即第3面積。導電性焊墊21a至21c之露出面積之大小關係，係對應於導電性焊墊11a至11c之露出面積之大小而設計。於圖3所示之半導體裝置中，導電性焊墊21b之露出面積係小於導電性焊墊21a之露出面積之值，導電性焊墊21c之露出面積係小於導電性焊墊21a之露出面積且大於導電性焊墊21b之露出面積之值。但不限於此，亦可為導電性焊墊21b之露出面積係大於導電性焊墊21a之露出面積之值，導電性焊墊21c之露出面積係大於導電性焊墊21a之露出面積且小於導電性焊墊21b之露出面積之值。 如圖3所示，除了絕緣層12之開口部12a至12c以外，亦可使導電性焊墊21a至21c之露出面積對應於基板1與基板2之間之間隔而不同，藉此進而增高凸塊。藉此，可進而抑制基板1與基板2之間之連接不良。因此，半導體裝置之可靠性提高。 圖4係顯示半導體裝置之另一構造例之剖視模式圖。於圖4所示之半導體裝置中，與圖2所示之半導體裝置相比，基板2以基板1側之面凸起之方式翹曲之構成不同。於圖4所示之半導體裝置中，面積S2大於面積S1，面積S3大於面積S1且小於面積S2。 凸塊31a以具有與導電性焊墊11a及導電性焊墊21a之間之間隔L1相對應之高度之方式將導電性焊墊11a與導電性焊墊21a之間電性連接。又，凸塊31b以具有與導電性焊墊11b及導電性焊墊21b之間之間隔L2相對應之高度之方式將導電性焊墊11b與導電性焊墊21b之間電性連接。進而，凸塊31c以具有與導電性焊墊11c及導電性焊墊21c之間之間隔L3相對應之高度之方式將導電性焊墊11c與導電性焊墊21c之間電性連接。 於圖4中，間隔L2比間隔L1短，間隔L3較間隔L1短且較間隔L2長。另，不限於圖2及圖4，而存在基板2例如呈波狀彎曲之情形。於該情形時，藉由使於絕緣層12之開口部露出之導電性焊墊之露出面積對應於基板1與基板2之間之間隔而不同，形成高度互不相同之複數個焊墊，亦可抑制基板1與基板2之間之連接不良。藉此，半導體裝置之可靠性提高。 (第2實施形態) 圖5及圖6係顯示積層有具有TSV(Through Silicon Via:矽穿孔)等貫通電極之半導體晶片之半導體裝置之構造例之圖。圖5係俯視圖，圖6係圖5之線段A-B之剖視圖。另，於圖5中，為了方便起見，未圖示部分之構成要素。另，對與第1實施形態之構成要素共通之部分可適當引用第1實施形態之說明。 圖5及圖6所示之半導體裝置100具備：配線基板101，其具有相互對向之第1面及第2面；晶片積層體102，其搭載於配線基板101之第1面；密封樹脂層103，其將配線基板101與晶片積層體102之間密封；密封樹脂層104，其以覆蓋晶片積層體102之方式設置；及外部連接端子105，其設置於配線基板101之第2面。 配線基板101相當於第1實施形態中之基板1。配線基板101具有複數個連接焊墊111、及將連接焊墊111之至少一部分露出之絕緣層112。另，連接焊墊111相當於第1實施形態中之導電性焊墊11a至導電性焊墊11c之任一者，絕緣層112相當於第1實施形態中之絕緣層12。又，配線基板101之第1面相當於圖6中之配線基板101之上表面，第2面相當於圖6中之配線基板101之下表面。 晶片積層體102相當於第1實施形態中之基板2。晶片積層體102經由配線基板101之複數個連接焊墊111而電性連接於配線基板101。晶片積層體102具有複數個半導體晶片121及半導體晶片126。於複數個半導體晶片121之間，設置有絕緣性接著層122。絕緣性接著層122將複數個半導體晶片121之間密封。另，半導體晶片121之積層數不限於圖6所示之積層數。又，將半導體晶片121之平面形狀設定為正方形，但不限於此。 絕緣性連接層122具有作為將複數個半導體晶片121之間密封之密封材料之功能。作為絕緣性連接層122，例如可使用NCF(Non-Conductive Film:NCF:非導電膜)等兼具接著功能與密封功能之熱硬化性之絕緣性接著材料。絕緣性接著材料例如包含環氧樹脂系樹脂。 複數個半導體晶片121經由貫通半導體晶片121之複數個貫通電極123、及貫通絕緣性接著層122之複數個凸塊124而彼此電性連接。例如，藉由貫通電極123及凸塊124將設置於複數個半導體晶片121之導電性焊墊電性連接，藉此可將複數個半導體晶片121互相電性連接。另，於將配線基板101側設置於晶片積層體102之上表面時，亦可不於最下層之半導體晶片121設置貫通電極。 作為半導體晶片121，例如可使用記憶體晶片等。作為記憶體晶片，例如可使用NAND(Not And:與非)型快閃記憶體等之記憶元件。另，亦可於記憶體晶片設置解碼器等電路。 於將配線基板101側設置於晶片積層體102之上表面時，半導體晶片126經由設置於最上層之半導體晶片121上之再配線層125而電性連接於半導體晶片121。再配線層125亦可具有作為平坦化層之功能。晶片積層體102經由設置於再配線層125上之連接焊墊127及凸塊128而電性連接於配線基板101。凸塊128相當於圖1所示之凸塊31a至凸塊31c之任一者。 作為半導體晶片126，例如可使用介面晶片或控制器晶片。例如，於半導體晶片121為記憶體晶片之情形時，使用控制器晶片作為半導體晶片126，藉由控制器晶片可控制對記憶體晶片之寫入及讀出。另，半導體晶片126較佳為較半導體晶片121小。 晶片積層體102係以例如以下方法形成。首先對一個半導體晶片121，使用貼片機等而積層形成有凸塊層及絕緣性接著層122之另一半導體晶片121，最後使於表面形成有再配線層之半導體晶片121貼合。進而，進行熱處理，將凸塊層之至少一部分或絕緣性接著層122熔融，然後進行冷卻，藉此一面使絕緣性接著層122硬化，一面形成貫通絕緣性接著層122而將半導體121間電性連接之凸塊124。 其後，於再配線層125上搭載半導體晶片126，形成連接焊墊127及複數個凸塊128，藉此形成晶片積層體102。 晶片積層體102例如以翻轉而使再配線層125位於內側之方式使用貼片機等搭載於配線基板101。此時，晶片積層體102之積層順序與形成晶片積層體102時相反。配線基板101與晶片積層體102之接合例如使用脈衝加熱法等而進行。但不限於此，亦可於將配線基板101與晶片積層體102暫時接著之後，藉由回焊使用凸塊128進行正式接著，藉此搭載晶片積層體102。 作為密封樹脂層103，例如可使用底部填充樹脂等。另，亦可不設置密封樹脂層103。例如，亦可藉由使用針筒等之分注器而填充底部填充樹脂，藉此形成密封樹脂層103。 作為密封樹脂層104，可使用含有SiO₂ 等無機填充材料，例如將無機填充材料與絕緣性之有機樹脂材料等混合而成之樹脂材料。含有之無機填充材料為整體之80質量%～95質量%，具有調整密封樹脂層104之粘度及硬度等之功能。作為有機樹脂材料，例如可使用環氧樹脂。 外部連接端子105係以如下方法形成：例如於配線基板101之第2面上塗布助焊劑後，搭載焊球，將上述焊球放入回焊爐使其熔融，而與配線基板101所具有之連接焊墊接合。然後，藉由溶劑或純水清洗，將助焊劑去除。但不限於此，例如亦可通過形成凸塊而形成外部連接端子105。另，外部連接端子105之數量不限於圖5所示之數量。 圖7係顯示配線基板101與晶片積層體102之間之連接部之一部分之構造例之剖視模式圖。於圖7中，圖示有：連接焊墊111；絕緣層112，其具有將連接焊墊111之至少一部分露出之開口部；貫通電極123；導電層129，其設置於貫通電極123上；絕緣層131，其具有將導電層129之至少一部分露出之開口部；再配線層125，於絕緣層131之開口部電性連接於導電層129；絕緣層132，其具有將再配線層125之至少一部分露出之開口部；連接焊墊127，於絕緣層132之開口部電性連接於再配線層125；凸塊128，其將連接焊墊111與連接焊墊127之間電性連接；及密封樹脂層103，其填充於配線基板101與晶片積層體102之間。 作為連接焊墊111，例如可使用可應用於導電性焊墊11a至11c之材料。圖7所示之連接焊墊111具有含有銅之導電層111a、含有鎳之導電層111b、及含有金之導電層111c。藉由上述構成，可抑制凸塊128中所含之元素擴散等。另，藉由使用銅，可降低製造成本。又，作為絕緣層112，例如可使用可應用於絕緣層12之材料。 作為貫通電極123，例如可使用鎳、銅、銀、金等之單體或合金。作為導電層129，例如可使用鋁、銅、鈦、氮化鈦、鉻、鎳、金或鈀等之單層或積層。連接焊墊127例如相當於導電性焊墊21a至21c之任一者。作為連接焊墊127，例如可使用可應用於導電性焊墊21a至21c之材料。 作為絕緣層131及絕緣層132，例如可使用氧化矽、氮化矽、環氧樹脂、矽酮樹脂、環氧/矽酮混合樹脂、丙烯酸樹脂、聚醯亞胺樹脂、聚醯胺樹脂、或苯酚樹脂等。例如，絕緣層131亦可具有氮化矽層與樹脂材料層之積層構造。又，絕緣層132亦可具有樹脂材料層。 於本實施形態之半導體裝置中，與第1實施形態同樣地，藉由使於絕緣層112之開口部露出之連接焊墊111之露出面積對應於配線基板101與晶片積層體102之間隔而不同，從而使凸塊128之高度不同。藉此，即使於晶片積層體102中之半導體晶片翹曲之情形時，亦可抑制配線基板101與晶片積層體102之連接不良。因此，半導體裝置之可靠性提高。 另，各實施形態係作為例子而提出者，而非意欲限定發明之範圍。該等新穎之實施形態得以其他各種形態實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態及其變化皆包含於發明之範圍及主旨中，且包含於申請專利範圍所記述之範圍及其均等之範圍內。 [相關申請案] 本申請案主張日本專利申請案2016-52937號(申請日：2015年3月16日)之優先權。該案之全部內容以引用的方式併入本文中。

1‧‧‧基板
2‧‧‧基板
4‧‧‧密封樹脂層
11a‧‧‧導電性焊墊
11b‧‧‧導電性焊墊
11c‧‧‧導電性焊墊
12‧‧‧絕緣層
12a‧‧‧開口部
12b‧‧‧開口部
12c‧‧‧開口部
21a‧‧‧導電性焊墊
21b‧‧‧導電性焊墊
21c‧‧‧導電性焊墊
31a‧‧‧凸塊
31b‧‧‧凸塊
31c‧‧‧凸塊
100‧‧‧半導體裝置
101‧‧‧配線基板
102‧‧‧晶片積層體
103‧‧‧密封樹脂層
104‧‧‧密封樹脂層
105‧‧‧外部連接端子
111‧‧‧連接焊墊
111a‧‧‧導電層
111b‧‧‧導電層
111c‧‧‧導電層
112‧‧‧絕緣層
121‧‧‧半導體晶片
122‧‧‧絕緣性接著層
123‧‧‧貫通電極
124‧‧‧凸塊
125‧‧‧再配線層
126‧‧‧半導體晶片
127‧‧‧連接焊墊
128‧‧‧凸塊
129‧‧‧導電層
131‧‧‧絕緣層
132‧‧‧絕緣層
A-B‧‧‧線段
L1‧‧‧間隔
L2‧‧‧間隔
L3‧‧‧間隔
S1‧‧‧面積
S2‧‧‧面積
S3‧‧‧面積

圖1係用以說明半導體裝置之製造方法例之剖視模式圖。 圖2係顯示接合步驟後之半導體裝置之構造例之剖視模式圖。 圖3係顯示半導體裝置之另一構造例之剖視模式圖。 圖4係顯示半導體裝置之另一構造例之剖視模式圖。 圖5係顯示半導體裝置之構造例之俯視模式圖。 圖6係顯示半導體裝置之構造例之剖視模式圖。 圖7係顯示配線基板與晶片積層體之間之連接部之一部分之構造例之剖視模式圖。

1‧‧‧基板

2‧‧‧基板

11a‧‧‧導電性焊墊

11b‧‧‧導電性焊墊

11c‧‧‧導電性焊墊

12‧‧‧絕緣層

12a‧‧‧開口部

12b‧‧‧開口部

12c‧‧‧開口部

21a‧‧‧導電性焊墊

21b‧‧‧導電性焊墊

21c‧‧‧導電性焊墊

31a‧‧‧凸塊

31b‧‧‧凸塊

31c‧‧‧凸塊

S1‧‧‧面積

S2‧‧‧面積

S3‧‧‧面積

Claims (5)

1. 一種半導體裝置，其包含： 第1基板，其包含第1至第3導電性焊墊、及絕緣層，上述絕緣層包含：第1開口部，其將上述第1導電性焊墊之至少一部分露出，且所露出之上述第1導電性焊墊之露出面積具有第1面積；第2開口部，其將上述第2導電性焊墊之至少一部分露出，且所露出之上述第2導電性焊墊之露出面積具有第2面積，上述第2面積係與上述第1面積不同之值；及第3開口部，其將上述第3導電性焊墊之至少一部分露出，且所露出之上述第3導電性焊墊之露出面積具有第3面積，上述第3面積係上述第1面積與上述第2面積之間之值； 第2基板，其以與上述第1基板對向之方式設置，且包含重疊於上述第1導電性焊墊之第4導電性焊墊、重疊於上述第2導電性焊墊之第5導電性焊墊、及重疊於上述第3導電性焊墊之第6導電性焊墊； 第1凸塊，其將上述第1導電性焊墊與上述第4導電性焊墊之間電性連接； 第2凸塊，其將上述第2導電性焊墊與上述第5導電性焊墊之間電性連接；及 第3凸塊，其將上述第3導電性焊墊與上述第6導電性焊墊之間電性連接；且 上述第2導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心， 上述第3導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心，且較上述第2導電性焊墊遠離上述第1基板之幾何中心。
2. 如請求項1之半導體裝置，其中 上述第1凸塊具有與上述第1面積對應之第1高度， 上述第2凸塊具有與上述第2面積對應之第2高度， 上述第3凸塊具有與上述第3面積對應之第3高度。
3. 一種半導體裝置，其包含： 第1基板，其包含第1至第3導電性焊墊、及絕緣層；上述絕緣層包含將上述第1導電性焊墊之至少一部分露出之第1開口部、將上述第2導電性焊墊之至少一部分露出之第2開口部、及將上述第3導電性焊墊之至少一部分露出之第3開口部； 第2基板，其以與上述第1基板對向之方式設置，且包含：第4導電性焊墊，其以具有第1間隔之方式重疊於上述第1導電性焊墊；第5導電性焊墊，其以具有與上述第1間隔不同之值即第2間隔之方式，重疊於上述第2導電性焊墊；及第6導電性焊墊，其以具有於上述第1間隔與上述第2間隔之間之值即第3間隔之方式，重疊於上述第3導電性焊墊； 第1凸塊，其以具有與上述第1間隔對應之第1高度之方式，將上述第1導電性焊墊與上述第4導電性焊墊之間電性連接； 第2凸塊，其以具有與上述第2間隔對應之第2高度之方式，將上述第2導電性焊墊與上述第5導電性焊墊之間電性連接；及 第3凸塊，其以具有與上述第3間隔對應之第3高度之方式，將上述第3導電性焊墊與上述第6導電性焊墊之間電性連接；且 上述第2導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心， 上述第3導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心，且較上述第2導電性焊墊遠離上述第1基板之幾何中心。
4. 一種半導體裝置之製造方法，其包含如下步驟： 將包含第1至第3導電性焊墊及絕緣層之第1基板，與包含第4至第6導電性焊墊之第2基板，以上述第4導電性焊墊夾著第1凸塊而重疊於上述第1導電性焊墊、上述第5導電性焊墊夾著第2凸塊而重疊於上述第2導電性焊墊、上述第6導電性焊墊夾著第3凸塊而重疊於上述第1導電性焊墊之方式接合，上述絕緣層包含將上述第1導電性焊墊之至少一部分露出之第1開口部、將上述第2導電性焊墊之至少一部分露出之第2開口部、及將上述第3導電性焊墊之至少一部分露出之第3開口部；且 上述第2導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心， 上述第3導電性焊墊較上述第1導電性焊墊接近上述第1基板之幾何中心，且較上述第2導電性焊墊遠離上述第1基板之幾何中心， 上述第1凸塊以具有與上述第1導電性焊墊及上述第4導電性焊墊之間之第1間隔對應之第1高度之方式，將上述第1導電性焊墊與上述第4導電性焊墊之間電性連接， 上述第2凸塊以具有與上述第2導電性焊墊及上述第5導電性焊墊之間之第2間隔對應之第2高度之方式，將上述第2導電性焊墊與上述第5導電性焊墊之間電性連接，上述第2間隔係與上述第1間隔不同之值， 上述第3凸塊以具有與上述第3導電性焊墊及上述第6導電性焊墊之間之第3間隔對應之第3高度之方式，將上述第3導電性焊墊與上述第6導電性焊墊之間電性連接，上述第3間隔係上述第1間隔與上述第2間隔之間之值。
5. 如請求項4之半導體裝置之製造方法，其中 於上述接合步驟之前，進而包含如下步驟：於上述第1導電性焊墊上形成上述第1凸塊，於上述第2導電性焊墊上形成上述第2凸塊，於上述第3導電性焊墊上形成上述第3凸塊。