JP2009266972A - 積層型半導体モジュール及びその製造方法 - Google Patents

Abstract

【課題】第１，第２の半導体装置の積層時に第１，第２の半導体基板に反りが発生することがあっても、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保する。
【解決手段】第１の半導体装置１０上に第２の半導体装置２０が積層された積層型半導体モジュール１００であって、第１の半導体装置１０は、第１の半導体基板１１の上面のうち第１の半導体チップ１２の実装領域よりも外側の領域に設けられた第１の接続用端子１４と、第１の接続用端子上に配置された第１の突起電極１５と、第１の半導体基板の下面に設けられた外部接続用端子１６とを備え、第２の半導体装置２０は、第２の半導体基板２１の下面に第１の接続用端子１４と対応するように配置された第２の接続用端子２４と、第２の接続用端子２４上に配置され、第１の突起電極１５と接続する第２の突起電極２５とを備え、第１の突起電極と第２の突起電極とは、互いに異なる材料からなる。
【選択図】図１

Description

本発明は、第１の半導体装置上に第２の半導体装置を積層してなる積層型半導体モジュールの構造、特にその実装構造に関するものである。

携帯電話又はデジタルカメラ等を含む各種電子機器の小型化及び高機能化の要請に伴い、半導体基板上に１個又は複数個の電子部品（特に半導体チップ）が実装された半導体装置同士が、互いに積層されてなる積層型半導体モジュールが注目されている。

積層型半導体モジュールは、半導体装置同士が互いに積層された状態で、回路基板上に搭載されるため、回路基板上における積層型半導体モジュールの占有面積を大幅に小さくできる。さらに、積層型半導体モジュールは、バーンイン試験において良品と確認された半導体チップのみが半導体基板上に実装された半導体装置を用いて構成されるため、高い信頼性を保証することが可能である。

しかしながら、半導体チップを半導体基板上に実装する際に、半導体基板に反りが発生する。そのため、半導体基板に反りが発生した状態の半導体装置同士を互いに積層する際に、半導体装置間の電気的接続を良好に確保することができずに、半導体装置間において電気的接続不良が発生するという問題がある。

この問題に対し、第１の従来例の積層型半導体モジュールが提案されている（例えば特許文献１参照）。第１の従来例では、第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層されている。第１の半導体装置と第２の半導体装置との間に配置された突出電極（詳細には、第１の半導体基板の上面と第２の半導体基板の下面との間の周辺領域に配置された突出電極）により、第１の半導体装置と第２の半導体装置間が電気的に接続している。

第１の従来例では、封止樹脂により、第２の半導体チップは、第２の半導体基板の上面に封止されている。この封止樹脂は、第２の半導体チップを覆うと共に突出電極の配置領域に架かるようにして、第２の半導体基板の上面に形成されている。

このように、第１の従来例では、封止樹脂により、第２の半導体チップを封止すると共に第２の半導体基板における突出電極の配置領域を補強することが可能となる。また、第１の半導体基板上に第２の半導体基板を積層した際の積層型半導体モジュールの高さの増大を抑制しつつ、第２の半導体チップが実装される第２の半導体基板の反りを低減させることが可能となる。このため、第１の従来例では、第１の半導体基板と第２の半導体基板間において電気的接続不良が発生することを抑制しつつ、第１，第２の半導体チップが実装される領域の省スペース化を図ることが可能となる。

一方、生産性が高く、且つ安価な積層型半導体モジュールを提供することを目的に、第２の従来例の積層型半導体モジュールが提案されている（例えば特許文献２参照）。第２の従来例では、第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層されている。第１の半導体装置と第２の半導体装置との間に配置された突出電極により、第１の半導体装置と第２の半導体装置間が電気的に接続している。

第２の従来例では、突出電極として、ボンディングワイヤからなる柱状のスタッドバンプが採用されている。この突出電極は、第１の半導体基板の上面に設けられた接続ランド上に固着されている。第１の半導体装置と第２の半導体装置間の空間部には、封止樹脂が注入されている。

このように、第２の従来例では、第１の半導体装置と第２の半導体装置間を電気的に接続する突出電極（スタッドバンプ）は、ボンディングワイヤで構成されているため、生産性が高く、且つ安価な積層型半導体モジュールを実現することができる。
特開２００４−２８１９１９号公報 特開２００４−４７７０２号公報

しかしながら、第１，第２の従来例の積層型半導体モジュールでは、以下に示す問題がある。

第１の従来例では、第１の半導体装置と第２の半導体装置との間に突出電極（例えば半田バンプ）を介在させて、第１の半導体装置上に第２の半導体装置を積層させた状態で、突出電極の融点以上の温度で加熱することにより、第１の半導体装置と第２の半導体装置間を電気的に接続する。このとき、第１，第２の半導体基板に反りが発生する。そのため、第１の半導体装置と第２の半導体装置間を安定して接続することができない。特に、第１の半導体基板が反る挙動と第２の半導体基板が反る挙動とが、互いに大きく異なる場合、第１の半導体装置と第２の半導体装置間を接続することができない虞がある。

このように、第１の従来例では、第２の半導体チップの実装時に第２の半導体基板に発生した反りを低減させることは可能なものの、第１，第２の半導体装置の積層時に第１，第２の半導体基板に発生した反りを低減させることはできず、第１の半導体基板と第２の半導体基板間において電気的接続不良が発生することを確実に抑制することができない、即ち、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができないという問題がある。

加えて、第１の従来例では、突出電極（例えば半田バンプ）は、既述の通り、第１の半導体基板の上面と第２の半導体基板の下面との間の周辺領域（即ち、第１，第２の半導体チップの実装領域よりも外側の領域）に配置されている。ここで、例えば第２の半導体チップのサイズが大きい（又は複数個の第２の半導体チップが実装される）場合には、第２の半導体チップのサイズに合わせて（又は第２の半導体チップの個数に合わせて）第２の半導体基板のサイズを大きくし、延ひては、第１の半導体基板のサイズも大きくせざるを得ず、半田バンプが広い領域に配置されることになる。そのため、例えば第１，第２の半導体装置の積層時に半田バンプに熱応力が発生すると、半田バンプに不良が発生するため、第１の半導体装置と第２の半導体装置間の電気的接続をより一層安定して確保することができない。

一方、一般に、スタッドバンプは、高さを高くすることが比較的困難である。そのため、第２の従来例では、突出電極、即ち、スタッドバンプは、第１，第２の半導体基板に発生した反りを吸収することができない。そのため、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができないという問題がある。

前記に鑑み、本発明は、第１，第２の半導体装置の積層時に、第１，第２の半導体基板において反りが発生することがあっても、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することを目的とする。

前記の目的を達成するために、本発明に係る積層型半導体モジュールは、第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層された積層型半導体モジュールであって、第１の半導体装置は、第１の半導体基板の上面のうち第１の半導体チップの実装領域よりも外側の領域に設けられた第１の接続用端子と、第１の接続用端子上に配置された第１の突起電極と、第１の半導体基板の下面に設けられた外部接続用端子とを備え、第２の半導体装置は、第２の半導体基板の下面に第１の接続用端子と対応するように配置された第２の接続用端子と、第２の接続用端子上に配置され、第１の突起電極と接続する第２の突起電極とを備え、第１の突起電極と第２の突起電極とは、互いに異なる材料からなることを特徴とする。

本発明に係る積層型半導体モジュールによると、第１，第２の半導体装置の積層時（第１，第２の突起電極の接続時）に第１，第２の半導体基板に反りが発生することがあっても、互いに材料の異なる第１，第２の突起電極のうち融点の低い一方が溶融されて、融点の高い他方に濡れ拡がって、該一方の先端領域が該他方の表面に濡れ拡がるように形成されるため、第１の突起電極と第２の突起電極とを良好に接続することができる。従って、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができるので、信頼性の高い積層型半導体モジュールを実現することができる。

本発明に係る積層型半導体モジュールにおいて、第１の突起電極と第２の突起電極とは、互いに融点の異なる材料からなることが好ましい。

本発明に係る積層型半導体モジュールにおいて、第１の突起電極はスタッドバンプであり、第２の突起電極は半田バンプであり、第１の突起電極の融点は、第２の突起電極の融点よりも高いことが好ましい。

このようにすると、第１，第２の半導体装置の積層時に、第２の突起電極が溶融されて、溶融された第２の突起電極材料が、第２の突起電極下に該第２の突起電極と対向して配置された第１の突起電極に濡れ拡がって、第２の突起電極の先端領域が第１の突起電極の表面に濡れ拡がるように形成される。

本発明に係る積層型半導体モジュールにおいて、第２の突起電極の先端領域が、第１の突起電極の表面に濡れ拡がるように形成されていることが好ましい。

本発明に係る積層型半導体モジュールにおいて、第１の半導体基板の中央から第１の距離だけ離れて配置された第１の突起電極の高さと、第１の半導体基板の中央から第２の距離だけ離れて配置された第１の突起電極の高さとは互いに異なることが好ましい。

このようにすると、第１，第２の半導体装置の積層時に第１の半導体基板に発生する反りに応じて、第１の突起電極の高さが制御されているため、第１の半導体基板に発生した反りを吸収することができるので、第１の半導体装置と第２の半導体装置間の電気的接続を、より安定して確保することができる。

本発明に係る積層型半導体モジュールにおいて、第１の半導体装置は、第１の突起電極が第１の半導体基板の周縁に沿って配列された第１列と、第１列よりも内側に位置し、第１の突起電極が第１列に沿って配列された第２列とを含むことが好ましい。

本発明に係る積層型半導体モジュールにおいて、第２の半導体装置は、第１列と対応するように配置され、第２の突起電極が第２の半導体基板の周縁に沿って配列された第３列と、第２列と対応するように配置され、第２の突起電極が第３列に沿って配列された第４列とを含むことが好ましい。

本発明に係る積層型半導体モジュールにおいて、フリップチップ方式により、第１の半導体チップが第１の半導体基板の上面にに実装されていることが好ましい。

本発明に係る積層型半導体モジュールにおいて、第１の突起電極の高さは、第１の半導体チップの高さよりも低いことが好ましい。

前記の目的を達成するために、本発明に係る積層型半導体モジュールの製造方法は、第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層された積層型半導体モジュールの製造方法であって、第１の突起電極を備えた第１の半導体装置を作製する工程（ａ）と、第２の突起電極を備えた第２の半導体装置を作製する工程（ｂ）と、工程（ａ）及び工程（ｂ）の後に、第１の突起電極と第２の突起電極とが対向するように位置合わせして、第１の半導体装置上に第２の半導体装置を配置する工程（ｃ１）と、工程（ｃ１）の後に、所定温度で加熱することにより、第１の突起電極と第２の突起電極とを接続する工程（ｃ２）とを備え、第１の突起電極と第２の突起電極とは、互いに異なる材料からなることを特徴とする。

本発明に係る積層型半導体モジュールの製造方法によると、第１，第２の半導体装置の積層時（第１，第２の突起電極の接続時）に第１，第２の半導体基板に反りが発生することがあっても、互いに材料の異なる第１，第２の突起電極のうち融点の低い一方が溶融し、融点の高い他方に濡れ拡がって、該一方の先端領域が該他方の表面に濡れ拡がるように形成されるため、第１の突起電極と第２の突起電極とを良好に接続することができる。従って、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができるので、信頼性の高い積層型半導体モジュールを実現することができる。

本発明に係る積層型半導体モジュールの製造方法において、工程（ａ）は、第１の半導体基板の上面のうち第１の半導体チップの実装領域よりも外側の領域に第１の接続用端子を設けると共に、第１の半導体基板の下面に外部接続用端子を設ける工程（ａ１）と、工程（ａ１）の後に、第１の半導体基板の上面に第１の半導体チップを実装する工程（ａ２）と、工程（ａ２）の後に、第１の接続用端子上に第１の突起電極を設ける工程（ａ３）とを含み、工程（ｂ）は、第２の半導体基板の下面に第１の接続用端子と対応するように第２の接続用端子を設ける工程（ｂ１）と、工程（ｂ１）の後に、第２の半導体基板の上面に第２の半導体チップを実装する工程（ｂ２）と、工程（ｂ２）の後に、第２の接続用端子上に第２の突起電極を設ける工程（ｂ３）とを含むことが好ましい。

本発明に係る積層型半導体モジュールの製造方法において、第１の突起電極は、スタッドバンプであり、第２の突起電極は、半田バンプであり、第１の突起電極の融点は、第２の突起電極の融点よりも高く、工程（ｃ２）における所定温度は、第２の突起電極の融点よりも高く且つ第１の突起電極の融点よりも低いことが好ましい。

このようにすると、第１，第２の半導体装置の積層時に、第２の突起電極が溶融されて、溶融された第２の突起電極材料が、第２の突起電極下に該第２の突起電極と対向して配置された第１の突起電極に濡れ拡がる。

本発明に係る積層型半導体モジュールの製造方法において、工程（ａ）は、第１の半導体基板の中央から第１の距離だけ離れて配置された第１の突起電極を第１の圧力で押圧する一方、第１の半導体基板の中央から第２の距離だけ離れて配置された第１の突起電極を第２の圧力で押圧する工程（ａ４）をさらに含むことが好ましい。

このようにすると、第１，第２の半導体装置の積層時に第１の半導体基板に発生する反りに応じて、第１の半導体基板の中央から第１の距離だけ離れて配置された第１の突起電極の高さと、第１の半導体基板の中央から第２の距離だけ離れて配置された第１の突起電極の高さとを、予め互いに異ならせることにより、第１の半導体基板に発生した反りを吸収することができる。従って、第１の半導体装置と第２の半導体装置間の電気的接続を、より安定して確保することができる。

本発明に係る積層型半導体モジュールの製造方法において、第１の距離は、第２の距離よりも長く、第１の圧力は、第２の圧力よりも大きいことが好ましい。

このようにすると、第１，第２の半導体装置の積層時に、第１の半導体基板において、その中央から離れるに連れて上側に反る反りが発生することがあっても、この反りに応じて、第１の半導体基板の中央から比較的遠くに配置された第１の突起電極の高さを、比較的近くに配置された第１の突起電極の高さよりも低くすることにより、第１の半導体基板に発生した反りを吸収することができる。

本発明に係る積層型半導体モジュールの製造方法において、工程（ａ）は、第１の突起電極の表面に対して洗浄処理を施す工程（ａ５）をさらに含むことが好ましい。

このようにすると、第１の突起電極と第２の突起電極との濡れ性を向上させることができるため、第１，第２の半導体装置の積層時に、第１の突起電極及び第２の突起電極のうち融点の低い一方が溶融されて融点の高い他方に濡れ拡がることを容易化して、第１の突起電極と第２の突起電極とを、より良好に接続することができる。従って、第１の半導体装置と第２の半導体装置間の電気的接続を、より安定して確保することができる。

本発明に係る積層型半導体モジュールの製造方法において、洗浄処理は、ＵＶ処理又はプラズマ照射処理であることが好ましい。

本発明に係る積層型半導体モジュールの製造方法において、工程（ｃ２）は、第１の突起電極と第２の突起電極との対向領域を局所的に加熱する工程であることが好ましい。

このようにすると、第１，第２の半導体装置の積層時に、第１，第２の半導体装置全体の温度が上昇することを抑制して、第１，第２の半導体基板に発生する反り量を抑制することができるので、第１の半導体装置と第２の半導体装置間の電気的接続を、より安定して確保することができる。

本発明に係る積層型半導体モジュールの製造方法において、工程（ａ）は、第１の突起電極の先端部をレベリングする工程（ａ６）をさらに含むことが好ましい。

このようにすると、先端部がレベリングされた第１の突起電極上に、第２の突起電極を位置合わせして、第１の半導体装置上に第２の半導体装置を安定して配置することができる。

本発明に係る積層型半導体モジュール及びその製造方法によると、第１，第２の半導体装置の積層時（第１，第２の突起電極の接続時）に第１，第２の半導体基板に反りが発生することがあっても、互いに材料の異なる第１，第２の突起電極のうち融点の低い一方が溶融し、融点の高い他方に濡れ拡がって、該一方の先端領域が該他方の表面に濡れ拡がるように形成されるため、第１の突起電極と第２の突起電極とを良好に接続することができる。従って、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができるので、信頼性の高い積層型半導体モジュールを実現することができる。

以下に、本発明の各実施形態について図面を参照しながら説明する。但し、本発明は以下の各実施形態に限定されない。また、各図面において、各構成要素の形状については、図面の作成上、実際の形状とは異なる形状で図示している。また、各構成要素の個数（具体的には例えば、電極、端子、内層配線及び表層配線等の個数）についても、図面の作成上、実際の個数とは異なる個数で図示している。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る積層型半導体モジュールについて、図１及び図２を参照しながら説明する。図１は、本発明の第１の実施形態に係る積層型半導体モジュールの構造について示す断面図であり、具体的には、図２中に示すI-I線における断面図である。図２は、本発明の第１の実施形態に係る積層型半導体モジュールの構造について示す平面図であり、具体的には、第２の半導体装置側から見た平面図である。

図１に示すように、本実施形態に係る積層型半導体モジュール１００は、第１の半導体基板１１の上面に第１の半導体チップ１２が実装された第１の半導体装置１０上に、第２の半導体基板２１の上面に第２の半導体チップ２２が実装された第２の半導体装置２０が積層された構成である。

第１の半導体装置１０及び第２の半導体装置２０の構成について順に説明する。

＜第１の半導体装置＞
第１の半導体基板１１は多層配線構造を有し、その上面の中央領域には、第１の半導体チップ１２が実装されている。

第１の半導体基板１１の上面の中央領域には、第１の半導体チップ１２を接続するための第１のチップ接続用端子１３が設けられている。第１の半導体基板１１の上面の周辺領域（言い換えれば、第１の半導体チップ１２の実装領域（即ち、中央領域）よりも外側の領域）には、第２の半導体装置２０を接続するための第１の接続用端子１４がグリッドアレー状に設けられている。第１の接続用端子１４上には、第１の突起電極１５が配置されている。

第１の半導体基板１１の下面には、外部接続用端子１６がグリッドアレー状に設けられている。外部接続用端子１６上には、回路基板（図示せず）に積層型半導体モジュール１００を接続するための外部接続用突起電極１７が配置されている。

第１の半導体チップ１２の下面の中央領域には、回路（図示せず）が形成されている。第１の半導体チップ１２の下面の周辺領域（言い換えれば、回路形成領域（即ち、中央領域）よりも外側の領域）には、電極端子（図示せず）が設けられている。該電極端子上には、第１のチップ接続用端子１３にフリップチップ実装するための第１のチップ接続用突起電極１８が第１のチップ接続用端子１３と対応するように配置されている。

第１の半導体基板１１と第１の半導体チップ１２とは、両者の隙間に充填された第１の封止樹脂１９によって接着及び封止されている。

第１の半導体装置１０を構成する各構成要素について、以下に詳細に説明する。

−第１の半導体基板−
第１の半導体基板１１の基材としては、例えばガラスエポキシ樹脂、ポリイミド樹脂、アラミド樹脂、アルミナセラミック、窒化アルミニウムセラミック、ガラス、又は石英等を用いることができるが、多層配線構造の第１の半導体基板１１を安価に作製することができる点で樹脂基材を用いることが好ましい。

−第１の突起電極−
第１の突起電極１５としては、例えば柱状のスタッドバンプ（ここで、「スタッドバンプ」とは、先端部が切断されたバンプをいう。）を採用することが好ましい。第１の突起電極１５の材料としては、例えば金、銅、又はアルミニウム等を用いることができるが、第２の突起電極との接続の信頼性を高めることができる点で金を用いることが好ましい。

−外部接続用突起電極−
外部接続用突起電極１７としては、例えばボール状若しくは柱状の導電体、多角柱状、角錐台状、若しくは円錐台状のめっきバンプ、又はスタッドバンプを用いることができる。ボール状の導電体の具体例としては、例えば錫（Ｓｎ）系半田ボール、又は樹脂系ボール等が挙げられる。

−第１の半導体チップ−
第１の半導体チップ１２は、回路が形成された基板からなる。この基板としては、例えばシリコン単結晶基板、化合物半導体基板、又はＳＯＩ（Silicon On Insulator）基板等を用いることができる。

−第１の封止樹脂−
第１の封止樹脂１９の材料としては、例えば絶縁性接着フィルム（ＮＣＦ:Non-Conductive film）、異方性導電性フィルム（ＡＣＦ：Anisotropic Conductive Film）、又は液状樹脂等を用いることができる。

＜第２の半導体装置＞
第２の半導体基板２１は、第１の半導体基板１１と同様に多層配線構造を有し、その上面の中央領域には、第２の半導体チップ２２が実装されている。

第２の半導体基板２１の上面には、第２の半導体チップ２２を接続するための第２のチップ接続用端子２３が設けられている。

第２の半導体基板２１の下面の周辺領域（言い換えれば、第２の半導体チップ２２の実装領域（即ち、中央領域）よりも外側の領域）には、第１の半導体装置１０を接続するための第２の接続用端子２４が第１の接続用端子１４と対応するように配置されている（即ち、第１の接続用端子１４と同様にグリッドアレー状に配置されている）。第２の接続用端子２４上には、第２の突起電極２５が配置されている。

第２の半導体チップ２２の下面の中央領域には、回路（図示せず）が形成されている。第２の半導体チップ２２の下面の周辺領域（言い換えれば、回路形成領域（即ち、中央領域）よりも外側の領域）には、電極端子（図示せず）が設けられている。該電極端子上には、第２のチップ接続用端子２３にフリップチップ実装するための第２のチップ接続用突起電極２６が第２のチップ接続用端子２３と対応するように配置されている。

第２の半導体基板２１と第２の半導体チップ２２とは、両者の隙間に充填された第２の封止樹脂２７によって接着及び封止されている。

第２の半導体装置２０を構成する各構成要素について、以下に詳細に説明する。

−第２の半導体基板−
第２の半導体基板２１の基材は、第１の半導体基板１１と同じ基材を用いることが好ましい。これにより、第２の半導体基板２１の熱膨張係数と第１の半導体基板１１の熱膨張係数とを同じにできる。そのため、後述の積層型半導体モジュールの製造方法において、第１，第２の半導体装置１０，２０の積層時に、第１の半導体基板１１が反る挙動と、第２の半導体基板２１が反る挙動との間に大きな差異が生じることを抑制することができるため、第１の突起電極１５と第２の突起電極２５とを、より良好に接続することができる。

−第２の突起電極−
第２の突起電極２５としては、ボール状のバンプを採用することが好ましい。バンプの具体例としては、例えば錫（Ｓｎ）系半田ボール等の半田バンプが挙げられる。

−第２の半導体チップ−
第２の半導体チップ２２としては、第１の半導体チップ１２と同様の半導体チップを用いることができる。

−第２の封止樹脂−
第２の封止樹脂２７の材料としては、第１の封止樹脂１９と同様の材料を用いることができる。

本実施形態では、図２に示すように、第１の突起電極（図１：１５参照）と接続する第２の突起電極２５は、第２の半導体チップ２２の実装領域よりも外側の領域にグリッドアレー状に配置されている。ここで、「グリッドアレー状」とは、表面実装型パッケージの一種であるＢＧＡ（Ball Grid Array）において意味するマトリックス状（行列状）のことであり、特に、本実施形態における「グリッドアレー状」とは、複数の列が並んだ状態を意味する。なお、本実施形態では、２列の第２の突起電極列が並んだ場合を具体例に挙げて説明する。

即ち、本実施形態における第２の半導体装置２０は、図２に示すように、６つの第２の突起電極２５が第２の半導体基板２１の周縁に沿って配列された外側第２の突起電極列（第３列）２５Ａと、外側第２の突起電極列２５Ａよりも内側に位置し、６つの第２の突起電極２５が外側第２の突起電極列２５Ａに沿って配列された内側第２の突起電極列（第４列）２５Ｂとを含む。

また、第１の半導体装置１０は、図２中には図示されないが、外側第２の突起電極列２５Ａ下に配置された外側第１の突起電極列（第１列）と、内側第２の突起電極列２５Ｂ下に配置された内側第１の突起電極列（第２列）とを含む。

ここで、本実施形態の特徴点は、以下に示す点である。

本実施形態では、第１の半導体装置１０と第２の半導体装置２０間を電気的に接続する接続部は、図１に示すように、第１の突起電極１５及び第２の突起電極２５からなる。即ち、接続部において、その上部領域とその下部領域とは、互いに異なる材料からなる。

これに対し、第１，第２の従来例では、第１の半導体装置と第２の半導体装置間を電気的に接続する接続部は、第１の半導体装置と第２の半導体装置との間に配置された突起電極（第１の従来例：半田バンプ，第２の従来例：スタッドバンプ）からなる。即ち、接続部において、その上部領域とその下部領域とは、互いに同じ材料からなる。

以下に、本発明の第１の実施形態に係る積層型半導体モジュールの製造方法について、図１を参照しながら説明する。

＜第１の半導体装置の作製＞
第１の半導体基板１１の上面の中央領域（即ち、第１の半導体チップ１２の実装領域）に第１のチップ接続用端子１３を設けると共に、第１の半導体基板１１の上面の周辺領域（言い換えれば、第１の半導体チップ１２の実装領域よりも外側の領域）に第１の接続用端子１４を設ける。一方、第１の半導体基板１１の下面に外部接続用端子１６を設ける。

一方、下面に（回路形成面）に第１のチップ接続用突起電極１８が配置された第１の半導体チップ１２を形成する。

ここで、第１の半導体チップ１２の形成方法としては、次に示す方法が挙げられる。例えば、公知の方法により、第１の半導体チップ用基板に回路（図示せず）を形成する。その後、該基板の下面（回路形成面）に、第１のチップ接続用端子１３と対応するように電極端子を設けた後、該電極端子上に第１のチップ接続用突起電極１８を設ける。その後、該基板を、回路形成面と反対の面側から研磨して薄くする。

次に、第１のチップ接続用端子１３と第１のチップ接続用突起電極１８とが対向した状態で、第１の封止樹脂１９によって、第１の半導体基板１１と第１の半導体チップ１２とを封止する。このようにして、第１の半導体基板１１の上面に、該上面と第１の半導体チップ１２の下面（回路形成面）とが対向するように第１の半導体チップ１２を実装する。

ここで、第１の半導体チップ１２を第１の半導体基板１１の上面に実装する方法としては、以下に示す方法が挙げられる。

第１に例えば、第１の封止樹脂１９として液状樹脂を用いた場合には、第１のチップ接続用端子１３と第１のチップ接続用突起電極１８とを対向させて電気的に接続した後、第１の半導体基板１１と第１の半導体チップ１２との隙間に液状樹脂を注入し、その後、加熱及び加圧により、第１の半導体基板１１と第１の半導体チップ１２とを接着して封止する。

第２に例えば、第１の封止樹脂１９として異方性導電性フィルムを用いた場合には、異方性導電性フィルムを第１のチップ接続用端子１３の形成領域に貼り付けた後、第１のチップ接続用端子１３と第１のチップ接続用突起電極１８とを対向させ、その後、加圧及び加熱により、第１のチップ接続用端子１３と第１のチップ接続用突起電極１８とを電気的に接続すると共に、第１の半導体基板１１と第１の半導体チップ１２とを封止する。このように、異方性導電性フィルムは、第１の半導体基板１１と第１の半導体チップ１２とを封止するだけでなく、第１のチップ接続用端子１３と第１のチップ接続用突起電極１８とを電気的に接続することができる。

第１の半導体チップ１２の実装後、第１の接続用端子１４上に、第１の突起電極１５を設ける。次に、外部接続用端子１６上に、外部接続用突起電極１７を設ける。

このようにして、第１の半導体装置１０を作製することができる。

＜第２の半導体装置の作製＞
第２の半導体基板２１の上面の中央領域（即ち、第２の半導体チップ２２の実装領域）に第２のチップ接続用端子２３を設ける。一方、第２の半導体基板２１の下面に第１の接続用端子１４と対応するように第２の接続用端子２４を設ける。

一方、下面（回路形成面）に第２のチップ接続用突起電極２６が配置された第２の半導体チップ２２を形成する。

次に、第２のチップ接続用端子２３と第２のチップ接続用突起電極２６とが対向した状態で、第２の封止樹脂２７によって、第２の半導体基板２１と第２の半導体チップ２２とを封止する。このようにして、第２の半導体基板２１の上面に、該上面と第２の半導体チップ２２の下面（回路形成面）とが対向するように第２の半導体チップ２２を実装する。

第２の半導体チップ２２の実装後、第２の接続用端子２４上に、第２の突起電極２５を設ける。

このようにして、第２の半導体装置２０を作製することができる。

第１，第２の半導体装置１０，２０の作製後、第１の突起電極１５と第２の突起電極２５とが対向するように位置合わせして、第１の半導体装置１０上に第２の半導体装置２０を配置する。

次に、第１の半導体装置１０上に第２の半導体装置２０が配置された状態で加熱することにより、第２の突起電極２５が溶融されて、この溶融された第２の突起電極材料が、第２の突起電極２５下に第２の突起電極２５と対向して配置された第１の突起電極１５の表面に濡れ拡がる。なお、第１の突起電極１５と第２の突起電極２５との間に、例えば界面活性用フラックス剤等を設けて、第１の半導体装置１０上に第２の半導体装置２０が配置された状態で加熱してもよい。

ここで、加熱温度は、第２の突起電極材料が溶融可能な温度、即ち、第２の突起電極２５の融点以上であることが好ましい。具体的には例えば、第２の突起電極２５として例えばＳｎ系半田ボールを用いた場合、加熱温度を、２２０℃以上２６０℃以下に設定することが好ましい。さらに、加熱温度は、第１の突起電極材料が溶融し難い温度、即ち、第１の突起電極１５の融点以下であることが好ましい。

加熱後、溶融されて第１の突起電極１５の表面に濡れ拡がった第２の突起電極材料を凝固させて（即ち、第２の突起電極２５の形成領域付近の温度を室温にまで下げて）、第１の突起電極１５と第２の突起電極２５とを電気的に接続する。

以上のようにして、第１の半導体装置１０上に第２の半導体装置２０が積層された積層型半導体モジュール１００を製造することができる。

なお、積層型半導体モジュール１００は、外部接続用突起電極１７を介して、回路基板と電気的に接続されることにより、回路基板上に搭載される。

ここで、外部接続用突起電極として、例えばＳｎ系半田ボールを用いた場合には、上述のように外部接続用端子１６と外部接続用突起電極１７とが電気的に接続された積層型半導体モジュール１００を製造する必要はなく、外部接続用端子と外部接続用突起電極（Ｓｎ系半田ボール）との電気的接続を、積層型半導体モジュールの搭載の際に行ってもよい。具体的には、フラックスにより、外部接続用端子上にＳｎ系半田ボールが接着固定された積層型半導体モジュールを製造する。その後、Ｓｎ系半田ボールと該Ｓｎ系半田ボールが接着固定された外部接続用端子とを電気的に接続すると共に、Ｓｎ系半田ボールを介して回路基板と積層型半導体モジュールとを電気的に接続する。

本実施形態によると、第１，第２の半導体装置１０，２０の積層時（第１，第２の突起電極１５，２５の接続時）に第１，第２の半導体基板１１，２１に反りが発生することがあっても、第２の突起電極２５が、第２の突起電極２５と対向する第１の突起電極１５の表面に濡れ拡がるように形成されるため、第１の突起電極１５と第２の突起電極２５とを良好に接続することができる。従って、第１の半導体装置１０と第２の半導体装置２０間の電気的接続を安定して確保することができるので、信頼性の高い積層型半導体モジュール１００を実現することができる。

また、第１，第２の半導体チップ１２，２２は、フリップチップ方式により、第１，第２の半導体基板１１，２１に実装されるため、小型且つ薄型の積層型半導体モジュール１００を実現することができる。

以上のように、本発明は、第１，第２の半導体装置１０，２０の積層時に第１，第２の半導体基板１１，２１に反りが発生することがあっても、第１の半導体装置１０と第２の半導体装置１０間の電気的接続が安定して確保された積層型半導体モジュール１００を実現することができるため、例えば、本発明を、小型且つ薄型を必要とする種々の積層型半導体モジュールに適用することができる。具体的には、本発明を、例えば第１の半導体チップ１２がメモリを制御する制御用ＩＣであり、第２の半導体チップ２２がメモリであるメモリモジュール、又は第１の半導体チップ１２がＤＳＰ（Digital Signal Processor）であり、第２の半導体チップ２２がメモリであるメモリモジュール等に対し、好適に利用することができる。また、本発明を、例えば第１の半導体チップ１２がＤＳＰであり、第２の半導体チップ２２が撮像素子である撮像モジュール等に対しても、使用可能である。

なお、本実施形態では、第１の半導体装置１０上に第２の半導体装置２０を積層する前に、第１の突起電極１５の表面に対して、例えばＵＶ処理又はプラズマ照射処理等の洗浄処理を予め施すことが好ましい。このようにすると、第１の突起電極１５と第２の突起電極２５との濡れ性を向上させることができるため、第１，第２の半導体装置１０，２０の積層時に、溶融された第２の突起電極材料が第１の突起電極１５の表面に濡れ拡がることを容易化して、第１の突起電極１５と第２の突起電極２５とを、より良好に接続することができるので、第１の半導体装置１０と第１の半導体装置２０間の電気的接続を、より安定して確保することができる。

また、本実施形態では、第１の半導体装置１０上に第２の半導体装置２０が配置された状態で、第１の突起電極１５と第２の突起電極２５との対向領域を局所的に加熱することが好ましい。このようにすると、第１，第２の半導体装置１０，２０の積層時に、第１，第２の半導体装置１０，２０全体の温度が上昇することを抑制して、第１，第２の半導体基板１１，２１に発生する反り量を抑制することができるので、第１の半導体装置１０と第２の半導体装置２０間の電気的接続を、より安定して確保することができる。

また、本実施形態では、第１の半導体装置１０上に第２の半導体装置２０を積層する前に、第１の突起電極１５の先端部を予めレベリングすることが好ましい。このようにすると、先端部がレベリングされた第１の突起電極１５上に、第２の突起電極２５を位置合わせして、第１の半導体装置１０上に第２の半導体装置２０を安定して配置することができる。

また、本実施形態では、第１の半導体装置１０が２列の第１の突起電極列を含むと共に、第２の半導体装置２０が２列の第２の突起電極列を含む（即ち、第２の半導体装置２０は、図２に示すように、外側第２の突起電極列２５Ａと内側第２の突起電極列２５Ｂとを含む）場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。即ち、第１，第２の半導体装置が１列の第１，第２の突起電極列を含む場合、又は３列以上の第１，第２の突起電極列を含む場合においても、本発明を適用することができる。

また、本実施形態では、第１，第２の半導体チップ１２，２２を第１，第２の半導体基板１１，２１に実装する実装方式として、フリップチップ方式を採用する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ワイヤボンディング方式、又はＴＡＢ（Tape Automated Bonding）方式を採用してもよい。

また、本実施形態では、第１の半導体チップ１２を第１の半導体基板１１に実装する実装方式と、第２の半導体チップ２２を第２の半導体基板２１に実装する実装方式とが互いに同じ場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、互いに異なる場合でもよい。

また、本実施形態では、第１の半導体チップ１２を第１の半導体基板１１に実装する前に、第１の半導体チップ１２の基板を研磨する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、第１の半導体チップの基板を研磨せずに、第１の半導体チップを第１の半導体基板に実装してもよい。

また、本実施形態では、第２の半導体チップ２２の形状を、図２に示すように正方形状としたが、本発明はこのような形状に限定されるものではなく、例えば、長方形状としてもよい。

（第１の実施形態の変形例）
以下に、本発明の第１の実施形態の変形例に係る積層型半導体モジュールについて、図３を参照しながら説明する。図３は、本発明の第１の実施形態の変形例に係る積層型半導体モジュールの構造について示す断面図である。なお、図３において、第１の実施形態における構成要素と同一の構成要素には、図１における符号と同一の符号を付すことにより、本変形例では、第１の実施形態と相違する点について主に説明し、第１の実施形態と共通する点については適宜省略して説明する。

ここで、本変形例の特徴点は、以下に示す点である。

本変形例に係る積層型半導体モジュール１００Ａは、第１の実施形態に係る積層型半導体モジュール１００と同一の構成要素に加えて、例えば受動部品（ここで、「受動部品」とは、例えば抵抗器、コンデンサ、ダイオード等を含む）等からなる電子部品２８をさらに備えている。電子部品２８は、第２の半導体基板２１の上面の周辺領域（言い換えれば、第２の半導体チップ２２の実装領域（即ち、中央領域）よりも外側の領域）に実装されている。ここで、電子部品２８の具体例としては、例えば、ノイズ防止等に用いられるチップコンデンサ等が挙げられる。

本変形例によると、第１の実施形態と同様の効果を得ることができる。即ち、第１，第２の半導体装置１０，２０の積層時に第１，第２の半導体基板１１，２１に反りが発生することがあっても、第１の半導体装置１０と第２の半導体装置２０との電気的接続が安定して確保された積層型半導体モジュール１００Ａを実現することができる。

加えて、一般的には回路基板に実装することが要求される電子部品を、第２の半導体基板２１に実装することができるため、回路基板に実装される電子部品の部品点数を削減できる。従って、第１の実施形態に比べて、高機能の積層型半導体モジュール１００Ａを実現することができる。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る積層型半導体モジュールについて、図４及び図５を参照しながら説明する。図４は、本発明の第２の実施形態に係る積層型半導体モジュールの構造について示す断面図であり、具体的には、図５中に示すIV-IV線における断面図である。図５は、本発明の第２の実施形態に係る積層型半導体モジュールの構造について示す平面図であり、具体的には、第２の半導体装置側から見た平面図である。なお、図４（又は図５）において、第１の実施形態における構成要素と同一の構成要素には、図１（又は図２）における符号と同一の符号を付すことにより、本実施形態では、第１の実施形態と相違する点について主に説明し、第１の実施形態と共通する点については適宜省略して説明する。

ここで、本実施形態の特徴点は、以下に示す点である。

本実施形態では、図４に示すように、第１の半導体基板１１の中央から第１の距離だけ離れて配置された第１の突起電極２９ａの高さＨａは、第１の半導体基板１１の中央から第２の距離（第２の距離＜第１の距離）だけ離れて配置された第１の突起電極２９ｂの高さＨｂよりも低い。

これに対し、第１の実施形態では、図１に示すように、第１の半導体基板１１の中央から第１の距離だけ離れて配置された第１の突起電極１５の高さＨＡと、第１の半導体基板１１の中央から第２の距離だけ離れて配置された第１の突起電極１５の高さＨＢとは同じである。

このように、本実施形態における第１の突起電極は、第１の半導体基板１１の中央からの距離に応じて、その高さが制御されている。

この特徴点の詳細について、図５及び図６を参照しながら説明する。図６は、第２の半導体装置が積層される前の、第１の半導体装置の構成について示す側面図である。

第１の突起電極２９ａ，２９ａｘ，２９ａｙは、図５に示すように、第１の半導体基板１１の周縁に沿って配列されて、外側第１の突起電極列２９Ａを構成している。なお、言うまでもないが、外側第１の突起電極列２９Ａ上には、外側第２の突起電極列（図２：２５Ａ参照）が配置されている。

第１の突起電極２９ｂ，２９ｂｘ，２９ｂｙは、図５に示すように、外側第１の突起電極列２９Ａに沿って配列されて、内側第１の突起電極列２９Ｂを構成している。なお、言うまでもないが、内側第１の突起電極列２９Ｂ上には、内側第２の突起電極列（図２：２５Ｂ参照）が配置されている。

本実施形態では、外側第１の突起電極列２９Ａを構成する各第１の突起電極２９ａ，２９ａｘ，２９ａｙは、図６に示すように、第１の半導体基板１１の中央からの距離に応じて、その高さが制御されている。具体的には、第１の半導体基板１１の中央からの距離が最も遠い第１の突起電極２９ａｙの高さが最も低く、その次に遠い第１の突起電極２９ａｘの高さがその次に低く、最も近い第１の突起電極２９ａの高さが最も高い。

本変形例によると、第１の実施形態と同様の効果を得ることができる。

加えて、第１，第２の半導体装置１０Ｂ，２０の積層時に、第１の半導体基板１１において、図７に示すような反り（即ち、第１の半導体基板１１が凹状に反る反り、詳細には、第１の半導体基板１１の中央から離れるに連れて上側に反る反り）が発生することがあっても、この反りに応じて、図４に示すように、第１の半導体基板１１の中央から比較的遠くに配置された第１の突起電極２９ａの高さを、比較的近くに配置された第１の突起電極２９ｂの高さよりも予め低くすることにより、第１の半導体基板１１に発生した反りを吸収することができる。従って、第１の半導体装置１０Ｂと第２の半導体装置２０間の電気的接続を、より安定して確保することができる。なお、図７において、第１の半導体基板１１において発生する反りを明瞭に示す為に、その反り具合を極端に図示している。これに対し、図４において、簡単明瞭に図示する為に、第１の半導体基板１１において発生する反りを図示していない。

以上のように、第１，第２の半導体装置１０Ｂ，２０の積層時に第１の半導体基板１１に発生する反りに応じて、第１の突起電極の高さを予め制御することにより、第１の半導体基板に発生した反りを吸収することができるので、第１の実施形態に比べて、第１の半導体装置１０Ｂと第２の半導体装置２０間の電気的接続を安定して確保することができる。

ここで、第１の半導体基板１１の中央からの距離に応じて、第１の突起電極の高さを制御する方法としては、例えば、図８に示すような治具３０を第１の突起電極に押し当てる方法が挙げられる。冶具３０は、図８に示すように、第１の突起電極が押し当てられる面の反りが、第１の半導体基板１１において発生する反り（図７参照）に応じて制御されている。即ち、第１の突起電極が押し当てられる面が反る方向Ｄ30は、第１の半導体基板１１が反る方向（図７：Ｄ11参照）と反対の方向、即ち、冶具３０の中央から離れるに連れて下側に反る方向に制御されている。

このように、第１の突起電極を設けた後に、冶具３０を第１の突起電極に押し当てるだけで、第１の突起電極の高さを制御することができるので、第１の突起電極の高さが制御された第１の半導体装置１０Ｂを、容易に実現することができる。なお、冶具３０を第１の突起電極に押し当てる際に、第１の半導体チップ１２に冶具３０が押し当てられることがないように、図８に示すように、冶具３０には、その中央領域（即ち、第１の半導体チップ１２の実装領域）に開口３０ｈが設けられている。

なお、本実施形態では、第１の半導体基板１１の中央から離れるに連れて、第１の突起電極の高さが低くなるように制御する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１，第２の半導体装置の積層時に、第１の半導体装置において、図７に示すような反りと反対の反り（即ち、第１の半導体基板が凸状に反る反り、詳細には、第１の半導体基板の中央から離れるに連れて下側に反る反り）が発生する場合、第１の半導体基板の中央から離れるに連れて、第１の突起電極の高さが高くなるように制御する必要がある。

また、本実施形態では、第１の半導体基板１１において発生する反り量に基づいて、第１の突起電極の高さを制御する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１の半導体基板において発生する反り量と第２の半導体基板において発生する反り量との双方に基づいて、第１の突起電極の高さを制御してもよい。この場合、本実施形態に比べて、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができる。

また、本実施形態では、図８に示すように、冶具３０において、第１の突起電極に押し当てられる面が、その中央から離れるに連れて一様に下側に反る、言い換えれば、その中央から離れるに連れて一様に凸状となる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、第１の突起電極に押し当てられる面が、その中央から離れるに連れて階段状に凸状となる場合でもよい。

本発明は、第１，第２の半導体装置の積層時に第１，第２の半導体基板に反りが発生することがあっても、第１の突起電極と第２の突起電極とを良好に接続することができるため、第１の半導体装置と第２の半導体装置間の電気的接続を安定して確保することができるので、例えば携帯電話又はデジタルカメラ等の電子機器に有用である。

本発明の第１の実施形態に係る積層型半導体モジュールの構造について示す断面図である。 本発明の第１の実施形態に係る積層型半導体モジュールの構造について示す平面図である。 本発明の第１の実施形態の変形例に係る積層型半導体モジュールの構造について示す断面図である。 本発明の第２の実施形態に係る積層型半導体モジュールの構造について示す断面図である。 本発明の第２の実施形態に係る積層型半導体モジュールの構造について示す平面図である。 第２の半導体装置が積層される前の、第１の半導体装置の構造について示す側面図である。 第１，第２の半導体装置の積層時に第１の半導体装置において発生する反りの状態を示す模式断面図である。 第１の突起電極の高さを制御する治具の構造について示す模式斜視図である。

符号の説明

１００，１００Ａ，１００Ｂ 積層型半導体モジュール
１０，１０Ｂ 第１の半導体装置
１１ 第１の半導体基板
１２ 第１の半導体チップ
１３ 第１のチップ接続用端子
１４ 第１の接続用端子
１５ 第１の突起電極
１６ 外部接続用端子
１７ 外部接続用突起電極
１８ 第１のチップ接続用突起電極
１９ 第１の封止樹脂
２０，２０Ａ 第２の半導体装置
２１ 第２の半導体基板
２２ 第２の半導体チップ
２３ 第２のチップ接続用端子
２４ 第２の接続用端子
２５ 第２の突起電極
２５Ａ 外側第２の突起電極列（第３列）
２５Ｂ 内側第２の突起電極列（第４列）
２６ 第２のチップ接続用突起電極
２７ 第２の封止樹脂
２８ 電子部品
２９ａ，２９ａｘ，２９ａｙ，２９ｂ，２９ｂｘ，２９ｂｙ 第１の突起電極
２９Ａ 外側第１の突起電極列（第１列）
２９Ｂ 内側第１の突起電極列（第２列）
ＨＡ，ＨＢ，Ｈａ，Ｈｂ 高さ
Ｄ11 方向
３０ 治具
３０ｈ 開口
Ｄ30 方向

Claims (18)

1. 第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層された積層型半導体モジュールであって、
   前記第１の半導体装置は、
   前記第１の半導体基板の上面のうち前記第１の半導体チップの実装領域よりも外側の領域に設けられた第１の接続用端子と、
   前記第１の接続用端子上に配置された第１の突起電極と、
   前記第１の半導体基板の下面に設けられた外部接続用端子とを備え、
   前記第２の半導体装置は、
   前記第２の半導体基板の下面に前記第１の接続用端子と対応するように配置された第２の接続用端子と、
   前記第２の接続用端子上に配置され、前記第１の突起電極と接続する第２の突起電極とを備え、
   前記第１の突起電極と前記第２の突起電極とは、互いに異なる材料からなることを特徴とする積層型半導体モジュール。
2. 前記第１の突起電極と前記第２の突起電極とは、互いに融点の異なる材料からなることを特徴とする請求項１に記載の積層型半導体モジュール。
3. 前記第１の突起電極はスタッドバンプであり、
   前記第２の突起電極は半田バンプであり、
   前記第１の突起電極の融点は、前記第２の突起電極の融点よりも高いことを特徴とする請求項１又は２に記載の積層型半導体モジュール。
4. 前記第２の突起電極の先端領域が、前記第１の突起電極の表面に濡れ拡がるように形成されていることを特徴とする請求項３に記載の積層型半導体モジュール。
5. 前記第１の半導体基板の中央から第１の距離だけ離れて配置された前記第１の突起電極の高さと、前記第１の半導体基板の中央から第２の距離だけ離れて配置された前記第１の突起電極の高さとは互いに異なることを特徴とする請求項１に記載の積層型半導体モジュール。
6. 前記第１の半導体装置は、
   前記第１の突起電極が前記第１の半導体基板の周縁に沿って配列された第１列と、
   前記第１列よりも内側に位置し、前記第１の突起電極が前記第１列に沿って配列された第２列とを含むことを特徴とする請求項１〜５のうちいずれか１項に記載の積層型半導体モジュール。
7. 前記第２の半導体装置は、
   前記第１列と対応するように配置され、前記第２の突起電極が前記第２の半導体基板の周縁に沿って配列された第３列と、
   前記第２列と対応するように配置され、前記第２の突起電極が前記第３列に沿って配列された第４列とを含むことを特徴とする請求項６に記載の積層型半導体モジュール。
8. フリップチップ方式により、前記第１の半導体チップが前記第１の半導体基板の上面にに実装されていることを特徴とする請求項１〜７のうちいずれか１項に記載の積層型半導体モジュール。
9. 前記第１の突起電極の高さは、前記第１の半導体チップの高さよりも低いことを特徴とする請求項８に記載の積層型半導体モジュール。
10. 第１の半導体基板の上面に第１の半導体チップが実装された第１の半導体装置上に、第２の半導体基板の上面に第２の半導体チップが実装された第２の半導体装置が積層された積層型半導体モジュールの製造方法であって、
    第１の突起電極を備えた前記第１の半導体装置を作製する工程（ａ）と、
    第２の突起電極を備えた前記第２の半導体装置を作製する工程（ｂ）と、
    前記工程（ａ）及び前記工程（ｂ）の後に、前記第１の突起電極と前記第２の突起電極とが対向するように位置合わせして、前記第１の半導体装置上に前記第２の半導体装置を配置する工程（ｃ１）と、前記工程（ｃ１）の後に、所定温度で加熱することにより、前記第１の突起電極と前記第２の突起電極とを接続する工程（ｃ２）とを備え、
    前記第１の突起電極と前記第２の突起電極とは、互いに異なる材料からなることを特徴とする積層型半導体モジュールの製造方法。
11. 前記工程（ａ）は、
    前記第１の半導体基板の上面のうち前記第１の半導体チップの実装領域よりも外側の領域に第１の接続用端子を設けると共に、前記第１の半導体基板の下面に外部接続用端子を設ける工程（ａ１）と、
    前記工程（ａ１）の後に、前記第１の半導体基板の上面に前記第１の半導体チップを実装する工程（ａ２）と、
    前記工程（ａ２）の後に、前記第１の接続用端子上に前記第１の突起電極を設ける工程（ａ３）とを含み、
    前記工程（ｂ）は、
    前記第２の半導体基板の下面に前記第１の接続用端子と対応するように第２の接続用端子を設ける工程（ｂ１）と、
    前記工程（ｂ１）の後に、前記第２の半導体基板の上面に前記第２の半導体チップを実装する工程（ｂ２）と、
    前記工程（ｂ２）の後に、前記第２の接続用端子上に前記第２の突起電極を設ける工程（ｂ３）とを含むことを特徴とする請求項１０に記載の積層型半導体モジュールの製造方法。
12. 前記第１の突起電極は、スタッドバンプであり、
    前記第２の突起電極は、半田バンプであり、
    前記第１の突起電極の融点は、前記第２の突起電極の融点よりも高く、
    前記工程（ｃ２）における前記所定温度は、前記第２の突起電極の融点よりも高く且つ前記第１の突起電極の融点よりも低いことを特徴とする請求項１０又は１１に記載の積層型半導体モジュールの製造方法。
13. 前記工程（ａ）は、前記第１の半導体基板の中央から第１の距離だけ離れて配置された前記第１の突起電極を第１の圧力で押圧する一方、前記第１の半導体基板の中央から第２の距離だけ離れて配置された前記第１の突起電極を第２の圧力で押圧する工程（ａ４）をさらに含むことを特徴とする請求項１０〜１２のうちいずれか１項に記載の積層型半導体モジュールの製造方法。
14. 前記第１の距離は、前記第２の距離よりも長く、
    前記第１の圧力は、前記第２の圧力よりも大きいことを特徴とする請求項１３に記載の積層型半導体モジュールの製造方法。
15. 前記工程（ａ）は、前記第１の突起電極の表面に対して洗浄処理を施す工程（ａ５）をさらに含むことを特徴とする請求項１０〜１２のうちいずれか１項に記載の積層型半導体モジュールの製造方法。
16. 前記洗浄処理は、ＵＶ処理又はプラズマ照射処理であることを特徴とする請求項１５に記載の積層型半導体モジュールの製造方法。
17. 前記工程（ｃ２）は、前記第１の突起電極と前記第２の突起電極との対向領域を局所的に加熱する工程であることを特徴とする請求項１０〜１２のうちいずれか１項に記載の積層型半導体モジュールの製造方法。
18. 前記工程（ａ）は、前記第１の突起電極の先端部をレベリングする工程（ａ６）をさらに含むことを特徴とする請求項１０〜１２のうちいずれか１項に記載の積層型半導体モジュールの製造方法。

Images