JPH11317468A - 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 - Google Patents

半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Info

Publication number
JPH11317468A
JPH11317468A JP12303198A JP12303198A JPH11317468A JP H11317468 A JPH11317468 A JP H11317468A JP 12303198 A JP12303198 A JP 12303198A JP 12303198 A JP12303198 A JP 12303198A JP H11317468 A JPH11317468 A JP H11317468A
Authority
JP
Japan
Prior art keywords
bump
melting point
mounting
low melting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12303198A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12303198A priority Critical patent/JPH11317468A/ja
Publication of JPH11317468A publication Critical patent/JPH11317468A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の実装不良を低減する。また、半
導体装置の実装効率を高める。 【解決手段】 半導体チップが塔載された配線板の表裏
面のうちの一方の面側に、前記半導体チップの電極パッ
ドと電気的に接続された複数のバンプ電極を有する半導
体装置であって、前記配線板の一方の面側に、前記バン
プ電極の融点よりも低い融点を有する導電材で形成さ
れ、かつ前記バンプ電極の外形サイズよりも大きい外形
サイズで形成された複数の低融点バンプが設けられてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置並びに
半導体チップの実装技術に関するものである。
【0002】
【従来の技術】多端子化(多ピン化)に好適な半導体装置
として、BGA(all rid rray)型半導体装置があ
る。このBGA型半導体装置は、配線板の表裏面のうち
の一方の面側に外部接続用端子として複数のバンプ電極
を設けた構成になっている。バンプ電極は、配線板の一
方の面に形成されたランド端子(パッド)に固着され、配
線板に塔載された半導体チップの電極パッドと電気的に
接続されている。バンプ電極は、加工性及び熱に対する
信頼性が高い例えば鉛(Pb)−錫(Sn)組成の半田材で
形成されている。
【0003】前記BGA型半導体装置は、実装基板に実
装する際、所定の位置からずれた位置ずれをセルフアラ
イメント機能(自動位置合わせ機能)によって矯正するこ
とができる。セルフアライメント機能は、溶融したバン
プ電極が実装基板のランド端子(パッド)に接触して濡れ
拡がり、その後、濡れ拡がったバンプ電極の表面張力に
よって作用する。従って、BGA型半導体装置において
は、所定の位置から多少ずれた状態で実装基板の実装面
に塔載されていても、セルフアライメント機能によって
所定の位置に矯正されるので、実装基板のランド端子と
の接続を確実に行うことができる。セルフアライメント
機能による位置矯正は、チップ本体の表裏面のうちの表
面側である回路形成面側に外部接続用端子として複数の
バンプ電極を設けた半導体チップ(フリップチップ)の実
装においても同様に行うことができる。
【0004】なお、セルフアライメント機能について
は、例えば、工業調査会発行「CSP技術のすベて」1
997年5月29日発行、第23頁乃至27頁に記載さ
れている。
【0005】
【発明が解決しようとする課題】前述のセルフアライメ
ント機能は、溶融したバンプ電極が実装基板のランド端
子に接触して濡れ拡がり、その後、濡れ拡がったバンプ
電極の表面張力によって作用するものであるが、実装基
板に半導体装置や半導体チップを塔載した時の位置ずれ
がバンプ電極の配列ピッチに対して大きすぎると、隣の
ランド端子にバンプ電極が接触し、バンプ電極の溶融時
に半田ブリッジが発生したり、場合によっては隣のラン
ド端子にバンプ電極が接続されてしまうことがあるの
で、半導体装置や半導体チップの実装不良を招く恐れが
ある。
【0006】近年、半導体チップに塔載される回路シス
テムの高集積化や多機能化により、外部接続用端子であ
るバンプ電極の数は増加され、これに伴ってバンプ電極
の配列ピッチは狭くなる傾向にあるので、実装基板に半
導体装置や半導体チップを塔載した時の位置ずれによ
り、バンプ電極は隣のランド端子と接触し易くなる。位
置合わせ精度が高い塔載機を用いれば、塔載時の位置ず
れを小さくすることができ、バンプ電極と隣のランド端
子との接触を回避することができるが、位置合わせ精度
が高い塔載機においては塔載速度が遅いため、半導体装
置や半導体チップの実装効率が低下する。
【0007】本発明の目的は、半導体装置の実装不良を
低減することが可能な技術を提供することにある。
【0008】また、本発明の他の目的は、半導体チップ
の実装不良を低減することが可能な技術を提供すること
にある。
【0009】また、本発明の他の目的は、半導体装置の
実装効率を高めることが可能な技術を提供することにあ
る。
【0010】また、本発明の他の目的は、半導体チップ
の実装効率を高めることが可能な技術を提供することに
ある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0013】(1)半導体チップが塔載された配線板の
表裏面のうちの一方の面側に、前記半導体チップの電極
パッドと電気的に接続された複数のバンプ電極を有する
半導体装置であって、前記配線板の一方の面側に、前記
バンプ電極の融点よりも低い融点を有する導電材で形成
され、かつ前記バンプ電極の外形サイズ(横方向の幅及
び縦方向の高さ)よりも大きい外形サイズで形成された
複数の低融点バンプが設けられている。前記低融点バン
プは、前記配線板の一方の面の周縁領域、又は周縁領域
を除くその中央領域、若しくは周縁領域及びその中央領
域に設けられている。
【0014】(2)チップ本体の表裏面のうちの表面側
である回路形成面側に複数のバンプ電極を有する半導体
チップであって、前記チップ本体の回路形成面側に、前
記バンプ電極の融点よりも低い融点を有する導電材で形
成され、かつ前記バンプ電極の外形サイズ(横方向の幅
及び縦方向の高さ)よりも大きい外形サイズで形成され
た複数の低融点バンプが設けられている。前記低融点バ
ンプは、前記チップ本体の回路形成面の周縁領域、又は
周縁領域を除くその中央領域、若しくは周縁領域及びそ
の中央領域に設けられている。
【0015】上述した手段(1)によれば、低融点バン
プはバンプ電極の融点よりも低い融点を有する導電材で
形成されているので、バンプ電極を溶融することなく、
低融点バンプを溶融することができる。また、低融点バ
ンプはバンプ電極の外形サイズ(横方向の幅及び縦方向
の高さ)よりも大きい外形サイズで形成されているの
で、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極よりも低融点バンプの方が大きい。
【0016】従って、実装基板の実装面の装置塔載領域
に半導体装置を実装する際、実装基板に半導体装置を塔
載した時の位置ずれが低融点バンプの溶融によるセルフ
アライメント機能の矯正範囲内であれば、実装基板のラ
ンド端子とバンプ電極との位置合わせをバンプ電極の溶
融前に事前に行うことができるので、隣のランド端子と
バンプ電極との接触を回避することができる。この結
果、半導体装置の実装不良を低減することができる。
【0017】また、塔載機の位置合わせ精度は低融点バ
ンプの溶融によって作用するセルフアライメント機能の
矯正範囲であれば良いので、塔載速度が速い塔載機を用
いることができ、半導体装置の実装効率を高めることが
できる。
【0018】上述した手段(2)によれば、低融点バン
プはバンプ電極の融点よりも低い融点を有する導電材で
形成されているので、バンプ電極を溶融することなく、
低融点バンプを溶融することができる。また、低融点バ
ンプはバンプ電極の外形サイズ(横方向の幅及び縦方向
の高さ)よりも大きい外形サイズで形成されているの
で、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極よりも低融点バンプの方が大きい。
【0019】従って、実装基板の実装面のチップ塔載領
域に半導体チップを実装する際、実装基板に半導体チッ
プを塔載した時の位置ずれが低融点バンプの溶融による
セルフアライメント機能の矯正範囲内であれば、実装基
板のランド端子とバンプ電極との位置合わせをバンプ電
極の溶融前に事前に行うことができるので、隣のランド
端子とバンプ電極との接触を回避することができる。こ
の結果、半導体装置の実装不良を低減することができ
る。
【0020】また、塔載機の位置合わせ精度は低融点バ
ンプの溶融によって作用するセルフアライメント機能の
矯正範囲であれば良いので、塔載速度が速い塔載機を用
いることができ、半導体チップの実装効率を高めること
ができる。
【0021】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【0022】(実施形態1)本実施形態では、BGA
(all rid rray)型半導体装置に本発明を適用した
例について説明する。
【0023】図1は本発明の実施形態1である半導体装
置の平面図であり、図2は図1のA−A線に沿う断面図
であり、図3は図1のB−B線に沿う断面図であり、図
4は前記半導体装置の底面図である。
【0024】図1及び図2に示すように、本実施形態の
BGA型半導体装置10は、配線板1の表裏面のうちの
一方の面側(図2において下面側)に外部接続用端子とし
て複数のバンプ電極5を設け、他方の面側(図2におい
て上面側)に半導体チップ2を塔載した構成になってい
る。半導体チップ2は、配線板1の他方の面のチップ塔
載領域に接着剤を介在して固着されている。
【0025】前記配線板1は、例えば、ガラス繊維にエ
ポキシ樹脂又はポリイミド樹脂を含浸させた多層配線構
造の樹脂板で構成され、その平面形状は方形状で形成さ
れている。配線板1の一方の面には複数のランド端子
(バンプ接続用パッド)1Aが形成され、配線基板1の他
方の面には複数のランド端子(ワイヤ接続用パッド)1C
が形成されている。このランド端子1A、ランド端子1
Cの夫々は、配線板1に形成された配線を介して互いに
電気的に接続されている。複数のランド端子1Aは配線
基板1の一方の面の中央領域において行列状に配列さ
れ、複数のランド端子1Cは配線基板1の他方の面のチ
ップ塔載領域を囲むその周辺領域において半導体チップ
2の各辺に沿って配列されている。
【0026】前記半導体チップ2は、例えば単結晶珪素
からなる半導体基板及びこの半導体基板上に形成された
配線層を主体とする構成になっており、その平面形状は
方形状で形成されている。半導体チップ2には、論理回
路システム、記憶回路システム、A/D変換回路システ
ム、増幅回路システム、或いはこれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板に形成された半導体素子、配線層に形成された配
線等によって構成されている。
【0027】前記半導体チップ2の表裏面のうちの表面
である回路形成面には、半導体チップ2の外周囲の各辺
に沿って複数の電極パッド(ボンディングパッド)2Aが
形成されている。この複数の電極パッド2Aの夫々は、
配線層のうちの最上層の配線層に形成され、回路システ
ムを構成する半導体素子に配線を介して電気的に接続さ
れている。複数の電極パッド2Aの夫々は、例えばアル
ミニウム(Al)膜又はアルミニウム合金膜等で形成され
ている。
【0028】前記半導体チップ2の電極パッド2Aは、
導電性のワイヤ3を介して、配線板1の電極パッド1C
に電気的に接続されている。ワイヤ3としては例えば金
(Au)ワイヤを用いている。ワイヤ3の接続方法とし
ては、例えば熱圧着に超音波振動を併用したボンディン
グ法を用いている。
【0029】前記半導体チップ2、ワイヤ3等は、配線
板1の他方の面側に形成された樹脂封止体4によって封
止されている。樹脂封止体4は、低応力化を図る目的と
して、例えば、フェノール系硬化剤、シリコーンゴム及
びフィラーが添加されたエポキシ系の樹脂で形成されて
いる。
【0030】前記バンプ電極5は、配線板1のランド端
子1Aに固着され、電気的にかつ機械的に接続されてい
る。即ち、バンプ電極5は半導体チップ2の電極パッド
2Aに電気的に接続されている。バンプ電極5は、球形
状で形成され、例えば0.5[mm]程度の配列ピッチ
で配列されている。バンプ電極5は、導電材として、例
えば232[℃]程度の融点を有する97[重量%]錫
(Sn)−3[重量%]銀(Ag)組成の半田材で形成され
ている。この半田材からなるバンプ電極5は、加工性及
び熱に対する信頼性が高い。バンプ電極5は、本実施形
態において、主に信号の授受を行う外部接続用信号端子
として用いられている。
【0031】前記配線板1の一方の面側には、図3及び
図4に示すように、球形状で形成された四つの低融点バ
ンプ6が設けられている。四つの低融点バンプ6の夫々
は配線板1の一方の面の周縁領域に設けられている。本
実施形態において、低融点バンプ6は、配線板1の一方
の面の四つの角部に設けられ、バンプ電極5よりも大き
い配列ピッチで配列されている。
【0032】前記低融点バンプ6は、バンプ電極5より
も低い融点を有する導電材で形成されている。本実施形
態において、低融点バンプ6は、例えば、183[℃]
程度の融点(共晶温度)を有する37[重量%]鉛(Pb)
−63[重量%]錫(Sn)組成の半田材で形成されてい
る。この半田材からなる低融点バンプ6は、加工性及び
熱に対する信頼性が高い。
【0033】前記低融点バンプ6は、配線板1の一方の
面に形成されたランド端子1Bに固着され、電気的にか
つ機械的に接続されている。ランド端子1Bは、ランド
端子1Aと同様に、配線板1の他方の面に形成されたラ
ンド端子1Cに電気的に接続されている。即ち、低融点
バンプ6は、半導体チップ2の電極パッド2Aに電気的
に接続され、バンプ電極5と同様に外部接続用端子とし
て用いられている。本実施形態において、低融点バンプ
6は、動作電位(例えば5[V]電位)又は基準電位(例
えば0[V]電位)が印加される外部接続用電源端子と
して用いられている。
【0034】前記ランド端子1A、ランド端子1Bの夫
々の平面形状は円形状で形成され、ランド端子1Bはラ
ンド端子1Aよりも大きい平面サイズで形成されてい
る。本実施形態において、ランド端子1Aのランド径は
例えば0.25[mm]程度に設定され、ランド端子1
Bのランド径は例えば0.5[mm]程度に設定されて
いる。
【0035】前記ランド端子1A、ランド端子1Bの夫
々は、バンプ電極5、低融点バンプ6の夫々を形成する
時の濡れ性を確保するため、これに限定されないが、例
えばクロム(Cr)膜、銅(Cu)膜、金(Au)膜の夫々を
順次積層した積層膜で形成されている。なお、金膜にお
いては、これらのバンプを形成する時、バンプ内に拡散
し吸収される。
【0036】前記低融点バンプ6は、バンプ電極5の外
形サイズよりも大きい外形サイズで形成されている。本
実施形態において、バンプ電極5の縦方向の高さ(ラン
ド端子1Aの表面から最上部までの高さ)H1は、例え
ば0.2[mm]程度に設定され、低融点バンプ6の縦
方向の高さ(ランド端子1Bの表面から最上部までの高
さ)H2は、例えば0.4[mm]程度に設定されてい
る(図3参照)。また、バンプ電極5の横方向の幅(最大
となる中間部分での幅)W1は、例えば0.3[mm]
程度に設定され、低融点バンプ6の横方向の幅(最大と
なる中間部分での幅)W2は、例えば0.6[mm]程
度に設定されている(図4参照)。
【0037】前記低融点バンプ6は、バンプ電極5の融
点よりも低い融点を有する導電材で形成されている。従
って、BGA型半導体装置10を実装基板に実装する
際、バンプ電極5を溶融することなく、低融点バンプ6
を溶融することができる。また、前記低融点バンプ6
は、バンプ電極5の外形サイズ(縦方向の高さH1及び
横方向の幅W1)よりも大きい外形サイズ(縦方向の高
さH2及び横方向の幅W2)で形成されている。従っ
て、BGA型半導体装置10を実装基板に実装する際、
溶融によって作用するセルフアライメント機能の矯正範
囲はバンプ電極5よりも低融点バンプ6の方が大きい。
【0038】次に、前記BGA型半導体装置10の製造
方法について簡単に説明する。
【0039】まず、配線板1を準備し、その後、配線板
1の他方の面のチップ塔載領域に接着剤を介在して半導
体チップ2を塔載する。
【0040】次に、前記半導体チップ2の電極パッド2
Aと、配線板1のランド端子1Cとを導電性のワイヤ3
で電気的に接続する。
【0041】次に、前記半導体チップ2及びワイヤ3等
を樹脂封止体4で封止する。樹脂封止体4は大量生産に
好適なトランスファモールド法で形成する。
【0042】次に、前記配線板1の一方の面を上向きに
した状態で、配線板1のランド端子1A上に97[重量
%]Sn−3[重量%]Ag組成の半田ボールを供給
し、その後、所定の温度で前記半田ボールを溶融してバ
ンプ電極5を形成する。半田ボールの供給は、例えばガ
ラスマスクを用いたボール供給法又は吸引治具を用いた
ボール供給法で行う。
【0043】次に、前記配線板1の一方の面を上向きに
した状態で、配線板1のランド端子1B上に37[重量
%]Pb−63[重量%]Sn組成の半田ボールを供給
し、その後、所定の温度で前記半田ボールを溶融して低
融点バンプ6を形成する。半田ボールの供給は、例えば
ガラスマスクを用いたボール供給法又は吸引治具を用い
たボール供給法で行う。また、半田ボールの溶融は、バ
ンプ電極5が溶融しない温度で行う。この工程により、
BGA型半導体装置10がほぼ完成する。
【0044】このように構成されたBGA型半導体装置
10は、実装基板に実装され、携帯電話、PDH(ers
onal igital ssistants)、HPC(andheld er
sonal omputer)等の携帯情報端末機器に込み込まれ
る。また、メモリモジュール、CPUモジュール等の電
子装置を構成する構成部品として実装基板に実装され
る。このようなBGA型半導体装置10においては、小
型化、薄型化、軽量化及び多端子化が要求され、バンプ
電極5の配列が狭ピッチ化されている。
【0045】次に、前記BGA型半導体装置10の実装
方法について、図5乃至図7(実装方法を説明するため
の断面図)を用いて説明する。
【0046】まず、BGA型半導体装置10を準備する
と共に、図5に示す実装基板20を準備する。実装基板
20は、実装面の装置塔載領域に複数のランド端子20
A及び四つのランド端子20Bを設けた構成になってい
る。ランド端子20AはBGA型半導体装置10のバン
プ電極5と同一の配列状態で配列され、ランド端子20
BはBGA型半導体装置10の低融点バンプ6と同一の
配列状態で配列されている。ランド端子20A、ランド
端子20Bの夫々の平面形状は円形状で形成され、ラン
ド端子20Bはランド端子20Aよりも大きい平面サイ
ズで形成されている。本実施形態において、ランド端子
20Aのランド径は例えば0.25[mm]程度に設定
され、ランド端子20Bのランド径は例えば0.5[m
m]程度に設定されている。ランド端子20A、ランド
端子20Bの夫々は、バンプ電極5、低融点バンプ6の
夫々を接続する時の濡れ性を確保するため、これに限定
されないが、例えばクロム(Cr)膜、銅(Cu)膜、金
(Au)膜の夫々を順次積層した積層膜で形成されてい
る。
【0047】次に、図5に示すように、前記実装基板2
0の実装面の装置塔載領域にBGA型半導体装置10を
塔載機により位置合わせして塔載する。この工程におい
て、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極5よりも低融点バンプ6の方が大き
いことから、載機の位置合わせ精度は低融点バンプ6の
溶融によって作用するセルフアライメント機能の矯正範
囲であれば良いので、塔載速度の速い搭載機を用いるこ
とができる。
【0048】次に、前記実装基板20を赤外線リフロー
炉に搬送し、その後、第一の熱処理を施して前記低融点
バンプ6を溶融する。第一の熱処理は、低融点バンプが
183[℃]程度の融点を有する半田材で形成され、バン
プ電極5が232[℃]程度の融点を有する半田材で形成
されていることから、バンプ電極5が溶融しない温度、
例えば210[℃]程度の温度で行う。
【0049】この工程において、溶融した低融点バンプ
6はランド端子20Bに濡れ拡がり、その後、濡れ拡が
った低融点バンプ6の表面張力によるセルフアライメン
ト機能によって、図6に示すように、BGA型半導体装
置10は所定の位置に位置合わせされながら実装基板2
0に接近し、ランド端子20Aにバンプ電極5が接触す
る。即ち、実装基板20にBGA型半導体装置10を塔
載した時の位置ずれが低融点バンプ6の溶融によるセル
フアライメント機能の矯正範囲内であれば、実装基板2
0のランド端子20AとBGA型半導体装置10のバン
プ電極5との位置合わせをバンプ電極5の溶融前に事前
に行うことができるので、隣のランド端子20Aとバン
プ電極5との接触を回避することができる。
【0050】次に、熱処理温度を上昇させ、第二の熱処
理を施して前記バンプ電極5を溶融する。第二の熱処理
は、例えば255[℃]程度の温度で行う。この工程にお
いて、溶融したバンプ電極5はランド端子20Aに濡れ
拡がり、その後、濡れ拡がったバンプ電極5の表面張力
によるセルフアライメント機能によって、図7に示すよ
うに、BGA型半導体装置10は所定の位置に位置合わ
せされながら実装基板20に接近する。即ち、セルフア
ライメント機能によるBGA型半導体装置の位置合わせ
は二回に分けて行なわれる。
【0051】この後、熱処理温度を降下させ、バンプ電
極5及び低融点バンプ6を硬化させることにより、BG
A型半導体装置10の実装は完了する。
【0052】このように、本実施形態によれば、以下の
効果が得られる。 (1)半導体チップ2が塔載された配線板1の表裏面の
うちの一方の面側に、前記半導体チップ2の電極パッド
2と電気的に接続された複数のバンプ電極5を有するB
GA型半導体装置10であって、前記配線板1の一方の
面側に、前記バンプ電極5の融点よりも低い融点を有す
る導電材で形成され、かつ前記バンプ電極5の外形サイ
ズ(横方向の幅W1及び縦方向の高さH1)よりも大きい
外形サイズ(横方向の幅W2及び縦方向の高さH2)で
形成された複数のバンプ電極5が設けられている。
【0053】この構成により、低融点バンプ6は、バン
プ電極5の融点よりも低い融点を有する導電材で形成さ
れているので、バンプ電極5を溶融することなく、低融
点バンプ6を溶融することができる。また、低融点バン
プ6は、バンプ電極5の外形サイズよりも大きい外形サ
イズで形成されているので、溶融によって作用するセル
フアライメント機能の矯正範囲はバンプ電極5よりも低
融点バンプ6の方が大きい。従って、実装基板20の実
装面の装置塔載領域にBGA型半導体装置10を実装す
る際、実装基板20にBGA型半導体装置10を塔載し
た時の位置ずれが低融点バンプ6の溶融によるセルフア
ライメント機能の矯正範囲内であれば、実装基板20の
ランド端子20Aとバンプ電極5との位置合わせをバン
プ電極5の溶融前に事前に行うことができるので、隣の
ランド端子20Aとバンプ電極5との接触を回避するこ
とができる。この結果、BGA型半導体装置10の実装
不良を低減することができる。
【0054】また、塔載機の位置合わせ精度は低融点バ
ンプ6の溶融によって作用するセルフアライメント機能
の矯正範囲であれば良いので、塔載速度が速い塔載機を
用いることができる。この結果、BGA型半導体装置1
0の実装効率を高めることができる。
【0055】また、BGA型半導体装置10の実装不良
を低減することができるので、このBGA型半導体装置
10を実装基板に実装して形成される電子装置の歩留ま
りを高めることができる。
【0056】(2)前記低融点バンプ6は、半導体チッ
プ2の電極パッド2Aと電気的に接続され、電源用外部
端子として用いられている。この構成により、電源の安
定化を図ることができるので、BGA型半導体装置10
の電気的信頼性を高めることができる。
【0057】(3)前記低融点バンプ6は、配線板1の
一方の面の角部に設けられている。この構成により、低
融点バンプ6のセルフアライメント機能によるBGA型
半導体装置10の移動が容易になるので、実装基板20
のランド端子20Aとバンプ電極5との位置合わせを確
実に行うことができる。
【0058】(4)BGA型半導体装置の実装方法であ
って、半導体チップ2が塔載された配線板1の表裏面の
うちの一方の面側に、前記半導体チップ2の電極パッド
2Aと電気的に接続された複数のバンプ電極5と、前記
バンプ電極5の融点よりも低い融点を有する導電材で形
成され、かつ前記バンプ電極5の外形サイズ(横方向の
幅W1及び縦方向の高さH1)よりも大きい外形サイズ
(横方向の幅W2及び縦方向の高さH2)で形成された
複数の低融点バンプ6とを有するBGA型半導体装置1
0を準備する工程と、実装基板20の実装面の装置塔載
領域に前記BGA型半導体装置10を搭載機により位置
合わせして塔載する工程と、前記低融点バンプ6を溶融
し、その後、前記バンプ電極5を溶融して前記実装基板
20に前記BGA型半導体装置10を実装する工程とを
備える。これにより、バンプ電極5を溶融することな
く、低融点バンプ6の溶融によるセルフアライメント機
能によって、BGA型半導体装置10の位置ずれを所定
の位置に矯正できるので、BGA型半導体装置10の実
装不良を低減できる。
【0059】(5)実装基板20に半導体装置10を実
装した後、実装基板20と配線板1との熱膨張係数の差
に起因する応力によってバンプが疲労する。バンプの疲
労度は配線板1の中央領域よりも周縁領域の方が大き
い。従って、本実施形態のように、配線板1の周縁領域
にバンプ電極5よりも硬度的に柔らかい低融点バンプ6
を設けることにより、実装した後の熱に対する信頼性が
高くなる。
【0060】なお、本実施形態では、バンプ電極5及び
低融点バンプ6を球形状で形成した例について説明した
が、バンプ電極5及び低融点バンプ6は必ずしも球形状
で形成する必要はなく、少なくとも、実装の溶融による
表面張力によってセルフアライメント機能が働くもので
あればよい。
【0061】また、本実施形態では、低融点バンプ6を
Pb−Sn組成の半田材で形成した例について説明した
が、これに限定されるものではなく、例えばSnにAg
やCu等を添加した半田材で形成してもよい。
【0062】また、本実施形態では、低融点バンプ6を
配線板1の一方の面の各角部に設けた例について説明し
たが、実装基板20にBGA型半導体装置10を塔載す
る際、実装基板20の実装面に対してBGA型半導体装
置10を平行に保つことができればよいので、低融点バ
ンプ6の数及び配置は本実施形態に限定されるものでは
ない。
【0063】例えば、低融点バンプ6は、図8に示すよ
うに、配線板1の一方の面の周縁領域である角部及びそ
の中央領域に設けてもよい。この場合、低融点バンプ6
のセルフアライメント機能による位置合わせ効果が若干
増加する。
【0064】例えば、低融点バンプ6は、図9に示すよ
うに、配線板1の一方の面の周縁領域における辺の中間
部に設けてもよい。この場合、低融点バンプ6を角部に
設けた場合に比べて、低融点バンプ6のセルフアライメ
ント機能による位置合わせ効果が若干低下する。
【0065】例えば、低融点バンプ6は、図示していな
いが、配線基板1の一方の面の周縁領域を除くその中央
領域に設けてもよい。この場合、低融点バンプ6を辺の
中間部に設けた場合に比べて、低融点バンプ6のセルフ
アライメント機能による位置合わせ効果が若干低下す
る。
【0066】また、本実施形態では、低融点バンプ6を
外部接続用電源端子として用いた例について説明した
が、低融点バンプ6は外部接続用信号端子として用いて
もよく、或いは外部接続用端子として用いなくてもよ
い。
【0067】また、本実施形態では、縦方向の高さH2
が0.4[mm]程度、横方向の幅W2が0.6[m
m]程度の外形サイズで低融点バンプ6を形成し、0.
5[mm]程度のランド径でランド端子20Bを形成し
た例について説明したが、低融点バンプ6を溶融した時
の半導体装置10の降下量(基板に接近する量)は、低融
点バンプ6の体積、粘度、濡れ性、ランド端子20Bの
面積、半導体装置10の重量等によって左右されるの
で、これらを考慮して低融点バンプ6の外形サイズ及び
ランド端子20Bのランド径を設定することは言うまで
もない。
【0068】(実施形態2)本実施形態では、半導体チ
ップ(フリップチップ)に本発明を適用した例について説
明する。
【0069】図10は本発明の実施形態2である半導体
チップの平面図であり、図11は図10のC−C線に沿
う断面図である。
【0070】図10及び図11に示すように、本実施形
態の半導体チップ30は、チップ本体31の表裏面のう
ちの表面である回路形成面側(図11において上面側)に
複数のバンプ電極32及び四つのバンプ電極33を設け
た構成になっている。バンプ電極32はチップ本体31
の回路形成面の中央領域に設けられ、低融点バンプ33
はチップ本体31の回路形成面の周縁領域における角部
に設けられている。バンプ電極32及び低融点バンプ3
3は球形状で形成されている。
【0071】前記チップ本体31は、例えば単結晶珪素
からなる半導体基板及びこの半導体基板上に形成された
配線層を主体とする構成になっており、その平面形状は
方形状で形成されている。チップ本体31には、論理回
路システム、記憶回路システム、A/D変換回路システ
ム、増幅回路システム、或いはこれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板に形成された半導体素子、配線層に形成された配
線等によって構成されている。
【0072】前記バンプ電極32は、チップ本体31の
回路形成面に形成された電極パッド31Aに固着され、
電気的にかつ機械的に接続されている。バンプ電極32
は、導電材として、例えば、232[℃]程度の融点を
有する97[重量%]錫(Sn)−3[重量%]銀(A
g)組成の半田材で形成されている。バンプ電極32
は、例えば0.3[mm]程度の配列ピッチで配列され
ている。
【0073】前記低融点バンプ33は、チップ本体31
の回路形成面に形成された電極パッド31Bに固着さ
れ、電気的にかつ機械的に接続されている。この低融点
バンプ33はバンプ電極32の融点よりも低い融点を有
する導電材で形成されている。本実施形態において、低
融点バンプ6は、例えば183[℃]程度の融点を有す
る37[重量%]鉛(Pb)−63[重量%]錫(Sn)組
成の半田材で形成されている。低融点バンプ33はバン
プ電極32よりも大きい配列ピッチで配列されている。
【0074】前記バンプ電極32は、これに限定されな
いが、例えば、電極パッド31Aの表面上にPb膜及び
Ag膜からなる積層体をリフトオフ法で形成し、その
後、前記積層体にウエットバック処理を施すことによっ
て形成される。また、前記低融点バンプ33は、これに
限定されないが、例えば、電極パッド31Bの表面上に
37[重量%]鉛(Pb)−63[重量%]錫(Sn)組成
の半田ボールを供給し、その後、前記半田ボールを所定
の温度で溶融することによって形成される。半田ボール
の供給は、例えばガラスマスクを用いたボール供給法又
は吸引治具を用いたボール供給法で行う。低融点バンプ
33の形成は、バンプ電極32を形成した後に行うこと
が望ましく、この場合、半田ボールの溶融はバンプ電極
32が溶融しない温度で行う。なお、バンプ電極32及
び低融点バンプ33の形成は、半導体ウエーハを複数個
の半導体チップに分割する前、即ち、ウエーハ状態にお
いて行う。
【0075】前記電極パッド31A、電極パッド31B
の夫々の平面形状は円形状で形成され、電極パッド31
Bは、電極パッド31Aよりも大きいランド径で形成さ
れている。本実施形態において、電極パッド31Aのラ
ンド径は例えば0.15[mm]程度に設定され、電極
パッド31Bのランド径は例えば0.3[mm]程度に
設定されている。
【0076】前記電極パッド31A、電極パッド31B
の夫々は、チップ本体31の配線層のうち、最上層の配
線層に形成された内部電極パッド(ボンディングパッド)
に接続され、チップ本体31に塔載された回路システム
と電気的に接続されている。電極パッド31A、電極パ
ッド31Bの夫々は、バンプ電極32、低融点バンプ3
3の夫々を形成する時の濡れ性を確保するため、これに
限定されないが、例えば、クロム(Cr)膜、銅(Cu)
膜、金(Au)膜の夫々を順次積層した積層膜で形成され
ている。なお、金膜においては、これらのバンプを形成
する時、バンプ内に拡散し吸収される。
【0077】前記低融点バンプ33は、バンプ電極32
の外形サイズよりも大きい外形サイズで形成されてい
る。本実施形態において、バンプ電極32の横方向の幅
(最大となる中間部分での幅)W1は、例えば0.18
[mm]程度に設定され、低融点バンプ33の横方向の
幅(最大となる中間部分での幅)W2は、例えば0.36
[mm]程度に設定されている(図10参照)。また、
バンプ電極32の縦方向の高さ(電極パッド31Aの表
面から最上部までの高さ)H1は、例えば0.12[m
m]程度に設定され、低融点バンプの縦方向の高さ(電
極パッド31Bの表面から最上部までの高さ)H2は、
例えば0.24[mm]程度に設定されている(図11
参照)。
【0078】前記バンプ電極32は、本実施形態におい
て、主に信号の授受を行う外部接続用信号端子として用
いられている。一方、前記低融点バンプ33は、本実施
形態において、動作電位(例えば5[V]電位)又は基準
電位(例えば0[V]電位)が印加される外部接続用電源
端子として用いられている。
【0079】前記低融点バンプ33は、バンプ電極32
の融点よりも低い融点を有する導電材で形成されてい
る。従って、半導体チップ30を実装基板に実装する
際、バンプ電極32を溶融することなく、低融点バンプ
33を溶融することができる。また、前記低融点バンプ
33は、バンプ電極32の外形サイズ(縦方向の高さH
1及び横方向の幅W1)よりも大きい外形サイズ(縦方
向の高さH2及び横方向の幅W2)で形成されている。
従って、半導体チップ30を実装基板に実装する際、溶
融によって作用するセルフアライメント機能の矯正範囲
はバンプ電極32よりも低融点バンプ33の方が大き
い。
【0080】このように構成された半導体チップ30
は、実装基板に実装され、携帯電話、PDH、HPC等
の携帯情報端末器に組み込まれる。また、メモリモジュ
ール、CPUモジュール等の電子装置を構成する構成部
品として実装基板に実装される。このような半導体チッ
プ30においては、小型化及び多端子化が要求され、バ
ンプ電極32の配列が狭ピッチ化されている。
【0081】次に、前記半導体チップ30の実装方法に
ついて、図12乃至図14(実装方法を説明するための
断面図)を用いて説明する。
【0082】まず、半導体チップ30を準備すると共
に、図12に示す実装基板40を準備する。実装基板4
0は、実装面のチップ塔載領域に複数のランド端子40
A及び四つのランド端子40Bを設けた構成になってい
る。ランド端子40Aは半導体チップ30のバンプ電極
32と同一の配列状態で配列され、ランド端子40Bは
半導体チップ30の低融点バンプ33と同一の配列状態
で配列されている。ランド端子40A、ランド端子40
Bの夫々の平面形状は円形状で形成され、ランド端子4
0Bはランド端子40Aよりも大きい平面サイズで形成
されている。本実施形態において、ランド端子40Aの
ランド径は例えば0.15[mm]程度に設定され、ラ
ンド端子40Bのランド径は例えば0.3[mm]に設
定されている。ランド端子40A、ランド端子40Bの
夫々は、バンプ電極32、低融点バンプ33の夫々を接
続する時の濡れ性を確保するため、これに限定されない
が、例えばクロム(Cr)膜、銅(Cu)膜、金(Au)膜の
夫々を順次積層した積層膜で形成されている。
【0083】次に、図12に示すように、前記実装基板
40の実装面のチップ塔載領域に半導体チップ30を塔
載機により位置合わせして塔載する。この工程におい
て、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極32よりも低融点バンプ33の方が
大きいことから、塔載機の位置合わせ精度は低融点バン
プ33の溶融によって作用するセルフアライメント機能
の矯正範囲であれば良いので、塔載速度の速い搭載機を
用いることができる。
【0084】次に、前記実装基板40を赤外線リフロー
炉に搬送し、その後、第一の熱処理を施して前記低融点
バンプ33を溶融する。第一の熱処理は、低融点バンプ
33が183[℃]程度の融点を有する半田材で形成さ
れ、バンプ電極32が232[℃]程度の融点を有する
半田材で形成されていることから、バンプ電極32が溶
融しない温度、例えば210[℃]程度の温度で行う。
【0085】この工程において、溶融した低融点バンプ
33はランド端子40Bに濡れ拡がり、その後、濡れ拡
がった低融点バンプ33の表面張力によるセルフアライ
メント機能によって、図13に示すように、半導体チッ
プ30は所定の位置に位置合わせされながら実装基板4
0に接近し、ランド端子40Aにバンプ電極32が接触
する。即ち、実装基板40に半導体チップ30を塔載し
た時の位置ずれが低融点バンプ33の溶融によるセルフ
アライメント機能の矯正範囲内であれば、実装基板40
のランド端子40Aと半導体チップ30のバンプ電極3
2との位置合わせをバンプ電極32の溶融前に事前に行
うことができるので、隣のランド端子40Aとバンプ電
極32との接触を回避することができる。
【0086】次に、熱処理温度を上昇させ、第二の熱処
理を施して前記バンプ電極32を溶融する。第二の熱処
理は、例えば255[℃]程度の温度で行う。この工程に
おいて、溶融したバンプ電極32はランド端子40Aに
濡れ拡がり、その後、濡れ拡がったバンプ電極32の表
面張力によるセルフアライメント機能によって、図14
に示すように、半導体チップ30は所定の位置に位置合
わせされながら実装基板40に接近する。即ち、セルフ
アライメント機能による半導体チップ30の位置合わせ
は二回に分けて行なわれる。
【0087】この後、熱処理温度を降下させ、バンプ電
極32及び低融点バンプ33を硬化させることにより、
半導体チップ30の実装は完了する。
【0088】このように、本実施形態によれば、以下の
効果が得られる。 (1)チップ本体31表裏面のうちの回路形成面側に複
数のバンプ電極32を有する半導体チップ30であっ
て、前記チップ本体31の回路形成面側に、前記バンプ
電極32の融点よりも低い融点を有する導電材で形成さ
れ、かつ前記バンプ電極32の外形サイズ(横方向の幅
W1及び縦方向の高さH1)よりも大きい外形サイズ(横
方向の幅W2及び縦方向の高さH2)で形成された複数
のバンプ電極33が設けられている。
【0089】この構成により、低融点バンプ33は、バ
ンプ電極32の融点よりも低い融点を有する導電材で形
成されているので、バンプ電極32を溶融することな
く、低融点バンプ33を溶融することができる。また、
低融点バンプ33は、バンプ電極32の外形サイズより
も大きい外形サイズで形成されているので、溶融によっ
て作用するセルフアライメント機能の矯正範囲はバンプ
電極32よりも低融点バンプ33の方が大きい。従っ
て、実装基板40の実装面のチップ載領域に半導体チッ
プ30を実装する際、実装基板40に半導体チップ30
を塔載した時の位置ずれが低融点バンプ33の溶融によ
るセルフアライメント機能の矯正範囲内であれば、実装
基板40のランド端子40Aとバンプ電極32との位置
合わせをバンプ電極32の溶融前に事前に行うことがで
きるので、隣のランド端子40Aとバンプ電極32との
接触を回避することができる。この結果、半導体チップ
30の実装不良を低減することができる。
【0090】また、塔載機の位置合わせ精度は低融点バ
ンプ33の溶融によって作用するセルフアライメント機
能の矯正範囲であれば良いので、塔載速度が速い塔載機
を用いることができる。この結果、半導体チップ30の
実装効率を高めることができる。
【0091】また、半導体チップ30の実装不良を低減
することができるので、この半導体チップ30を実装基
板に実装して形成される電子装置の歩留まりを高めるこ
とができる。
【0092】(2)前記低融点バンプ33は、半導体チ
ップ30の電極パッド31Bと電気的に接続され、電源
用外部端子として用いられている。この構成により、電
源の安定化を図ることができるので、半導体チップ30
の電気的信頼性を高めることができる。
【0093】(3)前記低融点バンプ33は、チップ本
体31の回路形成面の角部に設けられている。この構成
により、低融点バンプ33のセルフアライメント機能に
よる半導体チップ30の移動が容易になるので、実装基
板40のランド端子40Aとバンプ電極32との位置合
わせを確実に行うことができる。
【0094】(4)半導体チップの実装方法であって、
チップ本体31の表裏面のうちの回路形成面側に、複数
のバンプ電極32と、前記バンプ電極32の融点よりも
低い融点を有する導電材で形成され、かつ前記バンプ電
極32の外形サイズ(横方向の幅W1及び縦方向の高さ
H1)よりも大きい外形サイズ(横方向の幅W2及び縦
方向の高さH2)で形成された複数の低融点バンプ33
とを有する半導体チップ30を準備する工程と、実装基
板20の実装面のチップ塔載領域に前記半導体チップ3
0を搭載機により位置合わせして塔載する工程と、前記
低融点バンプ33を溶融し、その後、前記バンプ電極3
2を溶融して前記実装基板40に前記半導体チップ30
を実装する工程とを備える。
【0095】これにより、バンプ電極32を溶融するこ
となく、低融点バンプ33の溶融によるセルフアライメ
ント機能によって、半導体チップ30の位置ずれを所定
の位置に矯正できるので、半導体チップ30の実装不良
を低減できる。
【0096】(5)実装基板40に半導体チップ30を
実装した後、実装基板40と半導体チップ30との熱膨
張係数の差に起因する応力によってバンプが疲労する。
バンプの疲労度は半導体チップ30の中央領域よりも周
縁領域の方が大きい。従って、本実施形態のように、半
導体チップ30の周縁領域にバンプ電極32よりも硬度
的に柔らかい低融点バンプ33を設けることにより、実
装した後の熱に対する信頼性が高くなる。
【0097】なお、本実施形態では、バンプ電極32及
び低融点バンプ33を球形状で形成した例について説明
したが、バンプ電極32及び低融点バンプ33は必ずし
も球形状で形成する必要はなく、少なくとも、実装時の
溶融による表面張力によってセルフアライメント機能が
働くものであればよい。
【0098】また、本実施形態では、低融点バンプ33
をPb−Sn組成の半田材で形成した例について説明し
たが、これに限定されるものではなく、例えばSnにA
gやCu等を添加した半田材で形成してもよい。
【0099】また、本実施形態では、低融点バンプ33
をチップ本体31の回路形成面の各角部に設けた例につ
いて説明したが、実装基板40に半導体チップ30を塔
載する際、実装基板40の実装面に対して半導体チップ
30を平行に保つことができればよいので、低融点バン
プ33の数及び配置は本実施形態に限定されるものでは
ない。
【0100】例えば、低融点バンプ33は、図8に示す
低融点バンプ6と同様の配置、即ち、チップ本体31の
回路形成面の周縁領域における角部及びその中央領域に
設けてもよい。この場合、低融点バンプ33のセルフア
ライメント機能による位置合わせ効果が若干増加する。
【0101】例えば、低融点バンプ33は、図9に示す
低融点バンプ6と同様の配置、即ち、チップ本体31の
回路形成面の周縁領域における辺の中間部に設けてもよ
い。この場合、低融点バンプ33を角部に設けた場合に
比べて、低融点バンプ33のセルフアライメント機能に
よる位置合わせ効果が若干低下する。
【0102】例えば、低融点バンプ33は、図示してい
ないが、チップ本体31の回路形成面の周縁領域を除く
その中央領域に設けていもよい。この場合、低融点バン
プ33を辺の中間部に設けた場合に比べて、低融点バン
プ33のセルフアライメント機能による位置合わせ効果
が若干低下する。
【0103】また、本実施形態では、低融点バンプ33
を外部接続用電源端子として用いた例について説明した
が、低融点バンプ33は外部接続用信号端子として用い
てもよく、或いは外部接続用端子として用いなくてもよ
い。
【0104】また、本実施形態では、縦方向の高さH2
が0.24[mm]程度、横方向の幅W2が0.36
[mm]程度の外形サイズで低融点バンプ33を形成
し、0.3[mm]程度のランド径でランド端子40B
を形成した例について説明したが、低融点バンプ33を
溶融した時の半導体チップ30の降下量(基板に接近す
る量)は、低融点バンプ33の体積、粘度、濡れ性、ラ
ンド端子40Bの面積、半導体チップ30の重量等によ
って左右されるので、これらを考慮して低融点バンプ3
3の外形サイズ及びランド端子40Bのランド径を設定
することは言うまでもない。
【0105】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【0106】例えば、本発明は、可撓性フィルムからな
る配線板の一面側に外部接続用端子として複数のバンプ
電極を設けた半導体装置に適用できる。
【0107】また、本発明は、セラミックからなる配線
板の一面側に外部接続用端子として複数のバンプ電極を
設けた半導体装置に適用できる。
【0108】また、配線板と封止用キャップとで形成さ
れるキャビティ内に半導体チップを塔載し、前記配線板
の一面側に外部接続用端子として複数のバンプ電極を設
けた半導体装置に適用できる。
【0109】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0110】半導体装置の実装不良を低減することがで
きる。
【0111】また、半導体装置の実装効率を高めること
ができる。
【0112】また、半導体チップの実装不良を低減する
ことができる。
【0113】また、半導体チップの実装効率を高めるこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の平面図
である。
【図2】図1のA−A線に沿う断面図である。
【図3】図1のB−B線に沿う断面図である。
【図4】前記半導体装置の底面図である。
【図5】前記半導体装置の実装方法を説明するための断
面図である。
【図6】前記半導体装置の実装方法を説明するための断
面図である。
【図7】前記半導体装置の実装方法を説明するための断
面図である。
【図8】実施形態1の第1変形例である半導体装置の底
面図である。
【図9】実施形態1の第2変形例である半導体装置の底
面図である。
【図10】本発明の実施形態2である半導体チップの平
面図である。
【図11】図10のC−C線に沿う断面図である。
【図12】前記半導体チップの実装方法を説明するため
の断面図である。
【図13】前記半導体チップの実装方法を説明するため
の断面図である。
【図14】前記半導体チップの実装方法を説明するため
の断面図である。
【符号の説明】
1…配線板、1A,1B…ランド端子、2…半導体チッ
プ、2A…電極パッド、3…ワイヤ、4…樹脂封止体、
5…バンプ電極、6…低融点バンプ、10…半導体装
置、20…実装基板、20A、20B…ランド端子、3
0…半導体チップ、31…チップ本体、31A,31B
…電極パッド、32…バンプ電極、33…低融点バン
プ、40…実装基板、40A,40B…ランド端子。

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが塔載された配線板の表裏
    面のうちの一方の面側に、前記半導体チップの電極パッ
    ドと電気的に接続された複数のバンプ電極を有する半導
    体装置であって、 前記配線板の一方の面側に、前記バンプ電極の融点より
    も低い融点を有する導電材で形成され、かつ前記バンプ
    電極の外形サイズよりも大きい外形サイズで形成された
    複数の低融点バンプが設けられていることを特徴とする
    半導体装置。
  2. 【請求項2】 前記低融点バンプは、前記配線板の一方
    の面の周縁領域に設けられていることを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】 前記低融点バンプは前記配線板の一方の
    面の周縁領域を除くその中央領域に設けられていること
    を特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】 前記低融点バンプは、前記配線板の一方
    の面の周縁領域及びその中央領域に設けられていること
    を特徴とする請求項1に記載の半導体装置。
  5. 【請求項5】 前記低融点バンプは、前記半導体チップ
    の電極パッドと電気的に接続されていることを特徴とす
    る請求項1乃至請求項4のうち何れか一項に記載の半導
    体装置。
  6. 【請求項6】 前記バンプ電極は、前記配線板の一方の
    面に形成された第一ランド端子に固着され、前記低融点
    バンプは、前記配線板の一方の面に形成され、かつ前記
    第一ランド端子よりも大きい平面サイズで形成された第
    二ランド端子に固着されていることを特徴とする請求項
    1乃至請求項5のうち何れか一項に記載の半導体装置。
  7. 【請求項7】 半導体チップが塔載された配線板の表裏
    面のうちの一方の面側に、前記半導体チップの電極パッ
    ドと電気的に接続された複数のバンプ電極と、前記バン
    プ電極の融点よりも低い融点を有する導電材で形成さ
    れ、かつ前記バンプ電極の外形サイズよりも大きい外形
    サイズで形成された複数の低融点バンプとを有する半導
    体装置を準備する工程と、 実装基板の実装面の装置塔載領域に前記半導体装置を搭
    載機により位置合わせして塔載する工程と、 前記低融点バンプを溶融し、その後、前記バンプ電極を
    溶融して前記実装基板に前記半導体装置を実装する工程
    とを備えたことを特徴とする半導体装置の実装方法。
  8. 【請求項8】 前記実装基板の実装面の装置塔載領域に
    は、前記バンプ電極と同一の配列状態で配列された複数
    の第一ランド端子が設けられ、更に、前記低融点バンプ
    と同一の配列状態で配列された複数の第二ランド端子が
    設けられていることを特徴とする請求項7に記載の半導
    体装置の実装方法。
  9. 【請求項9】 チップ本体の表裏面のうちの回路形成面
    側に複数のバンプ電極を有する半導体チップであって、 前記チップ本体の回路形成面側に、前記バンプ電極の融
    点よりも低い融点を有する導電材で形成され、かつ前記
    バンプ電極の外形サイズよりも大きい外形サイズで形成
    された複数の低融点バンプが設けられていることを特徴
    とする半導体チップ。
  10. 【請求項10】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域に設けられていることを特徴と
    する請求項9に記載の半導体チップ。
  11. 【請求項11】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域を除くその中央領域に設けられ
    ていることを特徴とする請求項9に記載の半導体チッ
    プ。
  12. 【請求項12】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域及びその中央領域に設けられて
    いることを特徴とする請求項9に記載の半導体チップ。
  13. 【請求項13】 前記バンプ電極は、前記チップ本体の
    回路形成面に形成された第一電極パッドに固着され、前
    記低融点バンプは、前記チップ本体の回路形成面に形成
    され、かつ前記第一電極パッドよりも大きい平面サイズ
    で形成された第二電極パッドに固着されていることを特
    徴とする請求項9乃至請求項12のうち何れか一項に記
    載の半導体チップ。
  14. 【請求項14】 チップ本体の表裏面のうちの回路形成
    面側に、複数のバンプ電極と、前記バンプ電極の融点よ
    りも低い融点を有する導電材で形成され、かつ前記バン
    プ電極の外形サイズよりも大きい外形サイズで形成され
    た複数の低融点バンプとを有する半導体チップを準備す
    る工程と、 実装基板の実装面のチップ塔載領域に前記半導体チップ
    を塔載機で位置合わせして塔載する工程と、 前記低融点バンプを溶融し、その後、前記バンプ電極を
    溶融して前記実装基板に前記半導体装置を実装する工程
    とを備えたことを特徴とする半導体チップの実装方法。
  15. 【請求項15】 前記実装基板の実装面のチップ塔載領
    域には、前記バンプ電極と同一の配列状態で配列された
    複数の第一ランド端子が設けられ、更に、前記低融点バ
    ンプと同一の配列状態で配列された複数の第二ランド端
    子が設けられていることを特徴とする請求項14に記載
    の半導体チップの実装方法。
JP12303198A 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 Pending JPH11317468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12303198A JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12303198A JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Publications (1)

Publication Number Publication Date
JPH11317468A true JPH11317468A (ja) 1999-11-16

Family

ID=14850510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12303198A Pending JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Country Status (1)

Country Link
JP (1) JPH11317468A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
US7938311B2 (en) * 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
JP2015026822A (ja) * 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN112908873A (zh) * 2021-01-18 2021-06-04 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7938311B2 (en) * 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
JP2015026822A (ja) * 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN112908873A (zh) * 2021-01-18 2021-06-04 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
TWI795172B (zh) * 2021-01-18 2023-03-01 大陸商上海易卜半導體有限公司 半導體元件組裝方法、半導體元件和電子設備

Similar Documents

Publication Publication Date Title
JP4149377B2 (ja) 半導体装置の製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
US8314493B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
CN107946291B (zh) 半导体装置
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP2002289735A (ja) 半導体装置
JP3757895B2 (ja) 半導体装置
JP3703960B2 (ja) 半導体装置
JP3500378B2 (ja) 半導体装置およびその製造方法
KR100762909B1 (ko) 플립 칩 패키지의 제조 방법
JP3912888B2 (ja) パッケージ型半導体装置
JPH11274360A (ja) 半導体装置及びその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JPH11317425A (ja) 半導体装置