JPH11317468A - 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 - Google Patents

半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Info

Publication number
JPH11317468A
JPH11317468A JP12303198A JP12303198A JPH11317468A JP H11317468 A JPH11317468 A JP H11317468A JP 12303198 A JP12303198 A JP 12303198A JP 12303198 A JP12303198 A JP 12303198A JP H11317468 A JPH11317468 A JP H11317468A
Authority
JP
Japan
Prior art keywords
bump
melting point
mounting
low melting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12303198A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12303198A priority Critical patent/JPH11317468A/ja
Publication of JPH11317468A publication Critical patent/JPH11317468A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の実装不良を低減する。また、半
導体装置の実装効率を高める。 【解決手段】 半導体チップが塔載された配線板の表裏
面のうちの一方の面側に、前記半導体チップの電極パッ
ドと電気的に接続された複数のバンプ電極を有する半導
体装置であって、前記配線板の一方の面側に、前記バン
プ電極の融点よりも低い融点を有する導電材で形成さ
れ、かつ前記バンプ電極の外形サイズよりも大きい外形
サイズで形成された複数の低融点バンプが設けられてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置並びに
半導体チップの実装技術に関するものである。
【０００２】
【従来の技術】多端子化(多ピン化)に好適な半導体装置
として、ＢＧＡ(Ｂall Ｇrid Ａrray)型半導体装置があ
る。このＢＧＡ型半導体装置は、配線板の表裏面のうち
の一方の面側に外部接続用端子として複数のバンプ電極
を設けた構成になっている。バンプ電極は、配線板の一
方の面に形成されたランド端子(パッド)に固着され、配
線板に塔載された半導体チップの電極パッドと電気的に
接続されている。バンプ電極は、加工性及び熱に対する
信頼性が高い例えば鉛(Ｐｂ)−錫(Ｓｎ)組成の半田材で
形成されている。
【０００３】前記ＢＧＡ型半導体装置は、実装基板に実
装する際、所定の位置からずれた位置ずれをセルフアラ
イメント機能(自動位置合わせ機能)によって矯正するこ
とができる。セルフアライメント機能は、溶融したバン
プ電極が実装基板のランド端子(パッド)に接触して濡れ
拡がり、その後、濡れ拡がったバンプ電極の表面張力に
よって作用する。従って、ＢＧＡ型半導体装置において
は、所定の位置から多少ずれた状態で実装基板の実装面
に塔載されていても、セルフアライメント機能によって
所定の位置に矯正されるので、実装基板のランド端子と
の接続を確実に行うことができる。セルフアライメント
機能による位置矯正は、チップ本体の表裏面のうちの表
面側である回路形成面側に外部接続用端子として複数の
バンプ電極を設けた半導体チップ(フリップチップ)の実
装においても同様に行うことができる。
【０００４】なお、セルフアライメント機能について
は、例えば、工業調査会発行「ＣＳＰ技術のすベて」１
９９７年５月２９日発行、第２３頁乃至２７頁に記載さ
れている。
【０００５】
【発明が解決しようとする課題】前述のセルフアライメ
ント機能は、溶融したバンプ電極が実装基板のランド端
子に接触して濡れ拡がり、その後、濡れ拡がったバンプ
電極の表面張力によって作用するものであるが、実装基
板に半導体装置や半導体チップを塔載した時の位置ずれ
がバンプ電極の配列ピッチに対して大きすぎると、隣の
ランド端子にバンプ電極が接触し、バンプ電極の溶融時
に半田ブリッジが発生したり、場合によっては隣のラン
ド端子にバンプ電極が接続されてしまうことがあるの
で、半導体装置や半導体チップの実装不良を招く恐れが
ある。
【０００６】近年、半導体チップに塔載される回路シス
テムの高集積化や多機能化により、外部接続用端子であ
るバンプ電極の数は増加され、これに伴ってバンプ電極
の配列ピッチは狭くなる傾向にあるので、実装基板に半
導体装置や半導体チップを塔載した時の位置ずれによ
り、バンプ電極は隣のランド端子と接触し易くなる。位
置合わせ精度が高い塔載機を用いれば、塔載時の位置ず
れを小さくすることができ、バンプ電極と隣のランド端
子との接触を回避することができるが、位置合わせ精度
が高い塔載機においては塔載速度が遅いため、半導体装
置や半導体チップの実装効率が低下する。
【０００７】本発明の目的は、半導体装置の実装不良を
低減することが可能な技術を提供することにある。
【０００８】また、本発明の他の目的は、半導体チップ
の実装不良を低減することが可能な技術を提供すること
にある。
【０００９】また、本発明の他の目的は、半導体装置の
実装効率を高めることが可能な技術を提供することにあ
る。
【００１０】また、本発明の他の目的は、半導体チップ
の実装効率を高めることが可能な技術を提供することに
ある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１３】（１）半導体チップが塔載された配線板の
表裏面のうちの一方の面側に、前記半導体チップの電極
パッドと電気的に接続された複数のバンプ電極を有する
半導体装置であって、前記配線板の一方の面側に、前記
バンプ電極の融点よりも低い融点を有する導電材で形成
され、かつ前記バンプ電極の外形サイズ（横方向の幅及
び縦方向の高さ）よりも大きい外形サイズで形成された
複数の低融点バンプが設けられている。前記低融点バン
プは、前記配線板の一方の面の周縁領域、又は周縁領域
を除くその中央領域、若しくは周縁領域及びその中央領
域に設けられている。
【００１４】（２）チップ本体の表裏面のうちの表面側
である回路形成面側に複数のバンプ電極を有する半導体
チップであって、前記チップ本体の回路形成面側に、前
記バンプ電極の融点よりも低い融点を有する導電材で形
成され、かつ前記バンプ電極の外形サイズ(横方向の幅
及び縦方向の高さ)よりも大きい外形サイズで形成され
た複数の低融点バンプが設けられている。前記低融点バ
ンプは、前記チップ本体の回路形成面の周縁領域、又は
周縁領域を除くその中央領域、若しくは周縁領域及びそ
の中央領域に設けられている。
【００１５】上述した手段（１）によれば、低融点バン
プはバンプ電極の融点よりも低い融点を有する導電材で
形成されているので、バンプ電極を溶融することなく、
低融点バンプを溶融することができる。また、低融点バ
ンプはバンプ電極の外形サイズ(横方向の幅及び縦方向
の高さ)よりも大きい外形サイズで形成されているの
で、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極よりも低融点バンプの方が大きい。
【００１６】従って、実装基板の実装面の装置塔載領域
に半導体装置を実装する際、実装基板に半導体装置を塔
載した時の位置ずれが低融点バンプの溶融によるセルフ
アライメント機能の矯正範囲内であれば、実装基板のラ
ンド端子とバンプ電極との位置合わせをバンプ電極の溶
融前に事前に行うことができるので、隣のランド端子と
バンプ電極との接触を回避することができる。この結
果、半導体装置の実装不良を低減することができる。
【００１７】また、塔載機の位置合わせ精度は低融点バ
ンプの溶融によって作用するセルフアライメント機能の
矯正範囲であれば良いので、塔載速度が速い塔載機を用
いることができ、半導体装置の実装効率を高めることが
できる。
【００１８】上述した手段（２）によれば、低融点バン
プはバンプ電極の融点よりも低い融点を有する導電材で
形成されているので、バンプ電極を溶融することなく、
低融点バンプを溶融することができる。また、低融点バ
ンプはバンプ電極の外形サイズ(横方向の幅及び縦方向
の高さ)よりも大きい外形サイズで形成されているの
で、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極よりも低融点バンプの方が大きい。
【００１９】従って、実装基板の実装面のチップ塔載領
域に半導体チップを実装する際、実装基板に半導体チッ
プを塔載した時の位置ずれが低融点バンプの溶融による
セルフアライメント機能の矯正範囲内であれば、実装基
板のランド端子とバンプ電極との位置合わせをバンプ電
極の溶融前に事前に行うことができるので、隣のランド
端子とバンプ電極との接触を回避することができる。こ
の結果、半導体装置の実装不良を低減することができ
る。
【００２０】また、塔載機の位置合わせ精度は低融点バ
ンプの溶融によって作用するセルフアライメント機能の
矯正範囲であれば良いので、塔載速度が速い塔載機を用
いることができ、半導体チップの実装効率を高めること
ができる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００２２】（実施形態１）本実施形態では、ＢＧＡ
(Ｂall Ｇrid Ａrray)型半導体装置に本発明を適用した
例について説明する。
【００２３】図１は本発明の実施形態１である半導体装
置の平面図であり、図２は図１のＡ−Ａ線に沿う断面図
であり、図３は図１のＢ−Ｂ線に沿う断面図であり、図
４は前記半導体装置の底面図である。
【００２４】図１及び図２に示すように、本実施形態の
ＢＧＡ型半導体装置１０は、配線板１の表裏面のうちの
一方の面側(図２において下面側)に外部接続用端子とし
て複数のバンプ電極５を設け、他方の面側(図２におい
て上面側)に半導体チップ２を塔載した構成になってい
る。半導体チップ２は、配線板１の他方の面のチップ塔
載領域に接着剤を介在して固着されている。
【００２５】前記配線板１は、例えば、ガラス繊維にエ
ポキシ樹脂又はポリイミド樹脂を含浸させた多層配線構
造の樹脂板で構成され、その平面形状は方形状で形成さ
れている。配線板１の一方の面には複数のランド端子
(バンプ接続用パッド)１Ａが形成され、配線基板１の他
方の面には複数のランド端子(ワイヤ接続用パッド)１Ｃ
が形成されている。このランド端子１Ａ、ランド端子１
Ｃの夫々は、配線板１に形成された配線を介して互いに
電気的に接続されている。複数のランド端子１Ａは配線
基板１の一方の面の中央領域において行列状に配列さ
れ、複数のランド端子１Ｃは配線基板１の他方の面のチ
ップ塔載領域を囲むその周辺領域において半導体チップ
２の各辺に沿って配列されている。
【００２６】前記半導体チップ２は、例えば単結晶珪素
からなる半導体基板及びこの半導体基板上に形成された
配線層を主体とする構成になっており、その平面形状は
方形状で形成されている。半導体チップ２には、論理回
路システム、記憶回路システム、Ａ／Ｄ変換回路システ
ム、増幅回路システム、或いはこれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板に形成された半導体素子、配線層に形成された配
線等によって構成されている。
【００２７】前記半導体チップ２の表裏面のうちの表面
である回路形成面には、半導体チップ２の外周囲の各辺
に沿って複数の電極パッド(ボンディングパッド)２Ａが
形成されている。この複数の電極パッド２Ａの夫々は、
配線層のうちの最上層の配線層に形成され、回路システ
ムを構成する半導体素子に配線を介して電気的に接続さ
れている。複数の電極パッド２Ａの夫々は、例えばアル
ミニウム(Ａｌ)膜又はアルミニウム合金膜等で形成され
ている。
【００２８】前記半導体チップ２の電極パッド２Ａは、
導電性のワイヤ３を介して、配線板１の電極パッド１Ｃ
に電気的に接続されている。ワイヤ３としては例えば金
（Ａｕ）ワイヤを用いている。ワイヤ３の接続方法とし
ては、例えば熱圧着に超音波振動を併用したボンディン
グ法を用いている。
【００２９】前記半導体チップ２、ワイヤ３等は、配線
板１の他方の面側に形成された樹脂封止体４によって封
止されている。樹脂封止体４は、低応力化を図る目的と
して、例えば、フェノール系硬化剤、シリコーンゴム及
びフィラーが添加されたエポキシ系の樹脂で形成されて
いる。
【００３０】前記バンプ電極５は、配線板１のランド端
子１Ａに固着され、電気的にかつ機械的に接続されてい
る。即ち、バンプ電極５は半導体チップ２の電極パッド
２Ａに電気的に接続されている。バンプ電極５は、球形
状で形成され、例えば０．５［ｍｍ］程度の配列ピッチ
で配列されている。バンプ電極５は、導電材として、例
えば２３２［℃］程度の融点を有する９７［重量％］錫
(Ｓｎ)−３［重量％］銀(Ａｇ)組成の半田材で形成され
ている。この半田材からなるバンプ電極５は、加工性及
び熱に対する信頼性が高い。バンプ電極５は、本実施形
態において、主に信号の授受を行う外部接続用信号端子
として用いられている。
【００３１】前記配線板１の一方の面側には、図３及び
図４に示すように、球形状で形成された四つの低融点バ
ンプ６が設けられている。四つの低融点バンプ６の夫々
は配線板１の一方の面の周縁領域に設けられている。本
実施形態において、低融点バンプ６は、配線板１の一方
の面の四つの角部に設けられ、バンプ電極５よりも大き
い配列ピッチで配列されている。
【００３２】前記低融点バンプ６は、バンプ電極５より
も低い融点を有する導電材で形成されている。本実施形
態において、低融点バンプ６は、例えば、１８３［℃］
程度の融点(共晶温度)を有する３７［重量％］鉛(Ｐｂ)
−６３［重量％］錫(Ｓｎ)組成の半田材で形成されてい
る。この半田材からなる低融点バンプ６は、加工性及び
熱に対する信頼性が高い。
【００３３】前記低融点バンプ６は、配線板１の一方の
面に形成されたランド端子１Ｂに固着され、電気的にか
つ機械的に接続されている。ランド端子１Ｂは、ランド
端子１Ａと同様に、配線板１の他方の面に形成されたラ
ンド端子１Ｃに電気的に接続されている。即ち、低融点
バンプ６は、半導体チップ２の電極パッド２Ａに電気的
に接続され、バンプ電極５と同様に外部接続用端子とし
て用いられている。本実施形態において、低融点バンプ
６は、動作電位(例えば５［Ｖ］電位)又は基準電位(例
えば０［Ｖ］電位)が印加される外部接続用電源端子と
して用いられている。
【００３４】前記ランド端子１Ａ、ランド端子１Ｂの夫
々の平面形状は円形状で形成され、ランド端子１Ｂはラ
ンド端子１Ａよりも大きい平面サイズで形成されてい
る。本実施形態において、ランド端子１Ａのランド径は
例えば０．２５［ｍｍ］程度に設定され、ランド端子１
Ｂのランド径は例えば０．５［ｍｍ］程度に設定されて
いる。
【００３５】前記ランド端子１Ａ、ランド端子１Ｂの夫
々は、バンプ電極５、低融点バンプ６の夫々を形成する
時の濡れ性を確保するため、これに限定されないが、例
えばクロム(Ｃｒ)膜、銅(Ｃｕ)膜、金(Ａｕ)膜の夫々を
順次積層した積層膜で形成されている。なお、金膜にお
いては、これらのバンプを形成する時、バンプ内に拡散
し吸収される。
【００３６】前記低融点バンプ６は、バンプ電極５の外
形サイズよりも大きい外形サイズで形成されている。本
実施形態において、バンプ電極５の縦方向の高さ（ラン
ド端子１Ａの表面から最上部までの高さ）Ｈ１は、例え
ば０．２［ｍｍ］程度に設定され、低融点バンプ６の縦
方向の高さ（ランド端子１Ｂの表面から最上部までの高
さ）Ｈ２は、例えば０．４［ｍｍ］程度に設定されてい
る(図３参照)。また、バンプ電極５の横方向の幅（最大
となる中間部分での幅）Ｗ１は、例えば０．３［ｍｍ］
程度に設定され、低融点バンプ６の横方向の幅（最大と
なる中間部分での幅）Ｗ２は、例えば０．６［ｍｍ］程
度に設定されている(図４参照)。
【００３７】前記低融点バンプ６は、バンプ電極５の融
点よりも低い融点を有する導電材で形成されている。従
って、ＢＧＡ型半導体装置１０を実装基板に実装する
際、バンプ電極５を溶融することなく、低融点バンプ６
を溶融することができる。また、前記低融点バンプ６
は、バンプ電極５の外形サイズ（縦方向の高さＨ１及び
横方向の幅Ｗ１）よりも大きい外形サイズ(縦方向の高
さＨ２及び横方向の幅Ｗ２)で形成されている。従っ
て、ＢＧＡ型半導体装置１０を実装基板に実装する際、
溶融によって作用するセルフアライメント機能の矯正範
囲はバンプ電極５よりも低融点バンプ６の方が大きい。
【００３８】次に、前記ＢＧＡ型半導体装置１０の製造
方法について簡単に説明する。
【００３９】まず、配線板１を準備し、その後、配線板
１の他方の面のチップ塔載領域に接着剤を介在して半導
体チップ２を塔載する。
【００４０】次に、前記半導体チップ２の電極パッド２
Ａと、配線板１のランド端子１Ｃとを導電性のワイヤ３
で電気的に接続する。
【００４１】次に、前記半導体チップ２及びワイヤ３等
を樹脂封止体４で封止する。樹脂封止体４は大量生産に
好適なトランスファモールド法で形成する。
【００４２】次に、前記配線板１の一方の面を上向きに
した状態で、配線板１のランド端子１Ａ上に９７［重量
％］Ｓｎ−３［重量％］Ａｇ組成の半田ボールを供給
し、その後、所定の温度で前記半田ボールを溶融してバ
ンプ電極５を形成する。半田ボールの供給は、例えばガ
ラスマスクを用いたボール供給法又は吸引治具を用いた
ボール供給法で行う。
【００４３】次に、前記配線板１の一方の面を上向きに
した状態で、配線板１のランド端子１Ｂ上に３７［重量
％］Ｐｂ−６３［重量％］Ｓｎ組成の半田ボールを供給
し、その後、所定の温度で前記半田ボールを溶融して低
融点バンプ６を形成する。半田ボールの供給は、例えば
ガラスマスクを用いたボール供給法又は吸引治具を用い
たボール供給法で行う。また、半田ボールの溶融は、バ
ンプ電極５が溶融しない温度で行う。この工程により、
ＢＧＡ型半導体装置１０がほぼ完成する。
【００４４】このように構成されたＢＧＡ型半導体装置
１０は、実装基板に実装され、携帯電話、ＰＤＨ(Ｐers
onal Ｄigital Ａssistants)、ＨＰＣ（Ｈandheld Ｐer
sonal Ｃomputer)等の携帯情報端末機器に込み込まれ
る。また、メモリモジュール、ＣＰＵモジュール等の電
子装置を構成する構成部品として実装基板に実装され
る。このようなＢＧＡ型半導体装置１０においては、小
型化、薄型化、軽量化及び多端子化が要求され、バンプ
電極５の配列が狭ピッチ化されている。
【００４５】次に、前記ＢＧＡ型半導体装置１０の実装
方法について、図５乃至図７（実装方法を説明するため
の断面図）を用いて説明する。
【００４６】まず、ＢＧＡ型半導体装置１０を準備する
と共に、図５に示す実装基板２０を準備する。実装基板
２０は、実装面の装置塔載領域に複数のランド端子２０
Ａ及び四つのランド端子２０Ｂを設けた構成になってい
る。ランド端子２０ＡはＢＧＡ型半導体装置１０のバン
プ電極５と同一の配列状態で配列され、ランド端子２０
ＢはＢＧＡ型半導体装置１０の低融点バンプ６と同一の
配列状態で配列されている。ランド端子２０Ａ、ランド
端子２０Ｂの夫々の平面形状は円形状で形成され、ラン
ド端子２０Ｂはランド端子２０Ａよりも大きい平面サイ
ズで形成されている。本実施形態において、ランド端子
２０Ａのランド径は例えば０．２５［ｍｍ］程度に設定
され、ランド端子２０Ｂのランド径は例えば０．５［ｍ
ｍ］程度に設定されている。ランド端子２０Ａ、ランド
端子２０Ｂの夫々は、バンプ電極５、低融点バンプ６の
夫々を接続する時の濡れ性を確保するため、これに限定
されないが、例えばクロム(Ｃｒ)膜、銅(Ｃｕ)膜、金
(Ａｕ)膜の夫々を順次積層した積層膜で形成されてい
る。
【００４７】次に、図５に示すように、前記実装基板２
０の実装面の装置塔載領域にＢＧＡ型半導体装置１０を
塔載機により位置合わせして塔載する。この工程におい
て、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極５よりも低融点バンプ６の方が大き
いことから、載機の位置合わせ精度は低融点バンプ６の
溶融によって作用するセルフアライメント機能の矯正範
囲であれば良いので、塔載速度の速い搭載機を用いるこ
とができる。
【００４８】次に、前記実装基板２０を赤外線リフロー
炉に搬送し、その後、第一の熱処理を施して前記低融点
バンプ６を溶融する。第一の熱処理は、低融点バンプが
１８３[℃]程度の融点を有する半田材で形成され、バン
プ電極５が２３２[℃]程度の融点を有する半田材で形成
されていることから、バンプ電極５が溶融しない温度、
例えば２１０[℃]程度の温度で行う。
【００４９】この工程において、溶融した低融点バンプ
６はランド端子２０Ｂに濡れ拡がり、その後、濡れ拡が
った低融点バンプ６の表面張力によるセルフアライメン
ト機能によって、図６に示すように、ＢＧＡ型半導体装
置１０は所定の位置に位置合わせされながら実装基板２
０に接近し、ランド端子２０Ａにバンプ電極５が接触す
る。即ち、実装基板２０にＢＧＡ型半導体装置１０を塔
載した時の位置ずれが低融点バンプ６の溶融によるセル
フアライメント機能の矯正範囲内であれば、実装基板２
０のランド端子２０ＡとＢＧＡ型半導体装置１０のバン
プ電極５との位置合わせをバンプ電極５の溶融前に事前
に行うことができるので、隣のランド端子２０Ａとバン
プ電極５との接触を回避することができる。
【００５０】次に、熱処理温度を上昇させ、第二の熱処
理を施して前記バンプ電極５を溶融する。第二の熱処理
は、例えば２５５[℃]程度の温度で行う。この工程にお
いて、溶融したバンプ電極５はランド端子２０Ａに濡れ
拡がり、その後、濡れ拡がったバンプ電極５の表面張力
によるセルフアライメント機能によって、図７に示すよ
うに、ＢＧＡ型半導体装置１０は所定の位置に位置合わ
せされながら実装基板２０に接近する。即ち、セルフア
ライメント機能によるＢＧＡ型半導体装置の位置合わせ
は二回に分けて行なわれる。
【００５１】この後、熱処理温度を降下させ、バンプ電
極５及び低融点バンプ６を硬化させることにより、ＢＧ
Ａ型半導体装置１０の実装は完了する。
【００５２】このように、本実施形態によれば、以下の
効果が得られる。 （１）半導体チップ２が塔載された配線板１の表裏面の
うちの一方の面側に、前記半導体チップ２の電極パッド
２と電気的に接続された複数のバンプ電極５を有するＢ
ＧＡ型半導体装置１０であって、前記配線板１の一方の
面側に、前記バンプ電極５の融点よりも低い融点を有す
る導電材で形成され、かつ前記バンプ電極５の外形サイ
ズ(横方向の幅Ｗ１及び縦方向の高さＨ１)よりも大きい
外形サイズ（横方向の幅Ｗ２及び縦方向の高さＨ２）で
形成された複数のバンプ電極５が設けられている。
【００５３】この構成により、低融点バンプ６は、バン
プ電極５の融点よりも低い融点を有する導電材で形成さ
れているので、バンプ電極５を溶融することなく、低融
点バンプ６を溶融することができる。また、低融点バン
プ６は、バンプ電極５の外形サイズよりも大きい外形サ
イズで形成されているので、溶融によって作用するセル
フアライメント機能の矯正範囲はバンプ電極５よりも低
融点バンプ６の方が大きい。従って、実装基板２０の実
装面の装置塔載領域にＢＧＡ型半導体装置１０を実装す
る際、実装基板２０にＢＧＡ型半導体装置１０を塔載し
た時の位置ずれが低融点バンプ６の溶融によるセルフア
ライメント機能の矯正範囲内であれば、実装基板２０の
ランド端子２０Ａとバンプ電極５との位置合わせをバン
プ電極５の溶融前に事前に行うことができるので、隣の
ランド端子２０Ａとバンプ電極５との接触を回避するこ
とができる。この結果、ＢＧＡ型半導体装置１０の実装
不良を低減することができる。
【００５４】また、塔載機の位置合わせ精度は低融点バ
ンプ６の溶融によって作用するセルフアライメント機能
の矯正範囲であれば良いので、塔載速度が速い塔載機を
用いることができる。この結果、ＢＧＡ型半導体装置１
０の実装効率を高めることができる。
【００５５】また、ＢＧＡ型半導体装置１０の実装不良
を低減することができるので、このＢＧＡ型半導体装置
１０を実装基板に実装して形成される電子装置の歩留ま
りを高めることができる。
【００５６】（２）前記低融点バンプ６は、半導体チッ
プ２の電極パッド２Ａと電気的に接続され、電源用外部
端子として用いられている。この構成により、電源の安
定化を図ることができるので、ＢＧＡ型半導体装置１０
の電気的信頼性を高めることができる。
【００５７】（３）前記低融点バンプ６は、配線板１の
一方の面の角部に設けられている。この構成により、低
融点バンプ６のセルフアライメント機能によるＢＧＡ型
半導体装置１０の移動が容易になるので、実装基板２０
のランド端子２０Ａとバンプ電極５との位置合わせを確
実に行うことができる。
【００５８】（４）ＢＧＡ型半導体装置の実装方法であ
って、半導体チップ２が塔載された配線板１の表裏面の
うちの一方の面側に、前記半導体チップ２の電極パッド
２Ａと電気的に接続された複数のバンプ電極５と、前記
バンプ電極５の融点よりも低い融点を有する導電材で形
成され、かつ前記バンプ電極５の外形サイズ（横方向の
幅Ｗ１及び縦方向の高さＨ１）よりも大きい外形サイズ
（横方向の幅Ｗ２及び縦方向の高さＨ２）で形成された
複数の低融点バンプ６とを有するＢＧＡ型半導体装置１
０を準備する工程と、実装基板２０の実装面の装置塔載
領域に前記ＢＧＡ型半導体装置１０を搭載機により位置
合わせして塔載する工程と、前記低融点バンプ６を溶融
し、その後、前記バンプ電極５を溶融して前記実装基板
２０に前記ＢＧＡ型半導体装置１０を実装する工程とを
備える。これにより、バンプ電極５を溶融することな
く、低融点バンプ６の溶融によるセルフアライメント機
能によって、ＢＧＡ型半導体装置１０の位置ずれを所定
の位置に矯正できるので、ＢＧＡ型半導体装置１０の実
装不良を低減できる。
【００５９】（５）実装基板２０に半導体装置１０を実
装した後、実装基板２０と配線板１との熱膨張係数の差
に起因する応力によってバンプが疲労する。バンプの疲
労度は配線板１の中央領域よりも周縁領域の方が大き
い。従って、本実施形態のように、配線板１の周縁領域
にバンプ電極５よりも硬度的に柔らかい低融点バンプ６
を設けることにより、実装した後の熱に対する信頼性が
高くなる。
【００６０】なお、本実施形態では、バンプ電極５及び
低融点バンプ６を球形状で形成した例について説明した
が、バンプ電極５及び低融点バンプ６は必ずしも球形状
で形成する必要はなく、少なくとも、実装の溶融による
表面張力によってセルフアライメント機能が働くもので
あればよい。
【００６１】また、本実施形態では、低融点バンプ６を
Ｐｂ−Ｓｎ組成の半田材で形成した例について説明した
が、これに限定されるものではなく、例えばＳｎにＡｇ
やＣｕ等を添加した半田材で形成してもよい。
【００６２】また、本実施形態では、低融点バンプ６を
配線板１の一方の面の各角部に設けた例について説明し
たが、実装基板２０にＢＧＡ型半導体装置１０を塔載す
る際、実装基板２０の実装面に対してＢＧＡ型半導体装
置１０を平行に保つことができればよいので、低融点バ
ンプ６の数及び配置は本実施形態に限定されるものでは
ない。
【００６３】例えば、低融点バンプ６は、図８に示すよ
うに、配線板１の一方の面の周縁領域である角部及びそ
の中央領域に設けてもよい。この場合、低融点バンプ６
のセルフアライメント機能による位置合わせ効果が若干
増加する。
【００６４】例えば、低融点バンプ６は、図９に示すよ
うに、配線板１の一方の面の周縁領域における辺の中間
部に設けてもよい。この場合、低融点バンプ６を角部に
設けた場合に比べて、低融点バンプ６のセルフアライメ
ント機能による位置合わせ効果が若干低下する。
【００６５】例えば、低融点バンプ６は、図示していな
いが、配線基板１の一方の面の周縁領域を除くその中央
領域に設けてもよい。この場合、低融点バンプ６を辺の
中間部に設けた場合に比べて、低融点バンプ６のセルフ
アライメント機能による位置合わせ効果が若干低下す
る。
【００６６】また、本実施形態では、低融点バンプ６を
外部接続用電源端子として用いた例について説明した
が、低融点バンプ６は外部接続用信号端子として用いて
もよく、或いは外部接続用端子として用いなくてもよ
い。
【００６７】また、本実施形態では、縦方向の高さＨ２
が０．４［ｍｍ］程度、横方向の幅Ｗ２が０．６［ｍ
ｍ］程度の外形サイズで低融点バンプ６を形成し、０．
５［ｍｍ］程度のランド径でランド端子２０Ｂを形成し
た例について説明したが、低融点バンプ６を溶融した時
の半導体装置１０の降下量(基板に接近する量)は、低融
点バンプ６の体積、粘度、濡れ性、ランド端子２０Ｂの
面積、半導体装置１０の重量等によって左右されるの
で、これらを考慮して低融点バンプ６の外形サイズ及び
ランド端子２０Ｂのランド径を設定することは言うまで
もない。
【００６８】（実施形態２）本実施形態では、半導体チ
ップ(フリップチップ)に本発明を適用した例について説
明する。
【００６９】図１０は本発明の実施形態２である半導体
チップの平面図であり、図１１は図１０のＣ−Ｃ線に沿
う断面図である。
【００７０】図１０及び図１１に示すように、本実施形
態の半導体チップ３０は、チップ本体３１の表裏面のう
ちの表面である回路形成面側(図１１において上面側)に
複数のバンプ電極３２及び四つのバンプ電極３３を設け
た構成になっている。バンプ電極３２はチップ本体３１
の回路形成面の中央領域に設けられ、低融点バンプ３３
はチップ本体３１の回路形成面の周縁領域における角部
に設けられている。バンプ電極３２及び低融点バンプ３
３は球形状で形成されている。
【００７１】前記チップ本体３１は、例えば単結晶珪素
からなる半導体基板及びこの半導体基板上に形成された
配線層を主体とする構成になっており、その平面形状は
方形状で形成されている。チップ本体３１には、論理回
路システム、記憶回路システム、Ａ／Ｄ変換回路システ
ム、増幅回路システム、或いはこれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板に形成された半導体素子、配線層に形成された配
線等によって構成されている。
【００７２】前記バンプ電極３２は、チップ本体３１の
回路形成面に形成された電極パッド３１Ａに固着され、
電気的にかつ機械的に接続されている。バンプ電極３２
は、導電材として、例えば、２３２［℃］程度の融点を
有する９７［重量％］錫（Ｓｎ）−３［重量％］銀(Ａ
ｇ)組成の半田材で形成されている。バンプ電極３２
は、例えば０．３［ｍｍ］程度の配列ピッチで配列され
ている。
【００７３】前記低融点バンプ３３は、チップ本体３１
の回路形成面に形成された電極パッド３１Ｂに固着さ
れ、電気的にかつ機械的に接続されている。この低融点
バンプ３３はバンプ電極３２の融点よりも低い融点を有
する導電材で形成されている。本実施形態において、低
融点バンプ６は、例えば１８３［℃］程度の融点を有す
る３７［重量％］鉛(Ｐｂ)−６３［重量％］錫(Ｓｎ)組
成の半田材で形成されている。低融点バンプ３３はバン
プ電極３２よりも大きい配列ピッチで配列されている。
【００７４】前記バンプ電極３２は、これに限定されな
いが、例えば、電極パッド３１Ａの表面上にＰｂ膜及び
Ａｇ膜からなる積層体をリフトオフ法で形成し、その
後、前記積層体にウエットバック処理を施すことによっ
て形成される。また、前記低融点バンプ３３は、これに
限定されないが、例えば、電極パッド３１Ｂの表面上に
３７［重量％］鉛(Ｐｂ)−６３［重量％］錫(Ｓｎ)組成
の半田ボールを供給し、その後、前記半田ボールを所定
の温度で溶融することによって形成される。半田ボール
の供給は、例えばガラスマスクを用いたボール供給法又
は吸引治具を用いたボール供給法で行う。低融点バンプ
３３の形成は、バンプ電極３２を形成した後に行うこと
が望ましく、この場合、半田ボールの溶融はバンプ電極
３２が溶融しない温度で行う。なお、バンプ電極３２及
び低融点バンプ３３の形成は、半導体ウエーハを複数個
の半導体チップに分割する前、即ち、ウエーハ状態にお
いて行う。
【００７５】前記電極パッド３１Ａ、電極パッド３１Ｂ
の夫々の平面形状は円形状で形成され、電極パッド３１
Ｂは、電極パッド３１Ａよりも大きいランド径で形成さ
れている。本実施形態において、電極パッド３１Ａのラ
ンド径は例えば０．１５［ｍｍ］程度に設定され、電極
パッド３１Ｂのランド径は例えば０．３［ｍｍ］程度に
設定されている。
【００７６】前記電極パッド３１Ａ、電極パッド３１Ｂ
の夫々は、チップ本体３１の配線層のうち、最上層の配
線層に形成された内部電極パッド(ボンディングパッド)
に接続され、チップ本体３１に塔載された回路システム
と電気的に接続されている。電極パッド３１Ａ、電極パ
ッド３１Ｂの夫々は、バンプ電極３２、低融点バンプ３
３の夫々を形成する時の濡れ性を確保するため、これに
限定されないが、例えば、クロム(Ｃｒ)膜、銅(Ｃｕ)
膜、金(Ａｕ)膜の夫々を順次積層した積層膜で形成され
ている。なお、金膜においては、これらのバンプを形成
する時、バンプ内に拡散し吸収される。
【００７７】前記低融点バンプ３３は、バンプ電極３２
の外形サイズよりも大きい外形サイズで形成されてい
る。本実施形態において、バンプ電極３２の横方向の幅
（最大となる中間部分での幅）Ｗ１は、例えば０．１８
［ｍｍ］程度に設定され、低融点バンプ３３の横方向の
幅(最大となる中間部分での幅)Ｗ２は、例えば０．３６
［ｍｍ］程度に設定されている（図１０参照）。また、
バンプ電極３２の縦方向の高さ(電極パッド３１Ａの表
面から最上部までの高さ)Ｈ１は、例えば０．１２［ｍ
ｍ］程度に設定され、低融点バンプの縦方向の高さ（電
極パッド３１Ｂの表面から最上部までの高さ）Ｈ２は、
例えば０．２４［ｍｍ］程度に設定されている(図１１
参照)。
【００７８】前記バンプ電極３２は、本実施形態におい
て、主に信号の授受を行う外部接続用信号端子として用
いられている。一方、前記低融点バンプ３３は、本実施
形態において、動作電位(例えば５［Ｖ］電位)又は基準
電位(例えば０［Ｖ］電位)が印加される外部接続用電源
端子として用いられている。
【００７９】前記低融点バンプ３３は、バンプ電極３２
の融点よりも低い融点を有する導電材で形成されてい
る。従って、半導体チップ３０を実装基板に実装する
際、バンプ電極３２を溶融することなく、低融点バンプ
３３を溶融することができる。また、前記低融点バンプ
３３は、バンプ電極３２の外形サイズ（縦方向の高さＨ
１及び横方向の幅Ｗ１）よりも大きい外形サイズ（縦方
向の高さＨ２及び横方向の幅Ｗ２）で形成されている。
従って、半導体チップ３０を実装基板に実装する際、溶
融によって作用するセルフアライメント機能の矯正範囲
はバンプ電極３２よりも低融点バンプ３３の方が大き
い。
【００８０】このように構成された半導体チップ３０
は、実装基板に実装され、携帯電話、ＰＤＨ、ＨＰＣ等
の携帯情報端末器に組み込まれる。また、メモリモジュ
ール、ＣＰＵモジュール等の電子装置を構成する構成部
品として実装基板に実装される。このような半導体チッ
プ３０においては、小型化及び多端子化が要求され、バ
ンプ電極３２の配列が狭ピッチ化されている。
【００８１】次に、前記半導体チップ３０の実装方法に
ついて、図１２乃至図１４（実装方法を説明するための
断面図）を用いて説明する。
【００８２】まず、半導体チップ３０を準備すると共
に、図１２に示す実装基板４０を準備する。実装基板４
０は、実装面のチップ塔載領域に複数のランド端子４０
Ａ及び四つのランド端子４０Ｂを設けた構成になってい
る。ランド端子４０Ａは半導体チップ３０のバンプ電極
３２と同一の配列状態で配列され、ランド端子４０Ｂは
半導体チップ３０の低融点バンプ３３と同一の配列状態
で配列されている。ランド端子４０Ａ、ランド端子４０
Ｂの夫々の平面形状は円形状で形成され、ランド端子４
０Ｂはランド端子４０Ａよりも大きい平面サイズで形成
されている。本実施形態において、ランド端子４０Ａの
ランド径は例えば０．１５［ｍｍ］程度に設定され、ラ
ンド端子４０Ｂのランド径は例えば０．３［ｍｍ］に設
定されている。ランド端子４０Ａ、ランド端子４０Ｂの
夫々は、バンプ電極３２、低融点バンプ３３の夫々を接
続する時の濡れ性を確保するため、これに限定されない
が、例えばクロム(Ｃｒ)膜、銅(Ｃｕ)膜、金(Ａｕ)膜の
夫々を順次積層した積層膜で形成されている。
【００８３】次に、図１２に示すように、前記実装基板
４０の実装面のチップ塔載領域に半導体チップ３０を塔
載機により位置合わせして塔載する。この工程におい
て、溶融によって作用するセルフアライメント機能の矯
正範囲はバンプ電極３２よりも低融点バンプ３３の方が
大きいことから、塔載機の位置合わせ精度は低融点バン
プ３３の溶融によって作用するセルフアライメント機能
の矯正範囲であれば良いので、塔載速度の速い搭載機を
用いることができる。
【００８４】次に、前記実装基板４０を赤外線リフロー
炉に搬送し、その後、第一の熱処理を施して前記低融点
バンプ３３を溶融する。第一の熱処理は、低融点バンプ
３３が１８３[℃]程度の融点を有する半田材で形成さ
れ、バンプ電極３２が２３２［℃］程度の融点を有する
半田材で形成されていることから、バンプ電極３２が溶
融しない温度、例えば２１０[℃]程度の温度で行う。
【００８５】この工程において、溶融した低融点バンプ
３３はランド端子４０Ｂに濡れ拡がり、その後、濡れ拡
がった低融点バンプ３３の表面張力によるセルフアライ
メント機能によって、図１３に示すように、半導体チッ
プ３０は所定の位置に位置合わせされながら実装基板４
０に接近し、ランド端子４０Ａにバンプ電極３２が接触
する。即ち、実装基板４０に半導体チップ３０を塔載し
た時の位置ずれが低融点バンプ３３の溶融によるセルフ
アライメント機能の矯正範囲内であれば、実装基板４０
のランド端子４０Ａと半導体チップ３０のバンプ電極３
２との位置合わせをバンプ電極３２の溶融前に事前に行
うことができるので、隣のランド端子４０Ａとバンプ電
極３２との接触を回避することができる。
【００８６】次に、熱処理温度を上昇させ、第二の熱処
理を施して前記バンプ電極３２を溶融する。第二の熱処
理は、例えば２５５[℃]程度の温度で行う。この工程に
おいて、溶融したバンプ電極３２はランド端子４０Ａに
濡れ拡がり、その後、濡れ拡がったバンプ電極３２の表
面張力によるセルフアライメント機能によって、図１４
に示すように、半導体チップ３０は所定の位置に位置合
わせされながら実装基板４０に接近する。即ち、セルフ
アライメント機能による半導体チップ３０の位置合わせ
は二回に分けて行なわれる。
【００８７】この後、熱処理温度を降下させ、バンプ電
極３２及び低融点バンプ３３を硬化させることにより、
半導体チップ３０の実装は完了する。
【００８８】このように、本実施形態によれば、以下の
効果が得られる。 （１）チップ本体３１表裏面のうちの回路形成面側に複
数のバンプ電極３２を有する半導体チップ３０であっ
て、前記チップ本体３１の回路形成面側に、前記バンプ
電極３２の融点よりも低い融点を有する導電材で形成さ
れ、かつ前記バンプ電極３２の外形サイズ(横方向の幅
Ｗ１及び縦方向の高さＨ１)よりも大きい外形サイズ(横
方向の幅Ｗ２及び縦方向の高さＨ２)で形成された複数
のバンプ電極３３が設けられている。
【００８９】この構成により、低融点バンプ３３は、バ
ンプ電極３２の融点よりも低い融点を有する導電材で形
成されているので、バンプ電極３２を溶融することな
く、低融点バンプ３３を溶融することができる。また、
低融点バンプ３３は、バンプ電極３２の外形サイズより
も大きい外形サイズで形成されているので、溶融によっ
て作用するセルフアライメント機能の矯正範囲はバンプ
電極３２よりも低融点バンプ３３の方が大きい。従っ
て、実装基板４０の実装面のチップ載領域に半導体チッ
プ３０を実装する際、実装基板４０に半導体チップ３０
を塔載した時の位置ずれが低融点バンプ３３の溶融によ
るセルフアライメント機能の矯正範囲内であれば、実装
基板４０のランド端子４０Ａとバンプ電極３２との位置
合わせをバンプ電極３２の溶融前に事前に行うことがで
きるので、隣のランド端子４０Ａとバンプ電極３２との
接触を回避することができる。この結果、半導体チップ
３０の実装不良を低減することができる。
【００９０】また、塔載機の位置合わせ精度は低融点バ
ンプ３３の溶融によって作用するセルフアライメント機
能の矯正範囲であれば良いので、塔載速度が速い塔載機
を用いることができる。この結果、半導体チップ３０の
実装効率を高めることができる。
【００９１】また、半導体チップ３０の実装不良を低減
することができるので、この半導体チップ３０を実装基
板に実装して形成される電子装置の歩留まりを高めるこ
とができる。
【００９２】（２）前記低融点バンプ３３は、半導体チ
ップ３０の電極パッド３１Ｂと電気的に接続され、電源
用外部端子として用いられている。この構成により、電
源の安定化を図ることができるので、半導体チップ３０
の電気的信頼性を高めることができる。
【００９３】（３）前記低融点バンプ３３は、チップ本
体３１の回路形成面の角部に設けられている。この構成
により、低融点バンプ３３のセルフアライメント機能に
よる半導体チップ３０の移動が容易になるので、実装基
板４０のランド端子４０Ａとバンプ電極３２との位置合
わせを確実に行うことができる。
【００９４】（４）半導体チップの実装方法であって、
チップ本体３１の表裏面のうちの回路形成面側に、複数
のバンプ電極３２と、前記バンプ電極３２の融点よりも
低い融点を有する導電材で形成され、かつ前記バンプ電
極３２の外形サイズ（横方向の幅Ｗ１及び縦方向の高さ
Ｈ１）よりも大きい外形サイズ（横方向の幅Ｗ２及び縦
方向の高さＨ２）で形成された複数の低融点バンプ３３
とを有する半導体チップ３０を準備する工程と、実装基
板２０の実装面のチップ塔載領域に前記半導体チップ３
０を搭載機により位置合わせして塔載する工程と、前記
低融点バンプ３３を溶融し、その後、前記バンプ電極３
２を溶融して前記実装基板４０に前記半導体チップ３０
を実装する工程とを備える。
【００９５】これにより、バンプ電極３２を溶融するこ
となく、低融点バンプ３３の溶融によるセルフアライメ
ント機能によって、半導体チップ３０の位置ずれを所定
の位置に矯正できるので、半導体チップ３０の実装不良
を低減できる。
【００９６】（５）実装基板４０に半導体チップ３０を
実装した後、実装基板４０と半導体チップ３０との熱膨
張係数の差に起因する応力によってバンプが疲労する。
バンプの疲労度は半導体チップ３０の中央領域よりも周
縁領域の方が大きい。従って、本実施形態のように、半
導体チップ３０の周縁領域にバンプ電極３２よりも硬度
的に柔らかい低融点バンプ３３を設けることにより、実
装した後の熱に対する信頼性が高くなる。
【００９７】なお、本実施形態では、バンプ電極３２及
び低融点バンプ３３を球形状で形成した例について説明
したが、バンプ電極３２及び低融点バンプ３３は必ずし
も球形状で形成する必要はなく、少なくとも、実装時の
溶融による表面張力によってセルフアライメント機能が
働くものであればよい。
【００９８】また、本実施形態では、低融点バンプ３３
をＰｂ−Ｓｎ組成の半田材で形成した例について説明し
たが、これに限定されるものではなく、例えばＳｎにＡ
ｇやＣｕ等を添加した半田材で形成してもよい。
【００９９】また、本実施形態では、低融点バンプ３３
をチップ本体３１の回路形成面の各角部に設けた例につ
いて説明したが、実装基板４０に半導体チップ３０を塔
載する際、実装基板４０の実装面に対して半導体チップ
３０を平行に保つことができればよいので、低融点バン
プ３３の数及び配置は本実施形態に限定されるものでは
ない。
【０１００】例えば、低融点バンプ３３は、図８に示す
低融点バンプ６と同様の配置、即ち、チップ本体３１の
回路形成面の周縁領域における角部及びその中央領域に
設けてもよい。この場合、低融点バンプ３３のセルフア
ライメント機能による位置合わせ効果が若干増加する。
【０１０１】例えば、低融点バンプ３３は、図９に示す
低融点バンプ６と同様の配置、即ち、チップ本体３１の
回路形成面の周縁領域における辺の中間部に設けてもよ
い。この場合、低融点バンプ３３を角部に設けた場合に
比べて、低融点バンプ３３のセルフアライメント機能に
よる位置合わせ効果が若干低下する。
【０１０２】例えば、低融点バンプ３３は、図示してい
ないが、チップ本体３１の回路形成面の周縁領域を除く
その中央領域に設けていもよい。この場合、低融点バン
プ３３を辺の中間部に設けた場合に比べて、低融点バン
プ３３のセルフアライメント機能による位置合わせ効果
が若干低下する。
【０１０３】また、本実施形態では、低融点バンプ３３
を外部接続用電源端子として用いた例について説明した
が、低融点バンプ３３は外部接続用信号端子として用い
てもよく、或いは外部接続用端子として用いなくてもよ
い。
【０１０４】また、本実施形態では、縦方向の高さＨ２
が０．２４［ｍｍ］程度、横方向の幅Ｗ２が０．３６
［ｍｍ］程度の外形サイズで低融点バンプ３３を形成
し、０．３［ｍｍ］程度のランド径でランド端子４０Ｂ
を形成した例について説明したが、低融点バンプ３３を
溶融した時の半導体チップ３０の降下量(基板に接近す
る量)は、低融点バンプ３３の体積、粘度、濡れ性、ラ
ンド端子４０Ｂの面積、半導体チップ３０の重量等によ
って左右されるので、これらを考慮して低融点バンプ３
３の外形サイズ及びランド端子４０Ｂのランド径を設定
することは言うまでもない。
【０１０５】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１０６】例えば、本発明は、可撓性フィルムからな
る配線板の一面側に外部接続用端子として複数のバンプ
電極を設けた半導体装置に適用できる。
【０１０７】また、本発明は、セラミックからなる配線
板の一面側に外部接続用端子として複数のバンプ電極を
設けた半導体装置に適用できる。
【０１０８】また、配線板と封止用キャップとで形成さ
れるキャビティ内に半導体チップを塔載し、前記配線板
の一面側に外部接続用端子として複数のバンプ電極を設
けた半導体装置に適用できる。
【０１０９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１１０】半導体装置の実装不良を低減することがで
きる。
【０１１１】また、半導体装置の実装効率を高めること
ができる。
【０１１２】また、半導体チップの実装不良を低減する
ことができる。
【０１１３】また、半導体チップの実装効率を高めるこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の平面図
である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】前記半導体装置の底面図である。
【図５】前記半導体装置の実装方法を説明するための断
面図である。
【図６】前記半導体装置の実装方法を説明するための断
面図である。
【図７】前記半導体装置の実装方法を説明するための断
面図である。
【図８】実施形態１の第１変形例である半導体装置の底
面図である。
【図９】実施形態１の第２変形例である半導体装置の底
面図である。
【図１０】本発明の実施形態２である半導体チップの平
面図である。
【図１１】図１０のＣ−Ｃ線に沿う断面図である。
【図１２】前記半導体チップの実装方法を説明するため
の断面図である。
【図１３】前記半導体チップの実装方法を説明するため
の断面図である。
【図１４】前記半導体チップの実装方法を説明するため
の断面図である。
【符号の説明】
１…配線板、１Ａ，１Ｂ…ランド端子、２…半導体チッ
プ、２Ａ…電極パッド、３…ワイヤ、４…樹脂封止体、
５…バンプ電極、６…低融点バンプ、１０…半導体装
置、２０…実装基板、２０Ａ、２０Ｂ…ランド端子、３
０…半導体チップ、３１…チップ本体、３１Ａ，３１Ｂ
…電極パッド、３２…バンプ電極、３３…低融点バン
プ、４０…実装基板、４０Ａ，４０Ｂ…ランド端子。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが塔載された配線板の表裏
    面のうちの一方の面側に、前記半導体チップの電極パッ
    ドと電気的に接続された複数のバンプ電極を有する半導
    体装置であって、 前記配線板の一方の面側に、前記バンプ電極の融点より
    も低い融点を有する導電材で形成され、かつ前記バンプ
    電極の外形サイズよりも大きい外形サイズで形成された
    複数の低融点バンプが設けられていることを特徴とする
    半導体装置。
  2. 【請求項２】 前記低融点バンプは、前記配線板の一方
    の面の周縁領域に設けられていることを特徴とする請求
    項１に記載の半導体装置。
  3. 【請求項３】 前記低融点バンプは前記配線板の一方の
    面の周縁領域を除くその中央領域に設けられていること
    を特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記低融点バンプは、前記配線板の一方
    の面の周縁領域及びその中央領域に設けられていること
    を特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記低融点バンプは、前記半導体チップ
    の電極パッドと電気的に接続されていることを特徴とす
    る請求項１乃至請求項４のうち何れか一項に記載の半導
    体装置。
  6. 【請求項６】 前記バンプ電極は、前記配線板の一方の
    面に形成された第一ランド端子に固着され、前記低融点
    バンプは、前記配線板の一方の面に形成され、かつ前記
    第一ランド端子よりも大きい平面サイズで形成された第
    二ランド端子に固着されていることを特徴とする請求項
    １乃至請求項５のうち何れか一項に記載の半導体装置。
  7. 【請求項７】 半導体チップが塔載された配線板の表裏
    面のうちの一方の面側に、前記半導体チップの電極パッ
    ドと電気的に接続された複数のバンプ電極と、前記バン
    プ電極の融点よりも低い融点を有する導電材で形成さ
    れ、かつ前記バンプ電極の外形サイズよりも大きい外形
    サイズで形成された複数の低融点バンプとを有する半導
    体装置を準備する工程と、 実装基板の実装面の装置塔載領域に前記半導体装置を搭
    載機により位置合わせして塔載する工程と、 前記低融点バンプを溶融し、その後、前記バンプ電極を
    溶融して前記実装基板に前記半導体装置を実装する工程
    とを備えたことを特徴とする半導体装置の実装方法。
  8. 【請求項８】 前記実装基板の実装面の装置塔載領域に
    は、前記バンプ電極と同一の配列状態で配列された複数
    の第一ランド端子が設けられ、更に、前記低融点バンプ
    と同一の配列状態で配列された複数の第二ランド端子が
    設けられていることを特徴とする請求項７に記載の半導
    体装置の実装方法。
  9. 【請求項９】 チップ本体の表裏面のうちの回路形成面
    側に複数のバンプ電極を有する半導体チップであって、 前記チップ本体の回路形成面側に、前記バンプ電極の融
    点よりも低い融点を有する導電材で形成され、かつ前記
    バンプ電極の外形サイズよりも大きい外形サイズで形成
    された複数の低融点バンプが設けられていることを特徴
    とする半導体チップ。
  10. 【請求項１０】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域に設けられていることを特徴と
    する請求項９に記載の半導体チップ。
  11. 【請求項１１】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域を除くその中央領域に設けられ
    ていることを特徴とする請求項９に記載の半導体チッ
    プ。
  12. 【請求項１２】 前記低融点バンプは、前記チップ本体
    の回路形成面の周縁領域及びその中央領域に設けられて
    いることを特徴とする請求項９に記載の半導体チップ。
  13. 【請求項１３】 前記バンプ電極は、前記チップ本体の
    回路形成面に形成された第一電極パッドに固着され、前
    記低融点バンプは、前記チップ本体の回路形成面に形成
    され、かつ前記第一電極パッドよりも大きい平面サイズ
    で形成された第二電極パッドに固着されていることを特
    徴とする請求項９乃至請求項１２のうち何れか一項に記
    載の半導体チップ。
  14. 【請求項１４】 チップ本体の表裏面のうちの回路形成
    面側に、複数のバンプ電極と、前記バンプ電極の融点よ
    りも低い融点を有する導電材で形成され、かつ前記バン
    プ電極の外形サイズよりも大きい外形サイズで形成され
    た複数の低融点バンプとを有する半導体チップを準備す
    る工程と、 実装基板の実装面のチップ塔載領域に前記半導体チップ
    を塔載機で位置合わせして塔載する工程と、 前記低融点バンプを溶融し、その後、前記バンプ電極を
    溶融して前記実装基板に前記半導体装置を実装する工程
    とを備えたことを特徴とする半導体チップの実装方法。
  15. 【請求項１５】 前記実装基板の実装面のチップ塔載領
    域には、前記バンプ電極と同一の配列状態で配列された
    複数の第一ランド端子が設けられ、更に、前記低融点バ
    ンプと同一の配列状態で配列された複数の第二ランド端
    子が設けられていることを特徴とする請求項１４に記載
    の半導体チップの実装方法。
JP12303198A 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 Pending JPH11317468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12303198A JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12303198A JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Publications (1)

Publication Number Publication Date
JPH11317468A true JPH11317468A (ja) 1999-11-16

Family

ID=14850510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12303198A Pending JPH11317468A (ja) 1998-05-06 1998-05-06 半導体装置及びその実装方法並びに半導体チップ及びその実装方法

Country Status (1)

Country Link
JP (1) JPH11317468A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
US7938311B2 (en) * 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
JP2015026822A (ja) * 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN112908873A (zh) * 2021-01-18 2021-06-04 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7938311B2 (en) * 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
JP2015026822A (ja) * 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN112908873A (zh) * 2021-01-18 2021-06-04 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
TWI795172B (zh) * 2021-01-18 2023-03-01 大陸商上海易卜半導體有限公司 半導體元件組裝方法、半導體元件和電子設備

Similar Documents

Publication Publication Date Title
JP4149377B2 (ja) 半導体装置の製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
US8314493B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
CN107946291B (zh) 半导体装置
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP2002289735A (ja) 半導体装置
JP3757895B2 (ja) 半導体装置
JP3703960B2 (ja) 半導体装置
JP3500378B2 (ja) 半導体装置およびその製造方法
KR100762909B1 (ko) 플립 칩 패키지의 제조 방법
JP3912888B2 (ja) パッケージ型半導体装置
JPH11274360A (ja) 半導体装置及びその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JPH11317425A (ja) 半導体装置