CN112908873A - 半导体组件组装方法、半导体组件和电子设备 - Google Patents

半导体组件组装方法、半导体组件和电子设备 Download PDF

Info

Publication number
CN112908873A
CN112908873A CN202110062475.3A CN202110062475A CN112908873A CN 112908873 A CN112908873 A CN 112908873A CN 202110062475 A CN202110062475 A CN 202110062475A CN 112908873 A CN112908873 A CN 112908873A
Authority
CN
China
Prior art keywords
alignment
semiconductor device
solder
pad
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110062475.3A
Other languages
English (en)
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202110062475.3A priority Critical patent/CN112908873A/zh
Publication of CN112908873A publication Critical patent/CN112908873A/zh
Priority to KR1020210181193A priority patent/KR20220105585A/ko
Priority to TW111101834A priority patent/TWI795172B/zh
Priority to US17/578,396 priority patent/US20220230986A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请提供一种半导体组件组装方法、半导体组件和电子设备。该组装方法包括：采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准；采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准；将所述至少一个第一半导体器件朝向所述互连板按压形成互连焊点；将所述至少一个第二半导体器件朝向所述互连板按压形成互连焊点。采用该方法，半导体器件与互连板的对位精准，工艺简单，生产效率高、设备成本低。

Description

半导体组件组装方法、半导体组件和电子设备
技术领域
本申请属于半导体制造技术领域，具体涉及一种半导体组件组装方法、半导体组件和电子设备。
背景技术
在微电子产品制造中，通常会将半导体器件(例如封装好的芯片或裸芯)焊接在互连板(例如基板(substrate)或转接板(interposer))上，得到半导体组件，再将半导体组件与其他的元器件实现互连形成电子产品或系统。
如何以较低的设备及工艺成本实现半导体器件高精度地放置并固定在互连板上，成为亟待解决的技术问题。
发明内容
本申请的目的在于针对现有技术的不足之处，提供一种半导体组件组装方法、半导体组件和电子设备。
为解决上述技术问题，本申请采用如下技术方案：一种半导体组件组装方法，包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和。
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准。
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距。
在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成稳定的互连焊点，其中，所述第一半导体器件保持为精确对准状态。
在所述第二对准焊点处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成稳定的互连焊点，其中，所述第二半导体器件保持为精确对准状态。
在一些实施例中，以上方案具体包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，随后使所述第一对准焊点凝固或基本凝固，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
在所述第一对准焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态，且所述第一连接端子和/或所述第三连接端子处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成熔融或部分熔融状态的第一互连焊点；
在所述第二对准焊点处于熔融或部分熔融状态，且所述第二连接端子和/或所述第四连接端子处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成熔融或部分熔融状态的第二互连焊点；
在所述第一对准焊点和/或所述第一互连焊点凝固或基本凝固后，解除对所述至少一个第一半导体器件的按压；
在所述第二对准焊点和/或所述第二互连焊点凝固或基本凝固后，解除对所述至少一个第二半导体器件的按压。
在一些实施例中，以上方案具体包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态，且所述第一连接端子和/或所述第三连接端子处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成熔融或部分熔融状态的第一互连焊点；
在所述第一对准焊点和/或所述第一互连焊点凝固或基本凝固后，解除对所述至少一个第一半导体器件的按压；
在所述第一对准焊点和/或所述第一互连焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第二对准焊点处于熔融或部分熔融状态，且所述第二连接端子和/或所述第四连接端子处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成熔融或部分熔融状态的第二互连焊点；
在所述第二对准焊点和/或所述第二互连焊点凝固或基本凝固后，解除对所述至少一个第二半导体器件的按压；
其中，在所述互连板翻转完成之后，保持所述至少一个第一半导体器件为精确对准状态且与所述互连板的间距不变。
在一些实施例中，以上方案具体包括：提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子经热压而绑定成第一互连焊点；
在所述第二对准焊点处于熔融或部分熔融状态将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子经热压而绑定成第二互连焊点。
与现有技术相比，本申请的有益效果为：基于熔融和部分熔融状态焊点的最小表面能原理会自动地使第一半导体器件和第二半导体器件精确地引入至目标位置以达到表面能最小化，且对准焊点在凝固和基本凝固后使得第一半导体器件和第二半导体器件准确地固定在目标位置。如对第一对准焊接部和第三对准焊接部、第二对准焊接部和第四对准焊接部(例如对体积、几何形状、成分、位置、分布和数量等的方面)优化设计，能够实现最精确、有效、高效且可靠的自对准能力。第一半导体器件和第二半导体器件的精确对位也保证了第一连接端子和第三连接端子、第二连接端子和第四连接端子的精确对位。鉴于对准焊点的自对准能力而在拾取并放置第一半导体器件和第二半导体器件时容许一定程度的放置偏差，从而可显著降低对第一半导体器件和第二半导体器件放置精度的要求，且可显著提高第一半导体器件和第二半导体器件拾取和放置操作的速度，进而提高工艺效率，降低工艺和设备成本。
附图说明
图1a-图1d是根据本申请实施例的半导体组件组装方法的流程示意图。
图2至图8是本申请的实施例所提供的半导体组件组装方法的不同阶段的产品状态示意图。
其中，1、互连板；111、第一对准焊接部；112、第一连接端子；121、第二对准焊接部；122、第二连接端子；2、第一半导体器件；21、第三对准焊接部；22、第三连接端子；3、第二半导体器件；31、第四对准焊接部；32、第四连接端子；a1、第一对准焊点；a2、第二对准焊点；b1、第一互连焊点；b2、第二互连焊点；13、外部焊盘；131、焊接凸点。
具体实施方式
在本申请中，应理解，诸如“包括”或“具有”等术语旨在指示本说明书中存在所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，但是并不排除存在一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在的可能性。
另外还需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
半导体器件是现代电子设备或产品的核心部件。半导体器件包括：分立式半导体器件和多芯片半导体器件。分立式半导体器件例如，单颗的数字逻辑处理器、三极管、双极型晶体管、场效应晶体管、集成电路等有源器件和二极管、片式电阻、电容、电感、集成被动元器件(IPD)等无源器件。多芯片半导体器件，例如影像传感器(CIS)与影像处理器(ASIC)的模组、中央处理器(CPU)与动态存储器(DRAM)的堆叠。本申请涉及的半导体器件可以是处于封装完的状态，也可以是处于裸芯的状态。
本申请关注的是如何将半导体器件焊接在互连板上，以实现半导体器件与互连板之间的信号的互连。
如本申请所使用的术语“有源表面”通常指半导体器件的具有电路功能的一侧表面，其上具有互连焊盘(或形成在互连焊盘上的互连凸点)。
如本申请所使用的术语“连接端子”通常指半导体器件的有源表面上的互连焊盘或互连凸点，以及互连板上的互连焊盘或互连凸点。
如本申请所使用的术语“对准焊接部”通常指可通过本领域已知的组装方法焊接至对应的另一对准焊接部以用于对准的结构。下面结合附图所示的实施例对本申请作进一步说明。
其中，互连板上的“连接端子”之间可以存在引线(附图中未示出)，从而实现半导体器件上的不同“连接端子”之间的互连。
本申请中两个焊接部“基本对准”指的是二者接触，但二者的位置的偏差允许超出通常的设计规范中对最终成品中互连板与半导体器件位置偏差的上限阈值。
本申请中互连板与半导体器件“精确对准”指的是二者的偏差在通常的设计规范中允许的二者位置偏差的上限阈值以内。如二者之间形成有对准焊点，则对准焊点的位置偏差在通常的设计规范允许的偏差上限阈值以内。如二者之间形成有互连焊点，则互连焊点的位置偏差在通常的设计规范允许的偏差上限阈值以内。
参考图1a，本申请的实施例提一种半导体组件组装方法。该方法包括以下步骤。
步骤1、提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和。
步骤2、将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准。
步骤3、采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
步骤4、将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
步骤5、采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距。
步骤6、在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成稳定的互连焊点，其中，所述第一半导体器件保持为精确对准状态。
步骤7、在所述第二对准焊点处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成稳定的互连焊点，其中，所述第二半导体器件保持为精确对准状态。
基于熔融和部分熔融状态焊点的最小表面能原理会自动地使第一半导体器件和第二半导体器件精确地引入至目标位置以达到表面能最小化，且对准焊点在凝固和基本凝固后使得第一半导体器件和第二半导体器件准确地固定在目标位置。如对第一对准焊接部和第三对准焊接部、第二对准焊接部和第四对准焊接部(例如对体积、几何形状、成分、位置、分布和数量等的方面)优化设计，能够实现最精确、有效、高效且可靠的自对准能力。第一半导体器件和第二半导体器件的精确对位也保证了第一连接端子和第三连接端子、第二连接端子和第四连接端子的精确对位。鉴于对准焊点的自对准能力而在拾取并放置第一半导体器件和第二半导体器件时容许一定程度的放置偏差，从而可显著降低对第一半导体器件和第二半导体器件放置精度的要求，且可显著提高第一半导体器件和第二半导体器件拾取和放置操作的速度，进而提高工艺效率，降低工艺和设备成本。
如附图1b所示，在前述实施例的一个具体的实施方式中，半导体组件组装包括以下步骤。其中在半导体组件组装过程中各阶段的产品形态可参照图2至图8。
步骤1000、提供互连板1、至少一个第一半导体器件2和至少一个第二半导体器件3，其中，所述互连板1的第一面上形成有多个第一连接端子112和多个第一对准焊接部111，所述互连板1的与所述第一面相对的第二面上形成有多个第二连接端子122和多个第二对准焊接部121，任一所述第一半导体器件2的有源表面上形成有多个第三连接端子22和多个第三对准焊接部21，任一所述第二半导体器件3的有源表面上形成有多个第四连接端子32和多个第四对准焊接部31，所述第一对准焊接部111与所述第三对准焊接部21一一对应，所述第一连接端子112和所述第三连接端子22一一对应，所述第二对准焊接部121与所述第四对准焊接部31一一对应，所述第二连接端子122与所述第四连接端子32一一对应，所述第一连接端子112与对应的第三连接端子22的高度和小于所述第一对准焊接部111与对应的第三对准焊接部21的高度和，所述第二连接端子122与对应的第四连接端子32的高度和小于所述第二对准焊接部121与对应的第四对准焊接部31的高度和。
在一些实施例中，第一半导体器件2的数量为多个，各第一半导体器件2在功能、尺寸或形状上可以至少部分地彼此不同，也可以彼此相同。
在一些实施例中，第二半导体器件3的数量为多个，各第二半导体器件3在功能、尺寸或形状上可以至少部分地彼此不同，也可以彼此相同。
本申请对互连板1的材料不做限定，例如互连板1的材料可以是硅、有机高分子、玻璃、陶瓷或金属，或者上述材料的组合。在一些实施例中，互连板1也称为基板(substrate)。在另一些实施例中，互连板1也称转接板(interposer)。只要用于承接半导体器件并能够实现与其信号互连的板材均可作为互连板1。
在一些实施例中，所述第一对准焊接部111和所述第三对准焊接部21中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部111和所述第三对准焊接部21均具有焊接凸点的形态。
例如，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点a1。
在一些实施例中，所述第二对准焊接部121和所述第四对准焊接部31中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部121和所述第四对准焊接部31均具有焊接凸点的形态。
例如，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点a2。
在一些实施例中，所述第一连接端子112和所述第三连接端子22中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一连接端子112和所述第三连接端子22均具有焊接凸点的形态。
例如，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一互连焊点b1。
在一些实施例中，所述第二连接端子122和所述第四连接端子32中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二连接端子122和所述第四连接端子32均具有焊接凸点的形态。
例如，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二互连焊点b2。
参考图2，互连板1的第一面上形成有多个第一对准焊接部111和多个第一连接端子112，互连板1的第二面上形成有多个第二对准焊接部121和多个第二连接端子122。步骤1000中提供两个第一半导体器件2和一个第二半导体器件3，三者尺寸均不同。每个第一半导体器件2的有源表面上均形成有多个第三对准焊接部21和多个第三连接端子22。每个第二半导体器件3的有源表面上形成有多个第四对准焊接部31和多个第四连接端子32。
步骤1001、将所述至少一个第一半导体器件2放置在所述互连板1的第一面上，使得所述第一对准焊接部111与对应的第三对准焊接部21基本对准。
在一些实施例中，使得所述第一对准焊接部111与对应的第三对准焊接部21基本对准包括：使得所述第一对准焊接部111与对应的第三对准焊接部21彼此接触，其中，所述第一对准焊接部111与对应的第三对准焊二者的中心在所述互连板1所处平面的正投影允许存在偏差。
需要说明的是，所述第一对准焊接部111与所述第三对准焊接部21的“基本对准”表示至少存在所述第一对准焊接部111与所述第三对准焊接部21之间的接触以致于能够如下文所述借助于焊接过程中处于熔融或部分熔融状态的对准焊点的最小表面能原理进行自对准的程度。
参考图3，在步骤1001中将两个第一半导体器件2放置在互连板1的第一面上时，第一半导体器件2的有源表面面向互连板1的第一面(即形成有第一对准焊接部111的表面)，第一半导体器件2的无源表面背向互连板1。在这一步中，各第一半导体器与互连板1并不要求完全对准。
步骤1002、采用焊接工艺使得所述第一对准焊接部111和对应的第三对准焊接部21彼此结合成熔融或部分熔融状态的第一对准焊点a1，以使所述至少一个第一半导体器件2精确对准，其中，所述第一连接端子112和对应的第三连接端子22彼此之间留有间距。
需要说明的是，“精确对准”表示所述第一半导体器件2在所述互连板1的第一面上的实际位置与目标位置之间的偏差在本领域的容差范围内的状态。应当理解，所述精确对准是利用焊接第一对准焊接部111和第三对准焊接部21而成的第一对准焊点a1在焊接过程中的熔融或部分熔融状态下呈现的最小表面能原理来实现的。具体地，当第一对准焊接部111和第三对准焊接部21彼此接触但二者的中心在互连板1所处平面的正投影并未重叠时，在焊接过程中，所述第一对准焊接部111和所述第三对准焊接部21中作为焊接凸点的一方熔融或部分熔融并浸润作为焊盘或另一焊接凸点的另一方，或所述第一对准焊接部111和所述第三对准焊接部21均作为焊接凸点熔融或部分熔融，由此形成处于熔融或部分熔融状态的第一对准焊点a1，此时基于最小表面能原理，处于熔融或部分熔融状态的第一对准焊点a1会趋于变形移动以使所述第一对准焊接部111和所述第三对准焊接部21接近对中状态，从而带动相对于互连板1较轻的第一半导体器件2以精确对准至互连板1上的目标位置。
应当理解，在焊接所述第一对准焊接部111与所述第三对准焊接部21之后，由于由此形成的第一对准焊点a1本身的高度(在垂直于所述第一半导体器件2的有源表面或所述互连板1的方向上)，所述第一半导体器件2的有源表面和所述互连板1相隔开以在它们之间形成一定的空间。应当保证所述第一连接端子112和对应的第三连接端子22之间留有足够的间距，使得此时第一连接端子112和对应的第三连接端子22是分开的。
第一连接端子112和第三连接端子22的熔点可能高于使第一对准焊接部111和第三对准焊接部21结合成对准焊点的温度，也可能低于该温度。当第一对准焊接部111和第三对准焊接部21融合在一起时，第一连接端子112和第三连接端子22可能是固体状态也可能处于熔融状态。由于此时第一连接端子112和第三连接端子22是彼此分开的，二者并不会结合在一起形成第一互连焊点b1。
在一些实施例中，所述焊接凸点由焊锡制成，且所述焊接可采用本领域已知的各种熔融焊锡的焊接方式，包括但不限于回流焊、激光焊、高频焊接、红外焊接等。
参考图4，第一对准焊接部111呈焊盘的形态，第三对准焊接部21呈焊接凸点的形态。当第三对准焊接部21处于熔融状态并浸润第一对准焊接部111时，在最小表面能的作用下，第三对准焊接部21趋于移动至第一对准焊接部111的中心处，从而带动第一半导体器件2移动至预期的准确位置处。第一对准焊接部111和第三对准焊接部21结合成为第一对准焊点a1。如此，完成了互连板1与第一半导体器件2之间的自对准。
对比图4和图3，各第一半导体器件2在焊接过程中自动移动到了与互连板1精确对准的位置处。
步骤1003、在所述第一对准焊点a1处于凝固或基本凝固状态后，将所述互连板1翻转至其第二面朝上。
该步骤中，需要将互连板1的第二面朝上，其第一面朝下，为保证各第一半导体器件2的对准状态不受影响，故需要在步骤1002中最终使得第一对准焊点a1凝固或基本凝固，且所述第一连接端子112和/或所述第二连接端子122中处于熔融或部分熔融的成分恢复至凝固或基本凝固的状态后，再对互连板1进行翻转。
需要说明的是，所述第二对准焊接部121与所述第四对准焊接部31的“基本对准”表示至少存在所述第二对准焊接部121与所述第四对准焊接部31之间的接触以致于能够如下文所述借助于焊接过程中处于熔融或部分熔融状态的对准焊点的最小表面能原理进行自对准的程度。
参考图5，在步骤1003中将一个第二半导体器件3放置在互连板1的第二面上时，第二半导体器件3的有源表面面向互连板1的第二面(即形成有第二对准焊接部121的表面)，第二半导体器件3的无源表面背向互连板1。在这一步中，第二半导体器与互连板1并不要求完全对准。
步骤1004、采用焊接工艺使得所述第二对准焊接部121和对应的第四对准焊接部31彼此结合成熔融或部分熔融状态的第二对准焊点a2，以使所述至少一个第二半导体器件3精确对准，其中，所述第二连接端子122和对应的第四连接端子32彼此之间留有间距。
需要说明的是，“精确对准”表示所述第二半导体器件3在所述互连板1的第二面上的实际位置与目标位置之间的偏差在本领域通常允许的误差范围内的状态。应当理解，所述精确对准是利用焊接第二对准焊接部121和第四对准焊接部31而成的第二对准焊点a2在焊接过程中的熔融或部分熔融状态下呈现的最小表面能原理来实现的。具体地，当第二对准焊接部121和第四对准焊接部31彼此接触但二者的中心在互连板1所处平面的正投影并未重叠时，在焊接过程中，所述第二对准焊接部121和所述第四对准焊接部31中作为焊接凸点的一方熔融或部分熔融并浸润作为焊盘或另一焊接凸点的另一方，或所述第二对准焊接部121和所述第四对准焊接部31均作为焊接凸点熔融或部分熔融，由此形成处于熔融或部分熔融状态的第二对准焊点a2，此时基于最小表面能原理，处于熔融或部分熔融状态的第二对准焊点a2会趋于变形移动以使所述第二对准焊接部121和所述第四对准焊接部31接近对中状态，从而带动相对于互连板1较轻的第二半导体器件3以精确对准至互连板1上的目标位置。
应当理解，在焊接所述第二对准焊接部121与所述第四对准焊接部31之后，由于由此形成的第二对准焊点a2本身的高度(在垂直于所述第二半导体器件3的有源表面或所述互连板1的方向上)，所述第二半导体器件3的有源表面和所述互连板1相隔开以在它们之间形成一定的空间。应当保证所述第二连接端子122和对应的第四连接端子32之间留有足够的间距，使得此时第二连接端子122和对应的第四连接端子32是分开的。
第二连接端子122和第四连接端子32的熔点可能高于使第二对准焊接部121和第四对准焊接部31结合成对准焊点的温度，也可能低于该温度。当第二对准焊接部121和第四对准焊接部31融合在一起时，第二连接端子122和第四连接端子32可能是固体状态也可能处于熔融状态。由于此时第二连接端子122和第四连接端子32是彼此分开的，二者并不会结合在一起形成第一互连焊点b1。
在一些实施例中，所述焊接凸点由焊锡制成，且所述焊接可采用本领域已知的各种熔融焊锡的焊接方式，包括但不限于回流焊、激光焊、高频焊接、红外焊接等。
参考图6，第二对准焊接部121呈焊盘的形态，第四对准焊接部31呈焊接凸点的形态。当第四对准焊接部31处于熔融状态并浸润第二对准焊接部121时，在最小表面能的作用下，第四对准焊接部31趋于移动至第二对准焊接部121的中心处，从而带动第二半导体器件3移动至预期的准确位置处。第二对准焊接部121和第四对准焊接部31结合成为第二对准焊点a2。如此，完成了互连板1与第二半导体器件3之间的自对准。
需要说明的是，在该步骤中，应当对互连板1和第一半导体器件2均做支撑，以使得二者的相对位置保持不变。
步骤1005、在所述第一对准焊点a1处于熔融或部分熔融状态，且所述第一连接端子112和/或所述第三连接端子22处于熔融或部分熔融状态时，将所述至少一个第一半导体器件2朝向所述互连板1按压，以使所述第一连接端子112和对应的第三连接端子22彼此结合成熔融或部分熔融状态的第一互连焊点b1。
由于第一半导体器件2此时的位置是其预期的位置，第一连接端子112与第三连接端子22也是正对的，此时按压第一半导体器件2，可以使得第一连接端子112与对应的第三连接端子22在对中的状态下结合在一起形成第一互连焊点b1，从而实现良好的电性连接。
参考图7，第一对准焊点a1被压扁，使得第一连接端子112和对应的第三连接端子22结合成为第一互连焊点b1。
具体地，可以采用压平板按压第一半导体器件2。
步骤1006、在所述第二对准焊点a2处于熔融或部分熔融状态，且所述第二连接端子122和/或所述第四连接端子32处于熔融或部分熔融状态时，将所述至少一个第二半导体器件3朝向所述互连板1按压，以使所述第二连接端子122和对应的第四连接端子32彼此结合成熔融或部分熔融状态的第二互连焊点b2。
由于第二半导体器件3此时的位置是其预期的位置，第二连接端子122与第四连接端子32也是正对的，此时按压第二半导体器件3，可以使得第二连接端子122与对应的第四连接端子32在对中的状态下结合在一起形成第二互连焊点b2，从而实现良好的电性连接。
参考图7，第二对准焊点a2被压扁，使得第二连接端子122和对应的第四连接端子32结合成为第二互连焊点b2。
具体地，可以采用压平板按压第二半导体器件3。
在一些实施例中，所述将所述至少一个第一半导体器件2朝向所述互连板1按压的动作和所述将所述至少一个第二半导体器件3朝向所述互连板1按压的动作同时执行。
使得第一对准焊点a1、第二对准焊点a2、第一连接端子112和/或第三连接端子22、第二连接端子122和/或第四连接端子32四者均处于熔融或部分熔融的温度可能是一样的，也可能是不一样的。故在一些可选的实施方式中，当温度足够高使得第一对准焊点a1、第二对准焊点a2、第一连接端子112和/或第三连接端子22、第二连接端子122和/或第四连接端子32四者均处于熔融或部分熔融的状态，此时同时将第一半导体器件2和第二半导体器件3朝向互连板1按压，从而同时得到。
在另外一些实施方式中，加热温度使得第一对准焊点a1熔融或部分熔融、并使得第一连接端子112和/或第三连接端子22熔融或部分熔融的状态首先出现，则首先执行步骤1005，随着温度的进一步升高，待第二对准焊点a2熔融或部分熔融、并且第二连接端子122和/或第四连接端子32处于熔融或部分熔融的状态时，再将第二半导体器件3朝向互连板1按压。
在另外一些实施方式中，加热温度使得第二对准焊点a2熔融或部分熔融、并使得第二连接端子122和/或第四连接端子32熔融或部分熔融的状态首先出现，则首先执行步骤1006，随着温度的进一步升高，待第一对准焊点a1熔融或部分熔融、并且第一连接端子112和/或第三连接端子22处于熔融或部分熔融的状态时，再将第一半导体器件2朝向互连板1按压。
步骤1007、在所述第一对准焊点a1和/或所述第一互连焊点b1凝固或基本凝固后，解除对所述至少一个第一半导体器件2的按压。
解除对所述至少一个第一半导体器件2的按压的前提是第一对准焊点a1和第一互连焊点b1的形状均能保持稳定，本领域技术人员可以根据实际情况灵活调整解除对所述至少一个第一半导体器件2的按压的时机、作用力、下压距离、按压时间等参数。
步骤1008、在所述第二对准焊点a2和/或所述第二互连焊点b2凝固或基本凝固后，解除对所述至少一个第二半导体器件3的按压。
解除对所述至少一个第二半导体器件3的按压的前提是第二对准焊点a2和第二互连焊点b2的形状均能保持稳定，本领域技术人员可以根据实际情况灵活调整解除对所述至少一个第二半导体器件3的按压的时机、作用力、下压距离、按压时间等参数。
参考图8，完成焊接后，第一对准焊点a1、第二对准焊点a2、第一互连焊点b1和第二互连焊点b2均位于预期的位置。
基于最小表面能原理会自动地使半导体器件精确地引入至目标位置以达到表面能最小化，且对准焊点使得半导体器件牢准确地固定在目标位置。如对第一对准焊接部111和第二对准焊接部121(例如对体积、几何形状、成分、位置、分布和数量等的方面)优化设计，能够实现最精确、有效、高效且可靠的自对准能力。半导体器件的精确对位也保证了连接端子和连接端子的精确对位。鉴于对准焊点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，从而可显著降低对半导体器件放置精度的要求，且可显著提高半导体器件拾取和放置操作的速度，进而提高工艺效率，降低工艺和设备成本。
需要说明的是，步骤1000至步骤1008不限定必须是顺序执行。例如前述的一些变式中步骤1005和步骤1006可以顺序执行，可以同时执行，也可是首先执行步骤1006，然后执行步骤1005。
在一些实施例中，在所述互连板1的第一面和/或第二面上还形成有外部焊盘13，所述方法还包括：在所述外部焊盘13上形成焊接凸点131。
外部焊盘13的作用是实现制得的半导体组件与其他元器件之间实现互连，从而形成电子产品或系统。
焊接凸点131便于实现半导体组件与其他元器件的互连。
参考图8，外部焊盘13形成在互连板1的第二面上。
在一些实施例中，一个互连板1形成一个半导体组件。
而在另一些实施例中，所述方法还包括：对所述互连板1进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件2和至少一个第二半导体器件3。
即互连板1的面积可以相对较大，其第一面和第二面上能够放置足够多的半导体器件，从而一个互连板1最终能够制得多个半导体组件。
需要说明的是，在对互连板1进行切割时，允许切除部分第一对准焊接部111或部分第二对准焊接部121。当然，这些对准焊接部可以是均被保留。对准焊点被保留，其可以用作连接电信号、电源电位、用于接地、或者用于机械固定和散热等功能。
以下介绍对前述实施例的一种变形。参考图1c，本申请的实施例提供一种半导体组件组装方法，包括以下步骤。其中，与前述实施例相同的部分可以参照前述实施例的介绍。
步骤2000、提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和。
步骤2001、将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准。
步骤2002、采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距。
步骤2003、在所述第一对准焊点处于熔融或部分熔融状态，且所述第一连接端子和/或所述第三连接端子处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成熔融或部分熔融状态的第一互连焊点。
一种实施方式是在第一对准焊点凝固或基本凝固后，再次通过焊接工艺使得第一对准焊点熔融或部分熔融，并使得第一连接端子和/或第三连接端子处于熔融或部分熔融状态，随后对第一半导体器件进行按压。
另一种实施方式是在第一对准焊接点形成之后，保持其处于熔融或部分熔融状态，并使得第一连接端子和/或第三连接端子处于熔融或部分熔融状态，并对第一半导体器件进行按压。
步骤2004、在所述第一对准焊点和/或所述第一互连焊点凝固或基本凝固后，解除对所述至少一个第一半导体器件的按压。
步骤2005、在所述第一对准焊点和/或所述第一互连焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准。
翻转过程中，第一半导体器件保持为精确对准的状态。
步骤2006、采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距，且保持所述互连板与所述至少一个第一半导体器件相对位置不变。
步骤2007、在所述第二对准焊点处于熔融或部分熔融状态，且所述第二连接端子和/或所述第四连接端子处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成熔融或部分熔融状态的第二互连焊点。
一种实施方式是在第二对准焊点凝固或基本凝固后，再次通过焊接工艺使得第二对准焊点熔融或部分熔融，并使得第二连接端子和/或第四连接端子处于熔融或部分熔融状态，随后对第二半导体器件进行按压。
另一种实施方式是在第二对准焊接点形成之后，保持其处于熔融或部分熔融状态，并使得第二连接端子和/或第四连接端子处于熔融或部分熔融状态，并对第二半导体器件进行按压。
步骤2008、在所述第二对准焊点和/或所述第二互连焊点凝固或基本凝固后，解除对所述至少一个第二半导体器件的按压。
在该实施方式中，首先完成第一半导体器件的自对准以及互连端子的结合，然后再翻转互连板，进行第二半导体器件的自对准以及互连端子的结合。
需要说明的是，由于在进行第二半导体器件的自对准和互连端子的结合过程中，整体互连板的温度较高，第一对准焊点和第一互连焊点可能会熔融或部分熔融，需要对第一半导体器件进行支撑，从而保证互连板与第一半导体器件的相对位置不变，保证第一对准焊点和第一互连焊点的形态不变。当然，此时第一互连焊点和第一对准焊点也可能是处于凝固或部分凝固状态，则无需对第一半导体器件进行支撑。
在一些实施例中，所述第一对准焊接部和所述第三对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部和所述第三对准焊接部均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点。
在一些实施例中，所述第二对准焊接部和所述第四对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部和所述第四对准焊接部均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点。
在一些实施例中，所述第一连接端子和所述第三连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一连接端子和所述第三连接端子均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一互连焊点。
在一些实施例中，所述第二连接端子和所述第四连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二连接端子和所述第四连接端子均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二互连焊点。
在一些实施例中，使得所述第一对准焊接部与对应的第三对准焊接部基本对准包括：使得所述第一对准焊接部与对应的第三对准焊接部彼此接触，其中，所述第一对准焊接部与对应的第三对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
在一些实施例中，使得所述第二对准焊接部与对应的第四对准焊接部基本对准包括：使得所述第二对准焊接部与对应的第四对准焊接部彼此接触，其中，所述第二对准焊接部与对应的第四对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
在一些实施例中，在所述互连板的第一面和/或第二面上还形成有外部焊盘，所述方法还包括：在所述外部焊盘上形成焊接凸点。
在一些实施例中，所述方法还包括：对所述互连板进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件和至少一个第二半导体器件。
以上各实施方式中，还可以包括：在对所述互连板进行翻转时，采用固定措施以使所述至少一个第一半导体器件相对所述互连板固定不动。
如此，不论第一对准焊点是否处于熔融或部分熔融状态，不论第一互连焊点(如果此时已经形成了)是否处于熔融或部分熔融的状态，翻转互连板的过程中，第一半导体器件都不会发生位移或掉落。
以下介绍对前述实施例的另一种变形。参考图1d，本申请的实施例提供一种半导体组件组装方法，包括以下步骤。
步骤3000、提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和。
步骤3001、将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准。
步骤3002、采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距。
步骤3003、在所述第一对准焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准。
步骤3004、采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距。
步骤3005、在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子经热压而绑定成第一互连焊点。
步骤3006、在所述第二对准焊点处于熔融或部分熔融状态将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子经热压而绑定成第二互连焊点。
图1c所示实施方式与前述实施例的不同之处在于：第一互连端子和第三互连端子是经过热压绑定的方式结合第一互连焊点，第二互连端子和第四互连端子是经过热压绑定的方式结合成第二互连焊点。
由于互连焊点的机械强度足够高，这保证了第一半导体器件与互连板的相对位置是稳定的，第二半导体器件与互连板的相对位置是稳定的，在撤去对第一半导体器件的按压时，第一对准焊接部即使是处于熔融或部分熔融状态，第一对准焊接部也不会变形或移动；在撤去对第二半导体器件的按压时，第二对准焊接部即使是处于熔融或部分熔融状态，第二对准焊接部也不会变形或移动。
步骤3000至步骤3006可以是顺序执行的。即首先实现第一半导体器件和第二半导体器件的自对准，然后对二者进行按压。
当然，上述步骤的执行顺序也可以是步骤3000、步骤3001、步骤3002、步骤3005、步骤3003、步骤3004、步骤3006。即首先实现第一半导体器件的自对准和第一互连焊点的形成，然后再实现第二半导体器件的自对准和第二互连焊点的形成。
在一些实施例中，所述将所述至少一个第一半导体器件朝向所述互连板按压的动作和所述将所述至少一个第二半导体器件朝向所述互连板按压的动作同时执行。
在一些实施例中，所述第一对准焊接部和所述第三对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部和所述第三对准焊接部均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点。
在一些实施例中，所述第二对准焊接部和所述第四对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部和所述第四对准焊接部均具有焊接凸点的形态。
在一些实施例中，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点。
在一些实施例中，使得所述第一对准焊接部与对应的第三对准焊接部基本对准包括：使得所述第一对准焊接部与对应的第三对准焊接部彼此接触，其中，所述第一对准焊接部与对应的第三对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
在一些实施例中，使得所述第二对准焊接部与对应的第四对准焊接部基本对准包括：使得所述第二对准焊接部与对应的第四对准焊接部彼此接触，其中，所述第二对准焊接部与对应的第四对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
在一些实施例中，在所述互连板的第一面和/或第二面上还形成有外部焊盘，所述方法还包括：在所述外部焊盘上形成焊接凸点。
在一些实施例中，所述方法还包括：对所述互连板进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件和至少一个第二半导体器件。
需要说明的是，同一半导体组件中的互连焊点也可以是不同类型的。例如，其中一部分互连焊点是焊接形成的互连焊点，另一部分互连焊点是热压绑定(thermalcompression bonding，TCB)形成的互连焊点。
以上各实施例中，可采用压平板对第一半导体器件进行按压。可采用压平板对第二半导体器件进行按压。
当第一半导体器件的数量为多个且厚度不同时，压平板的朝向第一半导体器件一侧的表面可以不是一个平面，而是呈台阶状。即对于较厚的第一半导体器件所对的区域压平板距离互连板相对更远。即使各第一半导体器件的厚度相等，由于各自的第二连接端子的性质不同，对按压的深度要求不同，压平板朝向互连板一侧的表面也可能呈台阶状。对第二半导体器件按压的情况亦是如此。
本申请的实施例还提供一种半导体组件，所述半导体组件根据前述的方法制得。
本申请的实施例还提供一种电子设备，包括前述的半导体组件。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
本申请的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本申请进行各种改动和变形而不脱离本申请的范围和精神。倘若这些改动和变形属于本申请权利要求及其等同技术的范围，则本申请的意图也包含这些改动和变形在内。

Claims (45)

1.一种半导体组件组装方法，其特征在于，包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成稳定的互连焊点，其中，所述第一半导体器件保持为精确对准状态；
在所述第二对准焊点处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成稳定的互连焊点，其中，所述第二半导体器件保持为精确对准状态。
2.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
在所述第一对准焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态，且所述第一连接端子和/或所述第三连接端子处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成熔融或部分熔融状态的第一互连焊点；
在所述第二对准焊点处于熔融或部分熔融状态，且所述第二连接端子和/或所述第四连接端子处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成熔融或部分熔融状态的第二互连焊点；
在所述第一对准焊点和/或所述第一互连焊点凝固或基本凝固后，解除对所述至少一个第一半导体器件的按压；
在所述第二对准焊点和/或所述第二互连焊点凝固或基本凝固后，解除对所述至少一个第二半导体器件的按压。
3.根据权利要求2所述的方法，其特征在于，所述将所述至少一个第一半导体器件朝向所述互连板按压的动作和所述将所述至少一个第二半导体器件朝向所述互连板按压的动作同时执行。
4.根据权利要求2所述的方法，其特征在于，所述第一对准焊接部和所述第三对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部和所述第三对准焊接部均具有焊接凸点的形态。
5.根据权利要求4所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点。
6.根据权利要求2所述的方法，其特征在于，所述第二对准焊接部和所述第四对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部和所述第四对准焊接部均具有焊接凸点的形态。
7.根据权利要求6所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点。
8.根据权利要求2所述的方法，其特征在于，所述第一连接端子和所述第三连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一连接端子和所述第三连接端子均具有焊接凸点的形态。
9.根据权利要求8所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一互连焊点。
10.根据权利要求2所述的方法，其特征在于，所述第二连接端子和所述第四连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二连接端子和所述第四连接端子均具有焊接凸点的形态。
11.根据权利要求10所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二互连焊点。
12.根据权利要求2所述的方法，其特征在，使得所述第一对准焊接部与对应的第三对准焊接部基本对准包括：使得所述第一对准焊接部与对应的第三对准焊接部彼此接触，其中，所述第一对准焊接部与对应的第三对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
13.根据权利要求2所述的方法，其特征在于，使得所述第二对准焊接部与对应的第四对准焊接部基本对准包括：使得所述第二对准焊接部与对应的第四对准焊接部彼此接触，其中，所述第二对准焊接部与对应的第四对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
14.根据权利要求2所述的方法，其特征在于，在所述互连板的第一面和/或第二面上还形成有外部焊盘，所述方法还包括：在所述外部焊盘上形成焊接凸点。
15.根据权利要求2所述的方法，其特征在于，所述方法还包括：对所述互连板进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件和至少一个第二半导体器件。
16.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态，且所述第一连接端子和/或所述第三连接端子处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子彼此结合成熔融或部分熔融状态的第一互连焊点；
在所述第一对准焊点和/或所述第一互连焊点凝固或基本凝固后，解除对所述至少一个第一半导体器件的按压；
在所述第一对准焊点和/或所述第一互连焊点处于凝固或基本凝固状态后，将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第二对准焊点处于熔融或部分熔融状态，且所述第二连接端子和/或所述第四连接端子处于熔融或部分熔融状态时，将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子彼此结合成熔融或部分熔融状态的第二互连焊点；
在所述第二对准焊点和/或所述第二互连焊点凝固或基本凝固后，解除对所述至少一个第二半导体器件的按压；
其中，在所述互连板翻转完成之后，保持所述至少一个第一半导体器件为精确对准状态且与所述互连板的间距不变。
17.根据权利要求16所述的方法，其特征在于，所述第一对准焊接部和所述第三对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部和所述第三对准焊接部均具有焊接凸点的形态。
18.根据权利要求17所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点。
19.根据权利要求16所述的方法，其特征在于，所述第二对准焊接部和所述第四对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部和所述第四对准焊接部均具有焊接凸点的形态。
20.根据权利要求19所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点。
21.根据权利要求16所述的方法，其特征在于，所述第一连接端子和所述第三连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一连接端子和所述第三连接端子均具有焊接凸点的形态。
22.根据权利要求21所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一互连焊点。
23.根据权利要求16所述的方法，其特征在于，所述第二连接端子和所述第四连接端子中任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二连接端子和所述第四连接端子均具有焊接凸点的形态。
24.根据权利要求23所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二互连焊点。
25.根据权利要求16所述的方法，其特征在，使得所述第一对准焊接部与对应的第三对准焊接部基本对准包括：使得所述第一对准焊接部与对应的第三对准焊接部彼此接触，其中，所述第一对准焊接部与对应的第三对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
26.根据权利要求16所述的方法，其特征在于，使得所述第二对准焊接部与对应的第四对准焊接部基本对准包括：使得所述第二对准焊接部与对应的第四对准焊接部彼此接触，其中，所述第二对准焊接部与对应的第四对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
27.根据权利要求16所述的方法，其特征在于，在所述互连板的第一面和/或第二面上还形成有外部焊盘，所述方法还包括：在所述外部焊盘上形成焊接凸点。
28.根据权利要求16所述的方法，其特征在于，所述方法还包括：对所述互连板进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件和至少一个第二半导体器件。
29.根据权利要求2或16所述的方法，其特征在于，在对所述互连板进行翻转时，采用固定措施以使所述至少一个第一半导体器件相对所述互连板固定不动。
30.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
提供互连板、至少一个第一半导体器件和至少一个第二半导体器件，其中，所述互连板的第一面上形成有多个第一连接端子和多个第一对准焊接部，所述互连板的与所述第一面相对的第二面上形成有多个第二连接端子和多个第二对准焊接部，任一所述第一半导体器件的有源表面上形成有多个第三连接端子和多个第三对准焊接部，任一所述第二半导体器件的有源表面上形成有多个第四连接端子和多个第四对准焊接部，所述第一对准焊接部与所述第三对准焊接部一一对应，所述第一连接端子和所述第三连接端子一一对应，所述第二对准焊接部与所述第四对准焊接部一一对应，所述第二连接端子与所述第四连接端子一一对应，所述第一连接端子与对应的第三连接端子的高度和小于所述第一对准焊接部与对应的第三对准焊接部的高度和，所述第二连接端子与对应的第四连接端子的高度和小于所述第二对准焊接部与对应的第四对准焊接部的高度和；
将所述至少一个第一半导体器件放置在所述互连板的第一面上，使得所述第一对准焊接部与对应的第三对准焊接部基本对准；
采用焊接工艺使得所述第一对准焊接部和对应的第三对准焊接部彼此结合成熔融或部分熔融状态的第一对准焊点，以使所述至少一个第一半导体器件精确对准，其中，所述第一连接端子和对应的第三连接端子彼此之间留有间距；
将所述互连板翻转至其第二面朝上，将所述至少一个第二半导体器件放置在所述互连板的第二面上，使得所述第二对准焊接部与对应的第四对准焊接部基本对准；
采用焊接工艺使得所述第二对准焊接部和对应的第四对准焊接部彼此结合成熔融或部分熔融状态的第二对准焊点，以使所述至少一个第二半导体器件精确对准，其中，所述第二连接端子和对应的第四连接端子彼此之间留有间距；
在所述第一对准焊点处于熔融或部分熔融状态时，将所述至少一个第一半导体器件朝向所述互连板按压，以使所述第一连接端子和对应的第三连接端子经热压而绑定成第一互连焊点；
在所述第二对准焊点处于熔融或部分熔融状态将所述至少一个第二半导体器件朝向所述互连板按压，以使所述第二连接端子和对应的第四连接端子经热压而绑定成第二互连焊点。
31.根据权利要求30所述的方法，其特征在于，所述将所述至少一个第一半导体器件朝向所述互连板按压的动作和所述将所述至少一个第二半导体器件朝向所述互连板按压的动作同时执行。
32.根据权利要求30所述的方法，其特征在于，所述第一对准焊接部和所述第三对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第一对准焊接部和所述第三对准焊接部均具有焊接凸点的形态。
33.根据权利要求32所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第一对准焊点。
34.根据权利要求30所述的方法，其特征在于，所述第二对准焊接部和所述第四对准焊接部中的任一者具有焊接凸点的形态，另一者具有与所述焊接凸点对应的焊盘的形态；或者所述第二对准焊接部和所述第四对准焊接部均具有焊接凸点的形态。
35.根据权利要求34所述的方法，其特征在于，所述焊接凸点由焊锡制成，且通过熔融焊锡来形成所述第二对准焊点。
36.根据权利要求30所述的方法，其特征在，使得所述第一对准焊接部与对应的第三对准焊接部基本对准包括：使得所述第一对准焊接部与对应的第三对准焊接部彼此接触，其中，所述第一对准焊接部与对应的第三对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
37.根据权利要求30所述的方法，其特征在于，使得所述第二对准焊接部与对应的第四对准焊接部基本对准包括：使得所述第二对准焊接部与对应的第四对准焊接部彼此接触，其中，所述第二对准焊接部与对应的第四对准焊二者的中心在所述互连板所处平面的正投影允许存在偏差。
38.根据权利要求30所述的方法，其特征在于，在所述互连板的第一面和/或第二面上还形成有外部焊盘，所述方法还包括：在所述外部焊盘上形成焊接凸点。
39.根据权利要求30所述的方法，其特征在于，所述方法还包括：对所述互连板进行切割，以得到多个半导体组件，其中，任意半导体组件对应至少一个第一半导体器件和至少一个第二半导体器件。
40.根据权利要求1至39任意一项所述的方法，其特征在于，采用压平板对所述第一半导体器件进行按压。
41.根据权利要求40所述的方法，其特征在于，所述压平板朝向所述互连板一侧的表面呈平面状或呈台阶状。
42.根据权利要求1至39任意一项所的方法，其特征在于，采用压平板对所述第二半导体器件进行按压。
43.根据权利要求42所述的方法，其特征在于，所述压平板朝向所述互连板一侧的表面呈平面状或呈台阶状。
44.一种半导体组件，其特征在于，所述半导体组件根据权利要求1-43任意一项所述的方法制得。
45.一种电子设备，其特征在于，包括根据权利要求44所述的半导体组件。
CN202110062475.3A 2021-01-18 2021-01-18 半导体组件组装方法、半导体组件和电子设备 Pending CN112908873A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110062475.3A CN112908873A (zh) 2021-01-18 2021-01-18 半导体组件组装方法、半导体组件和电子设备
KR1020210181193A KR20220105585A (ko) 2021-01-18 2021-12-17 반도체 어셈블리 조립방법, 반도체 어셈블리 및 전자 디바이스
TW111101834A TWI795172B (zh) 2021-01-18 2022-01-17 半導體元件組裝方法、半導體元件和電子設備
US17/578,396 US20220230986A1 (en) 2021-01-18 2022-01-18 Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110062475.3A CN112908873A (zh) 2021-01-18 2021-01-18 半导体组件组装方法、半导体组件和电子设备

Publications (1)

Publication Number Publication Date
CN112908873A true CN112908873A (zh) 2021-06-04

Family

ID=76114903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110062475.3A Pending CN112908873A (zh) 2021-01-18 2021-01-18 半导体组件组装方法、半导体组件和电子设备

Country Status (3)

Country Link
KR (1) KR20220105585A (zh)
CN (1) CN112908873A (zh)
TW (1) TWI795172B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH11317468A (ja) * 1998-05-06 1999-11-16 Hitachi Ltd 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20070126111A1 (en) * 2005-05-26 2007-06-07 Uri Mirsky Microelectronic packaging and components
US20110071397A1 (en) * 2009-09-20 2011-03-24 General Electric Company Large area modular sensor array assembly and method for making the same
CN103295991A (zh) * 2012-03-02 2013-09-11 德州仪器公司 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014702A1 (en) * 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
JP2007027576A (ja) * 2005-07-20 2007-02-01 Rohm Co Ltd 半導体装置
CN105140337B (zh) * 2015-07-28 2017-03-08 昆明物理研究所 一种光电传感器冷压焊倒装互连方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH11317468A (ja) * 1998-05-06 1999-11-16 Hitachi Ltd 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20070126111A1 (en) * 2005-05-26 2007-06-07 Uri Mirsky Microelectronic packaging and components
US20110071397A1 (en) * 2009-09-20 2011-03-24 General Electric Company Large area modular sensor array assembly and method for making the same
CN103295991A (zh) * 2012-03-02 2013-09-11 德州仪器公司 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李宗宝等: "《电子产品工艺》", 31 August 2019, 北京理工大学出版社 *

Also Published As

Publication number Publication date
TW202230673A (zh) 2022-08-01
KR20220105585A (ko) 2022-07-27
TWI795172B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US11810892B2 (en) Method of direct bonding semiconductor components
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
TWI792791B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN112908873A (zh) 半导体组件组装方法、半导体组件和电子设备
TWI793933B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
US20220230986A1 (en) Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
TWI803127B (zh) 半導體元件組裝方法、半導體元件和電子設備
CN114944375A (zh) 一种功率器件封装结构及其制备方法
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
TWI803162B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN113078147B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112420528B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US11955396B2 (en) Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220208708A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220271002A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
TW202414627A (zh) 半導體封裝方法、半導體組件以及包含其的電子設備
JPH07302815A (ja) マスリフロー型テープキャリヤ・パッケージ
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination