TW202230673A - 半導體元件組裝方法、半導體元件和電子設備 - Google Patents

半導體元件組裝方法、半導體元件和電子設備 Download PDF

Info

Publication number
TW202230673A
TW202230673A TW111101834A TW111101834A TW202230673A TW 202230673 A TW202230673 A TW 202230673A TW 111101834 A TW111101834 A TW 111101834A TW 111101834 A TW111101834 A TW 111101834A TW 202230673 A TW202230673 A TW 202230673A
Authority
TW
Taiwan
Prior art keywords
alignment
connection terminal
semiconductor device
solder
welding portion
Prior art date
Application number
TW111101834A
Other languages
English (en)
Other versions
TWI795172B (zh
Inventor
維平 李
Original Assignee
大陸商上海易卜半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海易卜半導體有限公司 filed Critical 大陸商上海易卜半導體有限公司
Publication of TW202230673A publication Critical patent/TW202230673A/zh
Application granted granted Critical
Publication of TWI795172B publication Critical patent/TWI795172B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申請提供一種半導體元件組裝方法、半導體元件和電子設備。該組裝方法包括：採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準；採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準；將所述至少一個第一半導體器件朝向所述互連板按壓形成互連焊點；將所述至少一個第二半導體器件朝向所述互連板按壓形成互連焊點。採用該方法，半導體器件與互連板的對位精准，工藝簡單，生產效率高、設備成本低。

Description

半導體元件組裝方法、半導體元件和電子設備
本申請屬於半導體製造技術領域，具體涉及一種半導體元件組裝方法、半導體元件和電子設備。
在微電子產品製造中，通常會將半導體器件（例如封裝好的晶片或裸芯）焊接在互連板（例如基板（substrate）或轉接板（interposer））上，得到半導體元件，再將半導體元件與其他的元器件實現互連形成電子產品或系統。
如何以較低的設備及工藝成本實現半導體器件高精度地放置並固定在互連板上，成為亟待解決的技術問題。
本申請的目的在於針對現有技術的不足之處，提供一種半導體元件組裝方法、半導體元件和電子設備。
為解決上述技術問題，本申請採用如下技術方案：一種半導體元件組裝方法，包括：
提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和；
將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準；
採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距；
將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準；
採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距；
在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成穩定的互連焊點，其中，所述第一半導體器件保持為精確對準狀態；
在所述第二對準焊點處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成穩定的互連焊點，其中，所述第二半導體器件保持為精確對準狀態。
在一些實施例中，以上方案具體包括：
提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和；
將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準；
採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，隨後使所述第一對準焊點凝固或基本凝固，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距；
在所述第一對準焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準；
採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距；
在所述第一對準焊點處於熔融或部分熔融狀態，且所述第一連接端子和/或所述第三連接端子處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成熔融或部分熔融狀態的第一互連焊點；
在所述第二對準焊點處於熔融或部分熔融狀態，且所述第二連接端子和/或所述第四連接端子處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成熔融或部分熔融狀態的第二互連焊點；
在所述第一對準焊點和/或所述第一互連焊點凝固或基本凝固後，解除對所述至少一個第一半導體器件的按壓；
在所述第二對準焊點和/或所述第二互連焊點凝固或基本凝固後，解除對所述至少一個第二半導體器件的按壓。
在一些實施例中，以上方案具體包括：
提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和；
將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準；
採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距；
在所述第一對準焊點處於熔融或部分熔融狀態，且所述第一連接端子和/或所述第三連接端子處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成熔融或部分熔融狀態的第一互連焊點；
在所述第一對準焊點和/或所述第一互連焊點凝固或基本凝固後，解除對所述至少一個第一半導體器件的按壓；
在所述第一對準焊點和/或所述第一互連焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準；
採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距；
在所述第二對準焊點處於熔融或部分熔融狀態，且所述第二連接端子和/或所述第四連接端子處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成熔融或部分熔融狀態的第二互連焊點；
在所述第二對準焊點和/或所述第二互連焊點凝固或基本凝固後，解除對所述至少一個第二半導體器件的按壓；
其中，在所述互連板翻轉完成之後，保持所述至少一個第一半導體器件為精確對準狀態且與所述互連板的間距不變。
在一些實施例中，以上方案具體包括：提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和；
將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準；
採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距；
將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準；
採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距；
在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子經熱壓而綁定成第一互連焊點；
在所述第二對準焊點處於熔融或部分熔融狀態將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子經熱壓而綁定成第二互連焊點。
與現有技術相比，本申請的有益效果為：基於熔融和部分熔融狀態焊點的最小表面能原理會自動地使第一半導體器件和第二半導體器件精確地引入至目標位置以達到表面能最小化，且對準焊點在凝固和基本凝固後使得第一半導體器件和第二半導體器件準確地固定在目標位置。如對第一對準焊接部和第三對準焊接部、第二對準焊接部和第四對準焊接部（例如對體積、幾何形狀、成分、位置、分佈和數量等的方面）優化設計，能夠實現最精確、有效、高效且可靠的自對準能力。第一半導體器件和第二半導體器件的精確對位也保證了第一連接端子和第三連接端子、第二連接端子和第四連接端子的精確對位。鑒於對準焊點的自對準能力而在拾取並放置第一半導體器件和第二半導體器件時容許一定程度的放置偏差，從而可顯著降低對第一半導體器件和第二半導體器件放置精度的要求，且可顯著提高第一半導體器件和第二半導體器件拾取和放置操作的速度，進而提高工藝效率，降低工藝和設備成本。
在本申請中，應理解，諸如“包括”或“具有”等術語旨在指示本說明書中存在所公開的特徵、數位、步驟、行為、部件、部分或其組合的存在，但是並不排除存在一個或多個其他特徵、數位、步驟、行為、部件、部分或其組合的可能性。
另外還需要說明的是，在不衝突的情況下，本申請中的實施例及實施例中的特徵可以相互組合。下面將參考附圖並結合實施例來詳細說明本申請。
半導體器件是現代電子設備或產品的核心部件。半導體器件包括：分立式半導體器件和多晶片半導體器件。分立式半導體器件例如，單顆的數位邏輯處理器、三極管、雙極型電晶體、場效應電晶體、積體電路等有源器件和二極體、片式電阻、電容、電感、集成被動元器件（IPD）等無源器件。多晶片半導體器件，例如影像感測器（CIS）與影像處理器（ASIC)的模組、中央處理器（CPU）與動態儲存裝置器（DRAM）的堆疊。本申請涉及的半導體器件可以是處於封裝完的狀態，也可以是處於裸芯的狀態。
本申請關注的是如何將半導體器件焊接在互連板上，以實現半導體器件與互連板之間的信號的互連。
如本申請所使用的術語“有源表面”通常指半導體器件的具有電路功能的一側表面，其上具有互連焊盤（或形成在互連焊盤上的互連凸點）。
如本申請所使用的術語“連接端子”通常指半導體器件的有源表面上的互連焊盤或互連凸點，以及互連板上的互連焊盤或互連凸點。
如本申請所使用的術語“對準焊接部”通常指可通過本領域已知的組裝方法焊接至對應的另一對準焊接部以用於對準的結構。下面結合附圖所示的實施例對本申請作進一步說明。
其中，互連板上的“連接端子”之間可以存在引線（附圖中未示出），從而實現半導體器件上的不同“連接端子”之間的互連。
本申請中兩個焊接部“基本對準”指的是二者接觸，但二者的位置的偏差允許超出通常的設計規範中對最終成品中互連板與半導體器件位置偏差的上限閾值。
本申請中互連板與半導體器件“精確對準”指的是二者的偏差在通常的設計規範中允許的二者位置偏差的上限閾值以內。如二者之間形成有對準焊點，則對準焊點的位置偏差在通常的設計規範允許的偏差上限閾值以內。如二者之間形成有互連焊點，則互連焊點的位置偏差在通常的設計規範允許的偏差上限閾值以內。
參考圖1a，本申請的實施例提一種半導體元件組裝方法。該方法包括以下步驟。
步驟1、提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和。
步驟2、將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準。
步驟3、採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距；
步驟4、將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準；
步驟5、採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距。
步驟6、在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成穩定的互連焊點，其中，所述第一半導體器件保持為精確對準狀態。
步驟7、在所述第二對準焊點處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成穩定的互連焊點，其中，所述第二半導體器件保持為精確對準狀態。
基於熔融和部分熔融狀態焊點的最小表面能原理會自動地使第一半導體器件和第二半導體器件精確地引入至目標位置以達到表面能最小化，且對準焊點在凝固和基本凝固後使得第一半導體器件和第二半導體器件準確地固定在目標位置。如對第一對準焊接部和第三對準焊接部、第二對準焊接部和第四對準焊接部（例如對體積、幾何形狀、成分、位置、分佈和數量等的方面）優化設計，能夠實現最精確、有效、高效且可靠的自對準能力。第一半導體器件和第二半導體器件的精確對位也保證了第一連接端子和第三連接端子、第二連接端子和第四連接端子的精確對位。鑒於對準焊點的自對準能力而在拾取並放置第一半導體器件和第二半導體器件時容許一定程度的放置偏差，從而可顯著降低對第一半導體器件和第二半導體器件放置精度的要求，且可顯著提高第一半導體器件和第二半導體器件拾取和放置操作的速度，進而提高工藝效率，降低工藝和設備成本。
如附圖1b所示，在前述實施例的一個具體的實施方式中，半導體元件組裝包括以下步驟。其中在半導體元件組裝過程中各階段的產品形態可參照圖2至圖8。
步驟1000、提供互連板1、至少一個第一半導體器件2和至少一個第二半導體器件3，其中，所述互連板1的第一面上形成有多個第一連接端子112和多個第一對準焊接部111，所述互連板1的與所述第一面相對的第二面上形成有多個第二連接端子122和多個第二對準焊接部121，任一所述第一半導體器件2的有源表面上形成有多個第三連接端子22和多個第三對準焊接部21，任一所述第二半導體器件3的有源表面上形成有多個第四連接端子32和多個第四對準焊接部31，所述第一對準焊接部111與所述第三對準焊接部21一一對應，所述第一連接端子112和所述第三連接端子22一一對應，所述第二對準焊接部121與所述第四對準焊接部31一一對應，所述第二連接端子122與所述第四連接端子32一一對應，所述第一連接端子112與對應的第三連接端子22的高度和小於所述第一對準焊接部111與對應的第三對準焊接部21的高度和，所述第二連接端子122與對應的第四連接端子32的高度和小於所述第二對準焊接部121與對應的第四對準焊接部31的高度和。
在一些實施例中，第一半導體器件2的數量為多個，各第一半導體器件2在功能、尺寸或形狀上可以至少部分地彼此不同，也可以彼此相同。
在一些實施例中，第二半導體器件3的數量為多個，各第二半導體器件3在功能、尺寸或形狀上可以至少部分地彼此不同，也可以彼此相同。
本申請對互連板1的材料不做限定，例如互連板1的材料可以是矽、有機高分子、玻璃、陶瓷或金屬，或者上述材料的組合。在一些實施例中，互連板1也稱為基板（substrate）。在另一些實施例中，互連板1也稱轉接板（interposer）。只要用於承接半導體器件並能夠實現與其信號互連的板材均可作為互連板1。
在一些實施例中，所述第一對準焊接部111和所述第三對準焊接部21中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部111和所述第三對準焊接部21均具有焊接凸點的形態。
例如，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點a1。
在一些實施例中，所述第二對準焊接部121和所述第四對準焊接部31中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部121和所述第四對準焊接部31均具有焊接凸點的形態。
例如，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點a2。
在一些實施例中，所述第一連接端子112和所述第三連接端子22中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一連接端子112和所述第三連接端子22均具有焊接凸點的形態。
例如，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一互連焊點b1。
在一些實施例中，所述第二連接端子122和所述第四連接端子32中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二連接端子122和所述第四連接端子32均具有焊接凸點的形態。
例如，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二互連焊點b2。
參考圖2，互連板1的第一面上形成有多個第一對準焊接部111和多個第一連接端子112，互連板1的第二面上形成有多個第二對準焊接部121和多個第二連接端子122。步驟1000中提供兩個第一半導體器件2和一個第二半導體器件3，三者尺寸均不同。每個第一半導體器件2的有源表面上均形成有多個第三對準焊接部21和多個第三連接端子22。每個第二半導體器件3的有源表面上形成有多個第四對準焊接部31和多個第四連接端子32。
步驟1001、將所述至少一個第一半導體器件2放置在所述互連板1的第一面上，使得所述第一對準焊接部111與對應的第三對準焊接部21基本對準。
在一些實施例中，使得所述第一對準焊接部111與對應的第三對準焊接部21基本對準包括：使得所述第一對準焊接部111與對應的第三對準焊接部21彼此接觸，其中，所述第一對準焊接部111與對應的第三對準焊二者的中心在所述互連板1所處平面的正投影允許存在偏差。
需要說明的是，所述第一對準焊接部111與所述第三對準焊接部21的“基本對準”表示至少存在所述第一對準焊接部111與所述第三對準焊接部21之間的接觸以致於能夠如下文所述借助於焊接過程中處於熔融或部分熔融狀態的對準焊點的最小表面能原理進行自對準的程度。
參考圖3，在步驟1001中將兩個第一半導體器件2放置在互連板1的第一面上時，第一半導體器件2的有源表面面向互連板1的第一面（即形成有第一對準焊接部111的表面），第一半導體器件2的無源表面背向互連板1。在這一步中，各第一半導體器與互連板1並不要求完全對準。
步驟1002、採用焊接工藝使得所述第一對準焊接部111和對應的第三對準焊接部21彼此結合成熔融或部分熔融狀態的第一對準焊點a1，以使所述至少一個第一半導體器件2精確對準，其中，所述第一連接端子112和對應的第三連接端子22彼此之間留有間距。
需要說明的是，“精確對準”表示所述第一半導體器件2在所述互連板1的第一面上的實際位置與目標位置之間的偏差在本領域的容差範圍內的狀態。應當理解，所述精確對準是利用焊接第一對準焊接部111和第三對準焊接部21而成的第一對準焊點a1在焊接過程中的熔融或部分熔融狀態下呈現的最小表面能原理來實現的。具體地，當第一對準焊接部111和第三對準焊接部21彼此接觸但二者的中心在互連板1所處平面的正投影並未重疊時，在焊接過程中，所述第一對準焊接部111和所述第三對準焊接部21中作為焊接凸點的一方熔融或部分熔融並浸潤作為焊盤或另一焊接凸點的另一方，或所述第一對準焊接部111和所述第三對準焊接部21均作為焊接凸點熔融或部分熔融，由此形成處於熔融或部分熔融狀態的第一對準焊點a1，此時基於最小表面能原理，處於熔融或部分熔融狀態的第一對準焊點a1會趨於變形移動以使所述第一對準焊接部111和所述第三對準焊接部21接近對中狀態，從而帶動相對于互連板1較輕的第一半導體器件2以精確對準至互連板1上的目標位置。
應當理解，在焊接所述第一對準焊接部111與所述第三對準焊接部21之後，由於由此形成的第一對準焊點a1本身的高度（在垂直於所述第一半導體器件2的有源表面或所述互連板1的方向上），所述第一半導體器件2的有源表面和所述互連板1相隔開以在它們之間形成一定的空間。應當保證所述第一連接端子112和對應的第三連接端子22之間留有足夠的間距，使得此時第一連接端子112和對應的第三連接端子22是分開的。
第一連接端子112和第三連接端子22的熔點可能高於使第一對準焊接部111和第三對準焊接部21結合成對準焊點的溫度，也可能低於該溫度。當第一對準焊接部111和第三對準焊接部21融合在一起時，第一連接端子112和第三連接端子22可能是固體狀態也可能處於熔融狀態。由於此時第一連接端子112和第三連接端子22是彼此分開的，二者並不會結合在一起形成第一互連焊點b1。
在一些實施例中，所述焊接凸點由焊錫製成，且所述焊接可採用本領域已知的各種熔融焊錫的焊接方式，包括但不限於回流焊、鐳射焊、高頻焊接、紅外焊接等。
參考圖4，第一對準焊接部111呈焊盤的形態，第三對準焊接部21呈焊接凸點的形態。當第三對準焊接部21處於熔融狀態並浸潤第一對準焊接部111時，在最小表面能的作用下，第三對準焊接部21趨於移動至第一對準焊接部111的中心處，從而帶動第一半導體器件2移動至預期的準確位置處。第一對準焊接部111和第三對準焊接部21結合成為第一對準焊點a1。如此，完成了互連板1與第一半導體器件2之間的自對準。
對比圖4和圖3，各第一半導體器件2在焊接過程中自動移動到了與互連板1精確對準的位置處。
步驟1003、在所述第一對準焊點a1處於凝固或基本凝固狀態後，將所述互連板1翻轉至其第二面朝上。
該步驟中，需要將互連板1的第二面朝上，其第一面朝下，為保證各第一半導體器件2的對準狀態不受影響，故需要在步驟1002中最終使得第一對準焊點a1凝固或基本凝固，且所述第一連接端子112和/或所述第二連接端子122中處於熔融或部分熔融的成分恢復至凝固或基本凝固的狀態後，再對互連板1進行翻轉。
需要說明的是，所述第二對準焊接部121與所述第四對準焊接部31的“基本對準”表示至少存在所述第二對準焊接部121與所述第四對準焊接部31之間的接觸以致於能夠如下文所述借助於焊接過程中處於熔融或部分熔融狀態的對準焊點的最小表面能原理進行自對準的程度。
參考圖5，在步驟1003中將一個第二半導體器件3放置在互連板1的第二面上時，第二半導體器件3的有源表面面向互連板1的第二面（即形成有第二對準焊接部121的表面），第二半導體器件3的無源表面背向互連板1。在這一步中，第二半導體器與互連板1並不要求完全對準。
步驟1004、採用焊接工藝使得所述第二對準焊接部121和對應的第四對準焊接部31彼此結合成熔融或部分熔融狀態的第二對準焊點a2，以使所述至少一個第二半導體器件3精確對準，其中，所述第二連接端子122和對應的第四連接端子32彼此之間留有間距。
需要說明的是，“精確對準”表示所述第二半導體器件3在所述互連板1的第二面上的實際位置與目標位置之間的偏差在本領域通常允許的誤差範圍內的狀態。應當理解，所述精確對準是利用焊接第二對準焊接部121和第四對準焊接部31而成的第二對準焊點a2在焊接過程中的熔融或部分熔融狀態下呈現的最小表面能原理來實現的。具體地，當第二對準焊接部121和第四對準焊接部31彼此接觸但二者的中心在互連板1所處平面的正投影並未重疊時，在焊接過程中，所述第二對準焊接部121和所述第四對準焊接部31中作為焊接凸點的一方熔融或部分熔融並浸潤作為焊盤或另一焊接凸點的另一方，或所述第二對準焊接部121和所述第四對準焊接部31均作為焊接凸點熔融或部分熔融，由此形成處於熔融或部分熔融狀態的第二對準焊點a2，此時基於最小表面能原理，處於熔融或部分熔融狀態的第二對準焊點a2會趨於變形移動以使所述第二對準焊接部121和所述第四對準焊接部31接近對中狀態，從而帶動相對于互連板1較輕的第二半導體器件3以精確對準至互連板1上的目標位置。
應當理解，在焊接所述第二對準焊接部121與所述第四對準焊接部31之後，由於由此形成的第二對準焊點a2本身的高度（在垂直於所述第二半導體器件3的有源表面或所述互連板1的方向上），所述第二半導體器件3的有源表面和所述互連板1相隔開以在它們之間形成一定的空間。應當保證所述第二連接端子122和對應的第四連接端子32之間留有足夠的間距，使得此時第二連接端子122和對應的第四連接端子32是分開的。
第二連接端子122和第四連接端子32的熔點可能高於使第二對準焊接部121和第四對準焊接部31結合成對準焊點的溫度，也可能低於該溫度。當第二對準焊接部121和第四對準焊接部31融合在一起時，第二連接端子122和第四連接端子32可能是固體狀態也可能處於熔融狀態。由於此時第二連接端子122和第四連接端子32是彼此分開的，二者並不會結合在一起形成第一互連焊點b1。
在一些實施例中，所述焊接凸點由焊錫製成，且所述焊接可採用本領域已知的各種熔融焊錫的焊接方式，包括但不限於回流焊、鐳射焊、高頻焊接、紅外焊接等。
參考圖6，第二對準焊接部121呈焊盤的形態，第四對準焊接部31呈焊接凸點的形態。當第四對準焊接部31處於熔融狀態並浸潤第二對準焊接部121時，在最小表面能的作用下，第四對準焊接部31趨於移動至第二對準焊接部121的中心處，從而帶動第二半導體器件3移動至預期的準確位置處。第二對準焊接部121和第四對準焊接部31結合成為第二對準焊點a2。如此，完成了互連板1與第二半導體器件3之間的自對準。
需要說明的是，在該步驟中，應當對互連板1和第一半導體器件2均做支撐，以使得二者的相對位置保持不變。
步驟1005、在所述第一對準焊點a1處於熔融或部分熔融狀態，且所述第一連接端子112和/或所述第三連接端子22處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件2朝向所述互連板1按壓，以使所述第一連接端子112和對應的第三連接端子22彼此結合成熔融或部分熔融狀態的第一互連焊點b1。
由於第一半導體器件2此時的位置是其預期的位置，第一連接端子112與第三連接端子22也是正對的，此時按壓第一半導體器件2，可以使得第一連接端子112與對應的第三連接端子22在對中的狀態下結合在一起形成第一互連焊點b1，從而實現良好的電性連接。
參考圖7，第一對準焊點a1被壓扁，使得第一連接端子112和對應的第三連接端子22結合成為第一互連焊點b1。
具體地，可以採用壓平板按壓第一半導體器件2。
步驟1006、在所述第二對準焊點a2處於熔融或部分熔融狀態，且所述第二連接端子122和/或所述第四連接端子32處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件3朝向所述互連板1按壓，以使所述第二連接端子122和對應的第四連接端子32彼此結合成熔融或部分熔融狀態的第二互連焊點b2。
由於第二半導體器件3此時的位置是其預期的位置，第二連接端子122與第四連接端子32也是正對的，此時按壓第二半導體器件3，可以使得第二連接端子122與對應的第四連接端子32在對中的狀態下結合在一起形成第二互連焊點b2，從而實現良好的電性連接。
參考圖7，第二對準焊點a2被壓扁，使得第二連接端子122和對應的第四連接端子32結合成為第二互連焊點b2。
具體地，可以採用壓平板按壓第二半導體器件3。
在一些實施例中，所述將所述至少一個第一半導體器件2朝向所述互連板1按壓的動作和所述將所述至少一個第二半導體器件3朝向所述互連板1按壓的動作同時執行。
使得第一對準焊點a1、第二對準焊點a2、第一連接端子112和/或第三連接端子22、第二連接端子122和/或第四連接端子32四者均處於熔融或部分熔融的溫度可能是一樣的，也可能是不一樣的。故在一些可選的實施方式中，當溫度足夠高使得第一對準焊點a1、第二對準焊點a2、第一連接端子112和/或第三連接端子22、第二連接端子122和/或第四連接端子32四者均處於熔融或部分熔融的狀態，此時同時將第一半導體器件2和第二半導體器件3朝向互連板1按壓，從而同時得到。
在另外一些實施方式中，加熱溫度使得第一對準焊點a1熔融或部分熔融、並使得第一連接端子112和/或第三連接端子22熔融或部分熔融的狀態首先出現，則首先執行步驟1005，隨著溫度的進一步升高，待第二對準焊點a2熔融或部分熔融、並且第二連接端子122和/或第四連接端子32處於熔融或部分熔融的狀態時，再將第二半導體器件3朝向互連板1按壓。
在另外一些實施方式中，加熱溫度使得第二對準焊點a2熔融或部分熔融、並使得第二連接端子122和/或第四連接端子32熔融或部分熔融的狀態首先出現，則首先執行步驟1006，隨著溫度的進一步升高，待第一對準焊點a1熔融或部分熔融、並且第一連接端子112和/或第三連接端子22處於熔融或部分熔融的狀態時，再將第一半導體器件2朝向互連板1按壓。
步驟1007、在所述第一對準焊點a1和/或所述第一互連焊點b1凝固或基本凝固後，解除對所述至少一個第一半導體器件2的按壓。
解除對所述至少一個第一半導體器件2的按壓的前提是第一對準焊點a1和第一互連焊點b1的形狀均能保持穩定，本領域技術人員可以根據實際情況靈活調整解除對所述至少一個第一半導體器件2的按壓的時機、作用力、下壓距離、按壓時間等參數。
步驟1008、在所述第二對準焊點a2和/或所述第二互連焊點b2凝固或基本凝固後，解除對所述至少一個第二半導體器件3的按壓。
解除對所述至少一個第二半導體器件3的按壓的前提是第二對準焊點a2和第二互連焊點b2的形狀均能保持穩定，本領域技術人員可以根據實際情況靈活調整解除對所述至少一個第二半導體器件3的按壓的時機、作用力、下壓距離、按壓時間等參數。
參考圖8，完成焊接後，第一對準焊點a1、第二對準焊點a2、第一互連焊點b1和第二互連焊點b2均位於預期的位置。
基於最小表面能原理會自動地使半導體器件精確地引入至目標位置以達到表面能最小化，且對準焊點使得半導體器件牢準確地固定在目標位置。如對第一對準焊接部111和第二對準焊接部121（例如對體積、幾何形狀、成分、位置、分佈和數量等的方面）優化設計，能夠實現最精確、有效、高效且可靠的自對準能力。半導體器件的精確對位也保證了連接端子和連接端子的精確對位。鑒於對準焊點的自對準能力而在拾取並放置半導體器件時容許一定程度的放置偏差，從而可顯著降低對半導體器件放置精度的要求，且可顯著提高半導體器件拾取和放置操作的速度，進而提高工藝效率，降低工藝和設備成本。
需要說明的是，步驟1000至步驟1008不限定必須是循序執行。例如前述的一些變式中步驟1005和步驟1006可以循序執行，可以同時執行，也可是首先執行步驟1006，然後執行步驟1005。
在一些實施例中，在所述互連板1的第一面和/或第二面上還形成有外部焊盤13，所述方法還包括：在所述外部焊盤13上形成焊接凸點131。
外部焊盤13的作用是實現制得的半導體元件與其他元器件之間實現互連，從而形成電子產品或系統。
焊接凸點131便於實現半導體元件與其他元器件的互連。
參考圖8，外部焊盤13形成在互連板1的第二面上。
在一些實施例中，一個互連板1形成一個半導體元件。
而在另一些實施例中，所述方法還包括：對所述互連板1進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件2和至少一個第二半導體器件3。
即互連板1的面積可以相對較大，其第一面和第二面上能夠放置足夠多的半導體器件，從而一個互連板1最終能夠制得多個半導體元件。
需要說明的是，在對互連板1進行切割時，允許切除部分第一對準焊接部111或部分第二對準焊接部121。當然，這些對準焊接部可以是均被保留。對準焊點被保留，其可以用作連接電信號、電源電位、用於接地、或者用於機械固定和散熱等功能。
以下介紹對前述實施例的一種變形。參考圖1c，本申請的實施例提供一種半導體元件組裝方法，包括以下步驟。其中，與前述實施例相同的部分可以參照前述實施例的介紹。
步驟2000、提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和。
步驟2001、將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準。
步驟2002、採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距。
步驟2003、在所述第一對準焊點處於熔融或部分熔融狀態，且所述第一連接端子和/或所述第三連接端子處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成熔融或部分熔融狀態的第一互連焊點。
一種實施方式是在第一對準焊點凝固或基本凝固後，再次通過焊接工藝使得第一對準焊點熔融或部分熔融，並使得第一連接端子和/或第三連接端子處於熔融或部分熔融狀態，隨後對第一半導體器件進行按壓。
另一種實施方式是在第一對準焊接點形成之後，保持其處於熔融或部分熔融狀態，並使得第一連接端子和/或第三連接端子處於熔融或部分熔融狀態，並對第一半導體器件進行按壓。
步驟2004、在所述第一對準焊點和/或所述第一互連焊點凝固或基本凝固後，解除對所述至少一個第一半導體器件的按壓。
步驟2005、在所述第一對準焊點和/或所述第一互連焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準。
翻轉過程中，第一半導體器件保持為精確對準的狀態。
步驟2006、採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距，且保持所述互連板與所述至少一個第一半導體器件相對位置不變。
步驟2007、在所述第二對準焊點處於熔融或部分熔融狀態，且所述第二連接端子和/或所述第四連接端子處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成熔融或部分熔融狀態的第二互連焊點。
一種實施方式是在第二對準焊點凝固或基本凝固後，再次通過焊接工藝使得第二對準焊點熔融或部分熔融，並使得第二連接端子和/或第四連接端子處於熔融或部分熔融狀態，隨後對第二半導體器件進行按壓。
另一種實施方式是在第二對準焊接點形成之後，保持其處於熔融或部分熔融狀態，並使得第二連接端子和/或第四連接端子處於熔融或部分熔融狀態，並對第二半導體器件進行按壓。
步驟2008、在所述第二對準焊點和/或所述第二互連焊點凝固或基本凝固後，解除對所述至少一個第二半導體器件的按壓。
在該實施方式中，首先完成第一半導體器件的自對準以及互連端子的結合，然後再翻轉互連板，進行第二半導體器件的自對準以及互連端子的結合。
需要說明的是，由於在進行第二半導體器件的自對準和互連端子的結合過程中，整體互連板的溫度較高，第一對準焊點和第一互連焊點可能會熔融或部分熔融，需要對第一半導體器件進行支撐，從而保證互連板與第一半導體器件的相對位置不變，保證第一對準焊點和第一互連焊點的形態不變。當然，此時第一互連焊點和第一對準焊點也可能是處於凝固或部分凝固狀態，則無需對第一半導體器件進行支撐。
在一些實施例中，所述第一對準焊接部和所述第三對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部和所述第三對準焊接部均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點。
在一些實施例中，所述第二對準焊接部和所述第四對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部和所述第四對準焊接部均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點。
在一些實施例中，所述第一連接端子和所述第三連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一連接端子和所述第三連接端子均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一互連焊點。
在一些實施例中，所述第二連接端子和所述第四連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二連接端子和所述第四連接端子均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二互連焊點。
在一些實施例中，使得所述第一對準焊接部與對應的第三對準焊接部基本對準包括：使得所述第一對準焊接部與對應的第三對準焊接部彼此接觸，其中，所述第一對準焊接部與對應的第三對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
在一些實施例中，使得所述第二對準焊接部與對應的第四對準焊接部基本對準包括：使得所述第二對準焊接部與對應的第四對準焊接部彼此接觸，其中，所述第二對準焊接部與對應的第四對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
在一些實施例中，在所述互連板的第一面和/或第二面上還形成有外部焊盤，所述方法還包括：在所述外部焊盤上形成焊接凸點。
在一些實施例中，所述方法還包括：對所述互連板進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件和至少一個第二半導體器件。
以上各實施方式中，還可以包括：在對所述互連板進行翻轉時，採用固定措施以使所述至少一個第一半導體器件相對所述互連板固定不動。
如此，不論第一對準焊點是否處於熔融或部分熔融狀態，不論第一互連焊點（如果此時已經形成了）是否處於熔融或部分熔融的狀態，翻轉互連板的過程中，第一半導體器件都不會發生位移或掉落。
以下介紹對前述實施例的另一種變形。參考圖1d，本申請的實施例提供一種半導體元件組裝方法，包括以下步驟。
步驟3000、提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和。
步驟3001、將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準。
步驟3002、採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距。
步驟3003、在所述第一對準焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準。
步驟3004、採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距。
步驟3005、在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子經熱壓而綁定成第一互連焊點。
步驟3006、在所述第二對準焊點處於熔融或部分熔融狀態將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子經熱壓而綁定成第二互連焊點。
圖1c所示實施方式與前述實施例的不同之處在於：第一互連端子和第三互連端子是經過熱壓綁定的方式結合第一互連焊點，第二互連端子和第四互連端子是經過熱壓綁定的方式結合成第二互連焊點。
由於互連焊點的機械強度足夠高，這保證了第一半導體器件與互連板的相對位置是穩定的，第二半導體器件與互連板的相對位置是穩定的，在撤去對第一半導體器件的按壓時，第一對準焊接部即使是處於熔融或部分熔融狀態，第一對準焊接部也不會變形或移動；在撤去對第二半導體器件的按壓時，第二對準焊接部即使是處於熔融或部分熔融狀態，第二對準焊接部也不會變形或移動。
步驟3000至步驟3006可以是循序執行的。即首先實現第一半導體器件和第二半導體器件的自對準，然後對二者進行按壓。
當然，上述步驟的執行順序也可以是步驟3000、步驟3001、步驟3002、步驟3005、步驟3003、步驟3004、步驟3006。即首先實現第一半導體器件的自對準和第一互連焊點的形成，然後再實現第二半導體器件的自對準和第二互連焊點的形成。
在一些實施例中，所述將所述至少一個第一半導體器件朝向所述互連板按壓的動作和所述將所述至少一個第二半導體器件朝向所述互連板按壓的動作同時執行。
在一些實施例中，所述第一對準焊接部和所述第三對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部和所述第三對準焊接部均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點。
在一些實施例中，所述第二對準焊接部和所述第四對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部和所述第四對準焊接部均具有焊接凸點的形態。
在一些實施例中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點。
在一些實施例中，使得所述第一對準焊接部與對應的第三對準焊接部基本對準包括：使得所述第一對準焊接部與對應的第三對準焊接部彼此接觸，其中，所述第一對準焊接部與對應的第三對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
在一些實施例中，使得所述第二對準焊接部與對應的第四對準焊接部基本對準包括：使得所述第二對準焊接部與對應的第四對準焊接部彼此接觸，其中，所述第二對準焊接部與對應的第四對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
在一些實施例中，在所述互連板的第一面和/或第二面上還形成有外部焊盤，所述方法還包括：在所述外部焊盤上形成焊接凸點。
在一些實施例中，所述方法還包括：對所述互連板進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件和至少一個第二半導體器件。
需要說明的是，同一半導體元件中的互連焊點也可以是不同類型的。例如，其中一部分互連焊點是焊接形成的互連焊點，另一部分互連焊點是熱壓綁定（thermal compression bonding ，TCB）形成的互連焊點。
以上各實施例中，可採用壓平板對第一半導體器件進行按壓。可採用壓平板對第二半導體器件進行按壓。
當第一半導體器件的數量為多個且厚度不同時，壓平板的朝向第一半導體器件一側的表面可以不是一個平面，而是呈臺階狀。即對於較厚的第一半導體器件所對的區域壓平板距離互連板相對更遠。即使各第一半導體器件的厚度相等，由於各自的第二連接端子的性質不同，對按壓的深度要求不同，壓平板朝向互連板一側的表面也可能呈臺階狀。對第二半導體器件按壓的情況亦是如此。
本申請的實施例還提供一種半導體元件，所述半導體元件根據前述的方法制得。
本申請的實施例還提供一種電子設備，包括前述的半導體元件。
本申請中的各個實施例均採用遞進的方式描述，各個實施例之間相同相似的部分互相參見即可，每個實施例重點說明的都是與其他實施例的不同之處。 本申請的保護範圍不限於上述的實施例，顯然，本領域的技術人員可以對本申請進行各種改動和變形而不脫離本申請的範圍和精神。倘若這些改動和變形屬於本申請請求項及其等同技術的範圍，則本申請的意圖也包含這些改動和變形在內。
1:互連板 111:第一對準焊接部 112:第一連接端子 121:第二對準焊接部 122:第二連接端子 2:第一半導體器件 21:第三對準焊接部 22:第三連接端子 3:第二半導體器件 31:第四對準焊接部 32:第四連接端子 a1:第一對準焊點 a2:第二對準焊點 b1:第一互連焊點 b2:第二互連焊點 13:外部焊盤 131:焊接凸點
[圖1a-圖1d]是根據本申請實施例的半導體元件組裝方法的流程示意圖。 [圖2至圖8]是本申請的實施例所提供的半導體元件組裝方法的不同階段的產品狀態示意圖。
步驟1:提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和
步驟2:將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準
步驟3:採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距
步驟4:將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準
步驟5:採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距
步驟6:在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成穩定的互連焊點，其中，所述第一半導體器件保持為精確對準狀態
步驟7:在所述第二對準焊點處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成穩定的互連焊點，其中，所述第二半導體器件保持為精確對準狀態

Claims (45)

  1. 一種半導體元件組裝方法，其中，包括： 提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和； 將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準； 採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距； 將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準； 採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距； 在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成穩定的互連焊點，其中，所述第一半導體器件保持為精確對準狀態； 在所述第二對準焊點處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成穩定的互連焊點，其中，所述第二半導體器件保持為精確對準狀態。
  2. 如請求項如請求項1所述的方法，其中，所述方法具體包括： 提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和； 將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準； 採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距； 在所述第一對準焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準； 採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距； 在所述第一對準焊點處於熔融或部分熔融狀態，且所述第一連接端子和/或所述第三連接端子處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成熔融或部分熔融狀態的第一互連焊點； 在所述第二對準焊點處於熔融或部分熔融狀態，且所述第二連接端子和/或所述第四連接端子處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成熔融或部分熔融狀態的第二互連焊點； 在所述第一對準焊點和/或所述第一互連焊點凝固或基本凝固後，解除對所述至少一個第一半導體器件的按壓； 在所述第二對準焊點和/或所述第二互連焊點凝固或基本凝固後，解除對所述至少一個第二半導體器件的按壓。
  3. 如請求項如請求項2所述的方法，其中，所述將所述至少一個第一半導體器件朝向所述互連板按壓的動作和所述將所述至少一個第二半導體器件朝向所述互連板按壓的動作同時執行。
  4. 如請求項如請求項2所述的方法，其中，所述第一對準焊接部和所述第三對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部和所述第三對準焊接部均具有焊接凸點的形態。
  5. 如請求項如請求項4所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點。
  6. 如請求項如請求項2所述的方法，其中，所述第二對準焊接部和所述第四對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部和所述第四對準焊接部均具有焊接凸點的形態。
  7. 如請求項如請求項6所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點。
  8. 如請求項如請求項2所述的方法，其中，所述第一連接端子和所述第三連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一連接端子和所述第三連接端子均具有焊接凸點的形態。
  9. 如請求項如請求項8所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一互連焊點。
  10. 如請求項如請求項2所述的方法，其中，所述第二連接端子和所述第四連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二連接端子和所述第四連接端子均具有焊接凸點的形態。
  11. 如請求項10所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二互連焊點。
  12. 如請求項2所述的方法，其特徵在，使得所述第一對準焊接部與對應的第三對準焊接部基本對準包括：使得所述第一對準焊接部與對應的第三對準焊接部彼此接觸，其中，所述第一對準焊接部與對應的第三對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  13. 如請求項2所述的方法，其中，使得所述第二對準焊接部與對應的第四對準焊接部基本對準包括：使得所述第二對準焊接部與對應的第四對準焊接部彼此接觸，其中，所述第二對準焊接部與對應的第四對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  14. 如請求項2所述的方法，其中，在所述互連板的第一面和/或第二面上還形成有外部焊盤，所述方法還包括：在所述外部焊盤上形成焊接凸點。
  15. 如請求項2所述的方法，其中，所述方法還包括：對所述互連板進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件和至少一個第二半導體器件。
  16. 如請求項1所述的方法，其中，所述方法具體包括： 提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和； 將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準； 採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距； 在所述第一對準焊點處於熔融或部分熔融狀態，且所述第一連接端子和/或所述第三連接端子處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子彼此結合成熔融或部分熔融狀態的第一互連焊點； 在所述第一對準焊點和/或所述第一互連焊點凝固或基本凝固後，解除對所述至少一個第一半導體器件的按壓； 在所述第一對準焊點和/或所述第一互連焊點處於凝固或基本凝固狀態後，將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準； 採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距； 在所述第二對準焊點處於熔融或部分熔融狀態，且所述第二連接端子和/或所述第四連接端子處於熔融或部分熔融狀態時，將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子彼此結合成熔融或部分熔融狀態的第二互連焊點； 在所述第二對準焊點和/或所述第二互連焊點凝固或基本凝固後，解除對所述至少一個第二半導體器件的按壓； 其中，在所述互連板翻轉完成之後，保持所述至少一個第一半導體器件為精確對準狀態且與所述互連板的間距不變。
  17. 如請求項16所述的方法，其中，所述第一對準焊接部和所述第三對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部和所述第三對準焊接部均具有焊接凸點的形態。
  18. 如請求項17所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點。
  19. 如請求項16所述的方法，其中，所述第二對準焊接部和所述第四對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部和所述第四對準焊接部均具有焊接凸點的形態。
  20. 如請求項19所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點。
  21. 如請求項16所述的方法，其中，所述第一連接端子和所述第三連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一連接端子和所述第三連接端子均具有焊接凸點的形態。
  22. 如請求項21所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一互連焊點。
  23. 如請求項16所述的方法，其中，所述第二連接端子和所述第四連接端子中任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二連接端子和所述第四連接端子均具有焊接凸點的形態。
  24. 如請求項23所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二互連焊點。
  25. 如請求項16所述的方法，其特徵在，使得所述第一對準焊接部與對應的第三對準焊接部基本對準包括：使得所述第一對準焊接部與對應的第三對準焊接部彼此接觸，其中，所述第一對準焊接部與對應的第三對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  26. 如請求項16所述的方法，其中，使得所述第二對準焊接部與對應的第四對準焊接部基本對準包括：使得所述第二對準焊接部與對應的第四對準焊接部彼此接觸，其中，所述第二對準焊接部與對應的第四對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  27. 如請求項16所述的方法，其中，在所述互連板的第一面和/或第二面上還形成有外部焊盤，所述方法還包括：在所述外部焊盤上形成焊接凸點。
  28. 如請求項16所述的方法，其中，所述方法還包括：對所述互連板進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件和至少一個第二半導體器件。
  29. 如請求項2或16所述的方法，其中，在對所述互連板進行翻轉時，採用固定措施以使所述至少一個第一半導體器件相對所述互連板固定不動。
  30. 如請求項1所述的方法，其中，所述方法具體包括： 提供互連板、至少一個第一半導體器件和至少一個第二半導體器件，其中，所述互連板的第一面上形成有多個第一連接端子和多個第一對準焊接部，所述互連板的與所述第一面相對的第二面上形成有多個第二連接端子和多個第二對準焊接部，任一所述第一半導體器件的有源表面上形成有多個第三連接端子和多個第三對準焊接部，任一所述第二半導體器件的有源表面上形成有多個第四連接端子和多個第四對準焊接部，所述第一對準焊接部與所述第三對準焊接部一一對應，所述第一連接端子和所述第三連接端子一一對應，所述第二對準焊接部與所述第四對準焊接部一一對應，所述第二連接端子與所述第四連接端子一一對應，所述第一連接端子與對應的第三連接端子的高度和小於所述第一對準焊接部與對應的第三對準焊接部的高度和，所述第二連接端子與對應的第四連接端子的高度和小於所述第二對準焊接部與對應的第四對準焊接部的高度和； 將所述至少一個第一半導體器件放置在所述互連板的第一面上，使得所述第一對準焊接部與對應的第三對準焊接部基本對準； 採用焊接工藝使得所述第一對準焊接部和對應的第三對準焊接部彼此結合成熔融或部分熔融狀態的第一對準焊點，以使所述至少一個第一半導體器件精確對準，其中，所述第一連接端子和對應的第三連接端子彼此之間留有間距； 將所述互連板翻轉至其第二面朝上，將所述至少一個第二半導體器件放置在所述互連板的第二面上，使得所述第二對準焊接部與對應的第四對準焊接部基本對準； 採用焊接工藝使得所述第二對準焊接部和對應的第四對準焊接部彼此結合成熔融或部分熔融狀態的第二對準焊點，以使所述至少一個第二半導體器件精確對準，其中，所述第二連接端子和對應的第四連接端子彼此之間留有間距； 在所述第一對準焊點處於熔融或部分熔融狀態時，將所述至少一個第一半導體器件朝向所述互連板按壓，以使所述第一連接端子和對應的第三連接端子經熱壓而綁定成第一互連焊點； 在所述第二對準焊點處於熔融或部分熔融狀態將所述至少一個第二半導體器件朝向所述互連板按壓，以使所述第二連接端子和對應的第四連接端子經熱壓而綁定成第二互連焊點。
  31. 如請求項30所述的方法，其中，所述將所述至少一個第一半導體器件朝向所述互連板按壓的動作和所述將所述至少一個第二半導體器件朝向所述互連板按壓的動作同時執行。
  32. 如請求項30所述的方法，其中，所述第一對準焊接部和所述第三對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第一對準焊接部和所述第三對準焊接部均具有焊接凸點的形態。
  33. 如請求項32所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第一對準焊點。
  34. 如請求項30所述的方法，其中，所述第二對準焊接部和所述第四對準焊接部中的任一者具有焊接凸點的形態，另一者具有與所述焊接凸點對應的焊盤的形態；或者所述第二對準焊接部和所述第四對準焊接部均具有焊接凸點的形態。
  35. 如請求項34所述的方法，其中，所述焊接凸點由焊錫製成，且通過熔融焊錫來形成所述第二對準焊點。
  36. 如請求項30所述的方法，其中，使得所述第一對準焊接部與對應的第三對準焊接部基本對準包括：使得所述第一對準焊接部與對應的第三對準焊接部彼此接觸，其中，所述第一對準焊接部與對應的第三對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  37. 如請求項30所述的方法，其中，使得所述第二對準焊接部與對應的第四對準焊接部基本對準包括：使得所述第二對準焊接部與對應的第四對準焊接部彼此接觸，其中，所述第二對準焊接部與對應的第四對準焊二者的中心在所述互連板所處平面的正投影允許存在偏差。
  38. 如請求項30所述的方法，其中，在所述互連板的第一面和/或第二面上還形成有外部焊盤，所述方法還包括：在所述外部焊盤上形成焊接凸點。
  39. 如請求項30所述的方法，其中，所述方法還包括：對所述互連板進行切割，以得到多個半導體元件，其中，任意半導體元件對應至少一個第一半導體器件和至少一個第二半導體器件。
  40. 如請求項1至39任意一項所述的方法，其中，採用壓平板對所述第一半導體器件進行按壓。
  41. 如請求項40所述的方法，其中，所述壓平板朝向所述互連板一側的表面呈平面狀或呈臺階狀。
  42. 如請求項1至39任一項所的方法，其中，採用壓平板對所述第二半導體器件進行按壓。
  43. 如請求項42所述的方法，其中，所述壓平板朝向所述互連板一側的表面呈平面狀或呈臺階狀。
  44. 一種半導體元件，其中，所述半導體元件如請求項1-43任一項所述的方法制得。
  45. 一種電子設備，其中，包括如請求項44所述的半導體元件。
TW111101834A 2021-01-18 2022-01-17 半導體元件組裝方法、半導體元件和電子設備 TWI795172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110062475.3A CN112908873A (zh) 2021-01-18 2021-01-18 半导体组件组装方法、半导体组件和电子设备
CN202110062475.3 2021-01-18

Publications (2)

Publication Number Publication Date
TW202230673A true TW202230673A (zh) 2022-08-01
TWI795172B TWI795172B (zh) 2023-03-01

Family

ID=76114903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101834A TWI795172B (zh) 2021-01-18 2022-01-17 半導體元件組裝方法、半導體元件和電子設備

Country Status (3)

Country Link
KR (1) KR20220105585A (zh)
CN (1) CN112908873A (zh)
TW (1) TWI795172B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH11317468A (ja) * 1998-05-06 1999-11-16 Hitachi Ltd 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20020014702A1 (en) * 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
US20070126111A1 (en) * 2005-05-26 2007-06-07 Uri Mirsky Microelectronic packaging and components
JP2007027576A (ja) * 2005-07-20 2007-02-01 Rohm Co Ltd 半導体装置
US8345508B2 (en) * 2009-09-20 2013-01-01 General Electric Company Large area modular sensor array assembly and method for making the same
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
CN105140337B (zh) * 2015-07-28 2017-03-08 昆明物理研究所 一种光电传感器冷压焊倒装互连方法

Also Published As

Publication number Publication date
CN112908873A (zh) 2021-06-04
TWI795172B (zh) 2023-03-01
KR20220105585A (ko) 2022-07-27

Similar Documents

Publication Publication Date Title
JP2014183301A (ja) 半導体素子の実装方法及び半導体装置
TWI795172B (zh) 半導體元件組裝方法、半導體元件和電子設備
TWI793933B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI792791B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI803127B (zh) 半導體元件組裝方法、半導體元件和電子設備
US20220230986A1 (en) Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
TWI803162B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI821899B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN111540722B (zh) 芯片封装结构及封装方法
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112420528B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
JPH0437137A (ja) 半導体チップ又は半導体装置及びその製造方法
US20220271002A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US11955396B2 (en) Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US20220208708A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
TW202414627A (zh) 半導體封裝方法、半導體組件以及包含其的電子設備
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备
JPH07302815A (ja) マスリフロー型テープキャリヤ・パッケージ