TWI803162B - 半導體封裝方法、半導體元件以及包含其的電子設備 - Google Patents

半導體封裝方法、半導體元件以及包含其的電子設備 Download PDF

Info

Publication number
TWI803162B
TWI803162B TW111102528A TW111102528A TWI803162B TW I803162 B TWI803162 B TW I803162B TW 111102528 A TW111102528 A TW 111102528A TW 111102528 A TW111102528 A TW 111102528A TW I803162 B TWI803162 B TW I803162B
Authority
TW
Taiwan
Prior art keywords
level
alignment
interconnection
pads
bumps
Prior art date
Application number
TW111102528A
Other languages
English (en)
Other versions
TW202232611A (zh
Inventor
維平 李
Original Assignee
大陸商上海易卜半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海易卜半導體有限公司 filed Critical 大陸商上海易卜半導體有限公司
Publication of TW202232611A publication Critical patent/TW202232611A/zh
Application granted granted Critical
Publication of TWI803162B publication Critical patent/TWI803162B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本申請公開了一種半導體封裝方法、半導體元件以及包含該半導體元件的電子設備，其中半導體封裝方法包括：利用第一級器件與載板之間的第一級對準焊點的自對準能力來使第一級器件自動精確對準並固定至載板上的目標位置；利用載板支撐第一級器件的一側且利用夾板抵住第一級器件的另一側的同時，通超載板或夾板的貫穿開口進行注塑來實現塑封工藝；以及利用第一級元件和第二級器件之間的第二級對準焊點的自對準能力來使第二級器件自動精確對準並固定至第一級元件上的目標位置，由此顯著提高第一級器件和第二級器件的拾取和放置操作的速度，進而提高工藝效率且降低工藝成本。

Description

半導體封裝方法、半導體元件以及包含其的電子設備
本申請實施例涉及半導體製造技術領域，尤其涉及半導體封裝方法、半導體元件以及包含該半導體元件的電子設備。
半導體封裝和系統在設計方面一直追求密、小、輕、薄，同時在功能方面力求實現高集成度和多功能性。目前為滿足上述技術要求而提出多種封裝技術，如扇出(Fan-out)型晶圓級封裝、小晶片封裝(chiplet)、異構集成(heterogeneous integration)、2.5維/三維(2.5D/3D)封裝。這些封裝技術擁有各自不同的優勢和特性，但均存在一些技術挑戰。以現有的扇出型封裝為例，其面臨諸多技術問題，例如翹曲(warpage)、晶片漂移(die shift)、表面平整度(toporgraphy)、晶片與塑封體之間的非共面性(chip-to-mold non-planarity)、封裝可靠性(Reliability)等。儘管業內持續努力通過改進設備、材料、工藝環節來改善這些技術問題，但對於一些技術問題，尤其是對於翹曲、晶片漂移和不同晶片之間的表面共面性問題仍沒有經濟且有效的解決方案。
另外，在各種高端半導體封裝和系統製造過程中，也存在一些共性技術，經常會涉及到對半導體器件進行高精度放置和固定。這一工藝步驟通常由高精度裝片(pick and place或die bonder)設備進行，但是其貼裝速度有限，使得生產速度十分緩慢，而且設備成本昂貴，成為技術發展和普及的一大瓶頸。
本申請旨在解決上述若干核心技術問題。
本申請旨在提出一種全新突破性半導體封裝方法、半導體元件以及包含該半導體元件的電子設備，以至少能夠解決現有技術中存在的上述和其它技術問題。
本申請的一方面提供一種半導體封裝方法，包括：S310：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部；所述至少一個第二級器件在第二級第一表面上形成有多個第二級互連端子和多個第二級第一對準焊接部；所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部；且所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口；S320：將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準；S330：通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板；S340：通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體；S350：移除所述夾板以使所述第一級第一表面曝露； S360：在所述塑封體的曝露第一級第一表面的一側上依次形成互連層和與所述多個第二級互連端子分別對應的多個轉接端子，使得所述多個第一級互連焊盤中的至少一部分通過所述互連層分別電連接至所述多個轉接端子，且在所述互連層上還形成與所述多個第二級第一對準焊接部分別對應的多個第二級第二對準焊接部，從而形成第一級元件；S370：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述多個第二級第二對準焊接部基本對準；S380：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點；以及S390：解除所述按壓。
本申請的另一方面提供一種半導體封裝方法，包括：S410：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部；所述至少一個第二級器件在第二級第一表面上形成有多個第二級互連凸點和多個第二級第一對準焊接部，其中所述多個第二級互連凸點與所述多個第一級互連焊盤中的至少一部分分別對應；所述載板上形成有與所述 多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部；且所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口；S420：將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準；S430：通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板；S440：通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體；S450：移除所述夾板以使所述第一級第一表面曝露，從而形成第一級元件；S460：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述第一級元件上的多個第二級第二對準焊接部基本對準，其中所述多個第二級第二對準焊接部預先形成在所述第一級元件的曝露所述第一級第一表面的一側上且與所述多個第二級第一對準焊接部分別對應；S470：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合以形成多個互連接合點；以及 S480：解除所述按壓。
本申請的又一方面提供一種半導體元件，所述半導體元件是通過上述半導體封裝方法進行封裝的。
本申請的又一方面提供一種電子設備，其包含上述半導體元件。
應當理解，上述說明僅是對本申請的概述，以便能夠更清楚地瞭解本申請的技術方案，從而可依照說明書的內容予以實施。為了讓本申請的上述和其它目的、特徵和優點能夠更明顯易懂，以下詳細說明本申請的具體實施方式。
100:塑封過程
11:晶片
12:膠膜
13:載板
410、410’:第一級半導體器件
411:有源表面
412:第一級互連焊盤
413:無源表面
414:第一級對準焊接凸點
416:第一級對準焊點
420:載板
424:第一級對準焊盤
428:開口
430:夾板
450:第一級半導體元件
452:轉接焊盤
454:第二級對準焊盤
455:介電層
456:外部互連端子
458:RDL跡線
460:第二級半導體器件
461:有源表面
462:第二級互連凸點
464:第二級第一對準焊接凸點
466:第二級對準焊點
468:第二級互連焊點
510、510’:第一級半導體器件
511:有源表面
512:第一級互連焊盤
513:無源表面
514:第一級對準焊接凸點
520:載板
524:第一級對準焊盤
530:夾板
538:開口
540:塑封體
550:第一級半導體元件
560:第二級半導體器件
561:有源表面
562:第二級互連凸點
564:第二級第一對準焊接凸點
565:TSV
566:第二級對準焊點
568:第二級互連焊點
[圖1]示出在根據現有技術的先上晶片(chip-first)扇出型封裝過程中因放置定位不准或塑封模流(mold flow)推擠造成的晶片漂移和晶片旋轉現象的示意圖。
[圖2]示出發生如圖1所示的晶片漂移和旋轉後形成的凸點下金屬(UBM)和重佈線層(RDL)跡線位置失配(或未對準)的狀態示意圖。
[圖3]示出根據本申請一實施方式的封裝方法的流程圖。
[圖4A至圖4L]示出用於示意性說明根據本申請的示例性實施例的封裝方法的截面圖。
[圖5]示出根據本申請另一實施方式的封裝方法的流程圖。
[圖6A至圖6E]示出用於示意性說明根據本申請的示例性實施例的封裝方法的截面圖。
本申請在以下說明中包含參考附圖的至少一個實施例，其中在這些附圖中，相似數字表示相同或類似組成部分。雖然以下說明主要基於具體實施例，但是本領域普通技術人員應理解，以下說明旨在涵蓋可包括在如由所附請求項及其等同內容所定義且如由以下說明及附圖支持的本申請發明構思及範圍內的替代、變型、及等同的技術手段或方案。在以下說明中，為了提供對本申請的充分理解而給出一些具體細節，諸如具體配置、組成、及工藝等。在其他情況中，為了避免對本申請的非必要的混淆，未說明熟知的工藝及製造技術的具體細節。此外，附圖中所示的各種實施例是示意性圖示且不一定是按比例圖示的。
半導體元件(也可稱為半導體封裝體)是現代電子設備或產品的核心部件。半導體元件可從器件數量和密度方面大致分為：分立式半導體元件，亦即單晶片組件，例如，單顆的數位邏輯處理器、二極體、三極管；多晶片組件，例如影像感測器(CIS)與影像處理器(ASIC)的模組、中央處理器(CPU)與動態儲存裝置器(DRAM)的堆疊；和系統級元件，例如手機中的射頻前端模組(FEM)、手機和智慧手錶中的顯示幕模組。通常，系統級元件所包含的器件較廣較多，除了半導體器件外，還有被動元器件(電阻、電容、電感)和其他器件甚至元件。
本文中的半導體元件可包含有源和無源器件，包括但不限於雙極型電晶體、場效應電晶體、積體電路等有源器件和片式電阻、電容、電感、集成被動元器件(IPD)、微機電系統(MEMS)等無源器件。在各種有源和無源器件之間建立實現各種電氣連接關係，以形成使半導體元件能夠執行高速計算和其他有用功能的電路。
目前，半導體製造通常包含兩個複雜的製造工藝，即前道晶圓製造和後道封裝製造，每個工藝都可能涉及數百個步驟。前道晶圓製造涉及在晶圓的表面 上形成多個晶片(die)。每個晶片通常是相同的，並且內部包含通過電連接有源和/或無源單元形成的電路。後道封裝製造涉及從完成的晶圓中分離出單個晶片，並封裝成半導體元件以提供電氣連接、結構支援和環境隔離，同時為後續組裝電子產品提供方便。
半導體製造的一個重要目標是生產更小的半導體器件、封裝和元件。越小的產品，通常集成度越高、消耗功率越少、具有越高的性能且具有越小的面積/體積，這對於最終產品的市場表現十分重要。一方面可以通過改進前道晶圓工藝來製作更小的積體電路，從而縮小晶片、增加密度和提高性能。另一方面後道封裝工藝可以通過改進封裝設計、工藝和封裝材料來使半導體組件進一步減小尺寸、增加密度和提高性能。
目前在後道封裝工藝中，一種較為新穎高效的封裝方式是扇出型封裝。扇出型封裝通常採用模塑化合物包覆來自經切割的晶圓的單個或多個合格晶片(die)並經重佈線層(RDL)將互連跡線從晶片的連接焊盤引出至外部的焊球以實現更高的I/O密度和靈活的集成度的封裝技術。扇出型封裝主要可分為先上晶片(chip-first)型封裝和後上晶片(chip-last)型封裝。chip-first型封裝又可分為有源表面朝下(face-down)型和有源表面朝上(face-up)型。
chip-first/face-down型封裝主流工藝可包括如下主要步驟：從經切割的晶圓拾取晶片並放置在貼有膠膜的載板上以使其有源表面朝向膠膜；用模塑化合物對安裝有晶片的一側進行塑封；移除載板(和膠膜一起)以曝露晶片的有源表面；在晶片的有源表面上形成互連層(包括RDL層和凸點下金屬(UBM))；在互連層上形成焊球，其中晶片的互連焊盤或互連凸點通過互連層與焊球實現電連接；以及進行切割以形成獨立的半導體元件。
chip-first/face-up型封裝工藝與chip-first/face-down型封裝工藝可大致相同，主要區別在於：將晶片拾取並放置在貼有膠膜的載板上時，使其有源表面背對膠膜；在塑封後減薄晶片有源表面一側的模塑化合物以曝露晶片有源表面的互連凸點；以及可在形成互連層和焊球之後移除載板。
在扇出型封裝目前面臨的技術問題中，晶片11的高精度放置及位置固定依然缺乏高效經濟的方法。往往是晶片11放置精度越高，設備成本就越高，生產效率就越低，而且晶片11裝片設備的精度難以突破0.5微米極限。另外，晶片11放置在膠膜12上後，由膠膜12黏接固定位置，但黏性膠膜12具有可變形性，在塑封過程100中塑封料的流動會對晶片11形成推擠，導致晶片11在膠膜12上的位移和旋轉。塑封工藝中使用的較高溫度更加重了這一問題。晶片11位移和旋轉的另外一個來源是塑封體內的內應力。具體到現有的chip-first/face-up型封裝工藝中，塑封過程包括加熱注塑、塑封料在高溫保持中的部分固化和降溫三階段。通常隨後還會有一個恒溫加熱塑封料完全固化步驟。晶片11、塑封料、膠膜12、載板13等的熱膨脹係數存在差異，因此塑封過程中各種材料的熱膨脹係數的失配和塑封料的固化收縮導致塑封體的不均勻的內應力，進一步造成晶片11漂移和/或旋轉(如圖1B的右下方的晶片排布所示)以及塑封體(晶片11和載板13由塑封料包覆成型的形態)的翹曲。晶片11漂移和/或旋轉進而造成後續形成的重佈線(RDL)跡線和凸點下金屬(UBM)位置失配或未對準(如圖2的右上方的發生晶片漂移和旋轉後的狀態所示)，從而可能導致成品率大幅下降。塑封體的翹曲則對後續封裝工藝(包括形成RDL和UBM)造成困難，嚴重時甚至無法繼續後續制程。
另外，在後道封裝工藝中，可能根據具體封裝規格而需要在X-Y平面(例如，平行於晶片有源表面或無源表面的平面)的二維集成的基礎上在Z軸方向上進一步實現基板(例如在系統級封裝中)、轉接板(例如在2.5D封裝中)或另一層晶片(例如在3D封裝中)的互連集成。此時，與前述扇出型封裝類似地也至少面臨上層器件在下層器件上的高精度放置及位置固定缺乏高效經濟的方法。另外，至於3D封裝(例如，台積電的InFO(整合型扇出)、CoWoS(基板上晶圓上晶片)、SoIC(系統整合晶片))中的上下層器件之間的互連，作為目前主流的一種關鍵技術是混合鍵合(hybrid bonding)。然而，混合鍵合中也存在諸多技術難點，除了成本高、生產效率低等共性問題外，還存在不少其他問題，例如化學機械拋光(CMP)難以滿足對焊盤凹陷的嚴格要求、晶片上不同區域的焊盤密度差異影響凹陷深度、焊盤(金屬銅)在高溫下容易氧化、晶片與晶圓(die-to-wafer)的混合鍵合中晶片易於被污染。
本申請旨在提出至少能夠解決上述技術問題的一種全新的突破性的封裝方法。
根據本申請實施例的封裝方法利用第一級器件與載板之間的第一級對準焊點(joint)在焊錫至少部分熔融的狀態時的自對準能力來使第一級器件自動精確對準載板上的目標位置並在焊錫凝固後達到對第一級器件的位置固定，其中第一級器件的第一級第二表面(即第一級第一表面的相對面)上和載板的一側上分別預先形成有第一級第一對準焊接部和相應的第一級第二對準焊接部(例如，其中一者為第一級對準焊接凸塊，另一者為第一級對準焊盤；或者兩者均為第一級對準焊接凸塊)。該封裝方法在將第一級器件放置在載板上的目標位置處以使第一級第一對準焊接部和第一級第二對準焊接部彼此接觸後，使第一級第 一對準焊接部和第一級第二對準焊接部中的一者(或兩者)熔融以形成第一級對準焊點，此時若第一級器件未精確對準至載板上的目標位置(即第一級第一對準焊接部和第一級第二對準焊接部未對中)，則至少部分熔融的狀態(液態或部分液態)的第一級對準焊點基於最小表面能原理會自動地將第一級器件精確地引入至目標位置以達到表面能最小化，且第一級對準焊點在固化後保持第一級器件牢固地固定在目標位置。第一級第一對準焊接部和第一級第二對準焊接部(在包括但不限於體積、幾何形狀、成分、位置、分佈和數量等的方面)優化設計成能夠實現最精確、有效、高效且可靠的自對準能力。由於採用焊接方式取代膠膜黏合方式來將第一級器件固定在載板上，不僅改善翹曲問題且通過牢固的焊接方式防止塑封過程中第一級器件可能的漂移和旋轉問題，還能夠鑒於第一級對準焊點的自對準能力而在拾取並放置第一級器件時容許一定程度的放置偏差，從而可顯著降低對第一級器件放置精度(尤其是對裝片機(pick and place或die bonder))的要求，且可顯著提高第一級器件拾取和放置操作的速度，進而提高工藝效率，降低工藝成本。
其次，根據本申請實施例的封裝方法利用載板支撐第一級器件的第一級第二表面一側且利用夾板抵住第一級器件的第一級第一表面的同時，通超載板或夾板的貫穿開口進行注塑來實現塑封工藝，因此與現有的chip-first/face-up型封裝過程相比，無需在執行塑封工藝後對塑封體進行鑽孔以使互連焊盤曝露，或只需在執行塑封工藝後對塑封體表面稍微進行清潔處理(例如，等離子清洗)以使互連焊盤表面清潔，從而不僅能夠提高塑封工藝的效率，而且還能夠避免減薄(例如，研磨)或鑽孔等過程導致的第一級器件的第一級第一表面的意外損壞，進而提高良率。
另外，根據本申請實施例的封裝方法，在對包括第一級器件的第一級元件進行第二級器件(互連板(例如，基板(substrate)或轉接板(interposer))或半導體器件)的Z軸方向互連集成時同樣利用它們之間的第二級對準焊點在焊錫至少部分熔融的狀態時的自對準能力來使第二級器件自動精確對準第一級元件上的目標位置並在焊錫凝固後達到對第二級器件的位置固定，其中第二級器件的第二級第一表面上和第一級元件的相應表面上分別預先形成有第二級第一對準焊接部和相應的第二級第二對準焊接部(例如，其中一者為第二級對準焊接凸塊，另一者為第二級對準焊盤；或者兩者均為第二級對準焊接凸塊)。類似地，鑒於第二級對準焊點的自對準能力而在將第二級器件拾取並堆疊放置於第一級元件上時能夠容許一定程度的放置偏差，從而可顯著降低對第二級器件放置精度(尤其是對裝片機(pick and place或die bonder))的要求，且可顯著提高第二級器件拾取和放置操作的速度，進而進一步提高工藝效率，降低工藝成本。另外，通過取代混合鍵合方式，能夠避免混合鍵合中存在的前述諸多技術難點，從而實現簡便高效的3D封裝。
如本文所使用的術語“半導體器件”可以指在晶片廠(fab)生產出來的晶片(也可以互換地稱為裸片、晶粒、管芯、積體電路)，即是經過晶圓切割和測試後尚未封裝的晶片，這種晶片上通常可以只有用於對外連接的互連焊盤(pad)。根據需要，半導體器件也可以是經預處理(至少部分地封裝)的晶片，例如具有形成在互連焊盤上的互連凸點(bump)，或半導體器件也可以具有附加結構，例如堆疊的晶片或經過封裝的晶片或半導體元件。
如本文所使用的術語“有源表面”通常指半導體器件的具有電路功能的一側表面，其上具有互連焊盤(或形成在互連焊盤上的互連凸點)，也可以互換地 稱為正面或功能面。半導體器件的有源表面與不具有電路功能的另一側表面(可以互換地稱為無源表面或背面)彼此相對。
如本文所使用的術語“互連端子”通常指半導體器件的有源表面上的互連焊盤或互連凸點。
如本文所使用的術語“對準焊接部”通常指可通過本領域已知的焊接方法焊接至對應的另一對準焊接部以用於對準的結構。
圖3示出根據本申請一實施方式的封裝方法的流程示意圖。如圖3所示，所述封裝方法包括如下步驟：
S310：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部，所述至少一個第二級器件在第二級第一表面形成有多個第二級互連端子和多個第二級第一對準焊接部，且所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部，所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口。
在一些實施例中，所述第一級器件為多個。作為示例，所述多個第一級器件在功能、尺寸或形狀上可以至少部分地彼此不同，也可以彼此相同。在一些實施例中，所述第二級器件為多個。作為示例，多個第二級器件在功能、尺寸或形狀上可以至少部分地彼此不同，也可以彼此相同。應當理解，可根據具體工藝條件或實際需求(例如，所述載板、所述第一級器件和所述第二級器件的尺寸或形狀、所述第一級器件和所述第二級器件的放置間距、封裝尺寸或形狀、製作工 藝規範、或最終半導體元件的功能設計等)適當地選擇所述第一級器件和所述第二級器件的類型和具體數量，且本申請對此不作特別限定。
在一些實施例中，所述載板是玻璃載板、陶瓷載板、金屬載板、有機高分子材料載板或矽晶圓或由上述兩種甚至多種材料的組合製成。可選地，所述載板具有互連結構或產品功能。作為示例，採用互連板作為所述載板，所述互連板為基板(substrate)(諸如封裝基板)或轉接板(interposer)。例如，所述轉接板提供水準方向和/或垂直方向的互連。作為示例，所述第一級第二對準焊接部作為所述互連板的互連端子。
在一些實施例中，所述第一級器件為第一級半導體器件。當所述第一級器件為第一級半導體器件時，在所述第一級半導體器件的有源表面上形成有所述多個第一級互連焊盤且在無源表面上形成有所述多個第一級第一對準焊接部。在另一些實施例中，所述第一級器件為互連板。作為示例，所述互連板為基板(substrate)(諸如封裝基板)或轉接板(interposer)。例如，所述轉接板提供水準方向和/或垂直方向的互連。
在一些實施例中，所述第一級第一對準焊接部和所述第一級第二對準焊接部中的任一者為第一級對準焊接凸點，且另一者為與所述第一級對準焊接凸點對應的第一級對準焊盤。在另一些實施例中，所述第一級第一對準焊接部和所述第一級第二對準焊接部均為第一級對準焊接凸點且二者熔點可以相同，也可以不同。作為示例，所述第一級對準焊接凸點可採用本領域已知的凸點製作工藝(例如，電鍍法、植球法、範本印刷法、蒸發/濺射法等)預先製作在第一級器件和/或載板上。作為示例，所述第一級對準焊盤可採用沉積(例如金屬層)-光刻-蝕刻工藝預先製作在第一級器件或載板上。應當理解，所述第一級第一對準 焊接部和所述第一級第二對準焊接部只要能夠焊接彼此以用於對準目的，也可以採用任何其他結構或形態。
在一些實施例中，所述第一級第一對準焊接部在體積、尺寸、幾何形狀、成分、分佈、位置和數量等方面與所述第一級第二對準焊接部彼此對應，使得能夠通過焊接彼此來使所述第一級器件在所述載板上精確地對準至相應的目標位置。
應當理解，可根據具體工藝條件或實際需求(例如，所述載板和所述第一級器件的尺寸或形狀、所述第一級器件的放置間距、封裝尺寸或形狀等)適當地選擇所述第一級第一對準焊接部和/或所述第一級第二對準焊接部的具體體積、尺寸、幾何形狀、成分、分佈、位置和數量，且本申請對此不作特別限定。例如，對於多個第一級器件，不管功能、尺寸或形狀彼此是否相同，所述第一級第一對準焊接部均可形成為基本相同的體積、尺寸、幾何形狀或成分，且載板上的所述第一級第二對準焊接部均可形成為基本相同的體積、尺寸、幾何形狀或成分，以便降低後續工藝複雜度並提高封裝效率。又例如，對於功能、尺寸或形狀不同的多個第一級器件，所述第一級第一對準焊接部和所述第一級第二對準焊接部可形成為不同的體積、尺寸、幾何形狀或成分，以便可在後續焊接後形成不同的焊點高度，以實現特定功能或滿足特定要求。在一些實施例中，對於多個第一級器件，所述第一級第一對準焊接部和/或所述第一級第二對準焊接部設置成使得在後續焊接形成第一級對準焊點後所述多個第一級器件的第一級第一表面能夠位於平行於所述載板的同一平面內。又例如，每個所述第一級器件上可形成有至少三個基本規則地分佈的所述第一級第一對準焊接部，以便使得第一級器件的第一級第二表面能夠通過所述第一級第一對準焊接部和所述第一級第二對準焊接 部的焊接牢固穩定地保持在基本平行於載板的平面內。又例如，在每個所述第一級器件上，可將所述第一級第一對準焊接部分佈形成在第一級第二表面上靠近邊緣的區域中，以便不影響後續工藝和產品應用。
可選地，所述第一級器件還設有用於垂直互連的至少一個貫通電極。例如，對於所述第一級半導體器件，所述貫通電極為矽通孔(TSV)。又例如，對於所述轉接板，所述貫通電極為TSV或玻璃通孔(TGV)。又例如，對於所述基板，所述貫通電極為鍍通孔(PTH)或過孔(via)。可以理解，此時，所述第一級器件在與所述第一級第一表面相對的第一級第二表面上還可形成有另外的互連端子(例如，所述第一級第一對準焊接部也可作為其至少一部分)，而且所述至少一個貫通電極的一端分別與所述多個第一級互連焊盤中的至少一部分電連接且所述至少一個貫通電極的另一端分別與該另外的互連端子電連接。
在一些實施例中，所述第二級器件為第二級半導體器件。當所述第二級器件為第二級半導體器件時，在所述第二級半導體器件的有源表面上形成有所述多個第二級互連端子和所述多個第二級第一對準焊接部。在另一些實施例中，所述第二級器件為互連板。作為示例，所述互連板為基板(substrate)(諸如封裝基板)或轉接板(interposer)。例如，所述轉接板提供水準方向和/或垂直方向的互連。
作為示意性實施例，所述至少一個第一級器件和所述至少一個第二級器件中的至少一者包括至少一個半導體器件。
在一些實施例中，所述第二級第一對準焊接部為第二級對準焊接凸點或第二級對準焊盤。作為示例，所述第二級對準焊接凸點可採用本領域已知的凸點製作工藝(例如，電鍍法、植球法、範本印刷法、蒸發/濺射法等)預先製作在 第二級器件上。作為示例，所述第二級對準焊盤可採用沉積(例如金屬層)-光刻-蝕刻工藝預先製作在第二級器件上。
應當理解，可根據具體工藝條件或實際需求(例如，所述第一級器件和所述第二級器件的尺寸或形狀、所述第一級器件和所述第二級器件的放置間距、封裝尺寸或形狀等)適當地選擇所述第二級第一對準焊接部的具體體積、尺寸、幾何形狀、成分、分佈、位置和數量，且本申請對此不作特別限定。例如，對於多個第二級器件，不管功能、尺寸或形狀彼此是否相同，所述第二級第一對準焊接部均可形成為基本相同的體積、尺寸、幾何形狀或成分，以便降低後續工藝複雜度並提高封裝效率。又例如，對於功能、尺寸或形狀不同的多個第二級器件，所述第二級第一對準焊接部可形成為不同的體積、尺寸、幾何形狀或成分，以便可在後續焊接後形成不同的焊點高度，以實現特定功能或滿足特定要求。又例如，每個所述第二級器件上可形成有至少三個基本規則地分佈的所述第二級第一對準焊接部，以便使得第二級器件的第二級第一表面能夠通過後述焊接形成的第二級對準焊點牢固穩定地保持在基本平行於載板的平面內。又例如，在每個所述第二級器件上，可將所述第二級第一對準焊接部分佈形成在充分遠離所述第二級互連端子的邊緣上，以便不影響後續工藝和產品應用。
在一些實施例中，所述第二級互連端子是第二級互連凸點。作為示例，所述第二級互連凸點可採用本領域已知的凸點製作工藝(例如，電鍍法、植球法、範本印刷法、蒸發/濺射法等)預先製作在第二級器件的互連焊盤上。例如，所述第二級互連凸點可以是導電柱的形態。在替代性實施例中，所述第二級互連端子是第二級互連焊盤。可選地，所述第二級器件還設有用於垂直互連的至少一個貫通電極。例如，對於所述第二級半導體器件，所述貫通電極為矽通孔(TSV)。 又例如，對於所述轉接板，所述貫通電極為TSV或玻璃通孔(TGV)。又例如，對於所述基板，所述貫通電極為鍍通孔(PTH)或過孔(via)。可以理解，此時，所述第二級器件在與所述第二級第一表面相對的第二級第二表面上還可形成有另外的互連端子，而且所述至少一個貫通電極的一端分別與所述多個第二級互連端子中的至少一部分電連接且所述至少一個貫通電極的另一端分別與該另外的互連端子電連接。
在一些實施例中，在所述載板上形成有所述開口，使得所述開口與所述第一級第二對準焊接部間隔開。作為示例，所述開口設在所述至少一個第一級器件在所述載板上的目標位置所限定的區域外。例如，存在多個第一級器件的情況下，所述開口設在多個第一級器件的目標位置之間的區域。在一些實施例中，在所述夾板上形成有所述開口，使得在所述夾板貼附在所述至少一個第一級器件的所述第一級第一表面上時所述開口與所述第一級第一表面間隔開。在一些實施例中，在所述載板和所述夾板上均形成有所述開口。應當理解，可根據後續塑封相關的工藝條件或實際需求(例如，塑封材料)適當選擇所述開口的尺寸、幾何形狀、數量或分佈，且只要能夠有效地進行注塑以實現塑封目的，本申請對此不作特別限定。
作為示例性實施例，如圖4A所示，提供兩個第一級半導體器件410、410’、第二級半導體器件460、載板420和夾板430。兩個第一級半導體器件410、410’不相同，例如尺寸和/或功能不同。可以理解，儘管圖4A中出於方便說明的目的僅對第一級半導體器件410示出其相關部分的附圖標記且以下結合其進行了說明，但是該說明同樣適用於第一級半導體器件410’的相應類似部分。各第一級半導體器件410、410’在有源表面411上分佈形成有多個第一級互連焊盤 412，且在無源表面413上形成有多個第一級對準焊接凸點414。第二級半導體器件460在有源表面461上分佈形成有多個第二級互連凸點462和多個第二級第一對準焊接凸點464。載板420的一表面上按與各第一級半導體器件410、410’上的第一級對準焊接凸點414相同的排布(或相對位置關係)形成有分別對應的多個第一級對準焊盤424。載板420上與第一級半導體器件410、410’對應的目標位置之間的區域中貫穿形成有用於注塑的開口428。可選地，除了第一級半導體器件和第二級半導體器件之外，還可以類似的結構提供無源器件。例如，如圖4A所示的附圖標記410’可被替代為無源器件。
S320：將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準。
在一些實施例中，所述“基本對準”包括所述第一級第一對準焊接部與所述第一級第二對準焊接部分別彼此接觸，但未在垂直於所述第一級第二表面的方向上精確對中。本文中的“對中”通常表示所述第一級第一對準焊接部與所述第一級第二對準焊接部的中心在垂直於所述第一級第二表面的方向上對齊。需要說明的是，所述第一級第一對準焊接部與所述第一級第二對準焊接部的“基本對準”表示至少存在所述第一級第一對準焊接部與所述第一級第二對準焊接部之間的接觸以致於能夠如下文所述借助於焊接過程中處於至少部分熔融的狀態的第一級對準焊點的最小表面能原理進行自對準的程度，因此“基本對準”包括未精確對中但至少有物理接觸的狀態，但也可以不排除精確對中的狀態。
應當理解，在步驟S320中將第一級器件放置在載板上時，第一級器件的第一級第二表面面向載板(即，形成有第一級第一對準焊接部的表面)，第一級器件的第一級第一表面背向載板。
作為示例性實施例，如圖4B所示，將第一級半導體器件410、410’放置在載板420上，使得第一級對準焊接凸點414與對應的第一級對準焊盤424相接觸。此時，第一級對準焊接凸點414與第一級對準焊盤424未對中，即第一級對準焊接凸點414的垂直中心線L1和第一級對準焊盤424的垂直中心線L2不重合。
S330：通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板。
需要說明的是，“精確對準”表示所述第一級器件在所述載板上的實際位置與目標位置之間的偏差在本領域的容差範圍內的狀態。應當理解，所述精確對準是利用焊接第一級第一對準焊接部和第一級第二對準焊接部而成的焊點在焊接過程中的至少部分熔融的狀態下呈現的最小表面能原理來實現的。具體地，當第一級第一對準焊接部和第一級第二對準焊接部彼此接觸但未在垂直於第一級器件的第一級第二表面或載板的方向上精確對中時，在焊接過程中，所述第一級第一對準焊接部和所述第一級第二對準焊接部中作為第一級對準焊接凸點的一方至少部分熔融並浸潤作為第一級對準焊盤或另一第一級對準焊接凸點的另一方，或所述第一級第一對準焊接部和所述第一級第二對準焊接部均作為第一級對準焊接凸點至少部分熔融，由此形成處於至少部分熔融的狀態的第一級對準焊點，此時基於最小表面能原理，處於至少部分熔融的狀態的第一級對準焊點會趨於變形移動以使所述第一級第一對準焊接部和所述第一級第二對準焊接部接近對中狀態，從而帶動相對於載板較輕的第一級器件以精確對準至載板上的目標位置。
應當理解，在焊接所述第一級第一對準焊接部與所述第一級第二對準焊接部之後，由於由此形成的第一級對準焊點本身的高度(在垂直於所述第一級器件的第一級第二表面或所述載板的方向上)，所述第一級器件的第一級第二表面和所述載板相隔開以在它們之間形成一定的空間。
在一些實施例中，所述第一級對準焊接凸點由焊錫製成，且所述焊接可採用本領域已知的各種熔融焊錫的焊接方式，包括但不限於回流焊、鐳射焊、高頻焊接、紅外焊接等。作為示例，可以使用助焊劑或焊糊進行焊接。
作為示例性實施例，如圖4C所示，將第一級對準焊接凸點414和第一級對準焊盤424進行焊接以形成第一級對準焊點416。在焊接過程中，處於熔融態的第一級對準焊接凸點414會浸潤第一級對準焊盤424，並基於自身的最小表面能原理而與第一級對準焊盤424進行自對準(即，第一級對準焊接凸點414的垂直中心線L1和第一級對準焊盤424的垂直中心線L2重合)，使得帶動第一級半導體器件410、410’實現在載板420上的精確對準。在完成焊接後，第一級半導體器件410、410’的無源表面413與載板420相隔開以形成空間。
在一些實施例中，在S330後，還包括S331：將所述第一級器件與所述載板作為整體進行翻轉，使得所述第一級器件的所述第一級第一表面向下，並再次使所述第一級對準焊點至少部分熔融後進行降溫以使所述第一級對準焊點凝固。應當理解，此時再次至少部分熔融的所述第一級對準焊點因所述第一級器件的重量而適度拉長，由此可進一步改善自對準精度。需要說明的是，由於第一級對準焊點在至少部分熔融的狀態下的表面能，第一級器件將不會因自身重量而從載板脫落。作為替代性實施例，在S310中，在所述多個第一級第一對準焊接部和/或第一級第二對準焊接部上預先塗有黏性助焊劑，且S330包括S330’：在 進行所述焊接之前，將所述第一級器件與所述載板作為整體進行翻轉，以使得所述第一級器件的所述第一級第一表面向下。應當理解，此時在翻轉後，焊接過程中至少部分熔融的所述第一級對準焊點因所述第一級器件的重量而適度拉長，由此可進一步改善自對準精度。需要說明的是，由於黏性助焊劑將第一級器件與載板黏連，第一級器件在翻轉後將不會因自身重量而從載板脫落。應當理解，在下文所述的S340之前，還可根據需要將所述第一級器件與所述載板作為整體再次進行翻轉。
在一些實施例中，當所述第一級器件為多個時，S330包括S330”：在所述第一級器件與所述載板形成精確對準且所述第一級對準焊點仍處於至少部分熔融的狀態時，利用壓平板(leveling plate)對所述多個第一級器件的第一級第一表面進行壓平處理，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面內。作為示例，S330”包括：在所述多個第一級器件的第一級第一表面上方放置所述壓平板；朝向所述載板按壓所述壓平板，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面內；在保持按壓的同時，進行降溫以使所述第一級對準焊點基本凝固；以及移除所述壓平板。作為替代性實施例，當所述第一級器件為多個時，在S330之後還包括S332：再次使所述第一級對準焊點至少部分熔融後，利用壓平板對所述多個第一級器件的第一級第一表面進行壓平處理，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面內。作為示例，所述S332包括：再次使所述第一級對準焊點至少部分熔融；在所述多個第一級器件的第一級第一表面上方放置所述壓平板；朝向所述載板按壓所述壓平板，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面 內；在保持按壓的同時，進行降溫以使所述第一級對準焊點基本凝固；以及移除所述壓平板。可以理解，由於保持按壓直至第一級對準焊點基本凝固後才移除壓平板，因此能夠防止熔融態焊點的表面能重新使第一級器件恢復壓平前的原始高度。
作為示例性實施例，如圖4D所示，通過加熱再次使第一級對準焊點416處於至少部分熔融的狀態後，在第一級半導體器件410、410’的有源表面411上放置壓平板P並按壓(即朝向載板420)壓平板P以進行壓平處理，使得第一級半導體器件410、410’的有源表面處於與載板420平行的同一平面內。隨後，在保持按壓的同時進行降溫以使第一級對準焊點416凝固，然後移除壓平板P。
由此，能夠使得所有第一級器件的第一級第一表面均精確齊平且處於同一高度上。應當理解，需要在壓平板上施加適當壓力，使得處於至少部分熔融的狀態的第一級對準焊點適當變形且由此導致的壓平板的垂直(相對於第一級器件的第一級第一表面或載板)位移適當，以防止第一級器件受損。作為示例，在所述載板的第一級第二對準焊接部周邊預先形成有焊錫阱(solder trap)，由此能夠在按壓過程中防止多餘熔融焊錫的不受控制的隨意流動。
在一些實施例中，將上述利用壓平板的壓平處理與上述翻轉後的焊接處理或再次熔融處理結合。作為示例，在S330中執行S330’後執行S330”，或在執行包括S330’的S330後執行S332，或在執行包括S330”的S330後執行S331，或在執行S331時執行S332。
S340：通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體。
應當理解，通過所述注塑，不僅所述第一級器件的側面被包覆，所述第一級器件的第一級第二表面與所述載板之間的空間也被填充以包覆。可以理解，所述第一級第一表面基本平坦，因此所述夾板與所述第一級第一表面基本緊貼，因而通過所述注塑，所述第一級器件的包括所述第一級互連焊盤在內的第一級第一表面不會被包覆。
應當理解，所述注塑是通過根據S310形成在所述載板上和/或所述夾板上的開口進行的。
在一些實施例中，S330包括S330’’’：在所述至少一個第一級器件的所述第一級第一表面上貼附所述夾板。作為示例，在S330中執行S330”之前執行S330’’’。在另一些實施例中，在S330和S340之間還包括S333：在所述至少一個第一級器件的所述第一級第一表面上貼附所述夾板。作為示例，在S332之前執行S333。作為另一示例，在S332之後執行S333。作為又一示例，在包含S330”的S330之後執行S333。在又一些實施例中，在S330”或S332中進行壓平處理後保留所述壓平板作為所述夾板。由此，通過將壓平板複用為夾板，能夠減少工藝所需材料且簡化整套工藝流程。作為示例，S330包括：在所述多個第一級器件與所述載板形成精確對準但所述多個第一級對準焊點仍處於至少部分熔融的狀態時，利用所述夾板作為壓平板對所述多個第一級器件的所述第一級第一表面進行壓平處理，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面內，直至所述第一級對準焊點基本凝固。作為另一示例，在S330和S340之間還包括：再次使所述第一級對準焊點至少部分熔融後，利用所述夾板作為壓平板對所述多個第一級器件的所述第一 級第一表面進行壓平處理，使得所述多個第一級器件的所述第一級第一表面基本位於與所述載板平行的同一平面內，直至所述第一級對準焊點基本凝固。
在一些實施例中，所述夾板是由玻璃、陶瓷、金屬、有機高分子材料或矽晶圓或上述兩種甚至多種材料的組合製成。
在一些實施例中，採用樹脂類材料(例如，環氧樹脂)的模塑化合物進行塑封。
作為示例性實施例，如圖4E所示，在第一級半導體器件410、410’的有源表面412上貼附夾板430後，如圖4F所示，通超載板420的開口428進行注塑，由此在載板420和夾板430之間形成包覆第一級半導體器件410、410’的塑封體440。
S350：移除所述夾板以使所述第一級第一表面曝露。
在一些實施例中，在一些實施例中，通過剝離、蝕刻、燒蝕、研磨等本領域已知工藝移除所述夾板。
作為示例性實施例，如圖4G所示，通過移除夾板430，塑封體440曝露第一級半導體器件410、410’的有源表面411，即曝露第一級互連焊盤412。
S360：在所述塑封體的曝露所述第一級第一表面的一側上依次形成互連層和與所述多個第二級互連端子分別對應的多個轉接端子，使得所述多個第一級互連焊盤中的至少一部分通過所述互連層分別電連接至所述多個轉接端子，且在所述互連層上還形成與所述多個第二級第一對準焊接部分別對應的多個第二級第二對準焊接部，從而形成第一級元件。
在一些實施例中，所述互連層包括重佈線層(RDL)，從而實現所述第一級互連焊盤與所述轉接端子的導電路徑。應當理解，所述互連層還包含用於實現各導電路徑之間電絕緣的絕緣層，而絕緣層的具體數量和材料可根據具體工藝條件或需要適當地選擇，本申請對此不作特別限定。
在一些實施例中，所述第二級第一對準焊接部和所述第二級第二對準焊接部中的任一者為第二級對準焊接凸點，且另一者為與所述第二級對準焊接凸點對應的第二級對準焊盤。在另一些實施例中，所述第二級第一對準焊接部和所述第二級第二對準焊接部均為第二級對準焊接凸點且二者熔點可以相同，也可以不同。作為示例，作為所述第二級第二對準焊接部，所述第二級對準焊接凸點可採用本領域已知的凸點製作工藝(例如，電鍍法、植球法、範本印刷法、蒸發/濺射法等)。作為示例，作為所述第二級第二對準焊接部，所述第二級對準焊盤可採用沉積(例如金屬層)-光刻-蝕刻工藝。應當理解，所述第二級第一對準焊接部和所述第二級第二對準焊接部只要能夠焊接彼此以用於對準目的，也可以採用任何其他結構或形態。
在一些實施例中，所述第二級第二對準焊接部在體積、尺寸、幾何形狀、成分、分佈、位置和數量等方面與所述第二級第一對準焊接部彼此對應，使得能夠通過焊接彼此來使所述第二級器件在所述第一級元件上精確地對準至相應的目標位置。
應當理解，可根據具體工藝條件或實際需求(例如，所述第一級器件和所述第二級器件的尺寸或形狀、所述第一級器件和所述第二級器件的放置間距、封裝尺寸或形狀等)適當地選擇所述第二級第二對準焊接部的具體體積、 尺寸、幾何形狀、成分、分佈、位置和數量，且本申請對此不作特別限定。例如，所述第一級元件上的所述第二級第二對準焊接部均可形成為基本相同的體積、尺寸、幾何形狀或成分，以便降低後續工藝複雜度並提高封裝效率。又例如，對於功能、尺寸或形狀不同的多個第二級器件，所述第二級第二對準焊接部可形成為不同的體積、尺寸、幾何形狀或成分，以便可在後續焊接後形成不同的焊點高度，以實現特定功能或滿足特定要求。
在一些實施例中，所述第二級互連端子是第二級互連凸點，且所述轉接端子是轉接凸點或轉接焊盤。在另一些實施例中，所述第二級互連端子是第二級互連焊盤，且所述轉接端子是轉接凸點。作為示例，轉接凸點的製作可採用本領域已知的凸點製作工藝(例如，電鍍法、植球法、範本印刷法、蒸發/濺射法等)，轉接焊盤的製作可採用本領域已知的沉積(例如金屬層)-光刻-蝕刻工藝，本申請對此不作特別限定。
在一些實施例中，所述轉接端子在體積、尺寸、幾何形狀、成分、分佈、位置和數量等方面與所述第二級互連端子彼此對應，使得在所述第二級器件在所述第一級元件上精確地對準至相應的目標位置時能夠使所述轉接端子與所述第二級互連端子精確地對中以便進行後述的所述第二級器件與所述第一級元件之間的堆疊互連。
應當理解，在垂直於所述第二級器件的第二級第一表面(或所述第一級元件的互連層)的方向上，所述第二級互連端子和所述轉接端子的高度之和充分小於所述第二級第一對準焊接部和所述第二級第二對準焊接部的高度之和，使得所述第二級互連端子和所述轉接端子在所述第二級第一對準焊接部和 所述第二級第二對準焊接部後續形成第二級對準焊點後也彼此間隔開，以免影響所述第二級第一對準焊接部和所述第二級第二對準焊接部的後續焊接，且防止所述第二級互連端子和所述轉接端子在所述第二級第一對準焊接部和所述第二級第二對準焊接部的後續焊接時彼此抵靠按壓而受損。
作為示例性實施例，如圖4H所示，在塑封體440的曝露第一級半導體器件410、410’的有源表面411(包括第一級互連焊盤412)的一側自下而上先形成重佈線層(RDL)跡線458，然後形成與第二級半導體器件460的第二級互連凸點462分別對應的轉接焊盤452，以形成第一級互連焊盤412到相應轉接焊盤452的導電路徑。在此過程中，尤其是在形成RDL跡線458和/或轉接焊盤452時，還形成介電層455以實現導電路徑之間的電絕緣。另外，還在介電層455上形成與多個第二級對準焊接凸點464分別對應的多個第二級對準焊盤454。由此，形成第一級半導體元件450。
在一些實施例中，在所述互連層上還形成外部互連端子，使得所述多個第一級互連焊盤中的一部分通過所述互連層電連接至所述外部互連端子。作為示例，通過前述RDL實現它們之間的導電路徑。應當理解，此時在所述多個第一級互連焊盤中，電連接至所述轉接端子的第一級互連焊盤與電連接至所述外部互連端子的第一級互連焊盤可以彼此獨立，也可以至少部分重疊(即同時與轉接端子和外部互連端子電連接)。可以理解，所述外部互連端子用於將最終封裝體(即第一級器件和第二級器件的集成封裝體)與另一級器件(例如，半導體器件、互連板或PCB板)的互連。因此，可應用於第二級器件沒有貫通電極(諸如，TSV、TGV、PTH或via)的場景，但也不排除應用於第二 級器件設有貫通電極的場景。例如，所述外部互連端子可以與前述形成在第二級器件的第二表面上的另外的互連端子一起(為了便於區分，以下分別稱為“第一外連端子”和“第二外連端子”)提供與另一級器件的互連，應當理解，此時第一外連端子需要足夠高(例如當第一外連端子端子採用焊球的形態時，焊球尺寸較大)，使得如後述在第二級器件對準固定至第一級元件後，第一外連端子與第二外連端子基本處於同一平行面(即相對於第一級元件)內，以便實現與另一級器件的互連。作為示例，外部互連端子分佈形成以與所述第二級第二對準焊接部充分間隔開，使得在所述多個第二級器件精確對準至所述第一級元件後，不由所述多個第二級器件在所述互連層上的垂直投影覆蓋，以便不影響後續第二級器件在互連層上的堆疊。
作為示例性實施例，如圖4H’所示，在圖4H的基礎上，進一步形成外部互連端子456，使得充分遠離第二級對準焊盤454，且通過RDL跡線形成與部分第一級互連焊盤412的導電路徑。
S370：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述多個第二級第二對準焊接部基本對準。
此處的“基本對準”可選擇性地參考前述關於S320中的所述第一級第一對準焊接部與所述第一級第二對準焊接部之間的“基本對準”的說明，因此在此不再贅述。
應當理解，在步驟S370中將第二級器件放置在第一級元件上時，第二級器件的第二級第一表面面向第一級元件(即，形成有第二級第二對準焊接部的表面)。
作為示例性實施例，如圖4I所示，將第二級器件460放置在第一級半導體元件450上，使得第二級對準焊接凸點464與對應的第二級對準焊盤454相接觸。此時，第二級對準焊接凸點464與第二級對準焊盤454未對中。
S380：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點。
此處的“通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件”可選擇性地參考前述關於S330的說明，因此在此不再贅述。
應當理解，在焊接所述第二級第一對準焊接部與所述第二級第二對準焊接部之後，由於由此形成的第二級對準焊點本身的高度(在垂直於所述第二級器件的第二級第一表面的方向上)，所述第二級器件的第二級第一表面(包括第二級互連端子)和所述第一級元件相隔開以在它們之間形成一定的空間。
在一些實施例中，所述第二級對準焊接凸點由焊錫製成，且所述焊接可採用本領域已知的各種熔融焊錫的焊接方式，包括但不限於回流焊、鐳射焊、高頻焊接、紅外焊接等。作為示例，可以使用助焊劑或焊糊進行焊接。
在一些實施例中，在S380中，在所述至少一個第二級器件與所述第一級元件形成精確對準且所述多個第二級對準焊點仍處於至少部分熔融的狀態時，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述轉接端子分別接合。在另一些實施例中，在S380中，在所述至少一個第二級器件精確對準並固定至所述第一級元件後，使所述第二級對準焊點再次至少部分熔融，且在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述轉接端子分別接合。
在一些實施例中，所述第二級互連凸點和/或所述轉接凸點由焊錫製成，且在S380中將所述多個第二級互連端子和所述轉接端子焊接以形成互連焊點。在一些實施例中，所述第二級互連凸點和/或所述轉接凸點不包含焊錫，且在S380中對所述多個第二級互連端子和所述轉接端子進行熱壓綁定(TCB)。
作為示例性實施例，如圖4J所示，將第二級對準焊接凸點464和第二級對準焊盤454進行焊接以形成第二級對準焊點466。在焊接過程中，處於熔融態的第二級對準焊接凸點464會浸潤第二級對準焊盤454，並基於自身的最小表面能原理而與第二級對準焊盤454進行自對準，使得帶動第二級器件460實現在第一級半導體元件450上的精確對準。在完成焊接後，第二級器件460的有源表面與第一級半導體元件450相隔開以形成空間。然後，如圖4K所示，進行加熱的同時將第二級器件460和第一級半導體元件450朝向彼此按壓。此時，第二級對準焊點466再次至少部分熔融且進一步被壓扁，而且第二 級互連凸點462(也處於至少部分熔融的狀態)隨之與轉接焊盤452形成接觸並形成第二級互連焊點468。
在一些實施例中，還包括：整體翻轉後使至少部分熔融的狀態下的第二級對準焊點利用第二級器件的重量而進一步改善自對準精度。作為示例，可選擇性參考前述的S331或S330’。
S390：解除所述按壓。
在一些實施例中，在所述第二級對準焊點和/或所述互連接合點至少部分凝固以使所述至少一個第二級器件固定至所述第一級元件後，解除所述按壓。應當理解，所述第二級對準焊點和/或所述互連接合點至少部分凝固以使所述至少一個第二級器件固定至所述第一級元件所需的時間是根據理論和經驗可預估的或通過在先實驗可測的，且可選擇在經過該時間後解除按壓。
在一些實施例中，當所述載板不具有互連結構或產品功能時，封裝方法還包括：移除所述載板。作為示例，在S340至S390的任一步驟中或任兩個步驟之間，移除所述載板。
在一些實施例中，通過剝離、蝕刻、燒蝕、研磨等本領域已知工藝移除所述載板。作為示例，在採用剝離工藝時，可對所述載板與所述第一級器件之間的焊接(即對所述第一級對準焊點)進行解焊，以便於從所述塑封體剝離所述載板。
在一些實施例中，在移除所述載板時或在移除所述載板後，還移除部分或全部第一級對準焊點。作為示例，可通過解焊、蝕刻、燒蝕或研磨等本領域已知工藝移除部分或全部第一級對準焊點。在一些實施例中，保留部分或全 部第一級對準焊點作為最終半導體元件(即最終封裝體)的一部分，用於電連接(例如電源和接地)、散熱、機械結構等。
在一些實施例中，在移除所述載板之後還包括：對所述塑封體的移除了載板的表面進行減薄(例如研磨、蝕刻或燒蝕等)。作為示例，減薄以去除所述第一級器件的第一級第二表面側的塑封體的一部分(包含所殘留的第一級對準焊點的一部分)，或減薄至所述第一級器件的第一級第二表面，或者所減薄的部分包含所述第一級器件的第一級第二表面一側的一部分。應當理解，通過該減薄過程同樣去除所述載板被移除之後所殘留的第一級對準焊點。由此，能夠進一步減小最終半導體元件的厚度。
作為示例性實施例，如圖4L所示，解除加熱直到第二級對準焊點466和第二級互連焊點468基本凝固後，解除按壓。然後，通過對第一級對準焊點416的解焊來移除載板420(以及第一級對準焊盤)，由此形成半導體元件400。
應當理解，由於第二級對準焊點和/或互連接合點本身的高度，在第二級器件和第一級元件之間形成有一定空間。在一些實施例中，還包括：對所述第二級器件和所述第一級元件之間形成的空間進行底填充。
在一些實施例中，將無源器件與所述至少第一級器件一起以與上述實施例基本相同的方法封裝成第一級元件。
在一些實施例中，在S390之後還包括：進行切割。
應當理解，可根據封裝規格執行切割工藝以製作獨立的半導體元件，或不執行切割工藝。
基於類似的發明構思，本申請還提供根據另一實施方式的封裝方法，與前述根據如圖3所示的實施方式的封裝方法相比，其主要區別在於：對第一級器件的第一級互連焊盤不進行扇出(即不形成互連層)，而是直接進行第一級器件的第一級互連焊盤與第二級器件的第二級互連端子(僅互連凸點、或互連凸點與第二級第一對準焊接部的組合)之間的互連。因此，為了避免不必要地混淆發明構思，在下文中對根據該實施方式的封裝方法的說明中將省略關於與如圖3所示的實施方式相比基本相同或無實質性改變的部分的說明，對此可參見前述針對如圖3所示的實施方式的相應說明。
圖5示出根據本申請另一實施方式的封裝方法的流程圖。如圖5所示，所述封裝方法包括如下步驟：
S410：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部；所述至少一個第二級器件在第二級第一表面上形成有多個第二級互連凸點和多個第二級第一對準焊接部，其中所述多個第二級互連凸點與所述多個第一級互連焊盤中的至少一部分分別對應；所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部；且所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口。
應當理解，為了直接進行所述至少一個第一級器件的所述多個第一級互連焊盤中的至少一部分與所述至少一個第二級器件的所述多個第二級互連凸點之間的互連，所述多個第一級互連焊盤中的至少一部分需要在體積、尺寸、 幾何形狀、成分、分佈、位置和數量等方面與所述多個第二級互連凸點彼此對應，使得在所述至少一個第二級器件在所述第一級元件上精確地對準至相應的目標位置時能夠使所述多個第一級互連焊盤中的至少一部分與所述多個第二級互連凸點精確地對中以便進行後述的所述至少一個第二級器件與所述第一級元件之間的堆疊互連。
在一些實施例中，所述多個第二級互連凸點與所述多個第一級互連焊盤分別對應。在替代性實施例中，所述多個第二級互連凸點和所述多個第二級第一對準焊接部一起作為所述至少一個第二級器件的所述第二級第一表面上的多個第二級互連端子，且與所述多個第一級互連焊盤分別對應。
作為示例性實施例，如圖6A所示，提供兩個第一級半導體器件510、510’、第二級半導體器件560、載板520和夾板530。兩個第一級半導體器件510、510’不相同，例如尺寸和/或功能不同。可以理解，儘管圖6A中出於方便說明的目的僅對第一級半導體器件510示出其相關部分的附圖標記且以下結合其進行了說明，但是該說明同樣適用於第一級半導體器件510’的相應類似部分。各第一級半導體器件510、510’在有源表面511上分佈形成有多個第一級互連焊盤512，且在無源表面513上形成有多個第一級對準焊接凸點514。第二級半導體器件560在有源表面561上分佈形成有多個第二級互連凸點562和多個第二級第一對準焊接凸點564，作為與第一級互連焊盤512分別對應的互連端子，且第二級半導體器件560還設有分別與第二級第一對準焊接凸點564和部分第二級互連凸點562電連接的TSV 565。載板520的一表面上按與各第一級半導體器件510、510’上的第一級對準焊接凸點514相同的排布(或 相對位置關係)形成有分別對應的多個第一級對準焊盤524。夾板530上與第一級半導體器件510、510’對應的目標位置之間的區域中貫穿形成有用於注塑的開口538。可選地，除了第一級半導體器件和第二級半導體器件之外，還可以類似的結構提供無源器件。例如，如圖6A所示的附圖標記510’可被替代為無源器件。
S420至S440：分別與前述的S320至S340基本相同。
S450：移除所述夾板以使所述第一級第一表面曝露，從而形成第一級元件。
作為示例性實施例，如圖6B所示，通過移除夾板530，塑封體540曝露第一級半導體器件510、510’的有源表面511，即曝露第一級互連焊盤512，由此形成第一級半導體元件550。
S460：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述第一級元件上的多個第二級第二對準焊接部基本對準，其中所述多個第二級第二對準焊接部預先形成在所述第一級元件的曝露所述第一級第一表面的一側上且與所述多個第二級第一對準焊接部分別對應。
在一些實施例中，當所述多個第二級互連凸點與所述多個第一級互連焊盤分別對應時，在S450和S460之間還包括：在所述第一級元件的曝露所述第一級第一表面的一側上形成所述多個第二級第二對準焊接部。作為替代性實施例，所述多個第二級互連凸點與所述多個第一級互連焊盤分別對應且所述第二級第一對準焊接部具有對準焊接凸點的形態時，在所述S410中所述第一級 器件在所述第一級第一表面上還形成有具有對準焊盤的形態的所述多個第二級第二對準焊接部。
在一些實施例中，當所述多個第二級互連凸點和所述多個第二級第一對準焊接部一起作為所述至少一個第二級器件的所述第二級第一表面上的、與所述多個第一級互連焊盤分別對應的多個第二級互連端子且所述多個第二級第一對準焊接部具有對準焊接凸點的形態時，在S460中將所述多個第一級互連焊盤中與所述多個第二級第一對準焊接部分別對應的一部分作為所述多個第二級第二對準焊接部。作為替代性實施例，當所述多個第二級互連凸點和所述多個第二級第一對準焊接部一起作為所述至少一個第二級器件的所述第二級第一表面上的、與所述多個第一級互連焊盤分別對應的多個第二級互連端子時，在S450和S460之間還包括：在所述多個第一級互連焊盤中與所述多個第二級第一對準焊接部分別對應的一部分上分別形成具有對準焊接凸點的形態的所述多個第二級第二對準焊接部。
應當理解，在垂直於所述第二級器件的第二級第一表面(或所述第一級元件曝露所述曝露所述第一級第一表面的一側表面)的方向上，所述第一級互連焊盤和所述第二級互連凸點的高度之和充分小於所述第二級第一對準焊接部和所述第二級第二對準焊接部的高度之和，使得所述第一級互連焊盤和所述第二級互連凸點在所述第二級第一對準焊接部和所述第二級第二對準焊接部後續形成第二級對準焊點後也彼此間隔開。
作為示例性實施例，如圖6C所示，將第二級器件560放置在第一級半導體元件550上，使得第二級對準焊接凸點564與對應的第一級互連焊盤 512相接觸。此時，第二級對準焊接凸點564與對應的第一級互連焊盤512未對中。
S470：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點與對應的第一級互連焊盤分別接合以形成多個互連接合點。
在一些實施例中，在S470中，在所述至少一個第二級器件與所述第一級元件形成精確對準且所述多個第二級對準焊點仍處於至少部分熔融的狀態時，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合。在另一些實施例中，在S470中，在所述至少一個第二級器件精確對準並固定至所述第一級元件後，使所述第二級對準焊點再次至少部分熔融，且在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合。
在一些實施例中，所述第二級互連凸點由焊錫製成，且在S470中將所述多個第二級互連凸點和對應的第一級互連焊盤分別焊接以形成互連焊點。在一些實施例中，所述第二級互連凸點不包含焊錫，且在S470中對所述多個第二級互連凸點和對應的第一級互連焊盤進行熱壓綁定。
作為示例性實施例，如圖6D所示，將第二級對準焊接凸點564和對應的第一級互連焊盤512進行焊接以形成第二級對準焊點566。在焊接過程中，處於熔融態的第二級對準焊接凸點564會浸潤對應的第一級互連焊盤512，並基於自身的最小表面能原理而與對應的第一級互連焊盤512進行自對準，使得帶動第二級器件560實現在第一級半導體元件550上的精確對準。在完成焊接後，第二級器件560的有源表面與第一級半導體元件550相隔開以形成空間。然後，如圖6E所示，進行加熱的同時將第二級器件560和第一級半導體元件550朝向彼此按壓。此時，第二級對準焊點566再次至少部分熔融且進一步被壓扁，而且第二級互連凸點562(也處於至少部分熔融的狀態)隨之與第一級互連焊盤512形成接觸並形成第二級互連焊點568。
S480：與前述的S390基本相同。
顯然，本領域的技術人員可以對本申請的實施例進行各種變更和變型而不脫離本申請的構思和範圍。這樣，倘若本申請的這些變更和變型屬於本申請權利要求及其等同技術方案的範圍之內，則本申請的記載內容也意圖包含這些變更和變型在內。
S310:提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部，所述至少一個第二級器件在第二級第一表面形成有多個第二級互連端子和多個第二級第一對準焊接部，且所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部，所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口
S320:將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準
S330:通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板
S340:通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體
S350:移除所述夾板以使所述第一級第一表面曝露
S360:在所述塑封體的曝露所述第一級第一表面的一側上依次形成互連層和與所述多個第二級互連端子分別對應的多個轉接端子，使得所述多個第一級互連焊盤中的至少一部分通過所述互連層分別電連接至所述多個轉接端子，且在所述互連層上還形成與所述多個第二級第一對準焊接部分別對應的多個第二級第二對準焊接部，從而形成第一級元件
S370:將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述多個第二級第二對準焊接部基本對準
S380:通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點
S390:解除所述按壓

Claims (31)

  1. 一種半導體封裝方法，包括： S310：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部；所述至少一個第二級器件在第二級第一表面上形成有多個第二級互連端子和多個第二級第一對準焊接部；所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部；且所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口； S320：將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準； S330：通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板； S340：通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體； S350：移除所述夾板以使所述第一級第一表面曝露； S360：在所述塑封體的曝露所述第一級第一表面的一側上依次形成互連層和與所述多個第二級互連端子分別對應的多個轉接端子，使得所述多個第一級互連焊盤中的至少一部分通過所述互連層分別電連接至所述多個轉接端子，且在所述互連層上還形成與所述多個第二級第一對準焊接部分別對應的多個第二級第二對準焊接部，從而形成第一級元件； S370：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述多個第二級第二對準焊接部基本對準； S380：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點；以及 S390：解除所述按壓。
  2. 如請求項1所述的半導體封裝方法，其中，所述至少一個第一級器件和所述至少一個第二級器件中的至少一者包括半導體器件和互連板中的至少一者，所述互連板為轉接板或基板。
  3. 如請求項1所述的半導體封裝方法，其中，所述至少一個第一級器件和所述至少一個第二級器件中的至少一者還設有至少一個貫通電極。
  4. 如請求項1所述的半導體封裝方法，其中，所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部中的任一者具有對準焊接凸點的形態且另一者具有與所述對準焊接凸點對應的對準焊盤的形態，或者所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部均具有對準焊接凸點的形態；並且所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部中的任一者具有對準焊接凸點的形態且另一者具有與所述對準焊接凸點對應的對準焊盤的形態，或者所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部均具有對準焊接凸點的形態。
  5. 如請求項1所述的半導體封裝方法，其中，所述多個第二級互連端子和所述多個轉接端子中任一者具有互連凸點的形態且另一者具有互連焊盤的形態，或者所述多個第二級互連端子和所述多個轉接端子均具有互連凸點的形態。
  6. 如請求項1所述的半導體封裝方法，其中，在垂直於所述至少一個第二級器件的所述第二級第一表面的方向上，所述第二級互連端子和所述轉接端子的高度之和小於所述第二級第一對準焊接部和所述第二級第二對準焊接部的高度之和，使得所述第二級互連端子和所述轉接端子在所述S380中進行所述按壓之前彼此間隔開。
  7. 如請求項1所述的半導體封裝方法，其中，在所述S360中在所述互連層上還形成多個外部互連端子，使得所述多個第一級互連焊盤中的一部分通過所述互連層電連接至所述多個外部互連端子。
  8. 如請求項7所述的半導體封裝方法，其中，所述多個外部互連端子與所述第二級第二對準焊接部間隔開，使得在所述S380中所述多個第二級器件精確對準至所述第一級元件後，不由所述多個第二級器件在所述互連層上的垂直投影覆蓋。
  9. 如請求項1所述的半導體封裝方法，其中，在所述S380中，在所述至少一個第二級器件與所述第一級元件形成精確對準且所述多個第二級對準焊點仍處於至少部分熔融的狀態時，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合。
  10. 如請求項1所述的半導體封裝方法，其中，在所述S380中，在所述至少一個第二級器件精確對準並固定至所述第一級元件後，使所述第二級對準焊點再次至少部分熔融，且在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連端子和所述多個轉接端子分別接合。
  11. 如請求項5所述的半導體封裝方法，其中，所述互連凸點由焊錫製成且所述S380中的將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點包括：將所述多個第二級互連端子和所述多個轉接端子焊接以形成互連焊點。
  12. 如請求項5所述的半導體封裝方法，其中，所述互連凸點不包含焊錫且所述S380中的將所述多個第二級互連端子和所述多個轉接端子分別接合以形成多個互連接合點包括：對所述多個第二級互連端子和所述轉接端子進行熱壓綁定。
  13. 如請求項1所述的半導體封裝方法，其中，在所述多個第二級對準焊點和/或所述多個互連接合點至少部分凝固以使所述至少一個第二級器件固定至所述第一級元件後，解除所述按壓。
  14. 一種半導體封裝方法，包括： S410：提供至少一個第一級器件、至少一個第二級器件、載板和夾板，其中所述第一級器件在第一級第一表面上形成有多個第一級互連焊盤且在與所述第一級第一表面相對的第一級第二表面上形成有多個第一級第一對準焊接部；所述至少一個第二級器件在第二級第一表面上形成有多個第二級互連凸點和多個第二級第一對準焊接部，其中所述多個第二級互連凸點與所述多個第一級互連焊盤中的至少一部分分別對應；所述載板上形成有與所述多個第一級第一對準焊接部分別對應的多個第一級第二對準焊接部；且所述載板和所述夾板中的至少一者上貫穿形成有用於注塑的開口； S420：將所述至少一個第一級器件放置在所述載板上，使得所述多個第一級第一對準焊接部與所述多個第一級第二對準焊接部基本對準； S430：通過對所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部進行焊接來形成多個第一級對準焊點，使得所述至少一個第一級器件精確對準並固定至所述載板； S440：通過所述開口進行注塑以在所述載板和預先貼附在所述第一級第一表面上的所述夾板之間形成包覆所述至少一個第一級器件的塑封體； S450：移除所述夾板以使所述第一級第一表面曝露，從而形成第一級元件； S460：將所述至少一個第二級器件放置在所述第一級元件上，使得所述多個第二級第一對準焊接部與所述第一級元件上的多個第二級第二對準焊接部基本對準，其中所述多個第二級第二對準焊接部預先形成在所述第一級元件的曝露所述第一級第一表面的一側上且與所述多個第二級第一對準焊接部分別對應； S470：通過對所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部進行焊接來形成多個第二級對準焊點，使得所述至少一個第二級器件精確對準至所述第一級元件，且在所述多個第二級對準焊點至少部分熔融的狀態下，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合以形成多個互連接合點；以及 S480：解除所述按壓。
  15. 如請求項14所述的半導體封裝方法，其中，所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部中的任一者具有對準焊接凸點的形態且另一者具有與所述對準焊接凸點對應的對準焊盤的形態，或者所述多個第一級第一對準焊接部和所述多個第一級第二對準焊接部均具有對準焊接凸點的形態；並且所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部中的任一者具有對準焊接凸點的形態且另一者具有與所述對準焊接凸點對應的對準焊盤的形態，或者所述多個第二級第一對準焊接部和所述多個第二級第二對準焊接部均具有對準焊接凸點的形態。
  16. 如請求項14所述的半導體封裝方法，其中，所述多個第二級互連凸點與所述多個第一級互連焊盤分別對應。
  17. 如請求項14所述的半導體封裝方法，其中，所述多個第二級互連凸點和所述多個第二級第一對準焊接部一起作為所述至少一個第二級器件的所述第二級第一表面上的多個第二級互連端子，且與所述多個第一級互連焊盤分別對應。
  18. 如請求項16所述的半導體封裝方法，其中，在所述S450和所述S460之間還包括：在所述第一級元件的曝露第一級第一表面的一側上形成所述多個第二級第二對準焊接部。
  19. 如請求項16所述的半導體封裝方法，其中，所述第二級第一對準焊接部具有對準焊接凸點的形態，且在所述S410中所述第一級器件在所述第一級第一表面上還形成有具有對準焊盤的形態的所述多個第二級第二對準焊接部。
  20. 如請求項17所述的半導體封裝方法，其中，所述第二級第一對準焊接部具有對準焊接凸點的形態，且在所述S460中將所述多個第一級互連焊盤中與所述多個第二級第一對準焊接部分別對應的一部分作為所述多個第二級第二對準焊接部。
  21. 如請求項17所述的半導體封裝方法，其中，在所述S450和所述S460之間還包括：在所述多個第一級互連焊盤中與所述多個第二級第一對準焊接部分別對應的一部分上分別形成具有對準焊接凸點的形態的所述多個第二級第二對準焊接部。
  22. 如請求項14所述的半導體封裝方法，其中，所述至少一個第一級器件和所述至少一個第二級器件中至少一者包括半導體器件和互連板中的至少一者，所述互連板為轉接板或基板。
  23. 如請求項14所述的半導體封裝方法，其中，所述至少一個第一級器件和所述至少一個第二級器件中的至少一者還設有至少一個貫通電極。
  24. 如請求項14所述的半導體封裝方法，其中，在垂直於所述至少一個第二級器件的所述第二級第一表面的方向上，所述第一級互連焊盤和所述第二級互連凸點的高度之和小於所述第二級第一對準焊接部和所述第二級第二對準焊接部的高度之和，使得所述第一級互連焊盤和所述第二級互連凸點在所述S470中進行所述按壓之前彼此間隔開。
  25. 如請求項14所述的半導體封裝方法，其中，在所述S470中，在所述至少一個第二級器件與所述第一級元件形成精確對準且所述多個第二級對準焊點仍處於至少部分熔融的狀態時，在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合。
  26. 如請求項14所述的半導體封裝方法，其中，在所述S470中，在所述至少一個第二級器件精確對準並固定至所述第一級元件後，使所述第二級對準焊點再次至少部分熔融，且在將所述至少一個第二級器件和所述第一級元件朝向彼此按壓的同時將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合。
  27. 如請求項14所述的半導體封裝方法，其中，所述第二級互連凸點由焊錫製成且所述S470中的將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合以形成多個互連接合點包括：將所述多個第二級互連凸點和對應的第一級互連焊盤分別焊接以形成互連焊點。
  28. 如請求項14所述的半導體封裝方法，其中，所述第二級互連凸點不包含焊錫且所述S470中的將所述多個第二級互連凸點和對應的第一級互連焊盤分別接合以形成多個互連接合點包括：對所述多個第二級互連凸點和對應的第一級互連焊盤進行熱壓綁定。
  29. 如請求項14所述的半導體封裝方法，其中，在所述多個第二級對準焊點和/或所述多個互連接合點至少部分凝固以使所述至少一個第二級器件固定至所述第一級元件後，解除所述按壓。
  30. 一種半導體元件，所述半導體元件是通過如請求項1至29中任一項所述的半導體封裝方法進行封裝的。
  31. 一種電子設備，包含如請求項30所述的半導體元件。
TW111102528A 2021-02-01 2022-01-21 半導體封裝方法、半導體元件以及包含其的電子設備 TWI803162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110137354.0A CN112992699B (zh) 2021-02-01 2021-02-01 半导体封装方法、半导体组件以及包含其的电子设备
CN202110137354.0 2021-02-01

Publications (2)

Publication Number Publication Date
TW202232611A TW202232611A (zh) 2022-08-16
TWI803162B true TWI803162B (zh) 2023-05-21

Family

ID=76346002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102528A TWI803162B (zh) 2021-02-01 2022-01-21 半導體封裝方法、半導體元件以及包含其的電子設備

Country Status (3)

Country Link
KR (1) KR20220112173A (zh)
CN (1) CN112992699B (zh)
TW (1) TWI803162B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200321234A1 (en) * 2017-12-22 2020-10-08 Lc Square Co., Ltd. Transfer method using deformable film
US20200365547A1 (en) * 2018-02-09 2020-11-19 Huawei Technologies Co., Ltd. Semiconductor apparatus with high-stability bonding layer and production method thereof
TW202101635A (zh) * 2019-01-21 2021-01-01 日商新川股份有限公司 接合裝置
TW202103249A (zh) * 2019-03-01 2021-01-16 日商捷進科技有限公司 半導體製造裝置及半導體裝置的製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329503A (ja) * 1997-01-23 2007-12-20 Seiko Epson Corp フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP4555941B2 (ja) * 2004-02-23 2010-10-06 日立化成工業株式会社 位置決め固着方法、及び立体型多層基板の製造方法
US20090057866A1 (en) * 2007-08-27 2009-03-05 Chow Linda L W Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same
JP6395600B2 (ja) * 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
CN103915355B (zh) * 2013-12-05 2017-01-25 通富微电子股份有限公司 封装结构的形成方法
CN104505351A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构的制备方法
US10854552B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200321234A1 (en) * 2017-12-22 2020-10-08 Lc Square Co., Ltd. Transfer method using deformable film
US20200365547A1 (en) * 2018-02-09 2020-11-19 Huawei Technologies Co., Ltd. Semiconductor apparatus with high-stability bonding layer and production method thereof
TW202101635A (zh) * 2019-01-21 2021-01-01 日商新川股份有限公司 接合裝置
TW202103249A (zh) * 2019-03-01 2021-01-16 日商捷進科技有限公司 半導體製造裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
CN112992699A (zh) 2021-06-18
KR20220112173A (ko) 2022-08-10
CN112992699B (zh) 2024-03-22
TW202232611A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
KR20140130395A (ko) 반도체 디바이스 제조 방법
TW202038348A (zh) 天線整合式封裝結構及其製造方法
US20120049354A1 (en) Semiconductor device and method of forming the same
US9953958B2 (en) Electronic component device
TWI793933B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI792791B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI803162B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI821899B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220271002A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
TW202414627A (zh) 半導體封裝方法、半導體組件以及包含其的電子設備
US11955396B2 (en) Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
CN112420528B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US20220208708A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
TWI803127B (zh) 半導體元件組裝方法、半導體元件和電子設備
US20220230986A1 (en) Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
TW202230673A (zh) 半導體元件組裝方法、半導體元件和電子設備
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备