KR20030025481A - 플립칩 반도체패키지 및 그의 제조방법 - Google Patents

플립칩 반도체패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20030025481A
KR20030025481A KR1020010058528A KR20010058528A KR20030025481A KR 20030025481 A KR20030025481 A KR 20030025481A KR 1020010058528 A KR1020010058528 A KR 1020010058528A KR 20010058528 A KR20010058528 A KR 20010058528A KR 20030025481 A KR20030025481 A KR 20030025481A
Authority
KR
South Korea
Prior art keywords
flip chip
lead frame
lead
semiconductor package
package according
Prior art date
Application number
KR1020010058528A
Other languages
English (en)
Inventor
이재승
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020010058528A priority Critical patent/KR20030025481A/ko
Publication of KR20030025481A publication Critical patent/KR20030025481A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 본딩와이어(bonding wire)를 사용하지 않고 반도체칩 (chip)의 칩패드(pad)와 리드(lead)를 전기적으로 연결시키어 패키지몸체(package body)의 두께를 최소화할 수 있는 플립칩(flip-chip) 반도체패키지 및 그의 제조방법에 관해 개시한다.
개시된 본 발명의 플립칩 반도체패키지는 다수의 입/출력패드 및 입/출력패드에 안착되는 범프가 각각 형성된 반도체 칩; 상면에는 범프와 대응하는 부분에 범프패드가 형성되어 있고, 양끝단에는 리드가 안착되어 있으며, 리드와 범프패드가 회로패턴에 의해 연결되어 있는 리드프레임; 및 리드프레임과 반도체 칩을 몰딩시키는 몰딩체를 포함한다.

Description

플립칩 반도체패키지 및 그의 제조방법{flip-chip semiconductor package and method of manufacturing thereof}
본 발명은 반도체패키지(semiconductor package) 및 그의 제조방법에 관한 것으로, 보다 상세하게는 본딩와이어(bonding wire)를 사용하지 않고 반도체칩 (chip)의 칩패드(pad)와 리드(lead)를 전기적으로 연결시키어 패키지몸체(package body)의 두께를 최소화할 수 있는 플립칩(flip-chip) 반도체패키지 및 그의 제조방법에 관한 것이다.
일반적으로 반도체 패키지라 함은 각종 전자회로 및 배선이 적층되어 형성된 단일소자 및 집적회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 리드프레임(leadframe)이나 인쇄회로기판(PCB:PPrinted Circuit Board) 등을 이용해 메인보드(main board)로의 신호 입/출력 단자를 형성하고 봉지수단을 이용하여 몰딩(molding)한 것을 말한다.
근래에 들어 반도체 칩이 고집적화 및 고성능화되고, 전자제품이 소형화 및 고기능화됨에 따라 반도체패키지의 제조에서도 이를 수용하기 위하여 경박단소화되는 추세이다.
도 1은 종래 기술에 따른 패키지의 단면도이다.
종래 기술에 따른 반도체 패키지는, 도 1에 도시된 바와 같이, 다수의 칩패드(미도시)가 형성된 반도체 칩(100)과, 반도체 칩(100)이 안착되는 안착부가 형성된 리드프레임(111)과, 반도체칩(100)을 외부 회로에 전기적으로 연결시키는 리드(130)와, 칩패드와 리드(130)를 전기적으로 연결시키기 위한 본딩와이어(113)와, 반도체 칩(100) 및 본딩와이어(113)를 덮는 몰딩체(molding compound)(120)로 구성되어 있다.
상기 구성을 가진 종래 기술에 따른 반도체 패키지의 제조방법은, 먼저 리드프레임(111)의 안착부에 접착제(미도시) 등을 이용하여 반도체 칩(100)을 고정시킨 후, 와이어본딩(wire bonding) 공정에 의해 칩패드와 리드(130)를 전기적으로 연결시키는 골드(gold) 재질의 본딩와이어(113)를 형성한다.
이어서, 에폭시 등의 몰딩물질을 이용하여 반도체 칩(100) 및 본딩와이어 (113)를 덮는 몰딩체(120)를 성형한 후, 리드(130)를 절곡시키어 반도체 패키지 제조를 완료한다.
그러나, 종래에는 칩패드와 리드를 본딩와이어에 의해 연결시킨 구조를 가짐으로써, 개개의 칩패드에 본딩와이어를 연결시켜야 하므로 제조시간이 많이 소요되고, 본딩와이어의 연결거리(connection pass)가 매우 길어지기 때문에 와이어스위핑(wire-sweeping), 와이어 간의 단락, 와이어의 처짐 현상 등의 와이어 형상 불량 이 발생되고, 연결된 본딩와이어의 불규칙한 인접으로 인하여 인덕턴스가 증가하여 반도체 칩의 동작속도가 저하되었다.
또한, 종래의 기술에서는 본딩와이어를 사용함으로써 본딩와이어의 루프 (loop)에 의해 패키지몸체의 두께(약 1.00mm)가 증가하여 패키지의 실장 밀도 및 마더보드의 전기적 패턴의 설계 여유도를 떨어뜨리는 문제점이 있었다.
이에 본 발명은 상기 본딩와이어를 이용한 본딩기술의 문제를 해결하기 위해서 플립칩 기술을 도입하여 본딩와이어를 사용하지 않고 반도체 칩의 칩패드와 리드프레임을 전기적으로의 연결이 가능할 뿐만 아니라 패키지몸체의 두께를 최소화할 수 있는 반도체 패키지를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 플립칩 기술을 도입하여 본딩와이어를 사용하지 않고 반도체 칩의 칩패드와 리드프레임을 전기적으로의 연결이 가능할 뿐만 아니라 패키지몸체의 두께를 최소화할 수 있는 반도체 패키지의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 패키지의 단면도.
도 2는 본 발명의 제 1실시예에 따른 플립칩 반도체패키지의 단면도.
도 3은 본 발명의 제 1실시예에 따른 플립칩의 단면도.
도 4는 본 발명의 제 1실시예에 따른 리드 단면도.
도 5a는 본 발명의 제 1실시예에 따른 리드프레임의 평면도.
도 5b는 도 5a의 Ⅰ-Ⅱ절단선의 단면도.
도 6a 내지 도 6c는 본 발명의 제 1실시예에 따른 플립칩 반도체패키지의 제조과정을 보인 공정단면도.
도 7은 본 발명의 제 2실시예에 따른 플립칩 반도체패키지의 단면도.
도면의 주요부분에 대한 부호의 설명
200. 플립칩 202. 입/출력패드
204. 범프 210. 리드프레임
212. 접착층 214. 범프패드
216. 솔더페이스트 218. 회로패턴
220. 몰딩체 230. 리드
232. 도금층 250. 열처리
252. 프레스
상기 목적을 달성하기 위한 본 발명의 플립칩 반도체패키지는 다수의 입/출력패드 및 입/출력패드에 안착되는 범프가 각각 형성된 반도체 칩; 상면에는 범프와 대응하는 부분에 범프패드가 형성되어 있고, 양끝단에는 리드가 안착되어 있으며, 리드와 범프패드가 회로패턴에 의해 연결되어 있는 리드프레임; 및 리드프레임과 반도체 칩을 몰딩시키는 몰딩체를 포함한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 패키지의 제조방법은 다수의 입/출력패드 및 입/출력패드에 각각 형성된 범프를 가진 플립칩을 제공하는 단계; 회로패턴의 범프와 대응되는 부위에 범프패드가 형성된 리드프레임을 제공하는 단계; 리드프레임 상의 양끝단에 리드를 안착시키는 단계; 범프패드에 상기 범프를 본딩시키는 단계; 및 본딩된 상태의 플립칩 및 리드프레임을 덮는 몰딩체를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
플립칩(flip-chip)이란 반도체 칩 표면의 입/출력패드에 솔더(solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어나 리드 등을 사용하지 않은 상태에서 상기 범프(bump)가 아래로 향하도록(face down)하여 인쇄회로기판 또는 메인보드에 직접 본딩한 반도체 칩을 일컬으며, 상기와 같이 반도체 칩을 결합할 때 뒤집는다는 의미에서 플립칩이라고 부른다.
도 2는 본 발명의 제 1실시예에 따른 플립칩 반도체패키지의 단면도이다.
본 발명의 제 1실시예에 따른 플립칩 반도체 패키지는, 도 2에 도시된 바와 같이, 표면에 다수의 입/출력패드(202) 및 상기 입/출력패드(202)와 전기적으로 연결되는 범프(204)가 각각 형성된 플립칩(200)과, 상면의 범프(204)와 대응되는 부위에 범프패드(214)가 형성되고 양끝단에는 리드(230)가 안착되며, 상기 리드(230)와 범프패드(214)가 회로패턴(218)에 의해 연결되어 있는 리드프레임(210)과, 리드프레임(210)과 플립칩(200)을 덮어, 먼지, 습기, 전기적, 물리적 또는 기계적 부하 등의 각종 외부 환경으로부터 보호하기 위한 몰딩체(220)으로 구성된다.
상기 리드프레임(210) 상면 양끝단에는 리드(230)와의 접착력을 강화하기 위한 접착층(212)이 개재되어 있다.
상기 리드(230)는 리드프레임(210)과의 연결부위에 도금층(232)이 형성되어 있으며, 상기 도금층(232)으로는 TiN이 이용된다.
상기 리드프레임(210)의 회로패턴(218) 양끝단과 리드(230) 사이에는 리드프레임(210)과 리드(230)와의 전기적 연결을 위한 솔더페이스트(solder paste)(216)가 개재되어 있다.
도 3은 본 발명의 제 1실시예에 따른 플립칩의 단면도이고, 도 4는 본 발명의 제 1실시예에 따른 리드의 단면도이다.
또한, 도 5a는 본 발명의 제 1실시예에 따른 리드프레임의 평면도이고, 도 5b는 도 5a의 Ⅰ-Ⅱ절단선의 단면도이다.
상기 구성을 가진 본 발명의 제 1실시예에 따른 반도체 패키지의 제조에 앞서, 도 3에 도시된 바와 같이, 플립칩(200)의 입/출력패드(202)에 범프(204)를 본딩하고, 도 4에 도시된 바와 같이, 상기 리드(230)는 이 후의 리드프레임(210)과의 연결부위에 TiN 도금층(232)을 형성한다.
또한, 상기 리드프레임(210)은, 도 5a 및 도 5b에 도시된 바와 같이, 회로패턴(218)의 플립칩(200)의 범프(204)와 대응되는 부위에 각각의 범프패드(214)를 형성하고, 회로패턴(218)의 양끝부위에 범프패드(214)와 연결되는 솔더페이스트(216)를 도포한다.
도 6a 내지 도 6c는 본 발명의 제 1실시예에 따른 플립칩 반도체패키지의 제조과정을 보인 공정단면도이다.
본 발명의 제 1실시예에 따른 플립칩 반도체패키지의 제조방법, 도 6a에 도시된 바와 같이, 접착층(212)을 이용하여 상기 리드프레임(210)의 양끝부위에 리드(230)를 부착시킨다. 이때, 상기 부착 공정 시, 리드프레임(210)의 솔더페이스트(216)와 리드(230)의 도금층(232)이 서로 맞닿아 부착된 상태에 있다.
이어서, 도 6b에 도시된 바와 같이, 상기 리드(230)가 부착된 리드프레임 (210)의 범프패드(214) 상에 플립칩(200)의 범프(204)를 본딩시킨다.
이때, 상기 본딩 공정은 프레스(press)(252)에 의한 압착방식으로 진행되거나 솔더페이스트의 재질에 따라 열처리(250)에 의한 리플로우(reflow)방식과 프레스(press)(252)에 의한 압착방식을 연속적으로 진행시키어 본딩을 완료시킨다.
상기 열처리(250)에 의해 솔더페이스트(216)가 용융되어 리드프레임(210)의 회로패턴(218)과 리드(230)가 결합되어 전기적으로 연결된다.
그 다음, 도 6c에 도시된 바와 같이, 에폭시 등의 몰딩물질을 이용하여 리드프레임(210)과 플립칩(200)을 덮는 몰딩체(220)를 형성한다. 이때, 몰딩체(220)는 먼지, 습기, 전기적, 물리적 또는 기계적 부하 등의 각종 외부 환경으로부터 상기 리드프레임과 플립칩을 보호하는 역할을 한다.
이 후, 트림/성형(trim/form) 공정을 진행시키어 원하는 형상으로 리드(230)를 절곡시키고, 상기 절곡된 리드(230)에 TiN 도금층(미도시)을 형성하여 플립칩 반도체패키지 제조를 완료한다.
도 7은 본 발명의 제 2실시예에 따른 플립칩 반도체패키지의 단면도이다.
본 발명의 제 2실시예에 따른 플립칩 반도체패키지는, 도 7에 도시된 바와같이, 표면에 다수의 입/출력패드(302) 및 상기 입/출력패드(302)와 전기적으로 연결되는 범프(304)가 각각 형성된 플립칩(300)과, J자형으로 절곡된 리드(330)와, 상면의 범프(304)와 대응되는 부위에 범프패드(314)가 형성되고 양끝단에는 리드(330)가 안착되며, 상기 리드(330)와 범프패드(314)가 회로패턴(318)에 의해 연결되어 있는 리드프레임(310)과, 리드프레임(310)과 플립칩(300)을 덮으며, 하단에는 리드(330)의 끝단이 삽입되는 삽입홈(350)이 형성된 몰딩체(220)으로 구성된다.
상기 구성을 가진 본 발명의 제 2실시예에 따른 플립칩 반도체패키지의 제조는, 리드(330)를 'J'자형으로 절곡시키고, 몰딩체(320)의 하단에 삽입홈(350)을 형성하는 것 이외에 본 발명의 제 1실시예와 동일한 방법으로 진행된다.
이상에서와 같이, 본 발명에서는 플립칩 기술을 도입하여 본딩와이어를 사용하지 않고 반도체 칩의 칩패드와 리드프레임의 전기적 연결이 가능하므로, 와이어 스위핑, 와이어 간의 단락, 와이어의 처짐 현상 등의 와이어 형상 불량을 방지
할 수 있으며, 패키지몸체의 두께(약 0.75mm)를 최소화할 수 있다.
또한, 본 발명에서는 본딩와이어에 의한 구조보다 플립칩과 리드 간의 연결거리를 짧고 균일하게 함으로써, 거리에 의한 동작속도 증가 뿐만 아니라 인덕턴스의 감소에 의한 동작속도 증가 효과를 얻을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (17)

  1. 다수의 입/출력패드 및 상기 입/출력패드에 안착되는 범프가 각각 형성된 반도체 칩과,
    상면에는 상기 범프와 대응하는 부분에 범프패드가 형성되어 있고, 양끝단에는 리드가 안착되어 있으며, 상기 리드와 상기 범프패드가 회로패턴에 의해 연결되어 있는 리드프레임과,
    상기 리드프레임과 상기 반도체 칩을 몰딩시키는 몰딩체를 포함하여 구성된 것을 특징으로 하는 플립칩 반도체패키지.
  2. 제 1항에 있어서, 상기 리드프레임의 양끝단부위와 상기 리드 사이에 개재된 접착층을 추가하는 특징으로 하는 플립칩 반도체패키지.
  3. 제 1항에 있어서, 상기 리드프레임의 회로패턴 양끝단부위와 상기 리드 사이에 개재된 솔더페이스트를 추가하는 것을 특징으로 하는 플립칩 반도체패키지.
  4. 제 1항에 있어서, 상기 리드의 상기 리드프레임과 접촉되는 부위에 형성된 도금층을 추가하는 것을 특징으로 하는 플립칩 반도체패키지.
  5. 제 1항에 있어서, 상기 도금층은 TiN인 것을 특징으로 하는 플립칩 반도체패키지.
  6. 제 1항에 있어서, 상기 리드프레임은 박판테이프 또는 인쇄회로기판인 것을 특징으로 하는 플립칩 반도체패키지.
  7. 제 1항에 있어서, 상기 몰딩체의 하단에 형성되어, 상기 리드의 끝단이 삽입되는 삽입홈을 추가하는 것을 특징으로 하는 플립칩 반도체패키지.
  8. 제 1항에 있어서, 상기 리드는 'J'자인 것을 특징으로 하는 플립칩 반도체패키지.
  9. 다수의 입/출력패드 및 상기 입/출력패드에 각각 형성된 범프를 가진 플립칩을 제공하는 단계와,
    내부에 회로패턴이 형성되며, 상기 회로패턴의 상기 범프와 대응되는 부위에 범프패드가 형성된 리드프레임을 제공하는 단계와,
    상기 리드프레임 상의 양끝단부위에 리드를 안착시키는 단계와,
    상기 범프패드에 상기 범프를 본딩시키는 단계와,
    본딩된 상태의 상기 플립칩 및 리드프레임을 덮는 몰딩체를 형성하는 단계를 포함하는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  10. 제 9항에 있어서, 상기 리드프레임의 양끝단과 상기 리드 사이에 접착층을 개재시키는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  11. 제 9항에 있어서, 상기 리드프레임의 회로패턴과 상기 리드 사이에 솔더페이스트층을 개재시키는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  12. 제 9항에 있어서, 상기 리드의 상기 리드프레임과의 접촉부위에 도금층을 형성하는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  13. 제 12항에 있어서, 상기 도금층은 TiN인 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  14. 제 9항에 있어서, 상기 리드프레임은 박판테이프 또는 인쇄회로기판인 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  15. 제 9항에 있어서, 상기 리드프레임의 양끝단부위에 리드를 안착시키는 단계는 열압착 및 리플로우 공정에 의해 진행하는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  16. 제 9항에 있어서, 상기 몰딩체의 하단에 상기 리드의 끝단이 삽입되는 삽입홈을 형성하는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
  17. 제 9항에 있어서, 상기 리드는 J자형으로 절곡하는 것을 특징으로 하는 플립칩 반도체패키지의 제조방법.
KR1020010058528A 2001-09-21 2001-09-21 플립칩 반도체패키지 및 그의 제조방법 KR20030025481A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010058528A KR20030025481A (ko) 2001-09-21 2001-09-21 플립칩 반도체패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010058528A KR20030025481A (ko) 2001-09-21 2001-09-21 플립칩 반도체패키지 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20030025481A true KR20030025481A (ko) 2003-03-29

Family

ID=27724979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058528A KR20030025481A (ko) 2001-09-21 2001-09-21 플립칩 반도체패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20030025481A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1464615A2 (en) 2003-03-31 2004-10-06 Robert Bosch Gmbh Method for protecting encapsulated sensor structures using stack packaging
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310149A (ja) * 1987-06-12 1988-12-19 Hitachi Cable Ltd 高集積化ｉｃ用パッケ−ジおよびその製造方法
JPH02134857A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 半導体装置
JPH05211268A (ja) * 1992-01-20 1993-08-20 Nec Corp 半導体装置
JPH05218268A (ja) * 1992-02-03 1993-08-27 Toppan Printing Co Ltd 半導体装置
JPH0817870A (ja) * 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
KR980012307A (ko) * 1996-07-19 1998-04-30 김광호 금속 범프를 이용한 리드 온 칩(loc) 패키지
KR980012325A (ko) * 1996-07-15 1998-04-30 김광호 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310149A (ja) * 1987-06-12 1988-12-19 Hitachi Cable Ltd 高集積化ｉｃ用パッケ−ジおよびその製造方法
JPH02134857A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 半導体装置
JPH05211268A (ja) * 1992-01-20 1993-08-20 Nec Corp 半導体装置
JPH05218268A (ja) * 1992-02-03 1993-08-27 Toppan Printing Co Ltd 半導体装置
JPH0817870A (ja) * 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
KR980012325A (ko) * 1996-07-15 1998-04-30 김광호 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR980012307A (ko) * 1996-07-19 1998-04-30 김광호 금속 범프를 이용한 리드 온 칩(loc) 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1464615A2 (en) 2003-03-31 2004-10-06 Robert Bosch Gmbh Method for protecting encapsulated sensor structures using stack packaging
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件

Similar Documents

Publication Publication Date Title
US6228683B1 (en) High density leaded ball-grid array package
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US20020030259A1 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
JP2001015679A (ja) 半導体装置及びその製造方法
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US5895234A (en) Semiconductor device and method for producing the same
US20010042924A1 (en) Semiconductor package
US20040188818A1 (en) Multi-chips module package
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
US7847414B2 (en) Chip package structure
JP2768315B2 (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JPH09199631A (ja) 半導体装置の構造と製造方法
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR100369501B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application