KR100762909B1 - 플립 칩 패키지의 제조 방법 - Google Patents

Abstract

본 발명은 제품의 수율을 높이고 공정의 실요성 및 신뢰성을 향상시킬 수 있는 플립 칩 패키지의 제조 방법을 개시한다. 개시된 본 발명에 따른 플립 칩 패키지의 제조 방법은, 본딩 패드들을 구비한 다수의 반도체 칩으로 이루어진 웨이퍼의 상기 각 반도체 칩의 본딩 패드들 상에 스터드 범프를 형성하는 단계; 상기 웨이퍼를 쏘잉하여 개개의 반도체 칩으로 분리하는 단계; 상기 분리된 반도체 칩들을 인쇄회로 기판이 로딩된 플립 칩 본더 장비내에 로딩시키는 단계; 상기 반도체 칩들 중 어느 하나의 반도체 칩을 픽-업하고, 그의 본딩 패드들 상에 형성된 스터드 범프들을 플립 칩 본더 장비 내에서 코이닝(Coining)하는 단계; 상기 스터드 범프들이 코이닝된 반도체 칩을 정렬시킨 후, 상기 반도체 칩을 코이닝된 스터드 범프를 이용해 장비내에 로딩된 인쇄회로 기판 상에 본딩하는 단계; 및 상기 반도체 칩이 본딩된 인쇄회로 기판을 플립 칩 본더 장비로부터 언로딩한 후, 상기 반도체 칩과 인쇄회로 기판 사이에 충진재를 형성하는 단계;를 포함하여 이루어진다.

Description

플립 칩 패키지의 제조 방법{MANUFACTURING PROCESS OF FLIP CHIP PACKAGE}

도 1은 스터드 범프를 이용한 플립 칩 패키지를 도시한 단면도.

도 2는 종래 기술에 따른 스터드 범프를 이용한 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도.

도 3은 본 발명에 따른 스터드 범프를 이용한 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 반도체 칩 12 : 본딩 패드

14 : 스터드 범프 16 : 솔더 페이스트

18 : 접속 패드 20 : 충진재

22 : 봉지부 24 : 인쇄회로 기판

26 : 볼랜드 28 : 솔더볼

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 제품의 수율을 높이고 공정의 실요성 및 신뢰성을 향상시킬 수 있는 플립 칩 패키지(Flip Chip Package)의 제조 방법에 관한 것이다.

각종 전기/전자 제품의 크기가 소형화되는 추세에 따라, 한정된 크기의 기판에 보다 많은 수의 칩을 실장시켜 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있고, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.

전형적인 반도체 패키지는 물론 일부 패키지는 실장하는 방법으로 리드프레임에 솔더링(Soldering) 공정을 진행하는 방법을 이용하고 있다. 그러나, 상기 리드프레임에 솔더링 공정을 진행하는 방법은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 칩과 인쇄회로 기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다.

이와 같은 문제를 해결하기 위하여 플립 칩 패키지가 제안된 바, 플립 칩 패키지는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩의 본딩 패드 위에 전기적 도선 역할을 하는 범프와 같은 돌출부를 형성시켜 반도체 칩과 기판을 연결하는 것으로 반도체의 동작 속도를 향상시킬 수 있는 반도체 칩 패키지이다.

플립 칩 패키지는 반도체 칩 내부 회로에서 본딩 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항이 감소하여 소요 전력을 줄일 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이한 점이 있다.

플립 칩 패키지에서 반도체 칩의 전기적인 신호를 인쇄회로 기판에 전달하기 위한 수단으로는 스터드 범프(Stud Bump)외에 솔더 범프(Solder Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등이 사용된다.

특히, 상기 범프들 중 반도체 칩과 인쇄회로 기판 사이의 전기적 신호 전달 경로를 최소화시킬 목적으로 전기적 특성이 우수한 스터드 범프를 이용한 플립 칩 패키지가 많이 사용되고 있다.

도 1은 스터드 범프를 이용한 플립 칩 패키지를 도시한 단면도이다.

도시된 바와 같이, 다수의 본딩 패드(12)가 형성된 반도체 칩(10)이 전기적 신호를 외부에 전달하기 위한 매개체 역할을 하고 상면에 접속 패드(18)가 구비되어 있으며 하면에 볼랜드(26)가 형성되어 있는 인쇄회로 기판(24)에 플립 칩 본딩 되어 있다. 여기서, 반도체 칩(10)과 인쇄회로 기판(24) 사이에서 전기적인 신호를 전달하기 위한 수단으로 스터드 범프(14)가 반도체 칩(10) 상의 본딩 패드(12)와 인쇄회로 기판(24) 상의 접속 패드(18) 사이에 솔더 페이스트(16)를 매개로 형성되어 있다. 그리고, 반도체 칩(10)과 인쇄회로 기판(24) 사이에 충진재(20)가 형성되어 있고, 외부 환경으로부터 반도체 칩(10)을 포함하여 인쇄회로 기판(24)의 상면을 보호하기 위하여 봉지부(22)가 형성되어 있으며, 인쇄회로 기판(24)의 하면에 위치한 볼랜드(26)에 솔더볼(28)이 부착되어 있다.

여기서, 스터드 범프를 이용한 플립 칩 패키지는 반도체 칩의 본딩 패드 상에 형성시킨 스터드 범프로 상기 반도체 칩과 인쇄회로 기판 사이를 전기적 물리적으로 연결하는 구조로서, 상기 반도체 칩과 인쇄회로 기판 간의 전기적 신호 전달 이 스터드 범프에 의해서 이루어지므로 신호 전달 경로가 매우 짧고 전기적 특성이 우수하다는 잇점이 있다.

이와 같이, 스터드 범프를 이용한 플립 칩 패키지에 대하여 종래의 제조 과정은 도 2에 도시된 순서도와 같다.

여기서, 종래의 기술로 제조되는 스터드 범프를 이용한 플립 칩 패키지의 구조는 도 1과 동일하고, 원활한 설명을 위하여 도 1 및 그의 도면 부호를 인용한다.

도시된 바와 같이, 우선, 스크라이브 라인으로 구획되어 있고 다수의 반도체 칩(10)으로 이루어진 웨이퍼(미도시)를 준비한다.(S1)

그런 다음, 반도체 칩(10) 상에 구비된 다수의 본딩 패드(12)에 스터드 범프(14)를 형성시킨다.(S2)

이어서, 웨이퍼(미도시) 전체에 대하여 스터드 범프(14)에 대한 코이닝(Coining) 공정을 진행한다.(S3)

이후, 쏘잉(Sawing) 공정을 진행하여 웨이퍼(미도시)를 스터드 범프(14)가 형성된 개개의 독립된 반도체 칩(10)으로 분리한다.(S4)

그런 다음, 상기 개개의 독립된 반도체 칩(10)으로 절단된 반도체 칩(10) 중 하나를 을 픽업하여 플립 칩 본더로 이동시켜 플립 칩 본더 내에 준비된 인쇄회로 기판(24)에 플립 칩 본딩시킨다.(S5)

이어서, 반도체 칩(10)과 인쇄회로 기판(24) 사이에 충진재(20)를 형성시킨다.(S6)

마지막으로, 도시하지는 않았지만, 상기 반도체 칩(10)과 인쇄회로 기판(24) 및 충진재(20)를 포함한 그 사이의 구조물을 보호하기 위하여 봉지부(22)를 형성시키고, 인쇄회로 기판(24)의 하면에 구비된 볼랜드(26)에 솔더볼(28)을 부착시켜 플립 칩 패키지를 완성한다.

그러나, 상기와 같은 종래의 스터드 범프의 코이닝 공정은, 전체 웨이퍼 레벨에서 코이닝 공정을 실시하기 때문에 코이닝 장비의 기울기(Tilt)에 의해 범프들 사이에 단차가 발생할 수 있고, 공정상의 문제로 스터드 범프가 형성되어 있는 부분과 형성되지 않는 부분의 차이에 의해 단차가 발생할 수도 있는 문제점이 있다.

그리고, 상기와 같은 문제점으로, 후속 공정인 플립 칩 본딩 공정 진행 시 범프의 단차로 인한 공정 불량 및 반도체 칩의 단차 발생으로 충진재를 형성하는 공정에서 불량을 야기시킬 수 있는 문제점이 있다.

또한, 코이닝 공정을 위하여 별도의 코이닝 장비가 필요하기 때문에 제품을 제작하는데 제반 비용이 증가하고 공정이 추가되는 문제가 있으며 여러 공정을 거쳐야 하기 때문에 공정 및 장비에 대한 조작 이슈(Handling Issue)가 발생할 수 있는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 제품의 수율을 높이고 공정의 실요성 및 신뢰성을 향상시킬 수 있는 플립 칩 패키지의 제조 방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 플립 칩 패키지의 제 조 방법은 본딩 패드들을 구비한 다수의 반도체 칩으로 이루어진 웨이퍼의 상기 각 반도체 칩의 본딩 패드들 상에 스터드 범프를 형성하는 단계; 상기 웨이퍼를 쏘잉하여 개개의 반도체 칩으로 분리하는 단계; 상기 분리된 반도체 칩들을 인쇄회로 기판이 로딩된 플립 칩 본더 장비내에 로딩시키는 단계; 상기 반도체 칩들 중 어느 하나의 반도체 칩을 픽-업하고, 그의 본딩 패드들 상에 형성된 스터드 범프들을 플립 칩 본더 장비 내에서 코이닝(Coining)하는 단계; 상기 스터드 범프들이 코이닝된 반도체 칩을 정렬시킨 후, 상기 반도체 칩을 코이닝된 스터드 범프를 이용해 장비내에 로딩된 인쇄회로 기판 상에 본딩하는 단계; 및 상기 반도체 칩이 본딩된 인쇄회로 기판을 플립 칩 본더 장비로부터 언로딩한 후, 상기 반도체 칩과 인쇄회로 기판 사이에 충진재를 형성하는 단계;를 포함하여 이루어진다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 3은 본 발명에 따른 스터드 범프를 이용한 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도이다.

여기서, 본 발명의 실시예에 의하여 제조되는 스터드 범프를 이용한 플립 칩 패키지의 구조는 도 1과 동일하고, 원활한 설명을 위하여 도 1 및 그의 도면 부호를 인용한다.

도 3을 참조하면, 우선, 스크라이브 라인으로 구획되고 일면에 다수의 본딩 패드(12)가 형성되어 있는 수개의 반도체 칩(10)으로 이루어진 웨이퍼(미도시)를 준비한다.(S1)

그런 다음, 상기 본딩 패드(12)에 금(Au)으로 이루어진 스터드 범프(14)를 형성시킨다. 여기서, 스터드 범프(14)는 반도체 칩(10)의 본딩 패드(12) 부분에 와이어를 본딩을 진행한 후 와이어를 일정 수준 잘라내어 형성시킨다.(S2)

이어서, 쏘잉(Swing) 공정을 진행하여 웨이퍼를 본딩 패드(12)에 스터드 범프(14)가 부착된 개개의 독립된 반도체 칩(10)으로 분리한다.(S3)

이후, 상기 분리된 반도체 칩(10)들을 인쇄회로 기판(24)들이 로딩되어 있는 플립 칩 본더 장비의 코이닝 스테이지(Stage)(또는 다이 딥핑 스테이지)로 로딩시킨다.(S4)

그런 다음, 상기 반도체 칩(10)들 중 어느 하나의 반도체 칩(10)을 픽-업(Pick-Up)하여 상기 플립 칩 본더 내의 평판 스테이지로 스터드 범프(14)들에 압력을 가하여 방법으로 코이닝 공정을 실시한다.(S5)

이어서, 반도체 칩(10)을 인쇄회로 기판(24)에 플립 칩 본딩시키기 위하여 반도체 칩(10)을 정렬(Align)시킨다.(S6)

여기서 본 발명은, 반도체 칩(10)을 픽-업 후 플립 칩 본더에서 스터드 범프(14)에 대하여 코이닝을 실시하고 반도체 칩(10)을 정렬시킴으로써, 플립 칩 본더에서 반도체 칩(10)의 인식률을 향상시키고, 유니트(Unit) 단위로 코이닝을 해주기 때문에 반도체 칩 내에서 발생할 수 있는 스터드 범프(14)의 기울어짐 현상을 최소화할 수 있다. 그리고, 유니트 단위로 낮은 압력으로 코이닝 작업이 가능하기 때문에, 본 발명은 스터드 범프(14)가 코이닝 공정시 받게 되는 데미지(Damage) 현 상을 줄일 수 있다.

계속해서, 반도체 칩(10)의 본딩 패드(12) 상에 형성된 스터드 범프(14)를 인쇄회로 기판(24)에 상면 방향으로 페이스 다운(Face down)시켜 스터드 범프(14)와 솔더 페이스트(Solder paist)(16)가 도포된 인쇄회로 기판(24)의 접속 패드(18)를 각각 일대일 대응으로 플립 칩 본딩시키고, 리플로우 솔더링(Reflow Soldering) 공정을 이용하여 전기적 물리적으로 연결시킨다.(S7)

이어서, 상기 반도체 칩이 본딩된 인쇄회로 기판을 플립 칩 본더 장비로부터 언로딩한 후, 스터드 범프(14) 및 솔더 조인트(Solder Joint)의 신뢰성 향상을 위하여 반도체 칩(10)과 인쇄회로 기판(24) 사이에 모세관 현상을 이용하여 에폭시 수지 복합체로 이루어진 액상 충진재 형성 물질을 충진시키고, 경화 공정을 진행하여 충진재(20)를 형성한다.(S8)

그런 다음, 상기 반도체 칩(10)을 포함하여 인쇄회로 기판(24)의 상부면을 보호하기 위하여 봉지부(22)를 형성시킨다.(S9)

마지막으로, 인쇄회로 기판(24)의 하면에 위치한 각 볼랜드(26)에 외부와의 전기적 연결을 위한 솔더볼(28)을 부착시켜 플립 칩 패키지를 완성한다.(S10)

본 발명에 따르면, 스터드 범프의 본딩 공정을 진행한 후 웨이퍼 단계에서 코이닝을 진행하지 않고, 웨이퍼를 소잉한 이후에 분리된 개개의 반도체 칩에 대하여 플립 칩 본딩 진행 전에 코이닝을 진행함으로써, 범프 코이닝 공정을 플립 칩 본딩 공정에 포함시킬 수 있어 공정을 간소화할 수 있고, 공정 시간을 줄이며, 범프 위치별로 높이 편차를 줄일 수 있어 공정 중에 발생할 수 있는 위치별 상이한 접합을 방지하여 불량을 줄일 수 있다.

그리고, 새로운 코이닝 장비가 필요없이 하나의 장비에서 코이닝 후 바로 플립 칩 본딩을 할 수 있으므로 코이닝 공정상에 발생할 수 있는 불량을 해결하여 공정의 안정성을 꾀할 수 있고, 불량이 없는 반도체 칩만을 코이닝 해줌으로써 공정의 실요성을 증가시킬 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 웨이퍼를 소잉한 이후에 분리된 개개의 반도체 칩에 대하여, 플립 칩 본딩 공정 전에 각 반도체 칩에 대하여 코이닝 공정을 진행함으로써 스터드 범프의 기울기 및 높이 편차를 감소시킬 수 있고, 플립 칩 본딩시 범프 인식률을 향상시켜 전체 제품의 수율을 높인 플립 칩 패키지를 제조할 수 있다.

또한, 낮은 압력에서 코이닝 공정을 진행하여 스터드 범프의 데미지(Damage)를 감소시킬 수 있고 불량인 반도체 칩에 대해서는 코이닝 공정을 진행하지 않아 공정의 실요성을 증가시킬 수 있으며, 플립 칩 본더에서 코이닝 공정을 실시할 수 있으므로 별도의 코이닝 장비가 불필요하고 공정 시간을 단축시킬 수 있다.

Claims (2)

1. 본딩 패드들을 구비한 다수의 반도체 칩으로 이루어진 웨이퍼의 상기 각 반도체 칩의 본딩 패드들 상에 스터드 범프를 형성하는 단계;

   상기 웨이퍼를 쏘잉하여 개개의 반도체 칩으로 분리하는 단계;

   상기 분리된 반도체 칩들을 인쇄회로 기판이 로딩된 플립 칩 본더 장비내에 로딩시키는 단계;

   상기 반도체 칩들 중 어느 하나의 반도체 칩을 픽-업하고, 그의 본딩 패드들 상에 형성된 스터드 범프들을 플립 칩 본더 장비 내에서 코이닝(Coining)하는 단계;

   상기 스터드 범프들이 코이닝된 반도체 칩을 정렬시킨 후, 상기 반도체 칩을 코이닝된 스터드 범프를 이용해 장비내에 로딩된 인쇄회로 기판 상에 본딩하는 단계; 및

   상기 반도체 칩이 본딩된 인쇄회로 기판을 플립 칩 본더 장비로부터 언로딩한 후, 상기 반도체 칩과 인쇄회로 기판 사이에 충진재를 형성하는 단계;

   를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
2. 제 1 항에 있어서,

   상기 반도체 칩과 인쇄회로 기판 사이에 충진재를 형성시키는 단계 후,

   상기 인쇄회로 기판의 하면에 실장 부재를 부착시키는 단계;

   를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.

Images