KR101081735B1 - 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지 - Google Patents

엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지 Download PDF

Info

Publication number
KR101081735B1
KR101081735B1 KR1020090087670A KR20090087670A KR101081735B1 KR 101081735 B1 KR101081735 B1 KR 101081735B1 KR 1020090087670 A KR1020090087670 A KR 1020090087670A KR 20090087670 A KR20090087670 A KR 20090087670A KR 101081735 B1 KR101081735 B1 KR 101081735B1
Authority
KR
South Korea
Prior art keywords
flip chip
chip package
printed circuit
circuit board
loc
Prior art date
Application number
KR1020090087670A
Other languages
English (en)
Other versions
KR20110029830A (ko
Inventor
오승훈
김규한
황선하
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020090087670A priority Critical patent/KR101081735B1/ko
Publication of KR20110029830A publication Critical patent/KR20110029830A/ko
Application granted granted Critical
Publication of KR101081735B1 publication Critical patent/KR101081735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

플럭스 처리 공정을 적용하지 않는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지에 관해 개시한다. 이를 위해 본 발명은 웨이퍼에 형성된 범프를 가로방향으로 절단하고, 상기 웨이퍼를 소잉(sawing)하여 반도체 칩으로 분리하고, 상기 분리된 반도체 칩에 있는 범프 절단면에 제1 접착층을 형성하고, 인쇄회로기판에 형성된 패드 솔더를 가로방향으로 절단하고, 상기 패드 솔더의 절단면에 제2 접착층을 형성하고, 상기 반도체 칩을 LOC용 다이접착 장비에서 상기 인쇄회로기판에 부착하는 단계를 구비하는 것을 특징으로 하는 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지를 제공한다. 따라서, 고가의 플립 칩 다이접착 장비를 사용하지 않고, 플럭스 처리 공정으로 인한 추가 장비의 소요가 필요하지 않으며, 신뢰성 저하를 방지할 수 있다.
LOC 다이접착 장비, 플립 칩, 범프 절단.

Description

엘. 오. 씨(ＬＯＣ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지{Method for manufacturing a flip chip package using LOC die bonder and flip chip package thereof}
본 발명은 플립 칩 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 플럭스 처리 공정을 진행하지 않고, 플립 칩 다이 본더(die bonder)가 아닌 LOC(Lead On Chip)용 다이접착 장비에서 가공할 수 있는 플립 칩(flip Chip) 패키지 및 그 제조방법에 관한 것이다.
최근들어 모바일 폰, 엠피쓰리(MP-3) 플레이어 및 노트북과 같이 휴대 가능한 전자제품의 수요가 급속히 늘어나고 있다. 이에 따라 반도체 패키지의 형태 역시 박형화, 소형화, 경량화로 변화되고 있는 추세이다.
이와 같은 전자제품의 추세의 부합하여 반도체 패키지는 CSP(Chip Scale Package) 혹은 플립 칩(Flip chip) 패키지와 같은 얇고, 작은 크기를 갖는 반도체 패키지의 사용이 급격히 증가되고 있는 추세이다. 또한 하나의 반도체 패키지 내부에 더 밀도가 높은 I/O 단자를 수용할 수 있는 반도체 패키지에 대한 수요가 증대되고 있다.
한편, 플립 칩 패키지는, 반도체 칩과 인쇄회로기판의 접속 길이가 범프에 의해 연결되어 가장 짧기 때문에 연결 부분에서 임피던스가 O에 가깝게 되는 특징이 있다. 따라서, RF회로에서 와이어 본딩이나 TAB(Tape Automated Bonding)을 사용하는 경우, 신호의 경로와 직렬로 연결되기 때문에 동작 주파수가 고속인 경우 입출력의 반사손실이 심해지는 문제를 해결할 수 있다.
또한 기존의 다른 반도체 패키지는 반도체 패키지의 가장자리에만 접속 단자를 활용하는 형태이나, 플립 칩 패키지는 매트릭스 형태로 접속 단자를 배치할 수 있기 때문에 기존의 반도체 패키지와 비교할 때, 플립칩 패키지는, I/O 단자를 약 50% 증가시켜 배치할 수 있는 장점이 있다. 그리고 QFP(Quad Flat Package)와 같이 얇은 두께를 갖지만 리드(lead)를 갖는 반도체 패키지와 비교하여 플립 칩 패키지는, 약 25% 정도 반도체 패키지 크기를 감소시킬 수 있으며, 22%의 무게를 감소시킬 수 있는 장점이 있다.
마지막으로 플립 칩 패키지는, 반도체 칩에서 발생하는 열을 반도체 칩에 형성된 범프를 통해 균일하게 외부로 방출할 수 있는 열적 특성이 우수한 장점이 있다.
일반적으로 플립 칩 패키지는, 플럭스를 사용하여 딥핑(Dipping) 후, SOP(Solder On Pad) 처리된 인쇄회로기판에 솔더 범프가 형성된 반도체 칩을, 플립 칩용 다이접착 전용 장비를 사용하여 탑재하는 방식이었다. 따라서 플럭스 처리, 리플로우 공정 등을 거치면서 신뢰성이 저하될 수 있는 문제의 소지가 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 과제를 해결하기 위하여, 플럭스 처리 공정을 적용하지 않고, 가격이 고가인 플립 칩 다이접착 장비를 사용하지 않고, LOC용 다이접착 장비에서 다이접착이 가능한 플립 칩 패키지의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 플립 칩 패키지 제조방법에 의한 플립 칩 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법은, 웨이퍼에 형성된 범프를 가로방향으로 절단하는 단계와, 상기 웨이퍼를 소잉하여 반도체 칩으로 분리하는 단계와, 상기 분리된 반도체 칩에 있는 범프 절단면에 제1 접착층을 형성하는 단계와, 인쇄회로기판에 형성된 패드 솔더를 가로방향으로 절단하는 단계와, 상기 패드 솔더 절단면에 제2 접착층을 형성하는 단계와, 상기 반도체 칩을 LOC용 다이접착 장비에서 상기 인쇄회로기판에 부착하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 및 제2 접착층을 형성하는 방법은, 스크린 프린팅(screen printing) 방식에 의한 것이 적합하며, 상기 LOC용 다이접착 장비에서 상기 반도체 칩을 상기 인쇄회로기판에 부착하는 방법은, 상기 범프 및 패드 솔더가 녹지 않는 온도에서 진행하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 범프 및 패드 솔더는, 그 형태가 반구형 혹은 다각형인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지는, 반도체 패키지용 인쇄회로기판과, 상기 인쇄회로기판의 패드에 형성되고 가로방향으로 절단된 형태의 패드 솔더와, 상기 패드 솔더 위에 마련된 접착층과, 상기 접착층 위에 형성되고 가로방향으로 절단된 형태의 범프와, 상기 범프가 부착된 반도체 칩을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 접착층은 이방 전도성 필름(ACF) 및 이방 전도성 접착제(ACP) 중에서 선택된 하나인 것이 적합하며, 상기 패드 솔더 및 범프의 형태는, 반구형 혹은 다각형인 것이 적합하다.
바람직하게는, 상기 플립 칩 패키지는, 상기 인쇄회로기판 상부에서 상기 반도체 칩을 밀봉하는 봉지재와, 상기 인쇄회로기판 하부에 접착된 솔더볼을 더 구비할 수 있다.
따라서, 상술한 본 발명에 따르면, 첫째, 플립-칩 패키지를 제조하는 공정에서, 고가의 플립 칩 전용 다이접착 장비를 사용하지 않고, LOC용 다이 접착장비를 그대로 사용함으로 인하여, 고가의 플립 칩 전용 다이접착 장비의 구입 단가를 낮추어, 플립 칩 패키지 제조공정에서 제조 단가를 낮출 수 있으며, 반도체 패키지 제조장비를 다양하게 효율적으로 운용할 수 있다.
둘째, 범프를 이용한 반도체 칩과 인쇄회로기판의 접착공정에서 플럭스 처리 공정은 반드시 필요하며, 이를 위해서 플럭스 세정 장비가 추가로 필요한데, 본 발명에 따라 플립 칩 패키지를 제조할 경우, 플럭스 처리 공정을 적용하지 않기 때문에 추가로 사용되는 플럭스 세정 장비가 필요없다. 따라서 플립 칩 패키지 제조공정에서 제조 단가를 낮출 수 있다.
셋째, 일반적으로 플럭스 처리 공정을 적용할 경우, 플럭스 잔류(Flux residue)로 인해, 플립 칩 본딩 후, 솔더 범프가 인쇄회로기판에 접착하지 않거나, 넌-웨팅(non-wetting)등의 불량이 발생하여 플립 칩 패키지의 신뢰성이 저하되는 문제가 발생하였다. 하지만 본 발명에 따라 LOC용 다이접착 장비에서 플립 칩을 제조할 경우, 솔더 범프의 미접착이나 넌-웨팅에 기인한 신뢰성 저하 문제를 해결할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법을 설명하기 위한 플로차트(flow chart)이고, 도 2 내지 도 4는 본 발명의 바람직한 실시예에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법을 설명하기 위한 단면도이다.
도 1 내지 도 4를 참조하면, 먼저 범프(bump)가 형성된 웨이퍼를 준비(S100)한다. 일반적으로 웨이퍼에는 매트릭스 형태로 복수개의 단위 반도체 칩들이 형성되어 있으며, 각각의 반도체 칩의 칩패드(미도시)에는 통상적인 구형(球形)의 솔더 범프가 형성되어 있다.
이어서 도 2의 참조부호 104와 같은 반구 모양으로 범프(104)를 웨이퍼 표면과 평행한 가로 방향으로 1/2의 크기(S110)로 절단한다. 상기 절단하는 크기는 당업자 수준에서 융통성 있게 변형할 수 있다. 상기 범프(104)를 절단하는 방법은, 레이저(LASER)를 통한 절단방법을 사용하거나, 솔더 범프를 순간적으로 절단할 수 있는 칼날(cutter)을 사용할 수도 있다. 이때 절단된 범프(104)의 단면에 변형이 발생하지 않는 범위에서, 상기 절단방법은 여러 형태로 당업자에 의해 변형되어 적용이 가능하다.
계속해서 절단된 범프(104)를 갖는 웨이퍼를 웨이퍼 소잉(wafering sawing, S120) 공정을 통해 개개의 반도체 칩(도2의 100)으로 분리시킨다. 그리고, 단위 반도체 칩(100)의 범프(104)의 절단면에 제1 접착층(106)을 형성(S130)한다. 상기 범프(104)의 절단면에 제1 접착층(106)을 형성하는 방법은, 스크린 프린팅(Screen printing)을 사용할 수 있으며, 기타 당업자 수준에서 여러 가지 다른 형태로 제1 접착층(106)을 형성할 수 있다. 상기 제1 접착층(106)은 이방 전도성 필름(ACF: Anisotropic Conductive Film) 혹은 이방 전도성 접착제(ACP: Anisotropic Conductive Paste)를 사용할 수 있다.
한편, 본 발명의 실시예에서는 제1 접착층(106)을 웨이퍼 소잉이 완료된 후, 형성하는 방식을 하나의 예로 설명하였으나, 웨이퍼 소잉 공정에서의 오염을 억제 할 수 있다면 상기 제1 접착층(106) 형성 공정을 웨이퍼 소잉 공정 이전에 적용해도 무방하다.
이어서 상기 반도체 칩(100)이 접착될 수 있는 플립칩 패키지 전용 인쇄회로기판(200)을 준비(S140)한다. 상기 인쇄회로기판(200)은 패드(202)에 패드 솔더206)가 구형(求刑)으로 부착되어 있는 것이 적합하다. 상기 패드(202)는 상기 플립칩 패키지 전용 인쇄회로기판에서 상기 반도체 칩(100)의 범프(104)가 연결되는 연결부를 가리킨다. 이어서 상기 인쇄회로기판(200)의 패드 솔더를 인쇄회로기판 표면과 평행하게 가로 방향으로 1/2로 절단하여 도 3의 206과 같이 반구형으로 형성한다. 그 후, 상기 패드 솔더(206)의 절단면에 제2 접착층(204)을 형성(S150)한다. 상기 제2 접착층(204)은 스크린 프린팅(screen printing) 방식으로 형성할 수 있으며, 재질은, 이방 전도성 필름(ACF) 혹은 이방 전도성 접착제(ACP)를 사용할 수 있다.
이어서, 상기 제1 접착층(106)이 형성된 반도체 칩(100)을 LOC용 다이접착 장비에서 콜렛(Collet)과 플란자 핀(plunger pin)을 사용하여 마운트 스테이지(Mount Stage)에 올려놓는다. 이때, 상기 콜렛(Collet)은 반도체 칩(100)을 흡착할 때 제1 접착층(106)에 손상을 주지 않을 정도로 부드러운 재질(Soft material)인 것이 적합하다. 이어서 제2 접착층(204)이 형성된 플립칩용 인쇄회로기판(200)을 LOC용 다이접착 장비로 로딩(loading)한다.
계속해서, 상기 반도체 칩(100)의 제1 접착층(106)과 인쇄회로기판(200)의 제2 접착층(204)을 서로 대응되게 정렬한 후, LOC용 다이접착 장비에 있는 마운트 헤드(Mount head)와 마운트 스테이지(Mount Stage)를 이용하여 제1 접착층(106)과 제2 접착층(204)을 접착시켜, 상기 반도체 칩(100)을 상기 인쇄회로기판(200)에 탑재한다. 상기 제1 및 제2 접착층(106, 204)을 접착시키는 온도는 반도체 칩(100)의 범프(104)와 인쇄회로기판(200)의 패드 솔더(206)에 열에 의한 변형이 일어나지 않는 온도인 것이 적합하다. 상기 열에 의한 변형이 발생하지 않는 온도는, 솔더가 녹지 않는 220℃ 이하의 온도인 것이 적합하다.
필요하다면 반도체 칩(100)과 인쇄회로기판(200) 사이에 언더필(도7의 302)을 채우는 공정을 추가할 수 있다. 그리고, 반도체 칩(100)과 인쇄회로기판(200)의 상부를 봉지재(도7의 304)로 밀봉하는 몰딩 공정(molding)을 진행하고, 마지막으로 인쇄회로기판(200) 하부에 솔더볼(306)을 부착하는 공정을 통상의 방식에 따라 진행한다.
도 5는 본 발명의 바람직한 실시예에 따른 솔더 재질의 범프 및 제1 접착층의 형태를 보여주는 단면도들이고, 도 6은 상기 도 6의 변형예로 제1 및 제2 접착층에 요철부가 형성된 형태를 보여주는 단면도이다.
도 5 및 도 6을 참조하면, 도 5의 (a)에서는 솔더 범프(102)의 형태가 반구형인 것을 나타내며, 도 5의 (b)에서는 솔더범프(102)의 형태가 반구형이 아니라 사각형인 것을 각각 나타낸다. 한편, 본 실시예에서는 솔더 범프(102)의 형태가 반구형인 것과 사각형인 것을 일 예로 제시하였으나, 이는 제1 및 제2 접착층(106, 204)을 보다 효율적으로 접착할 수 있고, 범프(102)의 간격을 보다 조밀하게 할 수 있는 조건에서 여러 다른 형태로 당업자 수준에서 변형하는 것이 가능하다.
한편 도 6에서는 도 5와 다르게 제1 및 제2 접착층(106, 204)의 형태가 직선 형이 아니라, 요철(凹凸)이 있는 형태로 구성하였다. 이는 제1 및 제2 접착층(106, 204)의 접착을 보다 효율적으로 할 수 있도록 변형시킨 하나의 변형예이다.
도7은 본 발명의 바람직한 실시예에 의하여 제조된 플립 칩 패키지를 보여주는 단면도이다.
도 7을 참조하면, 본 발명의 바람직한 실시예에 의한 LOC용 다이접착 장비를 이용한 플립 칩 패키지(300)의 구조는, 반도체 패키지용 인쇄회로기판(200)과, 상기 인쇄회로기판(200)의 패드에 형성되고 가로방향으로 절단된 형태의 패드 솔더(206)와, 상기 패드 솔더 위에 마련된 접착층(106, 204)과, 상기 접착층 위에 형성되고 가로방향으로 절단된 형태의 범프(104)와, 상기 범프(104)가 부착된 반도체 칩(100)을 구비하는 것을 특징으로 한다.
상기 접착층(106/204)은 이방 전도성 필름(ACF) 및 이방 전도성 접착제(ACP) 중에서 선택된 하나를 사용할 수 있으며, 상기 패드 솔더(206) 및 범프(104)는 반구형 혹은 사각형의 구조를 갖는 것이 적합하다.
한편, 본 발명의 바람직한 실시예에 의한 LOC용 다이접착 장비를 이용한 플립 칩 패키지(300)는, 상기 반도체 칩(100)과 인쇄회로기판(200) 사이를 충진(fill)하는 언더필(underfill, 302)과 상기 인쇄회로기판(200) 상부의 반도체 칩(100)을 밀봉하는 봉지재(304) 및 상기 인쇄회로기판(200) 하부에서 연결 접점의 기능을 수행하는 솔더볼(306)을 더 구비할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 본 발명의 바람직한 실시예에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법을 설명하기 위한 플로차트(flow chart)이다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 의한 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 바람직한 실시예에 따른 솔더 재질의 범프 및 제1 접착층의 형태를 보여주는 단면도들이다.
도 6은 상기 도 6의 변형예로 제1 및 제2 접착층에 요철부가 형성된 형태를 보여주는 단면도이다.
도 7은 본 발명의 바람직한 실시예에 의하여 제조된 플립 칩 패키지를 보여주는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 웨이퍼, 101: 반도체 칩,
102: 칩패드, 104: 범프(bump),
106: 제1 접착층, 200: 인쇄회로기판,
202: 패드, 204: 제2 접착층,
206: 패드 솔더, 300: 플립 칩 패키지,
302: 언더필(underfill), 304: 봉지재,
306: 솔더볼.

Claims (9)

  1. 웨이퍼에 형성된 범프를 상기 웨이퍼 표면과 평행하게 가로방향으로 절단하는 단계;
    상기 웨이퍼를 소잉하여 반도체 칩으로 분리하는 단계;
    상기 분리된 반도체 칩에 있는 범프 절단면에 제1 접착층을 형성하는 단계;
    인쇄회로기판에 형성된 패드 솔더를 상기 인쇄회로기판 표면과 평행하게 가로방향으로 절단하는 단계;
    상기 패드 솔더 절단면에 제2 접착층을 형성하는 단계; 및
    상기 반도체 칩을 LOC용 다이접착 장비에서 상기 인쇄회로기판에 부착하는 단계를 구비하는 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 접착층을 형성하는 방법은,
    스크린 프린팅(screen printing) 방식에 의한 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법.
  3. 제1항에 있어서,
    상기 LOC용 다이접착 장비에서 상기 반도체 칩을 상기 인쇄회로기판에 부착하는 방법은,
    상기 범프 및 패드 솔더가 녹지 않는 온도에서 진행하는 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법.
  4. 제1항에 있어서,
    상기 범프 및 패드 솔더는,
    그 형태가 반구형 혹은 다각형인 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지 제조방법.
  5. 반도체 패키지용 인쇄회로기판;
    상기 인쇄회로기판의 패드에 형성되고 상기 인쇄회로기판 표면과 평행하게 가로방향으로 절단된 형태의 패드 솔더;
    상기 패드 솔더 위에 마련된 접착층;
    상기 접착층 위에 형성되고 상기 인쇄회로기판 표면과 평행하게 가로방향으로 절단된 형태의 범프;
    상기 범프가 부착된 반도체 칩을 구비하는 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지.
  6. 제5항에 있어서,
    상기 접착층은 이방 전도성 필름(ACF) 및 이방 전도성 접착제(ACP) 중에서 선택된 하나인 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지.
  7. 제5항에 있어서,
    상기 플립 칩 패키지는,
    상기 인쇄회로기판 상부에서 상기 반도체 칩을 밀봉하는 봉지재를 더 구비하는 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지.
  8. 제5항에 있어서,
    상기 패드 솔더 및 범프의 형태는,
    반구형 혹은 다각형인 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지.
  9. 제5항에 있어서,
    상기 플립 칩 패키지는,
    상기 인쇄회로기판 하부에 접착된 솔더볼을 더 구비하는 것을 특징으로 하는 엘. 오. 씨(LOC) 다이접착 장비를 이용한 플립 칩 패키지.
KR1020090087670A 2009-09-16 2009-09-16 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지 KR101081735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087670A KR101081735B1 (ko) 2009-09-16 2009-09-16 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087670A KR101081735B1 (ko) 2009-09-16 2009-09-16 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지

Publications (2)

Publication Number Publication Date
KR20110029830A KR20110029830A (ko) 2011-03-23
KR101081735B1 true KR101081735B1 (ko) 2011-11-09

Family

ID=43935665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087670A KR101081735B1 (ko) 2009-09-16 2009-09-16 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지

Country Status (1)

Country Link
KR (1) KR101081735B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155640A1 (en) 1998-12-18 2003-08-21 Intel Corporation Integrated circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155640A1 (en) 1998-12-18 2003-08-21 Intel Corporation Integrated circuit package

Also Published As

Publication number Publication date
KR20110029830A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
US6737300B2 (en) Chip scale package and manufacturing method
US6157080A (en) Semiconductor device using a chip scale package
JP4848153B2 (ja) 半導体装置の製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
JP2010010301A (ja) 半導体装置及びその製造方法
US8936968B2 (en) Flip chip package manufacturing method
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2010135501A (ja) 半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP2011211159A (ja) 半導体装置の製造方法
KR20040059742A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
KR101081735B1 (ko) 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지
US7960213B2 (en) Electronic package structure and method
JP5286303B2 (ja) 半導体装置の製造方法
KR102196378B1 (ko) 반도체 부품 부착 장비
JP2004128339A (ja) 半導体装置の製造方法
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
KR101939563B1 (ko) 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
JP2007142128A (ja) 半導体装置およびその製造方法
KR100762909B1 (ko) 플립 칩 패키지의 제조 방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee