JP2009212315A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009212315A
JP2009212315A JP2008054155A JP2008054155A JP2009212315A JP 2009212315 A JP2009212315 A JP 2009212315A JP 2008054155 A JP2008054155 A JP 2008054155A JP 2008054155 A JP2008054155 A JP 2008054155A JP 2009212315 A JP2009212315 A JP 2009212315A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
package substrate
dummy
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008054155A
Other languages
English (en)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008054155A priority Critical patent/JP2009212315A/ja
Priority to US12/398,049 priority patent/US7944049B2/en
Publication of JP2009212315A publication Critical patent/JP2009212315A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップとパッケージ基板の熱膨張係数の差に起因するバンプ電極のダメージを軽減し、接続信頼性の向上が可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、パッケージ基板１１と、パッケージ基板１１の一方の面に搭載された半導体チップ１０と、パッケージ基板１１の他方の面に形成され、配線構造を介して半導体チップ１０と電気的に接続される複数のバンプ電極１２と、パッケージ基板１１の一方の面のうち、半導体チップ１０のコーナー部に近接する所定領域に搭載されるダミーチップ２０を備えて構成される。ダミーチップ２０は、熱膨張係数が半導体チップ１０と同一又は近似する材料を用いて形成されるので、半導体チップ１０のコーナー部の応力集中に起因するダメージが軽減され、接続信頼性が向上する。
【選択図】図１

Description

本発明は、パッケージ基板に搭載された半導体チップを備える半導体装置に関し、特に、パッケージ基板の裏面に形成されたバンプ電極の接続信頼性を高める構造を有する半導体装置とその製造方法に関するものである。
従来から、半導体チップが搭載されたパッケージ基板の裏面に多数のバンプ電極を形成した半導体装置が用いられている。この種の半導体装置においては、パッケージ基板のバンプ電極のうち、特に半導体チップ外延の近辺に位置するバンプ電極の破断が問題となる。一般に、半導体チップはパッケージ基板やレジンと比べると熱膨張係数に差があるため、その境界部に加わる応力に起因して、一部のバンプ電極がダメージを受けやすい。特に、半導体チップのコーナー部の近辺では、半導体チップがある部分と半導体チップがない部分における熱膨張係数の差が大きいため、半導体チップのコーナー部に近接する領域でバンプ電極が受けるダメージは、他のバンプ電極に比べて大きくなる。従って、半導体装置の実装信頼性を向上させるため、半導体チップのコーナー部近辺におけるバンプ電極のダメージを軽減する方策が望まれる。
半導体装置におけるバンプ電極の接続強度を高めるため、従来から種々の手法が提案されている。例えば、誘電体基板のコーナー部に大きなサイズのバンプ電極を形成して接続強度を高める手法（例えば、特許文献１参照）や、基板に配置されるバンプ電極の外周縁の輪郭を曲線状として各バンプ電極への応力が一様になるようにする手法（例えば、特許文献２参照）や、パッケージ基板において同心円状にバンプ電極を配置して、特定のバンプ電極の応力集中による破断を防止する手法（例えば、特許文献３参照）などが提案されている。
特開２００１−２１０７４９号公報 特開平９−１６２５３１号公報 特開平１１−３０７５６４号公報
しかしながら、上記従来の手法によれば、バンプ電極への応力集中による破断を防止する効果は限定的なものであり、バンプ電極の接続信頼性を高めるには不十分であった。すなわち、上記従来の手法では、パッケージ基板のコーナー部を含む周辺部でバンプ電極の応力集中を軽減するものであるが、実際にはバンプ電極への応力集中に起因する破断は、パッケージ基板のコーナー部ではなく主に半導体チップのコーナー部直下のバンプ電極で生じやすいことが判明した。
図１０及び図１１を参照して上記の接続信頼性に関する問題点を説明する。図１０に示すように、パッケージ基板１００の裏面には、マトリクス状に配置された複数のバンプ電極１０１が形成され、その反対側の面に搭載される半導体チップ１０２の外形が重なる位置を点線にて示している。図１０に示す複数のバンプ電極１０１のうち、半導体チップ１０２のコーナー部の直下に配置される４つのバンプ電極１０１ａは、特に応力に起因する破断を生じやすい。図１１は、パッケージ基板１００を含む半導体装置の温度変動による挙動を模式的に表した図である。パッケージ基板１００の表面の中央領域に搭載された半導体チップ１０２は、ワイヤ１０３、パッケージ基板１００の配線構造（不図示）、ランド１０４の順に経由してバンプ電極１０１と電気的に接続される。
半導体チップ１０２は、パッケージ基板１００や上部のレジン１０５と比べて、熱膨張係数が小さい。よって、図１１において、半導体チップ１０２が配置される領域Ｒ１は、温度変動に対して膨張しずらい。これに対し、半導体チップ１０２が配置されない周辺の領域Ｒ２は、温度変動に対して相対的に膨張しやすい。従って、温度変動時に領域Ｒ１と領域Ｒ２における膨張と収縮に起因する応力が発生し、図１１（Ａ）に示すように上部に凹状に変形する場合と、図１１（Ｂ）に示すように上部に凸状に変形する場合が生じる。このとき、領域Ｒ１と領域Ｒ２の境界の直下に形成されたバンプ電極１０１ａは、パッケージ基板１００の膨張と収縮の基点となるため、応力の影響をまともに受けることになる。よって、特に半導体チップ１０２のコーナー部の直下では、応力によるバンプ電極１０１ａの破断が生じやすい。
上記従来の手法は、半導体チップ１０２の有無に着目したものではないので、半導体チップ１０２のコーナー部の直下では、バンプ電極１０１ａの受けるダメージが大きく破断の可能性が高くなることは避けられない。また、上記従来の手法では、パッケージ基板１００の周辺部等で、バンプ電極１０１が配置されない領域を設けるものであるため、バンプ電極１０１の配置密度の面で不利になる。半導体装置の多ピン化及び狭ピッチ化の要望が強くなっているので、多数のバンプ電極１０１の高密度配置を損なうことがない対策を導入することが課題となっている。
本発明は上記の課題を解決するためになされたものであり、半導体チップとパッケージ基板の熱膨張係数の差による応力に起因するバンプ電極のダメージを軽減し、接続信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、パッケージ基板と、前記パッケージ基板の一方の面に搭載される半導体チップと、前記パッケージ基板の他方の面に形成され、配線構造を介して前記半導体チップと電気的に接続される複数のバンプ電極と、前記パッケージ基板の前記一方の面のうち、前記半導体チップのコーナー部に近接する所定領域に搭載されるダミーチップとを備えて構成され、前記ダミーチップは、熱膨張係数が前記半導体チップと同一又は近似する材料を用いて形成される。
本発明に係る半導体装置によれば、パッケージ基板には半導体チップが搭載されるとともに、そのコーナー部に近接する領域にダミーチップが搭載される。よって、通常は半導体チップのコーナー部に加わる応力は、その近傍に熱膨張率の差が小さいダミーチップが設けられたことにより緩和されるので、直下のバンプ電極へのダメージが軽減される。従って、バンプ電極の破断等を防止しパッケージ基板の接続信頼性を向上させることができる。
本発明において、前記ダミーチップを、前記半導体チップと略同一の厚さに形成してもよい。
本発明において、前記半導体チップの４つの前記コーナー部に近接する４つの領域に搭載される４つの前記ダミーチップを設けてもよい。この場合、前記ダミーチップを、矩形の隣接する２辺が前記パッケージ基板の矩形の隣接する２辺と重なるように配置してもよい。また、前記ダミーチップの各々に隣接する領域に搭載される他の前記ダミーチップをさらに設けてもよい。
本発明において、前記半導体チップの矩形の対向する２辺に沿う２つの領域に搭載される２つの前記ダミーチップを設けてもよい。この場合、前記ダミーチップに、前記半導体チップのパッドを前記バンプ電極に接続するための配線構造の一部を形成してもよい。
上記課題を解決するために、本発明の半導体装置の製造方法は、配線構造が形成されたパッケージ基板と、所定の電子回路が構成された半導体チップを含む半導体装置の製造方法であって、前記パッケージ基板の一方の面において、中央領域に半導体チップを搭載するとともに、当該半導体チップのコーナー部に近接する所定領域に、前記半導体チップと熱膨張係数が同一又は近似する材料を用いて形成されたダミーチップを搭載し、前記半導体チップの他方の面において、前記配線構造を介して前記半導体チップと接続される複数のバンプ電極を形成するものである。
本発明の製造方法において、前記パッケージ基板に対応する複数の製品形成領域が配置された配線母基板に前記半導体チップ及び前記ダミーチップをそれぞれ搭載し、前記複数のバンプ電極を形成した後に各々の前記製品形成領域の間のダイシングラインに沿って前記配線母基板を切断して各々の前記パッケージ基板を分離してもよい。この場合、前記複数の製品形成領域に跨って配置される前記ダミーチップを、前記配線母基板とともに前記ダイシングラインに沿って切断してもよい。
本発明によれば、パッケージ基板の一方の面に半導体チップとダミーチップを搭載し、パッケージ基板の他方の面に複数のバンプ電極を形成し、半導体チップとダミーチップの熱膨張係数の差を十分に小さくしたので、半導体チップのコーナー部にダミーチップが近接する領域では、熱膨張率の差により生じる応力が緩和される。よって、その直下のバンプ電極は、応力によるダメージを受けにくくなり、破断を防止することができるので、パッケージ基板の接続信頼性が向上する。また、ダミーチップを搭載したとしても複数のバンプ電極の配置に影響を与えないので、半導体装置の多ピン化、狭ピッチ化を損なうことなく高密度にバンプ電極を配置可能となる。
以下、本発明の最良の実施形態について図面を参照しながら説明する。以下では、本発明を適用した半導体装置に関する５つの実施形態を順次説明する。
［第１実施形態］
第１実施形態の半導体装置について、図１〜図４を参照して説明する。第１実施形態の半導体装置の構造に関し、図１は平面図を示し、図２は図１のＡ−Ａ’断面図を示している。第１実施形態の半導体装置は、所定の電子回路が構成される半導体チップ１０をパッケージ基板１１の表面の中央領域に搭載した構造を有する。パッケージ基板１１は、半導体チップ１０のサイズより大きい矩形であり、パッケージ基板１１の表面の周辺領域のうち、半導体チップ１０の周囲の４つのコーナー部に近接する位置に、半導体チップ１０よりサイズが小さい４つのダミーチップ２０が搭載されている。これらダミーチップ２０の役割については後述する。パッケージ基板１１の裏面には、外部基板と接続するための複数のバンプ電極１２がマトリクス状の配置で形成されている。
半導体チップ１０の表面には多数のパッド（不図示）が設けられ、それぞれがワイヤ１３により、パッケージ基板１１の表面に設けられた接続パッド１４に接続されている。図２に示すように、各々の接続パッド１４は、パッケージ基板１１の内部に形成された配線１５を経由して、パッケージ基板１１の裏面に設けられたランド１６に接続される。各々のランド１６は、ボール状に形成されたバンプ電極１２と接合される。半導体チップ１０及びダミーチップ２０がそれぞれ接着剤１７によりパッケージ基板１１に固着された状態で、全体が絶縁性のレジン１８により封止される。
パッケージ基板１１は、例えばガラスエポキシを用いて形成され、比較的大きな熱膨張係数を有する。一方、半導体チップ１０は、シリコン基板から形成され、パッケージ基板１１に比べると熱膨張係数が小さい。仮に、半導体チップ１０の周囲にダミーチップ２０が配置されない状態では、パッケージ基板１１と半導体チップ１０の熱膨張係数の差により応力が発生し、半導体チップ１０のコーナー部直下のバンプ電極１２の破断が生じやすくなる。このようなバンプ電極１２の破断への対策として、第１実施形態では、パッケージ基板１１の表面の周辺領域において、半導体チップ１０の各コーナー部に近接する領域にダミーチップ２０を配置する構成を採用している。
ダミーチップ２０は、半導体チップ１０と同様の熱膨張係数を持たせるため、シリコン基板により形成することが望ましい。あるいは、半導体チップ１０の熱膨張係数と差が少ない他の基材を用いてダミーチップ２０を形成してもよい。また、ダミーチップ２０の厚さは、半導体チップ１０の厚さと略同一に形成することが望ましい。第１実施形態においては、半導体チップ１０のコーナー部に近接してダミーチップ２０が配置されるので、この部分では熱膨張係数の差により発生する応力が低減される。従って、半導体チップ１０のコーナー部直下のバンプ電極１２へのダメージを軽減することができ、パッケージ基板１１の接続信頼性が向上する。
次に、図３及び図４を参照して、第１実施形態の半導体装置の製造方法を説明する。図３は、半導体装置の製造時の断面状態を示す図であり、図４は、半導体装置の製造手順を示す工程フロー図（ステップＳ１〜Ｓ６）である。まず、複数のパッケージ基板１１となる配線母基板３０を準備する（ステップＳ１）。図３に示すように、配線母基板３０は、ガラスエポキシ基材からなる配線基板であり、複数の製品形成領域３０ａを含んでいる。配線母基板３０においては、複数の製品形成領域３０ａがマトリクス状に配置され、それぞれの製品形成領域３０ａの間にダイシングラインＤＬが設定され、配線母基板３０をダイシングラインＤＬに沿って切断することにより図１のパッケージ基板１１が分離される。各々の製品形成領域３０ａは、図１と同様の構造を有し、半導体チップ１０を搭載する表面側には複数の接続パッド１４が形成され、複数のバンプ電極１２を接合する裏面側にはマトリクス状に配置された複数のランド１６が形成されている。配線母基板３０の内部には、接続パッド１４及び対応するランド１６の間を電気的に接続するための配線１５が形成されている。
次に、配線母基板３０に対するダイボンディング工程が実行される（ステップＳ２）。図３（Ａ）に示すように、各々の製品形成領域３０ａの中央部に半導体チップ１０が搭載される。半導体チップ１０は、ダイボンディング装置（不図示）を用いて、例えば絶縁性の接着剤１７を介して製品形成領域３０ａに固着される。
次に、製品形成領域３０ａにおいて、半導体チップ１０のコーナー部に近接する領域（図１参照）にダミーチップ２０が搭載される。ダミーチップ２０は、上述の接着剤１７を介して製品形成部３０ａに固着される。上述したように、ダミーチップ２０としては、半導体チップ１０と同等の厚さで、かつ半導体チップ１０と熱膨張係数が同じシリコン基板、あるいは半導体チップ１０との熱膨張係数の差が少ない基材が用いられる。
次に、配線母基板３０に対するワイヤボンディング工程が実行される（ステップＳ３）。図３（Ｂ）に示すように、半導体チップ１０上の各パッドと、製品形成領域３０ａ上の対応する接続パッド１４とを、例えばＡｕからなる導電性のワイヤ１３により結線する。ワイヤ１３によるワイヤボンディングは、ワイヤボンディング装置（不図示）を用いて行われる。具体的には、溶融され先端にボールが形成された状態のワイヤ１３を半導体チップ１０のパッドに超音波熱圧着し、その後、所定のループ形状を描きながら後端を接続パッド１４に超音波熱圧着により接続することによりワイヤボンディングが行われる。これにより、各々の半導体チップ１０の全てのパッドと製品形成領域３０ａの所定の接続パッド１４がワイヤ１３により結線される。
次に、上記ワイヤボンディング工程が完了した配線母基板３０に対するモールド工程が実行される（ステップＳ４）。モールド工程は、トランスファモールド装置（不図示）を用いて行われる。具体的には、トランスファモールド装置の上型と下型により配線母基板３０を型閉めした状態で、溶融された封止樹脂を充填する。そして、封止樹脂が充填された配線母基板３０をキュアすることにより、封止樹脂が熱硬化する。封止樹脂としては、例えば、熱硬化性のエポキシ樹脂が用いられる。図３（Ｃ）に示すように、複数の製品形成領域３０ａを一括的に覆うレジン１８からなる封止部を形成する一括モールドが行われる。一括モールドを採用することにより、封止部を効率的に形成することができる。
次に、封止部（レジン１８）が形成された配線母基板３０に対するボールマウント工程が実行される（ステップＳ５）。ボールマウント工程においては、図３（Ｄ）に示すように、配線母基板３０の裏面側のランド１６上に、外部端子としてのバンプ電極１２の位置に半田バンプが搭載される。ボールマウント工程では、例えばボールマウンター（不図示）のマウントツールにより半田バンプを真空吸着し、フラックスを介して半田バンプが配線基板のランド１６に載置される。その後、配線母基板３０をリフローすることにより、図３（Ｄ）に示すように、半田バンプが各バンプ電極１２として各ランド１６に接合される。
次に、バンプ電極１２が形成された配線母基板３０に対する基板ダイシング工程が実行される（ステップＳ６）。基板ダイシング工程では、図３（Ｅ）に示すように、レジン１８の表面がダイシングテープ３１に貼着固定される。そして、高速回転のダイシングブレード（不図示）を用いて、配線母基板３０のダイシングラインＤＬを回転研削することで、各々の製品形成領域３０ａが切断、分離される。その後、ダイシングテープ３１から製品形成領域３０ａをそれぞれピックアップすることにより、図１の半導体装置が完成する。
［第２実施形態］
次に、第２実施形態の半導体装置について、図５及び図６を参照して説明する。第２実施形態の半導体装置の構造に関し、図５は平面図を示し、図６は図５のＡ−Ａ’断面図を示している。第２実施形態の半導体装置において、半導体チップ１０とパッケージ基板１１を含む基本的構造は、第１実施形態と同様である。一方、第２実施形態では、半導体チップ１０の周囲の４つのコーナー部に近接する領域に、第１実施形態のダミーチップ２０とは異なる形状の４つのダミーチップ２１が配置されている。
第２実施形態のダミーチップ２１は、図１のダミーチップ２０より大きいサイズの矩形に形成される。すなわち、図５に示すように、各々のダミーチップ２１は、その２辺がパッケージ基板１１の２辺と重なる位置に配置されている。また、図６に示すように、ダミーチップ２１は、接着剤１７を介して、その側面がパッケージ基板１１の側面に重なるように搭載されている。この場合、図４の基板ダイシング工程（ステップＳ６）において、複数の製品形成領域３０ａを跨ってダミーチップ２１が配置された状態で、配線母基板３０がダミーチップ２１とともにダイシングラインＤＬに沿って一体的に切断される。
このように、ダミーチップ２１のサイズを拡張することにより、ダミーチップ２１周辺直下でより多くのバンプ電極１２のダメージを軽減することができ、接続信頼性が向上する。また、配線母基板３０に搭載されるダミーチップ２１の個数を削減できるので、製造効率の向上を図ることができる。さらに、半導体チップ１０に隣接配置されるダミーチップ２１は、図６に示すようにパッケージ基板１１の側方に露出する構成であるため、放熱性の向上にも寄与する。
［第３実施形態］
次に、第３実施形態の半導体装置について、図７を参照して説明する。図７は、第３実施形態の半導体装置の平面図を示している。第３実施形態の半導体装置において、半導体チップ１０とパッケージ基板１１を含む基本的構造は、第１実施形態と同様である。一方、第３実施形態では、半導体チップ１０の４つのコーナー部に近接して、２つの隣接するコーナー部の両方に近接する２領域に、２つのダミーチップ２２が配置されている。なお、第３実施形態の半導体装置の断面構造は、図２と同様に表すことができる。
第３実施形態のダミーチップ２２は、パッケージ基板１１の矩形の対向する２辺に沿って配置される。よって、それぞれのダミーチップ２２は、図１と同様の長さの短辺と、パッケージ基板１１に近い長さの長辺に囲まれた矩形に形成される。そのため、ダミーチップ２２が配置される側においては、半導体チップ１０のパッドとパッケージ基板１１の接続パッド１４を接続するワイヤ１３が設けられていない。
このように、半導体チップ１０の各辺の両側で、２つのコーナー部に近接する領域にダミーチップ２２を配置することにより、ダミーチップ２２に沿う直下で多くのバンプ電極１２のダメージを軽減することができ、接続信頼性が向上する。また、第１実施形態のダミーチップ２０に比べ、第３実施形態のダミーチップ２２の個数を削減することができるので、製造効率の向上を図ることができる。
［第４実施形態］
次に、第４実施形態の半導体装置について、図８を参照して説明する。図８は、第４実施形態の半導体装置の平面図を示している。第４実施形態の半導体装置において、半導体チップ１０、パッケージ基板１１、ダミーチップ２３含む基本的構造は、第３実施形態と同様であり、図７のダミーチップ２２と同様の形状の２つのダミーチップ２３が配置される。一方、第３実施形態では、ダミーチップ２３に複数の配線２３ａと複数のパッド２３ｂを設けた点が特徴である。
第４実施形態のダミーチップ２３において、内部に形成された各々の配線２３ａは、両端がそれぞれパッド２３ｂに接続される。そして、各配線２３ａに対し、一方のパッド２３ｂがワイヤ１３ａを介して半導体チップ１０のパッドに接続され、他方のパッド２３ｂがワイヤ１３ａを介してパッケージ基板１１上の接続パッド１４に接続されている。このような構成により、半導体チップ１０のパッドは、ワイヤ１３ａ、パッド２３ｂ、配線２３ａ、パッド２３ｂ、ワイヤ１３ａの順に経由して接続パッド１４に接続することができる。従って、第４実施形態においては、第３実施形態と同様のバンプ電極１２のダメージを軽減する効果に加えて、ダミーチップ２３を搭載した状態で半導体チップ１０の再配線が可能となるので、外部端子の端子数を十分に確保することができる。
［第５実施形態］
次に、第５実施形態の半導体装置について、図９を参照して説明する。図９は、第５実施形態の半導体装置の平面図を示している。第５実施形態の半導体装置において、半導体チップ１０とパッケージ基板１１を含む基本的構造は、第１実施形態と同様である。一方、第５実施形態では、半導体チップ１０の周囲のコーナー部に近接する領域に、それぞれ３個のダミーチップ２０、２０ａ、２０ｂを配置した点が特徴である。このうち、ダミーチップ２０については、第１実施形態の場合と同様の配置と形状であるが（図１）、さらにダミーチップ２０の両側に隣接する２つのダミーチップ２０ａ、２０ｂを追加したものである。
第５実施形態の構成においては、パッケージ基板１１の表面の周辺領域に全部で１２個のダミーチップ２０、２０ａ、２０ｂが搭載されることになる。これにより、半導体チップ１０の４つのコーナー部の近辺で、ダミーチップ２０、２０ａ、２０ｂの直下に、より多くのバンプ電極１２が配置されるので、広い範囲にわたってバンプ電極１２が受けるダメージを軽減して接続信頼性を向上することができる。
以上、第１〜第５実施形態に基づき本発明を説明したが、上記各実施形態の構成に限られず、本発明を多様な構成に対して広く適用することができる。例えば、複数のバンプ電極１２が形成されたパッケージ基板１１としては、ＢＧＡ（Ball Grid Array）、ＰＧＡ（Pin Grid Array）等のマトリクス状の端子配列を有する多様なパッケージ方式に対して適用可能である。また、パッケージ基板１１に１つの半導体チップ１０が搭載されるシングルチップ品に限らず、複数の半導体チップ１０をパッケージ基板１１上に積層したチップスタック品に対しても、本発明を適用することができる。
第１実施形態の半導体装置の平面図である。 図１のＡ−Ａ’断面図である。 第１実施形態の半導体装置の製造時の断面状態を示す図である。 第１実施形態の半導体装置の製造手順を示す工程フロー図である。 第２実施形態の半導体装置の平面図である。 図５のＡ−Ａ’断面図である。 第３実施形態の半導体装置の平面図である。 第４実施形態の半導体装置の平面図である。 第５実施形態の半導体装置の平面図である。 従来の半導体装置の接続信頼性に関する問題点を説明する平面図である。 従来の半導体装置の温度変動による挙動を模式的に表した図である。
符号の説明
１０…半導体チップ
１１…パッケージ基板
１２…バンプ電極
１３…ワイヤ
１４…接続パッド
１５…配線
１６…ランド
１７…接着剤
１８…レジン
２０、２０ａ、２０ｂ、２１、２２、２３…ダミーチップ
２３ａ…配線
２３ｂ…パッド
３０…配線母基板
３０ａ…製品形成領域
３１…ダイシングテープ
ＤＬ…ダイシングライン

Claims (10)

  1. パッケージ基板と、
    前記パッケージ基板の一方の面に搭載される半導体チップと、
    前記パッケージ基板の他方の面に形成され、配線構造を介して前記半導体チップと電気的に接続される複数のバンプ電極と、
    前記パッケージ基板の前記一方の面のうち、前記半導体チップのコーナー部に近接する所定領域に搭載されるダミーチップと、
    を備え、前記ダミーチップは、熱膨張係数が前記半導体チップと同一又は近似する材料を用いて形成されることを特徴とする半導体装置。
  2. 前記ダミーチップは、前記半導体チップと略同一の厚さに形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップの４つの前記コーナー部に近接する４つの領域に搭載される４つの前記ダミーチップを備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記ダミーチップは、矩形の隣接する２辺が前記パッケージ基板の矩形の隣接する２辺と重なるように配置されることを特徴とする請求項３に記載の半導体装置。
  5. 前記ダミーチップの各々に隣接する領域に搭載される他の前記ダミーチップをさらに備えることを特徴とする請求項３に記載の半導体装置。
  6. 前記半導体チップの矩形の対向する２辺に沿う２つの領域に搭載される２つの前記ダミーチップを備えることを特徴とする請求項１に記載の半導体装置。
  7. 前記ダミーチップには、前記半導体チップのパッドを前記バンプ電極に接続するための配線構造の一部が形成されることを特徴とする請求項６に記載の半導体装置。
  8. 配線構造が形成されたパッケージ基板と、所定の電子回路が構成された半導体チップを含む半導体装置の製造方法であって、
    前記パッケージ基板の一方の面において、中央領域に半導体チップを搭載するとともに、当該半導体チップのコーナー部に近接する所定領域に、前記半導体チップと熱膨張係数が同一又は近似する材料を用いて形成されたダミーチップを搭載し、前記半導体チップの他方の面において、前記配線構造を介して前記半導体チップと接続される複数のバンプ電極を形成することを特徴とする半導体装置の製造方法。
  9. 前記パッケージ基板に対応する複数の製品形成領域が配置された配線母基板に前記半導体チップ及び前記ダミーチップをそれぞれ搭載し、前記複数のバンプ電極を形成した後に各々の前記製品形成領域の間のダイシングラインに沿って前記配線母基板を切断して各々の前記パッケージ基板を分離することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記複数の製品形成領域に跨って配置される前記ダミーチップが、前記配線母基板とともに前記ダイシングラインに沿って切断されることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2008054155A 2008-03-04 2008-03-04 半導体装置及びその製造方法 Pending JP2009212315A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008054155A JP2009212315A (ja) 2008-03-04 2008-03-04 半導体装置及びその製造方法
US12/398,049 US7944049B2 (en) 2008-03-04 2009-03-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054155A JP2009212315A (ja) 2008-03-04 2008-03-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009212315A true JP2009212315A (ja) 2009-09-17

Family

ID=41052767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054155A Pending JP2009212315A (ja) 2008-03-04 2008-03-04 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7944049B2 (ja)
JP (1) JP2009212315A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104790A (ja) * 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
JP2013247274A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 半導体パッケージ及び配線基板ユニット
WO2024005172A1 (ja) * 2022-06-29 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779599B2 (en) 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US20140042622A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fine Pitch Package-on-Package Structure
KR102065648B1 (ko) 2013-08-14 2020-01-13 삼성전자주식회사 반도체 패키지
US9154138B2 (en) 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
US10529690B2 (en) * 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9865567B1 (en) * 2017-02-02 2018-01-09 Xilinx, Inc. Heterogeneous integration of integrated circuit device and companion device
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
CN108831866A (zh) * 2018-06-25 2018-11-16 华进半导体封装先导技术研发中心有限公司 一种控制形变的扇出封装结构及其制造方法
KR102609445B1 (ko) 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) * 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法
US12013043B2 (en) 2020-12-21 2024-06-18 Xerox Corporation Triggerable mechanisms and fragment containment arrangements for self-destructing frangible structures and sealed vessels
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140687A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体装置
JP2003092376A (ja) * 2001-09-17 2003-03-28 Sony Corp 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162531A (ja) 1995-12-08 1997-06-20 Matsushita Electric Ind Co Ltd ボールグリッドアレイのバンプ配置方法
JPH11307564A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体装置
JP2001210749A (ja) 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
US20020140073A1 (en) * 2001-03-28 2002-10-03 Advanced Semiconductor Engineering, Inc. Multichip module
US7692295B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140687A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体装置
JP2003092376A (ja) * 2001-09-17 2003-03-28 Sony Corp 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104790A (ja) * 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
JP2013247274A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 半導体パッケージ及び配線基板ユニット
WO2024005172A1 (ja) * 2022-06-29 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Also Published As

Publication number Publication date
US7944049B2 (en) 2011-05-17
US20090224401A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JP2009212315A (ja) 半導体装置及びその製造方法
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
EP1401020A1 (en) Semiconductor device and manufacturing method thereof
US20110074037A1 (en) Semiconductor device
JP2012104790A (ja) 半導体装置
KR20100069589A (ko) 반도체 디바이스
JP2010010301A (ja) 半導体装置及びその製造方法
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP5184132B2 (ja) 半導体装置およびその製造方法
USRE45932E1 (en) Semiconductor device and method of manufacturing the same
US6953709B2 (en) Semiconductor device and its manufacturing method
JP2012230981A (ja) 半導体装置及びその製造方法
US8098496B2 (en) Wiring board for semiconductor device
US7660130B2 (en) Semiconductor device
JP2009026861A (ja) 半導体装置及びその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20090189297A1 (en) Semiconductor device
JP2009283835A (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2011061055A (ja) 半導体装置の製造方法
JP2007012992A (ja) 半導体装置の製造方法
JP2006186128A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715