KR102609445B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR102609445B1 KR102609445B1 KR1020180125678A KR20180125678A KR102609445B1 KR 102609445 B1 KR102609445 B1 KR 102609445B1 KR 1020180125678 A KR1020180125678 A KR 1020180125678A KR 20180125678 A KR20180125678 A KR 20180125678A KR 102609445 B1 KR102609445 B1 KR 102609445B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- chip
- interposer
- semiconductor package
- logic chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3738—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Control And Other Processes For Unpacking Of Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 패키지는 패키지 기판, 인터포저, 로직 칩, 적어도 하나의 메모리 칩 및 히트 싱크를 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 인터포저는 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 로직 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 로직 칩은 상기 인터포저에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 메모리 칩은 상기 인터포저 및 상기 로직 칩에 전기적으로 연결될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩 내의 열을 방출시킬 수 있다. 따라서, 로직 칩 내의 열이 히트 싱크를 통해서 효율적으로 방출될 수 있다.
Description
본 발명은 반도체 패키지에 관한 것이다. 보다 구체적으로, 본 발명은 메모리 칩들과 로직 칩을 포함하는 시스템-인 패키지에 관한 것이다.
시스템-인 패키지는 복수개의 메모리 칩들과 로직 칩을 포함할 수 있다. 메모리 칩들과 로직 칩은 인터포저를 매개로 패키지 기판에 전기적으로 연결될 수 있다. 메모리 칩들 각각은 복수개의 메모리 칩들이 적층된 멀티-칩 구조를 가질 수 있다. 이에 따라, 메모리 칩은 로직 칩의 두께보다 두꺼운 두께를 가질 수 있다.
관련 기술들에 따르면, 로직 칩이 메모리 칩보다 아래에 위치하고 있으므로, 로직 칩으로부터 발생된 열을 효과적으로 방출시킬 수가 없을 것이다. 특히, 로직 칩의 방열을 위한 히트 싱크를 메모리 칩 아래에 위치한 로직 칩에 연결하기가 상당히 어려울 수 있다.
본 발명은 로직 칩 내의 열을 효과적으로 방출시킬 수 있는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 로직 칩, 적어도 하나의 메모리 칩 및 히트 싱크를 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 인터포저는 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 로직 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 로직 칩은 상기 인터포저에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 메모리 칩은 상기 인터포저 및 상기 로직 칩에 전기적으로 연결될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩 내의 열을 방출시킬 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 로직 칩, 적어도 하나의 메모리 칩, 히트 싱크 및 메인 히트 싱크를 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 인터포저는 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 로직 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 로직 칩은 상기 인터포저에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 인터포저의 상부면에 배치되어 상기 인터포저 및 상기 로직 칩에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 로직 칩의 상부면보다 위에 위치하는 상부면을 가질 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 접촉되어 상기 로직 칩 내의 열을 방출시킬 수 있다. 상기 히트 싱크는 상기 메모리 칩의 상부면과 동일 평면 상에 위치하는 상부면을 가질 수 있다. 상기 메인 히트 싱크는 상기 메모리 칩과 상기 히트 싱크의 상부면들과 접촉되어, 상기 메모리 칩과 상기 히트 싱크 내의 열을 방출시킬 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 로직 칩, 적어도 하나의 메모리 칩 및 메인 히트 싱크를 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 인터포저는 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 로직 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 로직 칩은 상기 인터포저에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 인터포저의 상부면에 배치되어 상기 인터포저 및 상기 로직 칩에 전기적으로 연결될 수 있다. 상기 메모리 칩은 상기 로직 칩의 상부면보다 위에 위치하는 상부면을 가질 수 있다. 상기 메인 히트 싱크는 상기 메모리 칩의 상부면과 접촉된 하부면, 및 상기 하부면으로부터 연장되어 상기 로직 칩의 상부면과 접촉된 열전달부를 가져서, 상기 메모리 칩과 상기 로직 칩 내의 열을 방출시킬 수 있다.
상기된 본 발명에 따르면, 로직 칩의 상부면에 히트 싱크가 접촉하게 되므로, 로직 칩 내의 열이 히트 싱크를 통해서 효율적으로 방출될 수 있다. 또한, 히트 싱크의 상부면은 메모리 칩의 상부면과 동일 평면 상에 위치하므로, 메인 히트 싱크와 메모리 칩 및 히트 싱크의 상부면들 사이의 접촉 면적이 확장될 수 있다. 결과적으로, 로직 칩과 메모리 칩 내의 열을 메인 히트 싱크를 통해서 효과적으로 방출시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 도 1에 도시된 반도체 패키지를 나타낸 평면도이다.
도 3은 도 1에 도시된 반도체 패키지의 인터포저를 나타낸 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 2는 도 1에 도시된 반도체 패키지를 나타낸 평면도이다.
도 3은 도 1에 도시된 반도체 패키지의 인터포저를 나타낸 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2는 도 1에 도시된 반도체 패키지를 나타낸 평면도이며, 도 3은 도 1에 도시된 반도체 패키지의 인터포저를 나타낸 평면도이다.
도 1을 참조하면, 본 실시예에 따른 반도체 패키지는 패키지 기판(110), 인터포저(120), 로직 칩(130), 복수개의 메모리 칩(140)들, 히트 싱크(150) 및 몰딩 부재(180)를 포함할 수 있다. 본 실시예의 반도체 패키지는 메모리 칩(140)들과 로직 칩(130)을 포함하므로, 본 실시예의 반도체 패키지는 시스템-인 패키지일 수 있다.
패키지 기판(110)은 도전 배선들을 포함할 수 있다. 도전 배선들 각각은 패키지 기판(110)의 상부면 및/또는 하부면을 따라 연장된 도전 트레이스, 및 패키지 기판(110)의 상부면과 하부면 사이에서 연장된 도전 비아를 포함할 수 있다. 그러나, 패키지 기판(110)의 도전 배선들은 특정 형상으로 국한되지 않을 수 있다. 또한, 도전 배선들 각각은 도전성 범프(160)와 외부접속단자(164)들까지 연장된 대향하는 단부들을 가질 수 있다. 도전성 범프(160)와 외부접속단자(164)들은 인터포저(120)와 패키지 기판(110) 사이에 배치된 솔더 볼 또는 범프들을 포함할 수 있다. 도전성 범프(160)와 외부접속단자(164)들은 특정 형상으로 국한되지 않을 수 있다.
인터포저(120)는 패키지 기판(110)의 상부면에 배치될 수 있다. 인터포저(120)는 절연 기판, 복수개의 접속 포스트(122)들 및 복수개의 도전 패턴(124)들을 포함할 수 있다. 접속 포스트(122)들은 절연 기판 내에 수직 방향을 따라 내장될 수 있다. 접속 포스트(122)들 각각의 상단과 하단은 인터포저(120)의 상부면과 하부면을 통해 노출될 수 있다. 접속 포스트(122)들의 하단들이 도전성 범프(160)들을 매개로 패키지 기판(110)의 도전 배선들의 상단들에 전기적으로 연결될 수 있다. 즉, 패키지 기판(110)과 인터포저(120)는 도전성 범프(160)들에 의해서 전기적으로 연결될 수 있다. 도 3에 도시된 바와 같이, 도전 패턴(124)들은 인터포저(120)의 상부면에 배열될 수 있다.
로직 칩(130)은 인터포저(120)의 상부면에 배치될 수 있다. 본 실시예에서, 로직 칩(130)은 인터포저(120)의 상부면 중앙부에 배치될 수 있다. 로직 칩(130)의 하부면에 패드들이 배치될 수 있다. 따라서, 로직 칩(130)의 하부면이 로직 칩(130)의 액티브 면에 해당될 수 있다. 로직 칩(130)은 도전성 범프(162)들을 매개로 인터포저(120)에 전기적으로 연결될 수 있다. 즉, 로직 칩(130)의 패드들이 도전성 범프(162)들을 통해서 인터포저(120)의 접속 포스트(122)들의 상단들에 전기적으로 접촉될 수 있다.
도 1 및 도 3을 참조하면, 복수개의 메모리 칩(140)들이 인터포저(120)의 상부면에 배치될 수 있다. 메모리 칩(140)들 각각은 패드들을 포함할 수 있다. 패드들은 메모리 칩(140)의 하부면에 배치될 수 있다. 따라서, 메모리 칩(140)의 하부면이 메모리 칩(140)의 액티브 면에 해당될 수 있다. 메모리 칩(140)은 도전성 범프(162)들을 매개로 인터포저(120)에 전기적으로 연결될 수 있다. 즉, 메모리 칩(140)의 패드들이 도전성 범프(162)들을 통해서 인터포저(120)의 접속 포스트(122)들의 상단들에 전기적으로 접촉될 수 있다. 본 실시예에서, 메모리 칩(140)은 고대역 메모리(High Bandwidth Memory : HBM) 칩을 포함할 수 있다.
본 실시예에서, 메모리 칩(140)들은 로직 칩(130)을 둘러싸도록 배치될 수 있다. 메모리 칩(140)들은 인터포저(120)의 상부면에 배열된 도전 패턴(124)들을 통해서 로직 칩(130)에 전기적으로 연결될 수 있다.
또한, 메모리 칩(140)들 각각은 복수개의 메모리 칩들이 수직 방향을 따라 적층된 멀티-칩 구조를 가질 수 있다. 메모리 칩(140)들의 적층 수는 4개, 8개, 12개, 16개 또는 그 이상일 수 있다. 메모리 칩(140)들의 적층에 의해서 형성된 멀티-칩 구조는 로직 칩(130)의 두께보다 두꺼운 두께를 가질 수 있다. 따라서, 로직 칩(130)은 멀티-칩 구조의 메모리 칩(140)의 상부면보다 아래에 위치한 상부면을 가질 수 있다.
히트 싱크(150)는 로직 칩(130)의 상부면에 배치될 수 있다. 히트 싱크(150)는 로직 칩(130)의 상부면과 접촉하여, 로직 칩(130)에서 발생된 열을 방출시킬 수 있다. 히트 싱크(150)는 로직 칩(130)의 폭 및 길이와 실질적으로 동일한 폭 및 길이를 가질 수 있다. 따라서, 히트 싱크(150)의 측면들은 로직 칩(130)의 측면들과 실질적으로 동일한 수직면 상에 위치할 수 있다.
본 실시예에서, 히트 싱크(150)는 메모리 칩(140)들의 상부면들과 실질적으로 동일한 수평면 상에 위치하는 상부면을 가질 수 있다. 히트 싱크(150)의 상부면과 메모리 칩(140)들의 상부면들이 동일 수평면 상에 위치하므로, 메모리 칩(140)들의 상부에 위치할 구조물의 형성이 용이해질 수 있다. 특히, 메모리 칩(140)의 방열을 위한 메인 히트 싱크를 메모리 칩(140)들의 상부면에 배치하기가 용이해질 수 있다. 즉, 적층형 메모리 칩(140)의 두께에 따라 히트 싱크(150)의 두께가 결정될 수 있다. 다른 실시예로서, 히트 싱크(150)의 상부면은 메모리 칩(140)의 상부면보다 높거나 낮게 위치할 수도 있다.
또한, 히트 싱크(150)는 더미 칩을 포함할 수 있다. 즉, 반도체 제조 공정에서 불량으로 판정된 더미 칩을 히트 싱크(150)로 이용할 수 있다. 따라서, 히트 싱크(150)는 더미 칩의 재질인 실리콘을 포함할 수 있다.
히트 싱크(150)는 전열성 접착제(170)를 매개로 로직 칩(130)의 상부면에 부착될 수 있다. 전열성 접착제(170)는 로직 칩(130)에서 발생된 열을 히트 싱크(150)로 전달할 수 있는 특성을 가질 수 있다. 예를 들어서, 전열성 접착제(170)는 열 인터페이스 물질(Thermal Interface Material : TIM)을 포함할 수 있다.
몰딩 부재(180)는 인터포저(120)의 상부면과 메모리 칩(140)들의 하부면 사이, 메모리 칩(140)들의 내측면들 로직 칩(130) 및 히트 싱크(150)의 외측면들 사이, 및 메모리 칩(140)들의 외측면에 배치될 수 있다. 또한, 몰딩 부재(180)는 메모리 칩(140)들과 히트 싱크(150)의 상부면들과 동일 평면 상에 위치하는 상부면을 가질 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
본 실시예의 반도체 패키지는 메인 히트 싱크를 더 포함한다는 점을 제외하고는 도 1에 도시된 반도체 패키지의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들을 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 4를 참조하면, 메인 히트 싱크(155)가 메모리 칩(140)들과 히트 싱크(150)의 상부면에 배치될 수 있다. 메인 히트 싱크(155)는 메모리 칩(140)들 내에서 발생된 열 및 히트 싱크(150) 내의 열을 방출시킬 수 있다. 즉, 메인 히트 싱크(155)는 메모리 칩(140)들의 열을 직접적으로 방출시킬 수 있다. 또한, 메인 히트 싱크(155)는 로직 칩(130)의 열을 히트 싱크(150)을 통해서 간접적으로 방출시킬 수 있다.
본 실시예에서, 메인 히트 싱크(155)는 편평한 하부면을 가질 수 있다. 전술한 바와 같이, 히트 싱크(150)와 메모리 칩(140)들의 상부면들이 동일 수평면 상에 위치하고 있으므로, 메인 히트 싱크(155)의 편평한 하부면과 히트 싱크(150)와 메모리 칩(140)의 상부면들 사이의 접촉 면적이 확장될 수 있다. 따라서, 히트 싱크(150)와 메모리 칩(140)으로부터 메인 히트 싱크(155)로의 열전달율이 향상될 수 있다.
메인 히트 싱크(155)는 전열성 접착제(172)를 매개로 메모리 칩(140)들과 히트 싱크(150)의 상부면들에 부착될 수 있다. 전열성 접착제(172)는 메모리 칩(140)들과 히트 싱크(150)의 열을 메인 히트 싱크(155)로 전달할 수 있다. 전열성 접착제(172)는 thermal interface material(TIM)을 포함할 수 있다.
본 실시예에서, 메인 히트 싱크(155)는 몰딩 부재(180)의 외측면과 실질적으로 동일한 수직면 상에 위치하는 외측면을 가질 수 있다. 다른 실시예로서, 메인 히트 싱크(155)의 외측면은 몰딩 부재(180)의 외측면보다 수평 방향을 따라 돌출될 수도 있다. 또한, 메인 히트 싱크(155)는 금속을 포함할 수 있다. 다른 실시예로서, 메인 히트 싱크(155)는 실리콘을 포함할 수도 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 평면도이다.
도 5를 참조하면, 본 실시예에 따른 반도체 패키지는 패키지 기판(110), 인터포저(120), 로직 칩(130), 복수개의 메모리 칩(140)들, 메인 히트 싱크(190) 및 몰딩 부재(180)를 포함할 수 있다.
본 실시예의 패키지 기판(110), 인터포저(120), 로직 칩(130), 복수개의 메모리 칩(140)들 및 몰딩 부재(180)는 도 1에 도시된 패키지 기판(110), 인터포저(120), 로직 칩(130), 복수개의 메모리 칩(140)들 및 몰딩 부재(180) 각각과 동일한 구조를 가지므로, 패키지 기판(110), 인터포저(120), 로직 칩(130), 복수개의 메모리 칩(140)들 및 몰딩 부재(180)에 대한 반복 설명은 생략할 수 있다.
메인 히트 싱크(190)는 메모리 칩(140)들의 상부면에 배치될 수 있다. 즉, 메인 히트 싱크(190)는 메모리 칩(140)들의 상부면과 접촉하는 편평한 하부면을 가질 수 있다.
또한, 메인 히트 싱크(190)는 열전달부(192)를 포함할 수 있다. 열전달부(192)는 메인 히트 싱크(190)의 하부면 중앙부로부터 로직 칩(130)을 향해 연장될 수 있다. 열전달부(192)는 로직 칩(130)의 상부면과 접촉할 수 있다. 즉, 본 실시예의 열전달부(192)을 일체로 갖는 메인 히트 싱크(190)는 도 4에 도시된 메인 히트 싱크(155)와 히트 싱크(150)가 일체로 된 구조일 수 있다. 열전달부(192)는 도 4의 히트 싱크(150)에 해당될 수 있다. 본 실시예의 메인 히트 싱크(190)는 금속 또는 실리콘을 포함할 수 있다.
열전달부(192)의 하부면은 전열성 접착제(170)를 매개로 로직 칩(130)의 상부면에 부착될 수 있다. 메인 히트 싱크(190)의 하부면도 전열성 접착제(172)를 매개로 메모리 칩(140)들의 상부면들에 부착될 수 있다. 따라서, 로직 칩(130)의 열은 열전달부(192) 및 메인 히트 싱크(190)를 통해서 방출될 수 있다. 메모리 칩(140)들의 열은 메인 히트 싱크(190)를 통해서 방출될 수 있다.
상기된 본 실시예들에 따르면, 로직 칩의 상부면에 히트 싱크가 접촉하게 되므로, 로직 칩 내의 열이 히트 싱크를 통해서 효율적으로 방출될 수 있다. 또한, 히트 싱크의 상부면은 메모리 칩의 상부면과 동일 평면 상에 위치하므로, 메인 히트 싱크와 메모리 칩 및 히트 싱크의 상부면들 사이의 접촉 면적이 확장될 수 있다. 결과적으로, 로직 칩과 메모리 칩 내의 열을 메인 히트 싱크를 통해서 효과적으로 방출시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 120 ; 인터포저
122 ; 접속 포스트 124 ; 도전 패턴
130 ; 로직 칩 140 ; 메모리 칩
150 ; 히트 싱크 160, 162 ; 도전성 범프
164 ; 외부접속단자 170, 172 ; 전열성 접착제
180 ; 몰딩 부재 155, 190 ; 메인 히트 싱크
192 열전달부
122 ; 접속 포스트 124 ; 도전 패턴
130 ; 로직 칩 140 ; 메모리 칩
150 ; 히트 싱크 160, 162 ; 도전성 범프
164 ; 외부접속단자 170, 172 ; 전열성 접착제
180 ; 몰딩 부재 155, 190 ; 메인 히트 싱크
192 열전달부
Claims (20)
- 패키지 기판;
상기 패키지 기판의 상부면에 배치되고, 상기 패키지 기판에 전기적으로 연결된 인터포저;
상기 인터포저의 상부면에 배치되고, 상기 인터포저에 전기적으로 연결된 로직 칩;
상기 인터포저의 상부면에 배치되고, 상기 인터포저 및 상기 로직 칩에 전기적으로 연결된 적어도 하나의 메모리 칩; 및
상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩 내의 열을 방출시키는 히트 싱크를 포함하고,
상기 히트 싱크는 상기 메모리 칩의 상부면과 동일 평면 상에 위치하는 상부면을 갖는 반도체 패키지. - 제 1 항에 있어서, 상기 히트 싱크는 더미 칩을 포함하는 반도체 패키지.
- 제 2 항에 있어서, 상기 더미 칩은 실리콘을 포함하는 반도체 패키지.
- 삭제
- 제 1 항에 있어서, 상기 로직 칩과 상기 히트 싱크 사이에 개재되어, 상기 로직 칩의 상기 열을 상기 히트 싱크로 전달하는 전열성 접착제를 더 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 메모리 칩과 상기 히트 싱크의 상부면들과 접촉되어, 상기 메모리 칩과 상기 히트 싱크 내의 열을 방출시키는 메인 히트 싱크를 더 포함하는 반도체 패키지.
- 제 6 항에 있어서, 상기 메인 히트 싱크와 상기 메모리 칩 및 상기 히트 싱크 사이에 개재되어, 상기 메모리 칩과 상기 히트 싱크 내의 상기 열을 상기 메인 히트 싱크로 전달하는 전열성 접착제를 더 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 메모리 칩은 상기 로직 칩의 두께보다 두꺼운 두께를 가져서, 상기 로직 칩의 상부면보다 위에 위치하는 상부면을 갖는 반도체 패키지.
- 제 1 항에 있어서, 상기 메모리 칩은 상기 로직 칩의 주위를 둘러싸는 복수개의 메모리 칩들을 포함하는 반도체 패키지.
- 제 9 항에 있어서, 상기 메모리 칩들 각각은 상기 메모리 칩들이 적층된 멀티-칩 구조를 갖는 반도체 패키지.
- 제 1 항에 있어서, 상기 인터포저는
절연 기판;
상기 절연 기판에 수직 방향을 따라 내장되어, 상기 패키지 기판과 전기적으로 연결된 복수개의 접속 포스트들; 및
상기 절연 기판의 상부면에 배치되어, 상기 메모리 칩과 상기 로직 칩을 전기적으로 연결하는 도전 패턴들을 포함하는 반도체 패키지. - 제 11 항에 있어서, 상기 접속 포스트들의 상단들과 상기 메모리 칩 및 상기 로직 칩 사이에 개재된 도전성 범프들을 더 포함하는 반도체 패키지.
- 제 11 항에 있어서, 상기 접속 포스트들의 하단들과 상기 패키지 기판 사이에 개재된 도전성 범프들을 더 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 인터포저와 상기 메모리 칩 사이, 상기 메모리 칩과 상기 로직 칩 및 상기 히트 싱크 사이, 및 상기 메모리 칩의 외측면에 배치된 몰딩 부재를 더 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 패키지 기판의 하부면에 실장된 복수개의 외부접속단자들을 더 포함하는 반도체 패키지.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180125678A KR102609445B1 (ko) | 2018-10-22 | 2018-10-22 | 반도체 패키지 |
TW108120962A TWI811383B (zh) | 2018-10-22 | 2019-06-18 | 半導體封裝 |
US16/507,974 US11056414B2 (en) | 2018-10-22 | 2019-07-10 | Semiconductor package |
CN201910770237.0A CN111081649A (zh) | 2018-10-22 | 2019-08-20 | 半导体封装 |
US17/340,197 US11664292B2 (en) | 2018-10-22 | 2021-06-07 | Semiconductor package |
US18/137,803 US11955399B2 (en) | 2018-10-22 | 2023-04-21 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180125678A KR102609445B1 (ko) | 2018-10-22 | 2018-10-22 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200045098A KR20200045098A (ko) | 2020-05-04 |
KR102609445B1 true KR102609445B1 (ko) | 2023-12-04 |
Family
ID=70279771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180125678A KR102609445B1 (ko) | 2018-10-22 | 2018-10-22 | 반도체 패키지 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11056414B2 (ko) |
KR (1) | KR102609445B1 (ko) |
CN (1) | CN111081649A (ko) |
TW (1) | TWI811383B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869972B2 (en) | 2018-11-26 | 2024-01-09 | Etron Technology, Inc. | Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof |
CN111554680B (zh) * | 2018-12-10 | 2023-09-05 | 钰创科技股份有限公司 | 统一集成电路系统 |
KR102359904B1 (ko) * | 2019-09-16 | 2022-02-08 | 삼성전자주식회사 | 반도체 패키지 |
US11948855B1 (en) * | 2019-09-27 | 2024-04-02 | Rockwell Collins, Inc. | Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader |
CN112652588B (zh) * | 2020-12-04 | 2022-11-29 | 海光信息技术股份有限公司 | 一种芯片封装结构及芯片封装方法 |
US11848246B2 (en) | 2021-03-24 | 2023-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
KR20230010397A (ko) * | 2021-07-12 | 2023-01-19 | 에스케이하이닉스 주식회사 | 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법 |
US20230066291A1 (en) * | 2021-08-27 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and method of forming |
US20230067664A1 (en) * | 2021-08-31 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
CN117936523A (zh) * | 2022-12-30 | 2024-04-26 | 芯瑞半导体(中山)有限公司 | 多层芯片堆叠封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060087033A1 (en) * | 2003-02-03 | 2006-04-27 | Goh Kim Y | Molded high density electronic packaging structure for high performance applications |
US20060278975A1 (en) * | 2005-06-09 | 2006-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ball grid array package with thermally-enhanced heat spreader |
US20160133602A1 (en) * | 2013-12-11 | 2016-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909056A (en) * | 1997-06-03 | 1999-06-01 | Lsi Logic Corporation | High performance heat spreader for flip chip packages |
TW455964B (en) | 2000-07-18 | 2001-09-21 | Siliconware Precision Industries Co Ltd | Multi-chip module package structure with stacked chips |
TWI232568B (en) | 2004-03-11 | 2005-05-11 | Advanced Semiconductor Eng | Multi package module with heat spreader |
US7973398B2 (en) | 2005-05-12 | 2011-07-05 | Unimicron Technology Corp. | Embedded chip package structure with chip support protruding section |
JP4686318B2 (ja) | 2005-09-28 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008305838A (ja) | 2007-06-05 | 2008-12-18 | Renesas Technology Corp | 半導体装置及びその実装構造 |
JP2009212315A (ja) | 2008-03-04 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7858441B2 (en) | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
JP5703010B2 (ja) | 2010-12-16 | 2015-04-15 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
US9082633B2 (en) * | 2011-10-13 | 2015-07-14 | Xilinx, Inc. | Multi-die integrated circuit structure with heat sink |
US8780561B2 (en) | 2012-03-30 | 2014-07-15 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
US8952533B2 (en) | 2012-09-10 | 2015-02-10 | Futurewei Technologies, Inc. | Devices and methods for 2.5D interposers |
US9236323B2 (en) | 2013-02-26 | 2016-01-12 | Intel Corporation | Integrated heat spreader for multi-chip packages |
TWI541954B (zh) | 2013-08-12 | 2016-07-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
JP2015146385A (ja) | 2014-02-03 | 2015-08-13 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
KR20160122022A (ko) * | 2015-04-13 | 2016-10-21 | 에스케이하이닉스 주식회사 | 인터포저를 갖는 반도체 패키지 및 제조 방법 |
KR102397902B1 (ko) * | 2018-01-29 | 2022-05-13 | 삼성전자주식회사 | 반도체 패키지 |
-
2018
- 2018-10-22 KR KR1020180125678A patent/KR102609445B1/ko active IP Right Grant
-
2019
- 2019-06-18 TW TW108120962A patent/TWI811383B/zh active
- 2019-07-10 US US16/507,974 patent/US11056414B2/en active Active
- 2019-08-20 CN CN201910770237.0A patent/CN111081649A/zh active Pending
-
2021
- 2021-06-07 US US17/340,197 patent/US11664292B2/en active Active
-
2023
- 2023-04-21 US US18/137,803 patent/US11955399B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060087033A1 (en) * | 2003-02-03 | 2006-04-27 | Goh Kim Y | Molded high density electronic packaging structure for high performance applications |
US20060278975A1 (en) * | 2005-06-09 | 2006-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ball grid array package with thermally-enhanced heat spreader |
US20160133602A1 (en) * | 2013-12-11 | 2016-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same |
Also Published As
Publication number | Publication date |
---|---|
US20230282538A1 (en) | 2023-09-07 |
US11664292B2 (en) | 2023-05-30 |
TW202017125A (zh) | 2020-05-01 |
TWI811383B (zh) | 2023-08-11 |
US20210296200A1 (en) | 2021-09-23 |
CN111081649A (zh) | 2020-04-28 |
US11955399B2 (en) | 2024-04-09 |
US11056414B2 (en) | 2021-07-06 |
KR20200045098A (ko) | 2020-05-04 |
US20200126882A1 (en) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102609445B1 (ko) | 반도체 패키지 | |
US7339278B2 (en) | Cavity chip package | |
US7050303B2 (en) | Semiconductor module with vertically mounted semiconductor chip packages | |
US10566320B2 (en) | Method for fabricating electronic package | |
US11244936B2 (en) | Semiconductor device package and apparatus comprising the same | |
JP5081578B2 (ja) | 樹脂封止型半導体装置 | |
KR102327548B1 (ko) | 반도체 패키지 | |
US6750397B2 (en) | Thermally enhanced semiconductor build-up package | |
US12009274B2 (en) | Semiconductor package including thermal exhaust pathway | |
KR101162503B1 (ko) | 히트 슬러그 및 이를 이용한 반도체 패키지 | |
KR100631403B1 (ko) | 방열판을 장착한 반도체 패키지 및 그 제조 방법 | |
KR102359904B1 (ko) | 반도체 패키지 | |
WO2014136735A1 (ja) | 半導体装置 | |
CN114446905A (zh) | 半导体封装结构 | |
KR101013558B1 (ko) | 인터포저 및 이를 이용한 반도체 패키지 | |
KR20210091898A (ko) | 반도체 패키지 | |
CN111508946A (zh) | 半导体封装结构 | |
KR102704716B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
CN110299347B (zh) | 半导体芯片、印刷电路板、多芯片封装体及其制造方法 | |
JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
KR20240085677A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN114256163A (zh) | 半导体封装结构及其形成方法 | |
TW466726B (en) | Semiconductor package with heat sink sheet | |
KR20210108583A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP2012256935A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |