JP5703010B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP5703010B2
JP5703010B2 JP2010280951A JP2010280951A JP5703010B2 JP 5703010 B2 JP5703010 B2 JP 5703010B2 JP 2010280951 A JP2010280951 A JP 2010280951A JP 2010280951 A JP2010280951 A JP 2010280951A JP 5703010 B2 JP5703010 B2 JP 5703010B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor package
layer
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010280951A
Other languages
English (en)
Other versions
JP2012129419A5 (ja
JP2012129419A (ja
Inventor
経塚　正宏
正宏 経塚
徹 日詰
徹 日詰
立岩　昭彦
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010280951A priority Critical patent/JP5703010B2/ja
Priority to US13/326,502 priority patent/US9299678B2/en
Publication of JP2012129419A publication Critical patent/JP2012129419A/ja
Publication of JP2012129419A5 publication Critical patent/JP2012129419A5/ja
Application granted granted Critical
Publication of JP5703010B2 publication Critical patent/JP5703010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップと、半導体チップを覆う樹脂部とを有する半導体パッケージ及びその製造方法に関する。
従来より、半導体チップと、半導体チップを覆う樹脂部とを有する半導体パッケージが知られている。
このような半導体パッケージの一例においては、半導体チップの側面及び能動面、すなわち回路形成面が樹脂部により覆われている。そして、樹脂部上に、半導体チップと電気的に接続された配線層と、絶縁層とが積層されてなる配線構造が形成されている。
このような半導体パッケージの製造方法の一例として、以下のような製造方法が知られている。
例えば、支持体を準備し、準備した支持体上に、半導体チップを、半導体チップの能動面と反対側の面が支持体の表面に接するように搭載する。そして、搭載した半導体チップを樹脂部により封止する。その後、樹脂部上に配線層と絶縁層とを積層し、配線構造を形成する。そして、支持体を除去することによって、半導体パッケージを製造する。
特開２００８−３０６０７１号公報
従来の半導体パッケージの製造工程では、支持体上に半導体チップを配置し、樹脂部、配線構造を形成した状態では、半導体パッケージには反りが発生しておらず、剛性も不足していない。しかし、支持体を除去した後、半導体パッケージが反るか、あるいは、剛性が不足する虞があった。
また、このような半導体パッケージの反りには、例えばはんだリフロー等の熱処理を行う際の熱履歴に起因するものがあるため、熱処理を行うことにより更に反り量が増大する虞があった。
本発明は、上記の点に鑑みて、反りを防止できるとともに、剛性が向上可能な半導体パッケージ及びその製造方法を提供することを課題とする。
本半導体パッケージは、半導体チップと、前記半導体チップを覆うように形成された樹脂部と、前記半導体チップの回路形成面側の前記樹脂部上に形成されており、配線層と絶縁層とを積層した配線構造と、前記配線構造の前記絶縁層内であって、かつ、前記半導体チップと対向する領域に設けられており、前記配線構造の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材と、を有し、前記配線層は前記半導体チップの電極パッドと直接接続され、前記反り防止部材は、前記配線層から電気的に独立しており、前記反り防止部材は、シリコン、ガラス、セラミック、化合物半導体の何れかよりなることを要件とする。
本半導体パッケージの製造方法は、支持体上に半導体チップを配置する第１工程と、前記半導体チップが配置された前記支持体上に、前記半導体チップを覆うように樹脂部を形成する第２工程と、前記半導体チップの回路形成面側の前記樹脂部上に、前記半導体チップの電極パッドと直接接続される配線層を形成する第３工程と、前記樹脂部及び前記配線層上に、絶縁層及び配線層を所定の層数積層する第４工程と、前記絶縁層上であって、前記半導体チップと対向する領域に反り防止部材を設ける第５工程と、前記第４工程で形成した絶縁層及び配線層と、前記反り防止部材と、を覆うように、絶縁層及び配線層を所定の層数積層する第６工程と、前記支持体を除去する第７工程と、を有し、前記反り防止部材は、前記第３工程で形成した配線層と、前記第４工程及び前記第６工程で形成した絶縁層及び配線層と、を含む配線構造の熱膨張係数よりも、前記半導体チップの熱膨張係数に近い熱膨張係数を有し、前記反り防止部材は、前記配線構造に含まれる配線層から電気的に独立しており、前記反り防止部材は、シリコン、ガラス、セラミック、化合物半導体の何れかよりなることを要件とする。
開示の技術によれば、反りを防止できるとともに、剛性が向上可能な半導体パッケージ及びその製造方法を提供することができる。
第１の実施の形態に係る半導体パッケージを例示する断面図である。 絶縁層が多層であるときに、反り防止部材を設ける位置を例示する断面図である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その４）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その５）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その６）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その７）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その８）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その９）である。 比較例に係る半導体パッケージを例示する断面図である。 比較例に係る半導体パッケージの製造工程を例示する断面図（その１）である。 比較例に係る半導体パッケージの製造工程を例示する断面図（その２）である。 第２の実施の形態に係る半導体パッケージを例示する断面図である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その１）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その２）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その３）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その４）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その５）である。 第３の実施の形態に係る半導体パッケージを例示する断面図である。 第３の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その１）である。 第３の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その２）である。 第３の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その３）である。 第４の実施の形態に係る半導体パッケージを例示する断面図である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その１）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その２）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その３）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その４）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その５）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その６）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その７）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その８）である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図（その９）である。 第５の実施の形態に係る半導体パッケージを例示する断面図である。 第６の実施の形態に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０は、半導体チップ２０と、樹脂部３０と、配線構造４０と、反り防止部材５０とを有する。
半導体チップ２０は、半導体基板よりなる。また、半導体チップ２０は、例えば配線構造４０側の面２０ａに、図示しない半導体集積回路が形成されている。半導体チップ２０の大きさ（平面視）は、例えば１２ｍｍ×１２ｍｍ程度とすることができる。半導体チップ２０の厚さＴ１は、例えば１００μｍ程度（適用可能な範囲：５０〜２００μｍ）とすることができる。なお、以降、半導体チップ２０において、半導体集積回路及び電極パッドが形成されている側の面２０ａを回路形成面２０ａと称する場合がある。
半導体基板として、例えばシリコン（Ｓｉ）基板とすることができる。回路形成面２０ａに形成されている図示しない半導体集積回路は、拡散層、絶縁層、ビア、及び配線等（図示せず）を有する。また、回路形成面２０ａの半導体集積回路上には、図示しない電極パッドが設けられており、電極パッドは半導体集積回路と電気的に接続されている。
樹脂部３０は、半導体チップ２０の回路形成面２０ａと面２０ｃ（側面）とを覆うように形成されている。樹脂部３０は、樹脂部３０の配線構造４０側の面３０ａが平坦になるように形成されている。樹脂部３０の面３０ａと反対面である面３０ｂは、半導体チップ２０の面２０ｂ（背面）と略面一とされている。樹脂部３０の厚さＴ２は、チップ厚Ｔ１を埋めるために十分な厚さとすることができる。
配線構造４０は、配線層と絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、絶縁層は、各配線層が互いに絶縁されるような層厚とすることができる。図１に示す例では、配線構造４０は、第１配線層４１と、第２配線層４２と、第３配線層４３と、第１絶縁層４４と、第２絶縁層４５とを有する。
配線構造４０は、樹脂部３０の面３０ａ上に形成されている。配線構造４０の厚さＴ３は、例えば４００μｍ程度とすることができる。
第１配線層４１は、樹脂部３０の面３０ａ上に形成されており、樹脂部３０を貫通するビアホール３０ｘを介して、半導体チップ２０の回路形成面２０ａに形成された図示しない電極パッドと電気的に接続されている。ビアホール３０ｘは、樹脂部３０を貫通する貫通孔である。
第１絶縁層４４は、第１配線層４１を覆うように樹脂部３０の面３０ａ上に形成されている。第２配線層４２は、第１絶縁層４４上に形成されており、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して第１配線層４１と電気的に接続されている。第２絶縁層４５は、第２配線層４２を覆うように第１絶縁層４４上に形成されている。第３配線層４３は、第２絶縁層４５上に形成されており、第２絶縁層４５を貫通する第２ビアホール４５ｘを介して第２配線層４２と電気的に接続されている。
第１配線層４１、第２配線層４２、第３配線層４３として、例えばＣｕを用いることができる。また、第１絶縁層４４、第２絶縁層４５として、例えばエポキシ系樹脂などの樹脂材を用いることができる。また、第２絶縁層４５は、後述する反り防止部材５０を覆うように、形成されている。
ソルダーレジスト層４６は、第３配線層４３を覆うように第２絶縁層４５上に形成されている。ソルダーレジスト層４６は開口部４６ｘを有し、開口部４６ｘ内には第３配線層４３の一部が露出している。ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
なお、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層の例としては、金（Ａｕ）層や、ニッケル（Ｎｉ）層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とパラジウム（Ｐｄ）層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上には、はんだボール４７が搭載されている。
反り防止部材５０は、第１絶縁層４４上に設けられている。以下では、反り防止部材５０が、第２絶縁層４５内に設けられている例について説明する。反り防止部材５０は、後述する半導体パッケージの製造工程において、支持体を除去した後、半導体パッケージの反りを防止するためのものである。
反り防止部材５０は、配線構造４０の熱膨張係数よりも半導体チップ２０の熱膨張係数に近い熱膨張係数を有する。具体的には、反り防止部材５０を、例えば各絶縁層の熱膨張係数及びヤング率よりも半導体チップ２０の熱膨張係数及びヤング率に近い熱膨張係数及びヤング率を有する部材とする。これにより、後述する半導体パッケージの製造工程において、支持体を除去した後、半導体パッケージが反ることを防止できる。
反り防止部材５０は、第１絶縁層４４からソルダーレジスト層４６のうち、いずれかの絶縁層内、又は、ソルダーレジスト層４６上に設けられていてもよい。ただし、半導体パッケージの反りをより効率よく防止するためには、反り防止部材５０は、配線構造４０の樹脂部３０側と反対側に、すなわち配線構造４０の半導体チップ２０と反対側に、設けられていることが好ましい。
図２（ａ）及び図２（ｂ）は、絶縁層が多層（５層）であるときに、反り防止部材を設ける位置を例示する断面図である。なお、図２（ａ）及び図２（ｂ）では、多層構造における図示を容易にするために、半導体チップ２０、反り防止部材５０、絶縁層４４−１〜４４−５、ソルダーレジスト層４６以外の部分について、図示を省略している。
半導体パッケージが、例えば配線構造４０を構成する６層の配線層と、６層の配線層と交互に積層されて配線構造４０を構成する５層の絶縁層４４−１〜４４−５と、配線構造４０上に形成されているソルダーレジスト層４６とを有するものとする。このとき、図２（ａ）に示すように、配線構造４０の半導体チップ２０と反対側の最表層の絶縁層４４−５に、反り防止部材５０を設けてもよい。あるいは、図２（ｂ）に示すように、ソルダーレジスト層４６上に反り防止部材５０を設けてもよい。
ここで、反り防止の観点からは、反り防止部材５０を配線構造４０の樹脂部３０に接する側と反対側の表面（ソルダーレジスト層４６の表面）に設けると、最も反り防止の効果が高い。
しかし、単にソルダーレジスト層４６の表面に反り防止部材５０を設けると、マザーボード等と接続される電極パッドの配置や、配線の引き回しが制限される。
このため、反り防止部材５０を、配線構造４０の樹脂部３０に接する側と反対側の最表層の絶縁層４４−５中に設けると、電極パッド配置や配線引き回しの自由度を確保でき、且つ反り防止効果も高いため好適である。
反り防止部材５０としては、配線構造４０と電気的に接続されている半導体チップ等の各種の電子部品、又は、配線構造４０と電気的に接続されていないダミーチップを設けることができる。図１では、反り防止部材５０としてダミーチップを設けた場合を例示して説明する。
第２絶縁層４５として、例えばエポキシ系樹脂などの樹脂材を用いるとき、反り防止部材５０は、例えばシリコン、ガラス、４２合金よりなる板状の部材とすることができる。また、ガラスとして、ソーダガラス、無アルカリガラス、等を用いることができる。
４２合金とは、鉄（Ｆｅ）に４２重量％のニッケル（Ｎｉ）を配合した合金を意味し、その他微量の銅（Ｃｕ）、マンガン（Ｍｎ）等が添加されたものであってもよい。
エポキシ系樹脂のガラス転移温度をＴｇ（１５０℃）とするとき、エポキシ系樹脂の熱膨張係数は、後述する表１にも一部を記載するように、Ｔｇ以下で４６ｐｐｍ／℃、Ｔｇ以上で１２０ｐｐｍ／℃である。また、シリコンの熱膨張係数は３．４ｐｐｍ／℃、無アルカリガラスの熱膨張係数は３．２５ｐｐｍ／℃、ソーダガラスの熱膨張係数は８ｐｐｍ、４２合金の熱膨張係数は４．３ｐｐｍ／℃である。従って、反り防止部材５０が、シリコン、ガラス、４２合金よりなるとき、第２絶縁層４５の熱膨張係数よりも半導体チップ２０の熱膨張係数に近い熱膨張係数を有する。これにより、半導体パッケージ１０の配線構造４０側の熱膨張係数、すなわち、半導体チップ２０と反対側の熱膨張係数を、半導体パッケージ１０の半導体チップ２０側の熱膨張係数に近づけることができる。そのため、熱履歴の有無に関わらず、半導体チップ２０の反りを防止することができる。
なお、反り防止部材５０は、シリコン、ガラス、４２合金以外の各種の材質、例えば、ＧａＡｓ等の化合物半導体、石英ガラス等のガラス、ジルコニアやサファイア等のセラミックよりなる部材であってもよい。
また、反り防止部材５０は、例えば３点曲げ試験、４点曲げ試験等により測定される抗折強度が、配線構造４０の抗折強度よりも高いことが好ましい。従って、反り防止部材５０は、配線構造４０のヤング率よりも高いヤング率を有することが好ましい。これにより、後述する半導体パッケージの製造工程において、支持体を除去した後も、剛性が向上可能となる。
反り防止、剛性の向上に必要な反り防止部材５０の厚さＴ４は、反り防止部材５０の熱膨張係数、ヤング率の値、さらには、内蔵されたチップの厚さによって異なるが、例えば５０μｍ程度（適用可能な範囲：１０〜１００μｍ）とすることができる。
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図３〜図１１は、第１の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図３〜図１１において、図１と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図３〜図１１におけるＥは、図１１に示す工程の後、図１１に示す構造体を切断する位置を示している。
始めに、図３に示す工程では、支持体６０を準備する。
支持体６０は、例えば、平面視において矩形状の平板としてもよい。また、支持体６０の厚さＴ５は、例えば５０μｍ程度（適用可能な範囲：１０〜２００μｍ）とすることができる。
支持体６０の材料としては、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、前述した４２合金、アルミニウム（Ａｌ）等のＮｉ−Ｆｅ合金等の金属、セラミックその他各種の材料を用いることができる。以下では、Ｃｕの金属板又は金属箔からなる支持体を準備する例について説明する。
次いで、図４に示す工程では、準備した支持体６０の面６０ａ上に半導体チップ２０を配置する。このとき、個々の半導体パッケージに対応する領域にそれぞれ半導体チップ２０を配置するため、支持体６０上に複数の半導体チップ２０を配置する。
予め、複数の半導体チップ２０を有する半導体ウェハを準備する。半導体ウェハ２１の厚さ（半導体チップ２０の厚さ）Ｔ１は、例えば１００μｍ程度（適用可能な範囲：５０〜２００μｍ）とすることができる。そして、半導体ウェハをダイシングブレード等により切断して半導体チップ２０を個片化する。そして、個片化した各半導体チップ２０を、面２０ａの反対側の面である面２０ｂが支持体６０の面６０ａと対向するように、支持体６０の面６０ａ上に配置する。隣接する半導体チップ２０の間隔は任意で構わない。
なお、半導体チップ２０の面２０ｂには、予め図示しない粘着層を形成しておいてもよい。具体的には、半導体ウェハを切断して半導体チップ２０に個片化する前に、予め、半導体チップ２０の面２０ｂに粘着層のフィルム材料を例えばロールラミネータにより貼り付けることにより、図示しない粘着層を形成しておくことができる。粘着層の材料としては、例えばエポキシ系樹脂等を用いることができる。粘着層の厚さは、例えば１０〜２０μｍ程度とすることができる。
このようにして支持体６０の面６０ａ上に配置した各半導体チップ２０を加圧する。これにより、各半導体チップ２０は、フェイスアップの状態で図示しない粘着層を介して支持体６０の面６０ａ上に固定される。
次いで、図５に示す工程では、支持体６０の面６０ａ上に、半導体チップ２０を覆うように樹脂部３０を形成する。具体的には、エポキシ系又はポリイミド系の樹脂フィルムを積層することによって、樹脂部３０を形成する。例えば、半硬化状態の熱硬化性エポキシ系の樹脂フィルムを、半導体チップ２０を被覆するように支持体６０上に積層し、真空雰囲気で加熱・加圧することにより硬化させ、樹脂部３０とする。
次いで、図６に示す工程では、樹脂部３０の面３０ａ上に、半導体チップ２０と電気的に接続される第１配線層４１を形成する。
予め、樹脂部３０に、レーザ加工法等を用いて、回路形成面２０ａの図示しない電極パッドが露出するように、樹脂部３０を貫通するビアホール３０ｘを形成する。そして、樹脂部３０の面３０ａ上に、ビアホール３０ｘ内に露出した電極パッドと電気的に接続する第１配線層４１を形成する。第１配線層４１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層４１は、例えばセミアディティブ法により形成される。なお、第１配線層４１は、ビアホール３０ｘ内のビア導体と、樹脂部３０上の配線パターンとを含んでいる。
第１配線層４１を、セミアディティブ法により形成する例を、より詳しく説明する。先ず、無電解めっき法又はスパッタ法により、ビアホール３０ｘの内壁、ビアホール３０ｘ底面に露出する電極パッド上、及び、樹脂部３０上にＣｕシード層（図示せず）を形成した後に、このＣｕシード層（図示せず）上に第１配線層４１に対応する開口部を備えたレジスト層（図示せず）を形成する。次いで、Ｃｕシード層を給電層に利用した電解めっき法により、レジスト層の開口部にＣｕ層パターン（図示せず）を形成する。続いて、レジスト層を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第１配線層４１を得る。
また、ビアホール３０ｘに金属層（Ｃｕ層）を充填させ、ビア導体としてもよい。
なお、第１配線層４１の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
次いで、図７に示す工程では、第１絶縁層４４及び第２配線層４２を形成する。
始めに、第１配線層４１を覆うように、樹脂部３０の面３０ａ上に第１絶縁層４４を形成する。第１絶縁層４４の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層４４は、例えば、第１配線層４１及び樹脂部３０の面３０ａ上に、半硬化状態の熱硬化性エポキシ系の樹脂フィルムをプレス（押圧）しつつラミネートした後に、真空雰囲気で例えば１９０℃程度の温度に加熱・加圧して硬化させることにより形成することができる。
その後、第１絶縁層４４に、レーザ加工法等を用いて、第１配線層４１が露出するように、第１絶縁層４４を貫通する第１ビアホール４４ｘを形成する。なお、第１絶縁層４４として感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール４４ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール４４ｘを形成する方法を用いてもよい。
そして、第１絶縁層４４上に、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して第１配線層４１と電気的に接続される第２配線層４２を形成する。第２配線層４２としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層４２は、例えばセミアディティブ法により形成される。
次いで、図８に示す工程では、第１絶縁層４４上に、反り防止部材５０を配置する。
予め、半導体チップ２０と同様な工程により、半導体ウェハ、ガラス基板、４２合金等の各種の基板を準備する。各種の基板の厚さ（反り防止部材５０の厚さ）Ｔ４は、例えば５０μｍ程度とすることができる。そして、個片化した各反り防止部材５０を、第１絶縁層４４上に配置する。
反り防止部材５０は、半導体チップ２０と配線構造４０との熱膨張係数の差に起因する反りを防止する。そのため、反り防止部材５０を、半導体チップ２０と対向する領域に配置することが好ましく、隣接する半導体チップ２０の間隔と略等しい間隔で配置することが好ましい。
なお、反り防止部材５０の第１絶縁層４４に接する面には、予め図示しない粘着層を形成しておいてもよい。具体的には、各種の基板を切断して反り防止部材５０に個片化する前に、予め、反り防止部材５０の第１絶縁層４４に接する面に粘着層のフィルム材料を例えばロールラミネータにより貼り付けることにより、図示しない粘着層を形成しておくことができる。粘着層の材料としては、例えばエポキシ系樹脂等を用いることができる。粘着層の厚さは、例えば３０μｍ程度とすることができる。
このようにして第１絶縁層４４上に配置した各反り防止部材５０を加圧する。これにより、各反り防止部材５０は、図示しない粘着層を介して第１絶縁層４４上に固定される。
次いで、図９に示す工程では、第２絶縁層４５、第３配線層４３を形成する。
始めに、第１絶縁層４４上に、第２配線層４２及び反り防止部材５０を覆うように第２絶縁層４５を形成する。先に説明した第１絶縁層４４を形成する工程と同様の工程により、例えばエポキシ系又はポリイミド系の樹脂フィルムを積層することによって、第２絶縁層４５を形成することができる。第２絶縁層４５の厚さＴ６は、例えば８０μｍ以上とすることができる。
その後、第２絶縁層４５に、第１絶縁層４４と同様に、例えばレーザ加工法等を用いて、第２配線層４２が露出するように、第２絶縁層４５を貫通する第２ビアホール４５ｘを形成する。
そして、第２絶縁層４５上に、第２絶縁層４５を貫通する第２ビアホール４５ｘを介して第２配線層４２と電気的に接続される第３配線層４３を形成する。第３配線層４３としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層４３は、例えばセミアディティブ法により形成される。
このようにして、反り防止部材５０が設けられた状態で、樹脂部３０の面３０ａ上に、所定のビルドアップ配線層が形成される。第１の実施の形態では、３層のビルドアップ配線層（第１配線層４１〜第３配線層４３）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１０に示す工程では、ソルダーレジスト層４６を形成し、開口部４６ｘを形成した後、支持体６０を除去する。
始めに、第３配線層４３を被覆するように、第２絶縁層４５上にソルダーレジストを塗布し、ソルダーレジスト層４６を形成する。次いで、ソルダーレジスト層４６を露光、現像することで開口部４６ｘを形成する。これにより、第３配線層４３の一部は、ソルダーレジスト層４６の開口部４６ｘ内に露出する。ソルダーレジスト層４６の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。また、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３は、マザーボード等と接続される電極パッドとして機能する。
なお、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上に金属層を形成してもよい。金属層は、例えば無電解めっきにより形成することができる。金属層の例としては、Ａｕ層や、Ｎｉ層とＡｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
その後、支持体６０を除去する。支持体６０が例えば銅（Ｃｕ）よりなるときは、支持体６０を、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。
次いで、図１１に示す工程では、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載し、リフローする。
その後、図１１に示す構造体を、隣接する半導体チップ間の位置である例えばＥの位置で切断して個片化する。これにより、図１に示す半導体パッケージ１０が完成する。
次に、第１の実施の形態において、反りを防止できるとともに、剛性が向上可能であることを、比較例と対比しながら説明する。
図１２は、比較例に係る半導体パッケージを例示する断面図である。図１２を参照するに、半導体パッケージ１００は、反り防止部材を有していない点を除き、第１の実施の形態に係る半導体パッケージ１０と同一構造を有する。すなわち、比較例に係る半導体パッケージ１００の半導体チップ２０、樹脂部３０は、それぞれ第１の実施の形態に係る半導体パッケージ１０の半導体チップ２０、樹脂部３０と同一であり、説明を省略する。
配線構造４０は、第２絶縁層４５が反り防止部材を覆うように形成されていない点を除き、第１の実施の形態における配線構造４０と同一構造を有する。従って、比較例における配線構造４０に含まれる各配線層４１〜４３、第１絶縁層４４については、第１の実施の形態に係る配線構造４０に含まれる各配線層４１〜４３、第１絶縁層４４と同一構造を有する。
また、比較例に係る半導体パッケージの製造方法は、図８〜図１１を除き、図３〜図１１を用いて説明した第１の実施の形態に係る半導体パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
比較例では、図８〜図１１に示す工程に代え、図１３及び図１４に示す工程を行う。
図１３及び図１４は、比較例に係る半導体パッケージの製造工程を例示する断面図である。図１３及び図１４において、図１２と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図１３及び図１４におけるＥは、図１４に示す工程の後、図１４に示す構造体を切断する位置を示している。
図７に示す工程の後、図１３に示す工程では、図９に示す工程と同様に、第２絶縁層４５、第３配線層４３を形成する。ただし、第１絶縁層４４上に反り防止部材が配置されていないため、第２絶縁層４５は反り防止部材を覆うようには形成されていない。
次いで、図１４に示す工程では、図１０に示す工程と同様に、ソルダーレジスト層４６を形成し、開口部４６ｘを形成した後、支持体６０を除去する。
比較例に係る半導体パッケージ１００には、樹脂部３０上に、すなわち、樹脂部３０上に形成された配線構造４０に、半導体パッケージの反りを防止するための反り防止部材が設けられていない。半導体パッケージの半導体チップ２０側では、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ２０の熱膨張係数、すなわちシリコンの熱膨張係数に依存する。一方、半導体パッケージの配線構造４０側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造４０の熱膨張係数、すなわち第２絶縁層４５等の各絶縁層の熱膨張係数に依存する。前述したように、シリコンの熱膨張係数は３．４ｐｐｍ／℃である。また、第２絶縁層４５としてエポキシ系樹脂を用いるとき、エポキシ系樹脂の熱膨張係数は、Ｔｇ以下で４６ｐｐｍ／℃、Ｔｇ以上で１２０ｐｐｍ／℃である。そのため、半導体パッケージ１００の配線構造４０側の熱膨張係数は、半導体パッケージ１００の半導体チップ２０側の熱膨張係数と著しく異なる。従って、例えば熱処理後の冷却の際に配線構造４０側に発生する収縮量が、半導体チップ２０側に発生する収縮量と異なり、支持体６０を除去した後、図１４に示すように、半導体チップ２０が反りやすい。
なお、図１４に示す反り量Ｌは、個片化した半導体パッケージにおける最下点と最上点との高低差であるものと定義する。また、反り量Ｌの符号としては、半導体チップ２０側を下側とし、配線構造４０側を上側と定義し、上に凸の形状に変形して反る場合の反り量の符号を負とし、下に凸の形状に変形して反る場合の反り量の符号を正と定義する。
一方、第１の実施の形態に係る半導体パッケージ１０には、樹脂部３０上に、すなわち、樹脂部３０上に形成された配線構造４０に、半導体パッケージの反りを防止するための反り防止部材５０が設けられている。反り防止部材５０は、配線構造４０の熱膨張係数よりも半導体チップ２０の熱膨張係数に近い熱膨張係数を有する。具体的には、反り防止部材５０を、例えば第２絶縁層４５の熱膨張係数（例えば４６ｐｐｍ／℃又は１２０ｐｐｍ／℃）よりも半導体チップ２０の熱膨張係数（例えば３．４ｐｐｍ／℃）に近い熱膨張係数を有する部材とする。これにより、半導体パッケージ１０の配線構造４０側の熱膨張係数、すなわち半導体チップ２０と反対側の熱膨張係数を、半導体パッケージ１０の半導体チップ２０側の熱膨張係数に近づけることができる。従って、例えば熱処理後の冷却の際に配線構造４０側に発生する収縮量を、半導体チップ２０側に発生する収縮量に近づけることができ、支持体６０を除去した後、半導体チップ２０が反ることを防止できる。
第１の実施の形態に係る半導体パッケージ１０の他の例として、比較例に係る半導体パッケージ１００の配線構造４０の最表面に、シリコン、ガラス（無アルカリガラス）、４２合金よりなる反り防止部材５０を設けた例を、実施例１〜３として実施した。そして、実施例１〜３と比較例に係る半導体パッケージの、室温及び高温（２６０℃）における反り量を、シャドーモアレにより評価した結果を表１に示す。
Figure 0005703010
 表１では、比較例について室温における反り量を−１００％として規格化した反り量を示す。
表１に示すように、シリコン、ガラス、又は４２合金よりなる反り防止部材を設けた場合、反り防止部材を設けない場合に比べ、室温における反り量、を半減以下にすることができる。
一方、第１の実施の形態では、反り防止部材５０が配線構造４０のヤング率よりも高いヤング率を有することによって、半導体パッケージの剛性が向上可能となる。また、半導体パッケージの剛性を向上させることによって、反り量を低減できる。
また、半導体チップ２０の大きさ（平面視）を８ｍｍ×８ｍｍ、厚さを０．１ｍｍとし、半導体パッケージ１０の大きさ（平面視）を１２ｍｍ×１２ｍｍ、厚さを０．５ｍｍとし、配線構造４０の最表層に反り防止部材５０を設けたモデルを仮定した。そして、半導体チップ２０、樹脂部３０、配線構造４０の物性値を一定とし、反り防止部材５０の熱膨張係数ＣＴＥ、ヤング率Ｅを変化させた場合の反り量を、計算によって求めた。求めた反り量の一例を表２に示す。
Figure 0005703010
 反り防止部材５０の熱膨張係数ＣＴＥが２９ｐｐｍ／℃、ヤング率Ｅが５０ＧＰａである場合は、それぞれが絶縁層の熱膨張係数、ヤング率とほぼ等しいため、反り防止部材５０がない場合に相当する。そして、表２に示す様に、反り防止部材５０の熱膨張係数ＣＴＥが２９ｐｐｍ／℃、ヤング率Ｅが５０ＧＰａである場合の反り量は９９．５である。
反り防止部材５０の熱膨張係数ＣＴＥを２９ｐｐｍ／℃から３ｐｐｍ／℃に減少させ、シリコンの熱膨張係数（３．４ｐｐｍ／℃）に近づけるとともに、反り防止部材５０のヤング率を５０ＧＰａから２００ＧＰａに増加させ、シリコンのヤング率（２００ＧＰａ）に近づけると、反り量が減少する。そして、例えば反り防止部材５０の熱膨張係数ＣＴＥが９ｐｐｍ／℃、ヤング率が５０ＧＰａのとき、反り防止部材５０が設けられていない場合に比べ、反り量を半分に低減できる。また、反り防止部材５０の熱膨張係数ＣＴＥが３ｐｐｍ／℃、ヤング率が２００ＧＰａのとき、すなわち、反り防止部材５０がシリコンよりなるときに、反り量は２．５になる。

以上、第１の実施の形態によれば、樹脂部上に、配線構造の熱膨張係数よりも半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材を設ける。これにより、支持体を除去した後、反りを防止できるとともに、剛性が向上可能になる。
〈第２の実施の形態〉
第２の実施の形態では、反り防止部材として、電気的に機能するチップが設けられている例を示す。第２の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第２の実施の形態に係る半導体パッケージの構造］
図１５は、第２の実施の形態に係る半導体パッケージを例示する断面図である。図１５を参照するに、半導体パッケージ１０Ａは、反り防止部材として電子部品が用いられ、具体的には、チップ５０Ａがフェイスダウンの状態で設けられている点が、図１に示す半導体パッケージ１０と異なる。以下、半導体パッケージ１０Ａについて、半導体パッケージ１０と同一構造部分については説明を省略し、半導体パッケージ１０と異なる部分を中心に説明をする。
第２の実施の形態に係る半導体パッケージ１０Ａの半導体チップ２０、樹脂部３０は、それぞれ第１の実施の形態に係る半導体パッケージ１０の半導体チップ２０、樹脂部３０と同一であり、説明を省略する。
反り防止部材としてのチップ５０Ａには、電子部品を用いることができる。例えば半導体基板等の各種の基板よりなり、一方の面５０ａに、図示しない半導体集積回路が形成された半導体チップとすることができる。また、チップ５０Ａの厚さは、例えば５０μｍ程度とすることができる。なお、以降、面５０ａを回路形成面５０ａと称する場合がある。
チップ５０Ａの基板として、例えばシリコン等の半導体基板以外に、ガラス基板を用いてもよい。ガラス基板を用いるとき、チップ５０Ａは、ガラス基板上に例えばＴｉＯ２よりなる半導体層やＡｕよりなる配線が形成されたチップであってもよい。あるいは、チップ５０Ａとして、半導体チップに代えて、例えば、光学素子やＭＥＭＳ素子、チップコンデンサ、インダクタ素子、抵抗素子、等の各種の電子部品を用いてもよい。
チップ５０Ａは、第２絶縁層４５内に設けられている。チップ５０Ａは、配線構造４０の熱膨張係数よりも半導体チップ２０の熱膨張係数に近い熱膨張係数を有する。これにより、支持体６０を除去した後、半導体パッケージ１０Ａが反ることを防止できる。
チップ５０Ａは、回路形成面５０ａが半導体チップ２０の回路形成面２０ａと対向した状態で、はんだバンプ５１を介して第２配線層４２とフリップチップ接続され、電気的に接続されている。これにより、チップ５０Ａと半導体チップ２０とが、各配線層を介して電気的に接続されている。また、チップ５０Ａの回路形成面５０ａと第１絶縁層４４との間にはアンダーフィル樹脂５２が充填されている。また、チップ５０Ａの側面もアンダーフィル樹脂５２により覆われていてもよい。
反り防止部材としてチップ５０Ａを設け、チップ５０Ａに例えばメモリ又はロジック等の機能を付加することによって、半導体パッケージ１０Ａ全体の機能を強化することができる。
［第２の実施の形態に係る半導体パッケージの製造方法］
第２の実施の形態に係る半導体パッケージの製造方法は、図７〜図１１を除き、図３〜図１１を用いて説明した第１の実施の形態に係る半導体パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第２の実施の形態では、図６に示す工程の後、図７〜図１１に示す工程に代え、図１６〜図２０に示す工程を行う。
図１６〜図２０は、第２の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図１６〜図２０において、図１５と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図１６〜図２０におけるＥは、図２０に示す工程の後、図２０に示す構造体を切断する位置を示している。
図１６に示す工程では、第１絶縁層４４及び第２配線層４２を形成する。
図７に示す工程と同様に、第１絶縁層４４を形成し、その後、第１絶縁層４４に第１ビアホール４４ｘを形成する。ただし、このとき、チップ５０Ａの回路形成面５０ａと電気的に接続される第２配線層４２が、第１配線層４１と電気的に接続される位置にも、第１ビアホール４４ｘを形成する。そして、図７に示す工程と同様に、第１絶縁層４４上に、第１絶縁層４４を貫通する第１ビアホール４４ｘを介して第１配線層４１と電気的に接続される第２配線層４２を形成する。
次いで、図１７に示す工程では、第１絶縁層４４上に、反り防止部材としてチップ５０Ａをフェイスダウンの状態で配置する。
予め、半導体チップ２０と同様な工程により、各種のチップ用基板を準備する。各種のチップ用基板の厚さ（チップ５０Ａの厚さ）は、例えば５０μｍ程度とすることができる。また、個片化したときにチップ５０Ａの回路形成面５０ａとなる面に形成された図示しない電極パッド上に、はんだバンプ５１を形成しておく。そして、個片化し、回路形成面５０ａ上にはんだバンプ５１が形成された各チップ５０Ａを、回路形成面５０ａが半導体チップ２０と対向するように、第２配線層４２が形成された第１絶縁層４４上に配置する。その後、熱処理を行うことによって、チップ５０Ａの電極パッドが、はんだバンプ５１を介し、第２配線層４２とフリップチップ接続され、電気的に接続される。
なお、チップ５０Ａは、半導体チップ２０と対向する領域に配置することが好ましい。
その後、チップ５０Ａの回路形成面５０ａと第１絶縁層４４との間に、例えばエポキシ系樹脂等よりなるアンダーフィル樹脂５２を充填する。このとき、チップ５０Ａの側面もアンダーフィル樹脂５２により覆われるようにしてもよい。
次いで、図１８に示す工程では、第２絶縁層４５、第３配線層４３を形成する。
始めに、図９に示す工程と同様に、第１絶縁層４４上に、第２配線層４２を覆うように第２絶縁層４５を形成し、その後、第２絶縁層４５に、第２ビアホール４５ｘを形成する。そして、第２絶縁層４５上に、第３配線層４３を形成する。
次いで、図１９に示す工程では、図１０に示す工程と同様に、ソルダーレジスト層４６を形成し、開口部４６ｘを形成した後、支持体６０を除去する。
次いで、図２０に示す工程では、図１１に示す工程と同様に、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図２０に示す構造体を例えばＥの位置で切断して個片化する。これにより、図１５に示す半導体パッケージ１０Ａが完成する。
〈第３の実施の形態〉
第３の実施の形態では、第２の実施の形態でフェイスダウンの状態で設けられていたチップが、フェイスアップの状態で設けられている例を示す。第３の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第３の実施の形態に係る半導体パッケージの構造］
図２１は、第３の実施の形態に係る半導体パッケージを例示する断面図である。図２１を参照するに、半導体パッケージ１０Ｂは、反り防止部材として、チップ５０Ｂがフェイスアップの状態で設けられている点が、図１に示す半導体パッケージ１０と異なる。以下、半導体パッケージ１０Ｂについて、半導体パッケージ１０と同一構造部分については説明を省略し、半導体パッケージ１０と異なる部分を中心に説明をする。
第３の実施の形態に係る半導体パッケージ１０Ｂの半導体チップ２０、樹脂部３０は、それぞれ第１の実施の形態に係る半導体パッケージ１０の半導体チップ２０、樹脂部３０と同一であり、説明を省略する。
反り防止部材としてのチップ５０Ｂは、チップ５０Ａと同様な構造を有することができる。
チップ５０Ｂは、第２絶縁層４５内に設けられている。チップ５０Ｂは、配線構造４０の熱膨張係数よりも半導体チップ２０の熱膨張係数に近い熱膨張係数を有する。これにより、支持体６０を除去した後、半導体パッケージ１０Ｂが反ることを防止できる。
チップ５０Ｂは、回路形成面５０ａと反対側の面が第１絶縁層４４に接するように、設けられている。また、チップ５０Ｂは、第２絶縁層４５を貫通する第２ビアホール４５ｙを介して第３配線層４３と電気的に接続されている。なお、チップ５０Ｂと半導体チップ２０とが電気的に接続されるよう、各配線層を設けてもよい。
反り防止部材としてチップ５０Ｂを設け、チップ５０Ｂに例えばメモリ又はロジック等の機能を付加することによって、半導体パッケージ１０Ｂ全体の機能を強化することができる。
［第３の実施の形態に係る半導体パッケージの製造方法］
第３の実施の形態に係る半導体パッケージの製造方法は、図９〜図１１を除き、図３〜図１１を用いて説明した第１の実施の形態に係る半導体パッケージの製造方法と同様であり、同様の工程についての説明を省略する。
第３の実施の形態では、図８に示す工程の後、図９〜図１１に示す工程に代え、図２２〜図２４に示す工程を行う。ただし、図８に示す工程では、反り防止部材として、チップ５０Ｂを、回路形成面５０ａと反対側の面が第１絶縁層４４に接するように固定する。
図２２〜図２４は、第３の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図２２〜図２４において、図２１と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図２２〜図２４におけるＥは、図２４に示す工程の後、図２４に示す構造体を切断する位置を示している。
図２２に示す工程では、第２絶縁層４５、第３配線層４３を形成する。
始めに、図９に示す工程と同様に、第１絶縁層４４上に、第２配線層４２及びチップ５０Ｂを覆うように第２絶縁層４５を形成し、その後、第２絶縁層４５に、第２ビアホール４５ｘを形成する。ただし、このとき、回路形成面５０ａの図示しない電極パッドが露出するように、第２絶縁層４５を貫通する第２ビアホール４５ｙを形成する。そして、第２絶縁層４５上に、第２ビアホール４５ｘ内に露出した第２配線層４２及び第２ビアホール４５ｙ内に露出した回路形成面５０ａの図示しない電極パッドと電気的に接続する第３配線層４３を形成する。
次いで、図２３に示す工程では、図１０に示す工程と同様に、ソルダーレジスト層４６を形成し、開口部４６ｘを形成した後、支持体６０を除去する。
次いで、図２４に示す工程では、図１１に示す工程と同様に、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図２４に示す構造体を例えばＥの位置で切断して個片化する。これにより、図２１に示す半導体パッケージ１０Ｂが完成する。
〈第４の実施の形態〉
第４の実施の形態では、第１の実施の形態に係る半導体パッケージにおいて、配線構造と反対側の面に、第１配線層と電気的に接続された電極端子が設けられている例を示す。第４の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第４の実施の形態に係る半導体パッケージの構造］
図２５は、第４の実施の形態に係る半導体パッケージを例示する断面図である。図２５を参照するに、半導体パッケージ１０Ｃは、第１配線層４１と電気的に接続された電極端子３１が設けられている点が、図１に示す半導体パッケージ１０と異なる。以下、半導体パッケージ１０Ｃについて、半導体パッケージ１０と同一構造部分については説明を省略し、半導体パッケージ１０と異なる部分を中心に説明をする。
第４の実施の形態に係る半導体パッケージ１０Ｃの半導体チップ２０、反り防止部材５０は、それぞれ第１の実施の形態に係る半導体パッケージ１０の半導体チップ２０、反り防止部材５０と同一であり、説明を省略する。
樹脂部３０が、半導体チップ２０の回路形成面２０ａと面２０ｃ（側面）とを覆うように形成されているのは、第１の実施の形態に係る半導体パッケージ１０の樹脂部３０と同様である。
一方、樹脂部３０の面３０ｂには、電極端子３１が形成されている。電極端子３１として、例えば面３０ｂに露出する面側から配線構造４０側に向かって、例えばＡｕ層、Ａｕ／Ｎｉ層、Ａｕ／Ｐｄ／Ｎｉ層等のいずれかの上にＣｕ層等を積層したものを挙げることができる。また、電極端子３１の直径を例えば２００μｍ程度とすることができる。
配線構造４０のうち、第１配線層４１以外の層については、第１の実施の形態に係る半導体パッケージ１０の配線構造４０と同様である。
第１配線層４１は、樹脂部３０の面３０ａ上に形成されており、樹脂部３０をビアホール３０ｘを介して、半導体チップ２０の回路形成面２０ａに形成されている図示しない電極パッドと電気的に接続されている。また、第１配線層４１は、樹脂部３０を貫通するビアホール３０ｙを介して、樹脂部３０の面３０ｂに形成された電極端子３１と電気的に接続されている。
［第４の実施の形態に係る半導体パッケージの製造方法］
続いて、第４の実施の形態に係る半導体パッケージの製造方法について説明する。図２６〜図３４は、第４の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図２６〜図３４において、図２５と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図２６〜図３４におけるＥは、図３４に示す工程の後、図３４に示す構造体を切断する位置を示している。
図２６〜図３４に示す第４の実施の形態に係る半導体パッケージの製造方法は、支持体６０に電極端子３１が形成され、樹脂部３０にビアホール３０ｙが形成される点を除き、図３〜図１１を用いて説明した第１の実施の形態に係る半導体パッケージの製造方法と同様である。従って、以下において、図３〜図１１に示す工程と共通する部分についての説明を省略する場合がある。
始めに、図２６に示す工程では、図３に示す工程と同様に、支持体６０を準備する。
ただし、第４の実施の形態では、支持体６０上に、電極端子３１を形成するための開口を有するレジストパターンを形成する。そして、支持体６０を給電層とする電解めっきにより、電極端子３１を形成する。具体的には、レジストパターンの開口に露出する支持体６０上に、電解めっきにより、Ａｕ層、Ｐｄ層、Ｎｉ層をこの順に積層する。次いで、積層した金属層の上に、電解めっきによりＣｕ層を積層する。その後、レジストパターンを除去し、電極端子３１を形成する。
次いで、図２７に示す工程では、図４に示す工程と同様に、準備した支持体６０の面６０ａ上に半導体チップ２０を配置する。
次いで、図２８に示す工程では、図５に示す工程と同様に、支持体６０の面６０ａ上に、半導体チップ２０と電極端子３１を覆うように樹脂部３０を形成する。
次いで、図２９に示す工程では、図６に示す工程と同様に、樹脂部３０の面３０ａ上に、半導体チップ２０と電気的に接続される第１配線層４１を形成する。
ただし、図２９に示す工程では、予め、樹脂部３０に、レーザ加工法、ブラスト法等を用いて、支持体６０の面６０ａ上に形成された電極端子３１が露出するように、樹脂部３０を貫通するビアホール３０ｙを形成する。そして、樹脂部３０の面３０ａ上に、ビアホール３０ｘ内に露出した回路形成面２０ａの図示しない電極パッド及びビアホール３０ｙ内に露出した電極端子３１と電気的に接続する第１配線層４１を形成する。
次いで、図３０に示す工程では、図７に示す工程と同様に、第１絶縁層４４及び第２配線層４２を形成する。
次いで、図３１に示す工程では、図８に示す工程と同様に、第１絶縁層４４上に、反り防止部材５０を配置する。
次いで、図３２に示す工程では、図９に示す工程と同様に、第２絶縁層４５、第３配線層４３を形成する。
次いで、図３３に示す工程では、図１０に示す工程と同様に、ソルダーレジスト層４６を形成し、開口部４６ｘを形成した後、支持体６０を除去する。これにより、樹脂部３０の面３０ｂに電極端子３１が露出する。
次いで、図３４に示す工程では、図１１に示す工程と同様に、ソルダーレジスト層４６の開口部４６ｘ内に露出する第３配線層４３上にはんだボール４７を搭載する。
その後、図３４に示す構造体を例えばＥの位置で切断して個片化する。これにより、図２５に示す半導体パッケージ１０Ｃが完成する。
第４の実施の形態でも、樹脂部上に、配線構造の熱膨張係数よりも半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材を設ける。これにより、支持体を除去した後、反りを防止できるとともに、剛性が向上可能になる。
〈第５の実施の形態〉
第５の実施の形態では、第２の実施の形態に係る半導体パッケージにおいて、配線構造と反対側の面に、第１配線層と電気的に接続された電極端子が設けられている例を示す。第５の実施の形態において、第２の実施の形態と共通する部分についてはその説明を省略し、第２の実施の形態と異なる部分を中心に説明する。
図３５は、第５の実施の形態に係る半導体パッケージを例示する断面図である。図３５を参照するに、半導体パッケージ１０Ｄは、第１配線層４１と電気的に接続された電極端子３１が設けられている点が、図１５に示す半導体パッケージ１０Ａと異なる。以下、半導体パッケージ１０Ｄについて、半導体パッケージ１０Ａと同一構造部分については説明を省略し、半導体パッケージ１０Ａと異なる部分を中心に説明をする。
第５の実施の形態に係る半導体パッケージ１０Ｄの半導体チップ２０、チップ５０Ａは、それぞれ第２の実施の形態に係る半導体パッケージ１０Ａの半導体チップ２０、チップ５０Ａと同一であり、説明を省略する。
樹脂部３０が、半導体チップ２０の回路形成面２０ａと面２０ｃ（側面）とを覆うように形成されているのは、第２の実施の形態に係る半導体パッケージ１０Ａの樹脂部３０と同様である。
一方、樹脂部３０の面３０ｂには、電極端子３１が形成されている。電極端子３１は、第４の実施の形態に係る半導体パッケージ１０Ｃの電極端子３１と同様にすることができる。
配線構造４０のうち、第１配線層４１以外の層については、第２の実施の形態に係る半導体パッケージ１０Ａの配線構造４０と同様である。
第１配線層４１は、樹脂部３０の面３０ａ上に形成されており、ビアホール３０ｘを介して、半導体チップ２０の回路形成面２０ａに形成されている図示しない電極パッドと電気的に接続されている。また、第１配線層４１は、樹脂部３０を貫通するビアホール３０ｙを介して、樹脂部３０の面３０ｂに形成された電極端子３１と電気的に接続されている。
第５の実施の形態に係る半導体パッケージの製造方法は、支持体６０に電極端子３１が形成されていること、及び、樹脂部３０にビアホール３０ｙが形成される点を除き、第２の実施の形態に係る半導体パッケージの製造方法と同様にすることができる。
第５の実施の形態でも、樹脂部上に、配線構造の熱膨張係数よりも半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材としてチップを設ける。これにより、支持体を除去した後、反りを防止できるとともに、剛性が向上可能になる。
〈第６の実施の形態〉
第６の実施の形態では、第３の実施の形態に係る半導体パッケージにおいて、配線構造と反対側の面に、第１配線層と電気的に接続された電極端子が設けられている例を示す。第６の実施の形態において、第３の実施の形態と共通する部分についてはその説明を省略し、第３の実施の形態と異なる部分を中心に説明する。
図３６は、第６の実施の形態に係る半導体パッケージを例示する断面図である。図３６を参照するに、半導体パッケージ１０Ｅは、第１配線層４１と電気的に接続された電極端子３１が設けられている点が、図２１に示す半導体パッケージ１０Ｂと異なる。以下、半導体パッケージ１０Ｅについて、半導体パッケージ１０Ｂと同一構造部分については説明を省略し、半導体パッケージ１０Ｂと異なる部分を中心に説明をする。
第６の実施の形態に係る半導体パッケージ１０Ｅの半導体チップ２０、チップ５０Ｂは、それぞれ第３の実施の形態に係る半導体パッケージ１０Ｂの半導体チップ２０、チップ５０Ｂと同一であり、説明を省略する。
樹脂部３０が、半導体チップ２０の回路形成面２０ａと面２０ｃ（側面）とを覆うように形成されているのは、第３の実施の形態に係る半導体パッケージ１０Ｂの樹脂部３０と同様である。
一方、樹脂部３０の面３０ｂには、電極端子３１が形成されている。電極端子３１は、第４の実施の形態に係る半導体パッケージ１０Ｃの電極端子３１と同様にすることができる。
配線構造４０のうち、第１配線層４１以外の層については、第３の実施の形態に係る半導体パッケージ１０Ｂの配線構造４０と同様である。
第１配線層４１は、樹脂部３０の面３０ａ上に形成されており、ビアホール３０ｘを介して、半導体チップ２０の回路形成面２０ａに形成されている図示しない電極パッドと電気的に接続されている。また、第１配線層４１は、樹脂部３０を貫通するビアホール３０ｙを介して、樹脂部３０の面３０ｂに形成された電極端子３１と電気的に接続されている。
第６の実施の形態に係る半導体パッケージの製造方法は、支持体６０に電極端子３１が形成されていること、及び、樹脂部３０にビアホール３０ｙが形成される点を除き、第３の実施の形態に係る半導体パッケージの製造方法と同様にすることができる。
第６の実施の形態でも、樹脂部上に、配線構造の熱膨張係数よりも半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材としてチップを設ける。これにより、支持体を除去した後、反りを防止できるとともに、剛性が向上可能になる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１０、１０Ａ〜１０Ｅ 半導体パッケージ
２０ 半導体チップ
３０ 樹脂部
４０ 配線構造
４１〜４３ 配線層
４４、４５ 絶縁層
４６ ソルダーレジスト層
５０ 反り防止部材
５０Ａ、５０Ｂ チップ
６０ 支持体

Claims (6)

  1. 半導体チップと、
    前記半導体チップを覆うように形成された樹脂部と、
    前記半導体チップの回路形成面側の前記樹脂部上に形成されており、配線層と絶縁層とを積層した配線構造と、
    前記配線構造の前記絶縁層内であって、かつ、前記半導体チップと対向する領域に設けられており、前記配線構造の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する反り防止部材と、
    を有し、
    前記配線層は前記半導体チップの電極パッドと直接接続され、
    前記反り防止部材は、前記配線層から電気的に独立しており、
    前記反り防止部材は、シリコン、ガラス、セラミック、化合物半導体の何れかよりなる半導体パッケージ。
  2. 前記配線構造は、複数の配線層と複数の絶縁層とを有し、前記配線層と、前記絶縁層とが交互に積層された構造を有し、
    前記反り防止部材は前記半導体チップから最も離れた絶縁層内に配置されている請求項１に記載の半導体パッケージ。
  3. 前記反り防止部材は、前記配線構造のヤング率よりも高いヤング率を有する、請求項１または２に記載の半導体パッケージ。
  4. 支持体上に半導体チップを配置する第１工程と、
    前記半導体チップが配置された前記支持体上に、前記半導体チップを覆うように樹脂部を形成する第２工程と、
    前記半導体チップの回路形成面側の前記樹脂部上に、前記半導体チップの電極パッドと直接接続される配線層を形成する第３工程と、
    前記樹脂部及び前記配線層上に、絶縁層及び配線層を所定の層数積層する第４工程と、
    前記絶縁層上であって、前記半導体チップと対向する領域に反り防止部材を設ける第５工程と、
    前記第４工程で形成した絶縁層及び配線層と、前記反り防止部材と、を覆うように、絶縁層及び配線層を所定の層数積層する第６工程と、
    前記支持体を除去する第７工程と、を有し、
    前記反り防止部材は、前記第３工程で形成した配線層と、前記第４工程及び前記第６工程で形成した絶縁層及び配線層と、を含む配線構造の熱膨張係数よりも、前記半導体チップの熱膨張係数に近い熱膨張係数を有し、
    前記反り防止部材は、前記配線構造に含まれる配線層から電気的に独立しており、
    前記反り防止部材は、シリコン、ガラス、セラミック、化合物半導体の何れかよりなる半導体パッケージの製造方法。
  5. 前記配線構造は、複数の配線層と複数の絶縁層とを有し、前記配線層と、前記絶縁層とが交互に積層された構造を有し、
    前記反り防止部材は前記半導体チップから最も離れた絶縁層内に配置されている請求項４に記載の半導体パッケージの製造方法。
  6. 前記反り防止部材は、前記配線構造のヤング率よりも高いヤング率を有する、請求項４または５に記載の半導体パッケージの製造方法。
JP2010280951A 2010-12-16 2010-12-16 半導体パッケージ及びその製造方法 Active JP5703010B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010280951A JP5703010B2 (ja) 2010-12-16 2010-12-16 半導体パッケージ及びその製造方法
US13/326,502 US9299678B2 (en) 2010-12-16 2011-12-15 Semiconductor package and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010280951A JP5703010B2 (ja) 2010-12-16 2010-12-16 半導体パッケージ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012129419A JP2012129419A (ja) 2012-07-05
JP2012129419A5 JP2012129419A5 (ja) 2013-10-24
JP5703010B2 true JP5703010B2 (ja) 2015-04-15

Family

ID=46233343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010280951A Active JP5703010B2 (ja) 2010-12-16 2010-12-16 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US9299678B2 (ja)
JP (1) JP5703010B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295206B2 (ja) * 2012-12-11 2018-03-14 三井金属鉱業株式会社 多層プリント配線板及びその製造方法
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
KR20150028031A (ko) * 2013-09-05 2015-03-13 삼성전기주식회사 인쇄회로기판
KR20170121171A (ko) * 2015-02-26 2017-11-01 히타치가세이가부시끼가이샤 봉지용 필름 및 이것을 사용한 전자 부품 장치
JP6593676B2 (ja) * 2015-03-02 2019-10-23 日本電気硝子株式会社 積層体及び半導体パッケージの製造方法
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
DE102015120745B4 (de) * 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
CN109844937B (zh) * 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP6735505B2 (ja) * 2016-09-06 2020-08-05 パナソニックＩｐマネジメント株式会社 プリント配線板、プリント回路板、プリプレグ
KR102397905B1 (ko) * 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
JP2019121733A (ja) * 2018-01-10 2019-07-22 東京応化工業株式会社 積層体の製造方法、積層体、及び電子装置の製造方法
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
KR102609445B1 (ko) 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
JP6864875B2 (ja) 2019-08-30 2021-04-28 日亜化学工業株式会社 発光モジュール及びその製造方法
US11251100B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an anti-arcing pattern disposed on a passivation layer and method of fabricating the semiconductor structure
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN113140520A (zh) * 2020-01-19 2021-07-20 江苏长电科技股份有限公司 封装结构及其成型方法
IT202200008891A1 (it) * 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049184A1 (en) * 2001-12-07 2003-06-12 Fujitsu Limited Semiconductor device and method for manufacturing the same
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP4414712B2 (ja) * 2003-09-29 2010-02-10 大日本印刷株式会社 電子装置の製造方法
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
JP4955259B2 (ja) * 2005-11-24 2012-06-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8710669B2 (en) * 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8692364B2 (en) * 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same
US8455991B2 (en) * 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof

Also Published As

Publication number Publication date
US20120153509A1 (en) 2012-06-21
US9299678B2 (en) 2016-03-29
JP2012129419A (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP5879030B2 (ja) 電子部品パッケージ及びその製造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP5903337B2 (ja) 半導体パッケージ及びその製造方法
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP6029958B2 (ja) 配線基板の製造方法
JP2009164592A (ja) 組み合せ基板
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP2012146963A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP2012186270A (ja) 半導体パッケージの製造方法
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP5175823B2 (ja) 半導体パッケージの製造方法
JP2004193274A (ja) 電子部品実装構造及びその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法
JP2012069556A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5703010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150