JP6029958B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6029958B2
JP6029958B2 JP2012265471A JP2012265471A JP6029958B2 JP 6029958 B2 JP6029958 B2 JP 6029958B2 JP 2012265471 A JP2012265471 A JP 2012265471A JP 2012265471 A JP2012265471 A JP 2012265471A JP 6029958 B2 JP6029958 B2 JP 6029958B2
Authority
JP
Japan
Prior art keywords
layer
wiring
support
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012265471A
Other languages
English (en)
Other versions
JP2014110390A5 (ja
JP2014110390A (ja
Inventor
清水　規良
規良 清水
六川　昭雄
昭雄 六川
小山　利徳
利徳 小山
渉 金田
渉 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012265471A priority Critical patent/JP6029958B2/ja
Priority to US14/090,076 priority patent/US9380707B2/en
Publication of JP2014110390A publication Critical patent/JP2014110390A/ja
Publication of JP2014110390A5 publication Critical patent/JP2014110390A5/ja
Application granted granted Critical
Publication of JP6029958B2 publication Critical patent/JP6029958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板の製造方法に関するものである。
従来、半導体素子と半導体パッケージの基板（パッケージ基板）は、配線基板（インターポーザ）を介して、互いに電気的に接続される（例えば、特許文献１〜３参照）。
インターポーザは、一方の主面（例えば上面）に半導体素子と接続されるバンプが形成され、他方の主面（例えば下面）にパッケージの基板と接続されるバンプが形成される。インターポーザは、両主面に形成されたバンプを互いに電気的に接続する配線層を有している。
特開２００２−１９０５４３号公報 特開２００４−３４２９８８号公報 国際公開第２００３／０３０６０２号
ところで、半導体素子の接続端子（パッド）の配列ピッチ、例えばメモリなどは挟ピッチ化が求められている。挟ピッチ化に応じて配線層の層数を多くすると、インターポーザの厚さが増加する。このことは、半導体パッケージの大きさの増大を招く。
本発明の一観点によれば、金属層と絶縁層を含む積層板を、前記金属層を第１の支持体に対向させて前記積層板を前記第１の支持体に接着する工程と、前記絶縁層を貫通するビアと、前記絶縁層上に前記ビアと接続する第１配線層を形成する工程と、前記第１の支持体を除去し、前記金属層と前記絶縁層と前記第１配線層とからなる構造体を得る工程と、第２の支持体に対して前記第１配線層を対向させて前記構造体を前記第２の支持体に接着する工程と、前記構造体から前記金属層を除去する工程と、前記絶縁層の前記金属層を除去した面上に、前記ビアと接続する第２配線層を形成する工程と、前記第２配線層を形成する工程の後に、前記構造体から前記第２の支持体を除去する工程とを有する。
本発明の一観点によれば、配線基板の厚さの増加を抑制することができる。
一実施形態の半導体パッケージの概略断面図。 （ａ）〜（ｅ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は配線基板の製造方法を示す概略断面図。 別の半導体パッケージの概略断面図。
以下、各実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
図１に示すように、半導体パッケージ１０は、パッケージ基板１１、中間基板（インターポーザ）１２、半導体素子１３を有している。パッケージ基板１１の上面に中間基板１２が実装され、中間基板１２の上面に半導体素子１３が実装されている。半導体素子１３は、例えばメモリである。
パッケージ基板１１は、基板本体２１を有している。基板本体２１の上面には、中間基板１２を実装するための接続用バンプ２２が形成されている。基板本体２１の下面には、半導体パッケージ１０を図示しない実装基板（例えば、マザーボード）に実装するための実装用バンプ２３が形成されている。バンプ２２，２３の材質は、例えば半田である。実装用バンプ２３は、実装基板に形成されたパッドに応じて配列されている。実装用バンプ２３は例えば格子状に配列され、配列ピッチは例えば１８０μｍ（マイクロメートル）である。
基板本体２１は、例えば、有機基材からなる基板（有機基板）であり、ガラス等の繊維を含む。基板本体２１は、例えば平面視矩形状に形成されている。基板本体２１は、上面の接続用バンプ２２と、下面の実装用バンプ２３を互いに電気的に接続する。基板本体２１の内部には、配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体２１の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して形成され、各配線層と各絶縁層に形成されたビアとによってバンプ２２，２３を互いに電気的に接続している。基板本体２１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
中間基板１２は、パッケージ基板１１と同様に、平面視矩形状に形成されている。
中間基板１２は、コア部３１と配線部３２を有している。
コア部３１は、コア基板４１と配線層４２を有している。
コア基板４１の材質は、例えばポリイミドなどの有機樹脂であり、ガラス等の繊維を含まない。また、コア基板４１は、シート部材である。コア基板４１の厚さは、１００μｍ以下が好ましく、例えば３５μｍである。コア基板４１は絶縁層の一例である。
配線層４２は、コア基板４１の下面に露出するパッド部４２ａと、コア基板４１に形成された貫通孔４３内に形成されたビア４２ｂを含む。コア基板４１の貫通孔４３は、例えば、レーザ光によりコア基板４１を加工して形成されている。パッド部４２ａとビア４２ｂは、例えばめっき等により同じ製造過程（プロセス）により形成されている。配線層４２は第１配線層の一例である。
パッド部４２ａの表面（図１において下面）には、中間基板１２とパッケージ基板１１とを互いに接続するための接続用のバンプ４４が形成されている。接続用のバンプ４４は、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
配線部３２は、複数の絶縁層５１〜５４と、複数の配線層６１〜６５を有している。複数の絶縁層５１〜５４は、感光性を有する樹脂により形成されている。絶縁層５１〜５４は、感光性を有するレジストにより形成される。レジストは、例えば液状のレジスト、またはシート状のレジストである。
コア基板４１の上面に形成された配線層６１は、コア基板４１のビア４２ｂと電気的に接続されるパッドを含む。配線層６２〜６５は、配線パターンと、絶縁層５１〜５４を貫通して形成され、各配線層６１〜６５の配線パターンを電気的に接続するビアを含む。配線部３２の上面に露出する配線パターンは、半導体素子１３を接続する実装用パッドを含む。実装用のパッドは半導体素子１３のパッド（図示略）に応じて配置されている。例えば、実装用のパッドは、格子状に配列され、配列ピッチは例えば３０μｍである。実装用のパッドの表面（図１において上面）には実装用のバンプ６６が形成されている。実装用のバンプ６６は、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。配線層６１〜６５は第２配線層の一例である。
配線層６２〜６５（配線パターン及びビア）は、同じ製造過程（プロセス）によりそれぞれ形成されている。配線層６１〜６５は、例えばセミアディティブ法により形成される。なお、図では省略したが、配線層６１〜６５は、シード層とめっき層を含む。配線層６１〜６５は、例えば、スパッタにより形成した薄膜をシード層と、そのシード層とする電解めっきにより形成しためっき層により形成される。配線層６１〜６５の材料は例えば銅（Ｃｕ）である。配線パターンの厚さは、例えば１〜３μｍである。配線パターンのデザインＬ／Ｓ（Ｌｉｎｅ／Ｓｐａｃｅ）は、５μｍ／５μｍ〜１μｍ／１μｍである。ビアの径は、φ２０〜１０μｍである。
コア基板４１の配線層４２と、配線部３２の配線層６１〜６５は、中間基板１２の上面に形成された実装用バンプ６６と、中間基板１２の下面に形成された接続用バンプ４４を、互いに電気的に接続する。
上記の半導体パッケージ１０の作用を説明する。
パッケージ基板１１と半導体素子１３を接続する中間基板１２は、コア基板４１と配線部３２を有している。コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂である。従って、コア基板４１の両面に配線層を形成することが可能である。一方、シリコンよりなる中間基板（シリコン・インターポーザ）は、シリコン基板を貫通する電極を形成するため、片面にしか配線層を形成することができない。従って、本実施形態の中間基板１２は、配線層の数を多くすることで、半導体素子１３に接続される実装用のパッド（配線層６５）と、パッケージ基板１１に接続されるパッド部４２ａとを中間基板１２の内部にて互いに接続することができる。このため、半導体素子１３に接続される実装用パッドを挟ピッチにて形成することが可能となる。
また、コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂であり、ガラスクロス等の補強材を含まない。従って、中間基板１２は、コア基板４１、配線部３２の樹脂の硬化後に、接続された半導体素子１３やパッケージ基板１１の状態に応じて撓むことができる。例えば、半導体素子１３は、パッシベーション膜の収縮等により反りが生じる。この半導体素子１３の反りに応じて中間基板１２が撓むことで、半導体素子１３と中間基板１２とを複数のバンプ６６にて接続することができる。また、中間基板１２が撓むことで、複数のバンプ６６に対する応力を緩和することができる。撓まない基板では、半導体素子１３の反りに応じて接続できないバンプが生じたり、バンプに加わる応力によってパッドから離間したりする等の接続不良が発生するおそれがある。
次に、上記中間基板１２の製造方法について説明する。
図２（ａ）に示すように、支持体１０１ａを準備する。支持体１０１ａの材料は例えば銅（Ｃｕ）である。支持体１０１ａは、例えば、直径２００ｍｍ（ミリメートル）の円盤状であり、厚さは０．６ｍｍである。なお、支持体１０１ａの形状を矩形状としてもよい。支持体１０１ａは第１支持体の一例である。
図２（ｂ）に示すように、支持体１０１ａの上面中央に、所定形状（例えば円形）の板材１０２を配置する。板材１０２の大きさは、支持体１０１ａの周縁部上面が露出するように設定されている。そして、板材１０２の上面及び支持体１０１ａの上面を覆うように接着層１０３を形成する。接着層１０３は、熱硬化性を有するエポキシ系の接着剤であり、シート状の接着剤を板材１０２の上面及び支持体１０１ａの上面に貼着して形成される。そして、板材１０２を除去することにより、図２（ｃ）に示すように、周縁部上面に接着層１０４ａが残存する支持体１０１ａが形成される。接着層１０４ａは第１の接着層の一例である。
なお、接着層１０４ａは、例えばシート状の接着剤を円環状に形成し、その接着剤を支持体１０１ａの上面に貼付して形成してもよい。また、シリンジ等を用いて支持体１０１ａの周縁部上面に接着剤を配置して接着層を形成してもよい。
次に、図２（ｄ）に示すように、支持体１０１ａと同一平面形状の積層板１０５を準備する。積層板１０５は、金属層１０６と絶縁層１０７を積層したものである。金属層１０６は、例えば銅であり、金属層１０６の厚さは、例えば１５μｍである。絶縁層１０７は、例えばポリイミドのシートであり、この絶縁層１０７を切断して図１に示すコア基板４１が形成される。なお、以後の説明において、絶縁層にコア基板の符号「４１」を付して説明する。
積層板１０５の金属層１０６と、接着層１０４ａが形成された支持体１０１ａの上面とが対向するように、支持体１０１ａと積層板１０５を配置する。このように配置された支持体１０１ａ及び積層板１０５を、減圧下（例えば、真空雰囲気）において、所定の温度（例えば、１９０〜２００℃）に加熱し、支持体１０１ａの主面と直交する方向（図において上下方向）に加圧する。これにより、図２（ｅ）に示す構造体１１０が得られる。この構造体１１０において、支持体１０１ａと金属層１０６は密着している。
この構造体１１０は、支持体１０１ａ及び金属層１０６により、製造過程において必要な機械的強度を確保する。このため、製造過程における絶縁層４１の搬送性を向上する。また、製造過程において絶縁層４１や製造過程において生成される薄膜に反り等が生じることを抑制する。
次に、図３（ａ）に示すように、絶縁層４１の所定位置に、金属層１０６を露出する貫通孔４３を形成する。貫通孔４３は、例えば、レーザ光を用いて形成される。レーザ光は、例えば紫外光であり、ＵＶ−ＹＡＧレーザやエキシマＵＶレーザにより生成される。レーザ光を用いて貫通孔４３を形成した場合、デスミア処理により、樹脂スミア等が除去される。
次いで、図３（ｂ）に示すように、貫通孔４３の内壁面、金属層１０６の露出面、絶縁層４１の上面に、スパッタによりシード層１１１が形成される。シード層１１１は、例えば、チタン（Ｔｉ）と銅（Ｃｕ）、又はニッケル（Ｎｉ）と銅である。例えば、チタン層又はニッケル層が形成された後に、銅層が形成される。
次に、図３（ｃ）に示すように、シード層１１１の所定位置にマスク１１２が形成される。マスク１１２は、例えばシード層１１１の上面に塗布した液体レジストを硬化し、液体レジストをパターニングして形成される。
続いて、シード層１１１を電極とする電解めっきによって、シード層１１１の上面にめっき層が形成される。そして、マスク１１２が除去され、露出するシード層１１１がエッチング処理によって除去され、図３（ｄ）に示すように、パッド部４２ａ及びビア４２ｂを含む配線層４２が形成される。
次に、図３（ｅ）に示すように、接着層１０４ａに応じた位置（破線で示す位置）で構造体１１０が例えばルータによって切断され、図４（ａ）に示す構造体１２０が得られる。図３（ｅ）に示す切断位置は、支持体１０１ａと積層板１０５を互いに分離するように、接着層１０４ａの内周端よりもやや内側に設定される。なお、支持体１０１ａと積層板１０５を互いに分離できれば切断位置は適宜変更されてもよく、例えば、ルータビットの中心を接着層１０４ａの内周端に沿って移動させて構造体１１０を切断してもよい。
次に、図４（ｂ）に示すように、終端部上面に接着層１０４ｂが形成された支持体１０１ｂを用意する。この支持体１０１ｂは、上記した支持体１０１ａと同様に形成される。支持体１０１ｂは第２支持体の一例である。接着層１０４ｂは第２の接着層の一例である。そして、接着層１０４ｂが形成された支持体１０１ｂの上面と、構造体１２０の配線層が形成された面とが対向するように、図４（ａ）に示す構造体１２０の上下を反転させ、支持体１０１ｂと構造体１２０を配置する。
このように配置された支持体１０１ｂ及び構造体１２０を、減圧下（例えば、真空雰囲気）において、所定の温度（例えば、１９０〜２００℃）に加熱し、支持体１０１ｂの主面と直交する方向（図において上下方向）に加圧する。これにより、図４（ｃ）に示す構造体１３０が得られる。この構造体１３０において、支持体１０１ｂと配線層４２は密着している。このように形成された構造体１３０は、支持体１０１ｂにより、製造過程において必要な機械的強度を確保する。このため、製造過程において、有機樹脂の絶縁層４１の搬送性を向上する。また、製造過程において、絶縁層４１と製造過程において生成される薄膜に反り等が生じることを抑制する。
次に、図４（ｄ）に示すように、金属層１０６を例えばエッチングにより除去する。金属層１０６のエッチングには、例えばアルカリ系のエッチング液が用いられる。
図４（ｅ）に示すように、絶縁層４１及びビア４２ｂの上面に、ビア４２ｂと接続された配線層６１を形成する。この配線層６１の形成は、例えばセミアディティブ法により行われる。つまり、例えばスパッタにより絶縁層４１及びビア４２ｂを覆うシード層が形成され、シード層の上面所定位置にマスクが形成される。そして、シード層を電極とする電解めっきにより金属層が形成され、マスクが除去された後、露出するシード層がエッチング処理によって除去され、配線層６１が形成される。
次に、図５（ａ）に示すように、絶縁層４１及び配線層６１を覆うように液状レジストが塗布され、その液状レジストが硬化されて絶縁層５１が形成される。次いで、絶縁層５１の所定位置に例えばレーザ加工によりビア穴５１ａが形成される。
図５（ｂ）に示すように、例えばセミアディティブ法により配線層６２が形成される。続いて、図５（ｃ）に示すように、絶縁層５１及び配線層６２を覆うように液状レジストが塗布され、その液状レジストが硬化されて絶縁層５２が形成される。次いで、絶縁層５２の所定位置に例えばレーザ加工によりビア穴５２ａが形成される。
次に、図５（ｄ）に示すように、例えばセミアディティブ法により配線層６３が形成される。図５（ｃ）と図５（ｄ）に示す工程と同様の工程が繰り返し行われ、図６（ａ）に示すように、絶縁層５３，５４及び配線層６４，６５が形成される。
次に、図６（ｂ）に示すように、接着層１０４ｂに応じた位置（破線で示す位置）で構造体１３０が例えばルータによって切断され、図６（ｃ）に示す中間基板１２が得られる。なお、図６（ａ），（ｂ）では、絶縁層５１〜５４を省略している。図６（ｂ）に示す切断位置は、支持体１０１ｂから図６（ｃ）に示す中間基板１２を分離するように、また中間基板１２の大きさに応じて、接着層１０４ｂの内周端よりもやや内側に設定される。なお、支持体１０１ｂと積層板１０５を互いに分離できれば切断位置は適宜変更されてもよく、例えば、ルータビットの中心を接着層１０４ｂの内周端に沿って移動させて構造体１３０を切断してもよい。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）パッケージ基板１１と半導体素子１３を接続する中間基板１２は、コア基板４１と配線部３２を有している。コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂である。コア基板４１（絶縁層１０７）を支持体１０１ａに接着して配線層４２が形成され、配線層４２を支持体１０１ｂに対向してコア基板４１を支持体１０１ｂに接着して配線層６１〜６５が形成される。従って、コア基板４１の両面に配線層４２，６１〜６５が形成される。支持体１０１ａ，１０１ｂにコア基板４１を固定することで、コア基板４１の厚さを薄くすることができる。従って、中間基板１２を薄く形成することができる。
（２）コア基板４１の両面に配線層４２，６１〜６５をセミアディティブ法により形成した。このため、微細な配線パターンを含む配線層４２，６１〜６５を容易に形成することができ半導体素子１３に接続される実装用パッドを挟ピッチにて形成することが可能となる。
（２）コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂であり、ガラスクロス等の補強材を含まない。従って、中間基板１２は、コア基板４１、配線部３２の樹脂の硬化後に、接続された半導体素子１３やパッケージ基板１１の状態に応じて撓むことができる。このため、例えば半導体素子１３の反りに応じて中間基板１２が撓むことで、半導体素子１３と中間基板１２とを複数のバンプ６６にて接続することができ、接続不良の発生を抑制することができる。
（３）複数の絶縁層５１〜５４に対してレーザ光を用いてビア穴（絶縁層５１，５２に形成したビア穴５１ａ，５２ａは図５（ａ），図５（ｂ）を参照）を形成し、配線層６２〜６５を形成した。ビア穴のアスペクト比を低い値（例えば、「１」）とすることで、ビア穴内にめっき金属を十分に充填することができ、配線層６２〜６５のビアと配線パターンを同時に形成することができ、製造工程の短縮を図ることができる。
（４）コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂であり、コア基板４１，絶縁層５１〜５４に対する配線層４２、６１〜６５の密着性が、シリコン・インターポーザと比べて高くなる。これにより、コア基板４１，絶縁層５１〜５４と配線層４２，６１〜６５の間の剥離を抑制することができる。
（５）コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂であり、レーザ光にて容易にビア穴を形成することができる。このため、シリコン・インターポーザと比べ、製造コストの低減を図ることができる。
（６）コア基板４１、配線部３２に含まれる複数の絶縁層５１〜５４の材料は例えば有機樹脂であり、ガラスクロス等の補強材を含まない。従って、撓み易い。このため、支持体１０１ａ，１０１ｂを用いることで、製造過程において必要な強度を確保し、搬送や処理を容易に行うことができる。
（７）支持体１０１ａの周辺に沿って接着層１０４ａを形成し、支持体１０１ａに積層板１０５を接着した。そして、支持体１０１ａ及び積層板１０５を所定箇所において切断して構造体１２０を得るようにした。従って、積層板１０５のうち、構造体１２０となる中央部分は、支持体１０１ａに密着しているだけであり接着されていないため、構造体１２０を容易に支持体１０１ａから分離することができる。同様に、支持体１０１ｂの周辺に沿って接着層を形成し、支持体１０１ｂに構造体１２０を接着した。従って、構造体１２０により形成される中間基板１２を支持体１０１ｂから容易に分離することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・コア基板４１を適宜変更してもよい。例えば、コア基板４１の材料として、例えばシリカ等のフィラーを混入した樹脂材を用いることができる。これにより、コア基板４１の撓みを適宜設定することができる。フィラーとしては、シリカ以外に、例えば酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。
また、コア基板４１を複数の層により形成してもよい。これにより、コア基板４１の撓みを適宜設定することができる。例えば、図７に示すように、コア部３１ａのコア基板４１ａを、第１の絶縁層４５ａと第２の絶縁層４５ｂにより形成する。両絶縁層４５ａ，４５ｂは、同一の材料、又は互いに異なる材料としてもよい。また、両絶縁層４５ａ，４５ｂの少なくとも一方の材料に、フィラーを含む樹脂材を用いることもできる。さらに、両絶縁層４５ａ，４５ｂのそれぞれをフィラーを含む樹脂材とし、混入するフィラーの材料や種類を互いに異なるもの、フィラーを混入する割合を互いに異なるものとしてもよい。
・中間基板１２に複数の半導体素子を実装してもよい。
・半導体素子１３と中間基板１２の間、中間基板１２とパッケージ基板１１の間に、アンダーフィル樹脂を充填し、硬化してもよい。
・半導体素子１３と中間基板１２を例えば樹脂により被覆してもよい。
４１ コア基板
４２ 配線層
６１〜６５ 配線層
１０１ａ，１０１ｂ 支持体
１０４ａ，１０４ｂ 接着層
１０５ 積層板
１０６ 金属層
１０７ 絶縁層

Claims (7)

  1. 金属層と絶縁層を含む積層板を、前記金属層を第１の支持体に対向させて前記積層板を前記第１の支持体に接着する工程と、
    前記絶縁層を貫通するビアと、前記絶縁層上に前記ビアと接続する第１配線層を形成する工程と、
    前記第１の支持体を除去し、前記金属層と前記絶縁層と前記第１配線層とからなる構造体を得る工程と、
    第２の支持体に対して前記第１配線層を対向させて前記構造体を前記第２の支持体に接着する工程と、
    前記構造体から前記金属層を除去する工程と、
    前記絶縁層の前記金属層を除去した面上に、前記ビアと接続する第２配線層を形成する工程と、
    前記第２配線層を形成する工程の後に、前記構造体から前記第２の支持体を除去する工程と、
    を有する配線基板の製造方法。
  2. 前記金属層と対向する前記第１の支持体の主面の端部に第１の接着層が形成され、前記第１の接着層を介して前記第１の支持体に前記積層板を接着すること、
    を特徴とする請求項１記載の配線基板の製造方法。
  3. 前記第１配線層と対向する前記第２の支持体の主面の端部に第２の接着層が形成され、前記第２の接着層を介して前記第２の支持体に前記構造体を接着すること、
    を特徴とする請求項１又は２に記載の配線基板の製造方法。
  4. 前記第１配線層と前記第２配線層は、セミアディティブ法により形成されてなること、を特徴とする請求項１〜３のうちの何れか一項に記載の配線基板の製造方法。
  5. 前記絶縁層は、有機樹脂からなること、
    を特徴とする請求項１〜４のうちの何れか一項に記載の配線基板の製造方法。
  6. 前記絶縁層は、複数の絶縁層により形成されてなること、
    を特徴とする請求項１〜５のうちの何れか一項に記載の配線基板の製造方法。
  7. 前記第２の支持体を除去する工程の前に、前記第２配線層上に、絶縁層と配線層とを積層してなる配線部を形成すること、
    を特徴とする請求項１〜６のうちの何れか一項に記載の配線基板の製造方法。
JP2012265471A 2012-12-04 2012-12-04 配線基板の製造方法 Active JP6029958B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012265471A JP6029958B2 (ja) 2012-12-04 2012-12-04 配線基板の製造方法
US14/090,076 US9380707B2 (en) 2012-12-04 2013-11-26 Method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012265471A JP6029958B2 (ja) 2012-12-04 2012-12-04 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014110390A JP2014110390A (ja) 2014-06-12
JP2014110390A5 JP2014110390A5 (ja) 2015-12-24
JP6029958B2 true JP6029958B2 (ja) 2016-11-24

Family

ID=50824001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012265471A Active JP6029958B2 (ja) 2012-12-04 2012-12-04 配線基板の製造方法

Country Status (2)

Country Link
US (1) US9380707B2 (ja)
JP (1) JP6029958B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
TWI613781B (zh) * 2015-12-11 2018-02-01 I-Shou University 中介層結構及其製造方法
JP2017228647A (ja) * 2016-06-22 2017-12-28 富士通株式会社 樹脂インターポーザ及びそれを用いた半導体装置及び樹脂インターポーザの製造方法
US10840180B2 (en) 2016-10-06 2020-11-17 Mitsui Mining & Smelting Co., Ltd. Production method for multilayer wiring board
CN107564880A (zh) * 2017-08-24 2018-01-09 通富微电子股份有限公司 一种扇出型封装器件
CN107611042B (zh) * 2017-08-24 2021-09-21 通富微电子股份有限公司 一种扇出型封装方法
JP7052464B2 (ja) * 2018-03-22 2022-04-12 凸版印刷株式会社 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP7202785B2 (ja) 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP7321009B2 (ja) 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
JP7398561B2 (ja) * 2019-11-18 2023-12-14 新光維医療科技（蘇州）股▲フン▼有限公司 一体化された小型溶接板構造およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
JP2002190543A (ja) 2000-12-20 2002-07-05 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TWI312166B (en) 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP2004342988A (ja) 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JP2007036095A (ja) * 2005-07-29 2007-02-08 Toppan Printing Co Ltd 受動素子内蔵配線回路基板及びその製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101089986B1 (ko) * 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법

Also Published As

Publication number Publication date
US20140150258A1 (en) 2014-06-05
JP2014110390A (ja) 2014-06-12
US9380707B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
JP6029958B2 (ja) 配線基板の製造方法
JP4072176B2 (ja) 多層配線基板の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9374889B2 (en) Interposer and electronic component package
KR20160024802A (ko) 전자 부품 장치 및 그 제조 방법
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
JP2018006466A (ja) 配線基板、半導体装置、配線基板の製造方法
JP2008078683A (ja) 多層配線基板
JP2018164021A (ja) キャビティ付き配線板
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2016225398A (ja) 半導体装置
JP5511922B2 (ja) 配線基板とその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法
JP2016219646A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161019

R150 Certificate of patent or registration of utility model

Ref document number: 6029958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150