JP2016225398A - 半導体装置 - Google Patents

Abstract

【課題】放熱性及び実装性を高めることができる半導体装置を提供する。
【解決手段】半導体装置１は、アクティブ面１３ａと該アクティブ面１３ａの反対側の非アクティブ面１３ｂとを有する半導体素子１３と、半導体素子１３を取り囲んで封止する封止樹脂層３０と、半導体素子１３及び封止樹脂層３０の上に形成されるビルドアップ層２０とを備える。ビルドアップ層２０の第１主面２０ａの上には導体パッド２５が形成され、ビルドアップ層２０の内部にはビア導体２４，２６が形成されている。半導体素子１３のビルドアップ層２０と接する表面１３ｃは平坦である。半導体素子１３の非アクティブ面１３ｂは封止樹脂層３０より露出し、且つ湾曲した凸面である。
【選択図】図１

Description

本発明は、半導体素子を有する半導体装置に関する。

従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献１に記載の半導体装置は、基板の上にパッド、絶縁層、保護膜及び再配線を設けてなる半導体素子と、半導体素子を封止する絶縁膜と、絶縁膜の上に設けられて接続パッドを有する上層再配線とを備えている。そして、上層再配線の接続パッドは、半導体素子の周壁面より外側の絶縁膜上に配置されている。

特許第３９５１８５４号公報

しかし、上述の半導体装置では、半導体素子を封止する絶縁膜が該半導体素子の上表面全体及び周壁面全体に設けられているため、半導体素子の作動時に発生した熱を効率良く周囲に放出し難く、放熱性を高めることが困難であると考えられる。

本発明は、放熱性及び実装性を高めることができる半導体装置を提供することを目的とする。

上記課題を解決する本発明の半導体装置は、アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、前記半導体素子を取り囲んで封止する封止樹脂層と、第１主面と該第１主面の反対側の第２主面とを有し、前記第１主面が上に向くように前記半導体素子及び前記封止樹脂層の上に形成されるビルドアップ層と、前記ビルドアップ層の前記第１主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、を備える半導体装置であって、前記半導体素子の前記非アクティブ面は前記封止樹脂層より露出し、且つ湾曲した凸面である。

本発明によれば、放熱性及び実装性を高めることができる。

第１実施形態に係る半導体装置を示す断面図である。 半導体素子の製造方法を説明する工程図である。 半導体素子の製造方法を説明する工程図である。 半導体素子の製造方法を説明する工程図である。 半導体素子の製造方法を説明する工程図である。 半導体素子の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 半導体装置の製造方法を説明する工程図である。 第２実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置を示す断面図である。 第４実施形態に係る半導体装置を示す断面図である。 第５実施形態に係る半導体装置を示す断面図である。 第６実施形態に係る半導体装置を示す断面図である。 第７実施形態に係る半導体装置を示す断面図である。

以下、図面を参照して本発明に係る半導体装置の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複説明は省略する。

＜第１実施形態＞
本実施形態に係る半導体装置１は、半導体素子１３と、半導体素子１３の周囲に配置される封止樹脂層３０と、半導体素子１３及び封止樹脂層３０の上に形成され、複数の絶縁層を積層してなるビルドアップ層２０とを備えている。半導体素子１３は、アクティブ面１３ａと、該アクティブ面１３ａの反対側の非アクティブ面１３ｂとを有する。アクティブ面１３ａは湾曲した凹面であり、非アクティブ面１３ｂは外部に露出し、湾曲した凸面である。アクティブ面１３ａと非アクティブ面１３ｂは同じ曲率で形成されている。ここでの湾曲は、非アクティブ面１３ｂの全体に亘って湾曲する場合のみならず、部分的に湾曲する場合も含む。

半導体素子１３の下部には、基板１４（例えばSi）が配置されている。本実施形態では、基板１４の上表面は半導体素子１３のアクティブ面１３ａ、基板１４の下表面は非アクティブ面１３ｂを構成している。アクティブ面１３ａの上には、アルミニウム材料からなる基板端子１５が複数設けられている。これらの基板端子１５は、同じ厚さを有し、アクティブ面１３ａの湾曲形状に沿って一定の間隔をもって配列されている。基板端子１５の中央部を除くアクティブ面１３ａの上には、酸化シリコン等からなる絶縁膜１７と、感光性ポリイミド等からなる保護膜１８とがこの順序で積層されている。そして、絶縁膜１７及び保護膜１８は、アクティブ面１３ａと同じ曲率で湾曲している。

基板端子１５の中央部に対応する絶縁膜１７及び保護膜１８の位置には、基板端子１５の中央部まで至る貫通孔１９が設けられている。また、半導体素子１３のアクティブ面１３ａ側には、基板端子１５と電気的に接続する端子１６が複数形成されている。これらの端子１６は、再配線によって形成されている。以下の説明において、端子１６を「再配線層１６」と称する。図１に示すように、再配線層１６は、貫通孔１９の内部及び保護膜１８の上に形成され、下地金属層１６ａ及びその上に形成される上層金属層１６ｂによって構成されている。

半導体素子１３のアクティブ面１３ａの湾曲方向において、再配線層１６の厚さは、アクティブ面１３ａの中央から両端に行くにつれて徐々に小さくなっている。これらの再配線層１６の上表面１６ｃは、同一平面上に揃っている。保護膜１８の上には、更に絶縁膜１０が形成されている。絶縁膜１０は、周囲から再配線層１６を封止するように保護膜１８の全面に配置されている。絶縁膜１０の上表面１０ａは、再配線層１６の上表面１６ｃと同一平面に位置している。絶縁膜１０は、例えば層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）によって形成されている。なお、絶縁膜１０は感光性樹脂によって形成されても良い。

図１に示すように、半導体素子１３は、アクティブ面１３ａの上方に位置し、ビルドアップ層２０と接する表面１３ｃを更に有する。この表面１３ｃは平坦になっている。本実施形態では、半導体素子１３のビルドアップ層２０と接する表面１３ｃは、再配線層１６の上表面１６ｃ及び絶縁膜１０の上表面１０ａによって構成されている。

封止樹脂層３０は、例えばシリカフィラーを含むエポキシ樹脂によって形成され、周囲から半導体素子１３を取り囲んで封止している。封止樹脂層３０の上表面（すなわち、ビルドアップ層２０に隣接する面）３０ａは、半導体素子１３のビルドアップ層２０と接する表面１３ｃと同一平面に位置している。一方、封止樹脂層３０の下表面３０ｂは、外部に露出している。この下表面３０ｂは、封止樹脂層３０のビルドアップ層２０と反対側の面（すなわち、ビルドアップ層２０から遠ざかる面）である。図１に示すように、半導体素子１３の非アクティブ面１３ｂは、封止樹脂層３０の下表面３０ｂより外部に露出している。

ビルドアップ層２０は、第１主面２０ａと該第１主面２０ａの反対側の第２主面２０ｂとを有し、第１主面２０ａが上に向くように半導体素子１３及び封止樹脂層３０の上に形成されている。そして、第２主面２０ｂは、半導体素子１３及びビルドアップ層２０と接する面になる。ビルドアップ層２０は、半導体素子１３側に設けられる絶縁層２１を有する。絶縁層２１は、半導体素子１３の表面１３ｃ及び封止樹脂層３０の上表面３０ａの上に積層され、再配線層１６、絶縁膜１０及び封止樹脂層３０を覆っている。この絶縁層２１は、例えば熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又はこれらの樹脂を含む樹脂複合体等により形成されている。

絶縁層２１の上には、無電解めっき層と電解めっき層とからなる導体層２２が形成されている。絶縁層２１の内部には、再配線層１６と導体層２２とを電気的に接続するビア導体２４が複数形成されている。ビア導体２４は、無電解めっき層と電解めっき層によって構成され、再配線層１６と対応する絶縁層２１の所定位置に配置されている。図１に示すように、ビア導体２４は、円錐台形状を呈し、第１主面２０ａから第２主面２０ｂに向かう方向に縮径されている。

絶縁層２１及び導体層２２の上には、絶縁層２３が更に積層されている。この絶縁層２３は、絶縁層２１と同じ材料によって形成されている。そして、絶縁層２１及び絶縁層２３のうち、絶縁層２３が絶縁層２１の上に位置するため、絶縁層２３の上表面はビルドアップ層２０の第１主面２０ａを構成し、絶縁層２１の下表面はビルドアップ層２０の第２主面２０ｂを構成している。

ビルドアップ層２０の第１主面２０ａの上には、導体パッド（導体部材）２５が複数形成されている。導体パッド２５は、他のプリント配線板と接続するために設けられたものであり、無電解めっき層と電解めっき層によって構成されている。導体パッド２５の最表面２５ａは、第１主面２０ａより突出し、外部に露出している。

また、絶縁層２３の内部には、導体パッド２５と導体層２２とを電気的に接続するビア導体２６が複数形成されている。ビア導体２６は、ビア導体２４と同様に円錐台形状を呈し、第１主面２０ａから第２主面２０ｂに向かう方向に縮径されている。そして、半導体素子１３の複数の基板端子１５のうち、一部は再配線層１６及びビア導体２４を介して導体層２２と電気的に接続され、他の一部は、再配線層１６、ビア導体２４、導体層２２及びビア導体２６を介して導体パッド２５と電気的に接続されている。更に、電気的に接続された基板端子１５、再配線層１６、ビア導体２４、及びビア導体２６のうち、一部は絶縁層２１，２３の積層方向に沿って直線状に積み重ねてスタック構造をなし、他の一部は積層方向に沿って位置をずらして積み重ねてオフセット構造をなしている。

以上の構成を有する半導体装置１では、半導体素子１３の非アクティブ面１３ｂは封止樹脂層３０より露出し、且つ湾曲した凸面であるので、従来と比べて外部との接する面積が大きくなる。従って、半導体素子１３の作動時に発生する熱を効率良く外部に放出することができ、半導体装置１の放熱性を高めることができる。また、半導体素子１３のビルドアップ層２０と接する表面１３ｃは、後述のように、化学機械研磨（Chemical Mechanical Polishing）による平坦面となり、該表面１３ｃの上に形成されるビルドアップ層２０の平坦性を確保でき、微細配線層の形成も可能である。

更に、半導体素子１３のアクティブ面１３ａは湾曲した凹面であり、再配線層１６は、アクティブ面１３ａの湾曲方向に沿って中央から両端に行くにつれて厚さが徐々に小さくなっているので、半導体素子１３のビルドアップ層２０と接する表面１３ｃの平坦性を保ちやすくなる。

以下、本実施形態の半導体装置１の製造方法について説明するが、その前に図２Ａ〜図２Ｅを参照して半導体素子１３の製造方法について説明する。

まず、基板端子１５と絶縁膜１７とを有する半導体素子１３を用意し、基板端子１５及び絶縁膜１７の上に保護膜１８を積層し、更に基板端子１５の中央部を露出させるように絶縁膜１７及び保護膜１８を貫通する貫通孔１９を形成する（図２Ａ参照）。

次に、保護膜１８の上表面全体及び貫通孔１９の内部に下地金属層１６ａを形成する（図２Ｂ参照）。本実施形態では、下地金属層１６ａは無電解銅めっき層（銅めっき膜）のみからなっているが、スパッタリング法で形成された銅層のみであっても良く、或いはスパッタリング法で形成されたチタン等の薄膜層の上にスパッタリング法で銅層を形成したものであっても良い。続いて、下地金属層１６ａの上に感光性のレジスト層を塗布した後、露光処理及び現像処理を施すことで所定のレジストパターン４３を形成する。

次に、下地金属層１６ａを給電層として電解銅めっき（銅めっき膜）を施すことによって、レジストパターン４３が形成されていない下地金属層１６ａの上に上層金属層１６ｂを形成する（図２Ｃ参照）。続いて、モノエタノールアミンを含む溶液でレジストパターン４３を剥離除去し、更に剥離したレジストパターン４３の下の下地金属層１６ａをエッチング処理で溶解除去する。そして、保護膜１８の上及び貫通孔１９の内部に残された下地金属層１６ａ及び上層金属層１６ｂは再配線層１６を構成する（図２Ｄ参照）。

次に、保護膜１８及び再配線層１６の上に層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートすることによって、絶縁膜１０を積層する。その後、再配線層１６の上表面１６ｃと絶縁膜１０の上表面１０ａとを同一平面に位置させるように、化学機械研磨（Chemical Mechanical Polishing）でこれらの表面を平坦化する。

上述の方法で半導体素子１３を作製する際に、絶縁膜１７、保護膜１８及び絶縁膜１０等の材料の熱膨張係数の違いにより反りが発生するので、半導体素子１３の全体が少し湾曲する。このため、半導体素子１３のアクティブ面１３ａは湾曲した凹面、非アクティブ面１３ｂは湾曲した凸面になる。それに伴い、再配線層１６の上表面１６ｃ及び絶縁膜１０の上表面１０ａも湾曲した凹面になる（図２Ｅ参照）。

以下、図３Ａ〜図５Ｃを参照して半導体装置１の製造方法を説明する。まず、支持板４０を用意する。支持板４０には、銅箔付きプリプレグ材、ガラス、シリコン、セラミックス、樹脂、金属等の材料が用いられる。続いて、支持板４０の上に接着剤、粘着シート等からなる接着層４１を形成する（図３Ａ参照）。

次に、非アクティブ面１３ｂが下に向くように半導体素子１３を接着層４１の上に載置する（図３Ｂ参照）。続いて、接着層４１の上に半導体素子１３を封止する封止樹脂層３０を形成する（図３Ｃ参照）。なお、半導体素子１３の湾曲方向、湾曲の曲率等については、半導体素子１３に用いられる材料の種類、絶縁膜１０や封止樹脂層３０の厚さ等を調整することで行える。封止樹脂層３０には、シリカフィラーを含むエポキシ樹脂が用いられている。

次に、封止樹脂層３０を研磨し、半導体素子１３の再配線層１６の上表面１６ｃ、及び絶縁膜１０の上表面１０ａを外部に露出させ、更に再配線層１６の上表面１６ｃ及び絶縁膜１０の上表面１０ａを同一平面上に揃えるように、再配線層１６及び絶縁膜１０を研磨する。

このとき、再配線層１６の上表面１６ｃ及び絶縁膜１０の上表面１０ａは湾曲した凹面であるので、これらの上表面１６ｃ，１０ａを同一平面上に揃えるには、アクティブ面１３ａの中央部よりも端部に位置する再配線層１６及び絶縁膜１０の方が多く削られる。その結果、再配線層１６は中央から両端に向かって徐々に薄くなっている（図３Ｄ参照）。そして、同一平面上に揃った再配線層１６の上表面１６ｃ及び絶縁膜１０の上表面１０ａは、半導体素子１３のビルドアップ層２０と接する表面１３ｃを構成する。

次に、半導体素子１３及び封止樹脂層３０の上にビルドアップ層２０を形成する。具体的には、まず、半導体素子１３及び封止樹脂層３０の上に、層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートすることにより、絶縁層２１を積層する（図４Ａ参照）。層間樹脂絶縁層用樹脂フィルムは、平均粒径５μｍ以下、３０〜８０ｗｔ％無機粒子を含む。

続いて、再配線層１６と対応する絶縁層２１の所定位置に、ＣＯ_２ガス又はＵＶレーザで絶縁層２１を貫通するビアホール２１ａを複数形成する（図４Ｂ参照）。ビアホール２１ａは、円錐台形状を呈し、その直径が支持板４０から離れる方向に沿って拡がるように形成されている。そして、ビアホール２１ａの形成によって、再配線層１６の上表面１６ｃの一部は外部に露出される。

次に、絶縁層２１の上表面、ビアホール２１ａの内壁面、及び外部に露出した再配線層１６の上表面１６ｃにパラジウムなどの触媒を付与させて、無電解めっき液に浸漬させることにより、無電解めっき層２７を形成する（図４Ｃ参照）。ここでは、無電解めっき層２７に代えて、スパッタリング法を用いてシード層を形成しても良い。

続いて、無電解めっき層２７の上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことによって所定のレジストパターン４２を形成する。次に、無電解めっき層２７を給電層として電解めっきを施すことにより、レジストパターン４２が形成されていない無電解めっき層２７の上に電解めっき層２８を形成する（図４Ｄ参照）。

続いて、モノエタノールアミンを含む溶液でレジストパターン４２を剥離除去し、更に剥離したレジストパターン４２の下の無電解めっき層２７をエッチング処理で溶解除去する。そして、絶縁層２１の上に残された無電解めっき層２７及び電解めっき層２８は、導体層２２を形成する。一方、ビアホール２１ａの内部に充填された無電解めっき層２７及び電解めっき層２８は、ビア導体２４を形成する（図５Ａ参照）。

次に、絶縁層２１の積層と同じ方法を用いて、絶縁層２１及び導体層２２の上に絶縁層２３を積層する。その後、上述した方法で絶縁層２３の内部に導体層２２に至るビアホールを複数形成した後に、ビアホールの内部にビア導体２６を形成すると共に、絶縁層２３の上に導体パッド２５を形成する（図５Ｂ参照）。

次に、接着層４１に熱を加えて軟化させることにより支持板４０を取り外し、その後、アッシング処理で接着層４１を除去する。これによって、半導体素子１３の非アクティブ面１３ｂ、及び封止樹脂層３０の下表面３０ｂは、外部に露出される。そして、封止樹脂層３０の下表面３０ｂと比べて、半導体素子１３の非アクティブ面１３ｂは外部に突出している（図５Ｃ参照）。また、支持板４０の取り外しにより、残留応力又は個々材料の熱膨張係数の違い等の影響で半導体装置１全体が更に湾曲する場合がある。従って、半導体素子１３だけでなく、ビルドアップ層２０及び封止樹脂層３０も湾曲する（図５Ｄ参照）。

＜第２実施形態＞
図６は第２実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置２と第１実施形態との相違点は、導体パッド２５の外部に露出する最表面２５ａがビルドアップ層２０の第１主面２０ａと同一平面に位置することである。このような構成を有する半導体装置２は、例えば以下の方法によって製造される。まず、上述した第１実施形態の半導体装置１を作製し、次に、絶縁層２３の上に更に導体パッド２５を覆う他の絶縁層を積層する。その後、他の絶縁層を研磨することにより導体パッド２５の最表面２５ａを露出させ、最表面２５ａと他の絶縁層の表面とを同一平面に位置させる。この場合、導体パッド２５の最表面２５ａは、他の絶縁層の表面とともにビルドアップ層２０の第１主面２０ａを構成する。

本実施形態に係る半導体装置２は、第１実施形態と同様な作用効果を得られるほか、更に以下の作用効果を奏する。すなわち、導体パッド２５の外部に露出する最表面２５ａがビルドアップ層２０の第１主面２０ａと同一平面に位置するので、第１主面２０ａの平坦性を保つことができる。このため、第１主面２０ａを介してマザーボード等を含む他のプリント配線板と実装する際に、実装性の向上を図ることができる。加えて、セルフアライメント効果を利用することで実装時の半田ブリッジの発生を防止することができる。

＜第３実施形態＞
図７は第３実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置３と第１実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０が形成されることである。図７に示すように、ソルダーレジスト層５０は、導体パッド２５の一部を外部に露出させる開口５０ａを複数有する。このような構成を有する半導体装置３は、例えばビルドアップ層２０の第１主面２０ａの上に先にソルダーレジスト層５０を積層し、その後にソルダーレジスト層５０に露光・現像処理等を行い、導体パッド２５の一部を外部に露出させる開口５０ａを形成することによって製造される。

本実施形態に係る半導体装置３は、第１実施形態と同様な作用効果を得られるほか、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０が形成されるので、第１主面２０ａ及び導体パッド２５の最表面２５ａを保護することができるとともに、実装の際に必要でない部分への半田付着を防止でき、実装の信頼性を高めることができる。

＜第４実施形態＞
図８は第４実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置５と第１実施形態との相違点は、導体パッド２５に代えて導体ポスト（導体部材）２９を有することである。図８に示すように、ビルドアップ層２０の第１主面２０ａの上には、複数の円柱状の導体ポスト２９が立設されている。導体ポスト２９は、他のプリント配線板と接続するために設けられたものであり、その最表面２９ａのみならず、周壁面２９ｂも外部に露出している。そして、外部に露出する導体ポスト２９の最表面は、第１主面２０ａより外部に突出している。

導体ポスト２９は、第１実施形態の導体パッド２５と比べて厚く（すなわち、高さを有するように）形成されているが、導体パッド２５と同様に無電解めっき層と電解めっき層によって構成されている。導体ポスト２９は、例えば導体パッド２５の形成と同様に先に無電解めっき層を形成し、無電解めっき層の上に電解めっき層を厚く形成することで作製される。導体ポスト２９の高さは、電解めっき層の厚さを調整することにより行われる。この導体ポスト２９は、絶縁層２３の内部に形成されるビア導体２６を介して導体層２２と電気的に接続されている。本実施形態に係る半導体装置５は、上述の第１実施形態と同様な作用効果を得られると共に、他のプリント配線板に実装する際に、発生する実装応力の緩和も可能であるため、実装性を高める作用効果も得られる。

＜第５実施形態＞
図９は第５実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置６と第４実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上に更にモールド樹脂層５１が形成されることである。そして、導体ポスト２９は、モールド樹脂層５１によって封止され、その外部に露出する最表面２９ａは、モールド樹脂層５１の上表面５１ａと同一平面に位置している。モールド樹脂層５１は、封止樹脂層３０と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。

このような構成を有する半導体装置６は、例えば以下の方法で作製される。まず、上述した第４実施形態に係る半導体装置５を作製し、その後、ビルドアップ層２０の第１主面２０ａの上に、導体ポスト２９全体を覆うようにモールド樹脂層５１を塗布する。次に、モールド樹脂層５１の上表面５１ａと導体ポスト２９の最表面２９ａとを同一平面上に揃えるように、モールド樹脂層５１を研磨する。本実施形態に係る半導体装置６は、上述の第４実施形態と同様な作用効果を得られるほか、導体ポスト２９を封止するモールド樹脂層５１が形成されるため、導体ポスト２９の強度を高めることができると同時に、半導体装置６の表裏にモールド樹脂層５１が形成されているため、半導体装置６への反り抑制効果も得られる。

＜第６実施形態＞
図１０は第６実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置７と第４実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上に更にモールド樹脂層５２が形成されることである。そして、導体ポスト２９は、モールド樹脂層５２によって封止されている。モールド樹脂層５２は、封止樹脂層３０と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。また、モールド樹脂層５２には、導体ポスト２９の最表面２９ａ全体と周壁面２９ｂの一部とを外部に露出させる開口５２ａが形成されている。

このような構成を有する半導体装置７は、例えば以下の方法で作製される。まず、上述した第４実施形態に係る半導体装置５を作製し、その後、ビルドアップ層２０の第１主面２０ａの上に、導体ポスト２９全体を覆うようにモールド樹脂層５２を塗布する。次に、レーザ加工でモールド樹脂層５２に開口５２ａを形成することで、導体ポスト２９の最表面２９ａ全体と周壁面２９ｂの一部とを外部に露出させる。本実施形態に係る半導体装置７は、上述の第４実施形態と同様な作用効果を得られるほか、導体ポスト２９を封止するモールド樹脂層５２が形成されるため、導体ポスト２９の強度を高めることができる。

＜第７実施形態＞
図１１は第７実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置８と第１実施形態との相違点は、半導体素子１３の保護膜１８の上に絶縁膜１０が形成されておらず、それに代えて封止樹脂層３０が形成されることである。このような構成を有する半導体装置８は、第１実施形態と同様な作用効果を得られる。

本実施形態に係る半導体装置８は、例えば以下の方法により作製される。まず、上述した図２Ｄに示すように絶縁膜１０を設けない半導体素子１３を作製し、その後、封止樹脂層３０を形成するときに、半導体素子１３の周囲及び上方にシリカフィラーを含むエポキシ樹脂を塗布する。その際に、エポキシ樹脂は再配線層１６同士の間にも流れ込み、再配線層１６を封止する。次に、封止樹脂層３０を研磨することにより、再配線層１６の上表面１６ｃを外部に露出させる。その後、上述の方法で半導体装置８を作製すれば良い。

以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態では、ビルドアップ層２０の例として、２層の絶縁層を有するものを挙げて説明したが、必要に応じて絶縁層の数を増減しても良い。また、必要に応じて、ビルドアップ層２０の絶縁層２１、２３の材質を変更しても良い。例えば、ビルドアップ層２０にファイン配線層を形成する場合、絶縁層２１、２３に感光性樹脂を利用しても良い。半導体装置の反り抑制の場合、絶縁層２１、２３にガラスクロス等補強材入りプリプレグ材を利用しても良い。また、半導体素子１３の非アクティブ面１３ｂを湾曲させる方法は、上述した材料の熱膨張係数の違いによる反りをうまく利用する方法のほか、事前に湾曲した非アクティブ面１３ｂを有する半導体素子を用いても良い。

また、第３実施形態において、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０を形成する例を挙げて説明したが、ソルダーレジスト層５０は必ずしも形成する必要がなく、ソルダーレジスト層５０に代えて、第１主面２０ａの上に無電解Ｎｉ／Ｐｄ／Ａｕ膜、無電解Ｎｉ／Ａｕ膜、又はＯＳＰ（Organic Solderability Preservative）膜等の処理膜のみを形成しても良い。更に、上記実施形態において、導体部材として導体パッド及び導体ポストの例を挙げて説明したが、他の形の導体部材を用いても良い。また、上記の実施形態に係る図面では、支持板４０の上に１個の半導体素子１３を搭載したことを示したが、実際のプロセスでは、大判の支持板４０の上に複数の半導体素子１３を搭載し、図３Ａ〜図５Ｂに示す工程を経た後に、切断することによって図５Ｃに示す最終個片構造になっている。

１，２，３，５，６，７，８ 半導体装置
１０ 絶縁膜
１３ 半導体素子
１３ａ アクティブ面
１３ｂ 非アクティブ面
１５ 基板端子
１６ 再配線層（端子）
１６ａ 下地金属層
１６ｂ 上層金属層
１７ 絶縁膜
１８ 保護膜
１９ 貫通孔
２０ ビルドアップ層
２０ａ 第１主面
２０ｂ 第２主面
２１，２３ 絶縁層
２２ 導体層
２４，２６ ビア導体
２５ 導体パッド（導体部材）
２５ａ 最表面
２９ 導体ポスト（導体部材）
２９ａ 最表面
３０ 封止樹脂層
４０ 支持板
４１ 接着層
５０ ソルダーレジスト層
５０ａ 開口
５１，５２ モールド樹脂層
５２ａ 開口

Claims (10)

1. アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、
   前記半導体素子を取り囲んで封止する封止樹脂層と、
   第１主面と該第１主面の反対側の第２主面とを有し、前記第１主面が上に向くように前記半導体素子及び前記封止樹脂層の上に形成されるビルドアップ層と、
   前記ビルドアップ層の前記第１主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、
   前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、
   を備える半導体装置であって、
   前記半導体素子の前記非アクティブ面は前記封止樹脂層より露出し、且つ湾曲した凸面である。
2. 請求項１に記載の半導体装置において、
   前記半導体素子は、前記アクティブ面の上方に位置し前記ビルドアップ層と接する表面を更に有し、
   前記半導体素子の前記ビルドアップ層と接する表面は平坦である。
3. 請求項２に記載の半導体装置において、
   前記アクティブ面は湾曲した凹面であり、
   前記アクティブ面側に設けられる前記複数の端子は、前記アクティブ面の湾曲方向に沿って中央から両端に行くにつれ、その厚さが小さくなっている。
4. 請求項２又は３に記載の半導体装置において、
   前記端子の上表面は、前記半導体素子の前記ビルドアップ層と接する表面と同一平面に位置している。
5. 請求項１〜４のいずれか一項に記載の半導体装置において、
   外部に露出する前記導体部材の最表面は、前記第１主面と同一平面に位置している。
6. 請求項１〜４のいずれか一項に記載の半導体装置において、
   外部に露出する前記導体部材の最表面は、前記第１主面より外部に突出している。
7. 請求項１〜６のいずれか一項に記載の半導体装置において、
   前記半導体素子の前記端子は、再配線層によって形成されている。
8. 請求項１〜７のいずれか一項に記載の半導体装置において、
   前記ビルドアップ層の前記第１主面の上には、前記導体部材の少なくとも一部を外部に露出させる開口を有するソルダーレジスト層又はモールド樹脂層が形成されている。
9. 請求項１〜８のいずれか一項に記載の半導体装置において、
   前記半導体素子の前記端子は、銅めっき膜により形成されている。
10. 請求項１〜９のいずれか一項に記載の半導体装置において、
    前記導体部材は、導体パッド又は導体ポストである。

Images