JP2008078683A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2008078683A JP2008078683A JP2007318066A JP2007318066A JP2008078683A JP 2008078683 A JP2008078683 A JP 2008078683A JP 2007318066 A JP2007318066 A JP 2007318066A JP 2007318066 A JP2007318066 A JP 2007318066A JP 2008078683 A JP2008078683 A JP 2008078683A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- multilayer wiring
- wiring board
- reinforcing material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】本発明は反り防止用の補強手段が設けられた多層配線基板に関し、薄型化を図りつつ反りの発生を抑制することを課題とする。
【解決手段】配線層105,108,110と絶縁層104,106,107とを複数層積層形成してなる多層配線基板において、積層される複数の絶縁層104,106,107の内、積層方向に対し積層中心に位置する絶縁層106を補強材を含む補強材入り絶縁層とする。
【選択図】図2
【解決手段】配線層105,108,110と絶縁層104,106,107とを複数層積層形成してなる多層配線基板において、積層される複数の絶縁層104,106,107の内、積層方向に対し積層中心に位置する絶縁層106を補強材を含む補強材入り絶縁層とする。
【選択図】図2
Description
本発明は多層配線基板に係り、特に反り防止用の補強手段が設けられた多層配線基板に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化及び小型化が進められており、これに伴い半導体装置も高密度化され、多ピン化及び小型化が図られている。このように多ピン化及び小型化された半導体装置を実装可能とする基板として、ビルドアップ法を利用した多層配線基板が提供されている。
この種の多層配線基板は、ガラス布銅張積層板等の補強部材をコア層とし、この両面に絶縁層と配線層を交互に形成した構成とされている。この構成の多層配線基板は、配線層を微細形成することができるため、高密度化された半導体装置の実装が可能となる。
しかしながら、この多層配線基板は、内部にコア層を有しているため、このコア層に形成される貫通スルーホールの微細化が困難で、多層配線基板全体としての高密度が図れないという問題点がある。また、コア層を設けることにより、必然的に多層配線基板が厚くなり、上記した電子機器の小型化の妨げになるという問題点もがあった。このため、近年では、上記したビルドアップ法を利用した多層配線基板において、コア層を有しない多層配線基板の開発が行われている(特許文献1参照)。
図1は、従来のコア層を有しない多層配線基板10を半導体パッケージとして用いた一例を示している。同図に示す例では、多層配線基板10の上部に半導体素子13が搭載されており、下部にはんだボール14が配設された構成とされている。同図に示すように、コア層を形成しないことにより、多層配線基板10の薄型化を図ることができる。
国際公開第WO2003/039219号のパンフレット
しかしながら、補強部材として機能するコア層を単に除去するだけでは、樹脂よりなる絶縁層と、金属よりなる配線層の熱膨張差等に起因して、多層配線基板に反りが発生するという問題点があった。このような反りが発生すると、実装工程で半導体装置等を多層配線基板に適正に実装することができなくなり、実装信頼性が低下してしまう。また、多層配線基板内において、配線層の層間接続を確実に行うことができなくなり、多層配線基板の信頼性も低下してしまうおそれがある。
このため、図1に示すように、多層配線基板10に半導体素子13の搭載エリアに開口部12が形成された補強板11を配設し、この補強板11により多層配線基板10を補強する構成も提案されている。しかしながら、この構成の多層配線基板10では、部品点数が増大すると共に、補強板11の厚さ分だけ多層配線基板10が厚くなってしまう。
本発明は上記の点に鑑みてなされたものであり、薄型化を図りつつ反りの発生を抑制しうる多層配線基板を提供することを目的とする。
上記の課題を解決するために本発明では、配線層と絶縁層とを複数層積層形成してなる多層配線基板において、前記積層される複数の絶縁層の内、積層の中央に位置する絶縁層を補強材を含む補強材入り絶縁層とし、当該積層の中央に位置する絶縁層の上部及び下部に、補強材を含まない絶縁層を対称に配置し、前記多層配線基板の上下両面の絶縁層が、補強材を含まない絶縁層からなり、前記上下両面の絶縁層のいずれかの絶縁層が、半導体素子搭載面に形成されていることを特徴とするものである。
上記発明によれば、補強材を含むことにより強度が向上した補強材入り絶縁層が介在するため、多層配線基板に反りが発生するのを抑制することができる。
また、補強材入り絶縁層は、他の絶縁層の材料と同材料に補強材を混入した構成であるため、他の絶縁層と同等に形成し加工することができる。よって、別個に補強部材を設けることなく、多層配線基板を構成する一部の絶縁層を補強部材として機能させることにより、多層配線基板の薄型化を図りつつ、反りの発生を抑制することができる。
また、上記発明において、前記補強材入り絶縁層として織布または不織布に樹脂を含浸した構成としたものを用いることができる。
また、上記発明において、前記絶縁層として樹脂を用いることができる。
また、上記発明において、前記補強材入り絶縁層として樹脂に補強材を混入した構成のものを用いることができる。
また、上記発明において、前記積層される複数の絶縁層は、積層される前記補強材入り絶縁層よりなるように構成すると、反りの発生を抑制する効果がさらに大きくなる。
更に、上記発明においては、樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で繰り返し実施し、その後に前記支持基板を除去する工程を実施する際、前記絶縁層の形成工程の内、積層方向に対し積層中心に位置する絶縁層を形成する工程では、補強材を含む樹脂により前記絶縁層が形成される。
上記発明によれば、一部の絶縁層を形成する工程では、単に絶縁層材料を補強材を含む樹脂に変更するだけで、積層中心に補強部材として機能する絶縁層を形成することができる。このように、積層を行う工程を変更することなく、材料(樹脂)を変更するだけでよいため、積層中心に補強材を含む樹脂層を形成しても、製造工程が複雑化するようなことはない。
また、上記発明において、前記絶縁層としてビルドアップ樹脂を用いることができる。
また、上記発明において、
2枚の前記支持基板を貼り合わせる工程と、
前記絶縁層と前記配線がそれぞれ形成された当該2枚の支持基板を分離する工程とをさらに有するようにすると、多層配線基板を製造する効率が良好となる。
2枚の前記支持基板を貼り合わせる工程と、
前記絶縁層と前記配線がそれぞれ形成された当該2枚の支持基板を分離する工程とをさらに有するようにすると、多層配線基板を製造する効率が良好となる。
また、上記発明において、
2枚の前記支持基板を、当該2枚の支持基板を保持する保持基板の第1の面と第2の面にそれぞれ貼りつける工程と、
前記絶縁層と前記配線がそれぞれ形成された当該2枚の支持基板を前記保持基板から分離する工程とをさらに有すると、多層配線基板を製造する効率が良好となる。
2枚の前記支持基板を、当該2枚の支持基板を保持する保持基板の第1の面と第2の面にそれぞれ貼りつける工程と、
前記絶縁層と前記配線がそれぞれ形成された当該2枚の支持基板を前記保持基板から分離する工程とをさらに有すると、多層配線基板を製造する効率が良好となる。
また、上記発明において、
前記多層配線基板に半導体チップを実装する工程をさらに有するようにしてもよい。
前記多層配線基板に半導体チップを実装する工程をさらに有するようにしてもよい。
また、上記発明において、前記支持基板を除去する工程は、前記半導体チップを実装する工程の後に行ってもよい。
本発明によれば、多層配線基板の薄型化を図りつつ反りの発生を抑制することが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図2は、本発明の一実施例である多層配線基板100を示している。尚、同図に示すように本実施例では、多層配線基板100として4層積層構造のものを例に挙げて説明するものとする。しかしながら、本願発明の適用は4層積層構造に限定されるものではなく、各種層数を有する多層配線基板に広く適用が可能なものである。
多層配線基板100は、大略すると第1の絶縁層104、配線105、第2の絶縁層106、配線108、第3の絶縁層107、及び配線110が下層から上層に向け順次積層された構成とされている。また、第1の絶縁層104の下面にはソルダーレジスト102が形成され、第3の絶縁層107の上面にはソルダーレジスト109が形成されている。
第1の絶縁層104及び第3の絶縁層107は、例えば熱硬化性を有するエポキシ系のビルドアップ樹脂よりなる。尚、ビルドアップアップ樹脂は、熱硬化性を有するものに限定されるものではなく、感光性を有したビルドアップアップ樹脂や他の絶縁性樹脂を用いることも可能である。
また、第2の絶縁層106は、各絶縁層104,107と同様の熱硬化性を有するエポキシ系のビルドアップ樹脂に対し、補強材を入れることにより絶縁層104,107より機械的強度(剛性,硬度等)を高めた構成としている。具体的には、第2の絶縁層106は、上記のビルドアップ樹脂をガラス、アラミド、LCP(Liquid Crystal Polymer)繊維の織布や不織布中に、含浸させた補強材入り絶縁層とされている。本発明では、この機械的強度を高めた第2の絶縁層106は、積層方向の中心位置(積層中心位置)に配設したことを特徴としている。尚、これについての詳細については、説明の便宜上、後述するものとする。
一方、配線基板100は、前記した各絶縁層104,106,107と共に、配線105,108,110が積層形成されている。この各配線105,108,110は、例えばCuにより形成されている。
配線部105は、ビアプラグ部105aとパターン配線部105bとにより構成されている。ビアプラグ部105aは、第1の絶縁層104に形成された開口部に形成され、第1の絶縁層104の図中上面にはパターン配線部105bが形成されている。
ビアプラグ部105aの図中上端はパターン配線部105bに接続され、下端部は電極103に接続されている。電極103は、第1の絶縁層104の下面に形成されたソルダーレジスト102の開口部分に形成されている。この電極103は外部接続端子として機能するものであり、必要に応じてはんだボール等が配設される(本実施例では設けていない)。
配線108は、ビアプラグ部108aとパターン配線部108bとにより構成されている。ビアプラグ部108aは、第2の絶縁層106に形成された開口部に形成され、第2の絶縁層106の図中上面にはパターン配線部108bが形成されている。ビアプラグ部108aの図中上端はパターン配線部108bに接続され、下端部は前記した配線105のパターン配線部105bに接続されている。
配線110は、ビアプラグ部110aと電極部110bとにより構成されている。ビアプラグ部110aは、第3の絶縁層107に形成された開口部に形成され、第3の絶縁層107の図中上面には電極部110bが形成されている。電極部110bは、第3の絶縁層107の上面に形成されたソルダーレジスト109の開口部109Aに形成位置が設定されている。よって、電極部110bは、開口部109Aを介してソルダーレジスト109から露出した構成となっている。この電極部110bは外部接続端子として機能するものである。この電極部110bには、例えば半導体素子等が接続される(本実施例では設けていない)。
上記構成とされた多層配線基板100は、補強材を入れることにより絶縁層104,107より機械的強度(剛性,硬度等)を高めた構成とされた第2の絶縁層106(補強材入り絶縁層)が設けられている。また、この第2の絶縁層106は、積層形成された多層配線基板100の積層中心に位置するよう設けられている。
これにより、この第2の絶縁層106を中心としてその上部に配設される第3の絶縁層107及び配線110と、下部に配設される第1の絶縁層104及び配線105とが略対称に配置されることなる。これにより、多層配線基板100の第2の絶縁層106を中心とした上下のバランスが良好となり、多層配線基板100に反りが発生するのを抑制することができる。
また、第2の絶縁層106は、他の絶縁層104,107の材料と同材料をベースとし、これに補強材を混入した構成である。このため、他の絶縁層104,107と同等に形成及び加工することができる。よって、従来のように別個に補強部材(図1参照)を設ける必要はなく、多層配線基板100を構成する一つの層である第2の絶縁層106を補強部材として機能させることにより、多層配線基板100の薄型化を図りつつ、反りの発生を抑制することができる。更に、多層配線基板100は、ビルドアップ法を踏襲して形成することが可能であるため、多層配線基板100の薄型化を図ることができる。
続いて、上記構成とされた多層配線基板100の製造方法について、図3を参照しつつ以下説明する。尚、図3において、図2に示した構成と対応する構成については、同一符号を付すものとする。
多層配線基板100を製造するには、先ず図3(A)に示す支持基板101を用意する。この支持基板101は、例えばCuなどの導電材料よりなる。この支持基板101上には、感光性樹脂材料よりなるソルダーレジスト層102を形成する。この場合、前記ソルダーレジスト層102は、例えば感光性樹脂フィルムのラミネートや塗布法などにより形成することが可能である。
次に、前記ソルダーレジスト層102に対して、マスクパターン(図示せず)を介して紫外光線を照射し、露光させることでパターニングを行い、開口部102Aを形成する。この開口部102Aからは、前記支持基板101が露出した状態となる。尚、ソルダーレジスト102は、スクリーン印刷法により、開口部102Aを有するようエポキシ等の熱硬化性樹脂材料を印刷することで形成してもよい。
次に、支持基板101を導電経路にした電解メッキを実施し、ソルダーレジスト102に形成された開口部102A内に例えばAu/Ni(支持基板101上にAu層、Ni層の順に積層されたメッキ膜)よりなる電極103を形成する。図3(B)は、電極103が開口部102A内に形成された状態を示している。
次に、図3(C)に示す工程では、第1の絶縁層104及び配線105の形成が行われる。先ず、ソルダーレジスト層102上及び電極103上に、熱硬化性のエポキシ樹脂等の塗布や、樹脂フィルムの積層により第1の絶縁層104(ビルドアップ層)を形成する。次に、この第1の絶縁層104に、例えばレーザを用いてビアホール(開口部)を形成する。
次に、めっき法を用いて第1の絶縁層104に配線105を形成する。即ち、第1の絶縁層104のビアホールにビアプラグ部105aを形成すると共に、第1の絶縁層104上にビアプラグ部105aに接続されるパターン配線部105bを形成する。
具体的には、第1の絶縁層104上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第1の絶縁層104上にシード層を介してレジストパターン(図示せず)を形成する。次に、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりCuを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部105a及びパターン配線部105bよりなる配線105が形成される。
次に、図3(D)に示す工程では、第1の絶縁層104上に第2の絶縁層106を形成する処理が行われる。第2の絶縁層106を形成するには、先ず基材となる補強材に、樹脂を含浸させたフィルムを形成する。次いで、このフィルムを第1の絶縁層104上に積層する。
具体的には、ガラスクロス、アラミド不織布、LCP織布等にエポキシ樹脂等の熱硬化性の樹脂を含浸させることにより、補強材入り樹脂フィルムを作製し積層する。この補強材入り樹脂は、第1の絶縁層104上及びパターン配線部105b上に配設される。次に、この第1の絶縁層104に、例えばレーザを用いて開口部106A(ビアホール)を形成する。
尚、この方法に代えて、エポキシ樹脂等の各樹脂層に、シリカ等のフィラーを含有させることにより補強材入り絶縁層を形成してもよい。この場合、フィラーを含有する樹脂を塗布したり、樹脂フィルムを積層したりすることにより、絶縁層を形成する。
次に、図3(E)に示す工程では、めっき法を用いて第2の絶縁層106に配線108を形成すると共に、配線108が形成された第2の絶縁層106上に第3の絶縁層107及び配線110を形成する。
先ず、第2の絶縁層106に配線108を形成するには、第2の絶縁層106の開口部106Aにビアプラグ部108aを形成すると共に、第2の絶縁層106上にパターン配線部108bを形成する。
具体的には、第2の絶縁層106上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第2の絶縁層106上にシード層を介してレジストパターン(図示せず)を形成する。次に、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりCuを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部108a及びパターン配線部108bよりなる配線108が形成される。
続いて、第3の絶縁層107及び配線110を形成する。先ず、第2の絶縁層106上及び配線108上に、熱硬化性のエポキシ樹脂等よりなる第3の絶縁層107(ビルドアップ層)を形成する。次に、この第3の絶縁層107に、例えばレーザを用いてビアホール(開口部)を形成する。
次に、第3の絶縁層107上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第3の絶縁層107上にシード層を介してレジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりCuを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部110a及び電極部110bよりなる配線110が形成される。
次に、第3の絶縁層107上にソルダーレジスト109を感光性樹脂フィルムのラミネートや塗布法により形成する。次に、このソルダーレジスト109に対してマスクパターン(図示せず)を介して紫外線を照射し、露光させることでパターニングを行い、開口部109Aを形成する。この開口部109Aの形成位置は、電極部110bと対向する位置に選定されており、よって前記のように電極部110bは当該開口部109Aから露出した状態となる。尚、開口部109Aを有するソルダーレジスト109は、スクリーン印刷法により、エポキシ等の熱硬化性樹脂材料を印刷することにより形成してもよい。
次に、図3(E)に示す状態より、支持基板101をエッチング(例えば、ウェットエッチング)により除去する。このエッチング処理は、支持基板101のみを溶解し、電極103を溶解しないエッチング液を用いて行われる。この際、開口部109Aは、レジスト等により塞いだ状態でエッチングを行うため、このエッチングにより電極部110bが損傷するようなことはない。
尚、多層配線基板100に半導体素子を搭載する場合には、支持基板101を除去する前に予め電極部110bに半導体素子を搭載しておき、その後に支持基板101を除去する構成としてもよい。
上記した一連の工程を実施することにより、図2に示す多層配線基板100が製造される。この本実施例に係る多層配線基板100の製造方法では、第2の絶縁層106を形成する際に、単に用いる樹脂材料を補強材を含む樹脂に変更するだけで、第2の絶縁層106を形成することができる。
また、本実施例の製造方法では、第1の絶縁層104及び配線105の形成時には、第1の絶縁層104及び配線105は支持基板101に支持されるため、反りが発生するようなことはない。また、第1の絶縁層104及び配線105の形成後に、機械的強度の高い第2の絶縁層106が積層形成され、第3の絶縁層107及び配線110は、この機械的強度の高い第2の絶縁層106上に形成される。よって、第3の絶縁層107及び配線110は、第2の絶縁層106に支持されるため、この第3の絶縁層107及び配線110の形成時にも反りが発生するようなことはない。よって、本実施例による製造方法によれば、多層配線基板100に反りが発生することを防止することができる。
また、補強材を含む樹脂よりなる補強材入り絶縁層(本実施例の場合には第2の絶縁層106)を積層中心に配置するにも、多層配線基板100の積層数が予め決められていれば積層中心は容易に決められることができる。よって、補強材入り絶縁層を容易に積層中心に位置させることができる。
更に、従来から行われている多層配線基板の製造工程を大きく変更することなく、単に材料(樹脂)を変更するだけで反りのない薄型化された多層配線基板100を製造できるため、設備コストの低減を図ることもできる。また、これに伴い、多層配線基板100のコスト低減を図ることもできる。
更に、本実施例による多層配線基板100の製造方法では、支持基板101を除去していわゆるコアレス構造を実現している。このため、多層配線基板100の薄型化を実現することができる。
ここで、図4及び図5を用いて本実施例に係る多層配線基板100に発生する反りについて、従来と比較して説明する。
図4は、縦軸に反り量を示し、横軸に多層配線基板の総厚さを示している。図4に矢印Aで示すのは、本実施例に係る多層配線基板100の特性である。即ち、この多層配線基板は、図5(A)に模式的に示すように、第2の絶縁層106(機械的強度が高い層)が第1の絶縁層104と第3の絶縁層107との間に配設されることにより積層中心に位置した構成である。
これに対して図4に矢印Bで示すのは、図5(B)に模式的に示すように、全ての絶縁層104,111,107を同一の層(機械的強度を持たせない層)とした場合の特性を示している。更に、図4に矢印Cで示すのは、図5(C)に模式的に示すように、機械的強度を持たせた絶縁層106を積層中心から偏らせて配置した場合の特性を示している。
矢印Bで示される、全ての層に補強材を用いない場合には、多層配線基板の総厚さが厚くなるに従い反りは小さくなる特性を示す。これに対して、矢印Cで示す補強材を入れた層を積層中心から偏らせた場合には、多層配線基板の総厚さが厚くても、大きな反りが発生することが判る。
これに対して本実施例のように、補強材を入れた層を積層中心に配置した場合には、多層配線基板の総厚さが薄くても、第2の絶縁層106を中心としたバランスが良好であるため、反りの発生は小さく抑えられている。よって図4より、本実施例に係る多層配線基板100によれば、薄型化を図りつつ、反りの発生を抑制できることが証明された。
また、第2の絶縁層106の厚さは、補強材を混入するため他の絶縁層104,107より厚くなる。しかし、必要以上に厚くすると、課題である薄型化が図れない。図5(A)で用いた絶縁層106の厚さが100μmで反りが低減できたことから、絶縁層106の厚さは100μm以下(具体的には、15〜100μm)であることが望ましい。また、通常の絶縁層104,107の厚さは、15〜35μmであることが望ましい。
一方、図6は、多層配線基板の多層構造の各種変形例を示している。図6(A)〜(E)に示す多層配線基板は、7層の絶縁層を咳層した構造を有しており、その一部または全部に補強材入り絶縁層116を介装した構成とされている。尚、以下の説明では、下層より第1層、第2層、・・・第7層というものとする。
図6(A)に示す多層配線基板は、中央に位置する第3層〜第5層を補強材入り絶縁層116としたものである。また、図6(B)に示す多層配線基板は、第1層と第7層を補強材入り絶縁層116とし、その間に位置する第2層〜第6層を通常の絶縁層115とした構成である。
また、図6(C)に示す多層配線基板は、第2層と第6層を補強材入り絶縁層116とし、他の層を通常の絶縁層115とした構成である。更に、図6(D)に示す多層配線基板は、上下に位置する第1層と第7層を補強材入り絶縁層116とすると共に、中央である第4層を補強材入り絶縁層116としたものである。
上記した図6(A)〜(D)に示す各多層配線基板においても、7層積層された各層におけるバランスが取られており、反りの発生を抑制することができる。特に、図6(A),図6(D)に示すように多層配線基板の積層中心に補強材入り絶縁層116を設けたり、図6(B),(D)に示すように多層配線基板の上下両面に補強材入り絶縁層116を設けたりする構成が、反りの発生防止の面からは望ましい。
また、図6(E)に示すように、積層される第1層〜第7層までの絶縁層が、全て補強材入り絶縁層116よりなるように構成しても良い。この場合、多層配線基板の反りを抑制する効果がさらに大きくなる。例えば、多層配線基板に用いられる材料などの応力や、積層される層の数、層の厚さなどから考えて、多層配線基板の反りが大きくなる懸念がある場合には、図6(E)に示すように、積層される絶縁層が全て補強材入り絶縁層よりなるように構成することが好ましい。
尚、上記した実施例の説明では、多層配線基板100の第3の絶縁層107側を半導体素子の搭載面とし、第1の絶縁層104側を外部接続端子が配設される面として説明したが、第1の絶縁層104側を半導体素子の搭載面とし、第3の絶縁層107側を外部接続端子が配設される面とする構成としてもよい。
また、上記した多層配線基板100の製造方法では、図示の便宜上、一つの支持基板101から1個の多層配線基板100が製造される手順を図示して説明したが、実際はいわゆる多数個取りが行われる。即ち、一つの支持基板101上に多数の多層配線基板100を一体に形成し、これを切断し個片化することにより個々の多層配線基板100が形成される。これにより、製造効率の向上を図ることができる。
更に、本実施例では、1枚の支持基板101を用いて多層配線基板100を製造する方法を示したが、例えば特許文献1に開示されているように、支持基板を2枚用い、この2枚の支持基板を積層した複合基板を支持基板として多層配線基板を形成することとしてもよい。また、特許文献1に開示されているように、電極部分をバンプ構造とする構成としてもよい。
また、多層配線基板100を製造する製造方法は、図3に示した方法(以下製造方法1)に限定されるものではなく、例えば以下に示すように様々な方法で製造することが可能である。
図7(A),(B)、図8、図9は、上記の製造方法1の変形例である製造方法2を手順を追って示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は製造方法1と同様とする。
まず、図7(A)に示す工程では、2枚の支持基板101を、例えば樹脂材料よりなる接着層101Aを用いて貼り合わせる。
次に、図7(B)に示す工程では、製造方法1の図3(B)に相当する工程を実施し、貼り合わせられた2枚の支持基板101に、それぞれ、開口部102Aを有するソルダーレジスト層102、および電極103を形成する。
次に、図8に示す工程では、製造方法1の図3(C)〜図3(E)に相当する工程を実施し、2枚の支持基板101に、それぞれ多層配線基板を形成する。この結果、図8に示すように、貼り合わせられた2枚の支持基板101にそれぞれ多層配線基板が形成されてなる構造が形成される。
次に、図9に示す工程において、貼り合わせられた2枚の支持基板101を分離する。この後は、2枚の支持基板101をそれぞれ除去することで、図2に示した多層配線基板100を製造することが可能となる。
上記の製造方法2においては、2枚の支持基板に対して多層配線基板を形成するため、多層配線基板の製造の効率が良好となる。また、多層配線基板を形成する工程における反りの量が抑制され、良好な加工精度で多層配線基板を製造することが可能となる。
また、図10(A),(B)、図11、図12は、上記の製造方法1の別の変形例である製造方法3を手順を追って示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は製造方法1と同様とする。
まず、図10(A)に示す工程では、保持基板101Bの両面に、2枚の支持基板101を貼り付ける。保持基板101Bは、例えば樹脂材料よりなり、両面に銅などの金属箔からなる支持基板101Bが貼り付けられることで2枚の支持基板101を保持する。
また、支持基板101の保持基板101Bへの貼り付けは、例えば接着剤などにより行われるが、本図ではこの接着剤の図示を省略している。例えば接着剤は、支持基板(保持基板)の周縁部に用い、後の工程において、接着剤を用いた当該周縁部をダイシングにより除去することで保持基板から支持基板を分離することができる。
次に、図10(B)に示す工程では、製造方法1の図3(B)に相当する工程を実施し、保持基板101Bに貼りつけられた2枚の支持基板101に、それぞれ、開口部102Aを有するソルダーレジスト層102、および電極103を形成する。
次に、図11に示す工程では、製造方法1の図3(C)〜図3(E)に相当する工程を実施し、2枚の支持基板101に、それぞれ多層配線基板を形成する。この結果、図11に示すように、保持基板101Bに貼り付けられた2枚の支持基板101にそれぞれ多層配線基板が形成されてなる構造が形成される。
次に、図12に示す工程において、保持基板101Bに貼り付けられた2枚の支持基板101をそれぞれ剥離する。この場合、先に説明したように、例えば、接着剤により接着された保持基板101Bと支持基板101の周縁部をダイシングにより削除することで、保持基板101Bから支持基板101を剥離することができる。
この後は、2枚の支持基板101をそれぞれ除去することで、図2に示した多層配線基板100を製造することが可能となる。
上記の製造方法3においては、製造方法2の場合と同様に、2枚の支持基板に対して多層配線基板を形成するため、多層配線基板の製造の効率が良好となる。また、多層配線基板を形成する工程における反りの量が抑制され、良好な加工精度で多層配線基板を製造することが可能となる。
また、図2に示す多層配線基板100には、例えば、電極部110Bに接続されるように、半導体チップが実装される。この場合、半導体チップの実装は、支持基板101の除去の前に行うようにしてもよい。
図13(A)、(B)は、多層配線基板100に半導体チップを実装する方法の一例を示す図である。ただし、先に説明した部分には同一の符号を付し、説明を省略する場合がある。
図13(A)に示す工程では、例えば、図3(E)、図9、または図12のいずれかに示す状態から、支持基板101を除する前に電極部110Bに対して、半田接続部(半田ボール)202を用いて、半導体チップ201をフリップチップ実装する。また、半導体チップ201とソルダーレジスト109の間には、アンダーフィル樹脂203が浸透され、硬化される。
次に、図13(B)に示す工程において、支持基板101をエッチング(例えば、ウェットエッチング)により除去する。このようにして、半導体チップが実装された多層配線基板を製造することができる。
上記の方法では、多層配線基板が支持基板に支持された状態で半導体チップが実装されるため、多層配線基板の平面度が良好な状態で半導体チップが実装される。このため半導体チップの実装の信頼性が良好となる効果を奏する。また、半導体チップの実装は、支持基板を除去した後に行うようにしてもよい。
また、多層配線基板の層の数や配線の取り回し、もしくは半導体チップの実装の形態(例えば、フリップチップ実装、ワイヤボンディングによる実装、またはこれらの組み合わせ)などは様々に変形・変更することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
100 多層配線基板
101 支持基板
102,109 ソルダーレジスト
102A,106A,109A 開口部
103 電極
104 第1の絶縁層
105,108,110 配線
105a,108a,110a ビアプラグ部
105b,108b パターン配線部
106 第2の絶縁層
107 第3の絶縁層
110b 電極部
111 絶縁層
201 半導体チップ
202 半田接続部
203 アンダーフィル樹脂
101 支持基板
102,109 ソルダーレジスト
102A,106A,109A 開口部
103 電極
104 第1の絶縁層
105,108,110 配線
105a,108a,110a ビアプラグ部
105b,108b パターン配線部
106 第2の絶縁層
107 第3の絶縁層
110b 電極部
111 絶縁層
201 半導体チップ
202 半田接続部
203 アンダーフィル樹脂
Claims (6)
- 配線層と絶縁層とを複数層積層形成してなる多層配線基板において、
前記積層される複数の絶縁層の内、積層の中央に位置する絶縁層を補強材を含む補強材入り絶縁層とし、
当該積層の中央に位置する絶縁層の上部及び下部に、補強材を含まない絶縁層を対称に配置し、
前記多層配線基板の上下両面の絶縁層が、補強材を含まない絶縁層からなり、前記上下両面の絶縁層のいずれかの絶縁層が、半導体素子搭載面に形成されていることを特徴とする多層配線基板。 - 前記積層される複数の絶縁層の中央に位置する絶縁層の上部及び下部に、更に、補強材入り絶縁層を対称に配置したことを特徴とする請求項1記載の多層配線基板。
- 配線層と絶縁層とを複数層積層形成してなる多層配線基板において、
前記積層される複数の絶縁層の内、積層の中央に位置する絶縁層を補強材を含まない絶縁層とし、
当該積層の中央に位置する補強材を含まない絶縁層の上部及び下部でバランスする絶縁層を、補強材を含む補強材入り絶縁層とし、
前記多層配線基板の上下両面の絶縁層が、補強材を含まない絶縁層からなり、前記上下両面の絶縁層のいずれかの絶縁層が、半導体素子搭載面に形成されていることを特徴とする多層配線基板。 - 前記補強材入り絶縁層は織布または不織布に樹脂を含浸した構成であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記絶縁層は、樹脂により形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
- 前記補強材入り絶縁層は、樹脂に補強材を混入した構成であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007318066A JP2008078683A (ja) | 2005-08-29 | 2007-12-10 | 多層配線基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247862 | 2005-08-29 | ||
JP2007318066A JP2008078683A (ja) | 2005-08-29 | 2007-12-10 | 多層配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122115A Division JP4072176B2 (ja) | 2005-08-29 | 2006-04-26 | 多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078683A true JP2008078683A (ja) | 2008-04-03 |
Family
ID=39350349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007318066A Pending JP2008078683A (ja) | 2005-08-29 | 2007-12-10 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078683A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009001819A1 (de) | 2008-03-25 | 2009-10-29 | DENSO CORPORATION, Kariya-shi | Scheinwerfersteuerungsvorrichtung |
JP2010130003A (ja) * | 2008-11-26 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | 多層印刷回路基板及びその製造方法 |
JP2013123035A (ja) * | 2011-11-09 | 2013-06-20 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
US8530751B2 (en) | 2010-08-02 | 2013-09-10 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate |
-
2007
- 2007-12-10 JP JP2007318066A patent/JP2008078683A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009001819A1 (de) | 2008-03-25 | 2009-10-29 | DENSO CORPORATION, Kariya-shi | Scheinwerfersteuerungsvorrichtung |
JP2010130003A (ja) * | 2008-11-26 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | 多層印刷回路基板及びその製造方法 |
US8530751B2 (en) | 2010-08-02 | 2013-09-10 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate |
JP2013123035A (ja) * | 2011-11-09 | 2013-06-20 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4072176B2 (ja) | 多層配線基板の製造方法 | |
JP4452222B2 (ja) | 多層配線基板及びその製造方法 | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP6029958B2 (ja) | 配線基板の製造方法 | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JPWO2009118925A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2008078683A (ja) | 多層配線基板 | |
JP2008270633A (ja) | 半導体素子内蔵基板 | |
JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
JP7539820B2 (ja) | 配線基板及び半導体装置 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
KR101448529B1 (ko) | 프라이머층을 이용하는 세미어디티브법을 적용하는 인쇄회로기판의 제조 방법 | |
JP2012186270A (ja) | 半導体パッケージの製造方法 | |
JP2016225398A (ja) | 半導体装置 | |
JP2023142048A (ja) | 配線基板の製造方法 | |
JP2023005239A (ja) | 配線基板、配線基板の製造方法及び中間生成物 | |
JP6386252B2 (ja) | プリント配線板 | |
JP2021012958A (ja) | プリント配線板 | |
JP2016219646A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |