JP4452222B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP4452222B2
JP4452222B2 JP2005259724A JP2005259724A JP4452222B2 JP 4452222 B2 JP4452222 B2 JP 4452222B2 JP 2005259724 A JP2005259724 A JP 2005259724A JP 2005259724 A JP2005259724 A JP 2005259724A JP 4452222 B2 JP4452222 B2 JP 4452222B2
Authority
JP
Japan
Prior art keywords
layer
wiring
reinforcing
insulating layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005259724A
Other languages
English (en)
Other versions
JP2007073766A (ja
Inventor
順一 中村
欣司 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005259724A priority Critical patent/JP4452222B2/ja
Priority to TW095132813A priority patent/TWI388257B/zh
Priority to KR1020060085508A priority patent/KR20070028246A/ko
Priority to US11/515,803 priority patent/US7696613B2/en
Priority to CN200610127687A priority patent/CN100583423C/zh
Publication of JP2007073766A publication Critical patent/JP2007073766A/ja
Application granted granted Critical
Publication of JP4452222B2 publication Critical patent/JP4452222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は多層配線基板及びその製造方法に係り、特に反り防止用の補強手段が設けられた多層配線基板及びその製造方法に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化及び小型化が進められており、これに伴い半導体装置も高密度化され、多ピン化及び小型化が図られている。このように多ピン化及び小型化された半導体装置を実装可能とする基板として、ビルドアップ法を利用した多層配線基板が提供されている。
この種の多層配線基板は、ガラス布銅張積層板等の補強部材をコア層とし、この両面に絶縁層と配線層を交互に形成した構成とされている。この構成の多層配線基板は、配線層を微細形成することができるため、高密度化された半導体装置の実装が可能となる。
しかしながら、この多層配線基板は、内部にコア層を有しているため、このコア層に形成される貫通スルーホールの微細化が困難で、多層配線基板全体としての高密度が図れないという問題点がある。また、コア層を設けることにより、必然的に多層配線基板が厚くなり、上記した電子機器の小型化の妨げになるという問題点もがあった。このため、近年では、上記したビルドアップ法を利用した多層配線基板において、コア層を有しない多層配線基板の開発が行われている（特許文献１及び特許文献２参照）。
図１は、従来のコア層を有しない多層配線基板１０を半導体パッケージとして用いた一例を示している。同図に示す例では、多層配線基板１０の上部に半導体素子１３が搭載されており、下部にはんだボール１４が配設された構成とされている。また、絶縁層１５の厚さｔ１は全て等しく設定されており、同様に配線層１６の厚さｔ２の厚さも各層において全て等しく設定されていた。同図に示すように、コア層を形成しないことにより、多層配線基板１０の薄型化を図ることができる。
国際公開第ＷＯ２００３／０３９２１９号のパンフレット 特開平１０−１２５８１８号公報
しかしながら、補強部材として機能するコア層を単に除去するだけでは、樹脂よりなる絶縁層と、金属よりなる配線層の熱膨張差等に起因して、多層配線基板に反りが発生するという問題点があった。このような反りが発生すると、実装工程で半導体素子等を多層配線基板に適正に実装することができなくなり、更に半導体パッケージの実装基板への実装も困難となる。よって、実装信頼性が低下してしまう。また、多層配線基板内において、配線層の層間接続を確実に行うことができなくなり、多層配線基板の信頼性も低下してしまうおそれがある。
このため、図１に示すように、多層配線基板１０に半導体搭載エリアに開口部１２が形成された補強板１１を配設し、この補強板１１により多層配線基板１０を補強する構成も提案されている。しかしながら、この構成の多層配線基板１０では、部品点数が増大すると共に、補強板１１の厚さ分だけ多層配線基板１０が厚くなってしまう。
本発明は上記の点に鑑みてなされたものであり、薄型化を図りつつ反りの発生を抑制しうる多層配線基板及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明に係る多層配線基板では、配線層と絶縁層とを積層形成すると共に、一層または複数の補強用配線層を配置してなり、
前記補強用配線層の厚さを３５〜７０μｍとし、
前記配線層の厚さを１０〜２０μｍとし、
絶縁層の厚さを、下層の配線層と上層の配線層との間における前記絶縁層の厚さ寸法と定義したとき、前記絶縁層の厚さを３０〜４０μｍとし、
前記補強用配線層の厚さをＴ１とし前記絶縁層の厚さをＴ２とした場合、前記補強用配線層と前記絶縁層との比である（Ｔ１／Ｔ２）が、１≦（Ｔ１／Ｔ２）≦５となるよう設定し、
前記補強用配線層が、複数積層形成された前記配線層及び前記絶縁層の最上層または最下層の内の少なくとも一方の最外層に設けられていることを特徴とするものである。
また上記発明において、前記絶縁層は樹脂により形成されていることが望ましい。
また上記発明において、前記補強用配線層は銅により形成されていることが望ましい。
また上記発明において、前記補強用配線層が、更に複数積層形成された前記配線層及び前記絶縁層の中央位置に配置される構成としてもよい。
また上記発明において、前記補強用配線層を外部接続端子が接続される面として用いる構成としてもよい。
また上記の課題を解決するために本発明では、樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で所定回実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、
前記配線を形成する工程で、一層または複数層を３５〜７０μｍの厚さとして補強用配線層を形成すると共に、該補強用配線層以外の前記配線層の厚さを１０〜２０μｍの厚さで形成し、
絶縁層の厚さを、下層の配線層と上層の配線層との間における前記樹脂の厚さ寸法と定義したとき、前記絶縁層を形成する工程において前記絶縁層を３０〜４０μｍの厚さで形成し、
かつ、前記補強用配線層の厚さをＴ１とし前記絶縁層の厚さをＴ２とした場合、前記補強用配線層と前記絶縁層との比である（Ｔ１／Ｔ２）が、１≦（Ｔ１／Ｔ２）≦５となるよう前記補強用配線層及び前記絶縁層を形成し、
複数積層形成された前記配線層及び前記絶縁層の最上層または最下層の内の少なくとも一方の最外層に前記補強用配線層を形成したことを特徴とするものである。
また上記発明において、前記補強用配線層に外部接続端子を接続する工程を含むこととしてもよい。
本発明によれば、多層配線基板の薄型化を図りつつ反りの発生を抑制することが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２は、本発明の一実施例である多層配線基板１００を示している。尚、同図に示すように本実施例では、多層配線基板１００として５層積層構造のものを例に挙げて説明するものとする。しかしながら、本願発明の適用は５層積層構造に限定されるものではなく、各種層数を有する多層配線基板に広く適用が可能なものである。
多層配線基板１００は、大略すると補強用配線層１０３、第１の絶縁層１０４、配線１０５、第２の絶縁層１０６、配線１０８、第３の絶縁層１０７、配線１１０、第４の絶縁層１０９、配線１１２が下層から上層に向け順次積層された構成とされている。また、第１の絶縁層１０４の下面にはソルダーレジスト１０２が形成され、第４の絶縁層１０９の上面にはソルダーレジスト１２０が形成されている。
各絶縁層１０４，１０６，１０７，１０９は、例えば熱硬化性を有するエポキシ系のビルドアップ樹脂よりなる。この各絶縁層１０４，１０６，１０９の厚さＴ２は全ての層で等しく設定されており、３０〜４０μｍの間で設定することができるが、本実施例ではその一例として３０μｍとしている。ここで、絶縁層の厚さＴ２とは、下層の配線層と上層の配線層との間に存在する樹脂（絶縁層）の厚さをいう。
尚、ビルドアップアップ樹脂は、熱硬化性を有するものに限定されるものではなく、感光性を有したビルドアップアップ樹脂や他の絶縁性樹脂を用いることも可能である。
一方、各配線１０３，１０５，１０８，１１０，１１２は、例えば銅（Ｃｕ）により形成されている。補強用配線層１０３は、後に詳述するように、その厚さが他の配線１０５，１０８，１１０，１１２の厚さよりも厚く設定されている。本実施例では、厚さが大なる配線層を最下層に設けて補強用配線層１０３としているが、厚さが大なる補強用配線層の配設位置は最下層に限定さるものではなく、後に図８乃至図１０を用いて説明するように他の層に配設することも可能である。
配線１０５は、ビアプラグ部１０５ａとパターン配線部１０５ｂとにより構成されている。ビアプラグ部１０５ａは、第１の絶縁層１０４に形成された開口部１０４Ａ（図１１（Ｄ）参照）に形成され、第１の絶縁層１０４の図中上面にはパターン配線部１０５ｂが形成されている。
ビアプラグ部１０５ａの図中上端はパターン配線部１０５ｂに接続され、下端部は補強用配線層１０３に接続されている。補強用配線層１０３は、第１の絶縁層１０４の下面に形成されたソルダーレジスト１０２の開口部１０２Ａに一部対向するよう形成されている。この補強用配線層１０３は後述するように多層配線基板１００の反りを防止する補強材として機能すると共に、外部接続端子としても機能するものである。そして、必要に応じては、はんだボール等が配設される（本実施例では設けていない）。
配線１０８は、ビアプラグ部１０８ａとパターン配線部１０８ｂとにより構成されている。ビアプラグ部１０８ａは、第２の絶縁層１０６に形成された開口部１０６Ａ（図１２（Ｂ）参照）に形成され、第２の絶縁層１０６の図中上面にはパターン配線部１０８ｂが形成されている。ビアプラグ部１０８ａの図中上端はパターン配線部１０８ｂに接続され、下端部は前記した配線１０５のパターン配線部１０５ｂに接続されている。
配線１１０は、ビアプラグ部１１０ａとパターン配線部１１０ｂとにより構成されている。ビアプラグ部１１０ａは、第３の絶縁層１０７に形成された開口部１０７Ａ（図１２（Ｄ）参照）に形成され、第３の絶縁層１０７の図中上面にはパターン配線部１１０ｂが形成されている。ビアプラグ部１１０ａの図中上端はパターン配線部１１０ｂに接続され、下端部は前記した配線１０８のパターン配線部１０８ｂに接続されている。
配線１１２は、ビアプラグ部１１２ａとパターン配線部１１２ｂとにより構成されている。ビアプラグ部１１２ａは、第４の絶縁層１０９に形成された開口部１０９Ａ（図１３（Ｂ）参照）に形成され、第４の絶縁層１０９の図中上面にはパターン配線部１１２ｂが形成されている。
パターン配線部１１２ｂの一部は、第４の絶縁層１０９の上面に形成されたソルダーレジスト１２０の開口部１２０Ａと対向するよう形成位置が設定されている。よってパターン配線部１１２ｂは、その一部が開口部１２０Ａを介してソルダーレジスト１２０から露出した構成となっている。このパターン配線部１１２ｂの開口部１２０Ａに露出した部分は、外部接続端子として機能する。尚、このパターン配線部１１２ｂには、例えば半導体素子等が接続される（本実施例では設けていない）。
ここで、補強用配線層１０３について詳述する。補強用配線層１０３は、他の配線１０５，１０８，１１０，１１２と同様に銅により形成されている。通常、多層配線基板１００に層内配線として用いられるパターン配線部１０５ｂ，１０８ｂ，１１０ｂ，１１２ｂの厚さＴ３は１０〜２０μｍ程度であり、本実施例ではその一例として約１２ミクロンとしている。この厚さは，主に電気的な特性の面から設定されている。
これに対して補強用配線層１０３は、その厚さを３５〜１５０μｍに設定している。本実施例では、補強用配線層１０３を１層のみ設けた構成を示しているが、後述するように補強用配線層１０３の配置数は１層に限定されるものではなく、複数層配置することも可能である。
補強用配線層１０３は、前記したように金属である銅（Ｃｕ）により形成されており、補強用配線層１０３の剛性は、各絶縁層１０４，１０６，１０７，１０９を構成するビルドアップ樹脂よりも高い。この補強用配線層１０３を通常の配線１０５，１０８，１１０，１１２の厚さ（約１２ミクロン）より厚くすることにより、補強用配線層１０３を多層配線基板１００に反りが発生するのを抑制する補強材として用いることが可能となる。
即ち、本実施例に係る多層配線基板１００では、補強用配線層１０３が配線層としての機能（電気的機能）と、反りの発生を抑制する機能（機械的機能）との両方の機能を有した構成となる。このため、本実施例に係る多層配線基板１００では、他の補強材等を用いることなく反りの発生が抑制できるため、薄型化を図りつつ反りの発生を抑制することが可能となる。
尚、補強用配線層１０３の面積（補強用配線層がビアプラグ部とパターン配線部とより構成される場合には、パターン配線部の面積）は、大きいほうが補強効果が高くなり好適である。このため、補強用配線層をグランドプレーン、パワープレーン等のベタ状の配線パターン部とすることが望ましい。
また、補強用配線層として、多層配線基板の周縁部にあたる領域に枠状のパターン配線部を設けたり、補強用配線層中に電気信号を導通するパターン配線部の他に、補強用配線層の面積を増加するためのダミーパターン配線部を設けたりする構成としてもよい。更に、この枠状のパターン配線部やダミーパターン配線部は、電源ラインやグランドラインに接続する構成としてもよい。
ここで、図３乃至図１０を参照し、補強用配線層の厚さを変化させた場合、及び補強用配線層の配置位置及び配置数を変化させた場合における多層配線基板に発生する反りについて説明する。
図３乃至図５は、縦軸に多層配線基板に発生する反り量を示し、横軸に補強用配線層の厚さを示している。図３は図７に示す多層配線基板の特性であり、具体的には最下層に配線層１１６より厚い補強用配線層１１７が設けられた多層配線基板の特性である。
また、図４は図８に示す多層配線基板の特性であり、具体的には下から二番目の層に配線層１１６より厚い補強用配線層１１７が設けられた多層配線基板の特性である。また、図５は図９に示す多層配線基板の特性であり、具体的には最下層と下から二番目の層に配線層１１６より厚い補強用配線層１１７が設けられた多層配線基板の特性である。
尚、図７乃至図９に示すように、いずれの多層配線基板も４層の多層配線基板であり、４層の絶縁層１１５と４層の配線層１１６，１１７を積層した構成とされている。また、絶縁層１１５の厚さＴ２はいずれも等しく３０μｍであり、また通常の配線層１１６の厚さＴ３は１２μｍとされている。
また、各図において矢印Ａで示すのは、図６に示すように全ての配線層１１６の厚さを等しくしたとき（通常の厚さである１２ミクロンとしたとき）の特性であり、これは従来の多層配線基板と等価の構成の多層配線基板である。また、各図において、矢印Ｂで示すのは補強用配線層１１７の厚さを１８μｍとしたものであり、矢印Ｃで示すのは補強用配線層１１７の厚さを３５μｍとしたものであり、更に矢印Ｄで示すのは補強用配線層１１７の厚さを１５０μｍとしたものである。
図３乃至図５の特性を見ると、いずれの図においても従来と等価である多層配線基板の特性（矢印Ａで示す特性）は不良であり、多層配線基板に６００μｍ以上の大きな反りが発生している。また、補強用配線層１１７の厚さを１８μｍとした矢印Ｂで示す特性は、図４及び図５に示す多層配線基板において若干特性の向上は見られるものの、まだ十分に反りの発生が抑制されてない。
これに対し、補強用配線層１１７の厚さを３５μｍとした矢印Ｃで示す特性は、図３乃至図５のいずれにおいても反りの発生量が大きく低減していることが分かる。また、矢印Ｄで示すように、補強用配線層１１７の厚さを１５０μｍとしても、矢印Ｃで示す３５μｍの厚さにおける反りに対して大きく反りの発生が抑制されるようなことはない。
上記のように、補強用配線層１１７の厚さは、厚いほど反りに対する低減効果がある。しかしながら、実際の反り低減効果や多層配線基板の生産性（厚い配線層ほど、その形成に時間やコストが掛かる）を考慮すると、また図３乃至図５の特性を考慮すると、多層配線基板の反りの発生を抑制するための補強用配線層１１７の厚さＴ１は、３５〜１５０μｍの厚さに設定することが望ましい。更に、補強用配線層１１７の厚さが３５μｍ以上の厚さにおいては、反り特性は横這いになることを考慮すると、補強用配線層１１７の厚さＴ１は、３５〜７０μｍの厚さに設定することがより好適である。
また、図３に示す特性と図４に示す特性を比較すると、図４に示す特性のほうが良好な特性を示している。これは、図４の特性に対応した図８に示す多層配線基板では、補強用配線層１１７が下から２層目に配置され、よって補強用配線層１１７が多層配線基板の中心位置に近い位置に配置されたことによると考えられる。このように、補強材として機能する補強用配線層１１７が多層配線基板の中心位置或いは中心に近い位置に配置されることにより、補強用配線層１１７を中心とした上下のバランスが良好となり、これにより反りの発生を抑制することができる。
また、図３に示す特性と図５に示す特性を比較すると、図５に示す特性のほうが良好な特性を示している。これは、図５の特性に対応した図９に示す多層配線基板では、補強用配線層１１７が複数配置されていることによると考えられる。このように、補強材として機能する補強用配線層１１７の配置数を増やすことにより、剛性等の機械的強度が増大し、これにより反りの発生を抑制することができる。
従って、図１０に示すように、最上層と最下層に補強用配線層１１７を配置することにより、補強用配線層１１７を複数設けると共に上下のバランスが良好となり、反りの低減を有効に低減することができる。
一方、上記したように、多層配線基板の反りの発生を抑制するための補強用配線層１１７の厚さＴ１は、３５〜１５０μｍの厚さに設定することが望ましい。しかし、単にこの厚さの補強用配線層１１７を設けても、補強用配線層１１７の厚さＴ１よりも絶縁層１１５の厚さＴ２が厚いと、反り低減効果が薄れてしまう。
このため、多層配線基板に発生する反りを有効に抑制するには、補強用配線層１１７の厚さＴ１と絶縁層１１５の厚さＴ２の比（Ｔ１／Ｔ２）が、１≦（Ｔ１／Ｔ２）≦５とし、補強用配線層１１７のほうが絶縁層１１５よりも厚くなるよう設定することが望ましい。これにより、多層配線基板に発生する反りを有効に防止することができる。
尚、上記の特性は４層とされた多層配線基板を例に挙げて説明したが、他の層数を有した多層配線基板に対しても同様に当てはまるものである。
続いて、本発明に係る多層配線基板の製造方法について説明する。以下の説明においては、図２に示した多層配線基板１００の製造方法を例に挙げて説明するものとする。
図１１乃至図１４は、多層配線基板１００の製造方法を製造手順に沿って示している。尚、図１１乃至図１４において、図２に示した構成と対応する構成については、同一符号を付すものとする。
多層配線基板１００を製造するには、先ず図１１（Ａ）に示す支持基板１０１を用意する。この支持基板１０１は、例えばＣｕなどの導電材料よりなる。この支持基板１０１の上面（多層配線基板１００が形成される面）には、予めＮｉ等のバリア膜（図示せず）が形成されている。
この支持基板１０１上には、感光性樹脂材料よりなるフィルム状のレジスト１１３を配設する。このレジスト１１３の厚さは、少なくとも補強用配線層１０３の厚さである３５〜１５０μｍよりも厚いものを選定する。
次に、レジスト１１３に対して、マスクパターン（図示せず）を介して光線を照射し、露光させることでパターニングを行い、補強用配線層１０３の形成位置に開口部を形成する。この開口部からは、支持基板１０１が露出した状態となる。
次に、支持基板１０１を導電経路にした電解メッキを実施し、レジスト１１３に形成された開口部内に銅（Ｃｕ）を析出させて補強用配線層１０３を形成する。図１１（Ｂ）は、補強用配線層１０３が形成された状態を示している。
この際、補強用配線層１０３の厚さは、めっき時間等の管理を行うことにより、３５〜１５０μｍの厚さとなるよう制御される。めっき法において、めっきされる金属の厚さを制御することは一般に行われるものであり、よって補強用配線層１０３のめっきにおいて、その厚さを一般的な配線層の厚さ（１２μｍ）よりも厚い３５〜１５０μｍの厚さとすることは容易に行うことができる。上記のようにして補強用配線層１０３が形成されると、レジスト１１３は除去される。
次に、第１の絶縁層１０４及び配線１０５の形成が行われる。先ず、図１１（Ｃ）に示すように、支持基板１０１上及び補強用配線層１０３上に、熱硬化性のエポキシ樹脂等の樹脂の塗布や、樹脂フィルムの積層により第１の絶縁層１０４（ビルドアップ層）を形成する。次に、図１１（Ｄ）に示すように、この第１の絶縁層１０４に、例えばレーザを用いて開口部１０４Ａ（ビアホール）を形成する。
次に、めっき法を用いて第１の絶縁層１０４に配線１０５を形成する。即ち、第１の絶縁層１０４の開口部１０４Ａにビアプラグ部１０５ａを形成すると共に、第１の絶縁層１０４上にビアプラグ部１０５ａに接続されるパターン配線部１０５ｂを形成する。図１２（Ａ）は、配線１０５が形成された状態を示している。この際、パターン配線部１０５ｂの厚さＴ３は、通常の配線層の厚さである１２μｍ程度の厚さとされている。
具体的には、第１の絶縁層１０４上にＣｕの無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第１の絶縁層１０４上にレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部１０５ａ及びパターン配線部１０５ｂよりなる配線１０５が形成される。
次に、第１の絶縁層１０４上に第２の絶縁層１０６及び配線１０８を形成する処理が行われる。この第２の絶縁層１０６及び配線１０８の形成は、第１の絶縁層１０４及び配線１０５の形成処理と同一の手法を用いて行われる。即ち、第１の絶縁層１０４上及びパターン配線部１０５ｂ上に、熱硬化性のエポキシ樹脂等の樹脂の塗布や、樹脂フィルムの積層により第２の絶縁層１０６（ビルドアップ層）を形成する。次に、図１２（Ｂ）に示すように、この第２の絶縁層１０６に、例えばレーザを用いて開口部１０６Ａ（ビアホール）を形成する。
次に、めっき法を用いて第２の絶縁層１０６に配線１０８を形成する。即ち、第２の絶縁層１０６上にＣｕの無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第２の絶縁層１０６上にレジストパターン（図示せず）を形成する。
次に、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、第２の絶縁層１０６にビアプラグ部１０８ａとパターン配線部１０８ｂ（厚さは約１２μｍ）とよりなる配線１０８が形成される。図１２（Ｃ）は、配線１０８が形成された状態を示している。
続いて、第３の絶縁層１０７及び配線１１０を形成する処理が行われる。この第３の絶縁層１０７及び配線１１０の形成も、第１の絶縁層１０４及び配線１０５の形成処理と同一の手法を用いて行われる。即ち、第２の絶縁層１０６上及びパターン配線部１０８ｂ上に、熱硬化性のエポキシ樹脂等の樹脂の塗布や、樹脂フィルムの積層により第３の絶縁層１０７（ビルドアップ層）を形成する。次に、図１２（Ｄ）に示すように、この第３の絶縁層１０７に、例えばレーザを用いて開口部１０７Ａ（ビアホール）を形成する。
次に、めっき法を用いて第３の絶縁層１０７に配線１１０を形成する。即ち、第３の絶縁層１０７上にＣｕの無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第３の絶縁層１０７上にレジストパターン（図示せず）を形成する。
次に、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、第３の絶縁層１０７にビアプラグ部１１０ａとパターン配線部１１０ｂ（厚さは約１２μｍ）よりなる配線１１０が形成される。図１３（Ａ）は、配線１１０が形成された状態を示している。
続いて、第４の絶縁層１０９及び配線１１２を形成する処理が行われる。この第４の絶縁層１０９及び配線１１２の形成も、第１の絶縁層１０４及び配線１０５の形成処理と同一の手法を用いて行われる。即ち、第３の絶縁層１０７上及びパターン配線部１１０ｂ上に、熱硬化性のエポキシ樹脂等の樹脂の塗布や、樹脂フィルムの積層により第４の絶縁層１０９（ビルドアップ層）を形成する。次に、図１３（Ｂ）に示すように、第４の絶縁層１０９に、例えばレーザを用いて開口部１０９Ａ（ビアホール）を形成する。
次に、めっき法を用いて第４の絶縁層１０９に配線１１２を形成する。即ち、第４の絶縁層１０９上にＣｕの無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第４の絶縁層１０９上にレジストパターン（図示せず）を形成する。
次に、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、第４の絶縁層１０９にビアプラグ部１１２ａとパターン配線部１１２ｂ（厚さは約１２μｍ）よりなる配線１１２が形成される。図１３（Ｃ）は、配線１１２が形成された状態を示している。
次に、図１３（Ｃ）に示す状態より、支持基板１０１をエッチング（例えば、ウェットエッチング）により除去する。このエッチング処理は、支持基板１０１のみを溶解し、前記したバリア膜（Ｎｉ膜）は溶解しないエッチング液を用いて行われる。
この際、第４の絶縁層１０９の上面全体をレジスト等により塞いだ状態でエッチングを行うため、このエッチングによりパターン配線部１１２ｂが損傷するようなことはない。この支持基板１０１のエッチング処理はバリア膜が露出した状態で終了し、その後にバリア膜のみを除去するエッチング処理が行われる。図１４は、支持基板１０１及びバリア膜が除去された状態を示している。
尚、多層配線基板１００に半導体素子を搭載する場合には、支持基板１０１を除去する前に予めパターン配線部１２０ｂに半導体素子や電子部品を搭載しておき、その後に支持基板１０１を除去する構成としてもよい。
次に、第１の絶縁層１０４の下面、及び第４の絶縁層１０９の上面にソルダーレジスト１０２，１２０をスクリーン印刷法等により形成する。次に、このソルダーレジスト１０２，１２０に対してマスクパターン（図示せず）を介して光線を照射し、露光させることでパターニングを行い開口部１０２Ａ，１２０Ａを形成する。
この開口部１０２Ａの形成位置は補強用配線層１０３と対向する位置に選定されており、開口部１２０Ａの形成位置はパターン配線部１１２ｂの形成位置に選定されている。よって、補強用配線層１０３は開口部１０２Ａから露出し、パターン配線部１１２ｂは開口部１２０Ａから露出した状態となる。
上記した一連の工程を実施することにより、図２に示す多層配線基板１００が製造される。本実施例による製造方法によれば、多層配線基板１００の製造工程において必ず実施される配線を形成する工程において、補強用配線層１０３の厚さを通常より厚い３５〜１５０μｍに形成することにより、多層配線基板１００の反りを抑制できる。よって、製造工程及び製造設備を変更する必要ないため、反りの発生のない多層配線基板１００を低コストで製造することが可能となる。更に、本実施例による多層配線基板１００の製造方法では、支持基板１０１を除去していわゆるコアレス構造を実現している。このため、多層配線基板１００の薄型化を実現することができる。
尚、上記した実施例の説明では、多層配線基板１００の第４の絶縁層１０９側を半導体素子の搭載面とし、第１の絶縁層１０４側を外部接続端子が配設される面として説明したが、第１の絶縁層１０４側を半導体素子の搭載面とし、第４の絶縁層１０９側を外部接続端子が配設される面とする構成としてもよい。
また、本実施例に係る多層配線基板１００は、半導体素子を搭載する基板としての使用に限定されるものではなく、広く各種電子素子及び電子部品の搭載に適用ができるものである。
また、上記した多層配線基板１００の製造方法では、図示の便宜上、一つの支持基板１０１から１個の多層配線基板１００が製造される手順を図示して説明したが、実際はいわゆる多数個取りが行われる。即ち、一つの支持基板１０１上に多数の多層配線基板１００を形成し、これを個片化することにより個々の多層配線基板１００が形成される。これにより、製造効率の向上を図ることができる。
また、本実施例では、１枚の支持基板１０１を用いて多層配線基板１００を製造する方法を示したが、例えば特許文献１に開示されているように、支持基板を２枚用い、この２枚の支持基板を積層した複合基板を支持基板として多層配線基板を形成することとしてもよい。この構成の場合、支持体側が半導体素子の搭載面となる。また、特許文献２に開示されたものでは、支持体側が外部接続端子の配設面となる。
更に、配線層（配線パターン）は、配線層の厚さが薄いほど高密度化及び微細化が可能となる。よって、特許文献１，２に開示された製造方法に、上記した実施例において図７及び図９に示した多層配線基板の構造を適用する場合、補強用配線層１１７は外部接続端子形成側とすると好適である。
即ち、半導体素子の搭載面と外部接続端子面では、はんだボール等に比べて微細化されている半導体素子を搭載する半導体素子の搭載面を微細化する必要があり、上記構成とした場合、これに対応できるためである。具体的には、図７に示す多層配線基板の構造を特許文献１に適用した場合、支持体上に配線層と絶縁層を積層し、最後に形成する配線層を補強用配線層とすると好適である。また、図７に示す多層配線基板の構造を特許文献２に適用した場合、支持体上に最初に形成する配線層を補強用配線層とすると好適である。
図１は、従来の一例である多層配線基板を示す断面図である。 図２は、本発明の一実施例である多層配線基板を示す断面図である。 図３は、図７に示す多層配線基板の反り量と補強用配線層の厚さとの関係を示す図である。 図４は、図８に示す多層配線基板の反り量と補強用配線層の厚さとの関係を示す図である。 図５は、図９に示す多層配線基板の反り量と補強用配線層の厚さとの関係を示す図である。 図６は、補強用配線層が設けられていない多層配線基板を示す概略構成図である。 図７は、最下層の配線層が補強用配線層とされた多層配線基板を示す概略構成図である。 図８は、下から２番目の配線層が補強用配線層とされた多層配線基板を示す概略構成図である。 図９は、最下層及び下から２番目の配線層が補強用配線層とされた多層配線基板を示す概略構成図である。 図１０は、最下層及び最上層の配線層が補強用配線層とされた多層配線基板を示す概略構成図である。 図１１は、本発明の一実施例である多層配線基板の製造方法を製造手順に沿って説明するための図である（その１）。 図１２は、本発明の一実施例である多層配線基板の製造方法を製造手順に沿って説明するための図である（その２）。 図１３は、本発明の一実施例である多層配線基板の製造方法を製造手順に沿って説明するための図である（その３）。 図１４は、本発明の一実施例である多層配線基板の製造方法を製造手順に沿って説明するための図である（その４）。
符号の説明
１００ 多層配線基板
１０１ 支持基板
１０２，１２０ ソルダーレジスト
１０２Ａ，１０６Ａ，１０７Ａ，１２０Ａ 開口部
１０３，１１７ 補強用配線層
１０４ 第１の絶縁層
１０５，１０８，１１０，１１２，１１６ 配線
１０５ａ，１０８ａ，１１０ａ，１１２ａ ビアプラグ部
１０５ｂ，１０８ｂ，１１０ｂ，１１２ｂ パターン配線部
１０６ 第２の絶縁層
１０７ 第３の絶縁層
１０９ 第４の絶縁層
１１５ 絶縁層

Claims (7)

  1. 配線層と絶縁層とを積層形成すると共に、一層または複数の補強用配線層を配置してなり、
    前記補強用配線層の厚さを３５〜７０μｍとし、
    前記配線層の厚さを１０〜２０μｍとし、
    絶縁層の厚さを、下層の配線層と上層の配線層との間における前記絶縁層の厚さ寸法と定義したとき、前記絶縁層の厚さを３０〜４０μｍとし、
    前記補強用配線層の厚さをＴ１とし前記絶縁層の厚さをＴ２とした場合、前記補強用配線層と前記絶縁層との比である（Ｔ１／Ｔ２）が、１≦（Ｔ１／Ｔ２）≦５となるよう設定し、
    前記補強用配線層が、複数積層形成された前記配線層及び前記絶縁層の最上層または最下層の内の少なくとも一方の最外層に設けられていることを特徴とする多層配線基板。
  2. 前記絶縁層は、樹脂により形成されていることを特徴とする請求項１記載の多層配線基板。
  3. 前記補強用配線層は、銅により形成されていることを特徴とする請求項１または２記載の多層配線基板。
  4. 前記補強用配線層が、更に複数積層形成された前記配線層及び前記絶縁層の中央位置に配置されてなることを特徴とする請求項１乃至３のいずれか一項に記載の多層配線基板。
  5. 前記補強用配線層を外部接続端子が接続される面として用いることを特徴とする請求項１乃至４のいずれか一項に記載の多層配線基板。
  6. 樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で所定回実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、
    前記配線を形成する工程で、一層または複数層を３５〜７０μｍの厚さとして補強用配線層を形成すると共に、該補強用配線層以外の前記配線層の厚さを１０〜２０μｍの厚さで形成し、
    絶縁層の厚さを、下層の配線層と上層の配線層との間における前記樹脂の厚さ寸法と定義したとき、前記絶縁層を形成する工程において前記絶縁層を３０〜４０μｍの厚さで形成し、
    かつ、前記補強用配線層の厚さをＴ１とし前記絶縁層の厚さをＴ２とした場合、前記補強用配線層と前記絶縁層との比である（Ｔ１／Ｔ２）が、１≦（Ｔ１／Ｔ２）≦５となるよう前記補強用配線層及び前記絶縁層を形成し、
    複数積層形成された前記配線層及び前記絶縁層の最上層または最下層の内の少なくとも一方の最外層に前記補強用配線層を形成したことを特徴とする多層配線基板の製造方法。
  7. 前記補強用配線層に外部接続端子を接続する工程を含むことを特徴とする請求項６記載の多層配線基板の製造方法。
JP2005259724A 2005-09-07 2005-09-07 多層配線基板及びその製造方法 Expired - Fee Related JP4452222B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005259724A JP4452222B2 (ja) 2005-09-07 2005-09-07 多層配線基板及びその製造方法
TW095132813A TWI388257B (zh) 2005-09-07 2006-09-06 多層佈線基板及其製造方法
KR1020060085508A KR20070028246A (ko) 2005-09-07 2006-09-06 다층 배선 기판과 그 제조 방법
US11/515,803 US7696613B2 (en) 2005-09-07 2006-09-06 Multilayered wiring substrate including wiring layers and insulating layers and method of manufacturing the same
CN200610127687A CN100583423C (zh) 2005-09-07 2006-09-07 多层配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259724A JP4452222B2 (ja) 2005-09-07 2005-09-07 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007073766A JP2007073766A (ja) 2007-03-22
JP4452222B2 true JP4452222B2 (ja) 2010-04-21

Family

ID=37854252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259724A Expired - Fee Related JP4452222B2 (ja) 2005-09-07 2005-09-07 多層配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US7696613B2 (ja)
JP (1) JP4452222B2 (ja)
KR (1) KR20070028246A (ja)
CN (1) CN100583423C (ja)
TW (1) TWI388257B (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
KR20080097065A (ko) * 2007-04-30 2008-11-04 주식회사 탑 엔지니어링 박막 세라믹 다층 배선 기판 및 이의 제조 방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
KR100925666B1 (ko) 2007-12-18 2009-11-10 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
JP5157587B2 (ja) * 2008-03-31 2013-03-06 凸版印刷株式会社 多層配線基板の製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP5111342B2 (ja) * 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US7994631B1 (en) * 2009-05-04 2011-08-09 Xilinx, Inc. Substrate for an integrated circuit package and a method of forming a substrate
JP4473935B1 (ja) 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5527585B2 (ja) * 2009-12-15 2014-06-18 日立化成株式会社 多層配線基板及びその製造方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
JP2013135080A (ja) 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013149674A (ja) * 2012-01-17 2013-08-01 Denso Corp モールドパッケージおよびその製造方法
JP5971518B2 (ja) * 2012-03-30 2016-08-17 日立化成株式会社 多層配線基板
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
CN104183567B (zh) * 2014-08-19 2017-03-01 华进半导体封装先导技术研发中心有限公司 薄型封装基板及其制作工艺
CN110212276B (zh) 2014-12-01 2022-05-10 株式会社村田制作所 电子设备及电气元件
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN205810855U (zh) * 2015-07-03 2016-12-14 西铁城电子株式会社 具有基板和安装于基板的发光元件的发光装置
CN208227405U (zh) 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
KR102494343B1 (ko) * 2016-01-11 2023-02-01 삼성전기주식회사 인쇄회로기판
EP3429323A4 (en) * 2016-03-07 2019-03-27 Mitsubishi Electric Corporation ELECTRONIC CONTROL DEVICE
CN107887285A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(北京)有限公司 焊垫结构及其制造方法、及图像传感器
JP2018174236A (ja) * 2017-03-31 2018-11-08 信之 幸谷 多層回路基板構造
KR102810410B1 (ko) * 2019-06-04 2025-05-21 엘지이노텍 주식회사 회로 기판
JP7379893B2 (ja) * 2019-07-17 2023-11-15 大日本印刷株式会社 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11233035B2 (en) * 2020-05-28 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US12452999B2 (en) 2020-10-22 2025-10-21 Lg Innotek Co., Ltd. Circuit board
KR20220140090A (ko) * 2021-04-08 2022-10-18 삼성전자주식회사 반도체 패키지
JPWO2024106329A1 (ja) * 2022-11-17 2024-05-23

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425380A (en) * 1982-11-19 1984-01-10 Kollmorgen Technologies Corporation Hole cleaning process for printed circuit boards using permanganate and caustic treating solutions
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP4282777B2 (ja) 1996-10-16 2009-06-24 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及び半導体装置の製造方法
WO1999026260A1 (en) * 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Laminate and capacitor
JP2000068328A (ja) 1998-08-21 2000-03-03 Olympus Optical Co Ltd フリップチップ実装用配線基板
US6736988B1 (en) * 1999-11-04 2004-05-18 Mitsubishi Gas Chemical Company, Inc. Copper-clad board suitable for making hole with carbon dioxide laser, method of making hole in said copper-clad board and printed wiring board comprising said copper-clad board
JP3744383B2 (ja) 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
JP2003007921A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3664720B2 (ja) 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
CN100413383C (zh) * 2002-07-18 2008-08-20 日立化成工业株式会社 多层配线板及其制造方法、以及半导体装置及无线电子装置
AU2003262050B2 (en) * 2002-11-14 2009-07-02 Toray Industries, Inc. Reinforcing fiber substrate, composite material and method for producing the same
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP4184909B2 (ja) 2003-09-22 2008-11-19 日東電工株式会社 配線回路基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4837264B2 (ja) * 2004-07-14 2011-12-14 ヤマウチ株式会社 熱プレス用クッション材

Also Published As

Publication number Publication date
KR20070028246A (ko) 2007-03-12
CN1929123A (zh) 2007-03-14
US20070057363A1 (en) 2007-03-15
TWI388257B (zh) 2013-03-01
TW200730062A (en) 2007-08-01
US7696613B2 (en) 2010-04-13
JP2007073766A (ja) 2007-03-22
CN100583423C (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP4072176B2 (ja) 多層配線基板の製造方法
CN102106198B (zh) 半导体装置及其制造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
CN101409238A (zh) 无核层封装基板的制作方法
US20110005824A1 (en) Printed circuit board and method of manufacturing the same
US20240096836A1 (en) Chip high-density interconnection package structure and manufacturing method thereof
CN1751547B (zh) 多层基板及其制造方法
CN101325845B (zh) 多层印刷电路板及其制造方法
JP2007081157A (ja) 多層配線基板及びその製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP5289880B2 (ja) 配線基板
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2008078683A (ja) 多層配線基板
TW202018833A (zh) 半導體裝置、電路板結構及其製作方法
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
JPWO2018047612A1 (ja) 部品内蔵基板及びその製造方法
JP2020043249A (ja) 多層配線構造体、部品実装多層配線構造体、多層配線基板、および部品実装多層配線基板
JP2024160762A (ja) 半導体装置実装用の配線基板およびその製造方法
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物
CN119626905A (zh) 一种封装基板结构及其制备方法
KR20070031226A (ko) 다층 배선 기판과 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100129

R150 Certificate of patent or registration of utility model

Ref document number: 4452222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees