JP6208054B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6208054B2
JP6208054B2 JP2014046565A JP2014046565A JP6208054B2 JP 6208054 B2 JP6208054 B2 JP 6208054B2 JP 2014046565 A JP2014046565 A JP 2014046565A JP 2014046565 A JP2014046565 A JP 2014046565A JP 6208054 B2 JP6208054 B2 JP 6208054B2
Authority
JP
Japan
Prior art keywords
wiring
layer
lowermost
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014046565A
Other languages
English (en)
Other versions
JP2015170808A (ja
Inventor
佐藤　隆史
隆史 佐藤
若凡 湯
若凡 湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014046565A priority Critical patent/JP6208054B2/ja
Priority to US14/633,342 priority patent/US9253877B2/en
Publication of JP2015170808A publication Critical patent/JP2015170808A/ja
Application granted granted Critical
Publication of JP6208054B2 publication Critical patent/JP6208054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
近年では、半導体チップ搭載用等に用いられる配線基板は、小型化、高密度化が進み、複数の単位配線基板（単位基板）が設けられた大判の配線基板の形態で取り扱われている（例えば、特許文献１参照）。
図１８に示すように、大判の配線基板８０は、複数（ここでは、９個）の単位配線基板８１と、それら複数の単位配線基板８１を囲む外枠８２とを有している。配線基板８０は、切断位置Ａ１０において切断されることにより個片化され、個々の単位配線基板８１となる。
複数の単位配線基板８１には、平面視したときに特定の文字や記号として識別される識別マーク８３が形成されている。図１８に示した複数の単位配線基板８１には、平面視したときに「Ｂ１」〜「Ｂ９」として識別される識別マーク８３が形成されている。この識別マーク８３は、単位配線基板８１の位置情報やロット情報などを示している。以下に、識別マーク８３の形成方法の一例について説明する。
まず、支持基板としての仮基板を用意し、この仮基板上にパッドとなる配線層を形成し、次いで所要の層数のビルドアップ配線層と絶縁層とを積層した後、最上層の絶縁層に多数の貫通孔を形成し、それら多数の貫通孔によって識別マーク８３を形成する。このとき、図１８に示した例では、平面視したときに特定の形状（例えば、「Ｂ１」）として識別可能なように、多数の貫通孔が形成される。
特開２００９−１９４３２１号公報
ところが、上述した製造方法によって形成された識別マークは、多数の貫通孔によって構成されているため、その視認性について、なお改善の余地を残すものとなっていた。
本発明の一観点によれば、複数の配線層及び絶縁層が交互に積層され、前記配線層同士が前記絶縁層に形成されたビアホールを介して電気的に接続された配線基板において、最下層の配線層と、前記最下層の配線層を被覆する最下層の絶縁層と、前記最下層の絶縁層を厚さ方向に貫通する複数の貫通孔と、前記貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な識別マークを構成する複数のビア配線と、を有し、前記ビア配線の下端面は、前記最下層の絶縁層の下面から露出し、前記最下層の配線層の下面と面一になるように形成されている。
本発明の一観点によれば、識別マークの視認性を向上させることができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略平面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大平面図。 （ａ）は、一実施形態の配線基板を示す概略断面図（図１（ｂ）における２−２断面図）、（ｂ）は、一実施形態の配線基板を示す概略断面図。 （ａ）〜（ｄ）は、識別マークを示す概略平面図。 一実施形態の半導体装置を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の配線基板を示す概略断面図。 （ａ），（ｂ）は、変形例の配線基板を示す概略断面図。 従来の配線基板を示す概略平面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、図１〜図３に従って、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、例えば、シート状の配線基板である。配線基板１０は、例えば、平面視略矩形状に形成されている。配線基板１０は、複数（ここでは、３つ）のブロック１１と、複数のブロック１１を囲むように形成された外枠２０とを有している。複数のブロック１１は互いに分離して画定されている。各ブロック１１には、単位配線基板（配線基板）１２がマトリクス状（ここでは、３×３）に複数個連設して設けられている。配線基板１０は、切断位置Ａ１において切断されることにより個片化され、個々の単位配線基板１２となる。なお、外枠２０は、個片化の際に廃棄される部分である。
図１（ｂ）に示すように、各配線基板１２には、平面視したときに文字及び記号を含む特定の形状として識別される識別マーク１５が形成されている。図示の例では、ブロック１１の左上の配線基板１２には、「１」として識別される識別マーク１５が形成され、その右隣の配線基板１２には、「２」として識別される識別マーク１５が形成されている。なお、図１（ｂ）において図示されていない配線基板１２にも同様の識別マーク１５が形成されている。この識別マーク１５は、例えば、個片化後の配線基板１２に何らかの不具合が生じた場合などに利用される。例えば、不具合が生じた配線基板１２が、配線基板１０のどの位置に配置されていたかを特定することができるため、その不具合が配線基板１０における特定の場所に依存して生じたものか、あるいは製造工程中の特定のプロセスに関連して生じたものか等を解析することができる。このような識別マーク１５としては、例えば、識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称や認識マーク（アライメントマーク）などが挙げられる。なお、図１（ｂ）において、識別マーク１５は簡略化して図示されている。
図１（ａ）に示すように、外枠２０は、長手方向（図中の左右方向）に延在される一対のレール部２１と、幅方向（図中の上下方向）に延在される一対のレール部２２とを有している。隣接するブロック１１間に形成されたレール部２２には、幅方向に沿って延びる複数（ここでは、２個）のスリット２０Ｘが形成されている。スリット２０Ｘは、例えば、レール部２２（配線基板１０）の表面と裏面との間に貫通形成されている。
図１（ｂ）に示すように、レール部２２には、平面視したときに文字及び記号を含む特定の形状として識別される識別マーク２５が形成されている。図示の例では、ブロック１１の左側に形成されたレール部２２には、「＋」として識別される識別マーク２５が形成されている。なお、図１（ｂ）では、レール部２２に１つの識別マーク２５のみを図示したが、実際にはレール部２２には多数及び多種類の識別マーク２５が形成されている。また、図１（ｂ）では図示を省略しているが、レール部２１にも多数及び多種類の識別マーク２５が形成されている。このような識別マーク２５としては、例えば、識別マーク１５と同様に、ブロック１１の識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称や認識マークなどが挙げられる。なお、図１（ｂ）において、識別マーク２５は簡略化して図示されている。
図２（ａ）に示すように、配線基板１０は、配線層３０と、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４と、絶縁層３５と、配線層３６とが順に積層された構造を有している。配線基板１０は、一般的なビルドアップ工法を用いて作製される配線基板（つまり、支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基板を有さない、所謂「コアレス基板」の形態を有している。
ここで、配線層３０，３２，３４，３６の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層３１，３３，３５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを混入した樹脂材を用いることができる。絶縁層３１，３３，３５の材料としては、例えば、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。また、絶縁層３１，３３，３５の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。
配線層３０は、最外層（図２（ａ）では、最下層）の配線層である。配線層３０の第１面３０Ａ（ここでは、下面）は、最外層（図２（ａ）では、最下層）の絶縁層３１の第１面３１Ａから露出されている。配線層３０の第１面３０Ａは、絶縁層３１の第１面３１Ａ（ここでは、下面）と略面一に形成されている。この配線層３０は、例えば、半導体チップ６０（図４参照）等の電子部品と電気的に接続される接続パッドＰ１として機能する。すなわち、接続パッドＰ１（配線層３０）が形成されている側（ここでは、下側）の面がチップ搭載面となる。なお、配線層３０の厚さは、例えば、３〜２０μｍ程度とすることができる。
絶縁層３１は、配線層３０の第２面３０Ｂ（ここでは、上面）及び側面を被覆するように形成されている。絶縁層３１には、第２面３１Ｂ（ここでは、上面）から当該絶縁層３１を厚さ方向に貫通して配線層３０の第２面３０Ｂの一部を露出するビアホール３１Ｘが形成されている。また、各配線基板１２に位置する絶縁層３１には、第１面３１Ａから第２面３１Ｂまでを貫通する複数の貫通孔３１Ｙが形成されている。複数の貫通孔３１Ｙは、一部の領域、つまり識別マーク１５が形成された領域に密集して形成されている。また、外枠２０に位置する絶縁層３１には、第１面３１Ａから第２面３１Ｂまでを貫通する複数の貫通孔３１Ｚが形成されている。複数の貫通孔３１Ｚは、一部の領域、つまり識別マーク２５が形成された領域に密集して形成されている。なお、配線層３０の第２面３０Ｂから絶縁層３１の第２面３１Ｂまでの厚さは、例えば、１５〜４５μｍ程度とすることができる。
ここで、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚは、図２（ａ）において下側（第１面３１Ａ側）から上側（第２面３１Ｂ側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚは、上側の開口部の開口径が下側の開口部の開口径よりも大径となる略逆円錐台形状に形成されている。
各ビアホール３１Ｘ内には、配線層３０と配線層３２とを電気的に接続するビア配線４１が形成されている。ビア配線４１は、例えば、ビアホール３１Ｘ内に充填されている。このため、ビア配線４１は、ビアホール３１Ｘと同様の形状に形成されている。なお、ビア配線４１の材料としては、例えば、銅や銅合金を用いることができる。
各貫通孔３１Ｙ内には、ビア配線４２が形成されている。各ビア配線４２は、貫通孔３１Ｙ内に充填されている。ビア配線４２は、貫通孔３１Ｙと同様に、図２（ａ）において下側（第１面３１Ａ側）から上側（第２面３１Ｂ側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア配線４２は、第１面４２Ａ（ここでは、下端面）が第２面（ここでは、上面）よりも小径となる略逆円錐台形状に形成されている。ビア配線４２の第１面４２Ａは、絶縁層３１から露出されている。ビア配線４２の第１面４２Ａは、例えば、配線層３０の第１面３０Ａと略面一に形成されている。ビア配線４２の第１面４２Ａは、例えば、絶縁層３１の第１面３１Ａと略面一に形成されている。なお、ビア配線４２の第１面４２Ａの直径は、例えば、３０〜１２０μｍ程度とすることができる。ビア配線４２の材料としては、例えば、銅や銅合金を用いることができる。
複数のビア配線４２によって識別マーク１５が構成されている。すなわち、複数のビア配線４２は、平面視したときに、文字及び記号を含む特定の形状として識別可能なように形成されている。複数のビア配線４２は、例えば、それら複数のビア配線４２によって構成される平面形状が特定の形状を形作るように形成されている。
例えば、図３（ａ）及び図３（ｂ）に示すように、複数のビア配線４２は、図２（ａ）における下側（つまり、絶縁層３１の下部方向）から配線基板１０を見たときの平面視において、「１」（特定の文字・記号）として識別可能なように形成されている。このとき、各ビア配線４２は直径が４０〜５０μｍ程度と微細であるため、特定の文字・記号として識別可能とするためには、複数のビア配線４２を密集させて形成する必要がある。この際に、図３（ａ）に示すように、ビア配線４２が互いに接するか又は平面視で重複するように形成してもよいし、図３（ｂ）に示すように、ビア配線４２が互いに平面視で重複しないように、識別マーク１５（特定の文字・記号）が識別可能な範囲内で間引いて形成してもよい。
図２（ａ）に示すように、各貫通孔３１Ｚ内には、ビア配線４３が形成されている。各ビア配線４３は、貫通孔３１Ｚ内に充填されている。ビア配線４３は、貫通孔３１Ｚと同様に、図２（ａ）において下側（第１面３１Ａ側）から上側（第２面３１Ｂ側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア配線４３は、第１面４３Ａ（ここでは、下端面）が第２面（ここでは、上面）よりも小径となる略逆円錐台形状に形成されている。ビア配線４３の第１面４３Ａは、絶縁層３１から露出されている。ビア配線４３の第１面４３Ａは、例えば、配線層３０の第１面３０Ａ及びビア配線４２の第１面４２Ａと略面一に形成されている。ビア配線４３の第１面４３Ａは、例えば、絶縁層３１の第１面３１Ａと略面一に形成されている。なお、ビア配線４３の第１面４３Ａの直径は、例えば、４０〜５０μｍ程度とすることができる。ビア配線４３の材料としては、例えば、銅や銅合金を用いることができる。
複数のビア配線４３によって識別マーク２５が構成されている。すなわち、複数のビア配線４３は、平面視したときに、文字及び記号を含む特定の形状として識別可能なように形成されている。複数のビア配線４３は、例えば、それら複数のビア配線４３によって構成される平面形状が特定の形状を形作るように形成されている。
例えば図３（ｃ）に示すように、複数のビア配線４３は、図２（ａ）における下側（つまり、絶縁層３１の下部方向）から配線基板１０を見たときの平面視において、「＋」（特定の文字・記号）として識別可能なように形成されている。このとき、各ビア配線４３は直径が４０〜５０μｍ程度と微細であるため、特定の文字・記号として識別可能とするためには、複数のビア配線４３を密集させて形成する必要がある。この際に、ビア配線４２と同様に、ビア配線４３が互いに接するか又は平面視で重複するように形成してもよいし、ビア配線４３が互いに平面視で重複しないように、識別マーク２５（特定の文字・記号）が識別可能な範囲内で間引いて形成してもよい。
なお、図３（ａ）〜図３（ｃ）に示した例では、複数のビア配線４２，４３によって特定の形状（ここでは、「１」や「＋」）自体を形作るように、複数のビア配線４２，４３を形成するようにした。これに限らず、例えば図３（ｄ）に示すように、特定の形状（ここでは、「＋」）の外形を囲むように複数のビア配線４２，４３を形成するようにしてもよい。すなわち、特定の形状の外形を縁取るように複数のビア配線４３を形成するようにしてもよい。この場合には、複数のビア配線４３により縁取られた絶縁層３１の第１面３１Ａの平面形状が特定の形状（ここでは、「＋」）として識別される。また、図示は省略するが、識別マーク２５が形成される領域において、特定の形状（例えば、「＋」）以外の部分に複数のビア配線４３を形成するようにしてもよい。この場合にも、識別マーク２５が形成される領域において、ビア配線４３の形成されていない部分における絶縁層３１の第１面３１Ａの平面形状が特定の形状（例えば、「＋」）として識別される。いずれの場合であっても、複数のビア配線４３によって特定の形状（ここでは、「＋」）が形作られているため、複数のビア配線４３によって識別マーク２５が構成されていると言える。なお、詳細な説明は割愛するが、ビア配線４２（識別マーク１５）についても同様である。
図２（ａ）に示すように、以上説明した識別マーク１５，２５（ビア配線４２，４３）は、配線基板１２のチップ搭載面側に形成されている。
配線層３２は、絶縁層３１の第２面３１Ｂ上に積層されている。各配線基板１２内に位置する配線層３２は、ビア配線４１又はビア配線４２と接続されている。この配線層３２は、例えば、ビア配線４１又はビア配線４２と一体に形成されている。ビア配線４１と接続された配線層３２は、そのビア配線４１を介して配線層３０と電気的に接続されている。また、ビア配線４２と接続された配線層３２は、複数のビア配線４２と共通に接続されるようにベタ状に形成されている。外枠２０内に位置する配線層３２は、ビア配線４３と接続されている。この配線層３２は、例えば、ビア配線４３と一体に形成されている。ビア配線４３と接続された配線層３２は、複数のビア配線４３と共通に接続されるようにベタ状に形成されている。配線層３２の厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３３は、配線層３２を被覆するように絶縁層３１の第２面３１Ｂ上に積層されている。絶縁層３３には、所要の箇所に、当該絶縁層３３を厚さ方向に貫通して配線層３２の第２面（ここでは、上面）の一部を露出するビアホール３３Ｘが形成されている。配線層３２上に形成された絶縁層３３の厚さは、例えば、１５〜３５μｍ程度とすることができる。
配線層３４は、絶縁層３３の第２面（ここでは、上面）上に積層されている。配線層３４は、ビアホール３３Ｘ内に充填されたビア配線を介して配線層３２と電気的に接続されている。この配線層３４は、例えば、ビアホール３３Ｘ内に充填されたビア配線と一体に形成されている。配線層３４の厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３５は、配線層３４を被覆するように絶縁層３３の第２面上に積層されている。絶縁層３５には、所要の箇所に、当該絶縁層３５を厚さ方向に貫通して配線層３４の第２面（ここでは、上面）の一部を露出するビアホール３５Ｘが形成されている。配線層３４上に形成された絶縁層３５の厚さは、例えば、１５〜３５μｍ程度とすることができる。
配線層３６は、絶縁層３５の第２面（ここでは、上面）上に積層された最外層（ここでは、最上層）の配線層である。配線層３６は、ビアホール３５Ｘ内に充填されたビア配線を介して配線層３４と電気的に接続されている。この配線層３６は、例えば、ビアホール３５Ｘ内に充填されたビア配線と一体に形成されている。配線層３６の厚さは、例えば、１０〜２０μｍ程度とすることができる。
ここで、ビアホール３３Ｘ，３５Ｘは、図２（ａ）において下側（配線層３０側）から上側（配線層３６側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビアホール３３Ｘ，３５Ｘは、上側の開口部の開口径が下側の開口部の開口径よりも大径となる略逆円錐台形状に形成されている。
このように、配線基板１０に形成されたビアホール３１Ｘ，３３Ｘ，３５Ｘ及び貫通孔３１Ｙ，３１Ｚの全てが、絶縁層３１の第１面３１Ａ側の開口部に対してその開口部の反対側の開口部（配線層３６側の開口部）が拡開されたテーパ形状に形成されている。
最外層（ここでは、最上層）の絶縁層３５の第２面（ここでは、上面）には、ソルダレジスト層３７が積層されている。ソルダレジスト層３７には、最上層の配線層３６の第２面（ここでは、上面）の一部を外部接続用パッドＰ２として露出させるための開口部３７Ｘが形成されている。この外部接続用パッドＰ２には、配線基板１２をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続される。すなわち、外部接続用パッドＰ２が形成されている側（上側）の面が外部接続端子面となる。なお、必要に応じて、開口部３７Ｘから露出する配線層３６上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子を接続するようにしてもよい。また、開口部３７Ｘから露出する配線層３６上に金属層を形成し、その金属層に外部接続端子を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層や、ニッケル（Ｎｉ）層／Ａｕ層（配線層３６上にＮｉ層とＡｕ層を順に積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（配線層３６上にＮｉ層とＰｄ層とＡｕ層を順に積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。なお、開口部３７Ｘから露出する配線層３６（あるいは、配線層３６上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
外部接続用パッドＰ２及び開口部３７Ｘは、例えば、平面視でマトリクス状に配列されている。外部接続用パッドＰ２及び開口部３７Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、外部接続用パッドＰ２及び開口部３７Ｘの平面形状は、直径が２００〜３００μｍ程度の円形状とすることができる。なお、ソルダレジスト層３７の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３７は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
図２（ｂ）には、図２（ａ）に示した切断位置Ａ１で絶縁層３１，３３，３５及びソルダレジスト層３７が切断されて個片化された後の配線基板１２Ａが示されている。個片化された配線基板１２Ａの絶縁層３１の第１面３１Ａには、ソルダレジスト層３８が積層されている。ソルダレジスト層３８は、識別マーク１５を構成するビア配線４２の第１面４２Ａを被覆するように形成されている。このソルダレジスト層３８には、最下層の配線層３０の第１面３０Ａの一部を接続パッドＰ１として露出させるための開口部３８Ｘが形成されている。この接続パッドＰ１には、上述したように、半導体チップ６０（図４参照）のバンプ６１がフリップチップ接合される。なお、必要に応じて、開口部３８Ｘから露出する配線層３０上に、ＯＳＰ処理を施してＯＳＰ膜を形成するようにしてもよいし、金属層を形成するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。
接続パッドＰ１及び開口部３８Ｘは、例えば、半導体チップ６０が実装されるチップ実装領域に平面視でマトリクス状に配列されている。接続パッドＰ１及び開口部３８Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、接続パッドＰ１及び開口部３８Ｘの平面形状は、直径が４０〜２００μｍ程度の円形状とすることができる。
ここで、ソルダレジスト層３８の色としては、例えば、透明又は半透明な淡黄色が好ましい。このようなソルダレジスト層３８の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂に、所定の淡黄色系顔料を含有した樹脂材を用いることができる。但し、絶縁性樹脂自体の外観色調により、透明又は半透明な淡黄色を実現できる場合には、必ずしも淡黄色系顔料を含有しなくてもよい。また、ソルダレジスト層３８は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
例えば、ソルダレジスト層３８としては、短波長側の透過率よりも長波長側の透過率の方が高いという特性を有することが好ましい。このような特性を有するソルダレジスト層３８を用いることにより、上層のビア配線４２の材料である銅の色（波長６００〜８００ｎｍ程度）を効果的に透過させることができる。この結果、ソルダレジスト層３８にビア配線４２を露出させる開口部を設けずとも、ソルダレジスト層３８の下部方向から識別マーク１５を視認することができる。
次に、図４に従って、配線基板１２Ａを有する半導体装置５０の構造を説明する。なお、図４において、同図に示す配線基板１２Ａは図２（ｂ）とは上下反転して描かれている。
半導体装置５０は、配線基板１２Ａと、その配線基板１２Ａにフリップチップ実装された半導体チップ６０と、アンダーフィル樹脂６５とを有している。配線基板１２Ａの接続パッドＰ１には、はんだ３９が形成されている。このはんだ３９としては、例えば、共晶はんだや鉛（Ｐｂ）フリーはんだ（錫（Ｓｎ）−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。
半導体チップ６０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ６０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１２Ａに複数の半導体チップ６０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１２Ａに搭載するようにしてもよい。
半導体チップ６０の大きさは、例えば、平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ６０の厚さは、例えば、５０〜１００μｍ程度とすることができる。
バンプ６１としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛を含む合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂６５は、配線基板１２Ａと半導体チップ６０との隙間を充填するように設けられている。アンダーフィル樹脂６５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図５（ａ）に示す工程では、支持体７０を準備する。支持体７０は、配線基板１２（図２（ａ）参照）が形成される基板形成領域Ａ２を複数有するとともに、それら基板形成領域Ａ２の外側に形成され、外枠２０（図２（ａ）参照）が形成される外枠形成領域Ａ３を有している。支持体７０としては、例えば、金属板や金属箔を用いることができる。本例の支持体７０としては、例えば、銅箔を用いる。この支持体７０の厚さは、例えば、３〜１００μｍ程度とすることができる。
次に、図５（ｂ）に示す工程では、支持体７０の上面７０Ａに、金属膜７１を形成する。例えば、金属膜７１の上面７１Ａは平坦に形成されている。金属膜７１は、例えば、電解めっき法、スパッタ法や蒸着法を用いて形成することができる。金属膜７１の材料としては、例えば、後工程で形成される配線層３０及びビア配線４２（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜７１の材料としては、例えば、Ｎｉ、クロム（Ｃｒ）、Ｓｎ、コバルト（Ｃｏ）、鉄（Ｆｅ）、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜７１の材料としてはＮｉを用いる。金属膜７１の厚さは、例えば、０．１〜１．０μｍ程度とすることができる。なお、本例では、支持体７０及びその支持体７０上に形成された金属膜７１が支持体として機能する。
続いて、図６（ａ）に示す工程では、金属膜７１の上面７１Ａに、開口パターン７２Ｘを有するレジスト層７２を形成する。開口パターン７２Ｘは、配線層３０（図２（ａ）参照）の形成領域に対応する部分の金属膜７１を露出するように形成される。レジスト層７２の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層７２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、金属膜７１の上面７１Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層７２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層７２を形成することができる。
次いで、図６（ｂ）に示す工程では、レジスト層７２の開口パターン７２Ｘから露出された金属膜７１上に配線層３０を形成する。例えば、レジスト層７２をめっきマスクとして、金属膜７１の上面７１Ａに、その金属膜７１をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層７２の開口パターン７２Ｘから露出された金属膜７１の上面７１Ａに電解めっき法（ここでは、電解銅めっき法）を施すことにより、金属膜７１上に配線層３０（電解めっき金属層）を形成する。
次に、図７（ａ）に示す工程では、図６（ｂ）に示したレジスト層７２を、例えば、アルカリ性の剥離液により除去する。
続いて、図７（ｂ）に示す工程では、金属膜７１の上面７１Ａ上に、配線層３０及びその配線層３０から露出する金属膜７１の上面７１Ａ全面を被覆する絶縁層３１を形成する。例えば、基板形成領域Ａ２及び外枠形成領域Ａ３に位置する金属膜７１の上面７１Ａに絶縁層３１を形成する。絶縁層３１として樹脂フィルムを用いる場合には、例えば、金属膜７１上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層３１を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを抑制することができる。また、絶縁層３１として液状又はペースト状の絶縁性樹脂を用いる場合には、金属膜７１上に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その塗布した絶縁性樹脂を１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層３１を形成することができる。
次いで、図８（ａ）に示す工程では、絶縁層３１にビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚを形成する。ビアホール３１Ｘは、配線層３０の第２面３０Ｂの一部を露出するように形成されている。貫通孔３１Ｙは、各基板形成領域Ａ２内における所定箇所の金属膜７１の上面７１Ａを露出するように形成されている。貫通孔３１Ｚは、外枠形成領域Ａ３における所定箇所の金属膜７１の上面７１Ａを露出するように形成されている。これらビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層３１が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要のビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚを形成するようにしてもよい。
次に、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚをレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚの底部に露出する配線層３０及び金属膜７１の露出面に付着した樹脂スミア（樹脂残渣）を除去する。
続いて、図８（ｂ）に示す工程では、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚの内側面を含む絶縁層３１の表面全面と、ビアホール３１Ｘ及び貫通孔３１Ｙ，３１Ｚから露出する配線層３０の第２面３０Ｂ全面及び金属膜７１の上面７１Ａ全面とを連続的に被覆するシード層７３を形成する。このシード層７３は、例えば、スパッタ法や無電解めっき法を用いて形成することができる。なお、シード層７３の材料としては、例えば、銅や銅合金を用いることができる。また、シード層７３としては、例えば、複数の金属膜を積層した構造を有するシード層を用いることもできる。このようなシード層７３としては、例えば、窒化チタン、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等からなる第１金属膜と、銅や銅合金からなる第２金属膜とを順に積層した構造を有するシード層を用いることができる。ここで、窒化チタンや窒化タンタルは、銅よりも耐腐食性の高い金属であって、銅よりも絶縁層３１との密着性が高い金属である。
なお、シード層７３を形成する前に、絶縁層３１の表面に、Ｏ２プラズマアッシング等のプラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、絶縁層３１の表面を粗化できる。絶縁層３１の表面を粗化することにより、シード層７３と絶縁層３１との密着性を高めることができる。
次いで、シード層７３上に、所定の箇所に開口パターン７４Ｘを有するレジスト層７４を形成する。開口パターン７４Ｘは、配線層３２（図２（ａ）参照）の形成領域に対応する部分のシード層７３を露出するように形成される。レジスト層７４の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層７４の材料としては、図６（ａ）に示したレジスト層７２と同様の材料を用いることができる。また、レジスト層７４は、レジスト層７２と同様の方法により形成することができる。
次に、図９（ａ）に示す工程では、レジスト層７４をめっきマスクとして、シード層７３の上面に、そのシード層７３をめっき給電層に利用する電解めっき法を施す。例えば、レジスト層７４の開口パターン７４Ｘから露出されたシード層７３の上面に電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層７３よりも内側のビアホール３１Ｘを充填する金属層７５が形成され、シード層７３よりも内側の貫通孔３１Ｙを充填する金属層７６が形成され、シード層７３よりも内側の貫通孔３１Ｚを充填する金属層７７が形成される。さらに、それら金属層７５〜７７（電解めっき金属層）の上面及びシード層７３の上面に金属層７８（電解めっき金属層）が形成される。
続いて、図９（ｂ）に示す工程では、図９（ａ）に示したレジスト層７４を、例えば、アルカリ性の剥離液により除去する。続いて、金属層７５〜７８をエッチングマスクとして、不要なシード層７３をエッチングにより除去する。これにより、ビアホール３１Ｘ内に形成されたシード層７３と金属層７５とから構成されるビア配線４１と、絶縁層３１上に形成されたシード層７３と金属層７８とから構成される配線層３２とが形成される。また、貫通孔３１Ｙ内に形成されたシード層７３と金属層７６とから構成されるビア配線４２と、貫通孔３１Ｚ内に形成されたシード層７３と金属層７７とから構成されるビア配線４３とが形成される。このとき、複数のビア配線４２は、平面視したときに文字及び記号を含む特定の形状として識別可能なように形成される。例えば、図３（ａ）及び図３（ｂ）に示すように、複数のビア配線４２は、平面視したときの全体像が特定の形状（ここでは、「１」）として識別可能となるように、その特定の形状を形作るように形成される。すなわち、本工程では、複数の微細なビア配線４２が密集して形成され、それら複数のビア配線４２によって識別マーク１５が形成される。また、複数のビア配線４３は、平面視したときに特定の形状として識別可能なように形成される。例えば、図３（ｃ）に示すように、複数のビア配線４３は、平面視したときの全体像が特定の形状（ここでは、「＋」）として識別可能となるように、その特定の形状を形作るように形成される。すなわち、本工程では、複数の微細なビア配線４３が密集して形成され、それら複数のビア配線４３によって識別マーク２５が形成される。
ここで、以上説明した製造工程のうちレジスト層７２（図６（ａ）参照）及びレジスト層７４（図９（ａ）参照）のパターニング（露光）工程においては、例えば、大判の支持体７０を複数の領域に分割して露光するステップアンドリピート方式の露光方法（ステッパを用いた露光方法）が用いられる。この露光方法では、図１０（ａ）及び図１０（ｂ）に示すように、支持体７０を複数（ここでは、３つ）の領域、つまり図１０（ａ）に太線枠で示した領域Ａ４と、図１０（ｂ）に太線枠で示した領域Ａ４と、残りの領域Ａ４との３つの領域Ａ４に分割する。そして、その分割した３つの領域Ａ４の１つ１つの領域を順次露光していく。すなわち、まず、図１０（ａ）に太線枠で示した領域Ａ４を露光し、次に、図１０（ｂ）に太線枠で示した領域Ａ４を露光した後に、残りの領域Ａ４を露光する。このとき、３つの領域Ａ４に対して共通の露光マスクを使用して露光が行われるため、各領域Ａ４においてレジスト層７２，７４が同じようにパターニングされる。換言すると、ステッパを用いた露光方法では、３つの領域Ａ４に対して、同一の開口パターン７２Ｘ，７４Ｘしか形成できず、同一パターンの配線層３０，３２しか形成することができない。このため、ステッパを用いた露光方法を用いて識別マークを形成する場合には、基板形成領域Ａ２毎に異なる形状の識別マークを形成することは困難であり、各領域Ａ４内の外枠形成領域Ａ３毎に異なる形状の識別マークを形成することは困難である。なお、基板形成領域Ａ２毎に異なる露光マスクを使用することにより、基板形成領域Ａ２毎に異なる形状の識別マークを形成することができる。しかし、この場合には、基板形成領域Ａ２毎に露光を行う必要があり、さらに露光のたびに露光マスクを交換する必要があるため、配線基板１０の製造コストが大幅に増大するという問題がある。
これに対し、本実施形態では、レジスト層７２，７４のパターニングとは別に、ビアホール３１Ｘを形成する工程と同一の工程において、貫通孔３１Ｙ，３１Ｚを形成し、ビア配線４１を形成する工程と同一の工程において、ビア配線４２，４３を形成するようにした。また、本実施形態では、貫通孔３１Ｙ，３１Ｚをレーザ加工法により形成するようにした。このため、基板形成領域Ａ２毎に異なる平面形状となる複数の貫通孔３１Ｙ及びビア配線４２を容易に形成することができ、各領域Ａ４の外枠形成領域Ａ３毎に異なる平面形状となる複数の貫通孔３１Ｚ及びビア配線４３を容易に形成することができる。したがって、基板形成領域Ａ２毎に異なる形状の識別マーク１５を容易に形成することができ、各領域Ａ４の外枠形成領域Ａ３毎に異なる形状の識別マーク２５を容易に形成することができる。
なお、貫通孔３１Ｙ，３１Ｚを形成するために製造時間（レーザ加工時間）が増加するが、ビアホール３１Ｘを形成する工程と同一の工程において対応できるため、配線基板１０の製造時間の増大を好適に抑制することができる。すなわち、基板形成領域Ａ２毎に異なる露光マスクを使用し、各領域Ａ４の外枠形成領域Ａ３毎に異なる露光マスクを使用する場合に比べて、配線基板１０の製造時間の増加を好適に抑制することができる。このため、識別マーク１５，２５の形成に伴って配線基板１０の製造コストが増大することを好適に抑制することができる。
次に、図１１（ａ）に示す工程では、図７（ｂ）及び図８（ａ）に示した工程と同様に、絶縁層３１の第２面３１Ｂ上に、配線層３２の一部を露出するビアホール３３Ｘを有する絶縁層３３を形成する。続いて、図８（ｂ）〜図９（ｂ）に示した工程と同様に、例えばセミアディティブ法により、ビアホール３３Ｘに充填されたビア配線を形成するとともに、そのビア配線を介して配線層３２と電気的に接続される配線層３４を絶縁層３３上に形成する。
次いで、図１１（ｂ）に示す工程では、図７（ｂ）及び図８（ａ）に示した工程と同様に、絶縁層３３上に、配線層３４の一部を露出するビアホール３５Ｘを有する絶縁層３５を形成する。続いて、図８（ｂ）〜図９（ｂ）に示した工程と同様に、例えばセミアディティブ法により、ビアホール３５Ｘに充填されたビア配線を形成するとともに、そのビア配線を介して配線層３４と電気的に接続される配線層３６を絶縁層３５上に形成する。
次に、図１２に示す工程では、絶縁層３５上に、配線層３６の所要の箇所に画定される外部接続用パッドＰ２を露出させるための開口部３７Ｘを有するソルダレジスト層３７を形成する。ソルダレジスト層３７は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。なお、必要に応じて、外部接続用パッドＰ２上に、例えば、Ｎｉ層やＡｕ層をこの順番で積層した金属層を形成するようにしてもよいし、ＯＳＰ膜を形成するようにしてもよい。Ｎｉ層やＡｕ層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、支持体７０及び金属膜７１上に、配線基板１０に対応する構造体が製造される。すなわち、各基板形成領域Ａ２に配線基板１２に対応する構造体が製造され、外枠形成領域Ａ３に外枠２０に対応する構造体が製造される。
続いて、図１３（ａ）に示す工程では、仮基板として用いた支持体７０（図１２参照）を除去する。例えば、支持体７０として銅箔を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、金属膜７１（Ｎｉ層）に対して選択的にエッチングして除去する。このとき、金属膜７１（Ｎｉ層）が、支持体７０をエッチングする際のエッチングストッパ層として機能する。但し、配線層３６の最表層がＣｕ層である場合には、その配線層３６が支持体７０と一緒にエッチングされることを防止するため、配線層３６をマスクしてウェットエッチングを行う必要がある。
次いで、金属膜７１を除去する。例えば、金属膜７１を、配線層３０，３６、ビア配線４２，４３、絶縁層３１及びソルダレジスト層３７に対して選択的にエッチングして除去する。このとき、配線層３０、ビア配線４２，４３（Ｃｕ層）及び絶縁層３１（樹脂層）が、金属膜７１をエッチングする際のエッチングストッパ層として機能する。この場合のエッチング液としては、例えば、硝酸と過酸化水素水の混合液である硝酸過水液（ＨＮＯ３／Ｈ２Ｏ２）を用いることができる。
本工程によって金属膜７１が除去されると、図１３（ｂ）に示すように、配線層３０の第１面３０Ａ、ビア配線４２の第１面４２Ａ、ビア配線４３の第１面４３Ａ及び絶縁層３１の第１面３１Ａが露出される。このとき、金属膜７１の除去前にその金属膜７１の上面７１Ａと接していた第１面３０Ａ，４２Ａ，４３Ａ，３１Ａは、金属膜７１の上面７１Ａ（平坦面）に沿った形状に形成される。すなわち、第１面３０Ａ，４２Ａ，４３Ａ，３１Ａには、金属膜７１の上面７１Ａの形状が転写される。このため、金属膜７１の除去によって露出される第１面３０Ａ，４２Ａ，４３Ａ，３１Ａは、略面一になるように形成されている。
以上の製造工程により、本実施形態の配線基板１０を製造することができる。
次に、図１３（ｂ）に示した構造体を切断位置Ａ１に沿ってダイシングブレード等によって切断する。これにより、図１４（ａ）に示すように、配線基板１２が個片化され、複数の配線基板１２が製造される。本工程において、外枠２０は廃棄される。
続いて、図１４（ｂ）に示す工程では、絶縁層３１の第１面３１Ａ上に、配線層３０の所要の箇所に画定される接続パッドＰ１を露出させるための開口部３８Ｘを有するソルダレジスト層３８を形成する。ソルダレジスト層３８は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。なお、必要に応じて、接続パッドＰ１上に、例えば、Ｎｉ層やＡｕ層をこの順番で積層した金属層を形成するようにしてもよいし、ＯＳＰ膜を形成するようにしてもよい。Ｎｉ層やＡｕ層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、本実施形態の配線基板１２Ａを製造することができる。
次に、図１５に従って半導体装置５０の製造方法について説明する。なお、図１５において、同図に示す配線基板１２Ａは図１４（ｂ）とは上下反転して描かれている。
まず、図１５（ａ）に示す工程では、配線基板１２Ａの接続パッドＰ１上にはんだ３９を形成する。はんだ３９は、例えば、はんだペーストの塗布やはんだボールの搭載により形成することができる。
続いて、図１５（ｂ）に示す工程では、半導体チップ６０の回路形成面（ここでは、下面）に設けられたバンプ６１を接続パッドＰ１上に位置決めし、はんだ３９を溶融させ、バンプ６１と接続パッドＰ１とを電気的に接続する。これにより、配線基板１２Ａに半導体チップ６０がフリップチップ実装される。
その後、配線基板１２Ａと半導体チップ６０との隙間を充填するようにアンダーフィル樹脂６５（図４参照）を形成する。
以上説明した製造工程により、図４に示した半導体装置５０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）最外層の絶縁層３１を厚さ方向に貫通する貫通孔３１Ｙを形成し、その貫通孔３１Ｙを充填し、平面視において文字及び記号を含む特定の形状として識別可能な識別マーク１５を構成する複数のビア配線４２を形成するようにした。貫通孔３１Ｙにビア配線４２（Ｃｕ層）が充填されているため、そのビア配線４２によって構成される識別マーク１５の視認性を、貫通孔によって構成される従来の識別マークよりも向上させることができる。
（２）また、ビア配線４２の第１面４２Ａを、最外層の配線層３０の第１面３０Ａと略面一に形成するようにした。これにより、特定の形状を形作るビア配線４２（Ｃｕ層）が、外部に露出するソルダレジスト層３８の直下にまで形成されるため、そのビア配線４２によって構成される識別マーク１５の視認性を向上させることができる。
（３）レジスト層７２，７４のパターニング（配線層３０，３２の形成）とは別に、絶縁層３１に貫通孔３１Ｙ，３１Ｚを形成し、その貫通孔３１Ｙ，３１Ｚを充填し、識別マーク１５，２５を構成するビア配線４２，４３を形成するようにした。また、貫通孔３１Ｙ，３１Ｚをレーザ加工法により形成するようにした。これにより、基板形成領域Ａ２毎に異なる形状の識別マーク１５を容易に形成することができ、各領域Ａ４の外枠形成領域Ａ３毎に異なる形状の識別マーク２５を容易に形成することができる。換言すると、識別マーク１５，２５の設置位置及び形状を自由に選択することができるため、各単位配線基板１２に形成される識別マーク１５の設計自由度を向上させることができ、外枠２０に形成される識別マーク２５の設計自由度を向上させることができる。
（４）ビアホール３１Ｘを形成する工程と同一の工程において、レーザ加工法により、貫通孔３１Ｙ，３１Ｚを形成するようにした。これにより、配線基板１０の製造時間の増大を抑制することができ、配線基板１０の製造コストが増大することを好適に抑制することができる。
（５）ところで、貫通孔によって識別マークを構成する従来技術では、最上層の配線層を形成し、その最上層の配線層の一部を被覆するソルダレジスト層を形成した後に、識別マークを構成する貫通孔を形成する。このため、仮に、貫通孔の内面を被覆する金属層や貫通孔を充填する金属層を形成する場合には、その金属層を形成するための追加の工程がソルダレジスト層の形成後に必要になる。
これに対し、本実施形態の製造方法によれば、ビア配線４１及び配線層３２を形成する工程と同一の工程において、ビア配線４２，４３を形成するようにした。このため、従来技術のように、ビア配線４２，４３を形成するために、ビア配線４１及び配線層３２を形成する工程等とは別に追加の工程を設ける必要がない。また、ソルダレジスト層３８を形成した後に、ビア配線４２，４３を形成するための工程を設ける必要がない。これらにより、配線基板１０の製造時間の増大を抑制することができ、配線基板１０の製造コストが増大することを好適に抑制することができる。
（６）貫通孔３１Ｙを充填するビア配線４２によって識別マーク１５を構成するようにした。また、識別マーク１５を被覆するソルダレジスト層３８の色を、透明又は半透明な淡黄色とした。これにより、ソルダレジスト層３８に、識別マーク１５を露出させるための開口部を設けずとも、図２（ｂ）においてソルダレジスト層３８の下部方向から識別マーク１５を視認することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１６に示すように、配線基板１２Ａにおけるソルダレジスト層３８（図２（ｂ）参照）を省略してもよい。すなわち、ビア配線４２の第１面４２Ａを外部に露出させるようにしてもよい。
・上記実施形態及び上記変形例では、ビア配線４２と接続される配線層３２を、複数のビア配線４２と共通に接続されるようにベタ状に形成するようにしたが、これに限定されない。
例えば図１７（ａ）及び図１７（ｂ）に示すように、絶縁層３１の第２面３１Ｂ上に、複数のビア配線４２と個別に接続される配線パターン３２Ｃを形成するようにしてもよい。各配線パターン３２Ｃは、例えば、ビア配線４２の第２面（ここでは、上面）よりも大径に形成されている。このとき、図１７（ａ）に示すように、絶縁層３１の第１面３１Ａ上にソルダレジスト層３８を形成してもよいし、図１７（ｂ）に示すように、ソルダレジスト層３８を省略してもよい。
・上記実施形態では、ビア配線４３と接続される配線層３２を、複数のビア配線４３と共通に接続されるようにベタ状に形成するようにしたが、これに限定されない。例えば、図１７に示した配線パターン３２Ｃと同様に、絶縁層３１の第２面３１Ｂ上に、複数のビア配線４３と個別に接続される配線パターンを形成するようにしてもよい。
・上記実施形態では、識別マーク１５，２５を、複数のビア配線４２，４３によって形作られる識別マーク１５，２５のみで構成するようにした。これに限らず、例えば、識別マーク１５，２５を、複数のビア配線４２，４３によって形作られる識別マーク１５，２５と、ステッパを用いた露光方法によって形成される識別マークとを組み合わせたものとしてもよい。
・上記実施形態では、ビア配線４２の第１面４２Ａ及びビア配線４３の第１面４３Ａを、絶縁層３１の第１面３１Ａと面一になるように形成した。これに限らず、例えば、ビア配線４２，４３の第１面４２Ａ，４３Ａを、絶縁層３１の第１面３１Ａよりも配線層３２側に凹むように形成してもよいし、絶縁層３１の第１面３１Ａよりも配線層３２とは反対側（図２（ｂ）では、下側）に突出するように形成してもよい。
・上記実施形態では、ビア配線４２（識別マーク１５）をチップ搭載面側に形成するようにした。これに限らず、例えば、ビア配線４２（識別マーク１５）を外部接続端子面側に形成するようにしてもよい。同様に、ビア配線４３（識別マーク２５）を外部接続端子面側に形成するようにしてもよい。これらの場合には、支持体７０上に、まず、外部接続端子面側の配線層３６及び絶縁層３５を積層した後に、配線層３４と、絶縁層３３と、配線層３２と、絶縁層３１と、配線層３０とを順に積層する。
・上記実施形態における金属膜７１の形成を省略してもよい。
・上記実施形態における配線層３０の第１面３０Ａ全面を接続パッドＰ１としてソルダレジスト層３８の開口部３８Ｘから露出させるようにしてもよい。
・上記実施形態の配線基板１２，１２Ａにおける配線層３０，３２，３４，３６及び絶縁層３１，３３，３５の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、配線基板１２Ａに半導体チップ６０を実装する場合について説明したが、被実装体としては半導体チップ６０に限定されない。例えば、配線基板１２Ａの上に別の配線基板を積み重ねる構造を有するパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することができる。
・上記実施形態における配線基板１２に実装される半導体チップの数や、その半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態では、主にビルドアップ工法により支持体７０の片面（上面７０Ａ）に所要数の配線層及び絶縁層を積層した後に、支持体７０を除去して図１３（ｂ）に示した構造体を１つ得るようにした。これに限らず、例えば、主にビルドアップ工法により支持体７０の両面（上面及び下面）に所要数の配線層及び絶縁層を積層した後に、支持体７０を除去して図１３（ｂ）に示した構造体を複数個得るようにしてもよい。
・上記実施形態では、３つのブロック１１を有する配線基板１０に具体化したが、ブロック１１の数は特に限定されない。例えば、１つ又は２つのブロック１１を有する配線基板１０に具体化してもよいし、４つ以上のブロック１１を有する配線基板１０に具体化してもよい。
・上記実施形態では、単位配線基板１２がマトリクス状に複数個連設されたブロック１１を有する配線基板１０に具体化したが、例えば、単位配線基板１２が帯状に複数個連設されたブロック１１を有する配線基板１０に具体化してもよい。すなわち、単位配線基板１２がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）連設されたブロック１１を有する配線基板であれば、その単位配線基板１２の配列は特に限定されない。
１０ 配線基板
１１ ブロック
１２ 配線基板（単位配線基板）
１２Ａ 配線基板
１５ 識別マーク（第１識別マーク）
２０ 外枠
２５ 識別マーク（第２識別マーク）
３０ 配線層（最下層の配線層）
３０Ａ 第１面（下面）
３０Ｂ 第２面（上面）
３１ 絶縁層（最下層の絶縁層）
３１Ａ 第１面（下面）
３１Ｂ 第２面（上面）
３２，３４，３６ 配線層
３２Ｃ 配線パターン
３３，３５ 絶縁層
３１Ｘ，３３Ｘ，３５Ｘ ビアホール
３１Ｙ 貫通孔（第１貫通孔）
３１Ｚ 貫通孔（第２貫通孔）
３８ ソルダレジスト層
３８Ｘ 開口部
４１ ビア配線
４２ ビア配線（第１ビア配線）
４２Ａ 第１面（下端面）
４３ ビア配線（第２ビア配線）
４３Ａ 第１面（下端面）
５０ 半導体装置
６０ 半導体チップ
７０ 支持体
７１ 金属膜（支持体）
Ａ２ 基板形成領域
Ａ３ 外枠形成領域
Ｐ１ 接続パッド

Claims (11)

  1. 複数の配線層及び絶縁層が交互に積層され、前記配線層同士が前記絶縁層に形成されたビアホールを介して電気的に接続された配線基板において、
    最下層の配線層と、
    前記最下層の配線層を被覆する最下層の絶縁層と、
    前記最下層の絶縁層を厚さ方向に貫通する複数の貫通孔と、
    前記貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な識別マークを構成する複数のビア配線と、を有し、
    前記ビア配線の下端面は、前記最下層の絶縁層の下面から露出し、前記最下層の配線層の下面と面一になるように形成されていることを特徴とする配線基板。
  2. 前記最下層の絶縁層の上面には、前記複数のビア配線と共通して接続されるベタ状の配線層が形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記最下層の絶縁層の上面には、前記複数のビア配線と個別に接続される複数の配線パターンが形成されていることを特徴とする請求項１に記載の配線基板。
  4. 前記最下層の絶縁層の下面には、前記最下層の配線層の少なくとも一部を接続パッドとして露出させるための開口部を有するソルダレジスト層が形成されていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記ビア配線の下端面は、前記最下層の絶縁層の下面と面一になるように形成されていることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 当該配線基板が有する前記ビアホールの全てが、前記最下層の絶縁層の下面側の開口部に対して該開口部の反対側の開口部が拡開されたテーパ形状に形成されていることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 請求項１〜６のいずれか一項に記載の配線基板と、半導体チップとを有する半導体装置であって、
    前記半導体チップは、前記配線基板の前記最下層の絶縁層側に搭載されていることを特徴とする半導体装置。
  8. 複数の配線層及び絶縁層が交互に積層された単位配線基板が複数個連設されたブロックと、前記ブロックを囲む外枠とを有する配線基板において、
    前記単位配線基板は、
    最下層の配線層と、
    前記最下層の配線層を被覆する最下層の絶縁層と、
    前記最下層の絶縁層を厚さ方向に貫通する複数の第１貫通孔と、
    前記第１貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な第１識別マークを構成する複数の第１ビア配線と、を有し、
    前記外枠は、
    前記最下層の絶縁層を厚さ方向に貫通する複数の第２貫通孔と、
    前記第２貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な第２識別マークを構成する複数の第２ビア配線と、を有し、
    前記第１ビア配線の下端面及び前記第２ビア配線の下端面は、前記最下層の絶縁層の下面から露出し、前記最下層の配線層の下面と面一になるように形成されていることを特徴とする配線基板。
  9. 支持体を準備する工程と、
    前記支持体上に、最下層の配線層を形成する工程と、
    前記支持体上に、前記最下層の配線層を被覆する最下層の絶縁層を形成する工程と、
    前記最下層の絶縁層を厚さ方向に貫通して前記最下層の配線層の上面を露出するビアホールを形成するとともに、前記最下層の絶縁層を厚さ方向に貫通して前記支持体を露出する貫通孔を形成する工程と、
    前記最下層の絶縁層上に、前記ビアホールを介して前記最下層の配線層と電気的に接続される配線層を形成するとともに、前記貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な識別マークを構成する複数のビア配線を形成する工程と、
    前記最下層の絶縁層上に、所要数の絶縁層と配線層とを交互に積層する工程と、
    前記支持体を除去する工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 前記ビアホールと前記貫通孔とは、レーザ加工法により形成されることを特徴とする請求項９に記載の配線基板の製造方法。
  11. 複数の配線層及び絶縁層が交互に積層された単位配線基板が複数個連設されたブロックと、前記ブロックを囲む外枠とを有する配線基板の製造方法であって、
    前記単位配線基板が形成される基板形成領域を複数有し、前記外枠が形成される外枠形成領域を有する支持体を準備する工程と、
    前記基板形成領域の前記支持体上に、最下層の配線層を形成する工程と、
    前記基板形成領域及び前記外枠形成領域の前記支持体上に、前記最下層の配線層を被覆する最下層の絶縁層を形成する工程と、
    前記最下層の絶縁層を厚さ方向に貫通して前記最下層の配線層の上面を露出するビアホールを形成するとともに、前記最下層の絶縁層を厚さ方向に貫通して前記支持体を露出する第１貫通孔を前記基板形成領域に形成し、前記最下層の絶縁層を厚さ方向に貫通して前記支持体を露出する第２貫通孔を前記外枠形成領域に形成する工程と、
    前記最下層の絶縁層上に、前記ビアホールを介して前記最下層の配線層と電気的に接続される配線層を形成するとともに、前記第１貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な第１識別マークを構成する複数の第１ビア配線を形成し、前記第２貫通孔を充填し、文字及び記号を含む特定の形状として識別可能な第２識別マークを構成する複数の第２ビア配線を形成する工程と、
    前記最下層の絶縁層上に、所要数の絶縁層と配線層とを交互に積層する工程と、
    前記支持体を除去する工程と、
    を有することを特徴とする配線基板の製造方法。
JP2014046565A 2014-03-10 2014-03-10 配線基板、半導体装置及び配線基板の製造方法 Active JP6208054B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014046565A JP6208054B2 (ja) 2014-03-10 2014-03-10 配線基板、半導体装置及び配線基板の製造方法
US14/633,342 US9253877B2 (en) 2014-03-10 2015-02-27 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046565A JP6208054B2 (ja) 2014-03-10 2014-03-10 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015170808A JP2015170808A (ja) 2015-09-28
JP6208054B2 true JP6208054B2 (ja) 2017-10-04

Family

ID=54018861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046565A Active JP6208054B2 (ja) 2014-03-10 2014-03-10 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9253877B2 (ja)
JP (1) JP6208054B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
JP6773518B2 (ja) 2016-10-24 2020-10-21 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6437022B2 (ja) * 2017-01-31 2018-12-12 株式会社大一商会 遊技機
JP6509263B2 (ja) * 2017-01-31 2019-05-08 株式会社大一商会 遊技機
JP6437021B2 (ja) * 2017-01-31 2018-12-12 株式会社大一商会 遊技機
US10244632B2 (en) * 2017-03-02 2019-03-26 Intel Corporation Solder resist layer structures for terminating de-featured components and methods of making the same
CN107613630A (zh) * 2017-08-30 2018-01-19 景旺电子科技(龙川)有限公司 一种预防混板的方法
JP6440805B1 (ja) * 2017-11-16 2018-12-19 三菱電機株式会社 熱型赤外線検出器およびその製造方法
CN108650795B (zh) * 2018-06-13 2019-12-24 广州兴森快捷电路科技有限公司 封装基板的打码方法、加工方法及封装基板
JP6601856B1 (ja) * 2018-06-22 2019-11-06 株式会社大一商会 遊技機
US10470300B1 (en) * 2018-07-24 2019-11-05 AGC Inc. Glass panel for wiring board and method of manufacturing wiring board
JP6678373B2 (ja) * 2019-04-25 2020-04-08 株式会社大一商会 遊技機
JP6678372B2 (ja) * 2019-04-25 2020-04-08 株式会社大一商会 遊技機
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム
CN215735031U (zh) * 2021-01-28 2022-02-01 奥特斯科技(重庆)有限公司 包括识别标记的部件承载件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP4590272B2 (ja) * 2004-01-30 2010-12-01 日本特殊陶業株式会社 配線基板の製造方法
DE602004016648D1 (de) * 2004-07-30 2008-10-30 Phoenix Prec Technology Corp Leiterplatte mit identifizierbaren Informationen und Herstellungsverfahren
JP2006237297A (ja) * 2005-02-25 2006-09-07 Kyocera Corp 複数個取り配線基板
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ
JP5830347B2 (ja) * 2011-10-25 2015-12-09 日本特殊陶業株式会社 配線基板の製造方法
JP2012151509A (ja) * 2012-05-01 2012-08-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ

Also Published As

Publication number Publication date
US9253877B2 (en) 2016-02-02
JP2015170808A (ja) 2015-09-28
US20150257256A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP6208054B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US9603263B2 (en) Manufacturing method of circuit substrate
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2006196860A (ja) 半導体パッケージ及びその製造方法
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2019179831A (ja) 配線基板、配線基板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
TW201519714A (zh) 印刷電路板及其製造方法
US9491871B2 (en) Carrier substrate
KR100994099B1 (ko) 플립칩 기판 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP6625491B2 (ja) 配線基板、半導体装置、配線基板の製造方法
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
EP2894667A1 (en) Flip chip pad geometry for an IC package substrate
JP7088531B2 (ja) 支持体付着プリント回路基板及び支持体付着プリント回路基板の製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170906

R150 Certificate of patent or registration of utility model

Ref document number: 6208054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150