JP2019179831A - 配線基板、配線基板の製造方法 - Google Patents

配線基板、配線基板の製造方法 Download PDF

Info

Publication number
JP2019179831A
JP2019179831A JP2018067912A JP2018067912A JP2019179831A JP 2019179831 A JP2019179831 A JP 2019179831A JP 2018067912 A JP2018067912 A JP 2018067912A JP 2018067912 A JP2018067912 A JP 2018067912A JP 2019179831 A JP2019179831 A JP 2019179831A
Authority
JP
Japan
Prior art keywords
wiring
layer
solder resist
opening
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018067912A
Other languages
English (en)
Inventor
山川　薫
Kaoru Yamakawa
薫 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018067912A priority Critical patent/JP2019179831A/ja
Priority to US16/361,299 priority patent/US10412828B1/en
Publication of JP2019179831A publication Critical patent/JP2019179831A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】短絡を抑制可能な配線基板を提供すること。【解決手段】配線基板１０は、基板本体１１と、基板本体１１の上面の第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を備える配線層１２と、第１配線２１及び第２配線２２を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面を覆う絶縁被膜３２と、を有している。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着される。ソルダーレジスト層３１は、導電性補強板５１の直下に第２配線２２の一部を露出する開口部３１Ｙを有する。絶縁被膜３２は、導電性補強板５１の直下に開口部３１Ｙと連通して第２配線２２の一部を露出する開口部３２Ｙを有する。【選択図】図１

Description

本発明は、配線基板、配線基板の製造方法に関する。
従来、配線基板には、ＣＰＵ等の半導体素子を含む電子デバイスが搭載される。そして、このような電子デバイスを搭載する電子機器の薄型化にともない、配線基板も薄型化されている。そして、このような配線基板には、薄型化による反りの抑制等を目的とした補強板が接続される（例えば、特許文献１，２参照）。
特開２００９−１２３８７４号公報 特開２０１５−１７６９８４号公報
ところで、補強板として導電性を有するものが用いられる場合がある。そして、導電性を有する補強板を配線基板の配線パターン（例えばグランドパターン）と接続する場合がある。補強板は、導電性ペーストを介して配線基板のソルダーレジスト層上に接着されるとともに配線パターンと電気的に接続される。しかしながら、ソルダーレジスト層に不要な開口（ボイド）が生じ、その開口から接続を意図した配線パターンと異なる配線パターンが露出する場合がある。この場合、その配線パターンが導電性ペーストによって補強板と電気的に接続されるため、例えばグランドパターンと意図しない配線パターンとの間が短絡してしまう。このような短絡を抑制することが求められる。
開示の一観点によれば、配線基板は、導電性接着層を介して導電性補強板が接着される配線基板であって、基板本体と、前記基板本体の上面の第１配線及び第２配線と、前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部及び前記第１配線の一部を露出する欠損部を有するソルダーレジスト層と、前記ソルダーレジスト層の上面の少なくとも一部及び前記欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜と、を備え、前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものである。
開示の別の一観点によれば、配線基板の製造方法は、導電性接着層を介して導電性補強板が接着される配線基板の製造方法であって、基板本体の上面に第１配線及び第２配線を形成する工程と、前記基板本体の上面の第１配線及び第２配線と、前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部を有するソルダーレジスト層を形成する工程と、前記ソルダーレジスト層の上面の少なくとも一部及び前記ソルダーレジスト層に生じる欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜を形成する工程と、を備え、前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものである。
開示の一観点によれば、短絡を抑制可能な配線基板、配線基板の製造方法を提供できる。
第一実施形態の半導体装置の概略断面図。 第一実施形態の配線基板及び補強板を示す概略断面図。 半導体装置の概略平面図。 第一実施形態の配線基板のソルダーレジスト層を示す説明図。 比較例の配線基板のソルダーレジスト層を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 ソルダーレジスト層の形成工程を示す説明図。 導電性補強板の接続工程を示す説明図。 第二実施形態の半導体装置の概略断面図。 第二実施形態の配線基板及び補強板を示す概略断面図。
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している場合がある。
（第一実施形態）
以下、第一実施形態を図１〜図１２に従って説明する。
図１に示すように、半導体装置１は、配線基板１０、電子部品としての半導体素子４１、導電性補強板５１、導電性接着層５２を有している。
図１及び図３に示すように、配線基板１０は、長方形板状に形成されている。半導体素子４１は、配線基板１０に実装されている。導電性補強板５１は、導電性接着層５２を介して配線基板１０に接続されている。導電性補強板５１は、配線基板１０の辺に沿って枠状に形成されている。導電性補強板５１は、配線基板１０に実装された半導体素子４１を囲むように配設されている。
図１及び図２に示すように、配線基板１０は、基板本体１１、配線層１２、ソルダーレジスト層３１、絶縁被膜３２、配線層１４、ソルダーレジスト層１５を有している。
配線層１２は、基板本体１１の上面１１ａに形成されている。配線層１４は、基板本体１１の下面１１ｂに形成されている。配線層１２，１４の材料としては、例えば銅（Ｃｕ）等を用いることができる。
基板本体１１は、配線層１２と配線層１４とを相互に電気的に接続する構造を有していれば十分である。このため、基板本体１１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して積層され、絶縁層に形成されたビアと配線層によって上記配線層１２と配線層１４を電気的に接続する。内部に形成される配線層やビアの材料としては、たとえば銅や銅合金を用いることができる。絶縁層の材料としては、たとえばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。基板本体１１としては、例えばコア基板を有さないコアレス基板やコア基板を有するコア付きビルドアップ基板等を用いることができる。また、基板本体１１として、シリコン基板やセラミック基板等を用いてもよい。
配線層１２は、第１配線２１と第２配線２２とを備えている。第１配線２１は、例えば信号を伝達する配線（信号配線）である。以下の説明において、第１配線２１を信号配線２１と言う場合がある。第２配線２２は、例えばグランドに接続される配線（グランド配線）である。以下の説明において、第２配線２２をグランド配線２２と言う場合がある。
ソルダーレジスト層３１は、基板本体１１の上面と配線層１２の一部を覆うように設けられている。ソルダーレジスト層３１は、配線層１２の一部を露出する開口部３１Ｘ，３１Ｙを有している。開口部３１Ｘは、配線層１２の一部を接続パッド１６として露出する。開口部３１Ｙは、配線層１２のグランド配線２２の一部をグランドパッド１７として露出する。ソルダーレジスト層３１は、絶縁性を有する樹脂からなる樹脂絶縁層である。ソルダーレジスト層３１の材料としては、たとえばエポキシ樹脂やアクリル樹脂などを用いることができる。
なお、必要に応じて、ソルダーレジスト層３１の開口部３１Ｘ，３１Ｙから露出する配線層１２の表面にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部３１Ｘ，３１Ｙから露出する配線層１２の表面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層１２の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１２の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部３１Ｘ、３１Ｙから露出する配線層１２（あるいは、配線層１２上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、各パッドとしてもよい。
絶縁被膜３２は、ソルダーレジスト層３１の上面を覆うように形成されている。絶縁被膜３２は、ソルダーレジスト層３１の開口部３１Ｘと連通して配線層１２の一部を露出する開口部３２Ｘと、ソルダーレジスト層３１の開口部３１Ｙと連通して配線層１２のグランド配線２２の一部を露出する開口部３２Ｙとを有している。絶縁被膜３２は、絶縁性を有するアルミナ（Ａｌ２Ｏ３）からなるアルミナ絶縁層である。なお、絶縁被膜３２として、シリコン酸化膜（ＳｉＯ２）を用いてもよい。
半導体素子４１は、バンプ４２により配線基板１０の接続パッド１６に接続されている。半導体素子４１は、配線基板１０に対してフリップチップ実装されている。半導体素子４１としては、たとえばＣＰＵ(Central Processing Unit)チップやＧＰＵ(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体素子４１としては、たとえばＤＲＡＭ(Dynamic Random Access Memory)チップ、ＳＲＡＭ(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、半導体素子４１として、ＣＰＵや他のデジタル回路やアナログ回路を含むシステムチップ、等を用いることができる。
バンプ４２としては、接続パッド１６上のバンプ、半導体素子４１のパッド上のバンプ、又は双方のバンプを用いることができる。バンプ４２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と金（Ａｕ）の合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、配線基板１０に電子部品の一つである半導体素子４１を実装したが、これに限らず、他の電子部品（例えば、キャパシタ、インダクタ等）を配線基板１０に実装してもよい。また、複数の電子部品を配線基板１０に実装してもよい。配線基板１０（絶縁被膜３２）と半導体素子４１との間にアンダーフィル樹脂が充填されてもよい。アンダーフィル樹脂としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
ソルダーレジスト層１５は、基板本体１１の下面と配線層１４の一部を覆うように形成されている。ソルダーレジスト層１５は、配線層１４の一部を外部接続パッド１８として露出する開口部１５Ｘを有している。ソルダーレジスト層１５の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
外部接続パッド１８には、この配線基板１０をマザーボード等の実装基板（図示略）に実装する際に使用される外部接続端子が接続される。外部接続端子としては、例えば、はんだボール、はんだバンプ、リードピン、を用いることができる。
なお、必要に応じて、ソルダーレジスト層１５の開口部１５Ｘから露出する配線層１４の表面にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部１５Ｘから露出する配線層１４の表面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層１４の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１４の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部１５Ｘから露出する配線層１４（あるいは、配線層１４上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
図１に示すように、導電性補強板５１は、導電性接着層５２を介して配線基板１０の絶縁被膜３２の上面に接着されている。導電性補強板５１は、配線層１２の信号配線２１及びグランド配線２２の少なくとも一部、ソルダーレジスト層３１の開口部３１Ｙ、及び絶縁被膜３２の開口部３２Ｙをまたぐように形成されたものである。導電性補強板５１は、例えば、Ｃｕ，Ｃｕ合金、鉄（Ｆｅ）、ステンレス等の板材からなる。本実施形態において、絶縁被膜３２は、例えばアルミナ絶縁層である。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着されている。
ソルダーレジスト層３１は、グランド配線２２の一部をグランドパッド１７として露出する開口部３１Ｙを有している。絶縁被膜３２は、ソルダーレジスト層３１の開口部３１Ｙと連通してグランド配線２２の一部のグランドパッド１７を露出する開口部３２Ｙを有している。
導電性接着層５２は、絶縁被膜３２と導電性補強板５１との間の接着層５２Ｐと、ソルダーレジスト層３１の開口部３１Ｙと絶縁被膜３２の開口部３２Ｙに形成された接続部５２Ｖとを備えている。接続部５２Ｖは、開口部３１Ｙ，３２Ｙの内部にあって、その開口部３１Ｙ，３２Ｙから露出するグランドパッド１７と接続される。従って、導電性補強板５１は、導電性接着層５２を介してグランド配線２２と接続される。導電性接着層５２は、例えば、導電性ペースト（例えばＡｇペースト）を硬化して形成される。
図１及び図２に示すように、導電性補強板５１は、配線基板１０のグランド配線２２と信号配線２１の少なくとも一部を覆うように配置されている。つまり、導電性補強板５１と配線基板１０の基板本体１１との間には、絶縁被膜３２と、ソルダーレジスト層３１と、少なくともグランド配線２２と信号配線２１の一部とが介在されている。
ここで、主要となる部材の大きさの一例を開示する。基板本体１１の厚さは、例えば０．７ｍｍである。導電性補強板５１の厚さは、例えば０．５ｍｍである。導電性接着層５２の厚さ（接着層５２Ｐの厚さ）は、例えば２０μｍである。絶縁被膜３２の厚さは、例えば１μｍである。ソルダーレジスト層３１の厚さは、例えば２０μｍである。
（作用）
（比較例）
先ず、比較例について、図５を用いて説明する。なお、上述した本実施形態と同じ部材については本実施形態と同じ符号を用いて説明する。
図５において、左部分は比較例の配線基板１００の一部平面図であり、右部分は導電性補強板５１と信号配線２１及びグランド配線２２の接続を示す一部断面図である。
図５に示すように、配線基板１００のソルダーレジスト層１０１は、単一の樹脂絶縁層である。ソルダーレジスト層１０１の開口部１０１Ｙによりグランド配線２２の一部がグランドパッド１７として露出され、そのグランドパッド１７に導電性接着層５２を介して導電性補強板５１が接続されている。
ソルダーレジスト層１０１は、例えば、液状又はペースト状の絶縁性樹脂を塗布し、それを硬化して形成される。このソルダーレジスト層１０１には、欠損部（ボイド）１０１Ｅが生じ、その欠損部１０１Ｅによって意図しない部分で信号配線２１が露出する場合がある。図４に示すように、導電性補強板５１を接続する領域に欠損部１０１Ｅが生じると、欠損部１０１Ｅ内の導電性接着層５２が形成され、導電性補強板５１と信号配線２１とが接続される。導電性補強板５１は、ソルダーレジスト層１０１の開口部１０１Ｙに形成した導電性接着層５２の接続部５２Ｖによりグランド配線２２に接続される。従って、信号配線２１とグランド配線２２とが短絡される。
（本実施形態）
次に、本実施形態を説明する。
図４において、左部分は本実施形態の配線基板１０の一部平面図であり、右部分は導電性補強板５１と信号配線２１及びグランド配線２２の接続を示す一部断面図である。
図４に示すように、本実施形態では、ソルダーレジスト層３１の上面の全体が、絶縁被膜３２により覆われている。ソルダーレジスト層３１は、例えば樹脂絶縁層であり、絶縁被膜３２は、例えばアルミナ絶縁層である。ソルダーレジスト層３１には、意図しない位置にて欠損部３１Ｅが生じる。絶縁被膜３２は、ソルダーレジスト層３１の上面の全体を覆うように形成されている。従って、絶縁被膜３２は、ソルダーレジスト層３１に生じた欠損部３１Ｅの内部に形成され、その欠損部３１Ｅの内面、及び欠損部３１Ｅによって露出する信号配線２１を覆う。このため、導電性接着層５２が欠損部３１Ｅの内部に充填されても、その導電性接着層５２と信号配線２１との間に絶縁被膜３２が介在するため、導電性補強板５１と信号配線２１との接続が防止される。このように、信号配線２１とグランド配線２２との間の短絡が抑制される。
（製造方法）
次に、本実施形態の配線基板１０、半導体装置１の製造方法について説明する。
なお、ここでは、図１及び図２に示すソルダーレジスト層３１及び絶縁被膜３２の形成と、導電性補強板５１の接着について説明する。また、説明の便宜上、最終的に配線基板１０、半導体装置１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図６〜図１１は、ソルダーレジスト層３１及び絶縁被膜３２の形成工程を示し、図１２は、導電性補強板５１の接続工程を示す。なお、図６〜図１２において、左部分は各工程における部材の一部平面図であり、右部分は各工程における部材の一部断面図である。
図６に示すように、配線層１２（信号配線２１及びグランド配線２２）を覆うソルダーレジスト層３１を形成する。ソルダーレジスト層３１は、信号配線２１を被覆するように形成される。また、ソルダーレジスト層３１は、グランド配線２２の一部を露出する開口部３１Ｙを有するように形成される。ソルダーレジスト層３１は、例えば、液状やペースト状の感光性樹脂を塗布し、当該樹脂をフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。なお、図６には、信号配線２１を覆うソルダーレジスト層３１に欠損部（ボイド）３１Ｅが生じた場合を示している。
図７に示すように、ソルダーレジスト層３１の上面を覆う絶縁被膜３２を形成する。上述したように、絶縁被膜３２は、例えばアルミナ絶縁層であり、スパッタ法により得られる。スパッタ法を用いることにより、ソルダーレジスト層３１に生じた欠損部３１Ｅの内面及びその欠損部３１Ｅより露出する信号配線２１を、絶縁被膜３２により覆うことができる。なお、絶縁被膜３２を例えばシリコン酸化膜とした場合、例えばＴＥＯＳを用いて形成することができる。
図８に示すように、絶縁被膜３２を覆うレジスト層２０１を形成する。レジスト層２０１は、絶縁被膜３２を部分的に除去する工程におけるマスクとして機能するものが用いられる。このレジスト層２０１としては、例えば、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁被膜３２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層を形成することができる。
図９に示すように、開口部２０１Ｙを形成する。開口部２０１Ｙは、ソルダーレジスト層３１の開口部３１Ｙの位置に対応して形成される。この開口部２０１Ｙは、レジスト層２０１となるレジストを露光・現像によりパターニングして形成することができる。
図１０に示すように、ソルダーレジスト層３１の開口部３１Ｙ内の絶縁被膜３２を除去し、絶縁被膜３２に開口部３２Ｙを形成する。絶縁被膜３２は、例えばアルミナ絶縁層であり、例えばイオンミリング（ion milling）によりレジスト層２０１の開口部２０１Ｙから露出する絶縁被膜３２を除去することにより、開口部３２Ｙを形成することができる。なお、絶縁被膜３２を例えばシリコン酸化膜とした場合、例えばイオンミリングやドライエッチングにより開口部３２Ｙを形成することができる。
図１１に示すように、レジスト層２０１（図１０参照）を除去する。これにより、ソルダーレジスト層３１と絶縁被膜３２とを有する配線基板１０が完成する。
図１２に示すように、配線基板１０に、導電性接着層５２を介して導電性補強板５１を接着する。例えば、導電性補強板５１の下面に導電性ペーストを塗布し、その導電性ペーストを絶縁被膜３２に向けて導電性補強板５１を配線基板１０に向けて横圧する。これにより、導電性ペーストが絶縁被膜３２及びソルダーレジスト層３１の開口部３２Ｙ，３１Ｙの内部と、欠損部３１Ｅを覆う絶縁被膜３２の凹部内に充填される。その後、例えば加熱によって導電性ペーストを硬化させることで、導電性接着層５２が形成される。そして、絶縁被膜３２及びソルダーレジスト層３１の開口部３２Ｙ，３１Ｙの内部の接続部５２Ｖを有する導電性接着層５２により、導電性補強板５１がグランド配線２２に接続される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１０は、基板本体１１と、基板本体１１の上面の配線層１２と、配線層１２を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面を覆う絶縁被膜３２とを有している。導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２の上面に接着される。配線層１２は、少なくとも一部が導電性補強板５１の直下に配設される第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を備える。ソルダーレジスト層３１は、導電性補強板５１の直下に第２配線２２の一部を露出する開口部３１Ｙを有する。絶縁被膜３２は、導電性補強板５１の直下に開口部３１Ｙと連通して第２配線２２の一部を露出する開口部３２Ｙを有する。
絶縁被膜３２は、ソルダーレジスト層３１の上面の全体を覆うように形成されている。ソルダーレジスト層３１に意図しない位置に欠損部３１Ｅが生じた場合、絶縁被膜３２は、ソルダーレジスト層３１に生じた欠損部３１Ｅの内部に形成され、その欠損部３１Ｅの内面、及び欠損部３１Ｅによって露出する信号配線２１を覆う。このため、導電性接着層５２が欠損部３１Ｅの内部に充填されても、その導電性接着層５２と信号配線２１との間に絶縁被膜３２が介在するため、導電性補強板５１と信号配線２１との接続が防止される。このように、欠損部３１Ｅによる信号配線２１とグランド配線２２との間の短絡を防止できる。
（２）絶縁被膜３２はアルミナ絶縁膜である。このような絶縁被膜３２により、ソルダーレジスト層３１の上面全体を覆うことができる。このため、導電性補強板５１の直下以外でソルダーレジスト層３１に生じる欠損部３１Ｅによる配線層１２の露出を抑制できる。また、この絶縁被膜３２は、薄い（例えば、１μｍ）ため、ソルダーレジスト層３１と絶縁被膜３２とを合わせた膜厚の増加を抑制できる。
（第二実施形態）
以下、第二実施形態を図１３〜図１４に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部又は全てを省略する。
図１３及び図１４に示すように、半導体装置１Ａは、配線基板１０Ａ、電子部品としての半導体素子４１、導電性補強板５１、導電性接着層５２を有している。配線基板１０Ａは、第一実施形態の配線基板１０Ａと同様の形状に形成されている。
配線基板１０Ａは、配線基板１０Ａは、基板本体１１、配線層１２、ソルダーレジスト層３１、絶縁被膜３２Ａ、配線層１４、ソルダーレジスト層１５を有している。
ソルダーレジスト層３１は、基板本体１１の上面と配線層１２の一部を覆うように設けられている。配線層１２は、第１配線２１（信号配線２１）と第２配線２２（グランド配線２２）とを含む。本実施形態において、絶縁被膜３２Ａは、導電性補強板５１に対応する領域であり、接続された導電性補強板５１の直下のソルダーレジスト層３１の領域を覆うように形成されている。
ソルダーレジスト層３１は、絶縁性を有する樹脂からなる樹脂絶縁層である。ソルダーレジスト層３１の材料としては、たとえばエポキシ樹脂やアクリル樹脂などを用いることができる。絶縁被膜３２Ａは、絶縁性インク材からなる絶縁層である。絶縁性インク材としては、例えば、レーザマーキング等に用いられる印刷インク、配線基板１０Ａに形成される文字やシンボル等のための印刷文字インク、等を用いることができる。このような絶縁被膜３２Ａは、例えば、スクリーン印刷法やインクジェット法等を用いて形成することができる。
ソルダーレジスト層３１は、配線層１２の一部、具体的には信号配線２１の一部を接続パッド１６として露出する開口部３１Ｘと、配線層１２の一部、具体的にはグランド配線２２の一部をグランドパッド１７として露出する開口部３１Ｙとを有している。
絶縁被膜３２Ａは、ソルダーレジスト層３１の開口部３１Ｙと連通し、グランドパッド１７を露出する開口部３２Ｙを有している。
図１３に示すように、導電性補強板５１は、導電性接着層５２を介して絶縁被膜３２Ａの上面に接続されている。本実施形態において、絶縁被膜３２Ａは、絶縁性インク材からなる。
（作用）
本実施形態において、絶縁被膜３２Ａは、第一実施形態と同様に、ソルダーレジスト層３１に生じた欠損部３１Ｅ（図４参照）を覆う、つまり欠損部３１Ｅにより露出する信号配線２１を覆うことができる。このため、信号配線２１とグランド配線２２との間の短絡を低減することができる。
また、絶縁被膜３２Ａは、絶縁性インク材を用いて形成される。このような絶縁被膜３２Ａは、スクリーン印刷法やインクジェット法等を用いて形成することができる。このため、絶縁被膜３２Ａを容易に形成できる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）配線基板１０Ａは、第１配線２１（信号配線２１）及び第２配線２２（グランド配線２２）を覆うソルダーレジスト層３１と、ソルダーレジスト層３１の上面の一部を覆う絶縁被膜３２Ａとを備えている。絶縁被膜３２Ａは、ソルダーレジスト層３１に生じた欠損部を覆う、つまり欠損部により露出する信号配線２１を覆うことができる。このため、信号配線２１とグランド配線２２との間の短絡を低減することができる。
（２−２）絶縁被膜３２Ａは、絶縁性インク材を用いて形成される。このような絶縁被膜３２Ａは、スクリーン印刷法やインクジェット法等を用いて形成することができる。このため、絶縁被膜３２Ａを容易に形成できる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・第一実施形態において、絶縁被膜３２を、ソルダーレジスト層３１の一部、具体的には導電性接着層５２を介して導電性補強板５１が接続される領域を覆うように形成してもよい。
・上記の第二実施形態において、絶縁被膜３２Ａは、第一実施形態と同様に、ソルダーレジスト層３１の上面の全体を覆うように形成されてもよい。
・上記各実施形態に対して、絶縁被膜３２，３２Ａとしては、ソルダーレジスト層３１に生じる欠損部（ボイド）を覆うことができればよく、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。このように、ソルダーレジスト層３１と絶縁被膜３２，３２Ａとを備える構成とすることで、グランド配線２２以外の配線が露出し難くなり、グランド配線２２との間の短絡を低減することができる。
・上記各実施形態では、導電性補強板５１が接着される配線基板１０，１０Ａについて例示したが、配線基板としては導電性接着層５２により導電性補強板５１を含むものとすることもできる。
１０，１０Ａ 配線基板
１１ 基板本体
１２ 配線層
１６ 接続パッド
１７ グランドパッド
２１ 第１配線（信号配線）
２２ 第２配線（グランド配線）
３１ ソルダーレジスト層
３２，３２Ａ 絶縁被膜
３１Ｙ 開口部
３２Ｙ 開口部
５１ 導電性補強板
５２ 導電性接着層

Claims (11)

  1. 導電性接着層を介して導電性補強板が接着される配線基板であって、
    基板本体と、
    前記基板本体の上面の第１配線及び第２配線と、
    前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部及び前記第１配線の一部を露出する欠損部を有するソルダーレジスト層と、
    前記ソルダーレジスト層の上面の少なくとも一部及び前記欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜と、
    を備え、
    前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものであること、
    を特徴とする配線基板。
  2. 前記導電性接着層を介して前記絶縁被膜の上面に接着された前記導電性補強板を備え、
    前記第２配線は、前記第１開口部及び前記第２開口部の中の前記導電性接着層を介して前記導電性補強板と電気的に接続され、
    前記第１配線は前記導電性補強板と電気的に絶縁されること
    を特徴とする請求項１に記載の配線基板。
  3. 前記ソルダーレジスト層は樹脂絶縁層であり、前記絶縁被膜はアルミナ絶縁層であることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記ソルダーレジスト層は樹脂絶縁層であり、前記絶縁被膜は絶縁性インク材であることを特徴とする請求項１又は２に記載の配線基板。
  5. 前記絶縁被膜は、前記ソルダーレジスト層の上面全体を覆うことを特徴とする請求項１〜４の何れか１項に記載の配線基板。
  6. 前記ソルダーレジスト層及び前記絶縁被膜は、電子部品を接続する接続パッドとして前記第１配線の一部を露出する開口部を有すること、を特徴とする請求項５に記載の配線
    基板。
  7. 前記絶縁被膜は、枠状に前記ソルダーレジスト層を覆うように形成され、
    前記ソルダーレジスト層は、電子部品を接続する接続パッドとして前記第１配線の一部を露出する開口部を有すること、を特徴とする請求項１〜４の何れか１項に記載の配線基板。
  8. 導電性接着層を介して導電性補強板が接着される配線基板の製造方法であって、
    基板本体の上面に第１配線及び第２配線を形成する工程と、
    前記基板本体の上面の第１配線及び第２配線と、
    前記第１配線及び前記第２配線を覆い、前記第２配線の一部を露出する第１開口部を有するソルダーレジスト層を形成する工程と、
    前記ソルダーレジスト層の上面の少なくとも一部及び前記ソルダーレジスト層に生じる欠損部の内壁と前記欠損部により露出する前記第１配線を覆い、前記第１開口部と連通して前記第２配線の一部を露出する第２開口部を有する絶縁被膜を形成する工程と、
    を備え、
    前記導電性補強板は、前記第１配線及び前記第２配線の少なくとも一部と、前記第１開口部及び前記第２開口部をまたぐように前記絶縁被膜の上面に接着されるものであること、
    を特徴とする配線基板の製造方法。
  9. 前記導電性接着層を介して前記導電性補強板を前記絶縁被膜の上面に接着する工程を備え、
    前記第２配線は、前記第１開口部及び前記第２開口部の中の前記導電性接着層を介して前記導電性補強板と電気的に接続され、
    前記第１配線は前記導電性補強板と電気的に絶縁されること
    を特徴とする請求項８に記載の配線基板の製造方法。
  10. 樹脂絶縁層により前記ソルダーレジスト層を形成し、アルミナ絶縁層により前記絶縁被膜を形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
  11. 樹脂絶縁層により前記ソルダーレジスト層を形成し、絶縁性インク材により前記絶縁被膜を形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
JP2018067912A 2018-03-30 2018-03-30 配線基板、配線基板の製造方法 Pending JP2019179831A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018067912A JP2019179831A (ja) 2018-03-30 2018-03-30 配線基板、配線基板の製造方法
US16/361,299 US10412828B1 (en) 2018-03-30 2019-03-22 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018067912A JP2019179831A (ja) 2018-03-30 2018-03-30 配線基板、配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2019179831A true JP2019179831A (ja) 2019-10-17

Family

ID=67845391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018067912A Pending JP2019179831A (ja) 2018-03-30 2018-03-30 配線基板、配線基板の製造方法

Country Status (2)

Country Link
US (1) US10412828B1 (ja)
JP (1) JP2019179831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094910A (ko) * 2019-01-30 2020-08-10 한국전자통신연구원 광 모듈 및 솔더볼 접합 구조체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11229789B2 (en) 2013-05-30 2022-01-25 Neurostim Oab, Inc. Neuro activator with controller
CN105307719B (zh) 2013-05-30 2018-05-29 格雷厄姆·H.·克雷西 局部神经刺激仪
US11077301B2 (en) 2015-02-21 2021-08-03 NeurostimOAB, Inc. Topical nerve stimulator and sensor for bladder control
JP2021510608A (ja) 2017-11-07 2021-04-30 ニューロスティム オーエービー インコーポレイテッド 適応回路を有する非侵襲性神経アクティベーター
CA3144957A1 (en) 2019-06-26 2020-12-30 Neurostim Technologies Llc Non-invasive nerve activator with adaptive circuit
JP2023506713A (ja) 2019-12-16 2023-02-20 ニューロスティム テクノロジーズ エルエルシー 昇圧電荷送達を用いた非侵襲性神経アクティベータ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358669A (en) * 1976-11-08 1978-05-26 Hitachi Electronics Method of producing printed substrate having insulating film
JPH0496397A (ja) * 1990-08-13 1992-03-27 Matsushita Electric Ind Co Ltd プリント配線板及びその製造方法
JPH10308397A (ja) * 1997-05-02 1998-11-17 Matsushita Electric Ind Co Ltd 電極端子及びその製造方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2010518627A (ja) * 2007-02-07 2010-05-27 レイセオン カンパニー 回路素子用の保護膜及び該保護膜の作製方法
JP2016183335A (ja) * 2015-03-26 2016-10-20 東洋インキＳｃホールディングス株式会社 導電性接着剤、導電性接着シートおよび電磁波シールドシート
JP2017222926A (ja) * 2016-06-17 2017-12-21 ▲くい▼甲奈米科技股▲ふん▼有限公司 デバイスのコーティング方法及びナノコーティング層を有するデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5144222B2 (ja) 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015176984A (ja) 2014-03-14 2015-10-05 株式会社東芝 プリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358669A (en) * 1976-11-08 1978-05-26 Hitachi Electronics Method of producing printed substrate having insulating film
JPH0496397A (ja) * 1990-08-13 1992-03-27 Matsushita Electric Ind Co Ltd プリント配線板及びその製造方法
JPH10308397A (ja) * 1997-05-02 1998-11-17 Matsushita Electric Ind Co Ltd 電極端子及びその製造方法
JP2010518627A (ja) * 2007-02-07 2010-05-27 レイセオン カンパニー 回路素子用の保護膜及び該保護膜の作製方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2016183335A (ja) * 2015-03-26 2016-10-20 東洋インキＳｃホールディングス株式会社 導電性接着剤、導電性接着シートおよび電磁波シールドシート
JP2017222926A (ja) * 2016-06-17 2017-12-21 ▲くい▼甲奈米科技股▲ふん▼有限公司 デバイスのコーティング方法及びナノコーティング層を有するデバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094910A (ko) * 2019-01-30 2020-08-10 한국전자통신연구원 광 모듈 및 솔더볼 접합 구조체
KR102500792B1 (ko) 2019-01-30 2023-02-17 한국전자통신연구원 광 모듈 및 솔더볼 접합 구조체

Also Published As

Publication number Publication date
US10412828B1 (en) 2019-09-10
US20190304930A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US10412828B1 (en) Wiring substrate
JP3925809B2 (ja) 半導体装置およびその製造方法
US8209856B2 (en) Printed wiring board and method for manufacturing the same
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP6208054B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
JP2017212377A (ja) 半導体装置、半導体装置の製造方法
US9935053B2 (en) Electronic component integrated substrate
JP2008112996A (ja) 印刷回路基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2009176791A (ja) 配線基板及びその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP5272729B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR101179386B1 (ko) 패키지 기판의 제조방법
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JP2018137474A (ja) 電子装置
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP4122143B2 (ja) 半導体装置及びその製造方法
US7859121B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
US20100181669A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220322