JP2008112996A - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2008112996A
JP2008112996A JP2007274374A JP2007274374A JP2008112996A JP 2008112996 A JP2008112996 A JP 2008112996A JP 2007274374 A JP2007274374 A JP 2007274374A JP 2007274374 A JP2007274374 A JP 2007274374A JP 2008112996 A JP2008112996 A JP 2008112996A
Authority
JP
Japan
Prior art keywords
manufacturing
core substrate
circuit board
photoresist
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007274374A
Other languages
English (en)
Inventor
Ji-Eun Kim
キム ジ−エウン
Myung-Sam Kang
カン ミュン−サム
Jung-Hyun Park
パク ジュン−ヒュン
Hoe-Ku Jung
ジュン ホエ−ク
Jong-Gyu Choi
チョイ ジョン−ギュ
Jeong-Woo Park
パク ジョン−ウー
Sang-Duck Kim
キム サン−ダック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008112996A publication Critical patent/JP2008112996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】第１フォトレジストの厚みを調節することによりキャビティの厚みの公差を確保することができるので基板製造の精密度を高めることができ、キャビティの高さを調節することにより基板全体の厚みを調節できる印刷回路基板の製造方法を提供する。
【解決手段】電子素子が内蔵されるキャビティ（ｃａｖｉｔｙ）が形成された印刷回路基板を製造する方法であって、（ａ）内層回路が埋め込まれたコア基板を提供する段階と、（ｂ）コア基板に層間導通のための第１ビア（ｖｉａ）を形成する段階と、（ｃ）キャビティの位置に対応するコア基板上の位置に第１フォトレジストを選択的に形成する段階と、（ｄ）コア基板に第１外層回路が形成される第１ビルドアップ層を積層する段階と、（ｅ）キャビティの位置に相応する第１ビルドアップ（ｂｕｉｌｄ−ｕｐ）層を選択的に除去した後、第１フォトレジストを除去する段階とを含むことを特徴とする。
【選択図】図１

Description

本発明は印刷回路基板の製造方法に関する。
電子産業の発達に従い電子製品の高機能化及び小型化に対する要求が求められており、特に携帯用端末機の厚みを減らすために搭載される各種部品の厚みを減らすことに対する要求が増大している。また、移動通信部門における多様なサービスが増えることにつれ、携帯電話などに多様な電子素子が内蔵されている。
このように高機能化及び小型化の傾向に対応するために今までは多数の電子素子を一つのパッケージ（ｐａｃｋａｇｅ）内に積層する、いわゆる、'ＩＣ積層型'が主として用いられた。また、最近には基板にＩＣなどの電子素子及び受動部品を内蔵したり、一つ以上の電子素子を内蔵したパッケージ基板を多数枚積層する'パッケージ積層型'が製品化されている。
従来技術による電子素子内蔵型印刷回路基板の場合、コア基板の表面にＩＣが内蔵され、ＩＣと基板の回路パターンとを電気的に接続するためにＩＣの電極（Ｃｕ ｂｕｍｐ）と連結されるビア（ｖｉａ）が形成される。しかし、このような従来技術の場合ＩＣを内蔵する空間であるキャビティ（ｃａｖｉｔｙ）の加工において精密度が落ち、キャビティの厚みの公差を確保する過程で印刷回路基板の全体の厚みが増加するという問題があった。
本発明は前述した従来の問題点を解決するために案出されたもので、本発明の目的は埋め込みパターン（ｂｕｒｉｅｄ ｐａｔｔｅｒｎ）の工法を適用して多層の印刷回路基板を製造する過程において、フォトレジストを用いてキャビティの空間を予め確保することにより高い精密度で基板の厚みを薄くできる印刷回路基板の製造方法を提供することである。
本発明の一実施形態によれば、電子素子が内蔵されるキャビティ（ｃａｖｉｔｙ）が形成された印刷回路基板を製造する方法において、（ａ）内層回路が埋め込まれたコア基板を提供する段階と、（ｂ）コア基板に層間導通のための第１ビア（ｖｉａ）を形成する段階と、（ｃ）キャビティの位置に対応するコア基板上の位置に第１フォトレジストを選択的に形成する段階と、（ｄ）コア基板に第１外層回路が形成される第１ビルドアップ層を積層する段階と、（ｅ）キャビティの位置に対応する第１ビルドアップ（ｂｕｉｌｄ−ｕｐ）層を選択的に除去した後、第１フォトレジストを除去する段階とを含む印刷回路基板の製造方法が提供される。
段階（ｅ）の後に、（ｆ）コア基板に電子素子と内層回路とが電気的に接続するようにボンディングパッド（ｂｏｎｄｉｎｇ ｐａｄ）を形成する段階をさらに行うことができ、段階（ｆ）は内層回路の表面に選択的に金メッキを行うことにより達成されうる。
一方、段階（ａ）は、（ａ１）キャリアにシード層を積層する段階と、（ａ２）シード層に内層回路に対応する凹状パターンを形成する段階と、（ａ３）凹状パターンに伝導性材料を充填する段階とを経て行われることができ、段階（ａ２）はシード層に感光性フィルムを積層する段階と、感光性フィルムに対して選択的に露光及び現像を行って凹状パターンに対応する凸状パターンの第２フォトレジストを形成する段階とを経て行われることができる。
また、段階（ａ３）の後に、第２フォトレジストを除去する段階と、絶縁基板との圧着により、凹状パターンに充填されている伝導性材料を絶縁基板に転写する段階とをさらに行うことができる。
一方、段階（ｂ）は、（ｂ１）コア基板にビアホールを加工する段階と、（ｂ２）ビアホールの内壁及び第１フォトレジストが形成されるコア基板の一面に無電解メッキを行う段階と、（ｂ３）ビアホールに電解メッキを行う段階とを経て行われることができる。
また、段階（ｃ）の後に、コア基板に対してフラッシュエッチング（ｆｌａｓｈ ｅｔｃｈｉｎｇ）をさらに行うこともでき、以後に第１フォトレジストとコア基板との間に介在された無電解メッキ層を除去する段階をさらに行うことができる。
段階（ｃ）は、コア基板に感光性フィルムを積層する段階と、感光性フィルムに対して選択的に露光及び現像を行う段階とを経て行われることができ、段階（ｄ）の後に、内層回路と第１外層回路とが電気的に接続するように第１ビルドアップ層に第２ビア（ｖｉａ）を形成する段階をさらに行うことができる。
段階（ｅ）は、（ｅ１）キャビティの位置に対応するように第１ビルドアップ層を加工して第１フォトレジストを露出させる段階と、（ｅ２）第１フォトレジストを除去する段階とを経て行われることができる。
また、段階（ｅ）の後に、キャビティに電子素子を内蔵し第１ビルドアップ層に、第２外層回路が形成された第２ビルドアップ層を積層する段階をさらに行うこともできる。
本発明の好ましい実施形態によれば、フォトレジストの厚みを調節することによりキャビティの厚みの公差を確保できるので基板製造の精密度を高めることができ、キャビティの高さを調節することにより基板全体の厚みを調節することができる。
また、回路パターンが絶縁材に埋め込まれる方法の埋め込みパターン工法を適用し外層回路及びコア回路を形成するため、基板の厚みが薄く、剛性は増加するし、内蔵された電子素子の歪みが低減し基板表面に屈曲がないので、平坦度が従来より向上される。
また、コア基板の表面に電子素子を内蔵するので、電子素子を内蔵する過程において別途のキャリア（Ｃａｒｒｉｅｒ）部材が不要となる。
前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲を含んだ発明の詳細な説明から明確になるだろう。
以下、本発明による印刷回路基板の製造方法の好ましい実施形態を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付与し、これに対する重複される説明は略する。
図１は本発明の好ましい実施形態による印刷回路基板の製造方法を示すフローチャートであり、図２は本発明の一実施形態により製造された印刷回路基板を示す断面図であり、図３ないし図７は本発明の一実施形態による印刷回路基板の製造工程を示す工程図であり、図８は本発明の一実施形態により製造された印刷回路基板に電子素子が内蔵されている基板の断面図である。
図２ないし図８を参照すると、キャリア１０ａ、１０ｂ、シード層２０ａ、２０ｂ、フォトレジスト３０ａ、３０ｂ、６０、内層回路４０ａ、４０ｂ、ビア４２、４６、絶縁基板５０、ソルダレジスト７０、キャビティ８０、ボンディングパッド９０、電子素子９５、電極９７が示されている。
段階ｓ１０は内層回路４０ａ、４０ｂが埋め込まれたコア基板を提供する段階である。先に、内層回路４０ａ、４０ｂが埋め込まれたコア基板を形成する方法に対して具体的に説明する。
先ず、キャリア１０ａ、１０ｂにシード層２０ａ、２０ｂを積層する。シード層２０ａ、２０ｂは銅材質からなってもよく、キャリア１０ａ、１０ｂに無電解メッキを行うことにより積層されることができる。しかし、これに限らず、シード層２０ａ、２０ｂの材質及び形成方法は多様に変更できる。
このように積層されたシード層２０ａ、２０ｂに感光性フィルムを積層し、選択的に露光及び現像を行う。このような工程によりシード層２０ａ、２０ｂの上にフォトレジスト３０ａ、３０ｂが形成され（図３の（ａ）参照）、このようなフォトレジスト３０ａ、３０ｂにより内層回路４０ａ、４０ｂに対応する凹状パターン３２ａ、３２ｂが形成されることができる。
以後、凹状パターン３２ａ、３２ｂに導電性材料を充填する。導電性材料は電解メッキにより凹状パターン３２ａ、３２ｂに充填されることができる。シード層２０ａ、２０ｂとして銅材質を用いた場合、導電性材料としても銅を用いることができる。
本実施形態では凹状パターン３２ａ、３２ｂに導電性材料を充填する方法として電解メッキを提示したが、これは設計上の必要により多様に変更できることは勿論である。このように凹状パターン３２ａ、３２ｂに充填された導電性材料は後に内層回路４０ａ、４０ｂの機能を果たすことになる。
凹状パターン３２ａ、３２ｂに導電性材料を充填した後にフォトレジスト３０ａ、３０ｂを除去して、絶縁基板５０に導電性材料を転写するための準備をする。（図３の（ｂ）参照）
次に、絶縁基板５０を間に介在して図４の（ａ）のように整列した後、図４の（ｂ）に示されているようにキャリア１０ａ、１０ｂと絶縁基板５０とを圧着する。このように圧着することにより内層回路４０ａ、４０ｂが絶縁基板５０に埋め込まれる。
以後、絶縁基板５０に内層回路４０ａ、４０ｂだけを残すために４の（ｃ）のようにキャリア１０ａ、１０ｂを除去し、シード層２０ａ、２０ｂを除去する。前述したようにシード層２０ａ、２０ｂを銅材質から形成した場合、エッチングを行うことによりシード層２０ａ、２０ｂを除去することができる。
以上のような過程を経て内層回路４０ａ、４０ｂが埋め込まれたコア基板を提供することができる。
段階ｓ２０はコア基板に層間導通のためのビア４２を形成する段階である。すなわち、コア基板の両面に埋め込まれた内層回路４０ａ、４０ｂが互いに電気的に接続するようにビア４２を形成する。以下で、ビア４２を形成する工程に対してより具体的に説明する。
先ず、段階ｓ２１で、図５の（ａ）のようにビアホール４２'を加工する。ビアホール４２'の加工はレーザドリリングのような方法で行われてもよく、その以外にも多様な方法により行われることができる。
段階ｓ２２で、前記のように加工されたビアホール４２'の内壁を含んだコア基板の一面に無電解メッキを行う。無電解メッキにより形成された無電解メッキ層４４、４４'はビアホール４２'に伝導性材質を充填するためのシード層の機能を果たすこともでき、後に説明するキャビティ８０の加工の際に公差確保の手段としての機能も果たすことができる。
段階ｓ２３で、加工されたビアホール４２'に伝導性材質を充填してビア４２を形成するために、ビアホール４２'に電解メッキを行う。このような過程は、ビアホール４２'に対応する位置だけが選択的に開放されたフォトレジスト（図示せず）をコア基板上に形成した後電解メッキすることにより果たすことができる。
このように電解メッキが済んだら、表面の平坦化のためにフラッシュエッチング（ｆｌａｓｈ ｅｔｃｈｉｎｇ）を行い、その後フォトレジスト（図示せず）を除去する。このような過程を経て図５の（ｂ）のようにコア基板にビア４２が形成される。
段階ｓ３０はキャビティ８０が形成される位置に対応するコア基板上の位置にフォトレジスト６０を形成する段階である。このようなフォトレジスト６０は、コア基板に感光性フィルムを積層し、キャビティ８０が形成される位置の感光性フィルム部位を選択的に露光して、その後現像を行うことにより果たすことができる。以後、表面の平坦化のためにフラッシュエッチングをさらに行ってもよい。
このような過程を経て図６の（ａ）に示されているように、キャビティ８０が形成される位置に該当するコア基板上の位置にフォトレジスト６０が形成され、このようなフォトレジスト６０とコア基板との間にはビア４２の形成のために形成された無電解メッキ層４４の一部４４'が介在される。
すなわち、ビア４２の形成の後に行われたフラッシュエッチングによりフォトレジスト６０でカバーされなかった領域の無電解メッキ層は除去されるが、フォトレジスト６０でカバーされた領域の無電解メッキ層４４'は除去されない。
段階ｓ４０はコア基板に外層回路４０ｃ、４０ｄが形成されるビルドアップ層を積層する段階である。これは多層印刷回路基板を形成するためである。ビルドアップ層は前で説明したコア基板を形成する工程に従って形成することができる。
すなわち、ビルドアップ層もキャリアに外層回路４０ｃ、４０ｄに対応する凹状パターンを形成し凹状パターンに伝導性材料を充填した後、凹状パターンに形成された伝導性材料を絶縁基板に転写し（図６の（ｂ）参照）、キャリア１０ｃ、１０ｄを除去した後（図６の（ｃ）参照）、シード層２０ｃ、２０ｄを除去（図６の（ｄ）参照）する方法を経て形成されることができる。これに対するより具体的な説明はコア基板を形成する方法と同一または類似しているので省略する。
段階ｓ５０は内層回路４０ａ、４０ｂと外層回路４０ｃ、４０ｄとの間の導通のためのビア（図８の４６参照）を形成する段階である。すなわち、内層回路４０ａ、４０ｂと外層回路４０ｃ、４０ｄとが互いに電気的信号を交換できるようにビルドアップ層にビア４６を形成する。ビルドアップ層に形成されるビア４６は前で説明したコア基板にビア４２を形成する方法と同様の方法により形成されうる。
一方、図６にはビア４６を形成する過程に対しては示されていないが、これは前の説明と同様であるので理解のために図５を参照して説明する。
すなわち、先ず、レーザドリリングのような方法でビアホール（図示せず）を加工し、加工されたビアホール（図示せず）に無電解メッキを行った後、ビアホール（図示せず）に電解メッキを行うことによりビルドアップ層にビア４６を形成することができる。電解メッキが済んだら表面の平坦化のためにフラッシュエッチング（ｆｌａｓｈｅ ｔｃｈｉｎｇ）を行えることは前述した通りである。
フラッシュエッチングを行った後、無電解メッキのために形成されたシード層（図示せず）を除去した後、ビルドアップ層に形成された外層回路４０ｃ、４０ｄを保護するために図６の（ｅ）のようにソルダレジスト７０を塗布する。この時、ソルダレジスト７０は、以下で説明する段階ｓ６０で加工される領域を除いた部分にだけ塗布されてもよい。
段階ｓ６０はキャビティ８０の位置に対応するビルドアップ層を選択的に除去した後、フォトレジスト６０及び無電解メッキ層４４'を除去する段階である。
この過程を詳しく説明すると、電子素子９５が内蔵される位置のビルドアップ層をＺ軸で加工してコア基板の表面に形成したフォトレジスト６０を露出させ（図７の（ａ）参照）、露出されたフォトレジスト６０を剥離して除去した後、フォトレジスト６０とコア基板の間に介在された無電解メッキ層４４'を除去することによりコア基板が露出されるようにして（図７の（ｂ）参照）キャビティ８０を形成する。
キャビティ８０の形成のためにビルドアップ層をＺ軸で加工する過程において、フォトレジスト６０及び無電解メッキ層４４'により加工公差を確保できるようになり、より高い精密度を提供できるようになる。
段階ｓ７０ではコア基板に、電子素子９５と内層回路４０ａとを電気的に接続するためのボンディングパッド９０を形成する段階である。すなわち、キャビティ８０内に電子素子９５をボンディング（ｂｏｎｄｉｎｇ）する前にボンディングのためのボンディングパッド９０を形成する。
ボンディングパッド９０は図７の（ｃ）に示されているように、コア基板に埋め込まれた内層回路４０ａ、４０ｂのうち所定の位置に形成され、内層回路４０ａ、４０ｂより電気伝導性が優れた物質からなることがよい。
例えば、内層回路４０ａ、４０ｂが銅材質からなった場合、ボンディングパッド９０は金材質からなることができる。すなわち、内層回路４０ａ、４０ｂのうち所定の位置に金を用いて電解メッキを行うことによりボンディングパッド９０を形成することができる。
段階ｓ８０はキャビティに電子素子９５を内蔵しビルドアップ層に、第２外層回路が形成された第２ビルドアップ層を積層する段階である。これは電子素子９５を内蔵した多層印刷回路基板を製造するためのことであって、図８に示されているようにキャビティに電子素子９５を内蔵することにより薄型のＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）基板を製造できるようになる。
第２外層回路（図示せず）が形成された第２ビルドアップ層（図示せず）を形成する方法は前で説明したビルドアップ層またはコア基板の場合と同一または類似しているので、これに対する具体的な説明は略する。
以上、本発明の好ましい実施形態による印刷回路基板の製造方法に対して説明したが、前述した実施形態以外の多くの実施形態が本発明の特許請求の範囲内に存在する。
本発明の好ましい実施形態による印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施形態により製造された印刷回路基板を示す断面図である。 本発明の一実施形態による印刷回路基板の製造工程を示す工程図である。 本発明の一実施形態による印刷回路基板の製造工程を示す工程図である。 本発明の一実施形態による印刷回路基板の製造工程を示す工程図である。 本発明の一実施形態による印刷回路基板の製造工程を示す工程図である。 本発明の一実施形態による印刷回路基板の製造工程を示す工程図である。 本発明の一実施形態のより製造された印刷回路基板に電子素子が内蔵されている基板の断面図である。
符号の説明
１０ａ、１０ｂ キャリア
２０ａ、２０ｂ シード層
３０ａ、３０ｂ、６０ フォトレジスト
４０ａ、４０ｂ 内層回路
４４、４４' 無電解メッキ層
５０ 絶縁基板
８０ キャビティ
９０ ボンディングパッド
９５ 電子素子
９７ 電極

Claims (13)

  1. 電子素子が内蔵されるキャビティ（ｃａｖｉｔｙ）が形成された印刷回路基板を製造する方法において、
    （ａ）内層回路が埋め込まれたコア基板を提供する段階と、
    （ｂ）前記コア基板に層間導通のための第１ビア（ｖｉａ）を形成する段階と、
    （ｃ）前記キャビティの位置に対応する前記コア基板上の位置に第１フォトレジストを選択的に形成する段階と、
    （ｄ）前記コア基板に第１外層回路が形成された第１ビルドアップ層を積層する段階と、
    （ｅ）前記キャビティの位置に対応する前記第１ビルドアップ（ｂｕｉｌｄ−ｕｐ）層を選択的に除去した後、前記第１フォトレジストを除去する段階と
    を含む印刷回路基板の製造方法。
  2. 前記段階（ｅ）の後に、
    （ｆ）前記コア基板に前記電子素子と前記内層回路とを電気的に接続するためのボンディングパッド（ｂｏｎｄｉｎｇ ｐａｄ）を形成する段階をさらに行うことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記段階（ｆ）が、
    前記内層回路の表面に選択的に金メッキを行う段階を含むことを特徴とする請求項２に記載の印刷回路基板の製造方法。
  4. 前記段階（ａ）が、
    （ａ１）キャリアにシード層を積層する段階と、
    （ａ２）前記シード層に前記内層回路に対応する凹状パターンを形成する段階と、
    （ａ３）前記凹状パターンに伝導性材料を充填する段階と
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  5. 前記段階（ａ２）が、
    前記シード層に感光性フィルムを積層する段階と、
    前記感光性フィルムに対して選択的に露光及び現像を行って前記凹状パターンに対応する凸状パターンの第２フォトレジストを形成する段階と
    を含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
  6. 前記段階（ａ３）の後に、
    前記第２フォトレジストを除去する段階と、
    絶縁基板との圧着により、前記凹状パターンに充填されている伝導性材料を前記絶縁基板に転写する段階と
    をさらに行うことを特徴とする請求項５に記載の印刷回路基板の製造方法。
  7. 前記段階（ｂ）が、
    （ｂ１）前記コア基板にビアホールを加工する段階と、
    （ｂ２）前記ビアホールの内壁及び前記第１フォトレジストが形成される前記コア基板の一面に無電解メッキを行う段階と、
    （ｂ３）前記ビアホールに電解メッキを行う段階と
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  8. 前記段階（ｃ）の後に、
    前記コア基板に対して、フラッシュエッチング（ｆｌａｓｈ ｅｔｃｈｉｎｇ）をさらに行うことを特徴とする請求項７に記載の印刷回路基板の製造方法。
  9. 前記段階（ｅ）の後に、
    前記第１フォトレジストと前記コア基板との間に介在された無電解メッキ層を除去する段階をさらに行うことを特徴とする請求項８に記載の印刷回路基板の製造方法。
  10. 前記段階（ｃ）が、
    前記コア基板に感光性フィルムを積層する段階と、
    前記感光性フィルムに選択的に露光及び現像を行う段階と
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  11. 前記段階（ｄ）の後に、
    前記内層回路と前記第１外層回路とが電気的に接続するように前記第１ビルドアップ層に第２ビア（ｖｉａ）を形成する段階をさらに行うことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  12. 前記段階（ｅ）が、
    （ｅ１）前記キャビティの位置に対応する前記第１ビルドアップ層を加工して前記第１フォトレジストを露出させる段階と、
    （ｅ２）前記第１フォトレジストを除去する段階と
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  13. 前記段階（ｅ）の後に、
    前記キャビティに電子素子を内蔵し前記第１ビルドアップ層に、第２外層回路が形成された第２ビルドアップ層を積層する段階をさらに行う請求項１に記載の印刷回路基板の製造方法。
JP2007274374A 2006-10-27 2007-10-22 印刷回路基板の製造方法 Pending JP2008112996A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104893A KR100782405B1 (ko) 2006-10-27 2006-10-27 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
JP2008112996A true JP2008112996A (ja) 2008-05-15

Family

ID=39139709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274374A Pending JP2008112996A (ja) 2006-10-27 2007-10-22 印刷回路基板の製造方法

Country Status (4)

Country Link
US (1) US20080102410A1 (ja)
JP (1) JP2008112996A (ja)
KR (1) KR100782405B1 (ja)
CN (1) CN101170878B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621121A (zh) * 2018-06-20 2019-12-27 胜宏科技（惠州）股份有限公司 一种高频微小阶梯槽的制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432485B1 (en) * 2007-12-19 2013-04-30 Logitech Europe S.A. Optimized designs for embedding webcam modules with superior image quality in electronics displays
TW200948238A (en) * 2008-05-13 2009-11-16 Unimicron Technology Corp Structure and manufacturing process for circuit board
JP4683239B2 (ja) * 2008-05-14 2011-05-18 ソニー株式会社 印刷用凹版の製造方法、電気基板の製造方法、および表示装置の製造方法
CN101384137B (zh) * 2008-10-09 2011-09-07 敬鹏(常熟)电子有限公司 具有散热金属层的电路板的制作方法
KR100990546B1 (ko) 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
CN102573271B (zh) * 2010-12-21 2015-09-09 欣兴电子股份有限公司 线路板及其制作方法
CN102984883B (zh) * 2012-10-22 2015-07-15 广东欧珀移动通信有限公司 一种避免元件虚焊的结构和方法
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
KR102052761B1 (ko) * 2013-11-21 2019-12-09 삼성전기주식회사 칩 내장 기판 및 그 제조 방법
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
US9370110B2 (en) * 2014-03-26 2016-06-14 Kinsus Interconnect Technology Corp. Method of manufacturing a multilayer substrate structure for fine line
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
KR102520038B1 (ko) 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치
US10672715B2 (en) 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282892A (ja) * 1988-05-09 1989-11-14 Nec Corp 多層印刷配線板の製造方法
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH07326865A (ja) * 1994-05-31 1995-12-12 Risho Kogyo Co Ltd 電子部品搭載用の凹部を有する多層回路基板の製造方法
JPH09283932A (ja) * 1996-04-08 1997-10-31 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH1022645A (ja) * 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JPH10126056A (ja) * 1996-10-18 1998-05-15 Victor Co Of Japan Ltd プリント配線基板の製造方法
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2004335726A (ja) * 2003-05-07 2004-11-25 Nec Toppan Circuit Solutions Inc キャビティ付き多層プリント配線板の製造方法
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法
JP2005236018A (ja) * 2004-02-19 2005-09-02 Alps Electric Co Ltd 微細配線構造および微細配線構造の製造方法
JP2006245213A (ja) * 2005-03-02 2006-09-14 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3986608B2 (ja) 1997-04-08 2007-10-03 株式会社デンソー ボールグリッドアレイパッケージ形半導体部品の実装構造
KR100671541B1 (ko) 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법
JP3920195B2 (ja) 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR100483845B1 (ko) * 2003-03-17 2005-04-15 삼성전자주식회사 듀얼 다마신 구조의 금속배선 형성 방법
KR20060026130A (ko) * 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282892A (ja) * 1988-05-09 1989-11-14 Nec Corp 多層印刷配線板の製造方法
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH07326865A (ja) * 1994-05-31 1995-12-12 Risho Kogyo Co Ltd 電子部品搭載用の凹部を有する多層回路基板の製造方法
JPH09283932A (ja) * 1996-04-08 1997-10-31 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH1022645A (ja) * 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JPH10126056A (ja) * 1996-10-18 1998-05-15 Victor Co Of Japan Ltd プリント配線基板の製造方法
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2004335726A (ja) * 2003-05-07 2004-11-25 Nec Toppan Circuit Solutions Inc キャビティ付き多層プリント配線板の製造方法
JP2005236018A (ja) * 2004-02-19 2005-09-02 Alps Electric Co Ltd 微細配線構造および微細配線構造の製造方法
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法
JP2006245213A (ja) * 2005-03-02 2006-09-14 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621121A (zh) * 2018-06-20 2019-12-27 胜宏科技（惠州）股份有限公司 一种高频微小阶梯槽的制作方法

Also Published As

Publication number Publication date
CN101170878A (zh) 2008-04-30
KR100782405B1 (ko) 2007-12-07
CN101170878B (zh) 2010-06-16
US20080102410A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP2008112996A (ja) 印刷回路基板の製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
US8510936B2 (en) Manufacturing method of package carrier
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2008131036A (ja) 印刷回路基板及びその製造方法
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2008282842A (ja) 配線基板及びその製造方法
TWI513379B (zh) 內埋元件的基板結構與其製造方法
KR20080037307A (ko) 회로기판 및 그 제조방법
JP2019179831A (ja) 配線基板、配線基板の製造方法
KR101440327B1 (ko) 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법
US7674672B2 (en) Fabricating process for substrate with embedded passive component
JP2006245213A (ja) 配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
JP2007311492A (ja) 半導体装置の製造方法
KR100693145B1 (ko) 인쇄회로기판의 제조방법
KR100651423B1 (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US9974166B2 (en) Circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615