KR100693145B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100693145B1
KR100693145B1 KR1020050065023A KR20050065023A KR100693145B1 KR 100693145 B1 KR100693145 B1 KR 100693145B1 KR 1020050065023 A KR1020050065023 A KR 1020050065023A KR 20050065023 A KR20050065023 A KR 20050065023A KR 100693145 B1 KR100693145 B1 KR 100693145B1
Authority
KR
South Korea
Prior art keywords
metal layer
plating
circuit pattern
layer
hole
Prior art date
Application number
KR1020050065023A
Other languages
English (en)
Other versions
KR20070010452A (ko
Inventor
이성규
박세훈
이광태
윤성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050065023A priority Critical patent/KR100693145B1/ko
Publication of KR20070010452A publication Critical patent/KR20070010452A/ko
Application granted granted Critical
Publication of KR100693145B1 publication Critical patent/KR100693145B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 제1금속층(23)이 표면에 구비된 제1절연층(21)에 제1금속층(23)을 포함하여 관통되는 관통홀(25)을 형성하는 단계와, 상기 제1금속층(23)을 선택적으로 제거하여 제1회로패턴(27')을 형성하는 단계와, 상기 관통홀(25)을 채우고 상기 제1회로패턴(27')보다 돌출되게 연결범프(31)를 형성하는 단계와, 상기 제1회로패턴(27')과 연결범프(31)를 포함하여 상기 제1절연층(21)상에 제2절연층(32)과 상기 연결범프(31)와 전기적으로 연결되게 제2금속층(33)을 위치시키는 단계와, 상기 제2금속층(33)을 선택적으로 제거하여 제2회로패턴(33')을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면, 인쇄회로기판의 성능이 개선되고, 제조공정이 단순화되며, 도금공정이 최소화되므로 회로패턴을 형성하는 금속층의 두께가 상대적으로 얇아져 미세회로패턴의 형성이 가능하며, 층사이의 회로패턴을 연결하는 관통홀이 전도성물질로 채워져 있어 관통홀 상에 패드나 회로패턴을 형성할 수 있어 인쇄회로기판이 고집적화 소형화되는 이점이 있다.
인쇄회로기판, 제조, 관통홀, 층간 연결

Description

인쇄회로기판의 제조방법{Printed circuit board making method}
도 1a에서 도 1i는 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 제조공정도.
도 2a에서 도 2i는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 제조공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
21: 제1절연층 23: 제1금속층
25: 관통홀 27: 제1도금층
27': 제1회로패턴 29: 도금리지스트
29': 도금윈도우 31: 연결범프
32: 제2절연층 33: 제2금속층
33': 제2회로패턴
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 다층으로 형성된 인쇄회로기판의 각각의 층의 회로패턴의 연결을 관통홀을 통해 수행하는 인쇄회로기판의 제조방법에 관한 것이다.
도 1a에서 도 1i에는 종래 기술에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다.
먼저, 제1절연층(1)의 표면에 제1금속층(3)이 구비되는 모재에 관통홀(5)을 다수개 천공한다. 상기 관통홀(5)는 기계적인 드릴을 사용하여 천공한다. 관통홀(5)의 내면과 제1금속층(3)의 표면에 무전해도금과 전해도금을 수행하여 제1도금층(7)을 형성한다. 상기 제1도금층(7)중 상기 관통홀(5)의 내면에 형성된 부분에 의해 제1절연층(1)의 양 표면에 형성된 제1금속층(3)이 서로 전기적으로 연결된다. 상기 제1금속층(3)과 제1도금층(7)은 실질적으로 일체가 된다. 이와 같은 상태가 도 1b에 도시되어 있다.
다음으로 상기 관통홀(5)에는 충진재(9)를 채워넣는다. 상기 충진재(9)가 채워짐에 의해 관통홀(5)에 의해 약화된 강도를 보강할 수 있다. 이와 같은 상태가 도 1c에 도시되어 있다. 그리고는, 상기 제1도금층(7)상에 다시 도금을 수행하여 상기 충진재(9)가 노출되지 않은 상태로 되도록 한다. 이와 같은 상태가 도 1d에 도시되어 있다.
상기 제1도금층(7)(실제로는 제1도금층(7)과 제1금속층(3)을 포함하는 층)을 선택적으로 제거하여 제1회로패턴(7')을 형성한다. 상기 제1회로패턴(7')을 형성하는 과정은 현상,노광,에칭 등의 공정을 사용한다. 이와 같이 제1회로패턴(7')이 형성된 상태가 도 1e에 도시되어 있다.
다음으로, 상기 제1회로패턴(7')이 형성된 표면에 제2절연층(11)과 제2금속층(13)을 위치시킨다. 이와 같은 상태가 도 1f에 도시되어 있다. 상기 제2금속층(13)과 제2절연층(11)을 관통하여, 도 1g에 도시된 바와 같이, 상기 제1회로패턴(7')이 노출되도록 블라인드홀(15)을 형성한다. 상기 블라인드홀(15)은 레이저를 사용하여 형성하는 것이 바람직하다.
상기 블라인드홀(15)의 내면과 상기 제2금속층(13)의 표면에 도금을 수행하여 제2도금층(17)을 형성한다. 상기 제2도금층(17)중 상기 블라인드홀(15)의 내면에 형성된 부분이, 도 1h에 도시된 바와 같이, 상기 제1회로패턴(7')과 제2도금층(17)을 전기적으로 연결한다. 상기 제2금속층(13)과 상기 제2도금층(17)은 실질적으로 일체로 된다.
다음 순서는 상기 제2금속층(13)과 제2도금층(17)을 선택적으로 제거하여 제2회로패턴(17')을 형성하는 것이다. 이와 같이 제2회로패턴(17')이 형성된 상태가 도 1i에 도시되어 있다.
그러나 상기한 바와 같은 종래 기술에 의한 인쇄회로기판에서는 다음과 같은 문제점이 있다.
종래와 같이 드릴을 사용하여 형성된 관통홀(5)에 제1도금층(7)을 형성하여 제1절연층(1) 양측 표면의 제1회로패턴(7')을 연결하고 제2절연층(11)을 관통하여 블라인드홀(15)을 형성하여 제1회로패턴(7')과 제2회로패턴(17')을 전기적으로 연결하는 경우에, 상기 관통홀(5)을 충진재(9)로 채운 후 제1도금층(7)상에 다시 도금층을 형성하여 상기 충진재(9)가 노출되지 않도록 한 상태에서 상기 블라인드홀(15)을 형성하여야만 했다. 그렇지 않으면 상기 관통홀(5)과 블라인드홀(15)에 의해 인쇄회로기판의 강도가 크게 떨어지는 문제점이 있었다.
한편, 상기 회로패턴(7',17')이 보다 미세화되고 고집적이 가능하게 하기 위해서는 상기 블라인드홀(15)을 상기 관통홀(5)과 대응되는 위치에 형성할 수 있어야 한다. 이와 같이 블라인드홀(15)을 상기 관통홀(5)에 대응되는 위치에 형성하기 위해서는, 위에서 설명된 바와 같이 관통홀(5)에 충진재(9)를 채우고 충진재(9)가 드러나지 않도록 하는 도금층을 형성하여야만 가능하다. 따라서, 상대적으로 제조공정이 많아져 제조원가가 올라가는 문제점이 있다.
그리고, 제1회로패턴(7')으로 되는 도금층(7)은 2회에 걸쳐 도금이 이루어지므로 상대적으로 그 두께가 두꺼워진다. 따라서, 제1회로패턴(7')을 미세하게 형성할 수 없게 되어 고집적화된 회로패턴(7')을 형성할 수 없게 되는 문제점도 있다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 상대적으로 공정수가 줄어든 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 미세회로패턴을 구비한 고집적화된 인쇄회로기판을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와, 상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와, 상기 관통홀을 채워 연결범프를 형성하는 단계와, 상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와, 상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 관통홀의 형성 후에는 상기 관통홀의 내면과 제1금속층의 표면에 도금층을 더 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결한다.
상기 도금층은 무전해 도금과 전해도금의 순서로 진행된다.
상기 연결범프는 도금에 의해 형성된다.
상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 도금윈도우가 구비되는 도금리지스트가 위치된다.
상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행한다.
상기 연결범프와 제2금속층은 소정의 열과 압력에 의해 서로 결합된다.
상기 관통홀의 형성 후에는 상기 관통홀의 내면과 제1금속층의 표면에 무전해도금층을 더 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결한다.
상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 도금윈도우가 구비되는 도금리지스트가 위치된다.
상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행하고, 상기 평탄화된 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합된다.
상기 연결범프는 도전성 페이스트에 의해 형성된다.
상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 범프형성윈도우가 구비되는 범프형성리지스트가 위치된다.
상기 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합된다.
본 발명의 다른 특징에 따르면, 본 발명은 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와, 상기 관통홀의 내면과 제1금속층의 표면에 도금층을 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결하는 단계와, 상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와, 상기 제1회로패턴이 형성된 제1절연층 상에 선택적으로 도금윈도우가 형성된 도금리지스트를 위치시키는 단계와, 상기 도금윈도우에 도금을 수행하여 상기 관통홀과 도금윈도우를 채우도록 연결범프를 형성하는 단계와, 상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와, 상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 제1금속층과 관통홀의 내면에 형성되는 도금층은 무전해 도금과 전해도금의 순서로 형성된다.
상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행하고, 상기 평탄화된 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합된다.
본 발명의 또 다른 특징에 따르면, 본 발명은 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와, 상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와, 상기 제1금속층을 포함하는 제1절연층 상에 범프형성윈도우가 구비되는 범프형성리지스트를 위치시키는 단계와, 상기 관통홀과 범프형성윈도우에 도전성 페이스트를 채워 연결범프를 형성하는 단계와, 상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와, 상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 관통홀을 채워 형성되는 연결범프는 상기 제1회로패턴보다 더 돌출된다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면, 층간의 회로패턴을 연결하는 관통홀 전체에 걸쳐 전도성물질이 채워지므로 저항이 낮아 인쇄회로기판의 성능이 개선되고, 관통홀 전체를 전도성물질로 채워서 각각의 층의 회로패턴을 전기적으로 연결하므로 외층 회로패턴을 형성함에 있어 별도의 도금작업이 없어도 되므로 제조공정이 단순화되며, 도금공정이 최소화되므로 회로패턴을 형성하는 금속층의 두께가 상대적으로 얇아져 미세회로패턴의 형성이 가능하며, 층사이의 회로패턴을 연결하는 관통홀이 전도성물질로 채워져 있어 관통홀 상에 패드나 회로패턴을 형성할 수 있어 인쇄회로기판이 고집적화 소형화되는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 2a에서 도 2i에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예가 순차적으로 도시되어 있다. 이에 따르면, 제1절연층(21)의 양측 표면에는 제1금속층(23)이 구비된다. 상기 제1절연층(21)과 제1금속층(23)은 소정의 면적을 가지는 판상이다. 상기 제1절연층(21)의 표면에 제1금속층(23)이 형성된 것은 동박적층판을 사용할 수도 있다.
상기 제1절연층(21)과 제1금속층(23)을 관통해서는 관통홀(25)이 천공된다. 상기 관통홀(25)은 기계적 드릴로 천공될 수 있다. 상기 관통홀(25)은 다층으로 형성된 인쇄회로기판에서 각각의 층에 있는 회로패턴사이를 전기적으로 연결하기 위한 것이다. 이와 같이 관통홀(25)이 천공되어 있는 제1절연층(21)과 제1금속층(23)은 도 2a에 잘 도시되어 있다.
상기 관통홀(25)의 내면과 상기 제1금속층(23)상에 제1도금층(27)이 형성된다. 상기 제1도금층(27)중 상기 관통홀(25)의 내면에 형성된 부분은 제1절연층(21) 양면의 회로패턴(27')을 전기적으로 연결하는 역할을 한다. 상기 제1도금층(27)중 상기 제1금속층(23)상에 형성되는 것은 실질적으로 상기 제1금속층(23)과 일체로 된다. 본 실시예의 도면에서는 제1금속층(23)과 제1도금층(27)을 편의상 점선으로 분리하여 표시하고 있다. 이와 같이 제1도금층(27)이 형성된 상태가 도 2b에 도시되어 있다. 여기서 상기 제1도금층(27)은 무전해 도금이 먼저 수행되고, 나중에 전해도금이 수행되어 형성되는 것이다.
참고로, 제1도금층(27)을 형성함에 있어, 전해도금까지 하지 않고 무전해 도금만을 수행하여 관통홀(25)의 내면과 제1금속층(23)의 표면에 상대적으로 두께를 얇게 형성할 수 있다.
상기 제1도금층(27)과 제1금속층(23)은 실질적으로 일체로서 선택적 제거에 의해 제1회로패턴(27')으로 된다. 상기 제1회로패턴(27')은 제1절연층(21)의 표면에 형성되는 것이다. 이와 같이 제1회로패턴(27')이 형성된 상태가 도 2c에 도시되어 있다.
상기 제1회로패턴(27')을 형성한 후에는 상기 제1회로패턴(27')을 포함하는 제1절연층(21)의 표면 전체에 도금리지스트(29)가 형성되게 한다. 상기 도금리지스트(29)는 감광성 물질(포토리지스트로 사용되는 것)이나 드라이필름등이 사용될 수 있다. 상기 도금리지스트(29)는 그 일부가 선택적으로 제거될 수 있다. 이와 같이 제거된 부분을 도금윈도우(29')라고 한다. 상기 도금윈도우(29')에 의해 노출되는 부분에 도금이 형성되는 것이다. 상기 도금리지스트(29)는 상기 도금윈도우(29')가 미리 형성된 것을 사용하거나, 제1절연층(21)에 덮혀진 후에 도금윈도우(29')가 형성될 수 있다. 이와 같이 도금리지스트(29)가 형성된 상태가 도 2d에 도시되어 있다.
다음으로, 연결범프(31)를 도금에 의해 형성한다. 상기 연결범프(31)는 상기 도금윈도우(29')내에 형성된다. 이를 위해 상기 도금윈도우(29')는, 예를 들면, 상기 관통홀(25)과 대응되는 위치 등에 형성된다. 상기 연결범프(31)는 인쇄회로기판의 각각의 층에 형성된 회로패턴(27',33')을 전기적으로 연결하는 역할을 한다. 상기 연결범프(31)가 형성된 상태가 도 2e에 도시되어 있다. 상기 연결범프(31)는 아래에서 설명될 제2회로패턴(33')과의 전기적 연결을 위해 제1회로패턴(27')보다 돌출되게 형성되어야 한다.
참고로, 상기 연결범프(31)는 반드시 도금에 의해 만들어져야 하는 것은 아니다. 예를 들면, 도전성 페이스트를 상기 관통홀(25)과 예를 들면, 도금윈도우(29')에 채워넣어 전기적 연결을 수행할 수도 있다. 이 경우에는 도금리지스트(29) 대신에 범프형성리지스트(도시되지 않음)를 사용하면 된다. 상기 범프형성리지스트 역시 감광성물질이나 드라이필름 등을 사용할 수 있다. 그리고 도전성 페이스트로 연결범프(31)를 제작하는 경우에는 상기 관통홀(25)의 내면과 제1금속층(23)의 표면에 무전해 도금을 수행하지 않아도 된다.
상기 연결범프(31)를 도금에 의해 형성하는 경우, 상기 도금리지스트(29)보다 돌출되게 형성될 수 있다. 이와 같은 경우에, 상기 연결범프(31)의 단부를 연마한 후, 다음 공정을 진행하는 것이 바람직하다. 하지만, 상기 연결범프(31)의 형성을 위한 도금작업이 정밀하게 되어, 연결범프(31)가 도금리지스트(29)보다 돌출되지 않았다면, 연마작업을 수행하지 않아도 된다. 도 2f에는 연결범프(31)가 연마된 상태가 도시되어 있다.
상기 연결범프(31)가 완성되면, 상기 도금리지스트(29)를 제거한다. 상기 도금리지스트(29)를 제거한 상태가 도 2g에 도시되어 있다. 이와 같이 되면 제1회로패턴(27')과 연결범프(31) 등이 노출된 상태가 된다.
다음으로, 상기 제1회로패턴(27')과 연결범프(31)를 포함하는 제1절연층(21)의 표면 상에 제2절연층(32)과 제2금속층(33)을 형성한다. 상기 제2절연층(32)과 제2금속층(33)은 상기 제1절연층(21)상에 위치되어 가압에 의해 부착될 수도 있다. 이때, 상기 제2금속층(33)은 상기 연결범프(31)와 소정의 열과 압력에 의해 직접 부착된다. 이와 같은 상태가 도 2h에 도시되어 있다. 물론, 상기 제2절연층(32)과 제2금속층(33)을 차례로 제1절연층(21)상에 형성할 수도 있다.
상기 제2금속층(33)은 선택적으로 제거되어 제2회로패턴(33')을 형성한다. 상기 제2회로패턴(33')은 상기 연결범프(31)를 통해 다른 회로패턴(27',33')들과 전기적으로 연결된다. 이와 같은 상태가 도 2i에 도시되어 있다. 상기 제2회로패턴(33')을 형성한 후에는 그 표면에 솔더리지스트(도시되지 않음)를 선택적으로 도포하고, 다른 부품의 실장을 위한 패드 등을 형성하는 과정을 수행한다. 이와 같은 과정은 일반적인 것이므로 더 이상의 설명은 생략한다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 설명한다.
본 발명의 인쇄회로패턴 제조방법에서는 제1회로패턴(27')과 제2회로패턴(33') 등 회로패턴(27',33')사이를 전기적으로 연결하기 위해 연결범프(31)를 형성하는데, 상기 연결범프(31)는 절연층(21,32)을 관통하는 관통홀(25)에 도금으로 형성되거나, 도전성 페이스트에 의해 형성된다. 이와 같이 연결범프(31)를 미리 형성하므로, 제2회로패턴(33')의 형성을 위한 제2금속층(33)에 도금층을 형성할 필요가 없게 된다. 따라서, 상기 제2금속층(33)은 상대적으로 얇은 두께가 되어 미세회로패턴의 형성에 유리하게 된다.
그리고, 도전성 페이스트를 사용하여 연결범프(31)를 형성하는 경우에는 제1회로패턴(27')을 형성하기 위한 제1금속층(23)상에도 도금층이 형성되지 않아도 되므로, 제1회로패턴(27') 역시 상대적으로 미세하게 형성할 수 있게 된다.
이는, 연결범프(31)를 도금에 의해 형성할 때, 관통홀(25)의 내면과 제1금속층(23)의 표면에 무전해 도금만을 수행하는 경우에도 그러하다. 즉, 무전해 도금만을 수행하므로 제1금속층(23)의 표면에 상대적으로 얇은 도금층이 형성되어 미세 회로패턴의 형성이 가능하게 된다.
한편, 본 발명에서는 관통홀(25)이 연결범프(31)에 의해 채워져 있어, 관통홀(25)에 대응되는 인쇄회로기판의 표면에 부품의 실장이나 외부와의 연결을 위한 패드나 회로패턴의 형성이 가능하게 된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 효과를 얻을 수 있다.
먼저, 본 발명에서는 관통홀 전체에 연결범프를 형성하므로 관통홀을 별도로 메우기 위한 공정 및 충진재를 차폐하기 위한 도금층이 형성되지 않아도 된다. 따라서, 인쇄회로기판 제조공정의 공정수가 상대적으로 줄어들게 되는 효과가 있다.
그리고, 충진재를 차폐하기 위한 도금층을 형성하지 않아도 되고, 연결범프를 도전성 페이스트로 형성하거나 제1회로패턴의 형성전에 무전해 도금만을 수행하는 경우에 제1회로패턴의 형성을 위한 금속층의 두께가 얇아져 미세회로패턴의 형성이 가능하게 되어 인쇄회로기판의 크기를 최소화할 수 있다.
본 발명에서는 관통홀 전체에 연결범프가 형성되도록 한다. 따라서, 연결범프의 전기저항이 매우 낮아져 임피던스값이 줄어들면서 인쇄회로기판의 성능이 향상되는 효과가 있다.
그리고, 서로 다른 층에 있는 회로패턴을 연결하기 위한 연결범프를 제1회로패턴을 형성한 후에 한번에 형성하므로, 외층에 구비되는 제2회로패턴과 다른 회로패턴의 연결을 위한 공정이 매우 간소화된다. 즉, 블라인드홀을 형성하거나 도금공정을 수행하지 않아도 되므로 제2회로패턴의 형성을 위해 추가적인 도금층을 형성하지 않아 제2회로패턴도 미세하게 형성할 수 있게 되어 인쇄회로기판의 크기를 최소화할 수 있다.
또한, 본 발명에서는 다른 층의 회로패턴을 전기적으로 연결하기 위한 관통홀의 연결범프가 관통홀 전체를 채우도록 형성되므로 관통홀에 대응되는 인쇄회로기판의 표면에 패드나 회로패턴의 형성이 가능하게 되어 인쇄회로기판을 고집적화시켜 그 크기를 최소화할 수 있게 되는 효과도 있다.

Claims (19)

  1. 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와,
    상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와,
    상기 관통홀을 채워 연결범프를 형성하는 단계와,
    상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와,
    상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 관통홀의 형성 후에는 상기 관통홀의 내면과 제1금속층의 표면에 도금층을 더 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결함을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 2 항에 있어서, 상기 도금층은 무전해 도금과 전해도금의 순서로 진행됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 연결범프는 도금에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서, 상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 도금윈도우가 구비되는 도금리지스트가 위치됨을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서, 상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행함을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서, 상기 연결범프와 제2금속층은 소정의 열과 압력에 의해 서로 결합됨을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 1 항에 있어서, 상기 관통홀의 형성 후에는 상기 관통홀의 내면과 제1금속층의 표면에 무전해도금층을 더 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결함을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 1 항 또는 제 8 항에 있어서, 상기 연결범프는 도금에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제 9 항에 있어서, 상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 도금윈도우가 구비되는 도금리지스트가 위치됨을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 제 10 항에 있어서, 상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행하고, 상기 평탄화된 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합됨을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제 1 항에 있어서, 상기 연결범프는 도전성 페이스트에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제 12 항에 있어서, 상기 연결범프의 형성을 위해 상기 제1회로패턴이 형성된 제1절연층의 표면에는 범프형성윈도우가 구비되는 범프형성리지스트가 위치됨을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 제 13 항에 있어서, 상기 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합됨을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와,
    상기 관통홀의 내면과 제1금속층의 표면에 도금층을 형성하여 제1절연층 양측 표면의 제1금속층을 전기적으로 연결하는 단계와,
    상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와,
    상기 제1회로패턴이 형성된 제1절연층 상에 선택적으로 도금윈도우가 형성된 도금리지스트를 위치시키는 단계와,
    상기 도금윈도우에 도금을 수행하여 상기 관통홀과 도금윈도우를 채우도록 연결범프를 형성하는 단계와,
    상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와,
    상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 제 15 항에 있어서, 상기 제1금속층과 관통홀의 내면에 형성되는 도금층은 무전해 도금과 전해도금의 순서로 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 제 16 항에 있어서, 상기 연결범프를 도금으로 형성한 후에는 연결범프 표면의 평탄화를 위해 연마를 수행하고, 상기 평탄화된 연결범프에는 상기 제2금속층이 소정의 열과 압력에 의해 결합됨을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 제1금속층이 표면에 구비된 제1절연층에 제1금속층을 포함하여 관통되는 관통홀을 형성하는 단계와,
    상기 제1금속층을 선택적으로 제거하여 제1회로패턴을 형성하는 단계와,
    상기 제1금속층을 포함하는 제1절연층 상에 범프형성윈도우가 구비되는 범프형성리지스트를 위치시키는 단계와,
    상기 관통홀과 범프형성윈도우에 도전성 페이스트를 채워 연결범프를 형성하는 단계와,
    상기 제1회로패턴과 연결범프를 포함하여 상기 제1절연층상에 제2절연층과 상기 연결범프와 전기적으로 연결되게 제2금속층을 위치시키는 단계와,
    상기 제2금속층을 선택적으로 제거하여 제2회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  19. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 관통홀을 채워 형성되는 연결범프는 상기 제1회로패턴보다 더 돌출됨을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020050065023A 2005-07-18 2005-07-18 인쇄회로기판의 제조방법 KR100693145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050065023A KR100693145B1 (ko) 2005-07-18 2005-07-18 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050065023A KR100693145B1 (ko) 2005-07-18 2005-07-18 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070010452A KR20070010452A (ko) 2007-01-24
KR100693145B1 true KR100693145B1 (ko) 2007-03-13

Family

ID=38011669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050065023A KR100693145B1 (ko) 2005-07-18 2005-07-18 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100693145B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872130B1 (ko) 2007-07-05 2008-12-08 삼성전기주식회사 관통전극 형성방법 및 인쇄회로기판 제조방법
KR100872583B1 (ko) 2007-07-12 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법 및 인터포저 기판
KR101397303B1 (ko) * 2012-12-31 2014-05-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JPH06164148A (ja) * 1992-04-22 1994-06-10 Cmk Corp 多層プリント配線板
KR19990013967A (ko) * 1997-07-16 1999-02-25 모리시타 요이찌 배선판 및 그 제조방법
JPH1174640A (ja) 1997-08-28 1999-03-16 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
KR20050027758A (ko) * 2003-09-16 2005-03-21 삼성전기주식회사 병렬적 다층인쇄회로기판 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JPH06164148A (ja) * 1992-04-22 1994-06-10 Cmk Corp 多層プリント配線板
KR19990013967A (ko) * 1997-07-16 1999-02-25 모리시타 요이찌 배선판 및 그 제조방법
JPH1174640A (ja) 1997-08-28 1999-03-16 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
KR20050027758A (ko) * 2003-09-16 2005-03-21 삼성전기주식회사 병렬적 다층인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
KR20070010452A (ko) 2007-01-24

Similar Documents

Publication Publication Date Title
KR100834591B1 (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
KR100782405B1 (ko) 인쇄회로기판 제조방법
JP5026400B2 (ja) 配線基板及びその製造方法
US7537668B2 (en) Method of fabricating high density printed circuit board
JP2008282842A (ja) 配線基板及びその製造方法
US9386700B2 (en) Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device
JPH07283538A (ja) 多層プリント配線板の製造方法
JP4841806B2 (ja) キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JPH11186698A (ja) 回路基板の製造方法および回路基板
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR100693145B1 (ko) 인쇄회로기판의 제조방법
TWI581686B (zh) 電路板及其制法
JP2004193292A (ja) スル−ホ−ル配線基板およびその製造方法
JP2006245213A (ja) 配線基板の製造方法
JPH07106464A (ja) マルチチップモジュールおよびその製造方法ならびにプリント配線板への実装方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US8166653B2 (en) Method of manufacturing printed circuit board having embedded resistors
JP2010034430A (ja) 配線基板及びその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
KR20000036301A (ko) 홀 플러깅 랜드 인쇄회로기판 및 그 제조방법
JP3867455B2 (ja) フレキシブル配線基板
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee