JP2004193292A - スル−ホ−ル配線基板およびその製造方法 - Google Patents
スル−ホ−ル配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004193292A JP2004193292A JP2002358844A JP2002358844A JP2004193292A JP 2004193292 A JP2004193292 A JP 2004193292A JP 2002358844 A JP2002358844 A JP 2002358844A JP 2002358844 A JP2002358844 A JP 2002358844A JP 2004193292 A JP2004193292 A JP 2004193292A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- core material
- insulating layer
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電気特性に優れ、微細化、狭ピッチ化された多層配線基板およびその製造方法を提供する
【解決手段】コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記コア基板は導電性ペ−ストで充填された複数のスル−ホ−ルにより表裏の導通がなされ、前記導電性ペ−ストが前記コア基板表面よりも突出している構造を有することを特徴とする。
【選択図】 図１
【解決手段】コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記コア基板は導電性ペ−ストで充填された複数のスル−ホ−ルにより表裏の導通がなされ、前記導電性ペ−ストが前記コア基板表面よりも突出している構造を有することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介してコアとなる基板上に多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。しかし、従来のスル−ホ−ルはドリル加工で孔開けされており、微細化の点で孔径に制限があること、さらに貫通したスル−ホ−ルであることにより、多層基板においては所望する２つの導体間の接続のための孔にとどまらず、本来不要な他の部分の導体層にも孔が開いてしまうので、その部分の配線形成ができなくなり、配線設計の自由度を限定してしまうという問題があった。また、スル−ホ−ル部のめっきの導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり、これらのコア基板の上に配線層を形成した多層配線基板が用いられている（例えば、特許文献１、特許文献２参照）。また、本発明者による出願もある（例えば、特許文献３、特許文献４参照）。
【０００４】
【特許文献１】
特開平５−１４４９７８号公報
【特許文献２】
特開平１１−３４５９３３号公報
【特許文献３】
特願２００２−２０２１２３号
【特許文献４】
特願２００２−２０２１２４号
【０００５】
【発明が解決しようとする課題】
しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層の線幅もより微細な配線が求められるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、公知の従来のコア基板上に従来のプロセスで配線層を形成した多層配線基板では、求められる電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題点がある。
狭ピッチ化と多ピン化による高密度実装に伴い、配線基板と半導体チップ等との電気的接続は、従来のワイヤ−ボンディング技術に代わり、半導体チップをフェ−スダウン実装するフリップチップ技術等が用いられるようになっている。フリップチップ技術を用いた多層配線基板においては、基板間を接続するスル−ホ−ルに空隙部が残っていると、熱衝撃によるクラックの発生や断線を引き起こし易く、信頼性の低下を生じるという問題があった。
また、高密度実装のためにスル−ホ−ル孔径の微細化に伴い、スル−ホ−ルのランド径も小さくなり、配線基板間の配線接続が難しくなったり、あるいは基板上にはんだバンプを形成する半導体チップ実装時に、実装用パッドが小さいために、小径パッドへのはんだの供給が難しくなってきているという問題もあった。
そこで、本発明は上記のような問題点を解消するためになされたものである。その目的は、電気特性に優れ、微細化、狭ピッチ化に対応し、貫通スル−ホ−ルの導体部分の領域を確保した多層配線基板およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる多層配線基板は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、該コア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記コア基板は導電性ペ−ストで充填された複数のスル−ホ−ルにより表裏の導通がなされ、前記導電性ペ−ストが前記コア材表面よりも突出している構造を有するようにしたものである。
【０００７】
請求項２の発明に係わる多層配線基板は、前記コア材の厚さが５０〜５００μｍの範囲内であり、前記スル−ホ−ルの半導体チップ搭載側の表層の開口径が５０〜２００μｍの範囲内で、反対側の裏層の開口径が２５〜１７５μｍの範囲内であり、裏層の開口径が表層の開口径と等しいかそれ以下であり、前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出しているようにしたものである。
【０００８】
請求項３の発明に係わる多層配線基板は、前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出し、該突出した導電性ペ−ストのランド径が該導電性ペ−ストを充填したスル−ホ−ルの孔径よりも大きいようにしたものである。
【０００９】
請求項４の発明に係わる多層配線基板は、前記突出した導電性ペ−ストの周囲が絶縁層で覆われて平坦化しているようにしたものである。
【００１０】
請求項５の発明に係わる多層配線基板は、前記コア材のスル−ホ−ル内壁面およびコア材表面に絶縁層が設けられているようにしたものである。
【００１１】
請求項６の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、スル−ホ−ルを形成する工程と、該スル−ホ−ルおよびランド形成領域以外のコア材の両面上をレジストでマスキングする工程と、該スル−ホ−ルおよびランド形成領域に導電性ペ−ストを充填し、乾燥後、コア材の両面を研磨し、次いでレジストを剥離してコア基板を形成する工程と、前記コア基板の所定部分に絶縁層を形成する工程と、該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有するようにしたものである。
【００１２】
請求項７の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるようにしたものである。
【００１３】
請求項８の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたようにしたものである。
【００１４】
請求項９の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成工程が、コア材に微細孔形成後に、コア材をグラインドし、研磨して貫通孔を形成するようにしたものである。
【００１５】
請求項１０の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成工程が、コア材をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア材の片面もしくは両面から研削をして貫通孔を形成するようにしたものである。
【００１６】
請求項１１の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、スルーホール形成領域以外のコア材の両面に絶縁層を形成する工程と、該絶縁層を覆ってスルーホール形成領域以外のコア材の両面にレジストでマスキングする工程と、該レジストの開口部をサンドブラストしてコア材にスルーホールを形成する工程と、該スルーホールに導電性ペーストを充填し、乾燥し、レジストを剥離した後、コア材の両側を研磨してコア基板を形成する工程と、該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有するようにしたものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１はコア基板２と、このコア基板２の一方の面に絶縁層を介して形成されたビルドアップ配線層３とを備えている。
【００１８】
多層配線基板１を構成するコア基板２は、スル−ホ−ル４が設けられており、スル−ホ−ル４は導電性ペ−スト５でコア基板表裏を導通させており、コア基板２の片面あるいは両面には配線層が設けられている。
【００１９】
コア基板２上の一方の面に設けられたビルドアップ配線層３は、配線層３を構成する配線７ａ、７ｂが、電気絶縁層１０ａ、１０ｂを介し、導電性のビア８ａ、８ｂにてコア基板２の導電性ペ−スト５で充填した所定の導電性のスル−ホ−ル４もしくは配線部に接続されている。
【００２０】
本発明では、多層配線基板１上に設けるそれぞれの微細な多層配線層の位置精度を保つために、コア基板２はＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材２’としては、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ぶことができる。
コア基板２の上記のコア材２’において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラスは比較的安価で寸法安定性に優れ製造工程中で変形が少なく、ガラス・エポキシ複合材料は安価であるという長所を有しており、所望の特性に応じて上記の材料を選択することが可能である。
スル−ホ−ル４を形成したコア材２’の両面、およびスル−ホ−ル内壁面に、必要に応じて絶縁層６を形成してもよい。例えば、コア材が半導体であるシリコンの場合には、スル−ホ−ル孔開け後に、スル−ホ−ル４を含めたコア材２’の表裏に酸化シリコン等の絶縁層６を予め形成しておく。
【００２１】
本発明において、コア材２’の厚さが５０μｍ未満だと、支持体としての強度の点から基板の取り扱いに支障をきたし、一方、５００μｍを越える厚さにすると、スル−ホ−ル内に充填した導電性ペ−ストの樹脂溶剤を乾燥するのが困難になるという問題を生じ、さらに半導体装置の薄型化にも適しなくなる。したがって、本発明では、コア材の厚さは５０〜５００μｍの範囲で用いるものである。
本発明において、スル−ホ−ル４の孔径は、スル−ホ−ル４の半導体チップを搭載する側の表層の開口径が５０〜２００μｍの範囲内、反対側の裏層の開口径が２５〜１７５μｍの範囲内であり、各々のスル−ホ−ル４において、裏層の開口径を表層の開口径と等しいかそれ以下とするものである。
スル−ホ−ルの開口径が上記の範囲未満であると、スル−ホ−ル形成が困難になり、一方、上記の範囲を越えると、スル−ホ−ルの密度を高くしたり、スル−ホ−ル数を増やすのに支障を生じる。また、本発明では、スル−ホ−ルの裏層の開口径を表層の開口径と等しいかそれ以下とする構造をとることにより、内部配線の設計の自由度を上げて配線密度をより高めることができる。
【００２２】
コア基板２のスル−ホ−ル４に用いられる導電性ペ−スト５としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法が用いられる。
本発明におけるスル−ホ−ル４は、スル−ホ−ル内が全て導電性ペ−スト５で充填されて埋まっていると共に、コア材表面よりも突出している構造を有している。上記の構造をとることにより、スル−ホ−ル４の導体部分の領域を確保することが容易となる。さらに、突出した導電性ペ−スト５によるスル−ホ−ル４のランド４ａ、４ｂの径を、導電性ペ−ストを充填した当該のスル−ホ−ルの孔径よりも大きくすることにより、配線密度を低下させずに、配線基板間の配線接続が容易になり、また基板上にはんだバンプを形成する半導体チップ実装時に、パッドへのはんだの供給も容易になる。ランド径はスルーホール径よりも２０〜４０μｍの範囲で大きいことが好ましい。
本発明においては、導電性ペ−スト５の突出部は、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。
【００２３】
導電性ペ−スト５を充填したスル−ホ−ル４を形成したコア基板２の片面あるいは両面には、必要に応じて、所望する配線が設けられている（図示せず）。
コア基板２の配線およびコア基板２上に設けたビルドアップ配線層３の配線７ａ、７ｂおよびビア８ａ、８ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。コア基板の少なくともビルドアップ配線層３を設ける側は、絶縁性を兼ねた材料で平坦化しておくことが好ましい。この平坦化絶縁層９ａ、９ｂの材料としては、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。また、ビルドアップ層の絶縁層１０ａ、１０ｂ、１０ｃの材料としては、上記と同じく、熱硬化可能な感光性絶縁材料である、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として用いられる。
【００２４】
（多層配線基板の製造方法）
図２およびそれに続く図３は、図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、図４およびそれに続く図５、また図６およびそれに続く図７、さらに図８及びそれに続く図９は、それぞれ本発明の製造方法の他の実施形態を示す工程図である。
【００２５】
本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・セラミックス複合材料が用いられる。コア基板の厚さは５０〜５００μｍであり、スル−ホ−ルの半導体チップ搭載側の表層の開口径が５０〜２００μｍ、裏層の開口径が２５〜１７５μｍとして、裏層の開口径が表層の開口径と等しいかそれ以下の大きさにするものである。
これらのコア材にスル−ホ−ルを形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。また、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用し、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いるのも好ましい方法である。
また、スル−ホ−ルの形成工程において、コア材に微細孔形成後に、コア材をグラインドし、研磨して貫通孔を形成するのも好ましい方法である。
さらに、予めコア材をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア材の片面もしくは両面から研削をして貫通孔を形成するのも好ましい方法である。
前記の各加工方法でスル−ホ−ルを形成する場合、ドライエッチング加工、サンドブラスト加工では、コア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００２６】
（第１の実施形態）
図２およびそれに続く図３に基づいて、本発明の製造方法の第１の実施形態について説明する。
図２および図３はコア材にシリコンを用いた場合に好適な製造方法であり、ＩＣＰ−ＲＩＥ法によりスル−ホ−ルを形成する場合を例示している。図２（ａ）に示すように、コア材２２’の一方の面にマスク材で所定のマスクパタ−ン２１を形成する。
次に、このマスクパタ−ン２１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材２２’に所定の深さまで微細孔２５’を穿孔する（図２（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＳＦ６ 、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 等のフッ素系ガス等を用いることができる。また、エッチング速度を速めるために、マスク材に影響しない範囲内で酸素や窒素を微量に混合することも可能である。
【００２７】
コア材２２’に所定の深さまで微細孔２５’を孔開け加工したら、次に、コア材２２’からマスクパタ−ン２１を除去し、コア材２２’の他方の面を研磨して、微細孔２５’を所定の開口径でコア材２２’の表面に露出させてスル−ホ−ル２５を形成する（図２（ｃ））。コア材２２’の研磨は、バックグラインドや研磨等により行うことができる。本実施形態では、シリコンをコア材として用い、トレンチエッチング後の研磨により、表裏の孔径が略等しいスル−ホ−ル２５を得た。
【００２８】
なお、スル−ホ−ル２５を形成したコア材２２’の両面、およびスル−ホ−ル内壁面に絶縁層を形成してもよい。例えば、コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成することができる。コア材がシリコンの場合には、熱酸化によりスル−ホ−ル２５を含むコア材２２’表面に酸化シリコンの絶縁層２６を形成できる（図２（ｄ））。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁層を形成することができる。
【００２９】
絶縁層２６形成後、必要に応じて、コア材２２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００３０】
次に、コア材２２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル２５とその開口部の周囲を露出したレジストパタ−ン２７をコア材２２’の表裏に形成する（図２（ｅ））。
【００３１】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷等の塗布方法により導電性ペ−スト２８’を充填する（図３（ｆ））。導電性ペ−スト２８’としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００３２】
続いて、導電性ペ−スト２８’を乾燥硬化させた後、表裏両面のレジストパタ−ン２７の表面より出ている導電性ペ−ストを研磨して除去し、導電性ペ−スト２８の表面とレジストパタ−ン２７の表面が同一面となるようにする（図３（ｇ））。
【００３３】
次に、レジスト２７を剥離し、導電性ペ−スト２８で形成した所望する径のランド２８ａ、２８ｂをコア基板２２の表裏に有し、導電性ペ−スト２８で充填したスル−ホ−ル２５を有するコア基板２２を形成する（図３（ｈ））。スル−ホ−ルより突出した導電性ペ−ストで形成されたランド２８ａ、２８ｂの高さはドライフィルムレジストのレジスト厚で規定され、ランド径はマスクパタ−ンの寸法で規定される。
本発明の製造方法において、ドライフィルムレジストは導電性ペ−ストの乾燥硬化時に、前の工程でコア材２２’表面上に設けた銅、アルミニウム等で形成した配線層が酸化するという問題を防ぐ効果も果たしている。
【００３４】
次に、コア基板２２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図３（ｉ）はコア基板２２の両面に絶縁層２９ａ、２９ｂを形成した例である。絶縁層２９ａ，２９ｂとしては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００３５】
次に、コア基板のスル−ホ−ルの孔径が小さい側の面に、絶縁層を介してビルドアップ配線層を形成する。
まず、絶縁層２９ｂにより平坦化されたコア基板２２上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層３０ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００３６】
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層３０ａの全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００３７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００３８】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア３２ａおよび配線３１ａを有する配線層を得る。
【００３９】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図３（ｊ））。図３（ｊ）は、配線３１ｂ表面に絶縁層３０ｃまでを形成したビルドアップ配線層２３を示すものである。
【００４０】
上記のようにして製造した本発明の多層配線基板２０は、図３（ｊ）に示すように、導電性ペ−スト２８がコア材の表面よりも突出した構造を有し、コア基板２２のスル−ホ−ル２５の開口径が小さい側にビルドアップ配線層２３が設けられている。
【００４１】
本発明の多層配線配線基板の製造方法では、ビルドアップ配線層をめっき法でビア、および配線層を形成するので、微細配線パタ−ンを安定して形成することが可能である。
さらに、本発明の多層配線基板の製造方法では、スル−ホ−ル開口径が小さい側の面にビルドアップ配線層２４が設けるので、配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００４２】
（第２の実施形態）
図４およびそれに続く図５は、サンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材４２’の一方の面に所定のマスクパタ−ン４１を形成し（図４（ａ））、このマスクパタ−ン４１をマスクとしてサンドブラストによりコア材４２’に所定の大きさで微細孔４５’を穿孔する（図４（ｂ））。本発明では、貫通孔とせず、一定の深さまで穿孔した段階で、サンドブラスト加工を止めている。
【００４３】
次に、コア材の他方の面を研磨して微細孔を露出させてスル−ホ−ル４５とし、コア材を所望する厚さとする（図４（ｃ））。コア材の研磨は、研磨装置等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させてスル−ホ−ルを形成することができる。
【００４４】
スル−ホ−ル４５形成後、コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成する。
例えば、コア材がシリコンの場合、熱酸化によりスル−ホ−ルを含むコア材表面に酸化シリコンの絶縁膜を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁膜を形成することができる。
【００４５】
次に、必要に応じて、コア材４２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００４６】
次に、コア材４２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル４５とその開口部の周囲を露出したレジストパタ−ン４７をコア材４２’の表裏に形成する（図４（ｄ））。
【００４７】
次に、スル−ホ−ル４５およびレジストパタ−ン４７の開口部にスクリ−ン印刷等の塗布方法により導電性ペ−スト４８’を充填する（図４（ｅ））。導電性ペ−ストとしては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００４８】
続いて、導電性ペ−ストを乾燥硬化させた後、表裏のレジストパタ−ン４７の表面より出ている導電性ペ−スト４８を両面研磨して除去し、導電性ペ−スト４８の表面とレジストパタ−ン４７の表面が同一面となるようにする（図５（ｆ））。
【００４９】
サンドブラス法でスル−ホ−ルを形成する場合には、スル−ホ−ルがテ−パ−を有するので、開口径の大きい面からのスル−ホ−ル内壁面への導電材料の付着が容易になり、スル−ホ−ルの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００５０】
次に、レジストパタ−ン４７を剥離し、導電性ペ−スト４８で形成した所望するランド４８ａ、４８ｂをコア材４２’の表裏に有し、導電性ペ−スト４８で充填したスル−ホ−ル４５を有するコア基板４２を形成する（図５（ｇ））。スル−ホ−ルより突出した導電性ペ−ストで形成されたランド４８ａ、４８ｂの高さはドライフィルムレジストのレジスト厚で規定され、ランド径はマスクパタ−ンの寸法で規定される。
【００５１】
次に、コア基板４２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図５（ｈ）では、スル−ホ−ル４５の孔径が小さい側の面に絶縁層４９を設けた例を示す。絶縁層４９としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００５２】
次に、コア基板４２のスル−ホ−ル４５の孔径が小さい側の面に絶縁層を介してビルドアップ配線層を形成する。
まず、平坦化されたコア基板４２上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層５０ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００５３】
次に、セミ・アディティブ法により配線層を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層５０ａの全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００５４】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００５５】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア５２ａおよび配線５１ａを有する配線層を得る。
【００５６】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する。図５（ｉ）は、配線５１ｂ表面に絶縁層５０ｃまでを形成したビルドアップ配線層４３を示すものである。
【００５７】
上記のようにして製造した本発明の多層配線基板４０は、図５（ｉ）に示すように、導電性ペ−スト４８がコア基板の表面よりも突出した構造を有し、コア基板のスル−ホ−ル４５の開口径が小さい側の面にビルドアップ配線層４３が設けられている。
【００５８】
（実施形態３）
図６およびそれに続く図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図で、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用する場合である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材の両面を研磨して所定の厚さとし、その後、所定厚さとしたコア材６２’の一方の面に所定のパタ−ンでマスクパタ−ン６１を形成する（図６（ａ））。コア材は上述の２２’、４２’と同様の材料を使用することができる。コア材の研磨は、バックグラインドや研磨等により行なうことができ、研磨後のコア材６２’の厚さは、作製するコア基板の厚さを考慮して設定することができる。
【００５９】
次に、マスクパタ−ン６１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材６２’に所定の深さまで微細孔６５’を穿孔する（図６（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、コア材がシリコンの場合には、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、実施形態１と同様に、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。コア材がシリコンの場合には、エッチングガスとしては、ＳＦ６ 、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 等のフッ素系ガス等を用いることができる。
【００６０】
次に、マスクパタ−ン６１を剥離し、コア材の他方の面に前記のマスクパタ−ン６１よりも大きい開口部を持つマスクパタ−ン６４を、裏面の微細孔６５’と位置合わせして設ける（図６（ｃ））。
【００６１】
続いて、マスクパタ−ン６４をマスクとしてサンドブラストによりコア材６２’に所定の大きさの微細孔を形成し、貫通させて微細孔６５’とつなぐことにより、スル−ホ−ル６５を形成する（図６（ｄ））。
本実施形態では、最初にＩＣＰ−ＲＩＥ法で微細孔を穿孔し、次にサンドブラスト法でスル−ホ−ル貫通孔を設ける方法について述べたが、順序を逆にして、サンドブラストを先に行い、次いで、ＩＣＰ−ＲＩＥで孔開けする方法も可能である。
本発明の製造方法では、ビルドアップ配線層を形成するコア材側にはＩＣＰ−ＲＩＥ法で微細孔が設けられ、一方、他方のコア材側はサンドブラスト法で孔開け加工するので、スル−ホ−ル形成時間が大幅に短縮されて、しかも微細孔を形成できる。
【００６２】
スル−ホ−ル６５形成後、マスクパタ−ン６４を剥離する（図６（ｅ））。
コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成することができる。
例えば、コア材がシリコンの場合、熱酸化によりスル−ホ−ル６５を含むコア材６２’表面に酸化シリコンの絶縁膜を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁膜を形成することができる。
【００６３】
次に、必要に応じて、コア材６２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００６４】
次に、前述の実施形態１および２と同様にして、コア材６２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル６５とその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成し、次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷等の塗布方法により導電性ペ−ストを充填する。導電性ペ−スト６８としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
続いて、導電性ペ−ストを乾燥硬化させた後、表裏のレジストパタ−ン表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−スト６８の表面とレジストパタ−ンの表面が同一面となるようにし、次に、レジストパタ−ンを剥離し、導電性ペ−スト６８で形成した所望する径のランド６８ａ、６８ｂをコア基板６２の表裏に有し、導電性ペ−スト６８で充填したスル−ホ−ル６５を有するコア基板６２を形成する（図７（ｆ））。
【００６５】
次に、コア基板６２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図７（ｇ）はコア基板６２の片面に絶縁層６９を形成した例である。絶縁層６９としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００６６】
次に、コア基板６２のスル−ホ−ル６５の孔径が小さい側の面に絶縁層を介して実施形態１および２と同じように、セミ・アディティブ法によりビルドアップ配線層を形成する。すなわち、パタ−ニングされた絶縁層７０ａの全面に、スパッタリング法等の真空成膜法により、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００６７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００６８】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア７２ａおよび配線７１ａを有する配線層を得る。
【００６９】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図７（ｇ））。図７（ｇ）は、配線７１ｂ表面に絶縁層７０ｃまでを形成したビルドアップ配線層６３を示すものである。
【００７０】
上記のようにして製造した本発明の多層配線基板６０は、図７（ｇ）に示すように、導電性ペ−スト６８がコア材の表面よりも突出した構造を有し、コア基板６２のスル−ホ−ル６５の開口径が小さい側の面にビルドアップ配線層６３が設けられている。
【００７１】
本発明の多層配線配線基板の製造方法では、ビルドアップ配線層をめっき法でビア、および配線層を形成するので、微細配線パタ−ンを安定して形成することが可能である。
さらに、本発明の多層配線基板の製造方法では、スル−ホ−ル開口径が小さい側の面にビルドアップ配線層２４を設けるので、配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００７２】
（実施形態４）
図８およびそれに続く図９は、本発明の多層配線基板の製造方法の別な実施形態を示す工程図で、はじめに絶縁層を設ける方法である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材８２’のスルーホール形成領域以外の両面に絶縁層８９を形成する。絶縁層８９としては、プラズマＣＶＤ法等の真空成膜法を用いて、コア材８２’表面に酸化シリコン、窒化シリコン等の絶縁層を成膜後、フオトエッチングでパターン状に形成することができるし、あるいは、感光性の絶縁性樹脂であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の樹脂をコア材８２’表面に塗布し、フォトリソグラフィ法でパタ−ニングした後、熱硬化させて、絶縁層８９を形成することができる（図８（ａ））。
【００７３】
次に、上記の絶縁層８９を覆ってスルーホール形成領域以外のコア材８２’両面に、ドライフィルムレジスト等でレジストパターン８７を形成する（図８（ｂ））。
【００７４】
次いで、レジストパターン８７の開口部をコア材８２’の片面もしくは両面からサンドブラストしてスルーホール８５を形成する（図８（ｃ））。この場合、両面からサンドブラストする方が孔開け加工時間が半分に短縮されるので、両面サンドブラストの方がより好ましい。スルーホール８５の上下の開口部入り口の寸法は、レジストパターン８７によって所望の寸法に規定することができる。
【００７５】
次に、スル−ホ−ル８５および絶縁膜８２とレジストパタ−ン８７の開口部に、スクリ−ン印刷等の塗布方法により導電性ペ−スト８８’を充填する（図８（ｄ））。導電性ペ−スト８８’としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００７６】
続いて、導電性ペ−スト８８’を乾燥硬化させた後、レジスト８７を剥離し、表裏両面の絶縁層８９の表面より出ている導電性ペ−スト８８’を両面とも研磨して除去し、導電性ペ−スト８８の表面と絶縁層８９の表面が同一面となるようにし、導電性ペースト８８で形成したスルーホール８５以外の領域が絶縁層８９で覆われ、表面裏面ともにほぼ同一平面をなすコア基板８２を形成する（図９（ｅ））。
【００７７】
次に、コア基板８２の一面上に絶縁層を介して実施形態１、２および３と同じように、セミ・アディティブ法によりビルドアップ配線層を形成する。絶縁層としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。すなわち、パタ−ニングされた絶縁層８０ａの全面に、スパッタリング法等の真空成膜法により、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００７８】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００７９】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア８２ａおよび配線８１ａを有する配線層を得る。
【００８０】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図９（ｆ））。図９（ｆ）は、配線８１ｂ表面に絶縁層８０ｃまでを形成したビルドアップ配線層８３を示すものである。
【００８１】
上記のようにして製造した本発明の多層配線基板８０は、図９（ｆ）に示すように、導電性ペースト８８で形成したスルーホール８５表面と絶縁層８９表面とがほぼ同一平面をなしており、段差がないために平坦化工程が不要になるという利点を有する。
【００８２】
【実施例】
（実施例１）
コア材として、厚さ６２５μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＦ４ をエッチングガスとして、レジストパタ−ンから露出している窒化シリコンをドライッチングし、レジストを専用剥離液で剥膜し、窒化シリコンによるマスクパタ−ンを形成した。マスクパタ−ンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで形成したものであった。
【００８３】
次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜のマスクパタ−ンから露出しているシリコンを、エッチングガスにＳＦ６ を用いて、３５０μｍの深さにトレンチエッチングした。
【００８４】
次いで、微細孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコン基板を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。本実施例では、ほぼ垂直のスル−ホ−ルが得られた。
【００８５】
次いで、スル−ホ−ルが形成されたシリコン基板を熱酸化処理し、スル−ホ−ル内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる絶縁層を形成した。
【００８６】
次に、コア材の両面にスパッタリングにより銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成した。
【００８７】
次に、コア材の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径として１５０μｍを有するフォトマスクにより露光し、現像して、スル−ホ−ルとその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成した。
【００８８】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。
続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のレジスト表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とレジストの表面が同一面となるようにした。
【００８９】
次に、レジストを剥離し、導電性ペ−ストで形成した所望するランド径をコア基板の表裏に有し、導電性ペ−ストで充填したスル−ホ−ルを有するコア基板を形成した。このコア基板は、表裏ともにスル−ホ−ル径はほぼ１００μｍであり、導電性ペ−ストにより表裏の導通がされ、導電性ペ−ストで充填したスル−ホ−ルのランドは、各ランド径が１５０μｍで、表裏ともにコア材表面から１０μｍの高さを有していた。
【００９０】
次に、コア基板を研磨した面側に平坦化するための絶縁層を形成した。絶縁層としては、感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成した。
絶縁層により平坦化されたコア基板上に、続いてビルドアップ層の絶縁層となる感光性樹脂ベンゾシクロブテン樹脂組成物をスピンナ−塗布法により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を、０．５μｍ程度の厚さに設けた。
【００９１】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【００９２】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する１層目の配線を得た。
【００９３】
同じようにして２層目の配線を形成し、その上にパタ−ン化した絶縁層を設けて、シリコン基板をコア材として、コア基板の一方の側にビルドアップ配線層を有する多層配線基板を得た。
【００９４】
（実施例２）
コア材として、厚さ４００μｍのガラス基板を準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１５０μｍである円形開口が３００〜５００μｍピッチで形成したものであった。
【００９５】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が８０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
【００９６】
次いで、微細孔穿孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりコア材を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。研削により貫通した部分のスル−ホ−ル径は１００μｍであった。
【００９７】
次に、コア材の表裏に感光性レジストとしてドライフィルムをラミネ−トし、スル−ホ−ルのランド部のパタ−ンを有するフォトマスクにより露光し、現像して、スル−ホ−ルとその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成した。所望するスル−ホ−ルのランド径として半導体チップ搭載側の表層側が２００μｍ、反対側の裏層側を１２０μｍとした。
【００９８】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。
続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のレジスト表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とレジストの表面が同一面となるようにした。
【００９９】
次に、レジストを剥離し、導電性ペ−ストで形成した所望するランド径をコア基板の表裏に有し、導電性ペ−ストで充填したスル−ホ−ルを有するコア基板を形成した。このコア基板は導電性ペ−ストにより表裏の導通がされ、導電性ペ−ストで充填したスル−ホ−ルのランドの径は、半導体チップ搭載側の表層側が２００μｍ、反対側の裏層側が１２０μｍであり、表裏ともにコア材表面から１０μｍの高さを有していた。
【０１００】
次に、コア基板を研磨した面側に平坦化するための絶縁層を形成した。絶縁層としては、感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成した。
絶縁層により平坦化されたコア基板上に、続いてビルドアップ層の絶縁層となる感光性樹脂ベンゾシクロブテン樹脂組成物を塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を０．５μｍの厚さに設けた。
【０１０１】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【０１０２】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する１層目の配線層を得た。
【０１０３】
同じようにして２層目の配線を形成し、その上にパタ−ン化した絶縁層を設けて、ガラス基板をコア材として、コア基板の一方の側にビルドアップ配線層を有する多層配線基板を得た。
【０１０４】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を構成するコア基板のコア材が熱膨張係数の小さい材料により構成され、コア基板は導電性ペ−ストにより表裏の導通がなされた複数のスル−ホ−ルを備えており、スル−ホ−ルによる導通部の占める領域が小さいので、ビルドアップ配線層形成側のスペ−スが十分に確保され、配線設計の自由度が高いという利点がある。
また、スル−ホ−ル部には空隙部が無く、熱衝撃によるクラックの発生や断線を引き起こすこともなく、信頼性の高い基板が比較的安価な方法で得られる。
また、本発明ではスル−ホ−ルのランド径領域を所望通りに十分に確保できるので、高密度実装のためのスル−ホ−ル孔径の微細化に伴う配線基板間の配線接続が容易となり、また、基板上にはんだバンプを形成する半導体チップ実装も容易であるという利点がある。
【０１０５】
さらに、本発明の多層配線基板を構成するビルドアップ配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
本発明のコア基板とビルドアップ配線層で形成された多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図
【図２】本発明の実施形態（実施形態１）に関わる多層配線基板の製造方法を示す工程図
【図３】図２に続く本発明の実施形態（実施形態１）に関わる多層配線基板の製造方法を示す工程図
【図４】本発明の他の実施形態（実施形態２）に関わる多層配線基板の製造方法を示す工程図
【図５】図３に続く本発明の他の実施形態（実施形態２）に関わる多層配線基板の製造方法を示す工程図
【図６】本発明の他の実施形態（実施形態３）に関わる多層配線基板の製造方法を示す工程図
【図７】図６に続く本発明の他の実施形態（実施形態３）に関わる多層配線基板の製造方法を示す工程図
【図８】本発明の他の実施形態（実施形態４）に関わる多層配線基板の製造方法を示す工程図
【図９】図８に続く本発明の他の実施形態（実施形態４）に関わる多層配線基板の製造方法を示す工程図
【符号の説明】
１、２０、４０、６０、８０ 多層配線基板
２、２２、４２、６２、８２ コア基板
２’、２２’、４２’、６２’、８２’ コア材
３、２３、４３、６３、８３ ビルドアップ配線層
４、２５、４５、６５、８５ スル−ホ−ル
４ａ、２８ａ、４８ａ、６８ａ スル−ホ−ルの半導体チップ搭載側の表層のランド
４ｂ、２８ｂ、４８ｂ、６８ｂ スル−ホ−ルの反対側の裏層のランド
５、２８、４８、６８、８８ 導電性ペ−スト
６、２６ 絶縁層
７ａ、７ｂ、３１ａ、３１ｂ、５１ａ、５１ｂ、７１ａ、７１ｂ、８１ａ、８１ｂ 配線
８ａ、８ｂ、３２ａ、３２ｂ、５２ａ、５２ｂ、７２ａ、７２ｂ、８２ａ、８２ｂ ビア
９ａ、９ｂ、２９ａ、２９ｂ、４９、６９、８９ 絶縁層
１０ａ、１０ｂ、１０ｃ、３０ａ、３０ｂ、３０ｃ、５０ａ、５０ｂ、５０ｃ、７０ａ、７０ｂ、７０ｃ、８０ａ、８０ｂ、８０ｃ 絶縁層
２１、４１、６１ マスクパタ−ン
２５’、４５’、６５’ 微細孔
２７、４７、６７、８７ レジストパタ−ン
２８’、４８’、６８’、８８’ 導電性ペ−スト
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介してコアとなる基板上に多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
多層配線基板は、基板上下の導体間を電気的に接続するスル−ホ−ルが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を有する両面基板を多層化してコア基板としている。しかし、従来のスル−ホ−ルはドリル加工で孔開けされており、微細化の点で孔径に制限があること、さらに貫通したスル−ホ−ルであることにより、多層基板においては所望する２つの導体間の接続のための孔にとどまらず、本来不要な他の部分の導体層にも孔が開いてしまうので、その部分の配線形成ができなくなり、配線設計の自由度を限定してしまうという問題があった。また、スル−ホ−ル部のめっきの導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり、これらのコア基板の上に配線層を形成した多層配線基板が用いられている（例えば、特許文献１、特許文献２参照）。また、本発明者による出願もある（例えば、特許文献３、特許文献４参照）。
【０００４】
【特許文献１】
特開平５−１４４９７８号公報
【特許文献２】
特開平１１−３４５９３３号公報
【特許文献３】
特願２００２−２０２１２３号
【特許文献４】
特願２００２−２０２１２４号
【０００５】
【発明が解決しようとする課題】
しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層の線幅もより微細な配線が求められるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、公知の従来のコア基板上に従来のプロセスで配線層を形成した多層配線基板では、求められる電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題点がある。
狭ピッチ化と多ピン化による高密度実装に伴い、配線基板と半導体チップ等との電気的接続は、従来のワイヤ−ボンディング技術に代わり、半導体チップをフェ−スダウン実装するフリップチップ技術等が用いられるようになっている。フリップチップ技術を用いた多層配線基板においては、基板間を接続するスル−ホ−ルに空隙部が残っていると、熱衝撃によるクラックの発生や断線を引き起こし易く、信頼性の低下を生じるという問題があった。
また、高密度実装のためにスル−ホ−ル孔径の微細化に伴い、スル−ホ−ルのランド径も小さくなり、配線基板間の配線接続が難しくなったり、あるいは基板上にはんだバンプを形成する半導体チップ実装時に、実装用パッドが小さいために、小径パッドへのはんだの供給が難しくなってきているという問題もあった。
そこで、本発明は上記のような問題点を解消するためになされたものである。その目的は、電気特性に優れ、微細化、狭ピッチ化に対応し、貫通スル−ホ−ルの導体部分の領域を確保した多層配線基板およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わる多層配線基板は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、該コア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、前記コア基板は導電性ペ−ストで充填された複数のスル−ホ−ルにより表裏の導通がなされ、前記導電性ペ−ストが前記コア材表面よりも突出している構造を有するようにしたものである。
【０００７】
請求項２の発明に係わる多層配線基板は、前記コア材の厚さが５０〜５００μｍの範囲内であり、前記スル−ホ−ルの半導体チップ搭載側の表層の開口径が５０〜２００μｍの範囲内で、反対側の裏層の開口径が２５〜１７５μｍの範囲内であり、裏層の開口径が表層の開口径と等しいかそれ以下であり、前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出しているようにしたものである。
【０００８】
請求項３の発明に係わる多層配線基板は、前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出し、該突出した導電性ペ−ストのランド径が該導電性ペ−ストを充填したスル−ホ−ルの孔径よりも大きいようにしたものである。
【０００９】
請求項４の発明に係わる多層配線基板は、前記突出した導電性ペ−ストの周囲が絶縁層で覆われて平坦化しているようにしたものである。
【００１０】
請求項５の発明に係わる多層配線基板は、前記コア材のスル−ホ−ル内壁面およびコア材表面に絶縁層が設けられているようにしたものである。
【００１１】
請求項６の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、スル−ホ−ルを形成する工程と、該スル−ホ−ルおよびランド形成領域以外のコア材の両面上をレジストでマスキングする工程と、該スル−ホ−ルおよびランド形成領域に導電性ペ−ストを充填し、乾燥後、コア材の両面を研磨し、次いでレジストを剥離してコア基板を形成する工程と、前記コア基板の所定部分に絶縁層を形成する工程と、該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有するようにしたものである。
【００１２】
請求項７の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるようにしたものである。
【００１３】
請求項８の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたようにしたものである。
【００１４】
請求項９の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成工程が、コア材に微細孔形成後に、コア材をグラインドし、研磨して貫通孔を形成するようにしたものである。
【００１５】
請求項１０の発明に係わる多層配線基板の製造方法は、前記スル−ホ−ルの形成工程が、コア材をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア材の片面もしくは両面から研削をして貫通孔を形成するようにしたものである。
【００１６】
請求項１１の発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、スルーホール形成領域以外のコア材の両面に絶縁層を形成する工程と、該絶縁層を覆ってスルーホール形成領域以外のコア材の両面にレジストでマスキングする工程と、該レジストの開口部をサンドブラストしてコア材にスルーホールを形成する工程と、該スルーホールに導電性ペーストを充填し、乾燥し、レジストを剥離した後、コア材の両側を研磨してコア基板を形成する工程と、該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有するようにしたものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１はコア基板２と、このコア基板２の一方の面に絶縁層を介して形成されたビルドアップ配線層３とを備えている。
【００１８】
多層配線基板１を構成するコア基板２は、スル−ホ−ル４が設けられており、スル−ホ−ル４は導電性ペ−スト５でコア基板表裏を導通させており、コア基板２の片面あるいは両面には配線層が設けられている。
【００１９】
コア基板２上の一方の面に設けられたビルドアップ配線層３は、配線層３を構成する配線７ａ、７ｂが、電気絶縁層１０ａ、１０ｂを介し、導電性のビア８ａ、８ｂにてコア基板２の導電性ペ−スト５で充填した所定の導電性のスル−ホ−ル４もしくは配線部に接続されている。
【００２０】
本発明では、多層配線基板１上に設けるそれぞれの微細な多層配線層の位置精度を保つために、コア基板２はＸＹ方向（コア基板２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材２’としては、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ぶことができる。
コア基板２の上記のコア材２’において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラスは比較的安価で寸法安定性に優れ製造工程中で変形が少なく、ガラス・エポキシ複合材料は安価であるという長所を有しており、所望の特性に応じて上記の材料を選択することが可能である。
スル−ホ−ル４を形成したコア材２’の両面、およびスル−ホ−ル内壁面に、必要に応じて絶縁層６を形成してもよい。例えば、コア材が半導体であるシリコンの場合には、スル−ホ−ル孔開け後に、スル−ホ−ル４を含めたコア材２’の表裏に酸化シリコン等の絶縁層６を予め形成しておく。
【００２１】
本発明において、コア材２’の厚さが５０μｍ未満だと、支持体としての強度の点から基板の取り扱いに支障をきたし、一方、５００μｍを越える厚さにすると、スル−ホ−ル内に充填した導電性ペ−ストの樹脂溶剤を乾燥するのが困難になるという問題を生じ、さらに半導体装置の薄型化にも適しなくなる。したがって、本発明では、コア材の厚さは５０〜５００μｍの範囲で用いるものである。
本発明において、スル−ホ−ル４の孔径は、スル−ホ−ル４の半導体チップを搭載する側の表層の開口径が５０〜２００μｍの範囲内、反対側の裏層の開口径が２５〜１７５μｍの範囲内であり、各々のスル−ホ−ル４において、裏層の開口径を表層の開口径と等しいかそれ以下とするものである。
スル−ホ−ルの開口径が上記の範囲未満であると、スル−ホ−ル形成が困難になり、一方、上記の範囲を越えると、スル−ホ−ルの密度を高くしたり、スル−ホ−ル数を増やすのに支障を生じる。また、本発明では、スル−ホ−ルの裏層の開口径を表層の開口径と等しいかそれ以下とする構造をとることにより、内部配線の設計の自由度を上げて配線密度をより高めることができる。
【００２２】
コア基板２のスル−ホ−ル４に用いられる導電性ペ−スト５としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法が用いられる。
本発明におけるスル−ホ−ル４は、スル−ホ−ル内が全て導電性ペ−スト５で充填されて埋まっていると共に、コア材表面よりも突出している構造を有している。上記の構造をとることにより、スル−ホ−ル４の導体部分の領域を確保することが容易となる。さらに、突出した導電性ペ−スト５によるスル−ホ−ル４のランド４ａ、４ｂの径を、導電性ペ−ストを充填した当該のスル−ホ−ルの孔径よりも大きくすることにより、配線密度を低下させずに、配線基板間の配線接続が容易になり、また基板上にはんだバンプを形成する半導体チップ実装時に、パッドへのはんだの供給も容易になる。ランド径はスルーホール径よりも２０〜４０μｍの範囲で大きいことが好ましい。
本発明においては、導電性ペ−スト５の突出部は、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。
【００２３】
導電性ペ−スト５を充填したスル−ホ−ル４を形成したコア基板２の片面あるいは両面には、必要に応じて、所望する配線が設けられている（図示せず）。
コア基板２の配線およびコア基板２上に設けたビルドアップ配線層３の配線７ａ、７ｂおよびビア８ａ、８ｂの材質は、銅、銀、金、クロム等の導電材料とすることができる。コア基板の少なくともビルドアップ配線層３を設ける側は、絶縁性を兼ねた材料で平坦化しておくことが好ましい。この平坦化絶縁層９ａ、９ｂの材料としては、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。また、ビルドアップ層の絶縁層１０ａ、１０ｂ、１０ｃの材料としては、上記と同じく、熱硬化可能な感光性絶縁材料である、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として用いられる。
【００２４】
（多層配線基板の製造方法）
図２およびそれに続く図３は、図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、図４およびそれに続く図５、また図６およびそれに続く図７、さらに図８及びそれに続く図９は、それぞれ本発明の製造方法の他の実施形態を示す工程図である。
【００２５】
本発明の多層配線基板の製造方法では、コア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・セラミックス複合材料が用いられる。コア基板の厚さは５０〜５００μｍであり、スル−ホ−ルの半導体チップ搭載側の表層の開口径が５０〜２００μｍ、裏層の開口径が２５〜１７５μｍとして、裏層の開口径が表層の開口径と等しいかそれ以下の大きさにするものである。
これらのコア材にスル−ホ−ルを形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。また、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用し、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いるのも好ましい方法である。
また、スル−ホ−ルの形成工程において、コア材に微細孔形成後に、コア材をグラインドし、研磨して貫通孔を形成するのも好ましい方法である。
さらに、予めコア材をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア材の片面もしくは両面から研削をして貫通孔を形成するのも好ましい方法である。
前記の各加工方法でスル−ホ−ルを形成する場合、ドライエッチング加工、サンドブラスト加工では、コア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００２６】
（第１の実施形態）
図２およびそれに続く図３に基づいて、本発明の製造方法の第１の実施形態について説明する。
図２および図３はコア材にシリコンを用いた場合に好適な製造方法であり、ＩＣＰ−ＲＩＥ法によりスル−ホ−ルを形成する場合を例示している。図２（ａ）に示すように、コア材２２’の一方の面にマスク材で所定のマスクパタ−ン２１を形成する。
次に、このマスクパタ−ン２１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材２２’に所定の深さまで微細孔２５’を穿孔する（図２（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＳＦ６ 、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 等のフッ素系ガス等を用いることができる。また、エッチング速度を速めるために、マスク材に影響しない範囲内で酸素や窒素を微量に混合することも可能である。
【００２７】
コア材２２’に所定の深さまで微細孔２５’を孔開け加工したら、次に、コア材２２’からマスクパタ−ン２１を除去し、コア材２２’の他方の面を研磨して、微細孔２５’を所定の開口径でコア材２２’の表面に露出させてスル−ホ−ル２５を形成する（図２（ｃ））。コア材２２’の研磨は、バックグラインドや研磨等により行うことができる。本実施形態では、シリコンをコア材として用い、トレンチエッチング後の研磨により、表裏の孔径が略等しいスル−ホ−ル２５を得た。
【００２８】
なお、スル−ホ−ル２５を形成したコア材２２’の両面、およびスル−ホ−ル内壁面に絶縁層を形成してもよい。例えば、コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成することができる。コア材がシリコンの場合には、熱酸化によりスル−ホ−ル２５を含むコア材２２’表面に酸化シリコンの絶縁層２６を形成できる（図２（ｄ））。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁層を形成することができる。
【００２９】
絶縁層２６形成後、必要に応じて、コア材２２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００３０】
次に、コア材２２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル２５とその開口部の周囲を露出したレジストパタ−ン２７をコア材２２’の表裏に形成する（図２（ｅ））。
【００３１】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷等の塗布方法により導電性ペ−スト２８’を充填する（図３（ｆ））。導電性ペ−スト２８’としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００３２】
続いて、導電性ペ−スト２８’を乾燥硬化させた後、表裏両面のレジストパタ−ン２７の表面より出ている導電性ペ−ストを研磨して除去し、導電性ペ−スト２８の表面とレジストパタ−ン２７の表面が同一面となるようにする（図３（ｇ））。
【００３３】
次に、レジスト２７を剥離し、導電性ペ−スト２８で形成した所望する径のランド２８ａ、２８ｂをコア基板２２の表裏に有し、導電性ペ−スト２８で充填したスル−ホ−ル２５を有するコア基板２２を形成する（図３（ｈ））。スル−ホ−ルより突出した導電性ペ−ストで形成されたランド２８ａ、２８ｂの高さはドライフィルムレジストのレジスト厚で規定され、ランド径はマスクパタ−ンの寸法で規定される。
本発明の製造方法において、ドライフィルムレジストは導電性ペ−ストの乾燥硬化時に、前の工程でコア材２２’表面上に設けた銅、アルミニウム等で形成した配線層が酸化するという問題を防ぐ効果も果たしている。
【００３４】
次に、コア基板２２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図３（ｉ）はコア基板２２の両面に絶縁層２９ａ、２９ｂを形成した例である。絶縁層２９ａ，２９ｂとしては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００３５】
次に、コア基板のスル−ホ−ルの孔径が小さい側の面に、絶縁層を介してビルドアップ配線層を形成する。
まず、絶縁層２９ｂにより平坦化されたコア基板２２上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層３０ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００３６】
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層３０ａの全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００３７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００３８】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア３２ａおよび配線３１ａを有する配線層を得る。
【００３９】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図３（ｊ））。図３（ｊ）は、配線３１ｂ表面に絶縁層３０ｃまでを形成したビルドアップ配線層２３を示すものである。
【００４０】
上記のようにして製造した本発明の多層配線基板２０は、図３（ｊ）に示すように、導電性ペ−スト２８がコア材の表面よりも突出した構造を有し、コア基板２２のスル−ホ−ル２５の開口径が小さい側にビルドアップ配線層２３が設けられている。
【００４１】
本発明の多層配線配線基板の製造方法では、ビルドアップ配線層をめっき法でビア、および配線層を形成するので、微細配線パタ−ンを安定して形成することが可能である。
さらに、本発明の多層配線基板の製造方法では、スル−ホ−ル開口径が小さい側の面にビルドアップ配線層２４が設けるので、配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００４２】
（第２の実施形態）
図４およびそれに続く図５は、サンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材４２’の一方の面に所定のマスクパタ−ン４１を形成し（図４（ａ））、このマスクパタ−ン４１をマスクとしてサンドブラストによりコア材４２’に所定の大きさで微細孔４５’を穿孔する（図４（ｂ））。本発明では、貫通孔とせず、一定の深さまで穿孔した段階で、サンドブラスト加工を止めている。
【００４３】
次に、コア材の他方の面を研磨して微細孔を露出させてスル−ホ−ル４５とし、コア材を所望する厚さとする（図４（ｃ））。コア材の研磨は、研磨装置等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させてスル−ホ−ルを形成することができる。
【００４４】
スル−ホ−ル４５形成後、コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成する。
例えば、コア材がシリコンの場合、熱酸化によりスル−ホ−ルを含むコア材表面に酸化シリコンの絶縁膜を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁膜を形成することができる。
【００４５】
次に、必要に応じて、コア材４２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００４６】
次に、コア材４２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル４５とその開口部の周囲を露出したレジストパタ−ン４７をコア材４２’の表裏に形成する（図４（ｄ））。
【００４７】
次に、スル−ホ−ル４５およびレジストパタ−ン４７の開口部にスクリ−ン印刷等の塗布方法により導電性ペ−スト４８’を充填する（図４（ｅ））。導電性ペ−ストとしては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００４８】
続いて、導電性ペ−ストを乾燥硬化させた後、表裏のレジストパタ−ン４７の表面より出ている導電性ペ−スト４８を両面研磨して除去し、導電性ペ−スト４８の表面とレジストパタ−ン４７の表面が同一面となるようにする（図５（ｆ））。
【００４９】
サンドブラス法でスル−ホ−ルを形成する場合には、スル−ホ−ルがテ−パ−を有するので、開口径の大きい面からのスル−ホ−ル内壁面への導電材料の付着が容易になり、スル−ホ−ルの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００５０】
次に、レジストパタ−ン４７を剥離し、導電性ペ−スト４８で形成した所望するランド４８ａ、４８ｂをコア材４２’の表裏に有し、導電性ペ−スト４８で充填したスル−ホ−ル４５を有するコア基板４２を形成する（図５（ｇ））。スル−ホ−ルより突出した導電性ペ−ストで形成されたランド４８ａ、４８ｂの高さはドライフィルムレジストのレジスト厚で規定され、ランド径はマスクパタ−ンの寸法で規定される。
【００５１】
次に、コア基板４２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図５（ｈ）では、スル−ホ−ル４５の孔径が小さい側の面に絶縁層４９を設けた例を示す。絶縁層４９としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００５２】
次に、コア基板４２のスル−ホ−ル４５の孔径が小さい側の面に絶縁層を介してビルドアップ配線層を形成する。
まず、平坦化されたコア基板４２上に絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層５０ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００５３】
次に、セミ・アディティブ法により配線層を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層５０ａの全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００５４】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００５５】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア５２ａおよび配線５１ａを有する配線層を得る。
【００５６】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する。図５（ｉ）は、配線５１ｂ表面に絶縁層５０ｃまでを形成したビルドアップ配線層４３を示すものである。
【００５７】
上記のようにして製造した本発明の多層配線基板４０は、図５（ｉ）に示すように、導電性ペ−スト４８がコア基板の表面よりも突出した構造を有し、コア基板のスル−ホ−ル４５の開口径が小さい側の面にビルドアップ配線層４３が設けられている。
【００５８】
（実施形態３）
図６およびそれに続く図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図で、ＩＣＰ−ＲＩＥ法とサンドブラスト法を併用する場合である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材の両面を研磨して所定の厚さとし、その後、所定厚さとしたコア材６２’の一方の面に所定のパタ−ンでマスクパタ−ン６１を形成する（図６（ａ））。コア材は上述の２２’、４２’と同様の材料を使用することができる。コア材の研磨は、バックグラインドや研磨等により行なうことができ、研磨後のコア材６２’の厚さは、作製するコア基板の厚さを考慮して設定することができる。
【００５９】
次に、マスクパタ−ン６１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材６２’に所定の深さまで微細孔６５’を穿孔する（図６（ｂ））。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、コア材がシリコンの場合には、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、実施形態１と同様に、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。コア材がシリコンの場合には、エッチングガスとしては、ＳＦ６ 、ＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 等のフッ素系ガス等を用いることができる。
【００６０】
次に、マスクパタ−ン６１を剥離し、コア材の他方の面に前記のマスクパタ−ン６１よりも大きい開口部を持つマスクパタ−ン６４を、裏面の微細孔６５’と位置合わせして設ける（図６（ｃ））。
【００６１】
続いて、マスクパタ−ン６４をマスクとしてサンドブラストによりコア材６２’に所定の大きさの微細孔を形成し、貫通させて微細孔６５’とつなぐことにより、スル−ホ−ル６５を形成する（図６（ｄ））。
本実施形態では、最初にＩＣＰ−ＲＩＥ法で微細孔を穿孔し、次にサンドブラスト法でスル−ホ−ル貫通孔を設ける方法について述べたが、順序を逆にして、サンドブラストを先に行い、次いで、ＩＣＰ−ＲＩＥで孔開けする方法も可能である。
本発明の製造方法では、ビルドアップ配線層を形成するコア材側にはＩＣＰ−ＲＩＥ法で微細孔が設けられ、一方、他方のコア材側はサンドブラスト法で孔開け加工するので、スル−ホ−ル形成時間が大幅に短縮されて、しかも微細孔を形成できる。
【００６２】
スル−ホ−ル６５形成後、マスクパタ−ン６４を剥離する（図６（ｅ））。
コア材が半導体であるシリコンの場合には、スル−ホ−ル内壁面またはスル−ホ−ル内壁面とシリコンの表裏全面に絶縁層を形成することができる。
例えば、コア材がシリコンの場合、熱酸化によりスル−ホ−ル６５を含むコア材６２’表面に酸化シリコンの絶縁膜を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁膜を形成することができる。
【００６３】
次に、必要に応じて、コア材６２’の片面あるいは両面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の片面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００６４】
次に、前述の実施形態１および２と同様にして、コア材６２’の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル６５とその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成し、次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷等の塗布方法により導電性ペ−ストを充填する。導電性ペ−スト６８としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
続いて、導電性ペ−ストを乾燥硬化させた後、表裏のレジストパタ−ン表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−スト６８の表面とレジストパタ−ンの表面が同一面となるようにし、次に、レジストパタ−ンを剥離し、導電性ペ−スト６８で形成した所望する径のランド６８ａ、６８ｂをコア基板６２の表裏に有し、導電性ペ−スト６８で充填したスル−ホ−ル６５を有するコア基板６２を形成する（図７（ｆ））。
【００６５】
次に、コア基板６２の片面もしくは両面に平坦化層を兼ねて絶縁層を形成する。図７（ｇ）はコア基板６２の片面に絶縁層６９を形成した例である。絶縁層６９としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【００６６】
次に、コア基板６２のスル−ホ−ル６５の孔径が小さい側の面に絶縁層を介して実施形態１および２と同じように、セミ・アディティブ法によりビルドアップ配線層を形成する。すなわち、パタ−ニングされた絶縁層７０ａの全面に、スパッタリング法等の真空成膜法により、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００６７】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００６８】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア７２ａおよび配線７１ａを有する配線層を得る。
【００６９】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図７（ｇ））。図７（ｇ）は、配線７１ｂ表面に絶縁層７０ｃまでを形成したビルドアップ配線層６３を示すものである。
【００７０】
上記のようにして製造した本発明の多層配線基板６０は、図７（ｇ）に示すように、導電性ペ−スト６８がコア材の表面よりも突出した構造を有し、コア基板６２のスル−ホ−ル６５の開口径が小さい側の面にビルドアップ配線層６３が設けられている。
【００７１】
本発明の多層配線配線基板の製造方法では、ビルドアップ配線層をめっき法でビア、および配線層を形成するので、微細配線パタ−ンを安定して形成することが可能である。
さらに、本発明の多層配線基板の製造方法では、スル−ホ−ル開口径が小さい側の面にビルドアップ配線層２４を設けるので、配線を高密度化でき、高密度構造の配線設計の自由度をさらに大きくすることができ、高密度配線形成に有利である。
【００７２】
（実施形態４）
図８およびそれに続く図９は、本発明の多層配線基板の製造方法の別な実施形態を示す工程図で、はじめに絶縁層を設ける方法である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材８２’のスルーホール形成領域以外の両面に絶縁層８９を形成する。絶縁層８９としては、プラズマＣＶＤ法等の真空成膜法を用いて、コア材８２’表面に酸化シリコン、窒化シリコン等の絶縁層を成膜後、フオトエッチングでパターン状に形成することができるし、あるいは、感光性の絶縁性樹脂であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の樹脂をコア材８２’表面に塗布し、フォトリソグラフィ法でパタ−ニングした後、熱硬化させて、絶縁層８９を形成することができる（図８（ａ））。
【００７３】
次に、上記の絶縁層８９を覆ってスルーホール形成領域以外のコア材８２’両面に、ドライフィルムレジスト等でレジストパターン８７を形成する（図８（ｂ））。
【００７４】
次いで、レジストパターン８７の開口部をコア材８２’の片面もしくは両面からサンドブラストしてスルーホール８５を形成する（図８（ｃ））。この場合、両面からサンドブラストする方が孔開け加工時間が半分に短縮されるので、両面サンドブラストの方がより好ましい。スルーホール８５の上下の開口部入り口の寸法は、レジストパターン８７によって所望の寸法に規定することができる。
【００７５】
次に、スル−ホ−ル８５および絶縁膜８２とレジストパタ−ン８７の開口部に、スクリ−ン印刷等の塗布方法により導電性ペ−スト８８’を充填する（図８（ｄ））。導電性ペ−スト８８’としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【００７６】
続いて、導電性ペ−スト８８’を乾燥硬化させた後、レジスト８７を剥離し、表裏両面の絶縁層８９の表面より出ている導電性ペ−スト８８’を両面とも研磨して除去し、導電性ペ−スト８８の表面と絶縁層８９の表面が同一面となるようにし、導電性ペースト８８で形成したスルーホール８５以外の領域が絶縁層８９で覆われ、表面裏面ともにほぼ同一平面をなすコア基板８２を形成する（図９（ｅ））。
【００７７】
次に、コア基板８２の一面上に絶縁層を介して実施形態１、２および３と同じように、セミ・アディティブ法によりビルドアップ配線層を形成する。絶縁層としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。すなわち、パタ−ニングされた絶縁層８０ａの全面に、スパッタリング法等の真空成膜法により、めっき下地用の導電性薄膜層を形成する。導電性薄膜層は銅、銀、ニッケル等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００７８】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１μｍ〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部に銅、銀、金等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００７９】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビア８２ａおよび配線８１ａを有する配線層を得る。
【００８０】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層を形成し、続いて、次のビアおよび配線層を形成する（図９（ｆ））。図９（ｆ）は、配線８１ｂ表面に絶縁層８０ｃまでを形成したビルドアップ配線層８３を示すものである。
【００８１】
上記のようにして製造した本発明の多層配線基板８０は、図９（ｆ）に示すように、導電性ペースト８８で形成したスルーホール８５表面と絶縁層８９表面とがほぼ同一平面をなしており、段差がないために平坦化工程が不要になるという利点を有する。
【００８２】
【実施例】
（実施例１）
コア材として、厚さ６２５μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＦ４ をエッチングガスとして、レジストパタ−ンから露出している窒化シリコンをドライッチングし、レジストを専用剥離液で剥膜し、窒化シリコンによるマスクパタ−ンを形成した。マスクパタ−ンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで形成したものであった。
【００８３】
次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜のマスクパタ−ンから露出しているシリコンを、エッチングガスにＳＦ６ を用いて、３５０μｍの深さにトレンチエッチングした。
【００８４】
次いで、微細孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコン基板を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。本実施例では、ほぼ垂直のスル−ホ−ルが得られた。
【００８５】
次いで、スル−ホ−ルが形成されたシリコン基板を熱酸化処理し、スル−ホ−ル内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる絶縁層を形成した。
【００８６】
次に、コア材の両面にスパッタリングにより銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成した。
【００８７】
次に、コア材の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径として１５０μｍを有するフォトマスクにより露光し、現像して、スル−ホ−ルとその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成した。
【００８８】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。
続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のレジスト表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とレジストの表面が同一面となるようにした。
【００８９】
次に、レジストを剥離し、導電性ペ−ストで形成した所望するランド径をコア基板の表裏に有し、導電性ペ−ストで充填したスル−ホ−ルを有するコア基板を形成した。このコア基板は、表裏ともにスル−ホ−ル径はほぼ１００μｍであり、導電性ペ−ストにより表裏の導通がされ、導電性ペ−ストで充填したスル−ホ−ルのランドは、各ランド径が１５０μｍで、表裏ともにコア材表面から１０μｍの高さを有していた。
【００９０】
次に、コア基板を研磨した面側に平坦化するための絶縁層を形成した。絶縁層としては、感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成した。
絶縁層により平坦化されたコア基板上に、続いてビルドアップ層の絶縁層となる感光性樹脂ベンゾシクロブテン樹脂組成物をスピンナ−塗布法により塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を、０．５μｍ程度の厚さに設けた。
【００９１】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【００９２】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する１層目の配線を得た。
【００９３】
同じようにして２層目の配線を形成し、その上にパタ−ン化した絶縁層を設けて、シリコン基板をコア材として、コア基板の一方の側にビルドアップ配線層を有する多層配線基板を得た。
【００９４】
（実施例２）
コア材として、厚さ４００μｍのガラス基板を準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１５０μｍである円形開口が３００〜５００μｍピッチで形成したものであった。
【００９５】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが３００μｍ、底部の内径が８０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
【００９６】
次いで、微細孔穿孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりコア材を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。研削により貫通した部分のスル−ホ−ル径は１００μｍであった。
【００９７】
次に、コア材の表裏に感光性レジストとしてドライフィルムをラミネ−トし、スル−ホ−ルのランド部のパタ−ンを有するフォトマスクにより露光し、現像して、スル−ホ−ルとその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成した。所望するスル−ホ−ルのランド径として半導体チップ搭載側の表層側が２００μｍ、反対側の裏層側を１２０μｍとした。
【００９８】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。
続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のレジスト表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とレジストの表面が同一面となるようにした。
【００９９】
次に、レジストを剥離し、導電性ペ−ストで形成した所望するランド径をコア基板の表裏に有し、導電性ペ−ストで充填したスル−ホ−ルを有するコア基板を形成した。このコア基板は導電性ペ−ストにより表裏の導通がされ、導電性ペ−ストで充填したスル−ホ−ルのランドの径は、半導体チップ搭載側の表層側が２００μｍ、反対側の裏層側が１２０μｍであり、表裏ともにコア材表面から１０μｍの高さを有していた。
【０１００】
次に、コア基板を研磨した面側に平坦化するための絶縁層を形成した。絶縁層としては、感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成した。
絶縁層により平坦化されたコア基板上に、続いてビルドアップ層の絶縁層となる感光性樹脂ベンゾシクロブテン樹脂組成物を塗布し、ビア形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層は銅を０．５μｍの厚さに設けた。
【０１０１】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部に銅を４μｍの厚さにめっきした。
【０１０２】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をフラッシュ・エッチングして除去し、所望するビアおよび配線パタ−ンを有する１層目の配線層を得た。
【０１０３】
同じようにして２層目の配線を形成し、その上にパタ−ン化した絶縁層を設けて、ガラス基板をコア材として、コア基板の一方の側にビルドアップ配線層を有する多層配線基板を得た。
【０１０４】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板を構成するコア基板のコア材が熱膨張係数の小さい材料により構成され、コア基板は導電性ペ−ストにより表裏の導通がなされた複数のスル−ホ−ルを備えており、スル−ホ−ルによる導通部の占める領域が小さいので、ビルドアップ配線層形成側のスペ−スが十分に確保され、配線設計の自由度が高いという利点がある。
また、スル−ホ−ル部には空隙部が無く、熱衝撃によるクラックの発生や断線を引き起こすこともなく、信頼性の高い基板が比較的安価な方法で得られる。
また、本発明ではスル−ホ−ルのランド径領域を所望通りに十分に確保できるので、高密度実装のためのスル−ホ−ル孔径の微細化に伴う配線基板間の配線接続が容易となり、また、基板上にはんだバンプを形成する半導体チップ実装も容易であるという利点がある。
【０１０５】
さらに、本発明の多層配線基板を構成するビルドアップ配線層は、フォトリソグラフィ法とめっき法によりビアおよび配線パタ−ンを形成するので、微細線幅、狭ピッチの配線が可能である。また、多層配線のビアをスタック構造とすることができるため、高密度配線が可能となる。
本発明のコア基板とビルドアップ配線層で形成された多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図
【図２】本発明の実施形態（実施形態１）に関わる多層配線基板の製造方法を示す工程図
【図３】図２に続く本発明の実施形態（実施形態１）に関わる多層配線基板の製造方法を示す工程図
【図４】本発明の他の実施形態（実施形態２）に関わる多層配線基板の製造方法を示す工程図
【図５】図３に続く本発明の他の実施形態（実施形態２）に関わる多層配線基板の製造方法を示す工程図
【図６】本発明の他の実施形態（実施形態３）に関わる多層配線基板の製造方法を示す工程図
【図７】図６に続く本発明の他の実施形態（実施形態３）に関わる多層配線基板の製造方法を示す工程図
【図８】本発明の他の実施形態（実施形態４）に関わる多層配線基板の製造方法を示す工程図
【図９】図８に続く本発明の他の実施形態（実施形態４）に関わる多層配線基板の製造方法を示す工程図
【符号の説明】
１、２０、４０、６０、８０ 多層配線基板
２、２２、４２、６２、８２ コア基板
２’、２２’、４２’、６２’、８２’ コア材
３、２３、４３、６３、８３ ビルドアップ配線層
４、２５、４５、６５、８５ スル−ホ−ル
４ａ、２８ａ、４８ａ、６８ａ スル−ホ−ルの半導体チップ搭載側の表層のランド
４ｂ、２８ｂ、４８ｂ、６８ｂ スル−ホ−ルの反対側の裏層のランド
５、２８、４８、６８、８８ 導電性ペ−スト
６、２６ 絶縁層
７ａ、７ｂ、３１ａ、３１ｂ、５１ａ、５１ｂ、７１ａ、７１ｂ、８１ａ、８１ｂ 配線
８ａ、８ｂ、３２ａ、３２ｂ、５２ａ、５２ｂ、７２ａ、７２ｂ、８２ａ、８２ｂ ビア
９ａ、９ｂ、２９ａ、２９ｂ、４９、６９、８９ 絶縁層
１０ａ、１０ｂ、１０ｃ、３０ａ、３０ｂ、３０ｃ、５０ａ、５０ｂ、５０ｃ、７０ａ、７０ｂ、７０ｃ、８０ａ、８０ｂ、８０ｃ 絶縁層
２１、４１、６１ マスクパタ−ン
２５’、４５’、６５’ 微細孔
２７、４７、６７、８７ レジストパタ−ン
２８’、４８’、６８’、８８’ 導電性ペ−スト
Claims (11)
- コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板において、
前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、該コア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料から選ばれ、
前記コア基板は導電性ペ−ストで充填された複数のスル−ホ−ルにより表裏の導通がなされ、
前記導電性ペ−ストが前記コア材表面よりも突出している構造を有することを特徴とする多層配線基板。 - 前記コア材の厚さが５０〜５００μｍの範囲内であり、前記スル−ホ−ルの半導体チップ搭載側の表層の開口径が５０〜２００μｍの範囲内で、反対側の裏層の開口径が２５〜１７５μｍの範囲内であり、裏層の開口径が表層の開口径と等しいかそれ以下であり、
前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出していることを特徴とする請求項１に記載の多層配線基板。 - 前記導電性ペ−ストがコア材表面より５〜１５μｍの範囲内で突出し、該突出した導電性ペ−ストのランド径が該導電性ペ−ストを充填したスル−ホ−ルの孔径よりも大きいことを特徴とする請求項１もしくは２に記載の多層配線基板。
- 前記突出した導電性ペ−ストの周囲が絶縁層で覆われて平坦化していることを特徴とする請求項１ないし３のいずれかに記載の多層配線基板。
- 前記コア材のスル−ホ−ル内壁面およびコア材表面に絶縁層が設けられていることを特徴とする請求項１ないし４のいずれかに記載の多層配線基板。
- コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、
スル−ホ−ルを形成する工程と、
該スル−ホ−ルおよびランド形成領域以外のコア材の両面上をレジストでマスキングする工程と、
該スル−ホ−ルおよびランド形成領域に導電性ペ−ストを充填し、乾燥後、コア材の両面を研磨し、次いでレジストを剥離してコア基板を形成する工程と、
前記コア基板の所定部分に絶縁層を形成する工程と、
該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記スル−ホ−ルの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものであることを特徴とする請求項６に記載の多層配線基板の製造方法。
- 前記スル−ホ−ルの形成方法が、スル−ホ−ルの孔径が小さい側にＩＣＰ−ＲＩＥ法を用い、孔径が大きい側にサンドブラスト法を用いたものであることを特徴とする請求項６に記載の多層配線基板の製造方法。
- 前記スル−ホ−ルの形成工程が、コア材に微細孔形成後に、コア材をグラインドし、研磨して貫通孔を形成するものであることを特徴とする請求項６もしくは７に記載の多層配線基板の製造方法。
- 前記スル−ホ−ルの形成工程が、コア材をグラインドし、研磨して所望の厚さにした後に、サンドブラスト法でコア材の片面もしくは両面から研削をして貫通孔を形成するものであることを特徴とする請求項６に記載の多層配線基板の製造方法。
- コア基板と、該コア基板の片面もしくは両面上に絶縁層を介して配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板に用いるコア材のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料のいずれかから選ばれたコア材に、
スルーホール形成領域以外のコア材の両面に絶縁層を形成する工程と、
該絶縁層を覆ってスルーホール形成領域以外のコア材の両面にレジストでマスキングする工程と、
該レジストの開口部をサンドブラストしてコア材にスルーホールを形成する工程と、
該スルーホールに導電性ペーストを充填し、乾燥し、レジストを剥離した後、コア材の両側を研磨してコア基板を形成する工程と、
該コア基板の片面もしくは両面上に絶縁層を介して配線層形成する工程と、を有することを特徴とする多層配線基板の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358844A JP4287133B2 (ja) | 2002-12-11 | 2002-12-11 | スルーホール配線基板の製造方法 |
| US10/497,536 US7091589B2 (en) | 2002-12-11 | 2003-12-10 | Multilayer wiring board and manufacture method thereof |
| GB0416621A GB2401485B (en) | 2002-12-11 | 2003-12-10 | Multilayer wiring board and manufacture method thereof |
| GB0601793A GB2420912B (en) | 2002-12-11 | 2003-12-10 | Multilayer wiring board and manufacture method thereof |
| KR1020047011581A KR100691725B1 (ko) | 2002-12-11 | 2003-12-10 | 다층 배선기판 및 그 제조 방법 |
| PCT/JP2003/015777 WO2004054340A1 (ja) | 2002-12-11 | 2003-12-10 | 多層配線基板およびその製造方法 |
| GBGB0605149.4A GB0605149D0 (en) | 2002-12-11 | 2006-03-14 | Multilayer wiring board and manufacture method thereof |
| US11/410,984 US7690109B2 (en) | 2002-12-11 | 2006-04-26 | Method of manufacturing a multilayer wiring board |
| US12/708,280 US8069560B2 (en) | 2002-12-11 | 2010-02-18 | Method of manufacturing multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358844A JP4287133B2 (ja) | 2002-12-11 | 2002-12-11 | スルーホール配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193292A true JP2004193292A (ja) | 2004-07-08 |
| JP4287133B2 JP4287133B2 (ja) | 2009-07-01 |
Family
ID=32758406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358844A Expired - Fee Related JP4287133B2 (ja) | 2002-12-11 | 2002-12-11 | スルーホール配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4287133B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| JP2006100653A (ja) * | 2004-09-30 | 2006-04-13 | Dainippon Printing Co Ltd | 配線基板およびその製造方法 |
| JP2007214437A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 受動素子内蔵配線基板およびその製造方法 |
| JP2009295659A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 基板厚み測定方法、基板、半導体装置、及び半導体装置の製造方法 |
| US7772118B2 (en) | 2004-11-08 | 2010-08-10 | Shinko Electric Industries Co., Ltd. | Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same |
| JP2012235176A (ja) * | 2008-03-18 | 2012-11-29 | Samsung Electro-Mechanics Co Ltd | 多層プリント基板及びその製造方法 |
| JP2014090079A (ja) * | 2012-10-30 | 2014-05-15 | Ibiden Co Ltd | プリント配線板 |
| JP2014093406A (ja) * | 2012-11-02 | 2014-05-19 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
| US8875362B2 (en) | 2009-12-21 | 2014-11-04 | Murata Manufacturing Co., Ltd. | Method of manufacturing piezoelectric device |
| JP2015070186A (ja) * | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 両面配線基板の製造方法、両面配線基板、半導体装置 |
| JP2016018858A (ja) * | 2014-07-07 | 2016-02-01 | 新光電気工業株式会社 | 配線基板、半導体パッケージ |
| JP2016092406A (ja) * | 2014-11-10 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2017143140A (ja) * | 2016-02-09 | 2017-08-17 | 凸版印刷株式会社 | 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法 |
| JP2022505218A (ja) * | 2018-10-19 | 2022-01-14 | コーニング インコーポレイテッド | ビアを備えたデバイス並びにビアを製造するための方法および材料 |
-
2002
- 2002-12-11 JP JP2002358844A patent/JP4287133B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| JP4634735B2 (ja) * | 2004-04-20 | 2011-02-16 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP4504774B2 (ja) * | 2004-09-30 | 2010-07-14 | 大日本印刷株式会社 | 配線基板の製造方法 |
| JP2006100653A (ja) * | 2004-09-30 | 2006-04-13 | Dainippon Printing Co Ltd | 配線基板およびその製造方法 |
| TWI402956B (zh) * | 2004-11-08 | 2013-07-21 | Shinko Electric Ind Co | 基材之製造方法 |
| US7772118B2 (en) | 2004-11-08 | 2010-08-10 | Shinko Electric Industries Co., Ltd. | Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same |
| JP2007214437A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 受動素子内蔵配線基板およびその製造方法 |
| JP2012235176A (ja) * | 2008-03-18 | 2012-11-29 | Samsung Electro-Mechanics Co Ltd | 多層プリント基板及びその製造方法 |
| JP2009295659A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 基板厚み測定方法、基板、半導体装置、及び半導体装置の製造方法 |
| US8875362B2 (en) | 2009-12-21 | 2014-11-04 | Murata Manufacturing Co., Ltd. | Method of manufacturing piezoelectric device |
| JP2014090079A (ja) * | 2012-10-30 | 2014-05-15 | Ibiden Co Ltd | プリント配線板 |
| JP2014093406A (ja) * | 2012-11-02 | 2014-05-19 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
| JP2015070186A (ja) * | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 両面配線基板の製造方法、両面配線基板、半導体装置 |
| JP2016018858A (ja) * | 2014-07-07 | 2016-02-01 | 新光電気工業株式会社 | 配線基板、半導体パッケージ |
| US10028393B2 (en) | 2014-07-07 | 2018-07-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor package |
| JP2016092406A (ja) * | 2014-11-10 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2017143140A (ja) * | 2016-02-09 | 2017-08-17 | 凸版印刷株式会社 | 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法 |
| JP2022505218A (ja) * | 2018-10-19 | 2022-01-14 | コーニング インコーポレイテッド | ビアを備えたデバイス並びにビアを製造するための方法および材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4287133B2 (ja) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004054340A1 (ja) | 多層配線基板およびその製造方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
| JP2008282842A (ja) | 配線基板及びその製造方法 | |
| JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
| US20120011716A1 (en) | Method of manufacturing printed circuit board including outmost fine circuit pattern | |
| JP4634735B2 (ja) | 多層配線基板の製造方法 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP4043873B2 (ja) | 多層配線基板の製造方法 | |
| JP2005064446A (ja) | 積層用モジュールの製造方法 | |
| KR100994099B1 (ko) | 플립칩 기판 제조 방법 | |
| JP4022180B2 (ja) | 多層配線基板の製造方法 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP2006134914A (ja) | 電子部品内蔵モジュール | |
| JP4319831B2 (ja) | 多層配線基板の製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP4394928B2 (ja) | 多層配線基板およびその製造方法 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
| JP3874669B2 (ja) | 配線基板の製造方法 | |
| JP5426261B2 (ja) | 半導体装置 | |
| JP4598438B2 (ja) | 多層配線基板の製造方法 | |
| JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4287133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |