KR100691725B1 - 다층 배선기판 및 그 제조 방법 - Google Patents
다층 배선기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100691725B1 KR100691725B1 KR1020047011581A KR20047011581A KR100691725B1 KR 100691725 B1 KR100691725 B1 KR 100691725B1 KR 1020047011581 A KR1020047011581 A KR 1020047011581A KR 20047011581 A KR20047011581 A KR 20047011581A KR 100691725 B1 KR100691725 B1 KR 100691725B1
- Authority
- KR
- South Korea
- Prior art keywords
- core
- layer
- hole
- forming
- core substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 267
- 238000004519 manufacturing process Methods 0.000 title claims description 150
- 239000011162 core material Substances 0.000 claims abstract description 594
- 239000000758 substrate Substances 0.000 claims abstract description 332
- 239000004020 conductor Substances 0.000 claims abstract description 239
- 239000003990 capacitor Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 70
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000011521 glass Substances 0.000 claims abstract description 54
- 239000000919 ceramic Substances 0.000 claims abstract description 29
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 239000004593 Epoxy Substances 0.000 claims abstract description 27
- 238000010030 laminating Methods 0.000 claims abstract description 24
- 150000002739 metals Chemical class 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims description 104
- 229920005989 resin Polymers 0.000 claims description 104
- 239000010408 film Substances 0.000 claims description 86
- 239000010409 thin film Substances 0.000 claims description 69
- 238000010292 electrical insulation Methods 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 61
- 238000007747 plating Methods 0.000 claims description 61
- 230000008569 process Effects 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 54
- 229910052802 copper Inorganic materials 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 37
- 238000011049 filling Methods 0.000 claims description 35
- 238000005488 sandblasting Methods 0.000 claims description 34
- 238000009713 electroplating Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- 229920001721 polyimide Polymers 0.000 claims description 30
- 239000009719 polyimide resin Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000005498 polishing Methods 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- 239000010936 titanium Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000001771 vacuum deposition Methods 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 6
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 6
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 3
- 125000005605 benzo group Chemical group 0.000 claims 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 533
- 239000010949 copper Substances 0.000 description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 42
- 238000005530 etching Methods 0.000 description 38
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 35
- 238000000576 coating method Methods 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 29
- 238000004544 sputter deposition Methods 0.000 description 29
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 23
- 229910052709 silver Inorganic materials 0.000 description 23
- 239000004332 silver Substances 0.000 description 23
- 239000011651 chromium Substances 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 230000036961 partial effect Effects 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 238000007650 screen-printing Methods 0.000 description 11
- 229920001187 thermosetting polymer Polymers 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 239000000725 suspension Substances 0.000 description 9
- 239000000654 additive Substances 0.000 description 8
- 230000002265 prevention Effects 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011342 resin composition Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- -1 thickness Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000006072 paste Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1338—Chemical vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49151—Assembling terminal to base by deforming or shaping
- Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
코어 기판과, 이 코어 기판의 일방의 면에 배선층과 절연층을 적층하여 이루어지는 다층 배선기판에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이고, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며, 상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어 기판의 일방의 면에 캐패시터를 구비하고, 이 캐패시터가, 상기 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 상기 상부전극과 대향하도록 설치된 하부전극에 의해 구성된 것으로 한다.
코어 기판, 배선층, 절연층, 캐패시터, 상부전극, 하부전극, 열팽창 계수
Description
본 발명은, 다층 배선기판과 그 제조 방법에 관한 것으로, 특히 반도체칩을 탑재하기 위한 고밀도 배선이 이루어진 다층 배선기판과, 이러한 다층 배선기판을 제조하기 위한 제조 방법에 관한 것이다. 또, 본 발명은, 캐패시터를 내장한 다층 배선기판, 특히 캐패시터의 위치나 크기 임의로 설정가능한 다층 배선기판과, 그 제조 방법에 관한 것이다.
최근, 전자기기의 고기능화, 소형화, 경량화가 진행되는 중에서, 반도체 패키지의 소형화, 다핀화, 외부단자의 화인화가 요구되고 있어, 고밀도 배선기판의 요구는 점점 더 강해지고 있다. 이 때문에, LSI를 직접 프린트배선판에 설치하거나, 또한 CSP(Chip Size Package), BGA(Ball Grid Array)를 프린트배선판에 설치하게 되어 왔다. 그리고 프린트배선판도 고밀도화에 대응하기 때문에, 코어가 되는 기판상에, 배선층 및 비아(Via)를 1층씩 전기절연층을 개재하고 다층으로 쌓아올려 가는 빌드업 배선 기술로 제작한 다층 배선기판을 사용하게 되어 왔다.
다층 배선기판은, 기판 상하의 도체간을 전기적으로 접속하는 스루홀이 설치되어 있고, 서브트랙티브법이나 애디티브법으로 제작한 저밀도 배선을 갖는 양면기 판을 다층화하여 코어 기판으로 하고 있다. 그러나, 종래의 스루홀은 드릴가공으로 구멍이 뚫려지고 있어, 미세화의 점에서 구경에 제한이 있는 점, 또한 관통한 구멍인 것에 의해, 다층기판에서는 원하는 2개의 도체간의 접속을 위한 구멍에 그치지 않고, 원래 불필요한 것 다른 부분의 도체층에도 구멍이 뚫어지므로, 그 부분의 배선 형성이 불가능하게 되어, 배선설계의 자유도를 한정해버린다는 문제가 있었다. 또, 스루홀 내부의 도금에 의한 도통은, 도체선폭의 미세화에 따라, 신뢰성에 문제를 일으키고 있었다.
이 때문에, 코어 기판의 제조방법으로서 여러 배선 방법이 제안, 실시되게 되어, 이들 코어 기판상에 배선층을 형성한 다층 배선기판이 사용되고 있다(예를 들면 일본 특개평 5-144978호 공보, 일본 특개평 11-345933호 공보).
그렇지만, 코어 기판의 배선의 미세화, 피치 협소화와 함께, 코어 기판상에 빌드업법에 의해 설치하는 다층 배선층의 배선도 보다 미세한 선폭이 구해지게 되어, 피치 협소와, 고밀도 배선의 요구는 점점더 강하지고 있다. 이 때문에, 공지의 종래의 코어 기판상에 종래의 프로세스로 배선층을 형성한 다층 배선기판에서는, 요구되는 전기 특성과 고밀도 배선을 위한 미세화의 요구에 대응할 수 없게 되고 있다는 문제점이 있었다.
또, 피치 협소화와 다핀화에 의한 고밀도 실장에 수반하여, 배선기판과 반도체칩 등의 전기적 접속은, 종래의 와이어 본딩 기술 대신에, 반도체칩을 페이스 다운 실장하는 플립 칩 기술 등이 사용되게 되고 있다. 플립 칩 기술을 사용한 다층 배선기판에서는, 기판간을 접속하는 스루홀에 공극부가 남아 있으면, 열충격에 의 한 크랙의 발생이나 단선을 초래하기 쉬워, 신뢰성의 저하를 일으킨다는 문제가 있었다.
또, 고밀도 실장을 위해 스루홀의 구경을 미세화함에 따라, 스루홀의 개구부에 설치되는 랜드의 직경도 작아져, 배선기판간의 배선 접속이 어렵게 된다는 문제가 있었다. 또, 기판상에 땜납 범프를 형성하는 반도체칩 실장시에, 설치용 패드가 작기 때문에, 소직경 패드에의 땜납의 공급이 어렵게 되어가고 있다는 문제도 있었다.
한편, 최근, 반도체칩에서는, IC, LSI 등의 집적회로 소자(이하, 합쳐서 LSI라고 기록함)의 고밀도화가 진행되는 동시에, 동작 속도는 해마다 상승하고 있다. LSI의 동작 속도가 상승하면, 반도체칩 내부에서 발생하는 스위칭 노이즈가 LSI를 오동작시키는 요인이 된다는 문제가 있다. 스위칭 노이즈를 줄이기 위해서는, 전원 버스라인과 접지 버스라인 사이에 캐패시터를 배치하는 것이 유효하다.
캐패시터를 부착 부품으로서 배선기판상에 배치시키면, 이들 부품과 반도체칩 사이의 접속 거리가 길어져, 배선 인덕턴스가 커지기 때문에, 캐패시터의 효과가 불충분하게 되어 버린다. 그 때문에 캐패시터는 가능한 한 LSI에 가까운 것이 요구되고 있어, 반도체칩에 직접 형성하는 것이 바람직하다. 그러나, 이 경우, 반도체칩의 면적이 증대하여 코스트가 높아지게 된다. 또, 제조 공정이 복잡하고 길어지기 때문에, 캐패시터의 불량에 의해 반도체칩 자신의 수율이 저하되어버린다는 문제가 있었다.
이들 문제에 대응하기 위해서, 반도체칩을 배선기판에 실장하는 경우에 사용 되는 중간기판(인터포저, 또는, 반도체칩 캐리어)에, 캐패시터를 내장시키는 것이 제안되고 있다(예를 들면 일본 특개평 8-148595호 공보, 일본 특개2001-326298호 공보).
또는, 코어 기판상에 적층한 다층 배선층에 캐패시터를 내장하는 방법이 제안되어 있다(예를 들면 일본 특개평 7-30258호 공보).
그러나, 일본 특개평 8-148595호 공보에 개시되는 반도체 장치는, 베이스 기판상에 후막 캐패시터를 갖는 글래스 세라믹으로 이루어지는 칩 캐이어가 접속되는 구조이다. 이 때문에, 유전체층을 얇게 하는 것이 어려워, 캐패시터의 특성에 한계가 있었다. 일본 특개 2001-326298호 공보에는, 캐패시터를 갖는 세라믹으로 이루어지는 인터포저를 구비한 구성이 개시되어 있다. 그러나, 인터포저를 사용하는 방법은, 캐패시터의 유전체층의 재료, 두께, 캐패시터의 위치, 크기 등을 미리 정해 두지 않으면 않된다는 문제가 있었다.
또, 일본 특개평 7-30258호 공보에 기재되는 캐패시터를 내장한 회로기판은, 다층 배선층에 내장된 캐패시터가 매립형으로 되기 때문에, 전극의 크기도 고정되어, 캐패시터의 위치, 크기 등을 미리 정해 두지 않으면 않되어, 사양변경에 유연하게 대응할 수 없다는 문제가 있었다. 더욱이, 종래의 캐패시터를 내장한 다층 배선을 갖는 회로기판의 제조 공정은 길어, 제조 수율을 저하시킨다는 문제가 있었다.
그래서, 본 발명은 상기와 같은 문제점을 해소하기 위해서 이루어진 것이다. 그 목적은, 전기 특성이 우수하고, 미세화, 피치 협소화에 대응하고, 관통 스루홀의 도체 부분의 영역을 확보한 다층 배선기판 및 그 제조 방법을 제공하는 것이다.
이러한 목적을 달성하기 위해서, 본 발명은, 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서, 상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이며, 이 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료중에서 선택된 코어재이며, 상기 코어 기판은 도전 재료로 충전된 복수의 스루홀에 의해 표리의 도통이 이루어지고, 적어도 편면에서 상기 도전 재료가 상기 코어재면보다도 돌출해 있는 구조를 갖는 구성을 했다.
또, 본 발명은, 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서, 상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료중에서 선택된 어느 하나의 코어재에 스루홀을 형성하는 공정과, 이 스루홀 및 랜드형성 영역 이외의 코어재의 양면상을 레지스트로 마스킹 하는 공정과, 이 스루홀 및 랜드형성 영역에 도전 재료를 충전한 후, 코어재의 양면을 연마하고, 뒤이어서 레지스트를 박리하여 코어 기판을 형성하는 공정과, 이 코어 기판의 소정 부분에 전기절연층을 형성하는 공정과, 이 전기절연층을 개재하고 코어 기판의 편면 혹은 양면상에 배선층을 형성하는 공정을 같는 구성으로 했다.
또, 본 발명은, 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서, 상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료중에서 선택된 어느 하나의 코어재에, 스루홀 형성 영역 이외의 코어재의 양면에 절연층을 형성하는 공정과, 이 절연층을 레지스트로 마스킹 하는 공정과, 이 레지스트를 마스크로 하여 코어재에 샌드블라스트를 시행하고, 코어재에 스루홀을 형성하는 공정과, 이 스루홀에 도전 재료를 충전하고, 상기 레지스트를 박리한 후, 코어재의 양측을 연마하여 코어 기판을 형성하는 공정과, 이 코어 기판의 편면 혹은 양면상에 전기절연층을 개재하고 배선층을 형성하는 공정을 갖는 구성으로 했다.
본 발명의 다른 목적은, 캐패시터의 위치, 크기 등을 사양변경에 따라서, 유연하게 변경할 수 있고, 캐패시터의 유전체층의 재료선택의 폭을 넓힐 수 있고, 캐패시터를 내장한 회로기판의 제조 공정을 짧게 하여, 제조 수율을 향상시킨 캐패시터 내장 다층 배선기판 및 그 제조 방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위해서는, 본 발명은, 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며, 상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어 기판의 일방의 면에 캐패시터를 구비하는 구성으로 했다.
또, 본 발명은, 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층 하여 이루어지는 다층 배선기판의 제조 방법에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 미세구멍을 형성하는 공정과, 상기 미세구멍을 도전 재료에 의해 도전성으로 하는 공정과, 상기 미세구멍의 천공측의 코어 기판상에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과, 상기 미세구멍을 설치한 코어 기판의 타방의 면을 연마하고, 상기 도전 재료에 의해 도전성으로 한 상기 미세구멍을 노출시켜서 코어 기판의 표리를 도통하는 복수의 스루홀을 형성하는 공정과, 상기 연마한 코어 기판면에 캐패시터를 형성하는 공정을 갖는 구성으로 했다.
또, 본 발명은, 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 스루홀을 형성하는 공정과, 상기 스루홀을 도전 재료에 의해 도전성으로서 코어 기판의 표리를 도통하는 공정과, 상기 코어 기판의 일방의 면에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과, 상기 코어 기판의 타방의 면에 캐패시터를 형성하는 공정을 갖는 구성으로 했다.
도 1은, 본 발명의 다층 배선기판의 1실시예를 모식적으로 도시하는 부분 종단면도이다.
도 2는, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 3은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 4는, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 5는, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 6은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도다.
도 7은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도다.
도 8은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도다.
도 9는, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 10은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다.
도 11은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도다.
도 12A부터 도 12E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 1)를 도시하는 공정도이다.
도 13A부터 도 13E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 1)를 도시하는 공정도이다.
도 14A부터 도 14B는, 스루홀에의 도전 재료의 충전 방법에 일례를 설명하기 위한 공정도이다.
도 15A부터 도 15E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 2)를 도시하는 공정도이다.
도 16A부터 도 16D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시예 12)를 도시하는 공정도이다.
도 17A부터 도 17E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 3)를 도시하는 공정도이다.
도 18A부터 도 18B는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 3)를 도시하는 공정도이다.
도 19A부터 도 19D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 4)를 도시하는 공정도이다.
도 20A부터 도 20B는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 4)를 도시하는 공정도이다.
도 21A부터 도 21D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 5)를 도시하는 공정도이다.
도 22A부터 도 22D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 5)를 도시하는 공정도이다.
도 23A부터 도 23C는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 6)를 도시하는 공정도이다.
도 24A부터 도 24C는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 7)를 도시하는 공정도이다.
도 25A부터 도 25C는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 8)를 도시하는 공정도이다.
도 26A부터 도 26C는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 8)를 도시하는 공정도이다.
도 27A부터 도 27C는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 8)를 도시하는 공정도이다.
도 28A부터 도 28B는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 8)를 도시하는 공정도이다.
도 29A부터 도 29D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 9)를 도시하는 공정도이다.
도 30A부터 도 30D는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 9)를 도시하는 공정도이다.
도 31A부터 도 31E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 10)를 도시하는 공정도이다.
도 32A부터 도 32E는, 본 발명의 다층 배선기판의 제조 방법의 실시형태(실시형태 10)를 도시하는 공정도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
[다층 배선기판]
우선, 본 발명의 다층 배선기판에 대하여 설명한다.
(다층 배선기판의 제 1 실시형태)
도 1은, 본 발명의 다층 배선기판의 1실시예를 모식적으로 도시하는 부분 종단면도이다. 도 1에서, 다층 배선기판(1)은 코어 기판(2)과, 이 코어 기판(2)의 일방의 면에 절연층을 개재하고 형성된 빌드업 배선층(3)을 구비하고 있다. 빌드업 배선층(3)은, 배선층과 전기절연층이 적층된 것이며, 배선층과는 배선과 비아(Via)를 포함하는 개념이다.
다층 배선기판(1)을 구성하는 코어 기판(2)은, 스루홀(4)이 설치되어 있고, 스루홀(4)에는 도전 재료(5)가 충전되어 있고, 이것에 의해 코어 기판(2)의 표리의 도통이 이루어져 있다. 또, 스루홀(4)내에 충전된 도전재료(5)는, 코어재(2')의 표면보다도 돌출하여, 랜드(5a, 5b)를 구성하고 있다. 또, 코어 기판(2)의 편면에는 빌드업 배선층(3)이 설치되어 있다. 또한, 코어 기판(2)의 편면 혹은 양면에는, 필요에 따라, 원하는 배선(도시 생략)이 설치되어 있어도 좋다.
코어 기판(2)상의 일방의 면에 설치된 빌드업 배선층(3)은, 배선(7a, 7b)과 도전성의 비아(8a, 8b)가 전기절연층(10a, 10b)을 개재하여 적층되고, 배선(7a, 7b)은 도전성의 비아(8a, 8b)로, 코어 기판(2)의 소정의 스루홀(4)에 충전되어 있는 도전 재료(5), 혹은, 코어 기판(2)상의 배선부(도시 생략)에 접속되어 있다.
본 발명의 다층 배선기판(1)에서는, 코어 기판(2)상에 설치된 빌드업 배선층(3)을 구성하는 미세한 배선층의 위치 정밀도를 유지하기 위해서, 코어 기판(2)은 XY방향(코어 기판(2)의 표면에 평행한 평면)의 열팽창계수가 2∼20ppm의 범위에 있는 코어재(2')가 사용된다. 이러한 코어재(2')로서는, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료로부터 선택할 수 있다.
코어 기판(2)의 상기한 코어재(2')에 있어서, 실리콘은 미세가공에 적합한 정밀한 스루홀 가공에 적합하고, 세라믹스, 글래스는 비교적 저렴하고 치수 안정성이 우수하고 제조 공정중에 변형이 적고, 글래스·에폭시 복합재료는 저렴하다는 장점을 가지고 있어, 원하는 특성에 따라 상기한 재료를 선택하는 것이 가능하다. 또, 상기한 실리콘은, 보론(B)이나 인(P)을 도핑함으로써, 저항값을 바꾸는 것이 가능하지만, 저항값이 작으면 스루홀의 임피던스가 상승하므로, 저항값은 클 수록 좋고, 예를 들면 10Ω·cm 이상이 바람직하다. 또, 실리콘을 사용하는 경우, 미리 실리콘 웨이퍼상에 배선, 소자, 디바이스 등이 설치되어 있어도 좋고, 스루홀에 도전 재료를 충전한 후에, 디바이스, 소자와 도전 재료를 접속할 수도 있다.
또, 코어 기판(2)은, 스루홀(4)을 형성한 코어재(2')의 양면, 및 스루홀 내벽면에 절연층(6)을 구비하고 있다. 이 절연층(6)은, 예를 들면 코어재(2')가 실리콘의 경우에는, 스루홀(4)을 형성한 후에, 스루홀(4)을 포함한 코어재(2')의 표리에 열산화를 시행하여 산화 실리콘 등을 형성함으로써 설치할 수 있다. 또, 플 라즈마 CVD법 등의 진공성막법을 사용하여, 스루홀(4)을 포함시킨 코어재(2')의 표리에 산화 실리콘, 질화 실리콘 등의 절연층(6)을 설치해도 좋다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도 수지, 폴리이미드 수지 등의 절연성 수지를, 스루홀(4)을 포함한 코어재(2')의 표리에 도포하여 열경화시켜서, 절연층을 형성할 수 있다.
상기한 코어재(2')의 두께는 50∼500㎛의 범위가 바람직하다. 코어재(2')의 두께가 50㎛ 미만이라면, 지지체로서의 강도의 점으로부터 기판의 취급에 지장을 초래한다. 한편, 500㎛를 넘는 두께로 하면, 도전 재료(5)로서 스루홀내에 충전한 도전성 페이스트의 수지용제를 건조하는 것이 곤란하게 된다는 문제를 일으키고, 더욱이 반도체장치의 박형화에도 적합하지 않게 된다.
본 발명에 있어서, 스루홀(4)의 개구 직경은, 예를 들면 스루홀(4)의 반도체칩을 탑재하는 측(랜드(5a)측)인 코어재(2')의 표면측에서의 개구 직경이 10∼200㎛의 범위내이고, 코어재(2')의 이면측에서의 개구 직경이 10∼175㎛의 범위내이며, 각각의 스루홀(4)에서, 이면측의 개구 직경을 표면측의 개구 직경과 동일하든지 그것 이하로 할 수 있다. 본 발명에서는, 스루홀(4)에서, 이면측의 개구 직경을 표면측의 개구 직경과 동일하게 하든지 그것 이하로 하는 구조를 취함으로써, 내부배선의 설계의 자유도를 높여서 배선 밀도를 보다 높일 수 있다.
또, 본 발명에서는, 스루홀(4)의 개구 직경을 10∼100㎛, 바람직하게는 10∼30㎛의 범위로 할 수 있고, 이 경우, 도 2에 도시되는 바와 같이, 스루홀(4)의 내벽면을 포함하여 절연층(6)상에 도전성 물질 확산 방지층(11)을 구비하는 것이 바 람직하다. 이 도전성 물질 확산 방지층(11)에 의해, 도전 재료(5)가 코어 기판(2)중에 확산되는 것이 저지되어, 개구 직경을 작게 하여 스루홀(4)의 피치 협소화를 진행시켜도, 인접하는 스루홀(4) 사이의 단락이 방지된다. 상기한 도전성 물질 확산 방지층(11)은, 치밀하고, 코어 기판(2)중에의 도전성 물질의 확산을 방지할 수 있는 박막이면 특별히 제한은 없고, 예를 들면 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있다. 이 도전성 물질 확산 방지층(11)의 두께는, 예를 들면 10∼50nm의 범위에서 설정할 수 있다.
스루홀의 개구 직경이 상기한 범위 미만이라면, 스루홀 형성이 곤란하게 되고, 한편, 상기한 범위를 넘으면, 스루홀의 밀도를 높게 하거나, 스루홀 수를 늘리는데 지장을 발생한다.
코어 기판(2)의 스루홀(4)에 충전된 도전 재료(5)로서는, 동 페이스트나 은 페이스트 등의 공지의 도전성 페이스트를 충전한 것, 또는, 전해 도금에 의해 충전된 동, 은, 금, 니켈 등의 금속, 어는 것이든 좋다. 특히, 도전 재료(5)로서 금속을 사용한 경우, 스루홀(4)내의 도전 재료(5)의 열팽창이 작고, 코어 기판에 설치된 배선 등에의 응력집중을 방지할 수 있어 바람직하다.
본 발명에서의 스루홀(4)은, 스루홀내가 모두 도전 재료(5)로 충전되어서 묻혀 있는 동시에, 적어도 편면에서 코어재 표면보다도 돌출해 있는 구조를 가지고 있다. 상기한 구조를 취함으로써, 스루홀(4)의 도체부분의 영역을 확보하는 것이 용이하게 된다. 또한, 돌출한 도전 재료(5)로 이루어지는 랜드(5a, 5b)의 직경을, 도전 재료를 충전한 당해의 스루홀의 구경보다도 크게함으로써, 배선 밀도를 저하 시키지 않아, 배선기판간의 배선 접속이 용이하게 된다. 또, 기판상에 땜납 범프를 형성하는 반도체칩 설치시에, 패드에의 땜납의 공급도 용이하게 된다. 랜드(5a, 5b)의 직경은, 스루홀의 개구 직경보다도 20∼40㎛의 범위로 큰 것이 바람직하다. 또한, 도금이나 페이스트 인쇄에 의한 충전에서, 코어재 표면으로부터 10∼100㎛ 정도 돌출한 도전 재료를, 연마에 의해 5∼15㎛의 돌출량으로 한다. 돌출한 도전 재료를 완전하게 평탄하게 해버리면, 평탄화시의 연마에 의해 코어재 표면의 절연막(6)을 손상하는 경우가 있다. 따라서, 상기한 5∼15㎛의 돌출 구조는, 절연층(6)을 손상하는 것을 방지하는 역할도 담당한다.
본 발명에서는, 도전 재료(5)의 돌출부는, 코어 기판 표면으로부터 5∼15㎛의 범위내에서 돌출하고 있는 것이 바람직하다. 돌출부가 5㎛ 이하이면, 스루홀의 도체 부분의 영역을 충분하게 확보할 수 없고, 한편, 15㎛를 넘으면 배선기판의 박형화의 장해가 되어가기 때문이다.
도전 재료(5)를 충전한 스루홀(4)을 형성한 코어 기판(2)의 편면 또는 양면에는, 필요에 따라, 원하는 배선이 설치되어 있다(도시 생략).
코어 기판(2)의 배선 및 코어 기판(2)상에 설치한 빌드업 배선층(3)의 배선(7a, 7b) 및 비아(8a, 8b)의 재질은, 동, 은, 금, 크롬 등의 도전 재료로 할 수 있다. 코어 기판(2)의 적어도 빌드업 배선층(3)을 설치하는 측은, 절연성을 겸한 재료로 평탄면으로 해 두는 것이 바람직하다. 도시예에서는, 평탄면으로 하기 위해서 전기절연층(9a, 9b)을 구비하고 있다. 이 전기절연층(9a, 9b)의 재료로서는, 예를 들면 땜납 리플로 온도인 250℃ 이하에서 열경화 가능한 감광성 절연재료가 사용되고, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다. 또, 빌드업층의 전기절연층(10a, 10b, 10c)의 재료로서는, 상기와 같이, 열경화 가능한 감광성 절연재료인, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지가 바람직한 재료로서 사용된다.
상기와 같은 본 발명에 의하면, 다층 배선기판을 구성하는 코어 기판의 코어재가 열팽창계수가 작은 재료에 의해 구성되고, 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고 있고, 스루홀에 의한 도통부가 차지하는 영역이 작으므로, 빌드업 배선층 형성측의 스페이스가 충분히 확보되고, 배선설계의 자유도가 높다는 이점이 있다.
또, 스루홀부에는 공극부가 없고, 열충격에 의한 크랙의 발생이나 단선을 야기하지 않아, 신뢰성이 높은 기판이 비교적 저렴한 방법으로 얻어진다.
(다층 배선기판의 제 2 실시형태)
도 3은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다. 도 3에서, 다층 배선기판(101)은 코어 기판(102)을 구비하고, 이 코어 기판(102)의 일방의 면에는, 배선(104)(104a, 104b, 104c, 104d)과 절연층(105)(105a, 105b, 105c)이 적층된 다층 배선층(103)이 형성되어 있다. 또, 코어 기판(102)의 타방의 면에는, 유전체층(112)이 설치되고, 캐패시터(111)가 형성되어 있다. 본 발명에서, 캐패시터(111)가 설치되어 있는 면은, 캐패시터뿐만 아니라 다른 수동부품 회로인 인덕터가 함께 설치되어 있어도 좋다.
다층 배선기판(101)을 구성하는 코어 기판(102)은, 도전 재료(109)에 의해 표리의 도통이 이루어진 복수의 도전성의 스루홀(107)이 형성되어 있다. 또, 코어 기판(102)의 다층 배선층(103) 형성측과, 스루홀(107) 내벽면에는 절연층(108)을 구비하고 있다. 코어 기판(102)상의 일방의 면에 설치된 다층 배선층(103)은, 각 배선(104)이 전기절연층(105)을 개재하고, 도전성의 비아(106)(106a, 106b, 106c)로 접속되고, 또한, 코어 기판(102)의 소정의 스루홀(107)내의 도전 재료(109)와 접속되어 있다. 또한, 다층 배선층(103)에서의 배선층이란, 배선(104)과 비아(106)를 포함하는 개념이다.
본 발명에서는, 다층 배선기판(101)상에 설치하는 미세한 다층 배선층(103)의 위치 정밀도를 유지하기 위해서, 코어 기판(102)은 XY방향(코어 기판(102)의 표면에 평행한 평면)의 열팽창계수가 2∼20ppm의 범위에 있는 재료가 사용된다. 이러한 코어재(102')로서는, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택할 수 있다. 코어 기판(102)의 상기한 코어재에 있어서, 실리콘은 미세가공에 적합하여 정밀한 스루홀 가공에 적합하다. 또, 세라믹스, 글래스, 글래스·에폭시 복합재료는 비교적 저렴하고 치수안정성이 우수하여 제조 공정중에서 변형이 적다는 장점을 가지고 있어, 원하는 특성에 따라 상기한 재료를 선택할 수 있다. 메탈로서는, 42합금, 텅스텐 등을 들 수 있다. 메탈은 기판의 도전성이 우수하지만, 가공후, 표면의 절연 처리를 충분하게 행할 필요가 있다.
본 발명에서, 코어 기판(102)의 두께는, 50∼300㎛의 범위에서 사용하는 것이 바람직하다. 코어 기판(102)의 두께가 50㎛ 미만이라면 기계적 강도가 불충분하게 되고, 300㎛를 초과하면 캐패시터(111)의 특성이 저하해 가기 때문이다.
상기한 절연층(108)은, 예를 들면 코어재(102')가 실리콘의 경우에는, 코어재(102')에 열산화를 시행하여 산화 실리콘 등을 형성함으로써 설치할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사용하여, 스루홀(107)을 포함한 코어 기판(102)의 표면에 산화 실리콘, 질화 실리콘 등의 절연층(108)을 설치해도 좋다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를, 스루홀(107)을 포함한 코어 기판(102)의 표면에 도포하고 열경화시켜서, 절연층(108)을 형성할 수 있다.
본 발명의 코어 기판(102)의 스루홀(107)의 형상은, 표리의 개구 직경이 거의 동일한 스트레이트 형상, 일단의 개구 직경이 타단의 개구 직경보다도 큰 테이퍼 형상 등, 어느 것이라도 좋다.
스루홀(107)은, 개구 직경을 10∼300㎛의 범위로 하는 것이 바람직하다. 스루홀(107)의 개구 직경이 10㎛ 미만이라면 깊은 미세구멍을 천공하고 도전 재료를 충전하는 것이 곤란하게 되고, 300㎛를 넘으면 스루홀의 점유 면적이 커져 고밀도화에 바람직하지 못하기 때문이다.
또, 본 발명에서는, 스루홀(107)의 개구 직경을 10∼100㎛, 바람직하게는 10∼30㎛의 범위로 할 수 있고, 이 경우, 도 4에 도시되는 바와 같이, 스루홀(107)의 내벽면을 포함하여 절연층(108)상에 도전성 물질 확산 방지층(110)을 구비하는 것이 바람직하다. 이 도전성 물질 확산 방지층(110)에 의해, 도전 재료(109)가 코어 기판(102)중에 확산하는 것이 저지되어, 개구 직경을 작게 하여 스루홀(107)의 피치 협소화를 진행시켜도, 인접하는 스루홀(107) 사이의 단락이 방지된다. 상기한 도전성 물질 확산 방지층(110)은, 치밀하고, 코어 기판(102)중에의 도전성 물질의 확산을 방지할 수 있는 박막이면 특별히 제한은 없고, 예를 들면, 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있다. 이 도전성 물질 확산 방지층(110)의 두께는, 예를 들면 10∼50nm의 범위에서 설정할 수 있다.
코어 기판(102)의 도전성 스루홀(107)에 사용되는 도전 재료(109)로서는, 동 페이스트나 은 페이스트 등의 공지의 도전성 페이스트를 충전한 것, 또는, 전해 도금에 의해 충전된 동, 은, 금, 니켈 등의 금속, 어느 것이라도 좋다. 특히, 도전 재료(109)로서 금속을 사용한 경우, 스루홀내의 도전 재료의 열팽창이 작아, 코어 기판에 설치된 배선 등에의 응력집중을 방지할 수 있어 바람직하다. 도전 재료(109)로서 금속을 사용하는 경우, 스루홀의 내벽에 하지(下地) 도전성 박막을 CVD 등의 진공성막법, 또는 무전해 도금법으로 형성하고나서, 전해 도금에 의해 동, 은, 금, 니켈 등의 도전 재료로 채워넣기 도금을 행하여 도전성으로 하는 방법을 사용할 수 있다.
또한, 본 발명에서의 캐패시터(111)는, 스루홀(107)에 충전된 도전 재료(109)를 상부전극(113)으로서 사용하고, 유전체층(112)을 개재하고 하부전극(114)을 설치하고 있으므로, 적어도 캐패시터(111)측의 스루홀(107)은 도전 재료(109)로 묻혀 있는 상태가 바람직하고, 스루홀(107)내가 도전 재료(109)로 전부 충전되어 있는 상태가 더욱 바람직하다.
본 발명에서는, 상부전극(113)과 하부전극(114) 사이의 전류를 통과시키는 방향은 한정되지 않고, 후술의 실시형태에서도 동일하다.
본 발명에서, 캐패시터(111)를 구성하는 유전체층(112)의 재료는, 산화 실리콘, 질화 실리콘, 5산화탄탈, 티탄산바륨·스트론튬(SrBaTiO3), 티탄산 지르콘산납(Pb, (Zr, Ti)O3), 티탄산 스트론튬(SrTiO3), 산화알루미늄, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지중에서 선택된 어느 하나의 것이다.
유전체층(112)의 두께로서는, 0.05∼수㎛ 정도의 막두께가 사용된다.
유전체층(112)상에 설치하는 캐패시터(111)의 하부 전극(114), 및 스루홀(107)과 도통하는 배선층(118)의 재질은, 하기의 군에서 선택되는 것이 바람직하고, 수㎛의 두께로 형성되어 있다.
·Al, Cr, Cu, Ti, Pt, Ru, Ta, W중 어느 1종의 금속
·상기의 금속의 산화물(RuO 등), 질화물(TiN 등), 합금
·상기의 금속, 산화물, 질화물, 합금 및 폴리 실리콘의 임의의 조합으로 이루어지는 다층막(Cr/Cu나 Ti/Pt의 2층막, Cr/Cu/Cr의 3층막 등)
금속의 합금의 예로서는, 수%의 Si 또는 Cu를 포함하는 Al이 예시된다.
또, 코어 기판(102)상에 설치한 다층 배선층(103)의 배선(104), 비아(106)의 재질은, 하기의 군에서 선택되는 것이 바람직하다.
·Al, Cr, Cu, Ti중 어느 1종의 금속
·상기의 금속의 질화물(TiN 등), 합금
·상기의 금속, 질화물 및 합금의 임의인 조합으로 이루어지는 다층막(Cr/Cu의 2층막, Cr/Cu/Cr의 3층막 등)
금속의 합금의 예로서는, 수%의 Si 또는 Cu를 포함하는 Al이 예시된다.
또, 다층 배선층(103)의 각각의 전기절연층(105)의 재질은, 땜납 리플로 온도인 250℃ 이하에서 열경화 가능한 감광성 절연재료가 사용되고, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
또, 본 발명의 다층 배선기판은, 도 5에 도시되는 다층 배선기판(101')과 같이, 스루홀(107)내에 충전된 도전 재료(109)가 코어재(102')의 적어도 일방의 면에서 표면보다도 돌출하여, 랜드(109a, 109b)를 구성하고 있는 것이라도 좋다. 이 랜드(109a, 109b)는, 코어 기판 표면으로부터 5∼15㎛의 범위내에서 돌출해 있는 것이 바람직하다. 돌출부가 5㎛ 이하이면, 스루홀의 도체부분의 영역을 충분하게 확보할 수 없고, 한편, 15㎛를 넘으면 배선기판의 박형화의 장해가 되어가기 때문이다. 또한, 도시예에서는, 평탄면을 얻기 위해서 전기절연층(105')을 양면에 구비하고 있다. 이 전기절연층(105)의 재료로서는, 상기한 전기절연층(105)과 동일하게 할 수 있다.
(다층 배선기판의 제 3 실시형태)
도 6은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다. 도 6에서, 다층 배선기판(121)은 코어 기판(122)을 구비하고, 이 코어 기판(122)의 일방의 면에는, 배선(124)(124a, 124b, 124c, 124d)과 절연층(125)(125a, 125b, 125c)이 적층된 다층 배선층(123)이 형성되어 있다. 또, 코어 기판(122)의 타방의 면에는, 유전체층(132)이 설치되고, 캐패시터(131)가 형성되어 있다.
이 다층 배선기판(121)을 구성하는 코어 기판(122)상의 일방의 면에 설치된 다층 배선층(123)은, 각 배선(124)이 전기절연층(125)을 개재하고, 도전성의 비아(126)(126a, 126b, 126c)로 접속되고, 또한, 코어 기판(122)의 소정의 스루홀(127)내의 도전 재료(129)와 접속되어 있다. 또한, 다층 배선층(123)에서의 배선층과는, 배선(124)과 비아(126)를 포함하는 개념이다.
또, 스루홀(127)의 내벽면과 코어재(122')의 다층 배선층(123) 형성측에는 절연층(128)이 형성되어 있다. 이와 같은 코어 기판(122), 다층 배선층(123)은, 상기한 다층 배선기판(101)을 구성하는 코어 기판(102), 다층 배선층(103)과 동일하여, 상세한 설명은 생략한다.
다층 배선기판(121)의 캐패시터(131)는, 스루홀(127)내의 도전 재료(129)에 접속되도록 코어 기판(122)상에 설치된 상부전극(133)과, 유전체층(132)을 개재하여 상부전극(133)에 대향하도록 설치된 하부전극(134)에 의해 구성되어 있다. 상기한 상부전극(133)은, 스루홀(127)보다도 작지만, 코어재(122')의 절연층(128)이 형성되어 있지 않은 부위에 절연층을 설치함으로써, 상부전극(133)의 면적을 스루홀(127)보다도 크게 하여, 정전용량이 큰 캐패시터를 구성할 수 있다. 또, 다층 배선기판(121)은, 다른 스루홀(127)과 도통하는 배선층(138)을 구비하고 있다.
상기의 상부전극(133), 하부전극(134), 배선층(138)의 재질은, 상기한 다층 배선기판(101)을 구성하는 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
또, 다층 배선기판(121)에서도, 도 4에 도시한 다층 배선기판(101)과 동일하게, 스루홀(127)의 내벽면에 도전성 물질 확산 방지층을 구비한 것으로 할 수 있 다.
또, 본 발명의 다층 배선기판은, 도 7에 도시되는 다층 배선기판(121')과 같이, 스루홀(127)내에 충전된 도전 재료(129)가 코어재(122')의 표면보다도 돌출하여, 랜드(129a, 129b)를 구성하고 있는 것이어도 좋다.
이 랜드(129a, 129b)는, 코어 기판 표면으로부터 5∼15㎛의 범위내에서 돌출해 있는 것이 바람직하다. 돌출부가 5㎛ 이하이면, 스루홀의 도체부분의 영역을 충분하게 확보할 수 없고, 한편, 15㎛를 넘으면 배선기판의 박형화의 장해가 되기 때문이다. 또한, 도시예에서는, 코어 기판(122)은 평탄면을 얻기 위해서 전기절연층(125')을 양면에 구비하고 있다.
(다층 배선기판의 제 4 실시형태)
도 8은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도이다. 도 8에서, 다층 배선기판(141)은 코어 기판(142)을 구비하고, 이 코어 기판(142)의 일방의 면에는, 배선(144)(144a, 144b, 144c, l44d)과 절연층(145)(145a, 145b, 145c)이 적층된 다층 배선층(143)이 형성되어 있다. 또, 코어 기판(142)의 타방의 면에는, 전기절연층(155)이 설치되고, 이 전기절연층(155)상에는 캐패시터(151)가 형성되어 있다.
이 다층 배선기판(141)을 구성하는 코어 기판(142)상의 일방의 면에 설치된 다층 배선층(143)은, 각 배선(144)이 전기절연층(145)을 개재하고, 도전성의 비아(146)(146a, 146b, 146c)로 접속되고, 더욱이, 코어 기판(142)의 소정의 스루홀(147)내의 도전 재료(149)에 접속되어 있다. 또한, 다층 배선층(143)에서의 배선 층은, 배선(144)과 비아(146)를 포함하는 개념이다.
또, 스루홀(147)의 내벽면과 코어재(142')의 다층 배선층(143) 형성측에는 절연층(148)이 형성되어 있다. 이와 같은 코어 기판(142), 다층 배선층(143)은, 상기한 다층 배선기판(101)을 구성하는 코어 기판(102), 다층 배선층(103)과 동일하며, 상세한 설명은 생략한다.
다층 배선기판(141)의 캐패시터(151)는, 스루홀(147)내의 도전 재료(149)에 접속되도록 전기절연층(155)을 개재하고 코어 기판(142)상에 설치된 상부전극(153)과, 이 상부전극의 적어도 일부를 덮도록 설치된 유전체층(152)과, 이 유전체층(152)의 적어도 일부를 덮도록 설치된 하부전극(154)에 의해 구성되어 있다. 또, 다층 배선기판(141)에는, 다른 스루홀(147)과 도통하는 배선층(158)을 구비하고 있다.
상기의 상부전극(153), 하부전극(154), 배선층(158)의 재질은, 상술한 다층 배선기판(101)을 구성하는 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
또, 다층 배선기판(141)에서도, 도 4에 도시한 다층 배선기판(101)과 동일하게, 스루홀(147)의 내벽면에 도전성 물질 확산 방지층을 구비한 것으로 할 수 있다.
또, 본 발명의 다층 배선기판은, 도 9에 도시되는 다층 배선기판(141')과 같이, 스루홀(147)내에 충전된 도전 재료(149)가 코어재(142')의 표면보다도 돌출하여, 랜드(149a, 149b)를 구성하고 있는 것이어도 좋다.
이 랜드(149a, 149b)는, 코어 기판 표면으로부터 5∼15㎛의 범위내에서 돌출 하고 있는 것이 바람직하다. 돌출부가 5㎛ 이하이면, 스루홀의 도체부분의 영역을 충분하게 확보할 수 없고, 한편, 15㎛를 넘으면 배선기판의 박형화의 장해가 되기 때문이다. 또한, 도시예에서는, 코어 기판(142)은 평탄면을 얻기 위해서 전기절연층(145')을 양면에 구비하고 있다.
(다층 배선기판의 제 5 실시형태)
도 10은, 본 발명의 다층 배선기판의 다른 실시형태를 모식적으로 도시하는 부분 종단면도다. 도 10에서, 다층 배선기판(161)은 코어 기판(162)을 구비하고, 이 코어 기판(162)의 일방의 면에는, 배선(164)(164a, 164b, 164c, 164d)과 절연층(165)(165a, 165b, 165c)이 적층된 다층 배선층(163)이 형성되어 있다. 또, 코어 기판(162)의 타방의 면에는, 캐패시터(171)가 형성되어 있다.
이 다층 배선기판(161)을 구성하는 코어 기판(162)상의 일방의 면에 설치된 다층 배선층(163)은, 각 배선(164)이 전기절연층(165)을 개재하고, 도전성의 비아(166)(166a, 166b, 166c)로 접속되고, 또한, 코어 기판(162)의 소정의 스루홀(167)내의 도전 재료(169)에 접속되어 있다. 또한, 다층 배선층(163)에서의 배선층과는, 배선(164)과 비아(166)를 포함하는 개념이다.
또, 스루홀(167)의 내벽면과 코어재(162')의 다층 배선층(163) 형성측에는 절연층(168)이 형성되어 있다. 이와 같은 코어 기판(162), 다층 배선층(163)은, 상술한 다층 배선기판(101)을 구성하는 코어 기판(102), 다층 배선층(103)과 동일하며, 상세한 설명은 생략한다.
다층 배선기판(161)의 캐패시터(171)는, 배선층(176)을 통하여 스루홀(167) 내의 도전 재료(169)에 접속된 상부전극(173)과, 유전체층(172)을 개재하고 상부전극(173)과 대향하는 하부전극(174)과, 인접하는 스루홀(167)의 도전 재료에 상기 하부전극(174)을 접속하는 배선층(177)에 의해 구성되어 있다. 상기한 상부전극(173)은, 절연층(179)을 개재하고 코어재(162')상에 설치되어 있다. 또, 다층 배선기판(161)은, 다른 스루홀(167)과 도통하는 배선층(178)을 구비하고 있다.
상기한 상부전극(173)은, 양극산화 가능한 금속으로 이루어지는 것이며, 또, 상기한 유전체층(172)는, 양극산화 가능한 금속을 산화한 금속산화물로 이루어진다. 이러한 양극산화 가능한 금속으로서는, Ta, Al, Ti, W 등을 들 수 있다.
상기의 하부전극(174), 배선층(176, 177, 178)의 재질은, 상술한 다층 배선기판(101)을 구성하는 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
또, 다층 배선기판(161)에서도, 도 4에 도시한 다층 배선기판(101)과 동일하게, 스루홀(167)의 내벽면에 도전성 물질 확산 방지층을 구비한 것으로 할 수 있다.
또, 본 발명의 다층 배선기판은, 도 11에 도시되는 다층 배선기판(161')과 같이, 스루홀(167)내에 충전된 도전 재료(169)가 코어재(162')의 표면보다도 돌출하여, 랜드(169a, 169b)를 구성하고 있는 것이어도 좋다. 이 랜드(169a, 169b)은, 코어 기판 표면으로부터 5∼15㎛의 범위내에서 돌출해 있는 것이 바람직하다. 돌출부가 5㎛ 이하이면, 스루홀의 도체부분의 영역을 충분하게 확보할 수 없고, 한편, 15㎛를 넘으면 배선기판의 박형화의 장해가 되기 때문이다. 또한, 도시예에서는, 코어 기판(162)은 평탄면을 얻기 위해서 전기절연층(165')을 양면에 구비하고 있다.
상기와 같은 본 발명에 의하면, 코어 기판의 일방의 면에, 내부회로로서 캐패시터를 형성함으로써, 반도체칩과의 거리가 가까워지고, 전원배선의 연장에 수반되는 임피던스의 증가를 발생하지 않고, LSI의 스위칭 노이즈를 저감하고, 내부회로를 안정하게 고속 동작시킬 수 있고, 또한 칩 사이즈의 증대도 억제하는 것이 가능하게 된다.
또, 본 발명의 캐패시터 내장 다층 배선기판에 의하면, 도전 재료로 충전한 스루홀을 캐패시터용의 상부 전극으로서 사용하므로, 캐패시터의 위치, 크기 등의 수단변경에 따라, 유연하게 캐패시터를 변경할 수 있고, 또한, 캐패시터를 매립하지 않고 코어 기판의 일방의 면에 형성하므로, 캐패시터용 유전체층의 재료 선택의 폭을 넓힐 수 있다.
더욱이, 본 발명에서는, 캐패시터를 내장한 다층 배선기판을 구성하는 코어 기판은, 열팽창계수가 작은 재료에 의해 구성되고, 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 가지고, 코어 기판의 일방의 면에 다층 배선층이 형성되어 있고, 배선층은 포토리소그래피법과 도금법에 의해 비아 형성되어 있으므로, 미세선폭, 피치 협소화의 배선이 가능하다. 또, 다층 배선층의 비아를 스택 구조로 할 수 있기 때문에, 고밀도 배선이 가능하게 된다.
본 발명의 다층 배선기판은, 미세화, 고밀도화에 의해 고성능의 전기 특성을 가지면서도, 소형화, 경량화할 수 있으므로, 다방면인 용도로 사용가능하다.
[다층 배선기판의 제조 방법]
다음에, 본 발명의 다층 배선기판의 제조 방법에 대하여 설명한다.
우선, 도 1∼도 2에 도시되는 다층 배선기판을 예로 한 본 발명의 다층 배선기판의 제조 방법을 이하, 제조 방법의 제 1∼제 4 실시형태로 하여 설명한다.
도 12A부터 도 12E와 도 13A부터∼도 13E는, 도 1에 도시한 본 발명의 실시형태의 일례에 관계하는 다층 배선기판의 제조 방법을 도시하는 공정도이다. 또, 도 15A부터 도 15E와 도 16A부터 도 16D, 또, 도 17A부터 도 17E와 도 18A부터 도 18B, 또한 도 19A부터 도 19D와 도 20A부터 도 20B는, 각각 본 발명의 제조 방법의 다른 실시형태를 도시하는 공정도이다.
본 발명의 다층 배선기판의 제조 방법에서는, 코어재로서는, 상기한 바와 같이, XY방향의 열팽창계수가 2∼20ppm의 범위내에 있는 재료로, 실리콘, 세라믹스, 글래스, 글래스·세라믹스 복합재료를 사용할 수 있다. 코어 기판 두께는 50∼500㎛이며, 스루홀의 개구 직경은, 반도체칩을 탑재하는 코어재의 표면측에서 10∼200㎛의 범위내, 코어재의 이면측에서 10∼175㎛의 범위내이며, 이면측의 개구 직경을 표면측의 개구 직경과 동일하든지 그것 이하로 하는 것이다. 또, 스루홀의 개구 직경을 10∼100㎛, 바람직하게는 10∼30㎛의 범위로 하고, 스루홀의 내벽면에 도전성 물질 확산 방지층을 형성하는 것이다.
이들 코어재에 스루홀을 형성하는 방법으로서는, 코어재의 재질 특성에 따라, 드릴가공, 탄산가스 레이저나 YAG레이저에 의한 레이저가공, 드라이에칭 가공, 샌드블라스트 가공을 사용되지만, 미세구멍을 형성할 수 있는 점에서는 ICP-RIE(lnductively Coupled Plasma-Reactive Ion Etching: 유도 결합 플라즈마-반응 성 이온 에칭)법에 의한 드라이에칭 가공이 바람직하고, 생산성의 점에서는 샌드블라스트 가공이 바람직하다. 또, ICP-RIE법과 샌드블라스트법을 병용하고, 스루홀의 개구 직경이 작은 측에 ICP-RlE법을 사용하고, 개구 직경이 큰 측에 샌드블라스트법을 사용하는 것도 바람직한 방법이다.
또, 스루홀의 형성 공정에서, 코어재에 미세구멍을 형성한 후, 코어재를 연마하여 관통 구멍을 형성하는 것도 바람직한 방법이다.
또한, 미리 코어재를 연마하여 원하는 두께로 한 후에, 샌드블라스트법으로 코어재의 편면 혹은 양면으로부터 연삭을 하여 관통 구멍을 형성하는 것도 바람직한 방법이다.
상기의 각 가공 방법으로 스루홀을 형성하는 경우, 드라이에칭 가공, 샌드블라스트 가공에서는, 코어재의 가공면측에 마스크 패턴을 형성하고, 이 마스크 패턴을 마스크로 하여 구멍뚫기 가공을 행하는 방법이 사용된다.
(제조 방법의 제 1 실시형태)
도 12A부터 도 12E, 및, 도 13A부터 도 13E에 기초하여, 본 발명의 제조 방법의 제 1 실시형태에 대하여 설명한다.
도 12A부터 도 12E와 도 13A부터 도 13E는, 코어재에 실리콘을 사용한 경우에 매우 적합한 제조 방법이며, CP-RlE법에 의해 스루홀을 형성하는 경우를 예시하고 있다. 우선, 도 12A에 도시하는 바와 같이, 코어재(22')의 일방의 면에 마스크재로 소정의 마스크 패턴(31)을 형성한다.
다음에 이 마스크 패턴(31)을 마스크로 하여 ICP-RIE법에 의해, 코어재(22') 에 소정의 깊이까지 미세구멍(24')을 뚫는다(도 12B). 에칭시의 마스크재로서는, 드라이에칭 내성이 있는 일반적인 노볼락계 수지를 사용한 포지형 포토레지스트를 사용해도 좋고, 실리콘과 에칭 선택비가 잡히는 산화 실리콘, 질화 실리콘 등의 실리콘 박막이나, 티탄, 텅스텐, 알루미늄 등의 금속박막을 미리 성막하고, 포토에칭법으로 패턴화하여 마스크재로서 사용해도 좋다.
에칭시에는, 통상 시판되고 있는 ICP-RIE 장치를 사용할 수 있다. 에칭 가스로서는, SF6, CF4, C2F6, C3F8 등의 불소계 가스 등을 사용할 수 있다. 또, 에칭 속도를 빠르게 하기 위해서, 마스크재에 영향을 주지 않는 범위내에서 산소나 질소를 미량으로 혼합하는 것도 가능하다.
코어재(22')에 소정의 깊이까지 미세구멍(24')을 뚫기 가공한 후, 다음에 코어재(22')로부터 마스크 패턴(31)을 제거하고, 코어재(22')의 타방의 면을 연마하고, 미세구멍(24')을 소정의 개구 직경으로 코어재(22')의 표면에 노출시켜서 스루홀(24)을 형성한다(도 12C). 코어재(22')의 연마는, 백 그라인드나 연마 등에 의해 행할 수 있다. 본 실시형태에서는 실리콘을 코어재로서 사용하여, 트렌치 에칭후의 연마에 의해, 표리의 개구 직경이 대략 동일한 스루홀(24)을 얻는다.
다음에 스루홀(24)을 형성한 코어재(22')의 양면, 및 스루홀 내벽면에 절연층(26)을 형성한다(도 12D). 절연층(26)의 형성은, 예를 들면 코어재(22')가 실리콘인 경우에는, 열산화에 의해 스루홀(24)을 포함하는 코어재(22') 표면에 산화 실리콘의 절연층(26)을 형성할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사 용하여, 코어재 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 더욱이, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하여 열경화 시키고, 절연층을 형성할 수 있다.
또, 도 2에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 이용한 MO-CVD(Metal Organic·Chemical Vapor Deposition)이나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
절연층(26) 형성후, 또는, 절연층(26)과 도전성 물질 확산 방지층을 형성한 후, 필요에 따라, 코어재(22')의 편면 또는 양면에 배선(도시 생략)을 형성할 수 있다. 배선의 형성 방법으로서는, 에칭에 의한 서브트랙티브법, 또는 선택 도금에 의한 애디티브법 어느 방법도 사용할 수 있다. 예를 들면, 코어재의 편면에, 진공성막법에 의해, 알루미늄, 동 등의 도전성 박막을 형성하고, 뒤이어서 전해 도금을 행하여 소정의 도금 두께로 한 후, 포토리소그래피법에 의해 패턴 에칭하여, 원하는 배선을 형성한다.
다음에 코어재(22')의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅 하고, 원하는 스루홀의 랜드 직경을 갖는 포토마스크에 의해 노광하고, 현상하여, 스루홀(24)과 그 개구부의 주위를 노출한 레지스트 패턴(32)을 코어재(22')의 표리에 형성한다(도 12E).
다음에 스루홀 및 레지스트 패턴 개구부에, 도전 재료(25)로서, 스크린인쇄 등의 도포 방법에 의해 도전성 페이스트를 충전한다(도 13A). 도전성 페이스트로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있다.
계속해서, 도전성 페이스트를 건조 경화시킨 후, 표리 양면의 레지스트 패턴(32)의 표면으로부터 나와 있는 도전 재료(25)를 연마하여 제거하고, 도전 재료(25)의 표면과 레지스트 패턴(32)의 표면이 동일면이 되도록 한다(도 13B).
또, 스루홀 및 레지스트 패턴 개구부에 도전 재료(25)를 충전하는 방법으로서, 상기한 도전성 페이스트를 충전하는 방법의 이외에, 전해 도금을 사용한 방법을 사용해도 좋다. 예를 들면, 도 14A에 도시하는 바와 같이, 코어재(22')의 일방으로부터 진공성막법에 의해 하지 도전성 박막을 성막하고, 스루홀(24)내의 일부와 레지스트 패턴 개구부에 시드층(33)을 형성한다. 그 후에, 이 시드층(33)을 사용하여 전해 도금에 의해 스루홀(24)내와 레지스트 패턴 개구부에 금속을 석출시켜서 충전할 수 있다(도 14B). 또, 도전 재료(25)를 충전하는 방법으로서, 이하의 방법을 들 수 있다. 도 12D에 도시되는 바와 같이 절연층(26)을 형성한 후, 우선, 스루홀(24)내에 도전성 물질 확산 방지층을 형성한다. 다음에, 코어재(22')의 일방의 면으로부터 진공성막법에 의해 하지 도전성 박막을 성막한다. 이것에 의해, 코어재(22')의 일방의 면과 스루홀(24)내의 일부에 시드층(33)을 형성한다. 이어서, 레지스트 패턴(32)을 도 12E에 도시되는 바와 같이 코어재(22')의 표리에 형성한다. 그 후에 상기한 시드층(33)을 사용하여 전해 도금에 의해 스루홀(24)내와 레지스트 패턴 개구부에 금속을 석출시켜서 충전할 수 있다.
상기의 시드층(33)으로서는, 두께 0.05∼0.5㎛의 동 등의 도전막이 바람직하다.
다음에 레지스트(32)를 박리하고, 도전 재료(25)로 형성한 원하는 직경의 랜드(25a, 25b)를 코어 기판(22)의 표리에 가지고, 도전 재료(25)로 충전한 스루홀(24)을 갖는 코어 기판(22)을 형성한다(도 13C). 스루홀로부터 돌출한 도전 재료로 형성된 랜드(25a, 25b)의 높이는 드라이필름 레지스트의 레지스트 두께로 규정되고, 랜드 직경은 마스크 패턴의 치수로 규정된다. 도금으로 도전 재료(25)를 스루홀(24)에 충전하는 경우에는, 도전 재료(25)가 레지스트(32)의 면으로부터 돌출해 있어도 좋다. 이 경우, 레지스트(32)의 면과 도전 재료(25)의 표면이 동일면이 되도록 연마해도 좋고, 또, 레지스트(32)를 제거한 후에, 원하는 돌출 높이(5∼15㎛)가 되도록 도전 재료를 연마해도 좋다.
본 발명의 제조 방법에서, 드라이필름 레지스트는 도전성 페이스트의 건조 경화시에, 앞의 공정에서 코어재(22') 표면상에 설치한 동, 알루미늄 등으로 형성한 배선층이 산화된다는 문제를 방지하는 효과도 달성하고 있다.
다음에, 코어 기판(22)의 편면 혹은 양면에 평탄화층을 겸하여 전기절연층(29a, 29b)을 형성한다(도 13D). 전기절연층(29a, 29b)으로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 감광성 수지를 포토리소그래피법으로 패터닝하여 형성한다.
다음에 코어 기판(22)의 랜드(29b)측(반도체칩 탑재면과 반대인 면)에, 전기절연층을 개재하고 빌드업 배선층을 형성한다.
우선, 전기절연층(29b)에 의해 평탄화된 코어 기판(22)상에, 전기절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 비아 형성을 위한 포토마스크를 사용하여 노광하고, 현상하여 패턴형성 후, 열처리에 의해 수지를 경화시켜서 전기절연층(30a)을 형성한다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
다음에 세미 애디티브법에 의해 배선을 형성한다. 즉, 스퍼터링법 등의 진공성막법에 의해, 패터닝된 전기절연층(30a)의 전체면에, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 동, 은, 니켈 등의 금속을, 예를 들면0.1∼0.5㎛ 정도의 두께로 설치할 수 있다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동, 은, 금 등의 도전체를 수㎛의 두께로 도금하고, 도금 금속층을 형성한다.
다음에, 레지스트를 박리하고, 전해 도금된 부분 이외의 노출되어 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭하여 제거하고, 원하는 비아(28a) 및 배선(27a)을 갖는 배선층을 얻는다.
또한 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 전기절연층을 형성하고, 계속하여, 다음 비아 및 배선을 형성한다(도 13E). 도 13E는, 배선(27b) 표면에 절연층(30c)을 형성한 상태의 빌드업 배선층 (23)을 도시하는 것이다.
상기한 바와 같이 하여 제조한 본 발명의 다층 배선기판(21)은, 도 13E에 도시하는 바와 같이, 도전 재료(25)가 코어재의 표면보다도 돌출한 구조를 가지고, 코어 기판(22)의 랜드(29b)측(반도체칩 탑재면과 반대인 면)에 빌드업 배선층(23)이 설치되어 있다.
본 발명의 다층 배선기판의 제조 방법에서는, 빌드업 배선층을 구성하는 비아, 및 배선층을 도금법에 의해 형성하므로, 미세 배선 패턴을 안정하게 형성하는 것이 가능하다.
또한, 본 발명의 다층 배선기판의 제조 방법에서는, 개구 직경이 작은 스루홀을 형성하므로, 배선을 고밀도화 할 수 있고, 고밀도 구조의 배선설계의 자유도를 더욱 크게 할 수 있어, 고밀도 배선 형성에 유리하다.
(제조 방법의 제 2 실시형태)
도 15A부터 도 15E, 및, 도 16A부터 도 16D는, 샌드블라스트법으로 스루홀을 형성하는 경우를 예시하고 있고, 코어 기판용의 코어재(42')의 일방의 면에 소정의 마스크 패턴(51)을 형성하고(도 15A), 이 마스크 패턴(51)을 마스크로 하여 샌드블라스트에 의해 코어재(42')에 소정의 크기로 미세구멍(44')을 천공한다(도 15B). 본 발명에서는, 관통 구멍으로 하지 않고, 일정한 깊이까지 천공한 단계에서, 샌드블라스트 가공을 멈추고 있다.
다음에, 코어재의 타방의 면을 연마하여 미세구멍(44)을 노출시켜서 스루홀(44)로 하고, 코어재를 원하는 두께로 한다(도 15C). 코어재의 연마는, 연마 장치 등에 의해 행할 수 있다. 샌드블라스트 가공의 경우에는, 스루홀이 테이퍼 형상이므로, 일정 두께까지 연마함으로써, 미세구멍을 소정의 개구 직경으로 노출시켜서 스루홀을 형성할 수 있다.
스루홀(44) 형성후, 코어재(42')의 양면, 및 스루홀(44)의 내벽면에 절연층(도시 생략)을 형성한다. 이 절연층의 형성은, 예를 들면 코어재(42')가 실리콘인 경우에는, 열산화에 의해 스루홀(44)을 포함하는 코어재(42') 표면에 산화 실리콘의 절연층을 형성할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사용하여, 코어재 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 더욱이, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하고 열경화시켜서, 절연막을 형성할 수 있다.
또, 도 2에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 이용한 MO-CVD(Metal Organic-Chemical Vapor Deposition)이나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
상기한 바와 같이 절연층을 형성한 후, 또는, 절연층과 도전성 물질 확산 방지층을 형성한 후, 필요에 따라, 코어재(42')의 편면 혹은 양면에 배선(도시 생략)을 형성할 수 있다. 배선의 형성 방법으로서는, 에칭에 의한 서브트랙티브법, 또는 선택 도금에 의한 애디티브법 어느 방법도 사용할 수 있다. 예를 들면, 코어재 의 편면에, 진공성막법에 의해, 알루미늄, 동 등의 도전성 박막을 형성하고, 이어서 전해 도금을 행하여 소정의 두께의 도금막을 형성한 후, 포토리소그래피법에 의해 패턴 에칭하고, 원하는 배선을 형성한다.
다음에 코어재(42')의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅하고, 원하는 스루홀의 랜드 직경을 갖는 포토마스크에 의해 노광하고, 현상하여, 스루홀(44)과 그 개구부의 주위를 노출한 레지스트 패턴(52)을 코어재(42')의 표리에 형성한다(도 15D).
다음에, 스루홀(45) 및 레지스트 패턴(52)의 개구부에, 도전 재료(45)로서, 스크린인쇄 등의 도포 방법에 의해 도전성 페이스트를 충전한다(도 15E). 도전성 페이스트로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있다.
계속하여, 도전성 페이스트를 건조 경화시킨 후, 표리의 레지스트 패턴(52)의 표면으로부터 나와 있는 도전 재료(45)를 연마하여 제거하고, 도전 재료(45)의 표면과 레지스트 패턴(52)의 표면이 동일면이 되도록 한다(도 16A). 또, 먼저 레지스트 패턴(52)을 제거하고, 그 후, 도전 재료(45)를 원하는 돌출 높이(5∼15㎛)가 되도록 연마해도 좋다.
또한, 스루홀 및 레지스트 패턴 개구부에 도전 재료(45)을 충전하는 방법으로서, 상기한 도전성 페이스트를 충전하는 방법의 이외에, 상술한 제 1 실시형태에서 설명한 바와 같은, 시드층을 사용한 전해 도금에 의한 충전 방법을 사용할 수 있다.
샌드블라스트법으로 스루홀을 형성하는 경우에는, 스루홀이 테이퍼를 가지므로, 코어재(42')의 개구 직경이 큰 면으로부터의 스루홀 내벽면에의 도전 재료(25)의 부착이 용이하게 되어, 스루홀의 도통화 공정의 수율이 향상되고, 시간이 단축되어, 안정한 제조와 제조 코스트 저감이 가능하게 된다.
다음에 레지스트 패턴(52)을 박리하고, 도전 재료(45)로 형성한 원하는 랜드(45a, 45b)를 코어재(42')의 표리에 가지고, 도전 재료(45)로 충전한 스루홀(44)을 갖는 코어 기판(42)을 형성한다(도 16B). 스루홀로부터 돌출한 도전 재료로 형성된 랜드(45a, 45b)의 높이는 드라이필름 레지스트의 레지스트 두께로 규정되고, 랜드 직경은 마스크 패턴의 치수로 규정된다.
다음에, 코어 기판(42)의 편면 혹은 양면에 평탄화층을 겸하여 전기절연층을 형성한다. 도 16C에서는, 스루홀(44)의 개구 직경이 작은 측의 면에 절연층(49)을 설치한 예를 나타낸다. 절연층(49)으로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 감광성 수지를 포토리소그래피법으로 패터닝하여 형성한다.
다음에 코어 기판(42)의 스루홀(44)의 개구 직경이 작은 측의 면에 전기절연층을 개재하고 빌드업 배선층을 형성한다.
우선, 평탄화된 코어 기판(42)상에 전기절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 비아 형성을 위한 포토마스크를 사용하여 노광하고, 현상하여 패턴형성 후, 열경화에 의해 수지를 경화시켜서 전기절연층(50a)을 형성한다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴 리이미드 수지를 바람직한 재료로서 들 수 있다.
다음에, 세미 애디티브법에 의해 배선층을 형성한다. 즉, 스퍼터링법 등의 진공성막법에 의해, 패터닝된 전기절연층(50a)의 전체면에, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 동, 은, 니켈 등의 금속을, 예를 들면 0.1∼0.5㎛ 정도의 두께로 설치한다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속 두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동, 은, 금 등의 도전체를 수㎛의 두께로 도금하여, 도금 금속층을 형성한다.
다음에, 레지스트를 박리하고, 전해 도금된 부분이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭하여 제거하고, 원하는 비아(48a) 및 배선(47a)을 갖는 배선층을 얻는다.
더욱이, 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 전기절연층을 형성하고, 계속하여, 다음 비아 및 배선을 형성한다. 도 16D는, 배선(47b) 표면에 절연층(50c)을 형성한 상태의 빌드업 배선층(43)을 도시하는 것이다.
상기한 바와 같이 하여 제조한 본 발명의 다층 배선기판(41)은, 도 16D에 도시하는 바와 같이, 도전 재료(45)가 코어 기판의 표면보다도 돌출한 구조를 가지고, 코어 기판의 스루홀(44)의 개구 직경이 작은 측의 면에 빌드업 배선층(43)이 설치되어 있다.
본 발명의 다층 배선기판의 제조 방법에서는, 빌드업 배선층을 도금법으로 비아, 및 배선층을 형성하므로, 미세 배선 패턴을 안정하게 형성할 수 있다.
더욱이, 본 발명의 다층 배선기판의 제조 방법에서는, 스루홀 개구 직경이 작은 측의 면에 빌드업 배선층(43)을 설치하므로, 배선을 고밀도화 할 수 있고, 고밀도 구조의 배선설계의 자유도를 더욱 크게 할 수 있어, 고밀도 배선 형성에 유리하다.
(제조 방법의 제 3 실시형태)
도 17A부터 도 17E, 및, 도 18A부터 도 18B는, 본 발명의 다층 배선기판의 제조 방법의 다른 실시형태를 도시하는 공정도이며, ICP-RIE법과 샌드블라스트법을 병용하는 경우이다.
본 발명의 다층 배선기판의 제조 방법에서는, 우선, 코어 기판용의 코어재의 양면을 연마하여 소정의 두께로 하고, 그 후에 소정의 두께로 한 코어재(62')의 일방의 면에 소정의 패턴으로 마스크 패턴(71)을 형성한다(도 17A). 코어재는 상기한 22', 42'과 동일한 재료를 사용할 수 있다. 코어재의 연마는, 백 그라인드나 연마 등에 의해 행할 수 있고, 연마후의 코어재(62')의 두께는, 제작하는 코어 기판 두께를 고려하여 설정할 수 있다.
다음에 마스크 패턴(71)을 마스크로 하여 ICP-RIE법에 의해, 코어재(62')에 소정의 깊이까지 미세구멍(64')을 천공한다(도 17B). 에칭시의 마스크 재료로서는, 드라이에칭 내성이 있는 일반적인 노볼락계 수지를 사용한 포지형 포토레지스 트를 사용해도 좋고, 코어재가 실리콘인 경우에는, 실리콘과 에칭 선택비가 잡혀진 산화 실리콘, 질화 실리콘 등의 실리콘 박막이나, 티탄, 텅스텐, 알루미늄 등의 금속박막을 미리 성막하고, 포토에칭법으로 패턴화하여 마스크로서 사용해도 좋다.
에칭시에는, 실시형태 1과 동일하게, 통상 시판되고 있는 ICP-RIE 장치를 사용할 수 있다. 코어재가 실리콘인 경우에는, 에칭 가스로서는, SF6, CF4, C2
F6, C3F8 등의 불소계 가스 등을 사용할 수 있다.
다음에 마스크 패턴(71)을 박리하고, 코어재의 타방의 면에 상기의 마스크 패턴(71)보다도 큰 개구부를 갖는 마스크 패턴(72)을, 이면의 미세구멍(64')과 위치맞춤하여 설치한다(도 17C).
계속하여, 마스크 패턴(72)을 마스크로 하여 샌드블라스트에 의해 코어재(62')에 소정의 크기의 미세구멍을 형성하고, 관통시켜서 미세구멍(64')과 연결함으로써, 스루홀(64)을 형성한다(도 17D).
본 실시형태에서는, 최초에 ICP-RlE법으로 미세구멍을 천공하고, 다음에 샌드블라스트법으로 스루홀 관통 구멍을 설치하는 방법에 대하여 기술했는데, 순서를 반대로 하여, 샌드블라스트를 먼저 행하고, 이어서, ICP-RIE로 구멍을 뚫는 방법도 가능하다.
본 발명의 제조 방법에서는, 빌드업 배선층을 형성하는 코어재측에는 ICP-RIE법으로 미세구멍이 설치되고, 한편, 타방의 코어재측은 샌드블라스트법으로 구멍뚫기 가공하므로, 스루홀 형성 시간이 대폭 단축되고, 게다가 미세구멍을 형성할 수 있다.
스루홀(64) 형성후, 마스크 패턴(72)을 박리한다(도 17E).
코어재가 반도체인 실리콘의 경우에는, 스루홀(64) 형성후, 코어재(62')의 양면, 및 스루홀(64)의 내벽면에 절연층(도시 생략)을 형성한다. 이 절연층의 형성은, 예를 들면 코어재(62')가 실리콘인 경우에는, 열산화에 의해 스루홀(64)을 포함하는 코어재(62') 표면에 산화 실리콘의 절연층을 형성할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사용하여, 코어재 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하고 열경화시켜서, 절연막을 형성할 수 있다.
또, 도 2에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 이용한 MO-CVD(Metal Organic-Chemical Vapor Deposition)나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
상기한 바와 같이 절연층을 형성한 후, 또는, 절연층과 도전성 물질 확산 방지층을 형성한 후, 필요에 따라, 코어재(62')의 편면 혹은 양면에 배선(도시 생략)을 형성할 수 있다. 배선의 형성 방법으로서는, 에칭에 의한 서브트랙티브법, 또는 선택 도금에 의한 애디티브법 어느 방법도 사용할 수 있다. 예를 들면 코어재의 편면에, 진공성막법에 의해, 알루미늄, 동 등의 도전성 박막을 형성하고, 이어 서 전해 도금을 행하여 소정 두께의 도금막을 형성한 후, 포토리소그래피법에 의해 패턴 에칭하여, 원하는 배선을 형성한다.
다음에 전술의 실시형태 1 및 2와 동일하게 하여, 코어재(62')의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅하고, 원하는 스루홀의 랜드 직경을 갖는 포토마스크에 의해 노광하고, 현상하여, 스루홀(64)과 그 개구부의 주위를 노출한 레지스트 패턴을 코어재의 표리에 형성하고, 다음에, 스루홀 및 레지스트 패턴 개구부에, 도전 재료(65)로서, 스크린 인쇄 등의 도포 방법에 의해 도전성 페이스트를 충전한다. 도전성 페이스트로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있다.
계속하여, 도전성 페이스트를 건조 경화시킨 후, 표리의 레지스트 패턴 표면으로부터 나와 있는 도전 재료(65)를 양면 연마하여 제거하고, 도전 재료(65)의 표면과 레지스트 패턴의 표면이 동일면이 되도록 한다.
또한, 스루홀 및 레지스트 패턴 개구부에 도전 재료(65)를 충전하는 방법으로서, 상기한 도전성 페이스트를 충전하는 방법 이외에, 상기한 제 1 실시형태에서 설명한 바와 같은, 시드층을 사용한 전해 도금에 의한 충전 방법을 사용할 수 있다.
다음에 레지스트 패턴을 박리하고, 도전 재료(65)로 형성한 원하는 직경의 랜드(65a, 65b)를 코어 기판(62)의 표리에 가지고, 도전 재료(65)로 충전한 스루홀(64)을 갖는 코어 기판(62)을 형성한다(도 18A).
다음에 코어 기판(62)의 편면 혹은 양면에 평탄화층을 겸하여 전기절연층을 형성한다. 도 18B는 코어 기판(62)의 편면에 전기절연층(69)을 형성한 예이다. 전기절연층(69)으로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 감광성 수지를 포토리소그래피법으로 패터닝 하여 형성한다.
다음에 코어 기판(62)의 스루홀(64)의 개구 직경이 작은 측의 면에 전기절연층을 개재하고 실시형태 1 및 2와 동일하게, 세미·애디티브법에 의해 빌드업 배선층(63)을 형성한다. 즉, 패터닝된 전기절연층(70a)을 형성하고, 이 전기절연층(70a)의 전체면에, 스퍼터링법 등의 진공성막법에 의해, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 동, 은, 니켈 등의 금속을, 예를 들면 0.1∼0.5㎛ 정도의 두께로 설치한다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속 두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동, 은, 금 등의 도전체를 수㎛의 두께로 도금하고, 도금 금속층을 형성한다.
다음에 레지스트를 박리하고, 전해 도금된 부분 이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭하여 제거하고, 원하는 비아(68a) 및 배선(67a)을 갖는 배선층을 얻는다.
또한 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 전기절연층을 형성하고, 계속하여, 다음 비아 및 배선을 형성한다(도 18B). 도 18B는, 배선(67b) 표면에 절연층(70c)을 형성한 상태의 빌드업 배선층 (63)을 도시하는 것이다.
상기한 바와 같이 하여 제조한 본 발명의 다층 배선기판(61)은, 도 18B에 도시하는 바와 같이, 도전 재료(65)가 코어재의 표면보다도 돌출한 구조를 가지고, 코어 기판(62)의 스루홀(64)의 개구 직경이 작은 측의 면에 빌드업 배선층(63)이 설치되어 있다.
본 발명의 다층 배선기판의 제조 방법에서는, 빌드업 배선층을 도금법으로 비아, 및 배선층을 형성하므로, 미세 배선 패턴을 안정하게 형성할 수 있다.
또한, 본 발명의 다층 배선기판의 제조 방법에서는, 스루홀 개구 직경이 작은 측의 면에 빌드업 배선층(63)을 설치하므로, 배선을 고밀도화 할 수 있고, 고밀도 구조의 배선설계의 자유도를 더욱 크게 할 수 있어, 고밀도 배선 형성에 유리하다.
(제조 방법의 제 4 실시형태)
도 19A로부터 도 19D, 및, 도 20A부터 도 20B는, 본 발명의 다층 배선기판의 제조 방법의 다른 실시형태를 도시하는 공정도이며, 처음에 전기절연층을 설치하는 방법이다.
본 발명의 다층 배선기판의 제조 방법에서는, 우선, 코어 기판용의 코어재(82')의 스루홀 형성 영역 이외의 양면에 전기절연층(89)을 형성한다(도 19A). 전기절연층(89)으로서는, 플라즈마 CVD법 등의 진공성막법을 사용하여, 코어재(82') 표면에 산화 실리콘, 질화 실리콘 등의 박막을 성막후, 포토에칭으로 패턴 형상으로 형성할 수 있다. 또, 감광성의 절연성 수지인 벤조시클로부텐 수지, 카르도수 지, 폴리이미드 수지 등의 수지를 코어재(82') 표면에 도포하고, 포토리소그래피법으로 패터닝한 후, 열경화시켜서, 전기절연층(89)을 형성할 수 있다.
다음에 상기의 전기절연층(89)을 덮어서 스루홀 형성 영역 이외의 코어재(82') 양면에, 드라이필름 레지스트 등으로 레지스트 패턴(91)을 형성한다(도 19B).
이어서, 레지스트 패턴(91)의 개구부를 코어재(82')의 편면 혹은 양면으로부터 샌드블라스팅 하여 스루홀(84)을 형성한다(도 19C). 양면으로부터 샌드블라스팅 함으로써, 구멍뚫기 가공 시간이 반으로 단축되므로, 양면 샌드블라스트쪽이 보다 바람직하다. 스루홀(84)의 상하의 개구부 입구의 치수는, 레지스트 패턴(91)에 의해 원하는 치수로 규정할 수 있다.
또한, 상기한 바와 같이 스루홀(84)을 형성한 후, 스루홀(84)의 내벽면에 절연층(도시 생략)을 형성해도 좋다. 이 절연층의 형성은, 예를 들면 플라즈마CVD법 등의 진공성막법을 사용하여, 코어재 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하고 열경화시켜서, 절연막을 형성할 수 있다.
또, 도 2에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 이용한 MO-CVD(Metal Organic Chemical Vapor Deposition)이나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
다음에, 스루홀(84) 및 전기절연층(89)과 레지스트 패턴(91)의 개구부에, 도전 재료(85)로서, 스크린 인쇄 등의 도포 방법에 의해 도전성 페이스트를 충전한다(도 19D). 도전성 페이스트로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있다.
계속하여, 도전성 페이스트를 건조 경화시킨 후, 레지스트(91)를 박리하고, 표리 양면의 전기절연층(89)의 표면보다도 돌출해 있는 도전 재료(85)를 양면과 함께 연마하여 제거하고, 도전 재료(85)의 표면과 전기절연층(89)의 표면이 동일면이 되도록 한다. 이것에 의해, 도전 재료(85)로 형성한 스루홀(84) 이외의 영역이 전기절연층(89)으로 덮히고, 표면 이면 모두 거의 동일 평면을 이루는 코어 기판(82)을 형성한다(도 20A).
또한, 스루홀(84) 및 전기절연층(89)과 레지스트 패턴(91)의 개구부에 도전 재료(85)를 충전하는 방법으로서, 상기의 도전성 페이스트를 충전하는 방법 이외에, 상기한 제 1 실시형태에서 설명한 바와 같은, 시드층을 사용한 전해 도금에 의한 충전 방법을 사용할 수 있다.
다음에 코어 기판(82)의 일면상에 전기절연층을 개재하고 실시형태 1, 2 및 3과 동일하게, 세미 애디티브법에 의해 빌드업 배선층을 형성한다. 전기절연층으로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 감광성 수지를 포토리소그래피법으로 패터닝하여 형성한다. 즉, 패터닝된 전기절연층(90a)을 형성하고, 이 전기절연층(90a)의 전체면에, 스퍼터링법 등의 진공성막법에 의해, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 동, 은, 니켈 등의 금속을, 예를 들면 0.1∼0.5㎛ 정도의 두께로 설치된다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상해서 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속 두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1㎛ ∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동, 은, 금 등의 도전체를 수 ㎛의 두께로 도금하고, 도금 금속층을 형성한다.
다음에 레지스트를 박리하고, 전해 도금된 부분 이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭하여 제거하고, 원하는 비아(88a) 및 배선(87a)을 갖는 배선층을 얻는다.
또한 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 전기절연층을 형성하고, 계속하여, 다음 비아 및 배선을 형성한다(도 20B). 도 20B는, 배선(87b) 표면에 절연층(90c)을 형성한 상태의 빌드업 배선층(83)을 도시하는 것이다.
상기한 바와 같이 하여 제조한 본 발명의 다층 배선기판(81)은, 도 20B에 도시하는 바와 같이, 스루홀(84)에 충전된 도전 재료(85)의 표면과 전기절연층(89) 표면이 거의 동일 평면을 이루고 있어, 단차가 없기 때문에 평탄화 공정이 불필요하게 된다는 이점을 갖는다.
상기한 본 발명의 제조 방법에서는 스루홀의 개구부에 설치되는 랜드의 직경을 원하는대로에 충분하게 확보할 수 있으므로, 고밀도 실장을 위한 스루홀 구경의 미세화에 따르는 배선기판간의 배선 접속이 용이하게 되고, 또, 기판상에 땜납 범프를 형성하는 반도체칩 실장도 용이하다는 이점이 있다.
또한, 본 발명의 다층 배선기판을 구성하는 빌드업 배선층은, 포토리소그래피법과 도금법에 의해 배선층(비아 및 배선 패턴)을 형성하므로, 미세선폭, 좁은 피치의 배선이 가능하다. 또, 다층 배선의 비아를 스택 구조로 할 수 있기 때문에, 고밀도 배선이 가능하게 된다.
그리고 본 발명의 다층 배선기판은, 미세화, 고밀도화에 의해 고성능의 전기 특성을 가지면서도, 소형화, 경량화할 수 있으므로, 다방면의 용도에 사용 가능하다.
다음에 도 3∼도 11에 도시되는 캐패시터 내장의 다층 배선기판을 예로 한 본 발명의 다층 배선기판의 제조 방법을 이하, 제조 방법의 제 5∼제 10 실시형태로 하여 설명한다.
본 발명의 다층 배선기판의 제조 방법에서는, 코어재로서는, XY방향의 열팽창계수가 2∼20ppm의 범위내에 있는 재료로, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈이 사용된다. 코어 기판 두께는, 50∼300㎛의 범위에서 사용하는 것이 바람직하고, 스루홀은 개구 직경을 10∼300㎛의 범위로 하는 것이 바람직하다. 본 발명에서, 미세구멍은 코어재를 관통하고 있지 않은 상태의 구멍을 의미하고, 스루홀은 통상의 사용되어지는 방법대로 코어 기판을 관통하고 있는 상태의 구멍을 의미한다.
이들 코어재에 미세구멍을 형성하는 방법으로서는, 코어재의 재질 특성에 따 라, 드릴 가공, 탄산가스 레이저나 YAG 레이저에 의한 레이저 가공, 드라이에칭 가공, 샌드블라스트 가공이 사용되지만, 미세구멍을 형성할 수 있는 점에서는 ICP-RIE(lnductively Coupled Plasma-Reactive Ion Etching: 유도 결합 플라즈마-반응성 이온 에칭)법에 의한 드라이에칭 가공이 바람직하고, 생산성의 점에서는 샌드블라스트 가공이 바람직하다.
상기의 각 가공 방법에서 미세구멍을 형성하는 경우, 드라이에칭 가공, 샌드블라스트 가공에서는, 코어재의 가공면측에 마스크 패턴을 형성하고, 이 마스크 패턴을 마스크로 하여 구멍뚫기 가공을 행하는 방법이 사용된다.
(제조 방법의 제 5 실시형태)
도 21A부터 도 21D, 및, 도 22A부터 도 22D는, 도 3에 도시한 본 발명의 실시형태의 일례에 관계되는 다층 배선기판의 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 매우 적합한 제조 방법이다.
코어 기판이 되는 코어재(182')의 일방의 면에 마스크재로 소정의 마스크 패턴(180)을 형성한다(도 21A). 다음에 이 마스크 패턴(180)을 마스크로 하여 ICP-RIE법에 의해, 코어재(182')에 소정의 깊이까지 미세구멍(187')을 천공한다(도 21B). 에칭시의 마스크 재료로서는, 드라이에칭 내성이 있는 통상의 노볼락계 수지를 사용한 포지형 포토레지스트를 사용해도 좋고, 실리콘과 에칭 선택비가 잡히는 산화 실리콘, 질화 실리콘 등의 실리콘 박막이나, 티탄, 텅스텐 등의 금속박막을 미리 성막하고, 포토에칭법으로 패턴화하여 마스크재로서 사용해도 좋다.
에칭시에는, 통상 시판되고 있는 ICP-RlE 장치를 사용할 수 있다. 에칭 가 스로서는, SF6, CF4, C2F6, C3F8 등의 불소계 가스 등을 사용할 수 있다. 또, 에칭 속도를 빠르게 하기 위해서, 마스크재에 영향을 주지 않는 범위내에서 산소나 질소를 미량으로 혼합하는 것도 가능하다.
코어재(182')에 소정의 깊이까지 구멍뚫기 가공하여 미세구멍(187')을 설치하면, 다음에 코어재(182')로부터 마스크 패턴(180)을 제거한다.
상기한 바와 같이 미세구멍(187')을 형성후, 코어재(182')가 실리콘 또는 도체인 메탈의 경우에는, 미세구멍(187')의 내벽면과 코어재(182')의 표리 전체면에 절연층(188)을 형성한다(도 21C).
예를 들면, 코어재(182')가 실리콘인 경우, 열산화에 의해 미세구멍(187')을 포함하는 코어재(182') 표면에 산화 실리콘의 절연층을 형성할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사용하여, 코어재(182') 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하고 열경화시켜서, 절연층을 형성할 수 있다.
또한, 도 4에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 사용한 MO-CVD(Metal Organic·Chemical Vapor Deposition)나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
다음에, 도 21D에 도시하는 바와 같이, 미세구멍(187')내에 도전 재료(189)를 충전한다. 미세구멍(187')내에 충전하는 도전 재료(189)로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있고, 미세구멍(23)내에의 충전 방법은, 스크린 인쇄 등에 의해 행해지고, 이어서 열처리 함으로써 도전성을 부여할 수 있다. 또, 미세구멍(23)의 내벽에 하지 도전성 박막을 스퍼터링이나 증착 등의 진공성막법, 또는 무전해 도금법으로 형성하여 시드층으로 하고, 이 시드층을 급전층으로 하여 전해 도금에 의해 동, 은, 금, 니켈 등의 도전 재료로 채워넣기 도금을 행하여, 도전성의 미세구멍으로 할 수도 있다.
다음에 코어 기판(182)의 일방의 면에 다층 배선층(183)을 형성한다(도 22A). 다층 배선층(183)의 형성 프로세스로서는, 에칭에 의한 서브트랙티브법, 또는 선택 도금에 의한 애디티브법 어느 방법도 사용할 수 있다.
예를 들면 우선, 코어재(182')상에 제 1 배선층(184a)을 형성하고, 다음에 절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 비아(186a) 형성을 위한 포토마스크를 사용하여 노광하고, 현상하여 패턴형성 후, 열경화에 의해 수지를 경화시켜서 제 1 절연층(185a)을 형성한다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
다음에 세미·애디티브법에 의해 배선을 형성한다. 즉, 스퍼터링법 등의 진공성막법에 의해, 패터닝된 절연층의 전체면에, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 Al, Cu, Cr 등의 금속을, 예를 들면 0.1∼0.5㎛ 정도의 두께로 설치한다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속 두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 Cu 등의 도전체를 수㎛의 두께로 도금하고, 도금 금속층을 형성한다.
다음에, 레지스트를 박리하고, 전해 도금된 부분 이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 소프트에칭하여 제거하고, 원하는 비아(186a) 및 배선(184b)을 갖는 제 2 배선층을 얻는다.
또한 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 절연층(185b)을 형성하고, 계속하여, 다음 비아(186b) 및 제 3 배선층(184c)을 형성한다(도 22A). 도 22A는, 3층의 절연층으로 이루어지는 빌드업 다층 배선층(183)을 도시하는 것이다.
다음에, 코어재(182')의 타방의 면을 연마하여 미세구멍(187')을 노출시켜서 도전 재료(189)를 갖는 스루홀(187)로 하고, 원하는 두께로 한 코어 기판(182)으로 한다(도 22B). 코어재의 연마는, 연마 장치 등으로 백 그라인드나 연마 등에 의해 행할 수 있다. 샌드블라스트 가공의 경우에는, 스루홀이 테이퍼 형상이므로, 구멍 직경이 작은 측을 연마면으로 하여, 일정 두께까지 연마함으로써, 미세구멍을 소정의 개구 직경으로 노출시켜서 충전된 도전 재료에 의한 도전층을 갖는 스루홀을 형성할 수 있다.
다음에, 연마한 코어 기판(182)상에 캐패시터 재료가 되는 유전체층(192)을 형성한다(도 22C). 유전체층(192)으로서는, 산화 실리콘, 질화 실리콘을 CVD 성막하거나, 5산화탄탈, 티탄산바륨·스트론튬(SrBaTiO3), 티탄산 지르콘산납(Pb, (Zr, Ti)O3), 티탄산 스트론튬(SrTiO3), 산화알루미늄을 마스킹하여 진공증착 또는 스퍼터링 성막하거나, 또는, 졸겔법으로 성막하거나, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 성막함으로써 얻어진다. 다음 공정에서 배선층과 접속하는 스루홀(187)상의 유전체층(192)은, 포토리소그래피법이나 마스킹 증착법 등의 방법에 의해 미리 개구부를 설치해 둔다.
다음에, 유전체층(192)에 개구부를 설치한 소정의 스루홀에 배선층(198)을 설치하는 동시에, 개구부를 설치하고 있지 않은 스루홀의 유전체층(192)상에 하부전극(194)을 설치한다. 이것에 의해, 스루홀(187)내에 충전된 도전 재료(189)를 상부전극(193)으로 하고, 유전체층(192)을 개재하고 하부전극(194)을 구비한 캐패시터(191)를 형성하고, 코어 기판(182)상에 다층 배선층(183)과 내장 캐패시터(191)를 갖는 다층 배선기판(181)이 얻어진다(도 22D).
또한, 상기한 하부전극(194), 배선층(198)의 재질은, 상기한 다층 배선기판에서 설명한 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
(제조 방법의 제 6 실시형태)
도 23A부터 도 23C는, 도 6에 도시한 본 발명의 실시형태의 일례에 관계되는 다층 배선기판의 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 매우 적합한 제조 방법이다.
이 실시형태에서는 일방의 면에 다층 배선층(183)을 형성한 코어 기판(182)을 제작하는 공정까지를, 상기한 제 5 실시형태와 동일(도 21A∼도 2-2B)하게 행한다.
이어서, 연마한 코어 기판(182)상에, 캐패시터를 형성하는 위치에 있는 스루홀(187)내의 도전 재료(189)와 접속하도록 상부전극(193)을 형성한다(도 23A). 이 상부전극(193)은 스루홀(187)보다도 작게 한다. 단, 도 22B에 도시되는 연마된 코어재(182')면(절연층(188)이 형성되어 있지 않은 면)에, 새롭게 절연층을 형성함으로써, 상부전극(193)을 스루홀(187)보다도 크게 할 수 있다. 다음에, 상기한 상부전극(193)을 덮도록 코어 기판(182)상에 캐패시터 재료가 되는 유전체층(192)을 형성한다(도 23B). 유전체층(192)으로서는, 산화 실리콘, 질화 실리콘을 CVD 성막하거나, 5산화탄탈, 티탄산바륨·스트론튬(SrBaTiO3), 티탄산 지르콘산납(Pb, (Zr, Ti)O3), 티탄산 스트론튬(SrTiO3), 산화알루미늄을 마스킹하여 진공증착 또는 스퍼터링 성막하거나, 또는, 졸겔법으로 성막하거나, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 성막함으로써 얻어진다. 다음 공정에서 배선층과 접속하는 스루홀(187)상의 유전체층(192)은, 포토리소그래피법이나 마스킹 증착법 등의 방법에 의해 미리 개구부를 설치해 둔다.
다음에 유전체층(192)에 개구부를 설치한 소정의 스루홀에 배선층(198)을 설치하는 동시에, 개구부를 설치하고 있지 않은 스루홀의 유전체층(192)상에 하부전 극(194)을 설치하고, 캐패시터(191)를 형성한다. 이것에 의해, 코어 기판(182)상에 다층 배선층(183)과 내장 캐패시터(191)를 갖는 다층 배선기판(181)을 얻을 수 있다(도 23C).
또한, 상기한 상부전극(193), 하부전극(194), 배선층(198)의 재질은, 상기한 다층 배선기판에서 설명한 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
(제조 방법의 제 7 실시형태)
도 24A부터 도 24C는, 도 8에 도시한 본 발명의 실시형태의 일례에 관한 다층 배선기판의 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 적합한 제조 방법이다.
이 실시형태에서도 일방의 면에 다층 배선층(183)을 형성한 코어 기판(182)을 제작하는 공정까지를, 상기한 제 5 실시형태와 동일하게(도 21A∼도 22B) 행한다.
이어서, 연마한 코어 기판(182)상에, 캐패시터를 형성하는 위치에 있는 스루홀(187)내의 도전 재료(189)와 접속하도록 상부전극(193)을 전기절연층(195)을 개재하고 형성하는 동시에, 캐패시터를 형성하지 않은 위치에 있는 스루홀(187)상에 배선층(198)을 형성한다(도 24A). 전기절연층(195)은, 절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 상부전극(193)과 배선층(198)을 형성하는 포토마스크를 사용하여 노광하고, 현상하여 패턴형성후, 열경화에 의해 수지를 경화시켜서 형성할 수 있다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
다음에, 상기한 상부전극(193)과 코어 기판(182)의 원하는 위치가 노출되도록 레지스트 패턴(199)을 형성하고, 노출 부위에 캐패시터 재료가 되는 유전체층(192)을 형성한다(도 24B). 유전체층(192)으로서는, 산화 실리콘, 질화 실리콘을 CVD성막하거나, 5산화탄탈, 티탄산바륨·스트론튬(SrBaTiO3), 티탄산 지르콘산납(Pb, (Zr, Ti)O3), 티탄산 스트론튬(SrTiO3), 산화알루미늄을 마스킹하여 진공증착 혹은 스퍼터링 성막하거나, 또는, 졸겔법으로 성막하거나, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 성막함으로써 얻어진다.
다음에 레지스트 패턴(199)을 제거하고, 하부전극용의 레지스트 패턴을 설치하고, 유전체층(192)상에 하부전극(194)을 설치하고, 캐패시터(191)를 형성한다. 이것에 의해 코어 기판(182)상에 다층 배선층(183)과 내장 캐패시터(191)를 갖는 다층 배선기판(181)이 얻어진다(도 24C).
또한, 상기한 상부전극(193), 하부전극(194), 배선층(198)의 재질은, 상기한 다층 배선기판에서 설명한 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
(제조 방법의 제 8 실시형태)
도 25A부터 도 25C, 및 도 26A부터 도 26C는, 도 10에 도시한 본 발명의 실시형태의 일례에 관한 다층 배선기판의 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 적합한 제조 방법이다.
이 실시형태에서도 일방의 면에 다층 배선층(183)을 형성한 코어 기판(182)을 제작하는 공정까지를, 상기한 제 5 실시형태와 동일하게(도 21A∼도 22B) 행한 다.
이어서, 연마한 코어 기판(182)상에 절연층(199)을 형성한다. 이 절연층(199)에는, 스루홀(187)내의 도전 재료(189)가 노출되도록 원하는 개구를 설치한다. 다음에 절연층(199)상에 양극산화 가능한 금속층을 형성하여 상부전극(193)을 형성한다(도 25A). 양극산화 가능한 금속으로서는, Ta, Al, Ti, W 등을 들 수 있다. 또, 상부전극(193)의 두께는, 예를 들면 0.1∼10㎛의 범위에서 설정할 수 있다. 다음에, 상부전극(193)의 원하는 부위(유전체층을 형성하는 부위)가 노출되도록 레지스트 패턴(199')을 절연층(199)상에 형성한다(도 25B). 그 후, 상부전극(193)에 대해 양극산화를 시행한다. 이것에 의해, 금속산화물로 이루어지는 유전체층(192)을 상부전극(193)상에 형성한다(도 25C). 유전체층(192)의 두께는 0.05∼1㎛의 범위에서 설정할 수 있다. 또, 양극산화의 조건은, 형성할 유전체층(192)의 두께, 상부전극(193)의 재질 등을 고려하여 적당하게 설정할 수 있다. 이어서, 유전체층(192)상에 하부전극(194)을 형성한다(도 26A).
다음에, 레지스트 패턴(199')을 제거하고, 원하는 스루홀내의 도전 재료(189)와 상부전극(193)을 접속하는 배선형성용의 개구부(195a), 인접하는 스루홀내의 도전 재료(189)와 하부전극(194)을 접속하는 배선형성용의 개구부(195b), 캐패시터를 형성하지 않은 위치에 있는 스루홀(187)상에 배선층을 형성하기 위한 개구부(195c)을 구비한 전기절연층(195)을 형성한다(도 26B).
전기절연층(195)은, 절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 상부전극(193)과 배선층(198)을 형성하는 포토마스크를 사용하여 노광하 고, 현상하여 패턴형성후, 열경화에 의해 수지를 경화시켜서 형성할 수 있다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
그리고, 배선층(196, 197, 198)을 배열 설치하여 캐패시터(191)를 형성한다. 이것에 의해 코어 기판(182)상에 다층 배선층(183)과 내장 캐패시터(191)를 갖는 다층 배선기판(181)이 얻어진다(도 26C).
또한, 상기한 하부전극(194), 배선층(196, 197, 198)의 재질은, 상기한 다층 배선기판에서 설명한 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
도 27A부터 도 27C, 및 도 28A부터 도 28B는, 도 10에 도시한 본 발명의 실시형태의 일례에 관한 다층 배선기판의 다른 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 적합한 제조 방법이다.
이 실시형태에서도 일방의 면에 다층 배선층(183)을 형성한 코어 기판(182)을 제작하는 공정까지를, 상기한 제 5 실시형태와 동일하게(도 21A∼도 22B) 행한다.
이어서, 연마한 코어 기판(182)상에 절연층(199)을 형성한다. 이 절연층(199)에는, 스루홀(187)내의 도전 재료(189)가 노출되도록 원하는 개구를 설치한다. 다음에 절연층(199)상에 상부전극 형성용의 개구부를 구비한 레지스트 패턴(201)을 형성하고, 이 레지스트 패턴(201)상에 진공성막법에 의해 양극산화 할 수 있는 금속층(193')을 성막하고, 상기 개구부에 노출되어 있는 절연층(199)상에 상부전극(193)을 형성한다(도 27A). 양극산화 가능한 금속으로서는, Ta, Al, Ti, W 등을 들 수 있다. 또, 상부전극(193)의 두께는, 예를 들면 0.1∼10㎛의 범위에서 설정할 수 있다.
다음에, 상부전극(193)의 원하는 부위(유전체층을 형성하는 부위)가 노출되도록 레지스트 패턴(202)을 금속층(193')상에 형성한다(도 27B). 그 후, 상부전극(193)에 대해 양극산화를 시행한다. 이것에 의해, 금속산화물로 이루어지는 유전체층(192)을 상부전극(193)상에 형성한다(도 27C). 유전체층(192)의 두께는 0.05∼1㎛의 범위에서 설정할 수 있다. 또, 양극산화의 조건은, 형성하는 유전체층(192)의 두께, 상부전극(193)의 재질 등을 고려하여 적당하게 설정할 수 있다.
이어서, 레지스트 패턴(202)상에 진공성막법에 의해 금속층(194')을 성막하고, 유전체층(192)상에 하부전극(194)을 형성한다(도 28A). 다음에 레지스트 패턴(201)을 박리함으로써, 불필요한 금속층(193'), 레지스트 패턴(202), 금속층(194')을 동시에 제거(리프트 오프)한다. 이것에 의해, 상부전극(193), 유전체층(192), 하부전극(194)으로 이루어지는 적층체가, 절연층(199)의 원하는 위치에 설치된다(도 28B). 그 후에 상기한 도 26B와 동일한 공정에 의해, 코어 기판(182)상에 다층 배선층(183)과 내장 캐패시터(191)를 갖는 다층 배선기판(181)(도 26C)이 얻어진다.
또한, 상기한 하부전극(194)(금속층(194'))의 재질은, 상기한 다층 배선기판에서 설명한 하부전극(114), 배선층(118)과 동일하게 할 수 있다.
(제조 방법의 제 9 실시형태)
도 29A부터 도 29D, 및, 도 29A부터 도 29D는, 샌드블라스트법으로 스루홀을 형성하는 경우를 예시하고 있고, 코어 기판용의 코어재(212')의 일방의 면에 소정의 마스크 패턴(210)을 형성하고(도 29A), 이 마스크 패턴(210)을 마스크로 하여 샌드블라스트에 의해 코어재(212')에 소정의 깊이까지 미세구멍(217')을 천공한다(도 29B).
다음에 코어재(212')로부터 마스크 패턴(210)을 제거한다(도 29C). 본 실시형태에서는 절연체인 글래스를 코어재(212')에 사용한 경우를 예로 하여 설명한다.
이어서, 미세구멍(217')내에 도전 재료(219)를 충전한다(도 29D). 미세구멍내에 충전하는 도전 재료(219)로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있고, 미세구멍내에의 충전은, 스크린 인쇄 등에 의해 행하고, 열처리하여 도전성을 부여할 수 있다. 또, 미세구멍의 내벽에 하지 도전성 박막을 스퍼터링이나 증착 등의 진공성막법, 또는 무전해도금법으로 형성하고, 이 하지 도전층을 시드층으로 하여, 전해 도금에 의해 동, 은, 금, 니켈 등의 도전 재료를 석출시킴으로써 도통부로 할 수도 있다.
샌드블라스트법으로 미세구멍을 형성하는 경우에는, 미세구멍이 테이퍼를 가지므로, 개구 직경이 큰 면으로부터의 미세구멍 내벽면에의 도전 재료의 부착이 용이하게 되고, 미세구멍, 즉 스루홀을 도전성으로 하는 공정의 수율이 향상되고, 시간이 단축되어, 안정한 제조와 제조 코스트 저감이 가능하게 된다.
또한, 도전 재료(219)을 미세구멍내에 충전하기 전에, 미세구멍의 내벽면이나 코어재의 편면 혹은 양면에 절연층을 형성해도 좋다. 예를 들면, 코어재가 반도체 재료인 실리콘의 경우에는, 열산화법, CVD법, 또는 스퍼터링법 등의 진공성막 법을 사용하여, 코어재의 표면에 실리콘 산화막이나 실리콘 질화막을 형성할 수 있다. 또, 메탈과 같은 도체의 경우에는, 도포 방법에 따라, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하고 열경화시켜서, 필요로 하는 부분에 절연층을 형성할 수 있다.
다음에 도 30A에 도시하는 바와 같이, 코어재(212')의 도전 재료(219)를 미세구멍(217')내에 충전한 측의 면에, 다층 배선층(213)을 형성한다. 다층 배선층(213)의 형성 프로세스로서는, 에칭에 의한 서브트랙티브법, 또는 선택 도금에 의한 애디티브법 어느 방법도 사용할 수 있다.
예를 들면, 우선, 코어재(212')상에 제 1 배선층(214a)을 형성하고, 다음에 절연층이 되는 감광성 수지를 스피너 도포법 등에 의해 도포하고, 비아(216a) 형성을 위한 포토마스크를 사용하여 노광하고, 현상하여 패턴형성후, 열경화에 의해 수지를 경화시켜서 제 1 절연층(215a)을 형성한다. 이들 감광성 수지로서는, 예를 들면 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 바람직한 재료로서 들 수 있다.
다음에 세미·애디티브법에 의해 배선을 형성한다. 즉, 스퍼터링법 등의 진공성막법에 의해, 패터닝된 절연층의 전체면에, 도금 하지용의 도전성 박막층을 형성한다. 도전성 박막층은 Al, Cu, Cr 등의 금속을, 예를 들면 0.1∼0.5㎛ 정도의 두께로 설치한다.
계속하여, 도금용의 감광성 레지스트를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 레지스트 패턴을 형성한다. 레지스트 패턴의 두께는, 원하는 도금 금속 두께와 선폭, 피치, 도금 금속에 따라 다르지만, 1∼10㎛ 정도가 사용된다. 계속하여, 전해 도금에 의해 레지스트 개구부에 Cu 등의 도전체를 수㎛의 두께로 도금하고, 도금 금속층을 형성한다.
다음에, 레지스트를 박리하고, 전해 도금된 부분 이외의 노출되어 있는 불필요한 도금 하지용의 도전성 박막층을 소프트에칭으로 제거하여, 원하는 비아(216a) 및 배선(214b)을 갖는 제 2 배선층을 얻는다.
또한 다층 배선으로 하는 경우에는, 상기한 공정을 반복함으로써 형성된다. 즉, 다음 절연층(215b)을 형성하고, 계속하여, 다음 비아(216b) 및 제 3 배선(214)을 형성한다(도 30A). 도 30A는, 2층의 절연층으로 이루어지는 빌드업 다층 배선층(213)을 도시하는 것이다.
다음에 코어재(212')의 타방의 면을 연마하여 미세구멍(217')을 노출시켜서 도전 재료(219)를 갖는 스루홀(217)로 하고, 원하는 두께로 한 코어 기판(212)으로 한다(도 30B). 코어재의 연마는, 연마 장치 등으로 백그라인드나 연마 등에 의해 행할 수 있다. 샌드블라스트 가공의 경우에는, 미세구멍, 즉 스루홀이 테이퍼 형상으로 되므로, 소정의 개구 직경으로 노출시켜서 도전 재료를 갖는 스루홀을 형성할 수 있다.
다음에 연마한 코어 기판(212)상에 캐패시터 재료가 되는 유전체층(222)을 형성한다. 유전체층(222)로서는, 산화 실리콘, 질화 실리콘을 CVD 성막하거나, 5산화탄탈, 티탄산바륨·스트론튬(SrBaTiO3), 티탄산 지르콘산납(Pb, (Zr, Ti)O3), 티탄산 스트론튬(SrTiO3), 산화알루미늄을 마스킹하여 진공증착 또는 스퍼터링 성막하거나, 또는, 졸겔법으로 성막하거나, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지를 성막함으로써 얻어진다. 다음 공정에서 배선층과 접속하는 스루홀(217)상의 유전체층(222)은, 포토리소그래피법이나 마스킹 증착법 등의 방법에 의해 미리 개구부를 설치해 둔다.
다음에, 유전체층(222)에 개구부를 설치한 소정의 스루홀에 배선층(228)을 설치하는 동시에, 개구부를 설치하지 않은 스루홀의 유전체층(222)상에 하부전극(224)을 설치하고, 캐패시터(221)를 형성한다. 이것에 의해, 코어 기판(212)상에 다층 배선층(213)과 내장 캐패시터(221)를 갖는 다층 배선기판(211)이 얻어진다(도 30D).
또한, 일방의 면에 다층 배선층(213)을 형성한 코어 기판(212)을 제작하기 까지의 공정을 상기한 제 9 실시형태와 동일하게 행하고, 그 후, 상기한 제 6∼제 8 실시형태와 동일한 방법으로 캐패시터를 형성해도 좋다. 이것에 의해, 도 6, 도 8, 도 10에 도시되는 태양의 다층 배선기판을 제조할 수 있다.
(제조 방법의 제 10 실시형태)
도 31A부터 도 31E, 및, 도 32A부터 도 32E에 기초하여, 본 발명의 제조 방법의 다른 실시형태에 대하여 설명한다.
도 31A부터 도 31E와 도 32A부터 도 32E는, 도 5에 도시한 본 발명의 실시형태의 일례에 관한 다층 배선기판의 제조 방법을 도시하는 공정도이며, 코어 기판에 실리콘을 사용한 경우에 적합한 제조 방법이다.
우선, 도 31A에 도시하는 바와 같이, 코어재(232')의 일방의 면에 마스크재로 소정의 마스크 패턴(251)을 형성한다.
다음에 이 마스크 패턴(251)을 마스크로 하여 ICP-RIE법에 의해, 코어재(232')에 소정의 깊이까지 미세구멍(237')을 천공한다(도 31B). 에칭시의 마스크 재료로서는, 드라이에칭 내성이 있는 일반적인 노볼락계 수지를 사용한 포지형 포토레지스트를 사용해도 좋고, 실리콘과 에칭 선택비가 잡히는 산화 실리콘, 질화 실리콘 등의 실리콘 박막이나, 티탄, 텅스텐 등의 금속박막을 미리 성막하고, 포토에칭법으로 패턴화하여 마스크재로서 사용해도 좋다.
에칭시에는, 통상 시판되고 있는 ICP-RIE 장치를 사용할 수 있다. 에칭 가스로서는, SF6, CF4, C2F6, C3F8 등의 불소계 가스 등을 사용할 수 있다. 또, 에칭 속도를 빠르게 하기 위해서, 마스크재에 영향을 주지 않는 범위내에서 산소나 질소를 미량으로 혼합하는 것도 가능하다.
상기한 바와 같이 코어재(232')에 소정의 깊이까지 미세구멍(237')을 구멍뚫기 가공한 후, 코어재(232')로부터 마스크 패턴(251)을 제거하고, 코어재(232')의 타방의 면을 연마하고, 미세구멍(237')을 소정의 개구 직경으로 코어재(232')의 표면에 노출시켜서 스루홀(237)을 형성한다(도 31C). 코어재(232')의 연마는, 백그라인드나 연마 등에 의해 행할 수 있다. 본 실시예에서는 실리콘을 코어재로서 사용하고, 트렌치 에칭후의 연마에 의해, 표리의 개구 직경이 거의 동일한 스루홀 (237)을 얻는다.
스루홀(237)을 형성한 코어재(232')의 양면, 및 스루홀 내벽면에 절연층(238)을 형성하는 (도 31D). 절연층(238)의 형성은, 예를 들면 코어재(232')가 실리콘인 경우에는, 열산화에 의해 스루홀(237)을 포함하는 코어재(232') 표면에 산화 실리콘의 절연층(238)을 형성할 수 있다. 또, 플라즈마 CVD법 등의 진공성막법을 사용하여, 코어재 표면에 산화 실리콘, 질화 실리콘 등의 절연층을 형성할 수 있다. 또한, 도포 방법에 의해, 규소산화물의 현탁액, 또는 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 절연성 수지를 코어재 표면에 도포하여 열경화시켜서, 절연층을 형성할 수 있다.
또, 도 4에 도시되는 바와 같이, 도전성 물질 확산 방지층을 구비한 다층 배선기판의 제조에서는, 예를 들면 플라즈마를 이용한 MO-CVD(Metal Organic·Chemical Vapor Deposition)이나 스퍼터링법에 의해 도전성 물질 확산 방지층을 형성할 수 있다. 도전성 물질 확산 방지층은 질화 티탄, 티탄, 크롬 등의 박막으로 할 수 있고, 두께는 10∼50nm 정도가 바람직하다.
절연층(238) 형성후, 또는, 절연층(238)과 도전성 물질 확산 방지층을 형성한 후, 코어재(232')의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅하고, 원하는 스루홀의 랜드 직경을 갖는 포토마스크에 의해 노광하고, 현상하여, 스루홀(237)과 그 개구부의 주위를 노출한 레지스트 패턴(252)을 코어재(232')의 표리에 형성한다(도 31E).
다음에, 스루홀 및 레지스트 패턴 개구부에, 도전 재료(239)로서, 스크린 인 쇄 등의 도포 방법에 의해 도전성 페이스트를 충전한다(도 32A). 도전성 페이스트로서는, 동 페이스트, 은 페이스트 등의 도전성 페이스트를 사용할 수 있다.
계속하여, 도전성 페이스트를 건조 경화시킨 후, 표리 양면의 레지스트 패턴(252)의 표면으로부터 나와 있는 도전 재료(239)를 연마해서 제거하여, 도전 재료(239)의 표면과 레지스트 패턴(252)의 표면이 동일면이 되도록 한다(도 32B).
스루홀 및 레지스트 패턴 개구부에 도전 재료(239)를 충전하는 방법으로서, 상기한 도전성 페이스트를 충전하는 방법 이외에, 전해 도금을 사용한 방법을 사용해도 좋다. 예를 들면, 코어재(232')의 일방으로부터 진공성막법에 의해 하지 도전성 박막을 성막하고, 스루홀(237)내의 일부와 레지스트 패턴 개구부에 시드층을 형성한다. 그 후, 이 시드층을 사용하여 전해 도금에 의해 스루홀(237)내와 레지스트 패턴 개구부에 금속을 석출시켜서 충전할 수 있다. 시드층으로서는, 두께 0.1∼0.4㎛의 동 등의 도전막이 바람직하다.
다음에 레지스트(252)를 박리하고, 도전 재료(239)로 형성한 원하는 직경의 랜드(239a, 239b)를 코어재(232')의 표리에 가지고, 도전 재료(239)로 충전한 스루홀(237)을 갖는 코어 기판(232)을 형성한다(도 32C). 스루홀로부터 돌출한 도전 재료로 형성된 랜드(239a, 239b)의 높이는 드라이필름 레지스트의 레지스트 두께로 규정되고, 랜드 직경은 마스크 패턴의 치수로 규정된다.
본 발명의 제조 방법에 있어서, 드라이필름 레지스트는 도전성 페이스트의 건조 경화시에, 앞 공정에서 코어재(232') 표면상에 설치한 동, 알루미늄 등으로 형성한 배선층이 산화되는 것과 같은 문제를 방지하는 효과도 이루고 있다.
다음에, 코어 기판(232)의 편면 혹은 양면에 평탄화층을 겸해서 전기 절연층(235')을 형성한다(도 32D). 전기절연층(235')으로서는, 예를 들면, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지 등의 감광성 수지를 포토리소그래피법으로 패터닝하여 형성한다.
다음에, 코어 기판(232)의 일방의 면에 다층 배선층을 형성한다. 이러한 다층 배선층은, 상기한 제조 방법의 제 5 실시형태에서 설명한 방법에 따라서 형성할 수 있다.
그리고, 다층 배선층을 형성한 코어 기판(232)의 타방의 면에, 상기한 도 22C, 도 22D에 도시하는 방법으로 캐패시터를 형성함으로써, 도 5에 도시되는 본 발명의 다층 배선기판(101')을 제조할 수 있다.
또, 상술한 바와 같이 다층 배선층을 형성한 코어 기판(232)의 타방의 면에, 상기한 도 23A∼도 23C에 도시하는 방법으로 캐패시터를 형성함으로써, 도 7에 도시되는 본 발명의 다층 배선기판(121')을 제조할 수 있다.
또, 상술한 바와 같이 다층 배선층을 형성한 코어 기판(232)의 타방의 면에, 상기한 도 24A∼도 24C에 도시하는 방법으로 캐패시터를 형성함으로써, 도 9에 도시되는 본 발명의 다층 배선기판(141')을 제조할 수 있다.
또한, 상술한 바와 같이 다층 배선층을 형성한 코어 기판(232)의 타방의 면에, 상기한 도 23A∼도 25C, 도 26A∼도 26C에 도시하는 방법으로 캐패시터를 형성함으로써, 도 11에 도시되는 본 발명의 다층 배선기판(161')을 제조할 수 있다.
상기와 같은 본 발명의 캐패시터 내장 다층 배선기판의 제조 방법에 의하면, 도전 재료로 충전한 도전성 스루홀을 캐패시터용의 상부 전극으로 하므로, 상부 전극형성 공정이 불필요하게 되고, 또, 캐패시터용의 유전체층이 절연층을 겸하기 때문에, 코어 기판의 표면에 절연층을 설치하는 공정이 불필요하게 되어, 캐패시터를 내장한 회로기판의 제조 공정을 짧게 하여, 제조 수율을 향상시킨 캐패시터 내장 다층 배선기판의 제조 방법이 얻어진다. 또, 스루홀내에 충전된 도전 재료에 접속하도록 상부 전극을 코어 기판상에 설치함으로써, 캐패시터의 위치, 크기를 수단변경에 따라 유연하게 변경할 수 있고, 캐패시터를 내장한 회로기판의 제조 공정을 짧게 하여, 제조 수율을 향상시킨 캐패시터 내장 다층 배선기판의 제조 방법이 얻어진다. 양극산화 가능한 금속을 상부전극에 사용하고, 이 표면을 양극산화하여 유전체층으로 하는 경우에는, 공정이 더한층의 간략화가 가능하여, 제조 수율을 향상시킨 캐패시터 내장 다층 배선기판의 제조 방법이 얻어진다.
다음에, 보다 구체적인 실시예를 나타내어 본 발명을 더욱 상세하게 설명한다.
(실시형태 1)
코어재로서, 두께 625㎛의 실리콘 기판을 준비하고, 이 코어재의 일방의 면에 플라즈마 CVD법으로 질화 실리콘을 5㎛의 두께로 성막했다. 다음에, 질화 실리콘막상에, 포지형 포토레지스트(도쿄오카고교(주) OFPR-800)를 도포하고, 스루홀 형성용의 포토마스크를 개재하고, 노광, 현상함으로써 레지스트 패턴을 형성했다. 다음에 CF4를 에칭 가스로서, 레지스트 패턴으로부터 노출해 있는 질화 실리콘을 드 라이에칭하고, 레지스트를 전용 박리액으로 박리하고, 질화 실리콘에 의한 마스크 패턴을 형성했다. 마스크 패턴은 직경이 100㎛인 원형 개구를 150∼500㎛ 피치로 형성한 것이었다.
다음에 ICP-RIE 장치에 의해 질화 실리콘막의 마스크 패턴으로부터 노출해 있는 실리콘을, 에칭 가스에 SF6를 사용하여, 350㎛의 깊이로 드라이에칭 했다.
이어서, 미세구멍측에 점착테이프를 붙이고, 다이아몬드 그라인더에 의해 실리콘 기판을 300㎛의 두께까지 감삭하고, 미세구멍을 관통한 스루홀로 했다. 본 실시예에서는, 거의 수직의 스루홀이 얻어졌다.
이어서, 스루홀이 형성된 실리콘 기판을 열산화처리하고, 스루홀 내벽면을 포함하는 코어재 표면에 산화 실리콘막 및 질화 실리콘막으로 이루어지는 절연층을 형성했다.
다음에, 이 절연층상에, 플라즈마를 사용한 MO-CVD(Metal Organic·Chemical Vapor Deposition)에 의해, 질화 티탄으로 이루어지는 두께 10nm의 도전성 물질 확산 방지층을 형성했다.
다음에 코어재의 양면에 스퍼터링에 의해 동의 도전성 박막을 형성하고, 뒤이어서 전해 도금을 행하여 소정의 도금 두께로 한 후, 포토리소그래피법에 의해 패턴 에칭하여, 원하는 배선을 형성했다.
다음에 코어재의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅하고, 원하는 스루홀의 랜드 직경으로서 150㎛를 갖는 포토마스크에 의해 노광하고, 현상 하여, 스루홀과 그 개구부의 주위를 노출한 레지스트 패턴을 코어재의 표리에 형성했다.
다음에 스루홀 및 레지스트 패턴 개구부에 스크린인쇄에 의해 동의 도전성 페이스트를 충전했다.
계속하여, 도전성 페이스트를 건조 경화(170℃, 20분간)시킨 후, 표리의 레지스트 표면으로부터 나와 있는 도전성 페이스트를 양면 연마해서 제거하여, 도전성 페이스트의 표면과 레지스트의 표면이 동일면이 되도록 했다.
다음에 레지스트를 박리했다. 이것에 의해, 도전성 페이스트로 형성된 원하는 직경의 랜드를 표리에 가지고, 도전성 페이스트가 충전된 스루홀을 갖는 코어 기판을 얻었다. 이 코어 기판은, 표리 모두 스루홀 직경은 거의 100㎛이며, 도전성 페이스트에 의해 표리의 도통이 되고, 도전성 페이스트로 충전한 스루홀의 랜드는, 각 랜드 직경이 150㎛이고, 표리 모두 코어재 표면으로부터 10㎛의 높이를 가지고 있었다.
다음에 코어 기판을 연마한 면을 평탄면으로 하기 위한 전기절연층을 형성했다. 전기절연층으로서는, 감광성 수지로서 벤조시클로부텐 수지 조성물(다우·케이컬사제 사이클로텐 4024)을 패터닝하여 형성했다.
전기 절연층에 의해 평탄화된 코어 기판상에, 계속하여 빌드업층의 전기절연층이 되는 감광성의 벤조시클로부텐 수지조성물을 스피너 도포법에 의해 도포했다. 그 후에 비아 형성을 위한 포토마스크를 사용하여 도포막을 노광하고, 현상하여 패턴형성후, 열경화에 의해 수지를 경화시켜서 전기절연층을 형성했다.
이어서, 스퍼터링에 의해, 기판 전체면에, 도금 하지용의 도전성 박막층을 형성했다. 도전성 박막층은 동을, 0.5㎛ 정도의 두께로 설치했다.
계속하여, 도금용의 액상 레지스트(도쿄오카고교(주)제 LA900)를 스피너 도포하고, 제 1 층의 배선 패턴 형성용의 포토마스크를 사용하여 노광하고, 현상하여 두께 5㎛의 레지스트 패턴을 형성했다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동을 4㎛의 두께로 도금했다.
다음에 레지스트를 박리하고, 전해 도금된 부분 이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭하여 제거했다. 이것에 의해, 원하는 비아 및 배선 패턴을 갖는 1층째의 배선층을 얻었다.
동일하게 하여 2층째의 배선층을 형성하고, 그 위에 패턴화한 전기절연층을 설치했다. 이것에 의해 실리콘 기판을 코어재로 한 코어 기판과, 이 코어 기판의 일방에 설치된 빌드업 배선층을 갖는 다층 배선기판을 얻었다.
(실시형태 2)
코어재로서, 두께 400㎛의 글래스 기판을 준비하고, 이 코어재의 일방의 면에 감광성 드라이필름 레지스트(아사히가세(주)제 APR)를 라미네이팅 하고, 스루홀 형성용의 포토마스크를 개재하고, 노광, 현상함으로써 마스크 패턴을 형성했다. 또, 마스크 패턴은 직경이 150㎛인 원형 개구가 300∼500㎛ 피치로 형성된 것이었다.
다음에 이 마스크 패턴을 마스크로 하여, 샌드블라스트법에 의해 코어재에 미세구멍을 천공했다. 이 미세구멍은, 개구 직경이 150㎛, 깊이가 300㎛, 바닥부 의 내경이 80㎛이며, 테이퍼 형상을 갖는 것이었다. 계속하여, 마스크 패턴을 아세톤으로 코어재로부터 제거했다.
이어서, 코어재의 미세구멍 천공측에 점착테이프를 붙이고, 다이아몬드 그라인더에 의해 코어재를 300㎛의 두께까지 감삭하고, 미세구멍을 관통한 스루홀로 했다. 연삭에 의해 관통한 부분의 스루홀 직경은 100㎛였다.
다음에 코어재의 표리에 감광성 레지스트로서 드라이필름을 라미네이팅 했다. 이 감광성 레지스트를, 스루홀의 랜드부의 패턴을 갖는 포토마스크에 의해 노광하고, 현상하여, 스루홀과 그 개구부의 주위를 노출한 레지스트 패턴을 코어재의 표리에 형성했다. 이 레지스트 패턴의 개구부는 랜드의 직경을 결정하는 것이며, 반도체칩 탑재측의 개구부가 200㎛, 반대측의 개구부를 120㎛로 했다.
다음에 스루홀 및 레지스트 패턴 개구부에 스크린인쇄에 의해 동의 도전성 페이스트를 충전했다.
계속하여, 도전성 페이스트를 건조 경화(170℃, 20분간)시킨 후, 표리의 레지스트 표면으로부터 돌출해 있는 도전성 페이스트를 양면 연마하여 제거하고, 도전성 페이스트의 표면과 레지스트의 표면이 동일면이 되도록 했다.
다음에 레지스트를 박리했다. 이것에 의해 도전성 페이스트로 형성된 원하는 직경의 랜드를 표리에 가지고, 도전성 페이스트가 충전된 스루홀을 갖는 코어 기판을 얻었다. 이 코어 기판은 도전성 페이스트에 의해 표리의 도통이 되고, 도전성 페이스트로 충전한 스루홀의 랜드의 직경은, 반도체칩 탑재측의 표면층측이 200㎛, 반대측의 이면층측이 120㎛이며, 표리모두 코어재 표면으로부터 10㎛의 높 이를 가지고 있었다.
다음에 코어 기판을 연마한 면을 평탄면으로 하기 위한 전기절연층을 형성했다. 전기절연층으로서는, 감광성 수지로서 벤조시클로부텐 수지조성물(다우·케미컬사제 사이클로텐 4024)을 패터닝하여 형성했다.
전기절연층에 의해 평탄화된 코어 기판상에, 계속하여 빌드업층의 전기절연층이 되는 감광성의 벤조시클로부텐 수지조성물을 도포했다. 이어서, 비아 형성을 위한 포토마스크를 사용하여 도포막을 노광하고, 현상항 패턴형성후, 열경화에 의해 수지를 경화시켜서 전기절연층을 형성했다.
이어서, 스퍼터링에 의해, 기판 전체면에, 도금 하지용의 도전성 박막층을 형성했다. 도전성 박막층은 동을 0.5㎛의 두께로 설치했다.
계속하여, 도금용의 액상 레지스트(도쿄오카고교(주)제 LA900)을 스피너 도포하고, 제 1 층의 배선 패턴을 갖는 포토마스크를 사용하여, 노광하고, 현상하여 두께 5㎛의 레지스트 패턴을 형성했다. 계속하여, 전해 도금에 의해 레지스트 개구부에 동을 4㎛의 두께로 도금 했다.
다음에 레지스트를 박리하고, 전해 도금된 부분 이외의 노출해 있는 불필요한 도금 하지용의 도전성 박막층을 플래시·에칭으로 제거하여, 원하는 비아 및 배선 패턴을 갖는 1층째의 배선층을 얻었다.
동일하게 하여 2층째의 배선층을 형성하고, 그 위에 패턴화한 전기절연층을 설치했다. 이것에 의해 글래스 기판을 코어재로 하여, 코어 기판의 일방측에 빌드업 배선층을 갖는 다층 배선기판을 얻었다.
(실시예 3)
코어재로서, 두께 300㎛의 실리콘 기판을 준비하고, 이 코어재의 일방의 면에 플라즈마 CVD법으로 질화 실리콘을 5㎛의 두께로 성막했다. 다음에 질화 실리콘막상에, 포지형 포토레지스트(도쿄오카고교(주) OFPR-800)를 도포하고, 스루홀 형성용의 포토마스크를 통하여, 노광, 현상함으로써 레지스트 패턴을 형성했다. 다음에 CF4를 에칭 가스로 하여, 레지스트 패턴으로부터 노출해 있는 질화 실리콘을 드라이에칭하고, 그 후, 레지스트를 전용 박리액으로 박리하고, 질화 실리콘에 의한 마스크 패턴을 형성했다. 마스크 패턴은 직경이 100㎛인 원형 개구를 150∼500㎛ 피치로 형성한 것이었다.
다음에 -CP-RIE 장치에 의해 질화 실리콘막의 마스크 패턴으로부터 노출되어 있는 실리콘을, 에칭 가스에 SF6를 사용해서, 250㎛의 깊이로 트렌치에칭하여 미세구멍을 형성했다.
이어서, 미세구멍이 형성된 실리콘 기판을 열산화처리하고, 미세구멍 내벽면을 포함하는 코어재 표면에 산화 실리콘막 및 질화 실리콘막으로 이루어지는 절연층을 형성했다.
다음에, 이 절연층상에, 플라즈마를 이용한 MO-CVD(Metal Organic·Chemical Vapor Deposition)에 의해, 질화 티탄으로 이루어지는 두께 10nm의 도전성 물질 확산 방지층을 형성했다.
다음에 스크린인쇄법에 의해 동 페이스트를 미세구멍내에 도포하여 충전시키 고, 경화 처리(170℃, 20분간)했다. 그 후에 코어재의 표면으로부터 돌출해 있는 동 페이스트를 연마하여 제거하고, 코어재의 표면과 미세구멍내에 충전한 페이스트가 동일면이 되도록 한 코어재를 얻었다. 이 코어재는, 미세구멍의 구경이 100㎛이고, 도전 재료에 의해 미세구멍 내부가 충전되어 있었다.
다음에 코어 기판의 일방의 면에, 세미·애디티브법에 의해 빌드업 다층 배선층을 형성했다. 즉, 스퍼터링에 의해, 기판 전체면에, 도금 하지용의 도전성 박막층으로서 Cr/Cu의 2층막을 0.5㎛ 정도의 두께로 설치한 후, 도금용의 액상 레지스트(도쿄오카고교(주)제 LA900)를 스피너 도포하고, 제 1 층의 배선 패턴용의 포토마스크를 사용해서, 노광하고, 현상하여 5㎛ 두께의 레지스트 패턴을 형성했다. 계속하여, 전해 도금에 의해 레지스트 개구부에 Cu를 4㎛의 두께로 도금한 후, 소프트에칭에 의해 불필요한 Cr/Cu층을 제거하고, 제 1 층째의 배선층을 형성했다.
다음에, 절연층으로서 감광성의 벤조시클로부텐 수지조성물(다우·케이컬사제 사이클로텐 4024)을 패터닝하여 형성하고, 뒤이어서, 스퍼터링에 의해, 기판 전체면에, 도금 하지용의 도전성 박막층을 형성했다. 도전성 박막층은 Cu를, 0.5㎛ 정도의 두께로 설치했다.
계속하여, 도금용의 액상 레지스트(도쿄오카고교(주)제 LA900)을 도포하고, 제 2 층의 배선 패턴용의 포토마스크를 사용하여, 노광하고, 현상하여 5㎛ 두께의 레지스트 패턴을 형성했다. 계속하여, 전해 도금에 의해 레지스트 개구부에 Cu를 4㎛의 두께로 도금했다.
다음에 레지스트를 박리하고, 전해 도금된 부분이외의 노출되어 불필요한 도 금 하지용의 도전성 박막층을 소프트에칭하여 제거하고, 원하는 비아 및 배선 패턴을 갖는 2층째의 배선층을 얻었다.
동일하게 하여 3층째의 배선을 형성하고, 그 위에 패턴화한 절연층을 설치하여 빌드업 다층 배선층으로 했다.
이어서, 다층 배선층을 형성한 측에 점착테이프를 붙이고, 다이아몬드 그라인더에 의해 실리콘 기판을 200㎛의 두께까지 감삭하고, 미세구멍을 노출시켜서, 관통한 스루홀로 했다. 본 실시예에서는, 도전 재료가 충전된 거의 수직의 스루홀이 얻어졌다.
다음에, 연마한 측의 코어 기판상의 원하는 위치(배선층과 접속하는 스루홀 개구부)를 마스킹 하고, RF 마그네트론 스퍼터링 장치를 사용하여 SrBaTiO3를 스퍼터링으로 성막하고, 어닐링 했다. 이것에 의해, 배선층과 접속하는 스루홀 개구부를 제외하고 유전체층을 형성했다. 계속하여, 스퍼터링에 의해 유전체층상에, Cu의 박막(0.2㎛ 두께)을 형성하고, 또한 Cu를 전해도금 하여 3㎛의 두께로 했다. 이 Cu막을 포토리소그래피법에 의해 패터닝했다. 이것에 의해, 스루홀과 접속하는 배선층과, 하부전극을 형성했다. 이것에 의해, 개구하고 있지 않은 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 하부전극으로 이루어지는 캐패시터를 구비한 다층 배선기판을 얻었다.
다음에 본 발명의 제조 방법에 의한 다층 배선기판의 전기 특성을 조사한 바, 내장시킨 캐패시터를 디커플링 캐패시터로서 사용함으로써, 설치 밀도를 저하시 키지 않고, 캐패시터를 전자부품으로서 외부에 부착하는 것 보다도, 스위칭 노이즈를 대폭 저감할 수 있는 것이 확인되었다.
(실시예 4)
코어로서, 두께 300㎛의 글래스 기판을 준비하고, 이 코어재의 일방의 면에 감광성 드라이필름 레지스트(도쿄오카고교(주)제 오딜 BF405)를 라미네이팅 하고, 스루홀 형성용의 포토마스크를 통하여, 노광, 현상함으로써 마스크 패턴을 형성했다. 또, 마스크 패턴은 직경이 150㎛인 원형 개구가 300∼500㎛ 피치로 형성된 것이었다.
다음에, 이 마스크 패턴을 마스크로 하여, 샌드블라스트법에 의해 코어재에 미세구멍을 천공했다. 이 미세구멍은, 개구 직경이 150㎛, 깊이가 250㎛, 바닥부의 내경이 80㎛이며, 테이퍼 형상을 갖는 것이었다. 계속하여, 마스크 패턴을 아세톤으로 코어재로부터 제거했다.
다음에, 코어재의 미세구멍에 스크린인쇄법에 의해 동 페이스트를 충전하고, 170℃, 20분간 열처리하고, 그후, 코어재의 표면에 경화 돌출한 동 페이스트를 연마에 의해 제거하여, 동 페이스트 표면과 코어재 표면이 동일표면이 되도록 했다.
다음에, 실시형태 3과 동일하게 하여, 코어 기판의 일방의 면에, 세미·애디티브법에 의해 빌드업 다층 배선층을 형성했다.
이어서, 다층 배선층을 형성한 측에 점착테이프를 붙이고, 다이아몬드 그라인더에 의해 글래스 기판을 200㎛의 두께까지 감삭하고, 미세구멍을 노출시켜서, 관통한 스루홀로 했다. 본 실시예에서는, 도전 재료가 충전된 테이퍼 형상의 스루 홀이 얻어졌다.
다음에 연마한 측의 코어재상에, 유전체층으로서 감광성의 벤조시클로부텐 수지 조성물(다우·케이컬사제 사이클로텐 4024)을 스피너 도포법에 의해 도포했다. 이어서, 원하는 포토마스크를 사용하여 노광하고, 현상하여 패턴 형성후, 열경화에 의해 수지를 경화시켰다. 이것에 의해, 스루홀내의 도전 재료와 접속하는 배선층을 형성하기 위한 개구를 갖는 절연층을 형성했다.
이어서, 스퍼터링에 의해, 기판 전체면에, 도금 하지용의 도전성 박막층을 형성했다. 도전성 박막층은 Cu를, 0.2㎛ 정도의 두께로 설치했다.
계속하여, 도금용의 액상 레지스트(도쿄오카고교(주)제 LA900)를 스피너 도포하고, 배선 패턴을 갖는 포토마스크를 사용해서, 노광하고, 현상하여 5㎛ 두께의 레지스트 패턴을 형성했다. 계속하여, 전해 도금에 의해 레지스트 개구부에 Cu를 3㎛의 두께로 도금했다.
다음에 레지스트를 박리하고, 전해 도금된 부분이외의 노출되어 있는 불필요한 도금 하지용의 도전성 박막층을 소프트에칭하여 제거했다. 이것에 의해, 스루홀내의 도전 재료에 접속된 배선층을 가지고, 또, 개구하고 있지 않은 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 하부전극으로 이루어지는 캐패시터를 구비한 다층 배선기판을 얻었다.
본 발명의 제조 방법에 의한 다층 배선기판의 전기 특성을 조사한 바, 실시형태 3과 동일하게, 내장시킨 캐패시터를 디커플링 캐패시터로서 사용함으로써, 스위칭 노이즈를 대폭 저감할 수 있는 것이 확인되었다.
(실시예 5)
실시예 1과 동일하게 하여, 전기절연층에 의해 평탄화된 코어 기판을 제작했다.
다음에 이 코어 기판의 일방의 면에, 실시형태 3과 동일하게 하여 빌드업 다층 배선층을 형성했다.
이어서, 코어 기판의 타방의 면의 원하는 위치(배선층과 접속하는 스루홀 개구부)를 마스킹 하고, RF 마그네트론 스퍼터링 장치를 사용해서 SrBaTiO3를 스퍼터링으로 성막하고, 어닐링했다. 이것에 의해, 배선층과 접속하는 스루홀 개구부를 제외하고 유전체층을 형성했다. 계속하여, 스퍼터링에 의해 유전체층상에, Cu의 박막(0.2㎛ 두께)을 형성하고, 거기에 Cu를 전해도금 하여 3㎛의 두께로 했다. 이 Cu막을 포토리소그래피법에 의해 패터닝 했다. 이것에 의해, 스루홀과 접속하는 배선층과, 하부전극을 형성했다. 이것에 의해, 개구하고 있지 않은 스루홀내의 도전 재료를 상부 전극으로 하고, 유전체층을 개재하고 전극으로 이루어지는 캐패시터를 구비한 다층 배선기판을 얻었다.
다음에 본 발명의 제조 방법에 의한 다층 배선기판의 전기 특성을 조사한 바, 내장시킨 캐패시터를 디커플링 캐패시터로서 사용함으로써, 설치 밀도를 저하시키지 않고, 캐패시터를 전자부품으로서 외부에 부착하는 것 보다도, 스위칭 노이즈를 대폭 저감할 수 있는 것이 확인되었다.
소형이고 고신뢰성이 요구되는 반도체 장치나 각종 전자기기 등의 용도에 적용할 수 있다.
Claims (55)
- 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서,상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이고, 이 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료로부터 선택된 코어재이며,상기 코어 기판은 도전 재료로 충전된 복수의 스루홀에 의해 표리의 도통이 이루어지고,적어도 편면에서 상기 도전 재료가 상기 코어재 면보다도 돌출해 있는 구조를 가지며,상기 코어재의 스루홀 내벽면 및 코어재 면에 절연층을 구비하고 있는 것을 특징으로 하는 다층 배선기판.
- 제 1 항에 있어서, 상기 코어재의 두께가 50∼500㎛의 범위내이며, 반도체칩 탑재면인 상기 코어재의 표면측에 있어서의 상기 스루홀의 개구 직경이 10∼200㎛의 범위내이고, 상기 코어재의 이면측에서의 개구 직경이 10∼175㎛의 범위내이며, 이면측의 개구 직경이 표면측의 개구 직경과 동일하든지 그것 이하이며, 상기 도전성재료가 코어재 면으로부터 5∼15㎛의 범위내에서 돌출해 있는 것을 특징으로 하는 다층 배선기판.
- 제 1 항에 있어서, 상기 도전성재료가 코어재 면으로부터 5∼15㎛의 범위내 에서 돌출하여 랜드를 형성하고, 이 랜드의 직경은 이 도전성 페이스트를 충전한 스루홀의 개구 직경보다도 큰 것을 특징으로 하는 다층 배선기판.
- 제 3 항에 있어서, 돌출한 상기 랜드의 주위가 전기절연층으로 덮혀져서 평탄면을 이루고 있는 것을 특징으로 하는 다층 배선기판.
- 삭제
- 제 1 항에 있어서, 상기 코어재의 스루홀의 개구 직경이 10∼100㎛의 범위내이며, 스루홀의 내벽면에 도전성 물질 확산 방지층을 구비하고 있는 것을 특징으로 하는 다층 배선기판.
- 제 6 항에 있어서, 상기 도전성 물질 확산 방지층은 질화 티탄 박막인 것을 특징으로 하는 다층 배선기판.
- 제 6 항에 있어서, 상기 코어재의 스루홀의 개구 직경이 10∼30㎛의 범위내인 것을 특징으로 하는 다층 배선기판.
- 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료중에서 선택된 어느 하나의 코어재에 스루홀을 형성하고, 상기 코어재의 스루홀 내벽면 및 코어재 면에 절연층을 형성하는 공정과,이 스루홀 및 랜드 형성 영역 이외의 코어재의 양면상을 레지스트로 마스킹하는 공정과,이 스루홀 및 랜드 형성 영역에 도전 재료를 충전한 후, 코어재의 양면을 연마하고, 뒤이어서 레지스트를 박리하여 코어 기판을 형성하는 공정과,이 코어 기판의 소정 부분에 전기절연층을 형성하는 공정과,이 전기절연층을 개재하고 코어 기판의 편면 혹은 양면상에 배선층을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 도전 재료를 충전하는 방법은, 코어재의 일방의 면으로부터 스루홀내에 진공성막법에 의해 도전막을 성막하여 시드층으로 하고, 이 시드층을 사용하여 전해 도금에 의해 스루홀내에 금속을 석출시켜서 충전하는 방법, 또는, 스루홀내에 MO-CVD법에 의해 도전성 물질 확산 방지층을 형성하고, 뒤이어서, 코어재의 일방의 면으로부터 진공성막법에 의해 도전막을 성막하여 시드층으로 하고, 이 시드층을 사용하여 전해 도금에 의해 스루홀내에 금속을 석출시켜서 충전하는 방법중 어느 하나인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 도전 재료를 충전하는 방법은, 도전성 페이스트를 충전하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 스루홀 형성후, 상기 스루홀의 내벽면에 도전성 물질 확산 방지층을 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 12 항에 있어서, 상기 도전성 물질 확산 방지층의 형성 방법이 MO-CVD법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 상기 스루홀의 형성 방법이 ICP-RIE법 혹은 샌드블라스트법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 상기 스루홀의 형성 방법이, 스루홀의 개구 직경이 작은 측에 ICP-RIE법을 사용하고, 개구 직경이 큰 측에 샌드블라스트법을 사용하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 상기 스루홀의 형성 공정이, 코어재에 미세구멍을 형성한 후에 코어재를 연마하여 관통 구멍을 형성하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 9 항에 있어서, 상기 스루홀의 형성 공정이, 코어재를 연마하여 원하는 두께로 한 후에, 샌드블라스트법으로 코어재의 편면 혹은 양면으로부터 연삭을 하여 관통 구멍을 형성하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판의 편면 혹은 양면상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판에 사용하는 코어재의 XY방향의 열팽창계수가 2∼20ppm의 범위내이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료중에서 선택된 어느 하나의 코어재에, 스루홀 형성 영역이외의 코어재의 양면에 절연층을 형성하는 공정과,이 절연층을 레지스트로 마스킹하는 공정과,이 레지스트를 마스크로 하여 코어재에 샌드블라스트를 시행하고, 코어재에 스루홀을 형성하고, 상기 코어재의 스루홀 내벽면에 절연층을 형성하는 공정과,이 스루홀에 도전 재료를 충전하고, 상기 레지스트를 박리한 후, 코어재의 양측을 연마하여 코어 기판을 형성하는 공정과,이 코어 기판의 편면 혹은 양면상에 전기절연층을 개재하고 배선층을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 18 항에 있어서, 스루홀에 도전 재료를 충전하는 방법은, 코어재의 일방의 면으로부터 스루홀내에 진공성막법에 의해 하지 도전성 박막을 성막해서 시드층 으로 하고, 이 시드층을 사용하여 전해 도금에 의해 스루홀내에 금속을 석출시켜서 충전하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 18 항에 있어서, 스루홀에 도전 재료를 충전하는 방법은, 도전성 페이스트를 충전하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 18 항에 있어서, 스루홀 형성후, 상기 스루홀의 내벽면에 도전성 물질 확산 방지층을 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 21 항에 있어서, 상기 도전성 물질 확산 방지층의 형성 방법이 MO-CVD법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 18 항에 있어서, 상기 절연층의 형성 방법은, 코어재의 열산화에 의한 절연층 형성 방법, 또는, CVD법을 사용한 절연층 형성 방법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 삭제
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며,상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어재의 상기 스루홀 내벽면 및 코어재 면에 절연층을 구비하고,상기 코어 기판의 일방의 면에 캐패시터를 구비하고,상기 캐패시터는, 상기 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 상기 상부전극과 대향하도록 배열 설치된 하부전극에 의해 구성되어 있는 것을 특징으로 하는 다층 배선기판.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며,상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어재의 상기 스루홀 내벽면 및 코어재 면에 절연층을 구비하고,상기 코어 기판의 일방의 면에 캐패시터를 구비하고,상기 캐패시터는, 상기 스루홀내의 도전 재료에 접속되어서 상기 코어 기판상에 설치된 상부전극과, 유전체층을 개재하고 상기 상부전극과 대향하도록 설치된 하부전극에 의해 구성되어 있는 것을 특징으로 하는 다층 배선기판.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며,상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어재의 상기 스루홀 내벽면 및 코어재 면에 절연층을 구비하고,상기 코어 기판의 일방의 면에 캐패시터를 구비하고,상기 캐패시터는, 상기 스루홀내의 도전 재료에 접속되도록 전기절연층을 개재하고 상기 코어 기판상에 설치된 상부전극과, 이 상부전극의 적어도 일부를 덮도록 설치된 유전체층과, 이 유전체층의 적어도 일부를 덮도록 설치된 하부전극으로 구성되어 있는 것을 특징으로 하는 다층 배선기판.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며,상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어재의 상기 스루홀 내벽면 및 코어재 면에 절연층을 구비하고,상기 코어 기판의 일방의 면에 캐패시터를 구비하고,상기 캐패시터는, 상기 스루홀내의 도전 재료에 접속되고 상기 코어 기판상에 설치된 양극산화 가능한 금속으로 이루어지는 상부전극과, 상기 금속의 산화물로 이루어지는 유전체층을 개재하고 상기 상부전극과 대향하도록 설치된 하부전극에 의해 구성되어 있는 것을 특징으로 하는 다층 배선기판.
- 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 캐패시터를 구성하는 유전체층의 재료는, 산화 실리콘, 질화 실리콘, 티탄산바륨·스트론튬, 5산화탄탈, 티탄산 지르콘산납, 티탄산 스트론튬, 산화알루미늄, 벤조시클로부텐 수지, 카르도수지, 폴리이미드 수지중에서 선택된 어느 하나인 것을 특징으로 하는 다층 배선기판.
- 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 배선층 및 상기 하부전극의 재료는, Al, Cr, Cu, Ti, Pt, Ru, Ta, W중 어느 1종의 금속과, 이들 금속의 산화물, 질화물, 합금과, 상기 금속, 산화물, 질화물, 합금 및 폴리 실리콘의 임의의 조합으로 이루어지는 다층막으로 이루어지는 군으로부터 선택되는 것인 것을 특징으로 하는 다층 배선기판.
- 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 코어 기판의 두께는 50∼300㎛의 범위내이며, 상기 스루홀의 개구 직경이 10∼300㎛의 범위내인 것을 특징으로 하는 다층 배선기판.
- 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 스루홀의 내벽면에 도전성 물질 확산 방지층을 구비하고 있는 것을 특징으로 하는 다층 배선기판.
- 제 32 항에 있어서, 상기 도전성 물질 확산 방지층은 질화 티탄 박막인 것을 특징으로 하는 다층 배선기판.
- 제 32 항에 있어서, 상기 코어재의 스루홀의 개구 직경이 10∼30㎛의 범위내인 것을 특징으로 하는 다층 배선기판.
- 삭제
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 미세구멍을 형성하고, 이 미세구멍의 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 미세구멍을 도전 재료에 의해 도전성으로 하는 공정과,상기 미세구멍의 천공측의 코어 기판상에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 미세구멍을 설치한 코어 기판의 타방의 면을 연마하고, 상기 도전 재료에 의해 도전성으로 한 상기 미세구멍을 노출시켜서 코어 기판의 표리를 도통하는 복수의 스루홀을 형성하는 공정과,상기 연마한 코어 기판면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정에서는, 코어 기판면에 유전체층을 형성하고, 소정의 상기 스루홀상의 유전체층을 개구하여 배선층을 설치하는 동시에, 유전체층이 개구하고 있지 않은 스루홀내의 도전 재료를 상부전극으로 하고, 이 스루홀상의 상기 유전체층을 개재하고 하부전극을 설치하여 캐패시터로 하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 미세구멍을 형성하고, 이 미세구멍의 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 미세구멍을 도전 재료에 의해 도전성으로 하는 공정과,상기 미세구멍의 천공측의 코어 기판상에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 미세구멍을 설치한 코어 기판의 타방의 면을 연마하고, 상기 도전 재료에 의해 도전성으로 한 상기 미세구멍을 노출시켜서 코어 기판의 표리를 도통하는 복수의 스루홀을 형성하는 공정과,상기 연마한 코어 기판면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 접속하도록 상부전극을 상기 코어 기판면에 형성하는 공정과,상기 상부전극을 덮도록 코어 기판면에 유전체층을 형성하는 공정과,캐패시터를 형성하지 않은 위치에 있는 스루홀상의 유전체층을 개구하여 배선층을 설치하는 동시에, 유전체층을 개재하고 상기 상부전극과 대향하도록 하부전극을 설치하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 미세구멍을 형성하고, 이 미세구멍의 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 미세구멍을 도전 재료에 의해 도전성으로 하는 공정과,상기 미세구멍의 천공측의 코어 기판상에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 미세구멍을 설치한 코어 기판의 타방의 면을 연마하고, 상기 도전 재료에 의해 도전성으로 한 상기 미세구멍을 노출시켜서 코어 기판의 표리를 도통하는 복수의 스루홀을 형성하는 공정과,상기 연마한 코어 기판면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 코어 기판면에 전기절연층을 형성하여, 캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 접속하도록 상부전극을 상기 전기절연층상에 형성하는 동시에, 캐패시터를 형성하지 않은 위치에 있는 스루홀내의 도전성 재료와 접속하도록 배선층을 형성하는 공정과,상기 상부전극의 적어도 일부를 덮도록 상기 전기절연층상에 유전체층을 형성하고, 이 유전체층의 적어도 일부를 덮도록 하부전극을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 미세구멍을 형성하고, 이 미세구멍의 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 미세구멍을 도전 재료에 의해 도전성으로 하는 공정과,상기 미세구멍의 천공측의 코어 기판상에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 미세구멍을 설치한 코어 기판의 타방의 면을 연마하고, 상기 도전 재료에 의해 도전성으로 한 상기 미세구멍을 노출시켜서 코어 기판의 표리를 도통하는 복수의 스루홀을 형성하는 공정과,상기 연마한 코어 기판면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 양극산화 가능한 금속으로 이루어지는 상부전극을, 상기 코어 기판면에 형성하는 공정과,이 상부전극의 표면을 양극산화하여 금속산화물로 함으로써 유전체층을 형성하는 공정과,이 유전체층상에 하부전극을 형성하는 공정과,캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 상기 상부전극을 접속하도록 배선층을 형성하는 동시에, 캐패시터를 형성하지 않은 위치에 있는 스루홀상에 배선층을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 36 항 내지 제 39 항 중 어느 한 항에 있어서, 개구 직경이 10∼300㎛의 범위가 되는 미세구멍 형성후, 상기 미세구멍의 내벽면에 도전성 물질 확산 방지층을 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 40 항에 있어서, 상기 도전성 물질 확산 방지층의 형성 방법이 MO-CVD법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 40 항에 있어서, 상기 미세구멍을 개구 직경이 10∼30㎛의 범위내가 되도록 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 36 항 내지 제 39 항 중 어느 한 항에 있어서, 상기 미세구멍의 형성 방법이 ICP-RIE법 혹은 샌드블라스트법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 36 항 내지 제 39 항 중 어느 한 항에 있어서, 미세구멍을 도전 재료에 의해 도전성으로 하는 공정은, 미세구멍에 도전 페이스트를 충전하는 방법, 또는, 미세구멍에 도금에 의해 도전 재료를 충전하는 방법중 어느 하나인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 44 항에 있어서, 도금에 의해 도전 재료를 충전하는 방법은, 미세구멍이 형성된 코어재 면측으로부터 진공성막법에 의해 하지 도전성 박막을 성막하고, 미세구멍의 내벽면의 일부에 상기 하지 도전성 박막으로 이루어지는 시드층을 형성하고, 이 시드층을 사용하여 전해 도금에 의해 미세구멍내에 금속을 석출시켜서 충전하는 것인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 삭제
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 스루홀을 형성하고, 이 스루홀 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 스루홀을 도전 재료에 의해 도전성으로 하여 코어 기판의 표리를 도통 하는 공정과,상기 코어 기판의 일방의 면에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 코어 기판의 타방의 면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정에서는, 코어 기판면에 유전체층을 형성하고, 소정의 상기 스루홀상의 유전체층을 개구하여 배선층을 설치하는 동시에, 유전체층이 개구하고 있지 않은 스루홀내의 도전 재료를 상부전극으로 하고, 이 스루홀상의 상기 유전체층을 개재하고 하부전극을 설치하여 캐패시터로 하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 스루홀을 형성하고, 이 스루홀 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 스루홀을 도전 재료에 의해 도전성으로 하여 코어 기판의 표리를 도통 하는 공정과,상기 코어 기판의 일방의 면에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 코어 기판의 타방의 면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 접속하도록 상부전극을 상기 코어 기판면에 형성하는 공정과,상기 상부전극을 덮도록 코어 기판면에 유전체층을 형성하는 공정과,캐패시터를 형성하지 않은 위치에 있는 스루홀상의 유전체층을 개구하여 배선층을 설치하는 동시에, 유전체층을 개재하고 상기 상부전극과 대향하도록 하부전극을 설치하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 스루홀을 형성하고, 이 스루홀 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 스루홀을 도전 재료에 의해 도전성으로 하여 코어 기판의 표리를 도통 하는 공정과,상기 코어 기판의 일방의 면에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 코어 기판의 타방의 면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 코어 기판면에 전기절연층을 형성하고, 캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 접속하도록 상부전극을 상기 전기절연층상에 형성하는 동시에, 캐패시터를 형성하지 않은 위치에 있는 스루홀내의 도전성 재료와 접속하도록 배선층을 형성하는 공정과,상기 상부전극의 적어도 일부를 덮도록 상기 전기절연층상에 유전체층을 형성하고, 이 유전체층의 적어도 일부를 덮도록 하부전극을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 코어 기판과, 이 코어 기판상에 배선층과 전기절연층을 적층하여 이루어지는 다층 배선기판의 제조 방법에 있어서,상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이며, 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈중에서 선택된 어느 하나의 코어재에, 복수의 스루홀을 형성하고, 이 스루홀 내벽면 및 코어재 면에 절연층을 형성하는 공정과,상기 스루홀을 도전 재료에 의해 도전성으로 하여 코어 기판의 표리를 도통 하는 공정과,상기 코어 기판의 일방의 면에, 배선층과 전기절연층을 적층하여 다층 배선층을 형성하는 공정과,상기 코어 기판의 타방의 면에 캐패시터를 형성하는 공정을 가지며,상기 캐패시터를 형성하는 공정은, 양극산화 가능한 금속으로 이루어지는 상부전극을, 상기 코어 기판면에 형성하는 공정과,이 상부전극의 표면을 양극산화하여 금속산화물로 함으로써 유전체층을 형성하는 공정과,이 유전체층상에 하부전극을 형성하는 공정과,캐패시터를 형성하는 위치에 있는 스루홀내의 도전 재료와 상기 상부전극을 접속하도록 배선층을 형성하는 동시에, 캐패시터를 형성하지 않은 위치에 있는 스루홀상에 배선층을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 47 항 내지 제 50 항 중 어느 한 항에 있어서, 스루홀을 도전 재료에 의해 도전성으로 하여 코어 기판의 표리를 도통하는 공정은, 코어 기판의 편면으로부터 진공성막법에 의해 하지 도전성 박막을 성막하고, 스루홀의 내벽면의 일부에 상기 하지 도전성 박막으로 이루어지는 시드층을 형성하는 공정과,상기 시드층을 급전층으로 한 전해 도금에 의해, 상기 시드층으로부터 스루홀내에 금속을 석출 성장시키는 공정을 갖는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 47 항 내지 제 50 항 중 어느 한 항에 있어서, 다층 배선기판의 제조 방법에서, 스루홀 형성후, 상기 스루홀의 내벽면에 도전성 물질 확산 방지층을 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 52 항에 있어서, 상기 도전성 물질 확산 방지층의 형성 방법이 MO-CVD법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 52 항에 있어서, 상기 스루홀을 개구 직경이 10∼30㎛의 범위내가 되도록 형성하는 것을 특징으로 하는 다층 배선기판의 제조 방법.
- 제 47 내지 제 50 항 중 어느 한 항에 있어서, 상기 스루홀의 형성 방법이 ICP-RIE법 혹은 샌드블라스트법인 것을 특징으로 하는 다층 배선기판의 제조 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358844A JP4287133B2 (ja) | 2002-12-11 | 2002-12-11 | スルーホール配線基板の製造方法 |
| JPJP-P-2002-00358844 | 2002-12-11 | ||
| JP2003165066 | 2003-06-10 | ||
| JPJP-P-2003-00165066 | 2003-06-10 | ||
| PCT/JP2003/015777 WO2004054340A1 (ja) | 2002-12-11 | 2003-12-10 | 多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040096537A KR20040096537A (ko) | 2004-11-16 |
| KR100691725B1 true KR100691725B1 (ko) | 2007-03-12 |
Family
ID=32510647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020047011581A KR100691725B1 (ko) | 2002-12-11 | 2003-12-10 | 다층 배선기판 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7091589B2 (ko) |
| KR (1) | KR100691725B1 (ko) |
| GB (3) | GB2401485B (ko) |
| WO (1) | WO2004054340A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210002036A (ko) * | 2019-06-28 | 2021-01-06 | 주식회사 아모센스 | 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법 |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4303563B2 (ja) * | 2003-11-12 | 2009-07-29 | 大日本印刷株式会社 | 電子装置および電子装置の製造方法 |
| US7377032B2 (en) * | 2003-11-21 | 2008-05-27 | Mitsui Mining & Smelting Co., Ltd. | Process for producing a printed wiring board for mounting electronic components |
| JP3751625B2 (ja) * | 2004-06-29 | 2006-03-01 | 新光電気工業株式会社 | 貫通電極の製造方法 |
| JP3987521B2 (ja) * | 2004-11-08 | 2007-10-10 | 新光電気工業株式会社 | 基板の製造方法 |
| JP4369348B2 (ja) | 2004-11-08 | 2009-11-18 | 新光電気工業株式会社 | 基板及びその製造方法 |
| JP4564342B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
| US20080289866A1 (en) * | 2004-12-28 | 2008-11-27 | Ngk Spark Plug Co., Ltd. | Wiring Board and Wiring Board Manufacturing Method |
| US7615476B2 (en) | 2005-06-30 | 2009-11-10 | Intel Corporation | Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages |
| US7932471B2 (en) * | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
| JP4546415B2 (ja) * | 2005-09-01 | 2010-09-15 | 日本特殊陶業株式会社 | 配線基板、セラミックキャパシタ |
| JP4395775B2 (ja) * | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| TWI297585B (en) * | 2006-02-08 | 2008-06-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
| US7462784B2 (en) * | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| US8569632B2 (en) * | 2006-10-16 | 2013-10-29 | Napra Co., Ltd. | Wiring board having through hole or non-through hole, and method for producing the same |
| WO2008069260A1 (ja) * | 2006-11-30 | 2008-06-12 | Sanyo Electric Co., Ltd. | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| TWI358981B (en) * | 2007-08-08 | 2012-02-21 | Unimicron Technology Corp | Method for fabricating circuit board |
| JP5484058B2 (ja) * | 2007-12-28 | 2014-05-07 | イビデン株式会社 | インターポーザー及びインターポーザーの製造方法 |
| KR101490429B1 (ko) * | 2008-03-11 | 2015-02-11 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| KR100969412B1 (ko) * | 2008-03-18 | 2010-07-14 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| US8453322B2 (en) * | 2008-08-14 | 2013-06-04 | Ddi Global Corp. | Manufacturing methods of multilayer printed circuit board having stacked via |
| JP5193809B2 (ja) * | 2008-11-05 | 2013-05-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US8395054B2 (en) * | 2009-03-12 | 2013-03-12 | Ibiden Co., Ltd. | Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element |
| KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
| JP2011049316A (ja) * | 2009-08-26 | 2011-03-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| KR101153680B1 (ko) * | 2009-09-18 | 2012-06-18 | 삼성전기주식회사 | 인쇄회로기판의 제조 방법 |
| US9420707B2 (en) * | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| JP2011216588A (ja) * | 2010-03-31 | 2011-10-27 | Toshiba Corp | 発光素子モジュール基板、発光素子モジュール及び照明装置 |
| US20110248405A1 (en) * | 2010-04-09 | 2011-10-13 | Qualcomm Incorporated | Selective Patterning for Low Cost through Vias |
| US8198551B2 (en) * | 2010-05-18 | 2012-06-12 | Endicott Interconnect Technologies, Inc. | Power core for use in circuitized substrate and method of making same |
| US8384507B2 (en) * | 2010-06-01 | 2013-02-26 | Qualcomm Incorporated | Through via inductor or transformer in a high-resistance substrate with programmability |
| KR101109359B1 (ko) * | 2010-06-14 | 2012-01-31 | 삼성전기주식회사 | 방열기판 및 그 제조방법 |
| US20120012378A1 (en) * | 2010-07-14 | 2012-01-19 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US8756804B2 (en) | 2010-09-29 | 2014-06-24 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
| US20120047731A1 (en) * | 2010-08-31 | 2012-03-01 | Kyocera Corporation | Method for Manufacturing Circuit Board and Method for Manufacturing Structure Using the Same |
| KR20120026870A (ko) | 2010-09-10 | 2012-03-20 | 삼성전자주식회사 | 회로 기판 및 이를 포함하는 반도체 모듈 |
| TWI416679B (zh) * | 2010-12-06 | 2013-11-21 | Ind Tech Res Inst | 半導體結構及其製造方法 |
| CH704884B1 (fr) * | 2011-04-29 | 2015-04-30 | Suisse Electronique Microtech | Substrat destiné à recevoir des contacts électriques. |
| EP2715788A1 (en) * | 2011-06-01 | 2014-04-09 | E. I. Du Pont de Nemours and Company | Low temperature co-fired ceramic structure for high frequency applications and process for making same |
| TWI476888B (zh) * | 2011-10-31 | 2015-03-11 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
| KR102038407B1 (ko) | 2012-02-27 | 2019-10-30 | 삼성전자주식회사 | 배선 기판 및 이를 포함하는 반도체 모듈 |
| WO2013133827A1 (en) | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| TW201410085A (zh) * | 2012-05-02 | 2014-03-01 | Ceramtec Gmbh | 製造具充金屬之通路的陶瓷基材的陶瓷電路板的方法 |
| ITMI20121238A1 (it) * | 2012-07-17 | 2014-01-18 | St Microelectronics Srl | Dispositivo trasformatore balun planare |
| US10115671B2 (en) | 2012-08-03 | 2018-10-30 | Snaptrack, Inc. | Incorporation of passives and fine pitch through via for package on package |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9615453B2 (en) | 2012-09-26 | 2017-04-04 | Ping-Jung Yang | Method for fabricating glass substrate package |
| US10622310B2 (en) | 2012-09-26 | 2020-04-14 | Ping-Jung Yang | Method for fabricating glass substrate package |
| US20140144681A1 (en) * | 2012-11-27 | 2014-05-29 | Qualcomm Mems Technologies, Inc. | Adhesive metal nitride on glass and related methods |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| US9203373B2 (en) | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
| US9935166B2 (en) | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
| US9634640B2 (en) | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
| US9155191B2 (en) | 2013-05-31 | 2015-10-06 | Qualcomm Incorporated | Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage |
| US9264013B2 (en) | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
| US8975175B1 (en) * | 2013-06-28 | 2015-03-10 | Sunpower Corporation | Solderable contact regions |
| US10475732B2 (en) | 2013-07-12 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3DIC package integration for high-frequency RF system |
| US20150296617A1 (en) * | 2014-04-09 | 2015-10-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Interposer frame with polymer matrix and methods of fabrication |
| KR101607981B1 (ko) * | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
| JP6323029B2 (ja) * | 2014-01-24 | 2018-05-16 | 富士通株式会社 | コンデンサの製造方法 |
| US20150230342A1 (en) * | 2014-02-07 | 2015-08-13 | Apple Inc. | Novel structure achieving fine through hole pitch for integrated circuit substrates |
| US9209141B2 (en) | 2014-02-26 | 2015-12-08 | International Business Machines Corporation | Shielded package assemblies with integrated capacitor |
| EP3128547B1 (en) * | 2014-03-31 | 2019-07-17 | Toppan Printing Co., Ltd. | Interposer and semiconductor device |
| JP2016009844A (ja) * | 2014-06-26 | 2016-01-18 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6375159B2 (ja) | 2014-07-07 | 2018-08-15 | 新光電気工業株式会社 | 配線基板、半導体パッケージ |
| TWI554174B (zh) | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
| KR102281459B1 (ko) * | 2014-11-05 | 2021-07-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101629435B1 (ko) * | 2014-11-10 | 2016-06-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| EP3245664B1 (en) * | 2015-01-13 | 2021-07-21 | Director General, Centre For Materials For Electronics Technology | A non-conductive substrate with tracks formed by sand blasting |
| JP6319523B2 (ja) * | 2015-10-08 | 2018-05-09 | 大日本印刷株式会社 | 検出素子 |
| JP7080579B2 (ja) * | 2016-12-02 | 2022-06-06 | 凸版印刷株式会社 | 電子部品製造方法 |
| WO2018117111A1 (ja) * | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| JP6810617B2 (ja) * | 2017-01-16 | 2021-01-06 | 富士通インターコネクトテクノロジーズ株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
| US10325839B2 (en) * | 2017-04-06 | 2019-06-18 | International Business Machines Corporation | Reduction of stress in via structure |
| KR101959028B1 (ko) * | 2017-09-08 | 2019-03-19 | 주식회사 디에이피 | 도통홀의 직경이 감소된 인쇄회로기판의 제조방법 |
| JP6446155B1 (ja) * | 2018-07-17 | 2018-12-26 | 株式会社日立パワーソリューションズ | 両面回路非酸化物系セラミックス基板およびその製造方法 |
| KR20200067458A (ko) * | 2018-12-04 | 2020-06-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| CN110335542B (zh) * | 2019-04-03 | 2021-04-30 | 上海天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| IT201900006740A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| KR20220098458A (ko) * | 2021-01-04 | 2022-07-12 | 삼성전자주식회사 | 반도체 패키지 |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165052A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 多層配線基板 |
| US6465084B1 (en) * | 2001-04-12 | 2002-10-15 | International Business Machines Corporation | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements |
| US20020159243A1 (en) * | 2000-12-12 | 2002-10-31 | Ngk Spark Plug Co., Ltd. | Wiring board |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138294A (en) * | 1979-04-11 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Method of forming through hole connector |
| US4446188A (en) * | 1979-12-20 | 1984-05-01 | The Mica Corporation | Multi-layered circuit board |
| JPH0494592A (ja) * | 1990-08-10 | 1992-03-26 | Cmk Corp | プリント配線板におけるスルーホールに対する充填材の充填方法 |
| US5268202A (en) * | 1992-10-09 | 1993-12-07 | Rensselaer Polytechnic Institute | Vapor deposition of parylene-F using 1,4-bis (trifluoromethyl) benzene |
| JPH0730225A (ja) * | 1993-07-13 | 1995-01-31 | Sony Corp | プリント基板の基板穴の検査装置 |
| JPH09283884A (ja) * | 1996-04-17 | 1997-10-31 | Kyocera Corp | 容量素子付き回路基板 |
| JP4067604B2 (ja) * | 1997-08-20 | 2008-03-26 | 松下電器産業株式会社 | 回路形成基板および回路形成基板の製造方法 |
| US6388202B1 (en) * | 1997-10-06 | 2002-05-14 | Motorola, Inc. | Multi layer printed circuit board |
| JPH11340226A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置の製造方法 |
| US6328804B1 (en) * | 1998-07-10 | 2001-12-11 | Ball Semiconductor, Inc. | Chemical vapor deposition of metals on a spherical shaped semiconductor substrate |
| JP2000186931A (ja) * | 1998-12-21 | 2000-07-04 | Murata Mfg Co Ltd | 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法 |
| JP4599488B2 (ja) * | 1999-07-02 | 2010-12-15 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| US6370013B1 (en) * | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
| JP2001257474A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2002141626A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 配線基板 |
| US6884313B2 (en) * | 2001-01-08 | 2005-04-26 | Fujitsu Limited | Method and system for joining and an ultra-high density interconnect |
-
2003
- 2003-12-10 US US10/497,536 patent/US7091589B2/en not_active Expired - Lifetime
- 2003-12-10 GB GB0416621A patent/GB2401485B/en not_active Expired - Fee Related
- 2003-12-10 KR KR1020047011581A patent/KR100691725B1/ko active IP Right Grant
- 2003-12-10 GB GB0601793A patent/GB2420912B/en not_active Expired - Fee Related
- 2003-12-10 WO PCT/JP2003/015777 patent/WO2004054340A1/ja active Application Filing
-
2006
- 2006-03-14 GB GBGB0605149.4A patent/GB0605149D0/en not_active Ceased
- 2006-04-26 US US11/410,984 patent/US7690109B2/en not_active Expired - Fee Related
-
2010
- 2010-02-18 US US12/708,280 patent/US8069560B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165052A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 多層配線基板 |
| US20020159243A1 (en) * | 2000-12-12 | 2002-10-31 | Ngk Spark Plug Co., Ltd. | Wiring board |
| US6465084B1 (en) * | 2001-04-12 | 2002-10-15 | International Business Machines Corporation | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210002036A (ko) * | 2019-06-28 | 2021-01-06 | 주식회사 아모센스 | 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법 |
| KR102522114B1 (ko) * | 2019-06-28 | 2023-04-14 | 주식회사 아모센스 | 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2420912B (en) | 2006-07-26 |
| GB2401485B (en) | 2006-07-26 |
| US7091589B2 (en) | 2006-08-15 |
| US7690109B2 (en) | 2010-04-06 |
| US20110035939A1 (en) | 2011-02-17 |
| GB0601793D0 (en) | 2006-03-08 |
| US8069560B2 (en) | 2011-12-06 |
| US20060185141A1 (en) | 2006-08-24 |
| GB0605149D0 (en) | 2006-04-26 |
| US20050012217A1 (en) | 2005-01-20 |
| WO2004054340A1 (ja) | 2004-06-24 |
| GB0416621D0 (en) | 2004-08-25 |
| GB2401485A (en) | 2004-11-10 |
| GB2420912A (en) | 2006-06-07 |
| KR20040096537A (ko) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691725B1 (ko) | 다층 배선기판 및 그 제조 방법 | |
| JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
| JP4202641B2 (ja) | 回路基板及びその製造方法 | |
| TW200401598A (en) | Metal core substrate and process for manufacturing same | |
| KR20100065691A (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JP5249132B2 (ja) | 配線基板 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP4537753B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP4319831B2 (ja) | 多層配線基板の製造方法 | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| JP3874669B2 (ja) | 配線基板の製造方法 | |
| JP3723688B2 (ja) | 配線基板 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JP4504774B2 (ja) | 配線基板の製造方法 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| CN107507819B (zh) | 一种基于电容芯板的无源器件集成方法 | |
| TWM589955U (zh) | 微細層間線路結構 | |
| TWI226808B (en) | Circuit board structure and method fabricating the same | |
| JPS60148191A (ja) | 厚膜薄膜混成多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130215 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 12 |