JP4241202B2

JP4241202B2 - めっきポスト型配線基板の製造方法

Info

Publication number: JP4241202B2
Application number: JP2003167228A
Authority: JP
Inventors: 悟倉持; 敦高野
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2003-06-12
Filing date: 2003-06-12
Publication date: 2009-03-18
Anticipated expiration: 2023-06-12
Also published as: JP2005005484A

Description

【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に関し、特に半導体チップを搭載するための高密度配線がなされた薄型パッケージを実現するための多層配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）をプリント配線板に実装するようになってきた。そしてプリント配線板も高密度化に対応するために、配線層およびビア（Ｖｉａ）を１層づつ絶縁層を介してコアとなる基板上に多層に積み上げていくビルドアップ配線技術で作製した多層配線基板を使用するようになってきた。
【０００３】
しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
【０００４】
これに対応するために、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
【０００５】
また、最近では、パッケージを持たないＬＳＩチップ（ベアチップ）を直接に多層配線基板上に実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【０００６】
しかしながら、層間樹脂絶縁層に形成されたビアは、多層プリント配線板の製造およびＬＳＩチップを搭載する上では接続性や信頼性に悪影響を及ぼしている。即ち、窪みの有るビアの上に層間樹脂絶縁層を配設した際に、ビアの窪みにより層間樹脂絶縁層に凹部ができる。そのため、基板が平坦にならず、うねりができて、断線や剥離を起こし、接続性や密着性が低下する。
従来のビルドアップ法で作製された多層配線基板の一例を図４に示すが、下層絶縁層４１の配線４２との導通をとるためのビア部４３が最表面絶縁層４４に凹部として存在するため、半導体チップの搭載位置に制限があり、実装密度の向上に支障を来たしていた。また、従来のビルドアップ法で作製された多層配線基板は、最表面層の平坦性が悪く、半導体チップの搭載精度の維持が難しくなるという問題があった。
【０００７】
かかる問題に対応するために、ビア孔内にめっきを充填して上面を平坦にするフィルドビアめっきが用いられている。しかしながら、ビア孔内にめっきを充填して平坦にすることにおいても、ビア孔内を埋めるめっき厚の制御が難しい。そのために、めっきが埋まらないビアが生じ、電気的接続性を低下させるという問題があった。
【０００８】
そこで、多層配線層の接続を層間絶縁膜および導電路部分を貫通する非中空金属からなる貫通短絡部（めっきポスト）を形成する方法が提案されている（例えば、特許文献１参照。）。
また、めっきにより形成した配線の上に、ビアとなるめっきポストを形成し、配線層およびめっきポストを樹脂絶縁膜で覆い、研磨する方法が提案されている（例えば、特許文献２参照）。
【０００９】
【特許文献１】
特開平１０−２２４０４２号公報
【特許文献２】
特開２００１−７５２９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された多層配線基板は、めっきポストが貫通する樹脂シートおよび金属箔部分にあらかじめ貫通穴を形成しておくことを好ましい形態としており、穴の位置精度等に問題があり、微細なめっきポストを高精度で位置合せすることは困難であった。また、コア基板が厚いために、パッケージ全体が厚くなり、放熱性が良くなく、ＬＳＩの機能を十分に発揮できないという問題があった。
特許文献２に記載された多層配線基板も、コア基板が厚いために、配線長も長くなり、パッケージ全体が厚くなり、放熱性が良くなく、ＬＳＩの機能を十分に発揮できないという問題があった。また、特許文献２に記載された多層配線基板は、絶縁性樹脂基板で形成されており、多層配線層の内部応力のために基板が反りやすく、電気的トラブルを生じやすいという問題があった。
【００１１】
本発明は、上述した課題を解決するためになされたものであり、めっきポスト部を含むビルドアップ配線層の最表面の平坦性がよく、ＬＳＩチップの搭載位置が制限されず、絶縁層の材料を幅広く選択可能であり、所望の絶縁層の膜厚を設定することができ、コア基板を薄くすることにより、パッケージ全体を薄くし、ＬＳＩの機能を十分に発揮させ、さらに基板の反りを低減した高密度配線を備えた薄型多層配線基板の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係わる多層配線基板の製造方法は、コア基板と、該コア基板上に絶縁層を介して配線を積層してなるビルドアップ配線層を有する多層配線基板の製造方法において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラスーエポキシ複合材料、メタルのいずれかから選ばれたコア材の一方の面に、絶縁層を介して配線を形成する工程と、前記配線上にめっきポスト形成用のレジストパターンを形成する工程と、前記レジストパターンにめっきを行ないめっきポストを形成する工程と、前記レジストパターンを剥離する工程と、前記配線およびめっきポストを絶縁性樹脂で覆う工程と、前記絶縁性樹脂およびめっきポストの表面を研磨する工程と、前記コア基板の他方の面を研磨して所定の厚さとする工程と、前記コア基板に複数のスルーホールを設け、該スルーホールを導電材料により導電性としコア基板表裏を接続する工程と、を少なくとも有することを特徴とするものである。
本発明によれば、配線およびめっきポストの形成が容易で製造歩留りを向上させた薄型多層配線基板の製造方法が提供される。
【００１８】
また、本発明に係わる多層配線基板の製造方法は、前記コア基板のスルーホールの形成方法が、ＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものであることを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
（多層配線基板）
図１は、本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１０は一方の面が研磨されたコア基板１１と、このコア基板１１の他方の面に形成されたビルドアップ配線層１２とを備えている。配線層１２は、電気絶縁層１３ａ、１３ｂ上に配設された配線１４ａ、１４ｂと、これらの配線とコア基板１１上の配線（図示せず）との所定の部位との接続をとるため、導電性のめっきポスト１５ａ、１５ｂとを備えている。コア基板１１上の配線は、コア基板１１がシリコンのような半導体、メタルのような導体の場合には、あらかじめ絶縁層をコア基板上に設けてから配設される。コア基板１１は、導電材料により表裏の導通がなされた複数の導電性のスル−ホ−ル１６が形成されており、コア基板１１の他方の面には、必要に応じて配線（図示せず）が設けられる。
【００２０】
本発明では、多層配線基板１０上に設ける微細な多層配線層１２の位置精度を保つために、コア基板１１はＸＹ方向（コア基板１１の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材としては、シリコン、セラミックス、ガラス、ガラス−エポキシ複合材料、メタルから選ぶことができる。上記のコア材において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適しており、セラミックス、ガラス、ガラス−エポキシ複合材料は比較的安価で寸法安定性に優れ製造工程中で変形が少ないという長所を有しており、必要とされる特性に応じて適切な材料を選択することが可能である。メタルとしては、４２合金（Ｆｅ−４２％Ｎｉ）、インバー材等が挙げられる。
本発明においては、超薄型パッケージを目的としており、コア基板１１の厚さは最終的に１０〜１５０μｍの範囲で用いるのが好ましい。コア基板１１の厚さが１０μｍ未満だと機械的強度に不十分となり、一方、１５０μｍを超えると配線長が長くなり、またパッケージも厚くなり好ましくないからである。
ただし、コア基板１１の材料であるコア材の厚さは、製造工程途中の取扱いの容易さと最終的にコア材を研磨して所定厚さにする時の容易さを考慮して、５０〜６５０μｍ程度の厚さを用いるのが好ましい。
【００２１】
コア基板１１上に設けた配線、および多層配線層１２の配線１４ａ、１４ｂの材質は、Ａｌ、Ｃｒ、Ｃｕのいずれか１種の金属、もしくはこれらのいずれか１種の金属の合金、もしくはＣｒ／Ｃｕの２層膜、もしくはＣｒ／Ｃｕ／Ｃｒの３層膜のいずれかが好ましい。金属の合金としては、数％のＳｉあるいはＣｕを含むＡｌが例示される。
【００２２】
本発明において、配線間を接続するめっきポストの厚さは１０〜１００μｍの範囲で用いるのが好ましい。めっきポストの厚さが１０μｍ未満であると、配線間の絶縁性に問題を生じることがあり、めっきポストの厚さが１００μｍを超えると配線長が長くなり、また多層配線基板全体も厚くなり、薄型パッケージに好ましくないからである。
めっきポスト１５ａ、１５ｂの材料としては、電解めっき特性のよいＣｕ、Ａｇ、Ａｕ等の導電材料が用いられる。
【００２３】
本発明において、ビルドアップ配線層１２の絶縁層１３ａ、１３ｂは、それぞれのめっきポスト１５ａ、１５ｂを形成後に設けられるので、広範囲に各種の絶縁材料が適用できる。例えば、無機系絶縁材料としては、ＣＶＤ法やプラズマＣＶＤ法によるＳｉＯ₂膜、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）を塗布し焼成したＳＯＧ膜等が挙げられ、有機系絶縁材料としては、有機ＳＯＧ膜を形成するＭＳＱ（Ｍｅｔｈｙｌｓｉｌｓｅｓｑｉｏｘａｎｅ）を塗布し焼成したＳＯＧ膜、ポリイミド樹脂、フッ素添加ポリイミド樹脂、さらには感光性絶縁材料であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等が用いられる。
また、絶縁層１３ａ、１３ｂは、めっきポスト１５ａ、１５ｂと同時の研磨工程により形成されるので、めっきポストと同一の厚さになり、１０〜１００μｍの範囲で用いられる。
【００２４】
本発明のコア基板のスルーホール１６の形状は、表裏の開口径がほぼ同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状等、いずれであってもよい。
スル−ホ−ル１６は開口径を１０〜３００μｍの範囲とするのが好ましい。スル−ホ−ル１６の開口径が１０μｍ未満であると深い微細孔を穿孔して導電材料を充填するのが困難となり、３００μｍを越えるとスルーホールの占有面積が大きくなり高密度化に好ましくないからである。
【００２５】
コア基板１１の導電性スル−ホ−ル１６に用いられる導電材料としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填する方法と、スル−ホ−ルの内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきによりＣｕ、Ａｇ、Ａｕ、Ｎｉ等の導電材料で埋め込みめっきを行ない導電性とする方法とが用いられる。
【００２６】
（多層配線基板の製造方法）
図２およびそれに続く図３は、図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程断面図であり、コア基板にシリコンを用いた場合に好適な製造方法である。図２およびそれに続く図３に基づいて、本発明の製造方法の実施形態について説明する。
【００２７】
本発明の多層配線基板の製造方法では、コア基板の材料であるコア材としては、前述のように、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス−エポキシ複合材料、メタルが用いられる。コア基板の厚さは、研磨することにより最終的には１０〜１５０μｍの範囲の厚さとするが、製造工程の途中段階は取扱いの容易さから５０〜６５０μｍ程度の範囲にある厚さを有するコア材を用いるのが好ましい。
【００２８】
コア材上に配線を設けるにあたり、コア材が半導体であるシリコンの場合、あるいは導体であるメタルの場合には、あらかじめコア材上に絶縁層を形成する。例えば、コア材がシリコンの場合には、熱酸化によりコア材表面に酸化シリコンの絶縁層を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。あるいは、塗布方法により、スピンオングラス（ＳＯＧ）、またはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁層を形成することができる。
【００２９】
次に、ビルドアップ配線層を形成するコア材の一方の面に配線を形成する（図示せず）。配線の形成方法としては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。例えば、コア材の一方の面に、真空成膜法により、アルミニウム、銅等の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成する。
【００３０】
次に、配線を形成したコア材２１の表面にめっきポスト用のレジストパターン２７を形成する（図２（ａ））。
レジストパターン２７は、コア材２１上に感光性ドライフィルムをラミネ−トしたり、あるいは溶液型の感光性レジストを塗布し、所望するめっきポストパターンを有するフォトマスクにより露光し、現像して形成される。レジストパタ−ン２７の厚さは、所望するめっきポストの金属厚と線幅、ピッチ等により異なるが、目的とするめっきポストの厚さを若干越える程度のレジスト厚が好ましい。
【００３１】
続いて、電解めっきによりめっきポスト用のレジストパターン２７の開口部に、Ｃｕ、Ａｇ、Ａｕ等の導電体を所望する厚さを若干越える程度の厚さにめっきし、めっきポスト２５を形成する（図２（ｂ）)。
次いで、レジストパターン２７をレジスト所定の剥離法で剥離除去する（図２（ｃ）)。
【００３２】
次に、コア材２１ａ上の配線およびめっきポスト２５を覆って絶縁性層２３を形成する（図２（ｄ）)。
絶縁層としては、例えば、無機系絶縁材料として、ＣＶＤ法やプラズマＣＶＤ法によるＳｉＯ２膜、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）を塗布し焼成したＳＯＧ膜等が挙げられ、有機系絶縁材料としては、有機ＳＯＧ膜を形成するＭＳＱ（Ｍｅｔｈｙｌｓｉｌｓｅｓｑｉｏｘａｎｅ）を塗布し焼成したＳＯＧ膜、あるいは、ポリイミド樹脂、フッ素添加ポリイミド樹脂、さらには感光性絶縁材料であるベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等を塗布し硬化させることにより形成される。
【００３３】
次に、絶縁性樹脂２３表面を研磨して平坦化し、絶縁層２３ａおよびめっきポスト２５ａを所望の厚さとして形成する（図２（ｅ）)。
【００３４】
次に、めっきポスト２５ａを設けた絶縁層２３ａ上に、配線層２４ａを形成し、前記と同様の方法にて第２のめっきポスト２５ｂ、絶縁層２３ｂを形成し、最表面に配線２４ｂを設けて、ビルドアップ配線層２２を形成する（図３（ｅ））。さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。多層配線層２２の形成プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。
【００３５】
次に、ビルドアップ配線層２２を設けたコア材２１ａの反対側の面を研磨し、所定の厚さのコア基板２１とする（図３（ｇ））。
コア材２１ａの研磨は、研磨装置等でバックグラインドや研磨等により行なうことができる。
【００３６】
次に、コア基板２１の裏面の所定位置にスルーホール２６ａを形成する（図３（ｈ））。
このスルーホール２６ａは、例えば、マスク材で所定のマスクパタ−ンを設け、このマスクパタ−ンをマスクとしてコア基板２１の表側の配線もしくはめっきポスト２５ａに達するまで穿孔して形成する。スルーホール２６ａ形成は、ＩＣＰ−ＲＩＥ法によるドライエッチング法あるいはサンドブラスト法等が適用できる。
例えば、ドライエッチング法により、シリコンのコア基板２１に所定の深さまでスルーホール２６ａを穿孔する時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができ、エッチングガスとしては、ＳＦ₆、ＣＦ₄、Ｃ₂Ｆ₆、Ｃ₃Ｆ₈等のフッ素系ガス等を用いることができる。
【００３７】
サンドブラス法でスルーホール２６ａを形成する場合には、スルーホール２６ａがテ−パ−状となるので、開口径の大きいコア基板の表面からのスルーホール内壁面への導電材料の付着が容易になり、スル−ホ−ル２６ａを導電性とする工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００３８】
コア基板２１に所定の深さまで孔開け加工しスルーホール２６ａを設けたら、次に、コア基板２１からマスクパタ−ンを除去する。
【００３９】
次にスルーホール２６ａに導電材料を充填し、導電性スルーホール２６とする（図３（ｉ））。
スルーホール２６ａ内に充填する導電材料としては、例えば、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、スルーホール２６ａ内への充填方法は、スクリ−ン印刷等により行い、次いで熱処理することにより導電性を付与することができる。また、スルーホール２６ａの内壁全体に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してから電解めっきによりＣｕ、Ａｇ、Ａｕ、Ｎｉ等の導電材料で埋め込みめっきを行ない、導電性のスルーホール２６とすることもできる。
【００４０】
さらに、必要に応じてスルーホール２６開口側のコア基板２１上に絶縁層を介して配線を設けることも可能である。なお、導電材料をスルーホール２６ａ内に充填する前に、スルーホール２６ａの内壁面やコア基板２１上に絶縁層を形成してもよい。例えば、コア基板２１が半導体材料であるシリコンの場合には、熱酸化法、ＣＶＤ法、あるいはスパッタリング法等の真空成膜法を用いて、コア基板２１の表面にシリコン酸化膜やシリコン窒化膜を形成することができる。また、メタルのような導体の場合には、塗布方法により、スピンオングラス（ＳＯＧ）、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア基板表面に塗布し熱硬化させて、必要とする部分に絶縁層を形成するすることができる。
【００４１】
また、本発明では、コア基板にスルーホール形成後、スルーホールを形成した面にもビルドアップ配線層を設け、両面多層配線基板を形成することも可能である。
【００４２】
【実施例】
コア材として、厚さ３００μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、スパッタリング法によりＣｒ／Ｃｕの２層膜を０．５μｍ程度の厚さに設け、配線を形成した。
【００４３】
次に、配線側のコア材上に厚さ１００μｍの感光性ドライフィルムをラミネートし、めっきポストパターンを有するフォトマスクにより露光し、現像して、めっき用レジストパターンを形成した。続いて、電解めっきによりレジスト開口部にＣｕを９０μｍの厚さにめっきし、めっきポストを形成した後、レジストパターンを剥離した。
【００４４】
次に、配線およびめっきポストを覆ってベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）を塗布し、全面露光し、ベークして絶縁層を形成した後、研磨して、絶縁層から頂部のみ露出した厚さ８０μｍのCuめっきポストを得た。
次に、上記の絶縁層上に、スパッタリング法によりＣｒ／Ｃｕの２層膜を０．５μｍ程度の厚さに設け、配線を形成した。
【００４５】
次に、配線を設けた絶縁層上に、前記と同様の方法にて第２のめっきポスト、絶縁層を形成し、最表面に配線を設けて、ビルドアップ配線層を形成した。
【００４６】
次いで、ビルドアップ配線層を形成した側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコンコア材の反対側の面を研磨し、１００μｍの厚さのコア基板とした。
【００４７】
次に、コア基板の裏面にポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像し、直径が１００μｍの円形開口を１５０〜５００μｍピッチで形成したスルーホール用レジストパタ−ンを形成した。
【００４８】
次に、ＩＣＰ−ＲＩＥ装置によりレジストパターンから露出しているシリコンを、エッチングガスにＳＦ₆を用いて、１００μｍの深さにトレンチエッチングしスルーホールを形成した。
【００４９】
次いで、スルーホールが形成されたコア基板にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）を塗布しスルーホール部を開口した後、樹脂組成物を硬化させて絶縁層とし、次に、スクリーン印刷法により銅ペ−ストをスルーホール内に塗布し充填させ、硬化処理（１７０℃、２０分間）し、導電性スルーホールを形成した。導電性スルーホールは絶縁層上に設けた配線と接続させた。本実施例では、めっきポストはスタックトビア構造とした。
【００５０】
【発明の効果】
以上詳述したように、本発明の多層配線基板は、コア基板に低熱膨張の材料を極薄の形態にして用いるので、配線長を短くすることができ、ＬＳＩの動作周波数を向上でき、超薄型パッケージを実現しやすいという効果を有する。また、コア基板材料に強度のある材質を用いるので、基板の反りを低く抑えることができ、電気的トラブルの発生を防止し、高品質な電子部品が得られる。基板両面に配線する場合でも、配線層数に制約されず奇数の配線層でも可能である。さらに、薄型パッケージとすることにより放熱性が良く、ＬＳＩの誤動作を防止し、信頼性の高い電子部品が得られる。
【００５１】
また、本発明の多層配線基板は、めっきポストを形成後に研磨しているので、最表面に凹部が無く平坦であり、半導体チップの搭載位置に制約が無く、実装密度の向上が可能である。研磨することにより最表面の平坦性も良いので、半導体チップの搭載精度の維持も容易である。
さらに、絶縁層の材料選択の幅が広がり、絶縁層の膜厚設定の範囲も広がるという利点がある。
本発明の多層配線基板は、薄型化、微細化、高密度化により、高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【００５２】
本発明の多層配線基板の製造方法によれば、ビルドアップ配線層を１層ごとに研磨して表面を平坦にしているので、配線およびめっきポストの形成が容易となり、製造歩留りが向上する。また、コア材を研磨し厚さを薄くしてからスルーホール形成するので、長い時間を要したスルーホール形成時間が短縮された多層配線基板の製造方法が得られる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図
【図２】本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図
【図３】図２に続く本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図
【図４】従来の多層配線基板の一例を説明する図
【符号の説明】
１０、２０多層配線基板
１１、２１コア基板
１２、２２多層配線層
１３ａ、１３ｂ、２３ａ、２３ｂ絶縁層
１４ａ、１４ｂ、２４ａ、２４ｂ配線
１５ａ、１５ｂ、２５ａ、２５ｂめっきポスト
１６、２６導電性スルーホール
２１ａコア材
２３ａ研磨した絶縁層
２６ａスルーホール
２７レジストパターン
４１下層絶縁層
４２配線
４３ビア部
４４最表面絶縁層

Claims

コア基板と、該コア基板上に絶縁層を介して配線を積層してなるビルドアップ配線層を有する多層配線基板の製造方法において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラスーエポキシ複合材料、メタルのいずれかから選ばれたコア材の一方の面に、絶縁層を介して配線を形成する工程と、
前記配線上にめっきポスト形成用のレジストパターンを形成する工程と、
前記レジストパターンにめっきを行ないめっきポストを形成する工程と、
前記レジストパターンを剥離する工程と、
前記配線およびめっきポストを絶縁性樹脂で覆う工程と、
前記絶縁性樹脂およびめっきポストの表面を研磨する工程と、
前記コア基板の他方の面を研磨して所定の厚さとする工程と、
前記コア基板に複数のスルーホールを設け、該スルーホールを導電材料により導電性としコア基板表裏を接続する工程と、
を少なくとも有することを特徴とする多層配線基板の製造方法。
前記コア基板のスルーホールの形成方法が、ＩＣＰ−ＲＩＥ法もしくはサンドブラスト法によるものであることを特徴とする請求項１に記載の多層配線基板の製造方法。