JP2008085089A - 樹脂配線基板および半導体装置 - Google Patents

樹脂配線基板および半導体装置 Download PDF

Info

Publication number
JP2008085089A
JP2008085089A JP2006263662A JP2006263662A JP2008085089A JP 2008085089 A JP2008085089 A JP 2008085089A JP 2006263662 A JP2006263662 A JP 2006263662A JP 2006263662 A JP2006263662 A JP 2006263662A JP 2008085089 A JP2008085089 A JP 2008085089A
Authority
JP
Japan
Prior art keywords
resin
wiring board
resin film
connection terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006263662A
Other languages
English (en)
Inventor
Yoshihiro Tomita
佳宏 冨田
Masanori Nano
匡紀 南尾
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006263662A priority Critical patent/JP2008085089A/ja
Priority to US11/898,971 priority patent/US7790270B2/en
Publication of JP2008085089A publication Critical patent/JP2008085089A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】薄い樹脂基板を用いて、両面に異なる形状の配線パターンを設ける場合であっても、反りを小さくすることができ、薄型、小型、高信頼性の半導体装置を実現できる樹脂配線基板を提供する。
【解決手段】平板状の樹脂基材１２と、樹脂基材１２の一方の面に設けた半導体素子搭載領域３０および半導体素子搭載領域３０の内側またはその周囲に配置した素子接続端子１４と、この素子接続端子１４と電気的に接続して樹脂基材１２の他方の面に配置した外部接続端子１６と、一方の面上において素子接続端子１４を露出する形状に形成した第１の樹脂膜２６と、他方の面において外部接続端子１６を露出する形状に形成した第２の樹脂膜２８とを備え、第１の樹脂膜２６と第２の樹脂膜２８とはガラス転移点、硬化収縮率および熱膨張係数の少なくともいずれかが異なる。
【選択図】図１

Description

従来から半導体装置に要求される事項として、小型化、薄型化があり、さらに低コスト化が要求されている。このため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構成やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構成では、半導体素子を搭載する基板として樹脂配線基板が用いられるようになっている。
このような樹脂配線基板は通常その両面に配線パターンが設けられている。樹脂配線基板の一方の面には半導体素子を実装する半導体素子搭載領域と、配線パターンに接続した素子接続端子とが設けられており、素子接続端子は半導体素子搭載領域の内側領域あるいは半導体素子搭載領域の外周領域に配置している。樹脂配線基板の他方の面には外部接続端子が設けられている。
樹脂配線基板の一方の面上にはソルダーレジスト層が形成されており、素子接続端子がソルダーレジスト層から露出している。樹脂配線基板の他方の面上にも同様に、ソルダーレジスト層が形成されており、外部接続端子がソルダーレジスト層から露出している。素子接続端子と外部接続端子は、樹脂配線基板の内部に形成する内層導体や貫通導体等により互いに接続されている。
ところで、半導体装置に求められる小型化、薄型化の要望を充たすために、上述した樹脂配線基板には、その厚みが約０．２ｍｍ以下の非常に薄い基板が使用されるようになってきている。このため、半導体素子を実装したときに樹脂配線基板に大きな反りが生じやすい。この樹脂配線基板の反りは接続不良の原因となり、樹脂配線基板に実装された半導体素子にさらに半導体素子を積層する場合や、樹脂配線基板に半導体素子を実装した半導体装置をマザーボード等へ実装する場合に、接続不良の発生を招き易くなる。
一方、薄型の基板を用いたＢＧＡ構成の半導体装置においては、平坦性を改善するための構成が、例えば特許文献１において提案されている。これは、以下のような構成からなる。すなわち、配線基板は所要の配線パターンを形成するとともに、基板の厚み方向に貫通して半導体素子収納孔を形成してなる。この配線基板の実装面と相反する反対側の裏面にはヒートシンクを接着層により固定しており、ヒートシンクは半導体素子収納孔の開口部を覆っている。
配線基板には実装面を覆ってソルダーレジスト層を形成しており、配線パターンの外部接続端子を形成する端子部がソルダーレジスト層から露出している。ソルダーレジスト層は感光性レジストを用いて形成しており、その熱膨張係数が配線基板のものより大きいものである。このソルダーレジスト層を覆って樹脂層を形成しており、樹脂層はソルダーレジスト層よりも熱膨張係数の小さな樹脂からなる。
このように、ソルダーレジスト層の熱膨張係数を配線基板のものよりも大きく設定し、樹脂層の熱膨張係数をソルダーレジスト層のものよりも小さく設定することにより、ソルダーレジスト層の熱収縮を抑制できる。この結果、配線基板の反りを解消でき、平坦性に優れた半導体装置を実現できる。
しかし、ソルダーレジスト層は熱によってクラックや剥離が生じることがある。例えば、表面層としてソルダーレジスト層を形成したプリント配線基板の上に、発熱を生じやすい半導体装置等を搭載する場合には、半導体装置の発熱あるいはハンダバンプ形成時の加熱に起因してソルダーレジスト層に大きな応力が発生し、場合によってはソルダーレジスト層にクラックや剥離が生じる。
このようなクラックや剥離を防止するために、例えば特許文献２には、無機フィラーを含有したソルダーレジスト層を用いることが示されている。すなわち、プリント配線板に無機フィラーを含有したソルダーレジスト層を形成してソルダーレジスト層の熱膨張率を低下させ、ソルダーレジスト層の周囲に存在する層間樹脂絶縁層等とソルダーレジスト層との熱膨張係数の差を小さくする。
この結果、プリント配線板の製造工程やプリント配線板に半導体素子等の電子部品を搭載した後においてソルダーレジスト層にクラックや剥離が発生することを防止できる。この特許文献２においては、同材質のソルダーレジスト層をプリント配線板の実装面および裏面の両面に形成することも示されている。
さらに、絶縁層としてソルダーレジストのような感光性の樹脂で絶縁性樹脂層を形成し、この絶縁層にビアホールを形成する場合には、ビアホール形成後に絶縁性樹脂層を完全に乾燥させる際に反りが大きくなる。
このため、例えば特許文献３には、基板の反りの発生を抑制する方法として、ビアホールを形成する前に、プリント配線板の両面のソルダーレジスト層、すなわち絶縁性樹脂層を完全に乾燥および硬化させておくことが開示されており、プリント配線板の両面において乾燥時のレジスト層の面積を同一にすることで、基板両面の収縮挙動を等しくして反りを小さくする。
特開２０００−２１６３０４号公報 特開２００１−５３４４８号公報 特開平１１−２６１９０号公報
特許文献１は、第１の樹脂層をなす感光性ソルダーレジスト層を配線基板の片面上にのみに形成し、熱膨張係数が感光性ソルダーレジスト層よりも小さい第２の樹脂層を感光性ソルダーレジスト層の上に形成することで配線基板の平坦性を改善するものである。しかし、実際的には配線基板の他方の面である実装面上に接着固定されたヒートシンクの剛性により平坦性が改善されている効果も加わっていると考えられる。
特許文献２は、プリント配線基板の表面層に形成するソルダーレジスト層に無機フィラーを含有してソルダーレジスト層の熱膨張係数を小さくすることで、ハンダ付け等の加熱工程においてソルダーレジスト層にクラックが生じることを防止するものである。 ところで、プリント配線基板の反りを低減する技術についてはまったく開示も示唆もない。これは、特許文献２では、基板両面にほぼ同じ形状の配線パターンを形成し、かつ基板両面に同じ厚みのソルダーレジスト層を形成していることから、プリント配線基板の反りが生じ難いことによると思われる。
特許文献３では、乾燥時においてレジスト層の面積を基板両面で同一にすることで、基板両面の収縮挙動を等しくして反りを小さくできる。しかし、ソルダーレジスト層を開口する加工プロセスにおいてレーザを用いることが必要となり、設備コストが高くなるだけでなく、任意の形状の開口パターンを形成することが困難となる。特に、半導体素子の下部にダイパターンを設けている場合においては、比較的広い面積の開口パターンを形成する必要が生じるが、このような開口パターンをレーザで加工することは困難である。
本発明は、このような課題を解決するものであり、薄い樹脂基板の両面に異なる形状の配線パターンを設ける場合にあっても、反りを小さくすることができる樹脂配線基板および、この樹脂配線基板を用いて実現する薄型、かつ小型で、しかも高信頼性の半導体装置を提供することを目的とする。
上記従来の課題を解決するために、本発明の樹脂配線基板は、平板状の樹脂基材と、前記樹脂基材の一方の面に設けた半導体素子搭載領域および前記半導体素子搭載領域の内側またはその周囲に配置した素子接続端子と、前記素子接続端子と電気的に接続して前記樹脂基材の他方の面上に配置した外部接続端子と、前記樹脂基材の一方の面を覆って、かつ前記素子接続端子および前記半導体素子搭載領域が露出する形状に形成した第１の樹脂膜と、前記樹脂基材の他方の面を覆って、かつ前記外部接続端子が露出する形状に形成した第２の樹脂膜とを備え、前記第１の樹脂膜と前記第２の樹脂膜とが、ガラス転移点、硬化収縮率または熱膨張係数の少なくとも１つが異なることを特徴とする。
上記の構成により、樹脂基材の一方の面に形成する第１の樹脂膜は半導体素子搭載領域を露出させて形成するので、樹脂基材の他方の面に形成する第２の樹脂膜の面積が第１の樹脂膜の面積よりも大きくなる。なお、外部接続端子は樹脂基材の他方の面にアレイ状に配置している。
しかし、第１の樹脂膜と第２の樹脂膜とのガラス転移点、硬化収縮率および熱膨張係数の少なくとも何れかを異ならせることで、例えば第１の樹脂膜のガラス転移点を第２の樹脂膜のガラス転移点より高くしたり、あるいは第１の樹脂膜の硬化収縮率を第２の樹脂膜の硬化収縮率より大きくしたり、第１の樹脂膜の熱膨張係数を第２の樹脂膜の熱膨張係数より大きくしたりすることで、硬化後でも反りの発生を小さくすることができる。
このため、薄い樹脂基材を用いても反りの小さな樹脂配線基板を実現できる。また、樹脂配線基板上に半導体素子を実装しても、その反りを小さくすることができる。
また、第１の樹脂膜に含むフィラーと第２の樹脂膜に含むフィラーとが無機粒子からなり、前記第１の樹脂膜に含む前記フィラー量が前記第２の樹脂膜に含む前記フィラー量より少ないことによっても、樹脂配線基板の反りを小さくすることができる。この場合において、第１の樹脂膜中のフィラーと第２の樹脂膜中のフィラーとが材質の異なる無機粒子からなるものであってもよい。さらに、第１の樹脂膜と第２の樹脂膜中の樹脂成分が、エポキシ樹脂またはポリイミド樹脂の何れかであってもよい。
このような構成とすることにより、ガラス転移点、硬化収縮率および熱膨張係数を比較的任意に制御することができる。例えば、第２の樹脂膜中のフィラーとして熱膨張係数の小さなシリカ粒子を用い、第１の樹脂膜中のフィラーとしてシリカ粒子より熱膨張係数の大きなアルミナ粒子を用いれば、同じ添加量であっても第２の樹脂膜の熱膨張係数を第１の樹脂膜の熱膨張係数よりも小さくできる。あるいは、フィラーの粒径や粒子の形状の異なるものを用いることによっても、熱膨張係数、ガラス転移点あるいは硬化収縮率を制御することができる。あるいは、フィラー量や材質の制御に加えて、例えば第１の樹脂膜の樹脂成分としてポリイミド樹脂を用い、第２の樹脂膜の樹脂成分としてエポキシ樹脂を用いるようにしても、ガラス転移点、硬化収縮率および熱膨張係数を制御することができる。上記の構成において、樹脂基材は、ガラスエポキシ樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、アクリルブタジェンスチレン樹脂（ＡＢＳ樹脂）、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂から選択された１種類からなる。
本発明の半導体装置は、上述した何れかの構成の樹脂配線基板の半導体素子搭載領域に半導体素子を搭載することにより、半導体装置としての反りの発生を抑制できる。よって、非常に薄型構成であっても、マザーボード等への実装が容易で、かつ確実に接続可能な半導体装置を実現できる。特に、樹脂配線基板の外部接続端子をアレイ状に配置するハンダボールを設けたＢＧＡ構成であっても、反りを小さくできるので実装工程を確実に、かつ信頼性よく行うことができる。
本発明の半導体装置は、上述した何れかの構成の樹脂配線基板からなる第１の樹脂配線基板と第２の樹脂配線基板とを備え、前記第１の樹脂配線基板は一方の表面の前記半導体素子搭載領域の外周領域に前記第２の樹脂配線基板と接続するための積層用接続端子を有し、前記積層用接続端子が前記第１の樹脂膜から露出し、前記第２の樹脂配線基板は前記外部接続端子を前記第１の樹脂配線基板の前記積層用接続端子に対応する位置に設けてなり、前記第１の樹脂配線基板および前記第２の樹脂配線基板のそれぞれの前記半導体素子搭載領域に半導体素子を搭載し、前記第１の樹脂配線基板の前記積層用接続端子と前記第２の樹脂配線基板の前記外部接続端子とを積層用突起電極を介して接続したことを特徴とする。
この構成により、樹脂配線基板に半導体素子を実装して半導体装置を構成し、この反りの発生を抑制した半導体装置を積層することで、積層構成の半導体装置を容易に、かつ信頼性よく作製できる。さらに、大規模な回路規模を有する半導体装置であっても非常に薄型構成で実現できる。しかも、マザーボード等への実装も容易で、かつ確実に接続可能な半導体装置を実現できる。
本発明の樹脂配線基板は、薄い樹脂基材を用いて配線パターンを形成しても反りが小さく、かつ半導体素子を実装後でも反りや捩れが生じ難くできるので、薄型形状でＢＧＡ構成の半導体装置を実現でき、かつマザーボード等への実装も確実に行えるという大きな効果を奏する。また、半導体素子を実装した樹脂配線基板を積層して構成する半導体装置においても、薄型形状を実現できるだけでなく、積層時の端子間の接続も確実に行えることから製造歩留まりがよく、かつ高信頼性を得ることができるという大きな効果を奏する。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、参照する図面において図示する部材のそれぞれの厚みや長さ等は図面作成上の理由から実際の形状と相違しており、半導体素子上の電極の個数や樹脂配線基板上の種々の端子の個数も簡略的に図示している。
（第１の実施の形態）
図１は本発明の第１の実施の形態にかかる樹脂配線基板の構成を示す図であり、（ａ）は半導体搭載領域側から見た平面図、（ｂ）は外部接続端子側から見た平面図、（ｃ）は（ａ）および（ｂ）におけるＡ−Ａ線に沿った断面図である。
本実施の形態において、樹脂配線基板１０は平板状の樹脂基材１２と素子接続端子１４と外部接続端子１６と第１の樹脂膜２６と第２の樹脂膜２８とを備えている。素子接続端子１４は樹脂基材１２の一方の面上に設けた半導体素子搭載領域３０および半導体素子搭載領域３０の外周領域に配置されている。外部接続端子１６は樹脂基材１２の他方の面上に配置されており、素子接続端子１４と外部接続端子１６は樹脂基材１２中に内蔵された配線パターン１８、２２と貫通導体２０およびインナービア２４により電気的に接続されている。第１の樹脂膜２６は樹脂基材１２の一方の面上に形成されており、素子接続端子１４が露出する形状をなしている。第２の樹脂膜２８は樹脂基材１２の他方の面上に形成されており、外部接続端子１６を露出する形状をなしている。本実施の形態では、外部接続端子１６は樹脂基材１２の他方の面上にアレイ状に配置されている。
第１の樹脂膜２６と第２の樹脂膜２８とは、ガラス転移点、硬化収縮率または熱膨張係数の少なくとも１つが異なっている。具体的には、第１の樹脂膜２６の硬化収縮率が第２の樹脂膜２８の硬化収縮率より大きく、かつ第１の樹脂膜２６の熱膨張係数が第２の樹脂膜２８の熱膨張係数より大きくなっている。
第１の樹脂膜２６と第２の樹脂膜２８はその樹脂成分としては同じエポキシ樹脂を用いており、第１の樹脂膜２６に含むフィラーおよび第２の樹脂膜２８に含むフィラーとして無機粒子を用いており、熱膨張係数の差を実現するために、第１の樹脂膜２６に含むフィラー量が第２の樹脂膜２８に含むフィラー量より少なく設定されている。第１の樹脂膜２６と第２の樹脂膜２８の樹脂成分としては、ポリイミド樹脂を用いてもよい。
本実施の形態では、樹脂基材１２としてＦＲ−４に代表されるガラスエポキシ樹脂を用いた場合について説明するが、樹脂基材１２としては、ガラスエポキシ樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、アクリルブタジェンスチレン樹脂（ＡＢＳ樹脂）、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂から選択された１種類を用いることができる。
樹脂基材１２はその外形が方形状をなし、その厚みは４０μｍ〜５００μｍ程度の範囲を選択することができるが、薄型の半導体装置を構成するためには２００μｍ以下とすることが好ましい。
樹脂基材１２の表裏両面に形成する素子接続端子１４と外部接続端子１６は、例えば以下のようにして形成する。まず、電解メッキあるいは無電解メッキまたはこれらを併用して銅（Ｃｕ）等の導体被膜を樹脂基材１２の表面に直接堆積させる。または、導体被膜として銅箔等の導体箔を接着剤で樹脂基材１２の表面に貼り合わす。導体皮膜の厚みは５μｍ〜５０μｍの範囲とすることが好ましいが、パターン加工等の面からは１５μｍ程度の厚みに設定することがより好ましい。このようにして形成した導体被膜を、例えばエッチングでパターン加工する。
次に、電解メッキや無電解メッキ等を用いて導体皮膜の上層にニッケル（Ｎｉ）と金（Ａｕ）の２層構成膜を形成する。これらの膜の厚みは、例えばニッケルが１μｍ〜１０μｍの範囲にあって好ましくは３μｍであり、金が０．０１μｍ〜０．１μｍの範囲にあって好ましくは０．０５μｍである。ニッケル（Ｎｉ）と金（Ａｕ）の２層構成膜は必須ではなく、例えば樹脂配線基板に半導体素子をハンダ付けにより実装するような場合には形成しなくてもよい。
次に、樹脂基材１２の一方の面に第１の樹脂膜２６を、他方の面に第２の樹脂膜２８をそれぞれ形成する。これらの膜の厚みは５μｍから７０μｍの範囲に設定しており、パターン加工性等から１５μｍ〜４０μｍ程度に設定することがより好ましい。
第１の樹脂膜２６と第２の樹脂膜２８について以下に説明する。本実施の形態では、第１の樹脂膜２６と第２の樹脂膜２８はともに、その樹脂成分としてエポキシ樹脂を用いており、フィラーとしてシリカ粒子を用いている。
このフィラーの添加量は第１の樹脂膜２６が５重量％〜１０重量％であり、第２の樹脂膜２８が３０重量％〜５０重量％である。フィラーであるシリカ粒子を多く添加するほどに熱膨張係数と硬化収縮率は小さくできる。しかし、フィラーの添加量が５０重量％を超えると紫外線照射による解像度が低下する。このため、本実施の形態において、第２の樹脂膜２８はフィラーの添加量を最大５０重量％に設定している。
このように、第１の樹脂膜２６と第２の樹脂膜２８に含むフィラーの添加量を異ならせることで、第１の樹脂膜２６の熱膨張係数と硬化収縮率に比べて第２の樹脂膜２８の熱膨張係数と硬化収縮率を小さくできる。さらに、シリカ粒子からなるフィラーを比較的大量に添加することで、第２の樹脂膜２８は吸水性が小さくなる。
なお、第２の樹脂膜２８は、図示するように比較的単純なパターンであり、かつ外部接続端子１６のピッチも大きいので、例えばスクリーン印刷方式により形成してもよい。このスクリーン印刷方式の場合には、露光プロセスとエッチングプロセスによるパターン加工は不要であるのでフィラーの添加量を９０重量％程度にまで高めることが可能であり、そのため熱膨張係数と硬化収縮率を小さくできる。
また、フィラーはシリカ粒子に限定されるものではなく、珪酸アルミニウム粒子、酸化チタン粒子、酸化アルミニウム粒子、酸化ジルコニウム粒子等の無機材料であって、かつ絶縁性を有する材料であれば特に制約はなくフィラーとして使用可能である。さらに、第１の樹脂膜２６に添加するフィラーと第２の樹脂膜２８に添加するフィラーとの材質が異なるものであってもよい。
図１に示すように、本実施の形態の樹脂配線基板１０は第２の樹脂膜２８の形成面積が第１の樹脂膜２６の形成面積よりも大きいが、第２の樹脂膜２８の熱膨張係数および硬化収縮率は第１の樹脂膜２６の熱膨張係数よりも小さく設定しているので、硬化後でも反りの発生を小さくすることができる。
図２は、本実施の形態の樹脂配線基板１０を用いて作製した半導体装置４０の構成を示す断面図である。この半導体装置４０は、樹脂配線基板１０と、樹脂配線基板１０の一方の面をなす半導体素子搭載領域３０に搭載した半導体素子４２と、外部接続端子１６上に設けた接続用突起電極４９とを有するＢＧＡ構成からなる。外部接続端子１６は樹脂基材１２の他方の面上にアレイ状に配置しており、各外部接続端子１６に接続用突起電極４９を設けている。なお、接続用突起電極４９としては、例えばハンダボールを用いることができる。
半導体素子４２は電極端子４４の上に突起電極４６を形成しており、突起電極４６を介して電極端子４４が樹脂配線基板１０の接続端子１４に接続している。さらに半導体素子４２は封止樹脂４８により樹脂配線基板１０に接着している。
この構成により、外部接続端子１６に接続用突起電極４９を接続した状態でも、半導体装置４０としての全体の反りを小さくすることができる。しがって、マザーボード等の回路基板に半導体装置４０を実装するときでも接続不良を確実に防止できる。この結果、接続部の不良発生が生じ難く、高信頼性の半導体装置４０を実現できる。
このような反りの低減効果について検討した結果について、以下説明する。
実験例１として、第１の樹脂膜２６のフィラーの添加量を５重量％〜１０重量％とし、第２の樹脂膜２８のフィラーの添加量を３０重量％〜５０重量％とした樹脂配線基板１０を作製した。
比較例１として、第１の樹脂膜および第２の樹脂膜ともにフィラーの添加量を３０重量％〜５０重量％とした樹脂配線基板を作製した。
比較例２として、第１の樹脂膜および第２の樹脂膜ともにフィラーの添加量を５重量％〜１０重量％とした樹脂配線基板を作製した。
これらの３種類の試料についてハンダ付け温度による加熱を行い、生じた反り量を測定した。そして、マザーボードへ実装が可能な所定の反り量を基準値として各試料の測定値を判定し、反り量が基準値よりも大きい樹脂配線基板を不良品として良品率を求めた。なお、実験例１、比較例１、比較例２の試料数はそれぞれ２５個とした。
上述した実験の結果において、実験例１については良品率が１００％であった。一方、比較例１では平均的な反り量はやや小さくなったが、良品率は７５％であった。また、比較例２では平均的な反り量は大きく、良品率は３６％であった。これらの結果から、本発明の構成とすることにより樹脂配線基板の反り量を小さくでき、マザーボードへの実装が信頼性よくできることが見出された。
なお、熱膨張係数、硬化収縮率およびガラス転移点を制御することは、フィラーの添加量のみでなく、異なる材質のフィラーをそれぞれ添加することや、異なる樹脂成分をそれぞれ用いることでもできるので、樹脂配線基板の構成に合わせて第１の樹脂膜と第２の樹脂膜の特性を設定すれば反り量を小さくすることができる。
例えば、第１の樹脂膜の樹脂成分としてポリイミド樹脂を用い、第２の樹脂膜の樹脂成分としてエポキシ樹脂を用いるようにしてもよいし、この逆にしてもよい。また、第１の樹脂膜に添加するフィラーとしてアルミナ粒子を用い、第２の樹脂膜に添加するフィラーとしてシリカ粒子を用いてもよい。
つぎに、上記樹脂配線基板１０を用いてＢＧＡ構成の半導体装置４０を作製する製造工程について、図３を用いて説明する。図３は、本実施の形態の樹脂配線基板を用いて半導体装置を作成する工程を説明する図である。
最初に、図３（ａ）に示すように、図１で説明したものと同様の樹脂配線基板１０を準備する。この樹脂配線基板１０は、例えば以下のようにして作製する。
すなわち、配線パターン２２およびインナービア２４が形成されている樹脂基材１２の両面に銅箔を貼り付ける。樹脂基材１２の厚みは、４０μｍ〜４００μｍの範囲であり、より望ましくは２００μｍ程度とする。その後、貫通導体２０の形成と銅箔の貼り付けおよび銅箔のエッチング加工、さらには必要な箇所に金メッキ等を施すことで、樹脂配線基板１０を作製する。
なお、貫通導体２０は、例えばドリル法あるいはレーザ照射等により樹脂基材１２に貫通孔を設けた後、メッキ導体等で導通をとって形成する。このメッキ導体は単層構成、２層構成、３層構成等にすることができる。例えば、単層構成は電解メッキ法あるいは無電解メッキ法により厚みが５μｍ〜５０μｍ、好ましくは２０μｍの銅（Ｃｕ）や金（Ａｕ）の単層を形成したものであり、２層構成は銅（Ｃｕ）／ニッケル（Ｎｉ）の２層を堆積させてなり、３層構成は金（Ａｕ）／銅（Ｃｕ）／ニッケル（Ｎｉ）の３層を堆積させて形成する。
上述したようにして素子接続端子１４、配線パターン１８および外部接続端子１６等を形成した後に、樹脂基材１２の一方の面に第１の樹脂膜２６を、他方の面に第２の樹脂膜２８をそれぞれ形成する。
第１の樹脂膜２６および第２の樹脂膜２８は、例えばスクリーン印刷方式により形成してもよいし、あるいは樹脂基材１２の全面に液状樹脂を塗布した後、露光プロセスとエッチングプロセスとを用いて所定の形状に加工する方法としてもよい。なお、第１の樹脂膜２６は露光プロセスとエッチング加工プロセスとで行うことが好ましい。一方、第２の樹脂膜２８は露光プロセスとエッチング加工プロセスとを用いて加工してもよいが、スクリーン印刷方式で行うこともできる。スクリーン印刷方式の場合には、工程が簡略となるだけでなく感光性を有さない樹脂材料でも用いることができるので、第２の樹脂膜２８の選択の自由度を大きくすることができる。
次に、図３（ｂ）に示すように、半導体素子４２を樹脂配線基板１０の半導体素子搭載領域３０に搭載し、突起電極４６を介して電極端子４４と接続端子１４とを接続する。この接続は例えば以下の手順で行う。
メタルマスクを用いた印刷により接続端子１４の所定位置にハンダペースト（図示せず）を形成し、このハンダペースト上に半導体素子４２の電極端子４４の突起電極４６を仮固定する。
この後、例えばリフロー炉により樹脂配線基板１０を加熱してハンダペーストを溶融させることにより、突起電極４６とハンダペーストとを介して電極端子４４と接続端子１４との間の電気的および機械的接続を行う。リフロー炉による加熱温度は使用するハンダペーストの材質により異なる。例えばハンダペーストが銀（Ａｇ）−銅（Ｃｕ）−スズ（Ｓｎ）系の場合には約２４０℃程度に加熱することが要求される。
電極端子４４の突起電極４６と接続端子１４との接続は上記方法に限定されるものではなく、他の接合方法として以下のような方法を用いてもよい。例えば、突起電極４６上に銀（Ａｇ）フィラーを含む導電性樹脂ペーストを塗布し、突起電極４６を樹脂配線基板１０の接続端子１４に接触させた状態で１７０℃〜２００℃の範囲の温度で加熱硬化させて接続する。
次に、図３（ｃ）に示すように、樹脂配線基板１０の樹脂基材１２と半導体素子４２との間の隙間に封止樹脂４８を注入して加熱硬化させる。この封止樹脂４８は例えば主剤がエポキシ樹脂からなり、少なくとも硬化剤、硬化収縮率調整剤が配合された液状樹脂であり、その粘度は樹脂基材１２と半導体素子４２との間の隙間に注入可能な程度の低粘度である。
この液状樹脂は１６０℃〜２１０℃の温度範囲、好ましくは１８０℃程度の温度で加熱硬化させる。硬化時間は硬化装置の形状等により適宜設定すればよい。
次に、図３（ｄ）に示すように、樹脂基材１２の他方の表面に形成されている外部接続端子１６上に、例えばスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系合金からなる接続用突起電極４９を載置する。その後、約２４０℃の温度に加熱して外部接続端子１６に接続用突起電極４９を接合する。これにより、本実施の形態のＢＧＡ構成からなる半導体装置４０が実現する。
（第２の実施の形態）
図４は、本発明の第２の実施の形態における樹脂配線基板５０の構成を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）におけるＢ−Ｂ線に沿った断面図である。
この樹脂配線基板５０は半導体素子（図示省略）をワイヤボンディング実装する場合の構成である。樹脂基材６２の一方の面には素子接続端子６４と配線パターン６８およびダイパターン７０を形成しており、素子接続端子６４およびダイパターン７０の所定の箇所を露出させ、かつその他の領域を覆って第１の樹脂膜７４が形成されている。
また、樹脂基材６２の他方の面には外部接続端子６６を形成しており、外部接続端子６６を露出させ、かつその他の領域を覆って第２の樹脂膜７６が形成されている。樹脂基材６２の所定箇所には外部接続端子６６と配線パターン６８を電気的に接続する貫通導体７２を設けており、素子接続端子６４と外部接続端子６６が配線パターン６８および貫通導体７２を介して電気的に接続している。
ここで、第１の樹脂膜７４と第２の樹脂膜７６は、第１の実施の形態の樹脂配線基板１０で説明した材料と同様のものにより形成されている。したがって、本実施の形態の樹脂配線基板５０においても、第２の樹脂膜７６の熱膨張係数と硬化収縮率が第１の樹脂膜の熱膨張係数と硬化収縮率よりも小さく設定されている。
また、図４に示すように、第２の樹脂膜７６の面積は第１の樹脂膜７４の面積よりも大きいが、第２の樹脂膜２８の熱膨張係数および硬化収縮率は第１の樹脂膜２６の熱膨張係数よりも小さいので、硬化後における反りの発生を小さくすることができる。
図５は、この樹脂配線基板５０を用いて構成した半導体装置８０を示す図であり、（ａ）は半導体素子側からみた平面図、（ｂ）は（ａ）におけるＢ−Ｂ線に沿った断面図である。
半導体素子８２は樹脂配線基板５０のダイパターン７０上に導電性接着剤８８を用いて接着しており、半導体素子８２の電極端子８４は樹脂配線基板５０の素子接続端子６４に金属細線８６で接続している。封止樹脂９０は半導体素子８２および金属細線８６を覆って形成している。樹脂配線基板５０の外部接続端子６６上には接続用突起電極９２を形成しており、接続用突起電極９２は、例えばハンダボールからなる。この接続用突起電極９２によりマザーボードへ半田リフロー実装する。
この第２の実施の形態の樹脂配線基板５０を用いた半導体装置８０においても、樹脂配線基板５０のそれ自体の反りが小さいことから半導体素子８２の接着固定が容易に行える。半導体素子８２の実装後に封止樹脂９０を形成した状態でも、全体の反りを小さく押えることができる。
（第３の実施の形態）
図６および図７は本発明の第３の実施の形態にかかる樹脂配線基板の構成を示すものであり、主として積層構成の半導体装置を構成するためのものである。図６（ａ）および図７（ａ）は半導体素子搭載側から見た平面図、図６（ｂ）は図６（ａ）におけるＣ−Ｃ線に沿った断面図、図７（ｂ）は図７（ａ）におけるＤ−Ｄ線に沿った断面図である。
以下においては、図６に示す樹脂配線基板を第１の樹脂配線基板１００と呼び、図７に示す樹脂配線基板を第２の樹脂配線基板１３０と呼ぶ。
図６に示すように、第１の樹脂配線基板１００は、平板状の樹脂基材１０２と、樹脂基材１０２の一方の面上に設けた半導体素子搭載領域１２２の内側に配置した素子接続端子１０４と、素子接続端子１０４と電気的に接続して樹脂基材１０２の他方の面上にアレイ状に配置した外部接続端子１１０と、樹脂基材１０２の一方の面を覆って、かつ素子接続端子１０４、配線パターン１０６、積層用接続端子１０８を露出させて形成した第１の樹脂膜１１８と、他方の面上において外部接続端子１１０を露出させて、かつ他の領域を覆って形成した第２の樹脂膜１２０とを備えている。
樹脂基材１０２の一方の面上に形成した配線パターン１０６と素子接続端子１０４とは、樹脂基材１０２の中に内蔵した配線パターン１１４およびインナービア１１６により電気的に接続しており、素子接続端子１０４と外部接続端子１１０とは樹脂基材１０２の所定箇所に設けた貫通導体１１２により電気的に接続している。さらに、必要に応じて樹脂基材１０２の他方の面上にも配線パターンが形成する場合がある。
積層用接続端子１０８は樹脂配線基板１００の半導体素子搭載領域１２２の外周領域に設けており、第２の樹脂配線基板１３０と接続するためのものである。
第１の樹脂膜１１８と第２の樹脂膜１２０とは、ガラス転移点、硬化収縮率および熱膨張係数の少なくとも何れかが異なる材料からなる。ここでは、第１の樹脂膜１１８の硬化収縮率を第２の樹脂膜１２０の硬化収縮率より大きく、かつ第１の樹脂膜１１８の熱膨張係数を第２の樹脂膜１２０の熱膨張係数より大きく設定している。
このために、第１の樹脂膜１１８に含むフィラーと第２の樹脂膜１２０に含むフィラーとして無機粒子を用いており、第１の樹脂膜１１８に含むフィラー量は第２の樹脂膜１２０に含むフィラー量より少なく設定している。なお、本実施の形態では、第１の樹脂膜１１８の樹脂成分がエポキシ樹脂からなり、第２の樹脂膜１２０の樹脂成分がポリイミド樹脂からなる。
本実施の形態の樹脂基材１０２としては多層配線の回路基板等に多用されているガラスエポキシ樹脂を用いているが、他のエポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、アクリルブタジェンスチレン樹脂（ＡＢＳ樹脂）、ポリイミド樹脂、ポリアミド樹脂およびアクリル樹脂から選択された１種類を用いることもできる。
図７に示すように、第２の樹脂配線基板１３０はその基本的構成が図６に示す第１の樹脂配線基板１００と同じである。第２の樹脂配線基板１３０は樹脂基材１３２の一方の面に素子接続端子１３４と配線パターン１３６が形成されており、配線パターン１３６が樹脂基材１３２の他方の面に形成した外部接続端子１４０と貫通導体１４２で電気的に接続している。
第２の樹脂配線基板１３０には半導体素子（図示省略）を搭載する領域にダイパターン１３８を形成しており、このダイパターン１３８と素子接続端子１３４との所定の箇所を露出させて、かつ他の領域を覆って第１の樹脂膜１４４を形成している。第２の樹脂配線基板１３０では、ダイパターン１３８が形成されている領域とその近傍領域とが半導体素子搭載領域である。
樹脂基材１３２の他方の面には外部接続端子１４０を形成しており、上述したように外部接続端子１４０と素子接続端子１３４とは配線パターン１３６および貫通導体１４２を介して電気的に接続している。樹脂基材１３２の他方の面には外部接続端子１４０の所定の箇所を露出させて、かつ他の領域を覆って第２の樹脂膜１４６を形成している。第１の樹脂膜１４４および第２の樹脂膜１４６の材料および作製法については、第１の樹脂配線基板１００と同じであるので説明を省略する。
この第２の樹脂配線基板１３０の外部接続端子１４０は、第１の樹脂配線基板１００の積層用接続端子１０８に対応する位置に設けられている。すなわち、第１の樹脂配線基板１００の外部接続端子１１０はアレイ状に配置されているが、第２の樹脂配線基板１３０の外部接続端子１３８は樹脂基材１３２の外周領域にのみ形成されている。
このような構成からなる第１の樹脂配線基板１００および第２の樹脂配線基板１３０であっても、第１の樹脂膜１１８、１４４に比べて第２の樹脂膜１２０、１４６の熱膨張係数および硬化収縮率のほうが小さいので、反りを小さくできる。
図８は第１の樹脂配線基板１００を用いて構成した半導体装置を示す図であり、図８（ａ）は半導体素子搭載側から見た平面図、図８（ｂ）は図８（ａ）におけるＥ−Ｅ線に沿った断面図である。図９は第２の樹脂配線基板１３０を用いて構成した半導体装置を示す図であり、図９（ａ）は半導体素子搭載側から見た平面図、図９（ｂ）は図９（ａ）におけるＦ−Ｆ線に沿った断面図である。
以下において、図８に示す半導体装置を第１の半導体装置１５０と呼び、図９に示す半導体装置を第２の半導体装置１６０と呼ぶ。
図８に示すように、第１の半導体装置１５０は第１の樹脂配線基板１００の半導体素子搭載領域１２２上に搭載した半導体素子１５２を封止樹脂１５８により第１の樹脂配線基板１００に接着している。半導体素子１５２は電極端子１５４上に突起電極１５６を形成しており、電極端子１５４が突起電極１５６を介して第１の樹脂配線基板１００の素子接続端子１０４に接続している。
第１の半導体装置１５０は上述した状態で使用することも可能である。その場合には、外部接続端子１１０に接続用突起電極４９として、例えばハンダボールを接合し、ＢＧＡ構成の第１の半導体装置１５０として用いる。
第１の半導体装置１５０は反りの小さい第１の樹脂配線基板１００を用いて上述した構成とすることにより、半導体装置１５０としての全体の反りを小さくすることができる。したがって、マザーボード等の回路基板に半導体装置１５０を実装するときでも接続不良の発生を確実に防止できる。さらに、後述するように積層構成の半導体装置を実現する場合にも、実装工程が容易で、かつ信頼性に優れたものとすることができる。
図９に示すように、第２の半導体装置１６０は第２の樹脂配線基板１３０のダイパターン１３８上に搭載した半導体素子１６２を導電性接着剤１６８により第２の樹脂配線基板１３０に接着している。半導体素子１６２は電極端子１６４が第２の樹脂配線基板１３０の素子接続端子１３４に金属細線１６６で接続している。第２の半導体装置１６０は半導体素子１６２および金属細線１６６を覆って封止樹脂を形成するが、図９において封止樹脂は図示していない。
このような構成の第２の半導体装置１６０においても、第２の樹脂配線基板１３０の反りが小さいことから半導体素子１６２の接着固定が容易に行える。また、半導体素子１６２を搭載してワイヤボンディング等の実装工程後に封止樹脂を形成した状態においても、全体の反りを小さく押えることができる。したがって、マザーボード等への実装が容易な薄型構成の半導体装置を実現できる。
図１０は、第１の半導体装置１５０と第２の半導体装置１６０とを積層して構成した半導体装置１７０の断面図である。
図１０に示すように、半導体装置１７０は、第１の半導体装置１５０上に第２の半導体装置１６０を搭載し、第１の半導体装置１５０の第１の樹脂配線基板１００に設けられた積層用接続端子１０８と第２の半導体装置１６０の第２の樹脂配線基板１３０の外部接続端子１４０とを積層用突起電極１７４を介して接続した構成からなる。積層用突起電極１７４は、例えばハンダバンプや表面にハンダ被膜を形成した金属柱や金属球等を用いることができる。
このような積層構成においても、第１の半導体装置１５０および第２の半導体装置１６０の反りが小さいため、積層用突起電極１７４を介して接続する場合に接続不良が生じ難く、高信頼性で、かつ高歩留まりの半導体装置を実現できる。さらに、第１の樹脂配線基板１００および第２の樹脂配線基板１３０を非常に薄型にすることで、積層した構成であっても全体として非常に薄型とすることができる。なお、このように第１の半導体装置１５０と第２の半導体装置１６０とをそれぞれ作製した後に積層する場合には、それぞれ個別に電気的検査等を行うことができるので歩留まりのよい積層型の半導体装置を作製できる。
本発明にかかる樹脂配線基板は、構成部材間の熱膨張係数の違いから生じる反りを樹脂基材の表裏面にそれぞれ形成する樹脂膜の特性をかえることで吸収することができるので、薄型構成で、かつ全体として反りの小さな樹脂配線基板および半導体装置を実現でき、特に携帯用電子機器分野に有用である。
本発明の第１の実施の形態にかかる樹脂配線基板の構成を示す図であり、（ａ）は半導体搭載領域側から見た平面図、（ｂ）は外部接続端子側から見た平面図、（ｃ）は（ａ）および（ｂ）のＡ−Ａ線に沿った断面図 第１の実施の形態の樹脂配線基板を用いて作製した半導体装置の構成を示す断面図 （ａ）〜（ｄ）は第１の実施の形態の樹脂配線基板を用いて半導体装置を作成する工程を説明する図 第２の実施の形態の樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図 第２の実施の形態の樹脂配線基板を用いて構成した半導体装置を示す図であり、（ａ）は半導体素子側からみた平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図 本発明の第３の実施の形態にかかる第１の樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿った断面図 本発明の第３の実施の形態にかかる第２の樹脂配線基板の構成を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）のＤ−Ｄ線に沿った断面図 本発明の第３の実施の形態において第１の樹脂配線基板を用いて構成した半導体装置を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿った断面図 本発明の第３の実施の形態において第２の樹脂配線基板を用いて構成した半導体装置を示す図であり、（ａ）は半導体素子搭載側から見た平面図、（ｂ）は（ａ）のＦ−Ｆ線に沿った断面図 第３の実施の形態において、第１の半導体装置と第２の半導体装置とを積層して構成した半導体装置の断面図
符号の説明
１０，５０ 樹脂配線基板
１２，６２，１０２，１３２ 樹脂基材
１４，６４，１０４，１３４ 素子接続端子
１６，６６，１１０，１４０ 外部接続端子
１８，２２，６８，１０６，１１４，１３６ 配線パターン
２０，７２，１１２，１４２ 貫通導体
２４，１１６ インナービア
２６，７４，１１８，１４４ 第１の樹脂膜
２８，７６，１２０，１４６ 第２の樹脂膜
３０，１２２ 半導体素子搭載領域
４０，８０，１７０ 半導体装置
４２，８２，１５２，１６２ 半導体素子
４４，８４，１５４，１６４ 電極端子
４６，１５６ 突起電極
４８，１５８ 封止樹脂
４９，９２ 接続用突起電極
７０，１３８ ダイパターン
８６，１６６ 金属細線
８８，１６８ 導電性接着剤
９０ 封止樹脂
１００ 第１の樹脂配線基板（樹脂配線基板）
１０８ 積層用接続端子
１３０ 第２の樹脂配線基板（樹脂配線基板）
１５０ 第１の半導体装置（半導体装置）
１６０ 第２の半導体装置（半導体装置）
１７４ 積層用突起電極

Claims (12)

  1. 平板状の樹脂基材と、前記樹脂基材の一方の面に設けた半導体素子搭載領域および前記半導体素子搭載領域の内側またはその周囲に配置した素子接続端子と、前記素子接続端子と電気的に接続して前記樹脂基材の他方の面上に配置した外部接続端子と、前記樹脂基材の一方の面を覆って、かつ前記素子接続端子および前記半導体素子搭載領域が露出する形状に形成した第１の樹脂膜と、前記樹脂基材の他方の面を覆って、かつ前記外部接続端子が露出する形状に形成した第２の樹脂膜とを備え、前記第１の樹脂膜と前記第２の樹脂膜とが、ガラス転移点、硬化収縮率または熱膨張係数の少なくとも１つが異なることを特徴とする樹脂配線基板。
  2. 前記外部接続端子は前記樹脂基材の他方の面にアレイ状に配置していることを特徴とする請求項１に記載の樹脂配線基板。
  3. 前記第１の樹脂膜のガラス転移点が前記第２の樹脂膜のガラス転移点より高いことを特徴とする請求項１または請求項２に記載の樹脂配線基板。
  4. 前記第１の樹脂膜の硬化収縮率が前記第２の樹脂膜の硬化収縮率より大きいことを特徴とする請求項１から請求項３の何れか１項に記載の樹脂配線基板。
  5. 前記第１の樹脂膜の熱膨張係数が前記第２の樹脂膜の熱膨張係数より大きいことを特徴とする請求項１から請求項４の何れか１項に記載の樹脂配線基板。
  6. 前記第１の樹脂膜に含むフィラーと前記第２の樹脂膜に含むフィラーとが無機粒子からなり、前記第１の樹脂膜に含む前記フィラー量が前記第２の樹脂膜に含む前記フィラー量より少ないことを特徴とする請求項１から請求項５の何れか１項に記載の樹脂配線基板。
  7. 前記第１の樹脂膜に含むフィラーと前記第２の樹脂膜に含むフィラーとが材質の異なる無機粒子からなることを特徴とする請求項６に記載の樹脂配線基板。
  8. 前記第１の樹脂膜と前記第２の樹脂膜中の樹脂成分が、エポキシ樹脂またはポリイミド樹脂の何れかであることを特徴とする請求項６または請求項７に記載の樹脂配線基板。
  9. 前記樹脂基材は、ガラスエポキシ樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、アクリルブタジェンスチレン樹脂（ＡＢＳ樹脂）、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂から選択された１種類からなることを特徴とする請求項１から請求項８の何れか１項に記載の樹脂配線基板。
  10. 請求項１から請求項９の何れか１項に記載の樹脂配線基板と、前記樹脂配線基板の前記半導体素子搭載領域に搭載した半導体素子とを有することを特徴とする半導体装置。
  11. 請求項１から請求項９の何れか１項に記載の樹脂配線基板からなる第１の樹脂配線基板と第２の樹脂配線基板とを備え、前記第１の樹脂配線基板は一方の表面の前記半導体素子搭載領域の外周領域に前記第２の樹脂配線基板と接続するための積層用接続端子を有し、前記積層用接続端子が前記第１の樹脂膜から露出し、前記第２の樹脂配線基板は前記外部接続端子を前記第１の樹脂配線基板の前記積層用接続端子に対応する位置に設けてなり、前記第１の樹脂配線基板および前記第２の樹脂配線基板のそれぞれの前記半導体素子搭載領域に半導体素子を搭載し、前記第１の樹脂配線基板の前記積層用接続端子と前記第２の樹脂配線基板の前記外部接続端子とを積層用突起電極を介して接続したことを特徴とする半導体装置。
  12. 前記第１の樹脂配線基板は前記外部接続端子を前記樹脂基材の他方の面にアレイ状に配置していることを特徴とする請求項１１に記載の半導体装置。
JP2006263662A 2006-09-28 2006-09-28 樹脂配線基板および半導体装置 Pending JP2008085089A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006263662A JP2008085089A (ja) 2006-09-28 2006-09-28 樹脂配線基板および半導体装置
US11/898,971 US7790270B2 (en) 2006-09-28 2007-09-18 Wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006263662A JP2008085089A (ja) 2006-09-28 2006-09-28 樹脂配線基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2008085089A true JP2008085089A (ja) 2008-04-10

Family

ID=39261478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263662A Pending JP2008085089A (ja) 2006-09-28 2006-09-28 樹脂配線基板および半導体装置

Country Status (2)

Country Link
US (1) US7790270B2 (ja)
JP (1) JP2008085089A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106031A (ja) * 2011-11-16 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2014220305A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2016029682A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 プリント配線板
WO2018088493A1 (ja) * 2016-11-09 2018-05-17 日立化成株式会社 プリント配線板及び半導体パッケージ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090041756A (ko) * 2007-10-24 2009-04-29 삼성전자주식회사 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
JP6230777B2 (ja) * 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
JP2014195059A (ja) * 2013-02-27 2014-10-09 Shinko Electric Ind Co Ltd 電子装置
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
TWI578697B (zh) * 2015-12-07 2017-04-11 穩懋半導體股份有限公司 一種用於半導體元件封裝之保護結構
US10297516B2 (en) * 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006237324A (ja) * 2005-02-25 2006-09-07 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3639736B2 (ja) 1999-01-20 2005-04-20 新光電気工業株式会社 半導体装置用パッケージ
JP2001053448A (ja) 1999-08-12 2001-02-23 Ibiden Co Ltd プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
TW588445B (en) * 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
TWI225670B (en) * 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7338892B2 (en) * 2006-06-09 2008-03-04 Advanced Semiconductor Engineering, Inc. Circuit carrier and manufacturing process thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006237324A (ja) * 2005-02-25 2006-09-07 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106031A (ja) * 2011-11-16 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2014220305A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2016029682A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 プリント配線板
WO2018088493A1 (ja) * 2016-11-09 2018-05-17 日立化成株式会社 プリント配線板及び半導体パッケージ
KR20190082205A (ko) * 2016-11-09 2019-07-09 히타치가세이가부시끼가이샤 프린트 배선판 및 반도체 패키지
JPWO2018088493A1 (ja) * 2016-11-09 2019-10-03 日立化成株式会社 プリント配線板及び半導体パッケージ
KR102432295B1 (ko) 2016-11-09 2022-08-11 쇼와덴코머티리얼즈가부시끼가이샤 프린트 배선판 및 반도체 패키지

Also Published As

Publication number Publication date
US20080081161A1 (en) 2008-04-03
US7790270B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP6668723B2 (ja) インダクタ部品
JP4361826B2 (ja) 半導体装置
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP5611315B2 (ja) パッケージキャリア
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
TWM568017U (zh) Circuit board structure with caulking layer

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724