TWM568017U - Circuit board structure with caulking layer - Google Patents

Abstract

一種具有填縫層的電路板結構，包括：一基板、一填縫層以及一表面鍍層。基板具有複數個連接端子。填縫層形成於連接端子之間，且連接端子表面低於填縫層表面。表面鍍層分別形成於連接端子表面，且表面鍍層具有一上表面及至少一側表面。其中，填縫層至少部分覆蓋於表面鍍層的側表面，且填縫層表面與表面鍍層上表面的斷差小於5 µm。

Description

具有填縫層的電路板結構

本創作是關於一種印刷電路板的結構。

隨著電子產品的小型化趨勢，電路板也需製作地更加加輕薄，電路板上的導電線路及連接端子的排列也越來越密集，因此線路的設計及製造所面臨的挑戰也越來越高。

由於連接端子之間的間隙越來越小，當連接端子表面形成表面鍍層後，容易因距離過於靠近而發生短路的問題。另一方面，當設置於電路板上的電子元件需要較為大量的錫膏進行焊接時，外溢的錫膏也容易與其它電子元件或連接端子相接觸而導致短路。

是以，如何降低電路板短路問題的發生，並提高電路板的泛用性，為本創作欲解決的技術課題。

有鑑於此，本創作之主要目的在於提供一種泛用性的具有填縫層的電路板結構。

為了達成上述的目的，本創作提供一種具有填縫層的電路板結構，包括：一基板、一填縫層及一表面鍍層。基板具有複數個連接端子。填縫層形成於連接端子之間，且連接端子表面低於填縫層表面。表面鍍層分別形成於連接端子表面，且表面鍍層具有一上表面及至少一側表面。其中，填縫層至少部分覆蓋於表面鍍層的側表面，且填縫層表面與表面鍍層上表面的斷差小於5 µm。

所述填縫層包括一第一填縫層及一第二填縫層。第二填縫層形成於第一填縫層之上，第一填縫層填充於連接端子的間隙，且第二填縫層至少部分覆蓋於表面鍍層的側表面。

所述表面鍍層的上表面可高於、齊平於或低於填縫層表面。

藉由調整表面鍍層的厚度，使連接端子可適用於不同電子元件的設置，而可提升具有填縫層的電路板結構的泛用性，另一方面，利用填充於連接端子之間的填縫層進行絕緣，而可避免連接端子過於靠近時所導致的短路問題。

首先，請參閱第1A圖至第1E圖，第1A圖至第1E圖為本創作所提供具防焊層之基板的製作流程剖面圖。首先，提供一基板10，基板10具有一第一表面101及第二表面102，而基板10可為單層板結構或多層複合板結構，且基板10可為軟性電路板（Flexible Printed Circuit, FPC）之基板或硬式電路板（Printed Circuit Board, PCB）之基板。於本實施例中，第一表面101層合有薄銅箔（未示於圖中）而可進行鍍銅，以於基板10的第一表面101形成面銅11（如第1A圖所示）。接著，以線路影像轉移技術將面銅11圖像化，以於基板10表面形成多個連接端子111（如第1B圖所示），且經圖形化後，連接端子111之間具有間隙。其中，連接端子111為具有填縫層的電路板結構中與焊錫或打線接觸的部分，而常見用以製作連接端子111的材料可為銅。

請參閱第1C圖，接著，塗佈防焊材料於基板10的第一表面101，以形成覆蓋基板10及連接端子111的第一防焊材料層12。第一防焊材料層12為一絕緣層，而防焊材料可為：環氧樹脂、矽樹脂、聚醯亞胺樹脂、酚類樹脂、氟樹脂、二氧化矽或氧化鋁。隨後，於第一防焊材料層12固化後，可以刷磨輪9將連接端子111表面的防焊層12刷除，以於連接端子111之間的間隙形成第一填縫層121，而第一填縫層121則可作為絕緣之用（如第1E圖所示）。

請參閱第2A圖至第2E圖，第2A圖至第2E圖為本創作所提供之具有填縫層的電路板結構第一實施例的製作流程剖面圖。接續第1C圖，於第2A圖中，塗佈防焊材料於連接端子111及第一填縫層121之上，以形成覆蓋於連接端子111及第一填縫層121的第二防焊材料層13。第二防焊材料層13亦為由防焊材料形成的絕緣層。接著，於第二防焊材料層13上開窗，藉此形成對應於連接端子111位置的開口131及第二填縫層132（如第2B圖所示）。隨後，可以化學鍍（chemical plating）或電鍍的方式於連接端子111表面形成表面鍍層14，以獲致一具有填縫層的電路板結構1。其中，表面鍍層14具有一上表面141及一側表面142，且第二填縫層132至少部分覆蓋於表面鍍層14的側表面142上（如第2C圖所示）。所述表面鍍層14的材質可為：鎳、金、銀、鈀或其合金。

請繼續參閱第2C圖、第2D圖及第2E圖所示，當表面鍍層14的上表面141高於第二填縫層132表面時（如第2C圖所示），表面鍍層14的上表面141與第二填縫層132表面的斷差小於5 µm，且第二填縫層132部分覆蓋於表面鍍層14的側表面142上；當表面鍍層14的上表面141齊平於第二填縫層132表面時（如第2D圖所示），表面鍍層14的上表面141與第二填縫層132表面的斷差為0 µm，且第二填縫層132完全覆蓋於表面鍍層14的側表面142上；當表面鍍層14的上表面141低於第二填縫層132表面時（如第2E圖所示），表面鍍層14的上表面141與第二填縫層132表面的斷差小於5 µm，且第二填縫層132完全覆蓋於表面鍍層14的側表面142上。本文中，所述「斷差」係是指兩表面在材料厚度方向的間距。

本實施例雖僅提出於基板10的第一表面101形成連接端子111、第一填縫層121、開口131、第二填縫層132及表面鍍層14的實施方式，但於實際應用時，前述元件亦可形成於基板10的第二表面102，抑或，可同時形成於第一表面101及第二表面102上，而不以本實施例所提出的實施方式為限。

請參閱第3A圖至第3D圖，第3A圖至第3D圖為本創作所提供之具有填縫層的電路板結構第二實施例的製作流程剖面圖。接續第1C圖，於第3A圖中，係以蝕刻或刷磨方式對連接端子111進行一減銅步驟，使連接端子111的表面低於第一填縫層121表面。隨後，可以化學鍍或電鍍的方式於連接端子111表面形成表面鍍層14以獲致一具有填縫層的電路板結構1。其中，表面鍍層14的上表面141亦可高於（如第3B圖所示）、齊平於（如第3C圖所示）或低於（如第3D圖所示）第一填縫層121的表面，且表面鍍層14的上表面141與第一填縫層121表面的斷差亦小於5 µm，而第一填縫層121可部分覆蓋或完全覆蓋於表面鍍層14的側表面142上。所述表面鍍層14的材質亦可為：鎳、金、銀、鈀或其合金。本實施例雖僅提出於基板10的第一表面101形成連接端子111、第一填縫層121及表面鍍層14的實施方式，但於實際應用時，前述元件亦可形成於基板10的第二表面102，抑或，可同時形成於第一表面101及第二表面102上，而不以本實施例所提出的實施方式為限。

基於上述設計，本創作所製成具有填縫層的電路板結構1可藉由調整表面鍍層14的厚度，使連接端子111可適用於不同電子元件的設置，而可提升具有填縫層的電路板結構的泛用性。舉例而言，當所設置的電子元件需要較為大量的錫膏進行焊接時，可製作表面鍍層14之上表面141低於第一填縫層121(或第二填縫層132)表面的具有填縫層的電路板結構1。如此當錫膏注入設置於連接端子111位置的開口時，可將錫膏限制於開口的範圍，而可避免錫膏外溢所導致的短路問題。抑或，當所設置的電子元件需要較大面積的電性接點時，可製作表面鍍層14之上表面141高於第一填縫層121(或第二填縫層132)表面的具有填縫層的電路板結構1，如此便可增加電子元件與連接端子111的接觸面積。另一方面，由於填充於連接端子111之間的第一填縫層121具有絕緣的功效，而可避免連接端子111過於靠近時所導致的短路問題。

1‧‧‧具有填縫層的電路板結構

10‧‧‧基板

101‧‧‧第一表面

102‧‧‧第二表面

11‧‧‧面銅

111‧‧‧連接端子

12‧‧‧第一防焊材料層

121‧‧‧第一填縫層

13‧‧‧第二防焊材料層

131‧‧‧開口

132‧‧‧第二填縫層

14‧‧‧表面鍍層

141‧‧‧上表面

142‧‧‧側表面

9‧‧‧刷磨輪

第1A圖至第1E圖為本創作所提供具防焊層之基板的製作流程剖面圖。

第2A圖至第2E圖為本創作所提供之具有填縫層的電路板結構第一實施例的製作流程剖面圖。

第3A圖至第3D圖為本創作所提供之具有填縫層的電路板結構第二實施例的製作流程剖面圖。

Claims (5)

1. 一種具有填縫層的電路板結構，包括： 一基板，具有複數個連接端子； 一填縫層，形成於該些連接端子之間，且該些連接端子表面低於該填縫層表面；以及 一表面鍍層，分別形成於該些連接端子表面，且該表面鍍層具有一上表面及至少一側表面； 其中，該填縫層至少部分覆蓋於該表面鍍層的側表面，且該填縫層表面與該表面鍍層上表面的斷差小於5 µm。
2. 如請求項1所述的具有填縫層的電路板結構，其中該填縫層包括一第一填縫層及一第二填縫層，該第二填縫層形成於該第一填縫層之上，該第一填縫層填充於該些連接端子的間隙，且該第二填縫層至少部分覆蓋於該表面鍍層的側表面。
3. 如請求項1所述的具有填縫層的電路板結構，其中該表面鍍層的上表面高於該填縫層表面。
4. 如請求項1所述的具有填縫層的電路板結構，其中該表面鍍層的上表面齊平於該填縫層表面。
5. 如請求項1所述的具有填縫層的電路板結構，其中該表面鍍層的上表面低於該填縫層表面。